DE10242325A1 - Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material - Google Patents

Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material Download PDF

Info

Publication number
DE10242325A1
DE10242325A1 DE2002142325 DE10242325A DE10242325A1 DE 10242325 A1 DE10242325 A1 DE 10242325A1 DE 2002142325 DE2002142325 DE 2002142325 DE 10242325 A DE10242325 A DE 10242325A DE 10242325 A1 DE10242325 A1 DE 10242325A1
Authority
DE
Germany
Prior art keywords
insulating layer
insulating
elastic
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2002142325
Other languages
German (de)
Inventor
Reinhold Dr. Bayerer
Franz Dr. Auerbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE2002142325 priority Critical patent/DE10242325A1/en
Priority to PCT/EP2003/009443 priority patent/WO2004034465A1/en
Publication of DE10242325A1 publication Critical patent/DE10242325A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Semiconductor has an insulating layer (IS) partially made from an elastic or plastically deformable insulating material. An Independent claim is also included for a process for the production of the semiconductor.

Description

Die Erfindung bezieht sich auf einen Halbleiter mit zumindest einer Isolierschicht mit den oberbegrifflichen Merkmalen des Patenanspruchs 1 sowie ein Verfahren zu dessen Herstellung.The invention relates to a Semiconductors with at least one insulating layer with the generic term Features of patent claim 1 and a method for its production.

Für Schaltungszwecke sind allgemein Leistungshalbleiter mit sogenannten MOS-Strukturen zur Steuerung eines Stromflusses bekannt. Auf der Oberseite derartiger Strukturen werden üblicherweise Bonddrähte aus Aluminium mit einer Dicke von zum Beispiel 50-600 μm kontaktiert. Um eine gute Stromverteilung auf dem Halbleiter bzw. dem daraus erzeugten Chip zu erzielen und außerdem die verfügbare Siliziumfläche gut auszunutzen, werden diese Bondkontaktierungen auf aktiven Bereichen, d. h. auf MOS-Zellen platziert. Der aktive Bereich zeichnet sich dabei dadurch aus, dass sich dort übereinander angeordnet mehrere Schichten aus Siliziumoxid, Gate-Elektroden, Isolierglas und einer Aluminium-Metallisierung befinden. Als Isolierglas werden oftmals CVD-Oxide (CVD: Chemical Vapour Deposition) verwendet.For Circuit purposes are generally so-called power semiconductors MOS structures for controlling a current flow are known. On the top such structures are common Bond wires made of aluminum with a thickness of 50-600 μm, for example. In order to have a good current distribution on the semiconductor or the one generated from it To achieve chip and also the available silicon area to make good use of these bonding contacts on active areas, d. H. placed on MOS cells. The active area stands out thereby characterized in that there are several arranged one above the other Layers of silicon oxide, gate electrodes, insulating glass and one Aluminum metallization. Are often used as insulating glass CVD oxides (CVD: Chemical Vapor Deposition) are used.

Die Kontaktierung der Bonddrähte erfolgt mit Ultraschall, was in diesen Schichten eine mechanische Belastung erzeugt. Besonders gefährdet sind dabei Isolierglasschichten, welche sich direkt unter der Aluminium-Metallisierung befinden. Bedingt durch die Geometrie und die Materialeigenschaften der Isolierglasschichten können bei ungünstigen Bondbedingungen Risse entstehen.The bonding wires are contacted with ultrasound, which is a mechanical load in these layers generated. Particularly at risk are insulating glass layers, which are directly under the aluminum metallization are located. Due to the geometry and material properties of the Insulating glass layers can with unfavorable bond conditions Cracks appear.

Die Aufgabe der Erfindung besteht darin, einen Halbleiter mit zumindest einer Isolierschicht bereitzustellen, bei dem die Gefahr der Rissbildung in der Isolierschicht bei insbesondere dem Ultraschallbonden verringert wird. Ferner soll ein Ver fahren bereitgestellt werden, um einen solchen Halbleiter herzustellen.The object of the invention is in providing a semiconductor with at least one insulating layer, in which the risk of cracking in the insulating layer in particular the ultrasonic bonding is reduced. Furthermore, a Ver is to go are provided to manufacture such a semiconductor.

Diese Aufgabe wird durch einen Halbleiter mit zumindest einer Isolierschicht gemäß den Merkmalen des Patentanspruchs 1 bzw. ein Verfahren zum Herstellen eines solchen Halbleiters mit den Merkmalen des Patentanspruchs 9 gelöst.This task is performed by a semiconductor at least one insulating layer according to the features of the claim 1 or a method for producing such a semiconductor solved the features of claim 9.

Vorteilhafte Ausgestaltungen sind Gegenstand von abhängigen Ansprüchen.Advantageous configurations are Subject of dependent Claims.

Die Verwendung eines im Vergleich zu Glas elastischeren oder plastischen Isoliermaterials verringert die Gefahr der Rissbildung bei Bondprozessen, da ein elastisches Material weniger empfindlich auf mechanische Belastungen, insbesondere Ultraschall reagiert. Ein elastisches oder plastisches Isoliermaterial hat robustere Eigenschaften mit Blick auf Ultraschall, als ein vergleichsweise dazu sprödes Material.The use of one in comparison reduced to glass more elastic or plastic insulating material the risk of cracking in bonding processes because of an elastic Material less sensitive to mechanical stress, in particular Ultrasound reacts. An elastic or plastic insulating material has more robust properties with regard to ultrasound than a comparative one plus brittle material.

Mit Blick auf die nach der Herstellung einer Isolierschicht folgenden Fertigungsschritte bei der Herstellung eines Halbleiters sollte das verwendete elastische Isoliermaterial ausreichend temperaturbeständig sein, so dass es bei nachfolgenden Schritten nicht in unbeabsichtigter Art und Weise verändert wird. Dies gilt insbesondere für die Aufbringung der direkt umgebenden Schichten. Außerdem sollte ein Isoliermaterial gewählt werden, welches nachfolgende Strukturierungsprozesse bei der Fertigung eines bestimmten Halbleiters ermöglicht.Looking at the after manufacture an insulating layer following manufacturing steps in the manufacture of a semiconductor, the elastic insulating material used sufficiently temperature resistant be so that it is not inadvertently in subsequent steps Way is changed. This applies in particular to the application of the directly surrounding layers. Besides, should an insulating material chosen what subsequent structuring processes in manufacturing of a certain semiconductor.

Als Werkstoff für derartige elastische Isoliermaterialien eignet sich insbesondere Kunststoff. Ein besonders bevorzugter Werkstoff ist Fotoimid.As a material for such elastic insulating materials plastic is particularly suitable. A particularly preferred material is photoimide.

Die Isolierschicht kann nur aus dem elastischen Isoliermaterial, also Isoliermaterial anstelle von dem ansonsten üblichen Glas aufgebaut sein. Vorteilhaft ist aber auch eine mehrschichtige Isolierschicht, welche beispielsweise aus einer unteren Oxidschicht mit Glas oder Siliziumoxid als beispielhaften Bestandteilen und einer darüber liegenden Schicht aus einem elastischen oder plastischen Isoliermaterial ausgebildet ist. Dies bietet einerseits die Vorteile bisher üblicher Isoliermaterialien aus einem spröden Material und andererseits die Vorteile eines elastischen Isoliermaterials, welches einerseits isolierende Eigenschaften hat und andererseits die von oben her einwirkenden mechanischen Belastungen abdämpft.The insulating layer can only be made from the elastic insulating material, i.e. insulating material instead of that otherwise usual Glass. However, a multilayer is also advantageous Insulating layer, which for example consists of a lower oxide layer with glass or silicon oxide as exemplary components and one above lying layer of an elastic or plastic insulating material is trained. On the one hand, this offers the advantages more common up to now Insulating materials from a brittle Material and on the other hand the advantages of an elastic insulating material, which on the one hand has insulating properties and on the other hand dampens the mechanical loads acting from above.

Mit Blick auf die Stärke der metallischen Schicht über der Isolierschicht hat sich bei ersten Versuchen eine Schichtdicke von 3 μm oder mehr als vorteilhaft erwiesen.Looking at the strength of the metallic layer over The insulating layer has a layer thickness during the first attempts of 3 μm or proven more advantageous.

Derartige Halbleiter eignen sich insbesondere für die Fertigung von Schaltern, insbesondere MOS-Schaltern (MOS: Metal Oxid Semiconductor/Metalloxid-Halbleiter), IGBT (IGBT: Insulated Gate Bipolar Transistor/bipolarer Isolierschicht-Transistor), MCT (MCT: MOS Controlled Thyristor/MOS-gesteuerter Thyristor) usw..Such semiconductors are suitable especially for the manufacture of switches, in particular MOS switches (MOS: Metal Oxide Semiconductor / Metal Oxide Semiconductor), IGBT (IGBT: Insulated Gate Bipolar transistor / bipolar insulating layer transistor), MCT (MCT: MOS Controlled Thyristor / MOS-controlled Thyristor) etc.

Durch den Einsatz von robusteren und elastischeren oder plastischeren Isoliermaterialien in der Schichtenstruktur eines Halbleiters können die Schädigungen beim Bonden vermieden werden, so dass im Idealfall zerstörungsfreie MOS-Schalter und dergleichen hergestellt werden können.By using more robust and more elastic or plastic insulating materials in the layer structure of a semiconductor can the injuries avoided during bonding, so that ideally non-destructive MOS switches and the like can be manufactured.

Ein Ausführungsbeispiel und eine Variante dazu werden nachfolgend anhand der Zeichnung näher erläutert. Es zeigen:An embodiment and a variant thereof are explained in more detail with reference to the drawing. Show it:

1 einen Schnitt durch einen Halbleiter gemäß einem einfachen Beispiel und 1 a section through a semiconductor according to a simple example and

2 einen Teilschnitt durch einen solchen Halbleiter mit einem dem gegenüber variierten Schichtaufbau der Isolierschicht. 2 a partial section through such a semiconductor with a layer structure of the insulating layer which is varied compared to that.

Wie aus 1 ersichtlich, besteht ein Halbleiter oftmals aus einem komplexen Aufbau verschiedener Schichten. Die unterste Schicht Si bzw. Basisschicht besteht dabei üblicherweise aus Silizium (Si). In dieser untersten Schicht bilden sich Bereiche als Mangelelektronenleiter bzw. Löcherleiter auf, die als p-Leiter bezeichnet werden. Außerdem bilden sich in diesem Bereich n-Leiter aus, also Bereiche mit einer Elektronenleitfähigkeit. Die n- und p-Leiter bilden sich abhängig von Spannungsverhältnissen in den darrüberliegenden Schichten aus und bilden Brücken zwischen einzelnen der darüberliegenden Schichtelementen.How out 1 can be seen, a semiconductor often consists of a complex structure of different layers. The bottom layer Si or base Layer usually consists of silicon (Si). In this lowermost layer, areas are formed as defective electron conductors or hole conductors, which are referred to as p-conductors. In addition, n-conductors form in this area, that is to say areas with an electron conductivity. The n- and p-conductors form depending on the voltage relationships in the overlying layers and form bridges between individual of the overlying layer elements.

Im Bereich einer beispielhaften MOS-Zelle sind aktive Bereiche ausgebildet, in denen verschiedene Schichten GO, GE, IS, Al übereinander auf der untersten Schicht Si aufgebracht sind. Beim dargestellten Ausführungsbeispiel handelt es sich dabei um eine Gateoxid-Schicht GO, die auf der untersten Schicht Si aufgebracht ist. Über der Gateoxid-Schicht GO ist eine Gateelektroden-Schicht GE aufgebracht.In the area of an exemplary MOS cell active areas in which different layers of GO, GE, IS, Al on top of each other are applied to the bottom layer Si. In the illustrated embodiment it is a gate oxide layer GO, which is on the bottom layer Si is applied. about a gate electrode layer GE is applied to the gate oxide layer GO.

Die Gateoxid-Schicht GO und die Gatelektroden-Schicht GE sind nach oben und zu den Seiten hin von einer Isolierschicht IS umgeben. Die Isolierschicht IS besteht dabei aus einem Isoliermaterial, welches gegenüber den ansonsten üblichen Glasmaterialien elastischer und insbesondere mit Blick auf Ultraschallwellen robuster ist.The gate oxide layer GO and the gate electrode layer GE are insulated from the top and sides IS surrounded. The insulating layer IS consists of an insulating material which across from the otherwise usual Glass materials more elastic and especially with a view to ultrasonic waves is more robust.

Geeignete Isoliermaterialien sind mit Blick auf die erforderlichen Temperaturwechsel in nachfolgenden Herstellungsschritten ausreichend temperaturbeständig und ermöglichen zweckmäßigerweise nachfolgende Strukturierungsprozesse bei der weiteren Herstellung und Verarbeitung des Halbleiters. Besonders eignen sich somit z.B. Kunststoffe und insbesondere Fotoimid.Suitable insulation materials are with a view to the required temperature changes in subsequent Manufacturing steps sufficiently temperature-resistant and enable expediently the following Structuring processes in further manufacturing and processing of the semiconductor. Thus, e.g. Plastics and in particular Photoimide.

Die Isolierschicht IS ist nach oben und zu den Seiten hin von einer metallischen Schicht Al aus insbesondere Aluminium (Al) umgeben. Eine solche oberste metallische Schicht Al oberhalb der Isolierschicht IS erscheint mit einer Schichtdicke von 3 μm oder mehr beim Bonden von üblichen Bonddrähten aus Aluminium mit Stärken von 50–600 μm als besonders vorteilhaft. Dünnerer Schichten sind jedoch ebenfalls verwendbar.The insulating layer IS is on top and to the sides from a metallic layer Al in particular Surround aluminum (Al). Such a top metallic layer Al appears above the insulating layer IS with a layer thickness of 3 μm or more when bonding conventional ones Bond wires Aluminum with strengths of 50–600 μm as special advantageous. thinner However, layers can also be used.

1 zeigt eine Ausführungsform, bei der die Isolierschicht IS aus einem einheitlichen Isoliermaterial besteht. 1 shows an embodiment in which the insulating layer IS consists of a uniform insulating material.

Wie dies aus 2 ersichtlich ist, kann ein Halbleiter jedoch auch mehrschichtige Isolierschichten IS, OS aufweisen. Die weiteren Schichten entsprechen bei der dargestellten Ausführungsform wieder den Schichten Si, GO, GE, Al der Ausführungsform aus 1 und werden daher nicht weiter beschrieben.Like this 2 can be seen, however, a semiconductor can also have multilayer insulating layers IS, OS. In the illustrated embodiment, the further layers correspond again to the layers Si, GO, GE, Al from the embodiment 1 and are therefore not described further.

Die dargestellte mehrschichtige Isolierschicht IS, OS besteht von unten her, d. h. von der Gateoxid-Schicht GO und der Gateelektroden-Schicht GE aus, aus einer ersten dünnen Oxidschicht OS. Diese Oxidschicht OS kann beispielsweise aus Glas oder Siliziumoxid ausgebildet sein und zum Beispiel eine Dicke von 100 nm aufweisen. Die Verwendung für sich bekannter Materialien ermöglicht für deren Auftragung die Verwendung für sich bekannter Herstellungsverfahren und ermöglicht die Ausnutzung von für sich bekannten Effekten und Wirkungen, die auf diesen Materialien beruhen.The multilayer insulation layer shown IS, OS exists from below, i. H. from the gate oxide layer GO and the gate electrode layer GE from a first thin oxide layer OS. This oxide layer OS can be made of glass or silicon oxide, for example be formed and for example have a thickness of 100 nm. The use for known materials for their Application the use for known manufacturing processes and allows the exploitation of known Effects and effects based on these materials.

Oberhalb der dünnen Oxidschicht OS besteht die mehrschichtige Isolierschicht IS, OS aus einer weiteren Isolierschicht IS, welche wie bei der ersten Ausführungsform der 1 aus einem elastischen oder plastischen Isoliermaterial besteht. Elastisch ist auch diesmal vorzugsweise wieder relativ zu spröden Glasmaterialien und CVD-Oxiden zu sehen. Diese obere Isolierschicht IS aus dem elastischen oder plastischen Isoliermaterial ist mit Blick auf die Dicke so gewählt, dass die erforderliche Gesamtdicke der mehrschichtigen Isolierschicht IS, OS erreicht wird.Above the thin oxide layer OS, the multilayer insulation layer IS, OS consists of a further insulation layer IS, which, as in the first embodiment of the 1 consists of an elastic or plastic insulating material. Once again, elastic can preferably be seen relative to brittle glass materials and CVD oxides. With regard to the thickness, this upper insulating layer IS made of the elastic or plastic insulating material is selected such that the required total thickness of the multilayer insulating layer IS, OS is achieved.

Bei einem Verfahren zur Herstellung eines solchen Halbleiters werden somit anstelle oder zusätzlich zu den spröden Glasmaterialien als Isoliermaterialien elastische oder plastische Materialien zum Ausbilden von Isolierschichten verwendet.In a manufacturing process of such a semiconductor are thus instead of or in addition to the brittle Glass materials as insulating materials elastic or plastic Materials used to form insulating layers.

Soweit vorstehend Richtungsangaben verwendet wurden, wurde jeweils davon ausgegangen, dass der Schichtaufbau von unten nach oben aus Sicht einer Basisschicht hin zu den oberen Schichten vorgenommen wurde und dabei die Basisschicht als von der Lage her unterste Schicht anzusehen ist. Bei der eigentlichen Herstellung des Halbleiters ist es jedoch durchaus möglich und üblich, die Schichten in anderer Lage auszurichten.So far directional information were used, it was assumed that the layer structure from bottom to top from the perspective of a base layer towards the top Layers was made and the base layer as of the The lowest layer is to be seen. During the actual production of the semiconductor, however, it is entirely possible and customary to use the layers in another Align situation.

Claims (10)

Halbleiter, insbesondere MOS-Schalter, mit zumindest einer Isolierschicht, dadurch gekennzeichnet , dass die Isolierschicht (IS) zumindest teilweise aus einem elastischen oder plastisch verformbaren Isoliermaterial besteht.Semiconductors, in particular MOS switches, with at least one insulating layer, characterized in that the insulating layer (IS) consists at least partially of an elastic or plastically deformable insulating material. Halbleiter nach Anspruch 1, bei dem die Isolierschicht (IS) zumindest teilweise aus einem bezüglich Halbleiter-Herstellungs-Temperaturen temperaturbeständigen Isoliermaterial besteht.A semiconductor according to claim 1, wherein the insulating layer (IS) at least partially from a semiconductor manufacturing temperatures temperature resistant Insulating material exists. Halbleiter nach Anspruch 1 oder 2, bei dem die Isolierschicht (IS) zumindest teilweise aus einem einen Strukturierungsprozess ermöglichenden Material besteht.A semiconductor according to claim 1 or 2, wherein the insulating layer (IS) at least partially from a structuring process enabling Material exists. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) zumindest teilweise aus Kunststoff besteht.A semiconductor according to any preceding claim which the insulating layer (IS) consists at least partially of plastic. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) zumindest teilweise aus Fotoimid besteht.A semiconductor according to any preceding claim which the insulating layer (IS) consists at least partially of photoimide. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) vollständig aus dem elastischen oder plastisch verformbaren Isoliermaterial besteht.Semiconductor according to one of the preceding claims, in which the insulating layer (IS) consists entirely of the elastic or plastically deformable insulating material material exists. Halbleiter nach einem der Ansprüche 1–5, bei dem die Isolierschicht (IS, OS) mehrschichtig mit verschiedenen Isoliermaterialien in den verschiedenen Isolierschichten aufgebaut ist, wobei zumindest eine der Isolierschichten (IS) aus dem elastischen oder plastisch verformbaren Isoliermaterial besteht.Semiconductor according to one of claims 1-5, wherein the insulating layer (IS, OS) multilayered with various insulating materials in the different insulating layers is constructed, at least one of the Insulating layers (IS) made of elastic or plastically deformable Insulating material exists. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) von einer metallischen Schicht (Al) überdeckt ist, insbesondere von einer zumindest 3 μm dicken metallischen Schicht.A semiconductor according to any preceding claim which the insulating layer (IS) is covered by a metallic layer (Al) is, in particular of an at least 3 μm thick metallic layer. Verfahren zum Herstellen eines Halbleiters mit zumindest einer Isolierschicht (IS, OS), bei dem als Material für zumindest eine solche Isolierschicht (IS) ein elastisches oder plastisch verformbares Isoliermaterial verwendet wird.Method for producing a semiconductor with at least an insulating layer (IS, OS), in which as a material for at least such an insulating layer (IS) is an elastic or plastically deformable Insulating material is used. Verfahren nach Anspruch 9, bei dem ein relativ zu Glas oder zu Glas-ähnlichen Materialien elastisches oder plastisch verformbares Isoliermaterial verwendet wird.The method of claim 9, wherein a relative to Glass or glass-like Materials used elastic or plastically deformable insulating material becomes.
DE2002142325 2002-09-12 2002-09-12 Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material Withdrawn DE10242325A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2002142325 DE10242325A1 (en) 2002-09-12 2002-09-12 Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material
PCT/EP2003/009443 WO2004034465A1 (en) 2002-09-12 2003-08-26 Semiconductor comprising an insulating layer and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002142325 DE10242325A1 (en) 2002-09-12 2002-09-12 Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material

Publications (1)

Publication Number Publication Date
DE10242325A1 true DE10242325A1 (en) 2004-04-01

Family

ID=31969089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002142325 Withdrawn DE10242325A1 (en) 2002-09-12 2002-09-12 Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material

Country Status (2)

Country Link
DE (1) DE10242325A1 (en)
WO (1) WO2004034465A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPH02121333A (en) * 1988-10-31 1990-05-09 Toshiba Corp Semiconductor device and its manufacture
KR100335591B1 (en) * 1992-09-10 2002-08-24 텍사스 인스트루먼츠 인코포레이티드 Wire bonding methods and integrated circuit devices on the active circuit area of integrated circuit devices

Also Published As

Publication number Publication date
WO2004034465A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
DE10337569B4 (en) Integrated connection arrangement and manufacturing method
EP2729965A1 (en) Method for producing structured sintering connection layers and semiconductor component comprising a structured sintering connection layer
DE2845612A1 (en) SEMI-CONDUCTOR ARRANGEMENT WITH HOECKER ELECTRODES
DE102016118655A1 (en) Method for producing semiconductor devices and corresponding device
DE102004048688B4 (en) Power semiconductor device
DE102009001028A1 (en) Method for producing a bond connection
DE102005044510B4 (en) Semiconductor device with front side metallization and method for its production and power diode
DE3637513C2 (en)
DE10324751B4 (en) Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method
EP3958302A1 (en) Base plate for a semiconductor module and method for producing a base plate
DE102006060899A1 (en) Lead wire, method of making such and assembly
DE10242325A1 (en) Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material
DE102020117678B3 (en) SEMI-CONDUCTOR DEVICE WITH HETEROGENIC SOLDER JOINT AND METHOD OF MANUFACTURING IT
DE102004036142B4 (en) Semiconductor device having a metallization with a plurality of separated by at least one barrier layer metallization layers and method for its preparation
DE19959248A1 (en) Insulation improvement for high-performance semiconductor modules
EP2287899A1 (en) Solder connection with a multilayered solderable layer
DE19710375C2 (en) Process for the production of spatially structured components
DE102011107349B4 (en) Bond pad on a semiconductor substrate
DE2929339A1 (en) SEMICONDUCTOR ARRANGEMENT
DE4328353C2 (en) Multi-layer substrate
DE10104274A1 (en) Contact structure used for e.g. MOSFETs, IGBTs and thyristors has a thin conducting separating layer applied to the exposed surfaces of the side wall spacer elements, and a relatively thick aluminum layer
DE10341564A1 (en) Capacitor unit, e.g. of metal-insulator-metal (MIM) type for integrated circuits, with first conductive auxiliary layer on substrate, capacitor dielectric, second conductive layer
DE3911657A1 (en) Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions
DE19743496C2 (en) Insulator layer for a microelectronic component having an active diamond layer
EP1818987B1 (en) Semi-conductor component assembly

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal