WO2004034465A1 - Semiconductor comprising an insulating layer and method for the production thereof - Google Patents

Semiconductor comprising an insulating layer and method for the production thereof Download PDF

Info

Publication number
WO2004034465A1
WO2004034465A1 PCT/EP2003/009443 EP0309443W WO2004034465A1 WO 2004034465 A1 WO2004034465 A1 WO 2004034465A1 EP 0309443 W EP0309443 W EP 0309443W WO 2004034465 A1 WO2004034465 A1 WO 2004034465A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
insulating
layer
semiconductor
elastic
Prior art date
Application number
PCT/EP2003/009443
Other languages
German (de)
French (fr)
Inventor
Franz Auerbach
Reinhold Bayerer
Original Assignee
eupec Europäische Gesellschaft für Leistungshalbleiter mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eupec Europäische Gesellschaft für Leistungshalbleiter mbH filed Critical eupec Europäische Gesellschaft für Leistungshalbleiter mbH
Publication of WO2004034465A1 publication Critical patent/WO2004034465A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Definitions

  • the invention relates to a semiconductor with at least one insulating layer with the generic features of patent claim 1 and a method for its production.
  • MOS structures for controlling a current flow
  • Bonding wires made of aluminum with a thickness of, for example, 50-600 ⁇ m are usually contacted on the top of such structures.
  • active areas ie. H. placed on MOS cells.
  • the active area is characterized in that there are several layers of silicon oxide, gate electrodes, insulating glass and an aluminum metallization arranged one above the other.
  • CVD oxides (CVD: Chemical Vapor Deposition) are often used as insulating glass.
  • the bonding wires are contacted with ultrasound, which creates a mechanical load in these layers.
  • Insulating glass layers that are located directly under the aluminum metallization are particularly at risk. Due to the geometry and the material properties of the insulating glass layers, cracks can occur in unfavorable bonding conditions.
  • the object of the invention is to provide a semiconductor with at least one insulating layer, in which the risk of cracking in the insulating layer is reduced, in particular with ultrasonic bonding. Furthermore, a driving are provided to manufacture such a semiconductor.
  • the elastic insulating material used should be sufficiently temperature-resistant so that it is not inadvertently changed in subsequent steps. This applies in particular to the application of the directly surrounding layers.
  • an insulating material should be selected that enables subsequent structuring processes in the manufacture of a specific semiconductor.
  • Plastic is particularly suitable as the material for such elastic insulating materials.
  • a particularly preferred material is photoimide.
  • the insulating layer can only be constructed from the elastic insulating material, that is to say insulating material instead of the otherwise customary glass.
  • the elastic insulating material that is to say insulating material instead of the otherwise customary glass.
  • this offers the advantages of previously customary insulating materials made of a brittle material and on the other hand the advantages of an elastic insulating material which on the one hand has insulating properties and on the other hand dampens the mechanical loads acting from above.
  • a layer thickness of 3 ⁇ m or more has proven to be advantageous in the first attempts.
  • Such semiconductors are particularly suitable for the production of switches, in particular MOS switches (MOS: metal oxide semiconductor / metal oxide semiconductor), IGBT (IGBT: insulated gate bipolar transistor / bipolar insulating layer transistor), MCT (MCT: MOS Controlled) Thyristor / MOS controlled thyristor) etc.
  • MOS switches MOS: metal oxide semiconductor / metal oxide semiconductor
  • IGBT insulated gate bipolar transistor / bipolar insulating layer transistor
  • MCT MCT: MOS Controlled Thyristor / MOS controlled thyristor
  • Fig. 1 shows a section through a semiconductor according to a simple example
  • Fig. 2 shows a partial section through such a semiconductor with a layer structure of the insulating layer that is varied in comparison with this.
  • a semiconductor often consists of a complex structure of different layers.
  • the base layer usually consists of silicon (Si).
  • areas are formed as deficient electron conductors or. Hole conductors, which are referred to as p-conductors.
  • n-conductors form in this area, that is to say areas with an electron conductivity.
  • the n and p conductors. form depending on the tension in the overlying ones
  • Layers form and form bridges between individual of the overlying layer elements.
  • Active areas are formed in the area of an exemplary MOS cell, in which different layers GO, GE, IS, AI are applied one above the other on the lowest layer Si.
  • this is a gate oxide layer GO, which is applied to the lowest layer Si.
  • a gate electrode layer GE is applied over the gate oxide layer GO.
  • the gate oxide layer GO and the gate electrode layer GE are surrounded on the top and on the sides by an insulating layer IS.
  • the insulating layer IS consists of an insulating material which is more elastic than the otherwise customary glass materials and, in particular, is more robust with regard to ultrasonic waves.
  • Suitable insulating materials are sufficiently temperature-resistant in view of the required temperature changes in subsequent manufacturing steps and expediently enable subsequent structuring processes in the further manufacture and processing of the semiconductor.
  • the insulating layer IS has a metallic layer AI made of aluminum (AI) in particular upwards and to the sides. surround.
  • a metallic layer AI made of aluminum (AI) in particular upwards and to the sides. surround.
  • Such an uppermost metallic layer AI above the insulating layer IS appears to be particularly advantageous with a layer thickness of 3 ⁇ m or more when bonding conventional aluminum bonding wires with thicknesses of 50-600 ⁇ m.
  • thinner layers can also be used.
  • the insulating layer IS consists of a uniform insulating material.
  • a semiconductor can also have multilayer insulating layers IS, OS.
  • the further layers correspond again to the layers Si, GO, GE, AI of the embodiment from FIG. 1 and are therefore not described further.
  • the multilayer insulating layer IS, OS shown is from below, i. H. from the gate oxide layer GO and the gate electrode layer GE, from a first thin oxide layer OS.
  • This oxide layer OS can be formed, for example, from glass or silicon oxide and can have a thickness of 100 nm, for example.
  • the multilayer insulation layer IS, OS consists of a further insulation layer IS, which, as in the first embodiment in FIG. 1, consists of an elastic or plastic insulating material. From an elastic point of view, this time it is again preferable to see relative to brittle glass materials and CVD oxides. With regard to the thickness, this upper insulating layer IS made of the elastic or plastic insulating material is selected such that the required total thickness of the multilayer insulating layer IS, OS is achieved. In a method for producing such a semiconductor, elastic or plastic materials are thus used instead of or in addition to the brittle glass materials as insulating materials to form insulating layers.

Abstract

The invention relates to a semiconductor, particularly an MOS switch, comprising at least one integrated insulating layer (IS). The aim of the invention is to prevent the occurrence of damages, for example, when bonding wires. To this end, the invention provides that an elastically or plastically deformable material is used as the insulating material for the insulating layer (IS). This material is, in particular, one that is elastic compared to glass.

Description

Beschreibungdescription
Halbleiter mit Isolierschicht und Verfahren zu dessen HerstellungSemiconductor with insulating layer and method for its production
Die Erfindung bezieht sich auf einen Halbleiter mit zumindest einer Isolierschicht mit den oberbegrifflichen Merkmalen des Patenanspruchs 1 sowie ein Verfahren zu dessen Herstellung.The invention relates to a semiconductor with at least one insulating layer with the generic features of patent claim 1 and a method for its production.
Für Schaltungszwecke sind allgemein Leistungshalbleiter mit sogenannten MOS-Strukturen zur Steuerung eines Stromflusses bekannt. Auf der Oberseite derartiger Strukturen werden üblicherweise Bonddrähte aus Aluminium mit einer Dicke von zum Beispiel 50-600 μm kontaktiert. Um eine gute Stromverteilung auf dem Halbleiter bzw. dem daraus erzeugten Chip zu erzielen und außerdem die verfügbare Siliziumfläche gut auszunutzen, werden diese Bondkontaktierungen auf aktiven Bereichen, d. h. auf MOS-Zellen platziert. Der aktive Bereich zeichnet sich dabei dadurch aus, dass sich dort übereinander angeordnet mehrere Schichten aus Siliziumoxid, Gate-Elektroden, Isolierglas und einer Aluminium-Metallisierung befinden. Als Isolierglas werden oftmals CVD-Oxide (CVD: Chemical Vapour Deposition) verwendet.For circuit purposes, power semiconductors with so-called MOS structures for controlling a current flow are generally known. Bonding wires made of aluminum with a thickness of, for example, 50-600 μm are usually contacted on the top of such structures. In order to achieve a good current distribution on the semiconductor or the chip produced therefrom and also to make good use of the available silicon area, these bond contacts are made on active areas, ie. H. placed on MOS cells. The active area is characterized in that there are several layers of silicon oxide, gate electrodes, insulating glass and an aluminum metallization arranged one above the other. CVD oxides (CVD: Chemical Vapor Deposition) are often used as insulating glass.
Die Kontaktierung der Bonddrähte erfolgt mit Ultraschall, was in diesen Schichten eine mechanische Belastung erzeugt. Besonders gefährdet sind dabei Isolierglasschichten, welche sich direkt unter der Aluminium-Metallisierung befinden. Bedingt durch die Geometrie und die Materialeigenschaften der Isolierglasschichten können bei ungünstigen Bondbedingungen Risse entstehen.The bonding wires are contacted with ultrasound, which creates a mechanical load in these layers. Insulating glass layers that are located directly under the aluminum metallization are particularly at risk. Due to the geometry and the material properties of the insulating glass layers, cracks can occur in unfavorable bonding conditions.
Die Aufgabe der Erfindung besteht darin, einen Halbleiter mit zumindest einer Isolierschicht bereitzustellen, bei dem die Gefahr der Rissbildung in der Isolierschicht bei insbesondere dem Ultraschallbonden verringert wird. Ferner soll ein Ver- fahren bereitgestellt werden, um einen solchen Halbleiter herzustellen.The object of the invention is to provide a semiconductor with at least one insulating layer, in which the risk of cracking in the insulating layer is reduced, in particular with ultrasonic bonding. Furthermore, a driving are provided to manufacture such a semiconductor.
Diese Aufgabe wird durch einen Halbleiter mit zumindest einer Isolierschicht gemäß den Merkmalen des Patentanspruchs 1 bzw. ein Verfahren zum Herstellen eines solchen Halbleiters mit den Merkmalen des Patentanspruchs 9 gelöst .This object is achieved by a semiconductor with at least one insulating layer according to the features of patent claim 1 and a method for producing such a semiconductor with the features of patent claim 9.
Vorteilhafte Ausgestaltungen sind Gegenstand von abhängigen Ansprüchen.Advantageous refinements are the subject of dependent claims.
Die Verwendung eines im Vergleich zu Glas elastischeren oder plastischen Isoliermaterials verringert die Gefahr der Rissbildung bei Bondprozessen, da ein elastisches Material weni- ger empfindlich auf mechanische Belastungen, insbesondere Ultraschall reagiert. Ein elastisches oder plastisches Isoliermaterial hat robustere Eigenschaften mit Blick auf Ultraschall, als ein vergleichsweise dazu sprödes Material.The use of a more elastic or plastic insulating material compared to glass reduces the risk of crack formation in bonding processes, since an elastic material is less sensitive to mechanical loads, especially ultrasound. An elastic or plastic insulating material has more robust properties with regard to ultrasound than a material that is brittle by comparison.
Mit Blick auf die nach der Herstellung einer Isolierschicht folgenden Fertigungsschritte bei der Herstellung eines Halbleiters sollte das verwendete elastische Isoliermaterial ausreichend temperaturbeständig sein, so dass es bei nachfolgenden Schritten nicht in unbeabsichtigter Art und Weise verän- dert wird. Dies gilt insbesondere für die Aufbringung der direkt umgebenden Schichten. Außerdem sollte ein Isoliermaterial gewählt werden, welches nachfolgende Strukturierungspro- zesse bei der Fertigung eines bestimmten Halbleiters ermöglicht.With regard to the manufacturing steps following the production of an insulating layer in the production of a semiconductor, the elastic insulating material used should be sufficiently temperature-resistant so that it is not inadvertently changed in subsequent steps. This applies in particular to the application of the directly surrounding layers. In addition, an insulating material should be selected that enables subsequent structuring processes in the manufacture of a specific semiconductor.
Als Werkstoff für derartige elastische Isoliermaterialien eignet sich insbesondere Kunststoff. Ein besonders bevorzugter Werkstoff ist Fotoimid.Plastic is particularly suitable as the material for such elastic insulating materials. A particularly preferred material is photoimide.
Die Isolierschicht kann nur aus dem elastischen Isoliermaterial, also Isoliermaterial anstelle von dem ansonsten üblichen Glas aufgebaut sein. Vorteilhaft ist aber auch eine mehrschichtige Isolierschicht, welche beispielsweise aus einer unteren Oxidschicht mit Glas oder Siliziumoxid als beispielhaften Bestandteilen und einer darüber liegenden Schicht aus einem elastischen oder plastischen Isoliermaterial ausge- bildet ist. Dies bietet einerseits die Vorteile bisher üblicher Isoliermaterialien aus einem spröden Material und andererseits die Vorteile eines elastischen Isoliermaterials, welches einerseits isolierende Eigenschaften hat und andererseits die von oben her einwirkenden mechanischen Belastungen abdämpft.The insulating layer can only be constructed from the elastic insulating material, that is to say insulating material instead of the otherwise customary glass. But one is also advantageous multilayer insulating layer, which is formed, for example, from a lower oxide layer with glass or silicon oxide as exemplary components and an overlying layer from an elastic or plastic insulating material. On the one hand, this offers the advantages of previously customary insulating materials made of a brittle material and on the other hand the advantages of an elastic insulating material which on the one hand has insulating properties and on the other hand dampens the mechanical loads acting from above.
Mit Blick auf die Stärke der metallischen Schicht über der Isolierschicht hat sich bei ersten Versuchen eine Schichtdicke von 3 μm oder mehr als vorteilhaft erwiesen.In view of the thickness of the metallic layer over the insulating layer, a layer thickness of 3 μm or more has proven to be advantageous in the first attempts.
Derartige Halbleiter eignen sich insbesondere für die Fertigung von Schaltern, insbesondere MOS-Schaltern (MOS : Metal Oxid Semiconductor / Metalloxid-Halbleiter) , IGBT (IGBT : In- sulated Gate Bipolar Transistor / bipolarer Isolierschicht- Transistor) , MCT (MCT : MOS Controlled Thyristor / MOS- gesteuerter Thyristor) usw. .Such semiconductors are particularly suitable for the production of switches, in particular MOS switches (MOS: metal oxide semiconductor / metal oxide semiconductor), IGBT (IGBT: insulated gate bipolar transistor / bipolar insulating layer transistor), MCT (MCT: MOS Controlled) Thyristor / MOS controlled thyristor) etc..
Durch den Einsatz von robusteren und elastischeren oder plastischeren Isoliermaterialien in der Schichtenstruktur eines Halbleiters können die Schädigungen beim Bonden vermieden werden, so dass im Idealfall zerstörungsfreie MOS-Schalter und dergleichen hergestellt werden können .By using more robust and elastic or plastic insulating materials in the layer structure of a semiconductor, the damage during bonding can be avoided, so that ideally non-destructive MOS switches and the like can be produced.
Ein Ausführungsbeispiel und eine Variante dazu werden nach- folgend anhand der Zeichnung näher erläutert . Es zeigen :An exemplary embodiment and a variant thereof are explained in more detail below with reference to the drawing. Show it :
Fig . 1 einen Schnitt durch einen Halbleiter gemäß einem einfachen Beispiel undFig. 1 shows a section through a semiconductor according to a simple example and
Fig . 2 einen Teilschnitt durch einen solchen Halbleiter mit einem dem gegenüber variierten Schichtaufbau der Isolierschicht . Wie aus Fig . 1 ersichtlich, besteht ein Halbleiter oftmals aus einem komplexen Aufbau verschiedener Schichten . Die unterste Schicht Si bzw . Basisschicht besteht dabei üblicher- weise aus Silizium (Si) . In dieser untersten Schicht bilden sich Bereiche als Mangelelektronenleiter bzw . Löcherleiter auf , die als p-Leiter bezeichnet werden . Außerdem bilden sich in diesem Bereich n-Leiter aus , also Bereiche mit einer E- lektronenleitfähigkeit . Die n- und p-Leiter . bilden sich ab- hängig von Spannungsverhältnissen in den darrüberliegendenFig. 2 shows a partial section through such a semiconductor with a layer structure of the insulating layer that is varied in comparison with this. As from Fig. 1, a semiconductor often consists of a complex structure of different layers. The bottom layer Si or. The base layer usually consists of silicon (Si). In this lowermost layer, areas are formed as deficient electron conductors or. Hole conductors, which are referred to as p-conductors. In addition, n-conductors form in this area, that is to say areas with an electron conductivity. The n and p conductors. form depending on the tension in the overlying ones
Schichten aus und bilden Brücken zwischen einzelnen der darü- berliegenden Schichtelementen .Layers form and form bridges between individual of the overlying layer elements.
Im Bereich einer beispielhaften MOS- Zelle sind aktive Berei- ehe ausgebildet , in denen verschiedene Schichten GO, GE , IS , AI übereinander auf der untersten Schicht Si aufgebracht sind . Beim dargestellten Ausführungsbeispiel handelt es sich dabei um eine Gateoxid-Schicht GO , die auf der untersten Schicht Si aufgebracht ist . Über der Gateoxid-Schicht GO ist eine Gateelektroden-Schicht GE aufgebracht .Active areas are formed in the area of an exemplary MOS cell, in which different layers GO, GE, IS, AI are applied one above the other on the lowest layer Si. In the exemplary embodiment shown, this is a gate oxide layer GO, which is applied to the lowest layer Si. A gate electrode layer GE is applied over the gate oxide layer GO.
Die Gateoxid-Schicht GO und die Gatelektroden-Schicht GE sind nach oben und zu den Seiten hin von einer Isolierschicht IS umgeben . Die Isolierschicht IS besteht dabei aus einem Iso- liermaterial , welches gegenüber den ansonsten üblichen Glasmaterialien elastischer und insbesondere mit Blick auf Ultraschallwellen robuster ist .The gate oxide layer GO and the gate electrode layer GE are surrounded on the top and on the sides by an insulating layer IS. The insulating layer IS consists of an insulating material which is more elastic than the otherwise customary glass materials and, in particular, is more robust with regard to ultrasonic waves.
Geeignete Isoliermaterialien sind mit Blick auf die erforder- liehen Temperaturwechsel in nachfolgenden Herstellungsschrit ten ausreichend temperaturbeständig und ermöglichen zweckmäßigerweise nachfolgende Strukturierungsprozesse bei der wei teren Herstellung und Verarbeitung des Halbleiters . Besonders eignen sich somit z . B . Kunststoffe und insbesondere Fotoimid .Suitable insulating materials are sufficiently temperature-resistant in view of the required temperature changes in subsequent manufacturing steps and expediently enable subsequent structuring processes in the further manufacture and processing of the semiconductor. Thus, z. B. Plastics and especially photoimide.
Die Isolierschicht IS ist nach oben und zu den Seiten hin von einer metallischen Schicht AI aus insbesondere Aluminium (AI) umgeben. Eine solche oberste metallische Schicht AI oberhalb der Isolierschicht IS erscheint mit einer Schichtdicke von 3 μm oder mehr beim Bonden von üblichen Bonddrähten aus Aluminium mit Stärken von 50-600 μm als besonders vorteilhaft. Dünnerer Schichten sind jedoch ebenfalls verwendbar.The insulating layer IS has a metallic layer AI made of aluminum (AI) in particular upwards and to the sides. surround. Such an uppermost metallic layer AI above the insulating layer IS appears to be particularly advantageous with a layer thickness of 3 μm or more when bonding conventional aluminum bonding wires with thicknesses of 50-600 μm. However, thinner layers can also be used.
Fig. 1 zeigt eine Ausführungsform, bei der die Isolierschicht IS aus einem einheitlichen Isoliermaterial besteht.1 shows an embodiment in which the insulating layer IS consists of a uniform insulating material.
Wie dies aus Fig. 2 ersichtlich ist, kann ein Halbleiter jedoch auch mehrschichtige Isolierschichten IS, OS aufweisen. Die weiteren Schichten entsprechen bei der dargestellten Aus- führungsform wieder den Schichten Si, GO, GE, AI der Ausführungsform aus Fig. 1 und werden daher nicht weiter beschrie- ben.As can be seen from FIG. 2, however, a semiconductor can also have multilayer insulating layers IS, OS. In the embodiment shown, the further layers correspond again to the layers Si, GO, GE, AI of the embodiment from FIG. 1 and are therefore not described further.
Die dargestellte mehrschichtige Isolierschicht IS, OS besteht von unten her, d. h. von der Gateoxid-Schicht GO und der Gateelektroden-Schicht GE aus, aus einer ersten dünnen Oxid- schicht OS. Diese Oxidschicht OS kann beispielsweise aus Glas oder Siliziumoxid ausgebildet sein und zum Beispiel eine Dicke von 100 nm aufweisen. Die Verwendung für sich bekannter Materialien ermöglicht für deren Auftragung die Verwendung für sich bekannter Herstellungsverfahren und ermöglicht die Ausnutzung von für sich bekannten Effekten und Wirkungen, die auf diesen Materialien beruhen.The multilayer insulating layer IS, OS shown is from below, i. H. from the gate oxide layer GO and the gate electrode layer GE, from a first thin oxide layer OS. This oxide layer OS can be formed, for example, from glass or silicon oxide and can have a thickness of 100 nm, for example. The use of materials known per se enables the use of known manufacturing processes for their application and enables the exploitation of effects and effects known per se which are based on these materials.
Oberhalb der dünnen Oxidschicht OS besteht die mehrschichtige Isolierschicht IS, OS aus einer weiteren Isolierschicht IS, welche wie bei der ersten Ausführungsform der Fig. 1 aus einem elastischen oder plastischen Isoliermaterial besteht. E- lastisch ist auch diesmal vorzugsweise wieder relativ zu spröden Glasmaterialien und CVD-Oxiden zu sehen. Diese obere Isolierschicht IS aus dem elastischen oder plastischen Iso- liermaterial ist mit Blick auf die Dicke so gewählt, dass die erforderliche Gesamtdicke der mehrschichtigen Isolierschicht IS, OS erreicht wird. Bei einem Verfahren zur Herstellung eines solchen Halbleiters werden somit anstelle oder zusätzlich zu den spröden Glasmaterialien als Isoliermaterialien elastische oder plastische Materialien zum Ausbilden von Isolierschichten verwendet.Above the thin oxide layer OS, the multilayer insulation layer IS, OS consists of a further insulation layer IS, which, as in the first embodiment in FIG. 1, consists of an elastic or plastic insulating material. From an elastic point of view, this time it is again preferable to see relative to brittle glass materials and CVD oxides. With regard to the thickness, this upper insulating layer IS made of the elastic or plastic insulating material is selected such that the required total thickness of the multilayer insulating layer IS, OS is achieved. In a method for producing such a semiconductor, elastic or plastic materials are thus used instead of or in addition to the brittle glass materials as insulating materials to form insulating layers.
Soweit vorstehend Richtungsangaben verwendet wurden, wurde jeweils davon ausgegangen, dass der Schichtaufbau von unten nach oben aus Sicht einer Basisschicht hin zu den oberen Schichten vorgenommen wurde und dabei die Basisschicht als von der Lage her unterste Schicht anzusehen ist. Bei der eigentlichen Herstellung des Halbleiters ist es jedoch durchaus möglich und üblich, die Schichten in anderer Lage auszurichten. Insofar as directional information was used above, it was assumed in each case that the layer structure was carried out from the bottom upwards from the perspective of a base layer to the upper layers and the base layer is to be regarded as the lowest layer in terms of position. In the actual production of the semiconductor, however, it is entirely possible and customary to align the layers in a different position.

Claims

Patentansprüche claims
1. Halbleiter, insbesondere MOS-Schalter, mit zumindest einer Isolierschicht , dadurch g e k e n n z e i c h n e t , dass die Isolierschicht (IS) zumindest teilweise aus einem elastischen oder plastisch verformbaren Isoliermaterial besteht.1. Semiconductors, in particular MOS switches, with at least one insulating layer, characterized in that the insulating layer (IS) consists at least partially of an elastic or plastically deformable insulating material.
2. Halbleiter nach Anspruch 1, bei dem die Isolierschicht (IS) zumindest teilweise aus einem bezüglich Halbleiter-Herstellungs-Temperaturen temperaturbeständigen Isoliermaterial besteht.2. Semiconductor according to claim 1, wherein the insulating layer (IS) consists at least partially of a temperature-resistant with respect to semiconductor manufacturing temperatures insulating material.
3. Halbleiter nach Anspruch 1 oder 2, bei dem die Isolierschicht (IS) zumindest teilweise aus einem einen Strukturierungsprozess ermöglichenden Material besteht.3. Semiconductor according to claim 1 or 2, wherein the insulating layer (IS) consists at least partially of a material that enables a structuring process.
4. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) zumindest teilweise aus Kunststoff besteht.4. Semiconductor according to one of the preceding claims, in which the insulating layer (IS) consists at least partially of plastic.
5. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) zumindest teilweise aus Fotoimid besteht .5. Semiconductor according to one of the preceding claims, in which the insulating layer (IS) consists at least partially of photoimide.
6. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) vollständig aus dem elastischen oder plastisch verformbaren Isoliermaterial besteht.6. A semiconductor according to any preceding claim, wherein the insulating layer (IS) consists entirely of the elastic or plastically deformable insulating material.
7. Halbleiter nach einem der Ansprüche 1 - 5, bei dem die Isolierschicht (IS, OS) mehrschichtig mit verschiedenen Isoliermaterialien in den verschiedenen Isolierschichten aufgebaut ist, wobei zumindest eine der Isolierschichten (IS) aus dem elastischen oder plastisch verformbaren Isoliermate- rial besteht. 7. Semiconductor according to one of claims 1-5, wherein the insulating layer (IS, OS) is constructed in several layers with different insulating materials in the different insulating layers, at least one of the insulating layers (IS) consisting of the elastic or plastically deformable insulating material.
8. Halbleiter nach einem vorstehenden Anspruch, bei dem die Isolierschicht (IS) von einer metallischen Schicht (AI) überdeckt ist, insbesondere von einer zumindest 3 μm dicken metallischen Schicht.8. Semiconductor according to one of the preceding claims, in which the insulating layer (IS) is covered by a metallic layer (AI), in particular by an at least 3 μm thick metallic layer.
9. Verfahren zum Herstellen eines Halbleiters mit zumindest einer Isolierschicht (IS , OS) , bei dem als Material für zumindest eine solche Isolierschicht (IS) ein elastisches oder plastisch verformbares Isoliermaterial verwendet wird .9. A method for producing a semiconductor with at least one insulating layer (IS, OS), in which an elastic or plastically deformable insulating material is used as the material for at least one such insulating layer (IS).
10 . Verfahren nach Anspruch 9 , bei dem ein relativ zu Glas oder zu Glas -ähnlichen Materialien elastisches oder plastisch verformbares Isoliermaterial verwendet wird . 10th Method according to Claim 9, in which an insulating material which is elastic or plastically deformable relative to glass or to glass-like materials is used.
PCT/EP2003/009443 2002-09-12 2003-08-26 Semiconductor comprising an insulating layer and method for the production thereof WO2004034465A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002142325 DE10242325A1 (en) 2002-09-12 2002-09-12 Semiconductor used as a MOS switch has an insulating layer partially made from an elastic or plastically deformable insulating material
DE10242325.3 2002-09-12

Publications (1)

Publication Number Publication Date
WO2004034465A1 true WO2004034465A1 (en) 2004-04-22

Family

ID=31969089

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/009443 WO2004034465A1 (en) 2002-09-12 2003-08-26 Semiconductor comprising an insulating layer and method for the production thereof

Country Status (2)

Country Link
DE (1) DE10242325A1 (en)
WO (1) WO2004034465A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPH02121333A (en) * 1988-10-31 1990-05-09 Toshiba Corp Semiconductor device and its manufacture
EP0587442A2 (en) * 1992-09-10 1994-03-16 Texas Instruments Incorporated Wire bonding over the active circuit area of an integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPH02121333A (en) * 1988-10-31 1990-05-09 Toshiba Corp Semiconductor device and its manufacture
EP0587442A2 (en) * 1992-09-10 1994-03-16 Texas Instruments Incorporated Wire bonding over the active circuit area of an integrated circuit device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 0143, no. 48 (E - 0957) 27 July 1990 (1990-07-27) *

Also Published As

Publication number Publication date
DE10242325A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
DE102005045767B4 (en) Method for producing a semiconductor device with plastic housing composition
DE10337569B4 (en) Integrated connection arrangement and manufacturing method
DE69531085T2 (en) Improvements in, on, or in relation to semiconductor devices
DE102006052202B3 (en) Semiconductor component has metal layer comprising coherent section, and other metal layer is arranged on coherent section of former metal layer, where latter metal layer is structured between layered regions
DE2718773A1 (en) SEMI-CONDUCTOR DEVICE
DE102016118655A1 (en) Method for producing semiconductor devices and corresponding device
DE4228529B4 (en) Method for passivating semiconductor wafers
DE102004048688B4 (en) Power semiconductor device
DE102009001028A1 (en) Method for producing a bond connection
DE10324751B4 (en) Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method
DE1946673A1 (en) Improved aluminum metallization on a monolith
EP0185787A1 (en) Plastic encapsulated semiconductor component
DE102006043133B4 (en) Terminal pad for contacting a device and method for its preparation
EP3958302A1 (en) Base plate for a semiconductor module and method for producing a base plate
DE102006060899A1 (en) Lead wire, method of making such and assembly
WO2004034465A1 (en) Semiconductor comprising an insulating layer and method for the production thereof
DE102020117678B3 (en) SEMI-CONDUCTOR DEVICE WITH HETEROGENIC SOLDER JOINT AND METHOD OF MANUFACTURING IT
DE102004036142B4 (en) Semiconductor device having a metallization with a plurality of separated by at least one barrier layer metallization layers and method for its preparation
EP2287899A1 (en) Solder connection with a multilayered solderable layer
WO2010105853A1 (en) Vertically contacted electronic component and method for producing same
DE2929339A1 (en) SEMICONDUCTOR ARRANGEMENT
DE102011107349B4 (en) Bond pad on a semiconductor substrate
DE19710375C2 (en) Process for the production of spatially structured components
DE10104274A1 (en) Contact structure used for e.g. MOSFETs, IGBTs and thyristors has a thin conducting separating layer applied to the exposed surfaces of the side wall spacer elements, and a relatively thick aluminum layer
DE4328353C2 (en) Multi-layer substrate

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP