DE10219854A1 - Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber - Google Patents

Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber

Info

Publication number
DE10219854A1
DE10219854A1 DE10219854A DE10219854A DE10219854A1 DE 10219854 A1 DE10219854 A1 DE 10219854A1 DE 10219854 A DE10219854 A DE 10219854A DE 10219854 A DE10219854 A DE 10219854A DE 10219854 A1 DE10219854 A1 DE 10219854A1
Authority
DE
Germany
Prior art keywords
layer
layer interface
atm
cells
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10219854A
Other languages
English (en)
Other versions
DE10219854B4 (de
Inventor
Andreas Saurer
Reinhold Kulterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10219854A priority Critical patent/DE10219854B4/de
Publication of DE10219854A1 publication Critical patent/DE10219854A1/de
Application granted granted Critical
Publication of DE10219854B4 publication Critical patent/DE10219854B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/321Interlayer communication protocols or service data unit [SDU] definitions; Interfaces between layers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • H04L2012/5674Synchronisation, timing recovery or alignment
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5685Addressing issues

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Die Erfindung betrifft eine Schichtenschnittstelle (4) und ein Verfahren zum asynchronen Übertragen von Nutzdaten in einem Datennetz zwischen einer physikalischen Schicht (1) und einer ATM-Schicht (2) in der Schichtenschnittstelle (4). Die ankommenden asynchronen Nachrichtenzellen werden in einem Synchronisationsspeicher (10) synchronisiert und mit einem Schichtenschnittstellentakt in einem von mehreren Zwischenspeichern (6) in der Schichtenschnittstelle (4) gespeichert. DOLLAR A Um einen optimierten Datenfluss von ATM-Zellen innerhalb einer Schichtenschnittstelle eines ATM-Systems zu realisieren, wird vor dem Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt der Inhalt des Identifizierungsfeldes der Nachrichtenzelle durch eine Extraktionsvorrichtung (12) in der ATM-Schicht (2) extrahiert und in den Eingangsmultiplexer (8) eingespeist, so dass die Zwischenspeicher (6) direkt aus der ATM-Schicht adressierbar sind.

Description

  • Die Erfindung betrifft ein Datennetz für asynchronen Datentransfer (ATM-Datennetz) wie z. B. ein optisches ATM-Datennetz (ATM over passive optical network, APON-Netz) und insbesondere eine Schichtenschnittstelle sowie den Transport von ATM-Zellen darin nach dem Oberbegriff von Anspruch 1 bzw. von Anspruch 5.
  • In einem APON-Netz werden ATM-Datenzellen an einer optischen Netzeinheit (optical network unit, ONU) oder einem optischen Netzabschluss (optical network terminal, ONT) aufwärts und abwärts übertragen. Die Aufwärtsübertragung von jedem ONU/ONT wird durch eine optische Vermittlungsstelle (optical line termination, OLT-Vorrichtung) gesteuert. Die Übertragung der Daten wird durch die Reservierung von Abwärtssdaten sichergestellt (innerhalb einer Wartungszelle übertragen) und erfolgt im Zeitmultiplexverfahren (TDMA).
  • Nach der neueren ITU-T Empfehlung (ITU-T Draft Recommendation G.983.omci- dba) soll zusätzlich zu der ITU- T Recommendation G.983.1 eine dynamische Bandbreitenzuordnung (DBA) innerhalb einer ONT- Vorrichtung ermöglicht werden. Diese dynamische Bandbreitenzuordnung wird mit mehreren Zwischenspeichern in der physikalischen Schicht verwirklicht, wie es als T- CONT-Zwischenspeicherverwaltung in ITU- T Draft Recommendation G.983.dba beschrieben ist.
  • Dafür müssen ATM-Datenzellen in speziellen Zwischenspeichern einer Schichtenschnittstelle zwischen der physikalischen Schicht und der ATM-Schicht in Abhängigkeit von dem Übertragungspfad oder Übertragungskanal zwischengespeichert werden. Der Übertragungspfad bzw. der Übertragungskanal sind in einem VP-(virtual path) Identifizierungsfeld oder einem VC-(virtual channel) Identifizierungsfeld in den Datenzellen festgelegt. Für jeden Pfad gibt es einen Zwischenspeicher in der Schichtenschnittstelle, und jede von der ATM-Schicht kommende Datenzelle wird in demjenigen Zwischenspeicher abgelegt, der für den Pfad in ihrem VP- Identifizierungsfeld vorgegeben ist. Entsprechend wird auf Seite der physikalischen Schicht je nach zu beschickendem Pfad der dazugehörige Zwischenspeicher in der Schichtenschnittstelle ausgelesen. Damit sind zwei Multiplexerelemente (VP/VC- Abbildungen) notwendig, einmal vor und einmal nach der Schichtenschnittstelle.
  • Die Schichtenschnittstelle ist Teil der physikalischen Schicht. Sie muss so ausgelegt sein, dass der Takt auf beiden Seiten der Schnittstelle variieren kann, ein kontinuierlicher Datenfluss garantiert ist und keine Zelle verloren geht. Zu diesem Zweck umfasst die Schichtenschnittstelle zusätzlich zu dem Zwischenspeicher einen Synchronisationsspeicher auf für das Einkoppeln der von der ATM-Schicht kommenden Datenpakete in die Zeitfenster auf dem physikalischen Kanal. Als Synchronisationsspeicher wird eine universelle, standardmäßige Schnittstelle verwendet, insbesondere eine UTOPIA-(Universal Test and Operations PHY Interface for ATM) Schnittstelle. In den Synchronisationsspeicher werden aus der ATM-Schicht Zellen geschrieben und in der physikalischen Schicht aufwärts zu sendende Zellen gelesen. Der Synchronisationsspeicher ist insbesondere ein FIFO-Speicher. Die Datenzellen aus dem Synchronisationsspeicher werden in den Zwischenspeicher der Schichtenschnittstelle geschrieben.
  • Wenn der Zwischenspeicher zu einem bestimmten Pfad in der Schichtenschnittstelle voll ist, können jedoch keine weiteren Zellen aus dem Synchronisationsspeicher in den Zwischenspeicher geschrieben werden. Dies hat zur Folge, dass die Zelle solange in dem Synchronisationsspeicher verbleibt, bis ein Platz in dem entsprechenden Zwischenspeicher frei wird. Dadurch werden alle anderen Zellen in dem Synchronisationsspeicher hinter der "wartenden" Zelle blockiert, sie können solange nicht ausgelesen und in einen Zwischenspeicher transferiert werden, wie die wartende Zelle an der ersten Position im Synchronisationsspeicher noch nicht abgerufen wurde. Dadurch ergibt sich eine unerwünschte Reduzierung des Datendurchsatzes.
  • Aufgabe der Erfindung ist es, einen optimierten Datenfluss von ATM-Zellen innerhalb einer Schichtenschnittstelle eines ATM-Systems zu realisieren.
  • Diese Aufgabe wird gelöst durch ein Verfahren zum asynchronen Übertragen von Nutzdaten in einem Datennetz zwischen einer physikalischen Schicht und einer ATM-Schicht in einer Schichtenschnittstelle nach Anspruch 1 und eine entsprechende Schichtenschnittstelle nach Anspruch 5. Bevorzugten Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.
  • Wenn man die UTOPIA-Schnittstelle verwendet, um die ATM- Schichten mit der physikalischen (PHY-)Schicht zu verbinden, so muss es eine VP/VC- Abbildung auf Portadressen von UTOPIA- PHY in der ATM-Schicht geben. Erfindungsgemäß wird diese Funktion benutzt, um auch das Abbilden von Zwischenspeichern innerhalb der PHY-Schicht durchzuführen. Zu diesem Zweck wird die VP/VC-Abbildungsfunktion der ATM-Schicht auf mehrere physikalische Adressen bei einem ONU/ONT-Gerät erweitert. Die physikalische Adresse wird für den Zwischenspeicherabbildungsblock innerhalb der physikalischen Schicht bereitgestellt. Die Auswahl aus dem Zwischenspeicher innerhalb der physikalischen Schicht ist sehr einfach, da die Zwischenspeicher direkt durch die UTOPIA-Adresse adressiert werden.
  • Das erfindungsgemäße Verfahren zum asynchronen Übertragen von Nutzdaten in einem Datennetz zwischen einer physikalischen Schicht und einer ATM-Schicht in einer Schichtenschnittstelle mit einem Schichtenschnittstellentakt, wobei die Nutzdaten in mehreren Nachrichtenzellen mit fester Länge übertragen werden und jede Nachrichtenzelle enthält: ein Identifizierungsfeld zum Identifizieren eines Senders und eines Empfängers in dem Datennetz und ein Nutzdatenfeld mit den Nutzdaten, das die Schritte umfasst: Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt in einem Synchronisationsspeicher, Speichern der ankommenden Nachrichtenzellen mit dem Schichtenschnittstellentakt in einem von mehreren Zwischenspeichern in der Schichtenschnittstelle in Abhängigkeit von dem Inhalt des Identifizierungsfeldes durch einen Eingangsmultiplexer und Ausgeben von Nachrichtenzellen aus einem der mehreren Zwischenspeicher durch einen Ausgangsmultiplexer, wenn Nachrichtenzellen von der Schichtenschnittstelle über die physikalische Schicht versendet werden, ist dadurch gekennzeichnet, dass vor dem Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt der Inhalt des Identifizierungsfeldes der Nachrichtenzelle durch eine Extraktionsvorrichtung in der ATM-Schicht extrahiert wird und in den Eingangsmultiplexer eingespeist wird, so dass die Zwischenspeicher difekt aus der ATM-Schicht adressierbar sind.
  • Vorzugsweise wird der Ladezustand jedes der mehreren Zwischenspeicher in der Schichtenschnittstelle durch eine Rückkopplungseinheit erfasst. Damit ergibt sich die Möglichkeit, dass von der Rückkopplungseinheit ein Stopsignal erzeugt wird, wenn der Ladezustand der mehreren Zwischenspeicher in der Schichtenschnittstelle einen vorgegebenen Ladewert überschreiten, so dass keine weiteren Daten aus der ATM-Schicht in den Synchronisationsspeicher geschrieben werden. Insbesondere hängt dabei der vorgegebene Ladewert außerdem von dem Ladezustand des Synchronisationsspeichers ab.
  • Die entsprechende, erfindungsgemäße Schichtenschnittstelle ist dadurch gekennzeichnet, dass eine Extraktionsvorrichtung vorgesehen ist, um vor dem Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt den Inhalt des Identifizierungsfeldes der Nachrichtenzelle in der ATM-Schicht zu extrahieren und in den Eingangsmultiplexer einzuspeisen, so dass die Zwischenspeicher direkt aus der ATM-Schicht adressierbar sind.
  • Da die Schichtenschnittstelle je nach Anwendung bis zu zweitausend ATM-Zellen zwischenspeichern muss, sind insbesondere die Zwischenspeicher in der Schichtenschnittstelle singleport-RAM-Speicher, so dass der Platzbedarf auf dem Chip kleiner ist als bei Verwendung von dual-port-RAM-Speichern.
  • Ein Vorteil der Erfindung besteht darin, dass der innerhalb der ATM-Schicht bereits existierende VP/VC-Abbildungsblock erneut verwendet werden kann. Ein weiterer Vorteil ist es, dass sich die Zwischenspeicherauswahl innerhalb der physikalischen Schicht vereinfacht.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen, bei der Bezug genommen wird auf die beigefügten Zeichnungen.
  • Fig. 1 zeigt eine Schnittstelle zwischen physikalischer und ATM-Schicht nach dem Stand der Technik.
  • Fig. 2 zeigt eine erste Ausführungsform der Schnittstelle zwischen physikalischer und ATM-Schicht gemäß der Erfindung.
  • Fig. 3 zeigt eine zweite Ausführungsform der Schnittstelle zwischen physikalischer und ATM-Schicht gemäß der Erfindung.
  • In Fig. 1 ist eine klassische Schichtenschnittstelle für das asynchrone Übertragen von Nutzdaten zwischen einer physikalischen Schicht 1 und einer ATM-Schicht 2 in einem Datennetz gezeigt. Die Datenübertragung in der physikalischen Schicht 1 und in der ATM-Schicht 2 ist jeweils durch einen ATM-Datenpfad 3 und einen physikalischen Kanal 5 angedeutet. Die Schichtenschnittstelle 4 zwischen dem ATM-Datenpfad 3 und dem physikalischen Kanal 5 ist Teil der physikalischen Schicht 1 und wird mit einem eigenem Takt, dem Schichtenschnittstellentakt betrieben. Die Nutzdaten, die zwischen der physikalischen Schicht 1 und der ATM-Schicht 2 ausgetauscht werden, werden in Nachrichtenzellen mit fester Länge übertragen. Jede Nachrichtenzelle enthält ein Identifizierungsfeld zum Identifizieren eines Senders und eines Empfängers in dem Datennetz und ein Nutzdatenfeld mit den Nutzdaten.
  • Aus der ATM-Schicht 2 ankommende Daten werden in der Schichtenschnittstelle 4 gesammelt und je nach Bestimmungsort paketweise weitergeschickt. Dazu umfasst die Schichtenschnittstelle 4 mehrere Zwischenspeicher 6, die jeweils eine Anzahl an Speicherplätzen 7 aufweisen. In Fig. 1 sind exemplarisch drei Zwischenspeicher 6 mit jeweils fünf Speicherplätzen 7 gezeigt. Die aus der ATM-Schicht kommenden Daten werden je nach Bestimmungsort an einem Speicherplatz 7 eines der Zwischenspeicher 6 abgelegt. Dabei ist der Bestimmungsort in einem Identifizierungsfeld der Daten kodiert. Die Verteilung der Daten auf die Speicherplätze 7 erfolgt durch einen Eingangsmultiplexer 8, der beim Stand der Technik das Identifizierungsfeld auswertet und dementsprechend die Daten an seinem Eingang an einen seiner Ausgänge weiterleitet. Die Ausgänge des Eingangsmultiplexers 8 sind jeweils einzeln mit dem Zwischenspeicher 6 verbunden. Analog werden die Daten durch einen Ausgangsmultiplexer 9 der Schichtenschnittstelle 4 aus den Speicherplätzen 7 der Zwischenspeicher 6 geholt und auf den Kanal 5 ausgegeben.
  • Wie eingangs erwähnt arbeitet die Schichtenschnittstelle 4 mit einem eigenen Schichtenschnittstellentakt, der unabhängig von einem Takt in der ATM-Schicht ist. Um die ankommenden Daten dennoch mit dem Schichtschnittstellentakt in den jeweiligen Zwischenspeichern 6 ablegen zu können, ist eine UTOPIA- Schnittstelle 10 vorgesehen, die im folgenden als Synchronisationsspeicher bezeichnet wird. Der Synchronisationsspeicher 10 dient zum Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt und umfasst mehrere Datenzellen 11 für das Zwischenspeichern der Daten, die von der ATM-Schicht kommen. In der gezeigten Ausführungsform ist der Synchronisationsspeicher 10 ein FIFO- Speicher (FIFO for data cells), d. h. ein Speicher, bei dem Daten, die zuerst in dem Synchronisationsspeicher 10 abgelegt werden, auch als erste wieder ausgelesen werden. Mit anderen Worten, der Synchronisationsspeicher 10 ist für die Synchronisation und Entkopplung zwischen der unterschiedlichen Verarbeitungsgeschwindigkeit von externer und interner Weiterverarbeitung verantwortlich, und in dem Synchronisationsspeicher 10 werden die von der ATM-Schicht 2 hereinkommenden ATM-Zellen zwischengespeichert. Die Eigenschaften der UTOPIA-Schnittstellensignale sind im einzelnen in UTOPIA Specification Level 1 und Level 2 beschrieben.
  • In Fig. 1 sind als Beispiel vier Datenzellen 11 in dem Synchronisationsspeicher 10 gezeigt. Bei den Daten in den Datenzellen 11 ist jeweils der Inhalt des Identifizierungsfeldes der Daten angegeben. So ist bei den beiden ersten (linken) Datenzellen der Wert des Identifizierungsfeldes VPI = 0, bei den beiden letzten (rechten) Identifizierungsfeldern ist der Wert VPI = 1. Das bedeutet, dass die ersten beiden Datenzellen in dem Synchronisationsspeicher 10 in einen ersten Zwischenspeicher 6 in der Schichtenschnittstelle 4 für das weitere Verschicken über den physikalischen Kanal 5 übertragen werden. Die beiden letzten Datenzellen in dem Synchronisationsspeicher 10 werden in einem anderen Zwischenspeicher 6 in der Schichtenschnittstelle 4 abgelegt, der für den Pfad mit VPI = 1 reserviert ist.
  • Wie in der Einleitung dieser Beschreibung angedeutet, kann es zu einer Blockade bei der Übertragung der Daten von der ATM- Schicht 2 zu der physikalischen Schicht 1 kommen.
  • Beispielsweise ist der Zwischenspeicher 0 (für Zellen mit VPI = 0) gefüllt bis auf einen freien Speicherplatz. In Zwischenspeicher 1 (Zellen mit VPI = 1) sind noch drei Zellenplätze frei. Die erste Zelle (VPI = 0) vom Synchronisationsspeicher 10 kann ausgelesen in den zugehörigen Zwischenspeicher 6 transferiert werden. Da der Zwischenspeicher 0 nun voll ist, kann die zweite Zelle (VPI = 0) des Synchronisationsspeichers 10 (fett gezeichnet) nicht mehr im Zwischenspeicher 0 gespeichert werden und verbleibt im Synchronisationsspeicher 10. Diese Zelle blockiert alle anderen Zellen, solange sie nicht aus dem Synchronisationsspeicher 10 ausgelesen wird. Die dritte und vierte Zelle im Synchronisationsspeicher 10 können nicht ausgelesen und zum Zwischenspeicher 1 transferiert werden, obwohl dieser genug freie Speicherplätze hätte. Dies resultiert in einer geringeren Datenrate der Zellen und einer kleineren Bandbreite für Zwischenspeicher 1 und für die Zwischenspeicher aller nachfolgenden Zellen. Die bei ATM geforderten konstanten Bitraten (CBR Traffic) für Echtzeitanwendungen könnten nicht mehr garantiert werden.
  • Erfindungsgemäß wird dieses Problem durch die Ausführungsform nach Fig. 2 gelöst. Danach ist eine Extraktionsvorrichtung 12 vorgesehen, die den Inhalt des Identifizierungsfeldes bereits erfasst, bevor die von der ATM-Schicht 2 kommenden Daten in den Synchronisationsspeicher 10 geschrieben werden. Die Extraktionsvorrichtung 12 (VP/VC - UTOPIA PHY addr mapping) dient der Zuweisung der hereinkommenden ATM-Zellen zu UTOPIA-Portadressen in Abhängigkeit von dem Identifizierungsfeld (Pfadidentifizierungsfeld VPI oder Kanalidentifizierungsfeld VCI). In ihr wird das Identifizierungsfeld der ATM-Zellen extrahiert und mit festgelegten VPIs/VCIs verglichen. Stimmen diese überein, wird die zugehörige ATM-Zelle von der ATM-Schicht 2 zur PHY-Schicht 1 mit der in diesem Block zugewiesenen UTOPIA-Portadresse weitergeleitet. Mit anderen Worten, der Inhalt des jeweiligen Identifizierungsfeldes wird von der Extraktionsvorrichtung 12 an den Eingangsmultiplexer 8 gemeldet, so dass dieser bereits vorab weiß, in welchen der Zwischenspeicher 6 der Schichtenschnittstelle 4 die ankommenden Daten letztendlich zu schreiben sind. Der Inhalt des Identifizierungsfeldes der Nachrichtenzelle in der ATM-Schicht 2 wird also durch die Extraktionsvorrichtung 12 schon vor dem Übergang der Daten in die physikalische Schicht 1 extrahiert, bevor die ankommenden asynchronen Nachrichtenzellen in der UTOPIA-Schnittstelle 10 mit dem Schichtenschnittstellentakt synchronisiert werden, und in den Eingangsmultiplexer 8 eingespeist. Dadurch ist es nun möglich, den Zwischenspeicher 6 direkt aus der ATM-Schicht 2 zu adressieren.
  • Dieses Verfahren zur Vermeidung einer Blockade von Zellen, wie es oben beim Stand der Technik beschrieben wurde, kann noch erweitert werden. Dazu wird in der physikalischen Schicht eine direkte Rückkopplung des Zustandes aller Zwischenspeicher (Signalisierung "Zwischenspeicher voll") und ein Mechanismus vorgesehen, um die Anzahl der momentan in dem Synchronisationsspeicher 10 gespeicherten Zellen 11 zu verfolgen und zu der Zwischenspeicherlänge hinzuzufügen.
  • Eine Ausführungsform der Erfindung, die diese Anforderungen erfüllt, ist in Fig. 3 dargestellt. Elemente, die das gleiche Bezugszeichen haben und bereits in Zusammenhang mit Fig. 1 und Fig. 2 beschrieben wurden, werden nicht noch einmal erläutert. Zusätzlich zu den genannten Elementen weist die Ausführungsform der erfindungsgemäßen Schichtschnittstelle nach Fig. 3 eine ATM-Abfrageeinrichtung (ATM polling ctrl) 13 auf. Dabei handelt es sich um ein Steuerelement, das für den Abfragemechanismus in der ATM-Schicht 2 bezüglich Portadresse txaddr und für die Auswahl der Portadresse zur Übertragung der Daten über txdata zuständig ist. An dem ersten Eingang der ATM-Abfrageeinrichtung 13 liegen die Daten von der ATM- Schicht 2 an. An ihrem zweiten Eingang liegt der Inhalt des Identifizierungsfeldes von der Extraktionsvorrichtung 12 an. An ihrem dritten Eingang liegt wie weiter unten erläutert die Information über den Füllzustand der Zwischenspeicher 6 an. Ihr erster Ausgang ist mit dem Synchronisationsspeicher 10 verbunden, ihr zweiter Ausgang ist mit einem Adressenzwischenspeicher 14 verbunden, der ebenfalls weiter unten erläutert wird.
  • Die Portadresse txaddr wird in der physikalischen Schicht 1 durch den Eingangsmultiplexer 8 (Queue Selection) zur Auswahl eines Zwischenspeichers (queue) 6 für die Speicherung der ATM-Zellen verwendet. Die Zwischenspeicher 6 werden in ITU-T Draft Recommendation G.983.dba als class queues bezeichnet, die als Traffic Container zusammengefasst werden können.
  • Ferner ist ein Adressenzwischenspeicher (FIFO for port addresses txaddr) 14 vorgesehen, der benötigt wird, um die zu den ATM-Zellen zugehötigen Adressen txaddr synchron zur Verfügung zu stellen. Der Adressenzwischenspeicher 14 ist vorzugsweise ein FIFO-Speicher. Sein Eingang ist mit der ATM- Abfrageeinrichtung 13 verbunden, sein erster Ausgang ist mit einem anschließend erläuterten Adressenzähler 15 verbunden, sein zweiter Ausgang ist mit dem Eingangsmultiplexer 8 verbunden.
  • Der Adressenzähler 15 (txaddr count extraction) ist vorgesehen, damit für jede ATM-Zelle, die momentan im Synchronisationsspeicher 10 abgelegt ist, die entsprechende Adresse txaddr gespeichert werden kann. Sein Eingang ist mit dem Adressenzwischenspeicher 14 verbunden, sein Ausgang ist mit einem weiter unten erläuterten Vergleicher 16 verbunden. Die Anzahl der gespeicherten Adressen (und damit die Anzahl der ATM-Zellen im Synchronisationsspeicher 10) wird für jeden einzelnen Zwischenspeicher 6 (queue) vom Adressenzähler 15 extrahiert und der Vergleichsvorrichtung (Comparator Block) 16 zur Verfügung gestellt. Die Vergleichsvorrichtung (Comparator-Block) 16 vergleicht die Anzahl der freien Zellenplätze für jeden Zwischenspeicher (queue) 6 und die Anzahl der momentan gespeicherten ATM-Zellen im Synchronisationsspeicher 10, die vom Adressenzähler (Txaddr count extraction Block) 15 extrahiert wurde. Der erste Eingang des Vergleichers 16 ist daher mit dem Adressenzähler 15 verbunden, seine n weiteren Eingänge sind mit den einzelnen Zwischenspeichern 6 verbunden, sein Ausgang ist mit einem Adressenauswahlmultiplexer 17 verbunden, der anschließend erläutert wird. Ist die Anzahl der im Synchronisationsspeicher 10 abgelegten Zellen für einen bestimmten Zwischenspeicher 6 kleiner als die Anzahl der freien Zellenplätze 7 für diesen Zwischenspeicher 6, bleibt ein entsprechendes Signal queue_fuil deaktiviert, und es kann eine neue ATM-Zelle für diesen Zwischenspeicher 6 von der ATM-Schicht 2 zum Synchronisationsspeicher 10 der physikalischen Schicht 1 transferiert werden. Ist hingegen die Anzahl der im Synchronisationsspeicher 10 abgelegten Zellen schon gleich der Anzahl der freien Zellenplätze (größer kann sie nicht werden), so wird das Signal queue_full aktiviert und über den nachfolgenden Adressenauswahlmultiplexer 17 und ein nachfolgendes NOR-Gatter 18 zur ATM-Abfrageeinrichtung 13 (ATM polling ctrl-Block) geführt. Somit wird die Auswahl der zughörigen Portadresse txaddr verhindert.
  • Der Adressenauswahlmultiplexer 17 selektiert abhängig von der Adresse txaddr, die momentan abgefragt wird, das entsprechende Signal queue_full, das festlegt, ob der zugehörige Zwischenspeicher (und Synchronisationsspeicher 10) noch eine ATM-Zelle aufnehmen kann und damit die entsprechende Adresse txaddr auswählen kann. Er ist über einen ersten Eingang mit der ATM-Abfrageeinrichtung (ATM-polling) 13 verbunden, über seine n weiteren Eingänge ist er mit dem Vergleicher 16 verbunden.
  • Das NOR-Gatter 18 kombiniert die Informationen vom Synchronisationsspeicher 10 (Signal fifo_full) und Zwischenspeicher 6 (Signal queue_full), damit die Übertragung verhindert wird, wenn entweder der Synchronisationsspeicher 10 oder der Zwischenspeicher 6 für eine bestimmte Adresse voll ist. Es ist daher über seinen ersten Eingang mit dem Synchronisationsspeicher 10 verbunden, und über seinen zweiten Eingang ist es mit dem Adressenauswahlmultiplexer 17 verbunden. Sein Ausgang ist mit der ATM-Abfrageeinrichtung (ATM-polling) 13 verbunden.
  • In Systemen mit mehreren physikalischen Schichten werden darüber hinaus alle relevanten Adressen durch ATM-Schichten zyklisch abgefragt, um Zwischenspeicher 6 zu erfassen, in die geschrieben wird. Die Funktionalität der Abfrage bei Systemen mit mehreren physikalischen Schichten wird dadurch erweitert, dass der gefüllte Zustand des Zwischenspeichers 6 berücksichtigt wird. Wenn der entsprechende Zwischenspeicher 6 voll ist, (Signal "Zwischenspeicher voll") oder der FIFO-Synchronisationsspeicher 10 für die Datenzellen voll ist, wird das Signal txclav zurückgesetzt, um die gerade abgefragte physikalische Portadresse txaddr zurückzuweisen. Dieser Mechanismus unterbricht das Schreiben von Datenzellen in den FIFO- Synchronisationsspeicher 10 (bei den Zwischenspeichern 6, die voll werden) früh genug, um sicherzustellen, dass alle Zellen, die momentan in dem Synchronisationsspeicher 10 gespeichert sind, immer ausgelesen und in den entsprechenden Zwischenspeicher 6 geschrieben werden können. Dadurch wird eine Blockade vermieden, was zu einem kontinuierlichen Datenfluss (ohne Blockade) in der physikalischen Schicht 1 führt.
  • Wenn die momentane physikalische Portadresse verworfen wird, wird die nächste physikalische Portadresse ausgewählt und abgefragt. Dieser Mechanismus macht es erforderlich, dass der Füllzustand des Zwischenspeichers schnell aktualisiert wird, um der ATM-Schicht 2 genug Zeit zu geben, eine andere physikalische Portadresse auszuwählen (um auf einen anderen Zwischenspeicher zuzugreifen), wenn eine physikalische Portadresse (voller Zwischenspeicher) verworfen wird. Diese Anforderung an die Zeitstruktur hängt von der Implementierung ab, ein vernünftiger Wert liegt aber bei zehn Taktzyklen.
  • Wenn eine physikalische Portadresse zugelassen wird, wird die entsprechende ATM-Datenzelle von der ATM-Schicht 2 zu der physikalischen Schicht 1 übertragen und in dem Synchronisationsspeicher 10 gespeichert. Darüber hinaus wird diese physikalische Portadresse abgespeichert und von dem Eingangsmultiplexer 8 verwendet, um den Zwischenspeicher 6 zum Abspeichern der entsprechenden Zelle auszuwählen.
  • Der Zustand des vollen Zwischenspeichers wird wie im folgenden beschrieben erzeugt. Die Anzahl der freien Zellen bei jedem Zwischenspeicher wird an den Komparatorblock übertragen (Signal queue_free_cells). Mit den akzeptierten physikalischen Portadressen (Signal txaddr) wird die Anzahl der momentan in dem Synchronisationsspeicher 10 gespeicherten Zellen für jeden Zwischenspeicher 6 kontinuierlich durch den Adressenzähler 15 (txaddr count extraction) extrahiert und mit der Anzahl der freien Zellen verglichen, um das Signal queue full zu erzeugen. Mit der momentan abgefragten physikalischen Portadresse txaddr wird das entsprechende queue_full- Signal ausgewählt, das durch das NOR-Gatter 18 mit einem Signal verknüpft wird, das den Füllzustand des Synchronisationsspeichers 10 anzeigt, so dass sich das Signal txclav ergibt.
  • Eine Alternative besteht darin, dass bei der Mitteilung des Zwischenspeicherzustandes zur Vermeidung der Blockade von Zellen ein Signal gesetzt wird, das anzeigt, dass der Zwischenspeicher voll ist, wenn die Anzahl der freien Zellen kleiner als oder gleich der maximalen Anzahl der Zellen ist, die in dem Synchronisationsspeicher 10 gespeichert werden kann (z. B. vier). Bei diesem Mechanismus wird Platz in dem Zwischenspeicher für Zellen aus dem Synchronisationsspeicher 10 reserviert. Dies muss für jeden Zwischenspeicher 6 geschehen, da keine Information darüber existiert, welche Zellen in dem Synchronisationsspeicher 10 gespeichert sind. Daher würde Zwischenspeicherplatz unnötig reserviert werden. Beispielsweise würden bei n Zwischenspeichern 6 und maximal vier Zellen in dem Synchronisationsspeicher 10 n.4 Zellen in dem Zwischenspeicher unnötig reserviert werden.
  • Wie oben erwähnt werden die Zellen des Synchronisationsspeichers 10 zum Anpassen von UTOPIA-Takt (ATM-Schicht) und Systemtakt des Synchronisationsspeichers 10, d. h. des ONU/ONT-Moduls der physikalischen Schicht verwendet. Zum Anpassen der Taktrate können auch die Zwischenspeicher innerhalb des Zwischenspeichers verwendet werden. Da (gemäß den Anforderungen in ITU- T Draft Recommendation G.983.dba und ITU Draft Recommendation G.983.omci-dba) ein sehr großer Zwischenspeicher für die Verwaltung der Zwischenspeicher benötigt wird, ist die Chip-Fläche für den Zwischenspeicher kritisch. Ein "dual port RAM" benötigt sehr viel mehr Chip- Fläche als ein "single port RAM". Daher wird ein "single port RAM" verwendet, bei dem nur sequentieller Zugriff beim Schreiben und Lesen möglich ist. Um die gemeinsame Nutzung des Zwischenspeichers beim Schreiben von ATM-Zellen (von der UTOPIA-Schnittstelle) und beim Lesen für das Aufwärtssenden wird ein zusätzlicher kleiner Zwischenspeicher (z. B. FIFO) benötigt. Außerdem können Standard-Makros für die UTOPIA- Schnittstelle eingesetzt werden, ohne dass größere Änderungen bei der Integration notwendig werden.
  • Zusammenfassend ist also eine Rückkopplungseinheit aus den Elementen 13 bis 18 vorgesehen, um den Ladezustand jedes der mehreren Zwischenspeicher 6 in der Schichtenschnittstelle 4 zu erfassen. Von dieser Rückkopplungseinheit wird ein Stopsignal erzeugt, wenn der Ladezustand der mehreren Zwischenspeicher 6 in der Schichtenschnittstelle 4 einen vorgegebenen Ladewert überschreiten, so dass keine weiteren Daten aus der ATM-Schicht 2 in den Synchronisationsspeicher 10 geschrieben werden. Durch die Vergleichsvorrichtung 16 wird der vorgegebene Ladewert in Abhängigkeit von dem Ladezustand des Synchronisationsspeichers 10 bestimmt.
  • Damit lässt sich durch das erfindungsgemäße Verfahren eine Optimierung der Ressourcen bei einem Datenfluss von Zellen ohne Blockade zwischen ATM-Schicht 2 und physikalischer Schicht 1 erreichen, da 1) die UTOPIA-Adresse für die Zwischenspeicherauswahl innerhalb der Verwaltung eines ONU/ONT- Gerätes verwendet wird, 2) der Zustand aller Zwischenspeicher des Zwischenspeichers an das UTOPIA-Modul direkt rückgekoppelt wird, und 3) die Anzahl der freien Zellen bei jedem Zwischenspeicher kontinuierlich verfolgt wird, wobei die in dem UTOPIA-Synchronisationsspeicher 10 gespeicherten Datenzellen berücksichtigt werden.
  • Dies führt zu den folgenden Vorteilen: eine Blockade der Zellen wird vermieden, der existierenden VP/VC- Abbildungsblock wird innerhalb der ATM-Schicht 2 wiederverwendet, die Zwischenspeicherauswahl innerhalb der physikalischen Schicht 1 vereinfacht sich, die Nutzung des Zwischenspeichers (präzise Unterrichtung über den Füllzustand des Zwischenspeichers) wird effizienter, und der Zwischenspeicher kann als "single port RAM" implementiert werden, wodurch Chip-Fläche eingespart wird.
  • Anwendbar ist die Erfindung auf ONU/ONT-Geräte in APON-Systemen nach ITU-T Recommendation G.983.1, ITU-T Draft Recommendation G.983.dba und ITU Draft Recommendation G.983.OMCI- DBA. Das Prinzip der erfindungsgemäßen internen Zwischenspeicher, die durch externe Geräte adressierbar sind, mit direkter Rückkopplung des Zwischenspeicherzustands kann jedoch mit kleineren Modifizierungen auch auf andere Systeme neben APON- Systemen ausgedehnt werden, da es nicht vom Typ und der Größe der Zellen abhängt. Bei anderen Zellen als ATM-Zellen muss dann gegebenenfalls auf andere Schnittstellen als UTOPIA zurückgegriffen werden. Modifizierte Versionen können außerdem bei anderen Netzsystemen verwendet werden, bei denen eine ähnliche Schnittstelle zwischen zwei Schichten benötigt wird (z. B. Ethernet-PON-Systeme). Bezugszeichen 1 physikalische (PHY-)Schicht
    2 ATM-Schicht
    3 ATM-Datenleitung
    4 Schichtenschnittstelle
    5 physikalischer Kanal
    6 Zwischenspeicher in Schichtenschnittstelle
    7 Speicherplatz in Zwischenspeicher
    8 Eingangsmultiplexer der Schichtenschnittstelle
    9 Ausgangsmultiplexer der Schichtenschnittstelle
    10 Synchronisationsspeicher, Datenzellen-FIFO
    11 Datenzelle in Synchronisationsspeicher
    12 Extraktionsvorrichtung für physikalische Schichtenschnittstellenadresse
    13 ATM-Abfrageeinrichtung (ATM-polling)
    14 Adressenzwischenspeicher
    15 Adressenzähler
    16 Vergleichsvorrichtung
    17 Adressenauswahlmultiplexer
    18 NOR-Gatter

Claims (9)

1. Verfahren zum asynchronen Übertragen von Nutzdaten in einem Datennetz zwischen einer physikalischen Schicht (1) und einer ATM-Schicht (2) in einer Schichtenschnittstelle (4) mit einem Schichtenschnittstellentakt, wobei die Nutzdaten in mehreren Nachrichtenzellen mit fester Länge übertragen werden und jede Nachrichtenzelle enthält:
ein Identifizierungsfeld zum Identifizieren eines Senders und eines Empfängers in dem Datennetz und
ein Nutzdatenfeld mit den Nutzdaten,
das die Schritte umfasst:
Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt in einem Synchronisationsspeicher (10),
Speichern der ankommenden Nachrichtenzellen mit dem Schichtenschnittstellentakt in einem von mehreren Zwischenspeichern (6) in der Schichtenschnittstelle (4) in Abhängigkeit von dem Inhalt des Identifizierüngsfeldes durch einen Eingangsmultiplexer (8) und
Ausgeben von Nachrichtenzellen aus einem der mehreren Zwischenspeicher (6) durch einen Ausgangsmultiplexer (9), wenn Nachrichtenzellen von der Schichtenschnittstelle (4) über die physikalische Schicht (1) versendet werden,
dadurch gekennzeichnet,
dass vor dem Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt der Inhalt des Identifizierungsfeldes der Nachrichtenzelle durch eine Extraktionsvorrichtung (12) in der ATM-Schicht (2) extrahiert wird und
in den Eingangsmultiplexer (8) eingespeist wird, so dass die Zwischenspeicher (6) direkt aus der ATM-Schicht adressierbar sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ladezustand jedes der mehreren Zwischenspeicher (6) in der Schichtenschnittstelle (4) durch eine Rückkopplungseinheit (13-18) erfasst wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass von der Rückkopplungseinheit (13-18) ein Stopsignal erzeugt wird, wenn der Ladezustand der mehreren Zwischenspeicher (6) in der Schichtenschnittstelle (4) einen vorgegebenen Ladewert überschreiten, so dass keine weiteren Daten aus der ATM-Schicht (2) in den Synchronisationsspeicher (10) geschrieben werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der vorgegebene Ladewert außerdem von dem Ladezustand des Synchronisationsspeichers (10) abhängt.
5. Schichtenschnittstelle (4) zum asynchronen Übertragen von Nutzdaten in einem Datennetz zwischen einer physikalischen Schicht (1) und einer ATM-Schicht (2) mit einem Schichtenschnittstellentakt, wobei die Nutzdaten in mehreren Nachrichtenzellen mit fester Länge übertragen werden und jede Nachrichtenzelle enthält:
ein Identifizierungsfeld zum Identifizieren eines Senders und eines Empfängers in dem Datennetz und
ein Nutzdatenfeld mit den Nutzdaten,
die umfasst:
einen einem Synchronisationsspeicher (10) zum Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt,
einen Eingangsmultiplexer (8) zum Speichern der ankommenden Nachrichtenzellen mit dem Schichtenschnittstellentakt in einem von mehreren Zwischenspeichern (6) in der Schichtenschnittstelle (4) in Abhängigkeit von dem Inhalt des Identifizierungsfeldes und
einen Ausgangsmultiplexer (9) zum Ausgeben von Nachrichtenzellen aus einem der mehreren Zwischenspeicher (6), wenn Nachrichtenzellen von der Schichtenschnittstelle über die physikalische Schicht (1) versendet werden,
dadurch gekennzeichnet,
dass eine Extraktionsvorrichtung (12) vorgesehen ist, um vor dem Synchronisieren der ankommenden asynchronen Nachrichtenzellen mit dem Schichtenschnittstellentakt den Inhalt des Identifizierungsfeldes der Nachrichtenzelle in der ATM- Schicht (2) zu extrahieren und
in den Eingangsmultiplexer (8) einzuspeisen, so dass die Zwischenspeicher (6) direkt aus der ATM-Schicht adressierbar sind.
6. Schichtenschnittstelle nach Anspruch 5, dadurch gekennzeichnet, dass eine Rückkopplungseinheit (13-18) vorgesehen ist zum Erfassen des Ladezustands jedes der mehreren Zwischenspeicher (6) in der Schichtenschnittstelle (4).
7. Schichtenschnittstelle nach Anspruch 6, dadurch gekennzeichnet, dass von der Rückkopplungseinheit (13-18) ein Stopsignal erzeugt wird, wenn der Ladezustand der mehreren Zwischenspeicher (6) in der Schichtenschnittstelle (4) einen vorgegebenen Ladewert überschreiten, so dass keine weiteren Daten aus der ATM-Schicht (2) in den Synchronisationsspeicher (10) geschrieben werden.
8. Schichtenschnittstelle nach Anspruch 7, dadurch gekennzeichnet, dass eine Vergleichervorrichtung (16) vorgesehen ist, mit welcher der vorgegebene Ladewert in Abhängigkeit von dem Ladezustand des Synchronisationsspeichers (10) bestimmt wird.
9. Schichtenschnittstelle nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die mehreren Zwischenspeicher (6) in der Schichtenschnittstelle (4) singleport-RAM-Speicher sind.
DE10219854A 2002-05-03 2002-05-03 Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber Expired - Fee Related DE10219854B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10219854A DE10219854B4 (de) 2002-05-03 2002-05-03 Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10219854A DE10219854B4 (de) 2002-05-03 2002-05-03 Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber

Publications (2)

Publication Number Publication Date
DE10219854A1 true DE10219854A1 (de) 2003-11-20
DE10219854B4 DE10219854B4 (de) 2007-12-27

Family

ID=29265046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10219854A Expired - Fee Related DE10219854B4 (de) 2002-05-03 2002-05-03 Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber

Country Status (1)

Country Link
DE (1) DE10219854B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144619A (en) * 1991-01-11 1992-09-01 Northern Telecom Limited Common memory switch for routing data signals comprising ATM and STM cells
EP1052813A1 (de) * 1995-07-07 2000-11-15 Nortel Networks Limited Telekommunikationsvorrichtung und -verfahren
WO2000079828A1 (en) * 1999-06-17 2000-12-28 Nokia Corporation Multiplexing and demultiplexing method and apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204304B2 (ja) * 1997-12-12 2001-09-04 日本電気株式会社 Atmセル送信システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144619A (en) * 1991-01-11 1992-09-01 Northern Telecom Limited Common memory switch for routing data signals comprising ATM and STM cells
EP1052813A1 (de) * 1995-07-07 2000-11-15 Nortel Networks Limited Telekommunikationsvorrichtung und -verfahren
WO2000079828A1 (en) * 1999-06-17 2000-12-28 Nokia Corporation Multiplexing and demultiplexing method and apparatus

Also Published As

Publication number Publication date
DE10219854B4 (de) 2007-12-27

Similar Documents

Publication Publication Date Title
DE60130079T2 (de) Verfahren und vorrichtung zur paketvermittlung mittels eines geteilten pufferspeichers
DE69839334T2 (de) Verfahren zur Zuweisung von Aufwartszeitschlitzen zu einer Netzwerkendeinrichtung , sowie Netzwerkendeinrichtung und Zugriffssteuerung zur Durchführung eines solchen Verfahrens
DE69731606T2 (de) Anlage und verfahren zur änderung von schwellen für überlastkontrolle in atm-vermittlungsstellen
DE69434705T2 (de) Multiprozessorsystem und Verfahren zur Zusammensetzung von ATM Zellen
DE69630084T2 (de) Anlage und Verfahren zur Paketierung und Segmentierung von MPEG-Paketen
EP0412343B1 (de) Koppelnetz und Koppelnetzmodul für ein ATM-System
DE69838601T2 (de) Verfahren und Vorrichtung zum Erweitern eines on-chip FIFOs in einem lokalen Speicher
DE69634541T2 (de) Anordnung und verfahren in bezug auf paketflusssteuerung
DE19745020B4 (de) Verfahren zum Steuern des Datenverkehrs in einem ATM-Netzwerk
EP0639014A1 (de) Zugangskontrollverfahren für einen Pufferspeicher sowie Vorrichtung zum Zwischenspeichern von Datenpaketen und Vermittlungsstelle mit einer solchen Vorrichtung
EP0435046A2 (de) Verfahren zum Wiederherstellen der richtigen Zellfolge, insbesondere in einer ATM-Vermittlungsstelle, sowie Ausgangseinheit hierfür
EP0862349A2 (de) Koppeleinrichtung
DE112004000901T5 (de) Optisches Burst-vermitteltes Netzsystem und Verfahren mit fälligkeitsnaher Signalisierung
EP0419959A2 (de) Schaltungsanordnung zum Überprüfen der Einhaltung festgelegter Übertragungsbitraten bei der Übertragung von Nachrichtenzellen
DE3823878A1 (de) Koppelfeld fuer ein vermittlungssystem
DE4315420C1 (de) Verfahren zum Umsetzen digitaler Datenströme mit ATM-Zellenstruktur
EP0515980B1 (de) Raum- und Zeit-Koppelelement
EP0471051B1 (de) Steuereinheit für den zentralspeicher eines atm-knotens
EP0322075B1 (de) Koppelfeld und Koppelfeldsteuerung für ein Vermittlungssystem
DE10219854B4 (de) Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber
EP0447769A2 (de) Verfahren und Schaltungsanordnung zur Verwaltung gleicher Einheiten sowie Vermittlungselement
EP0580999B1 (de) Raum- und Zeit-Vermittlungselement
EP0685950A2 (de) Lokales, nach dem asynchronen Transfermodus (ATM) arbeitendes Netzwerk
EP1037150A2 (de) Verfahren zum Verwalten des Zugriffs auf einen Bus und Bussystem
EP0685949A2 (de) Paketübermittlungssystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04L0012560000

Ipc: H04L0012861000

R081 Change of applicant/patentee

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee