DE10217875B4 - Process for the production of a sublithographic mask - Google Patents
Process for the production of a sublithographic mask Download PDFInfo
- Publication number
- DE10217875B4 DE10217875B4 DE2002117875 DE10217875A DE10217875B4 DE 10217875 B4 DE10217875 B4 DE 10217875B4 DE 2002117875 DE2002117875 DE 2002117875 DE 10217875 A DE10217875 A DE 10217875A DE 10217875 B4 DE10217875 B4 DE 10217875B4
- Authority
- DE
- Germany
- Prior art keywords
- mask
- layer
- sublithographic
- mask layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
Verfahren zur Herstellung einer sublithographischen Maske mit den Schritten:
a) Vorbereiten eines zu strukturierenden Trägermaterials (1) ;
b) Ausbilden einer ersten Maskenschicht (2) an der Oberfläche des Trägermaterials (1);
c) lithographisches Strukturieren der ersten Maskenschicht (2) zum Ausbilden einer ersten Maske (2BM) mit im Wesentlichen senkrechten Seitenwänden;
d) Durchführen einer chemischen Umwandlung von zumindest einer Seitenwand der ersten Maske (2BM) zum Ausbilden einer sublithographischen Maskenschicht (3);
e) lithographisches Strukturieren der sublithographischen Maskenschicht (3) zum Ausbilden der sublithographischen Maske (3M); und
f) Entfernen der ersten Maske (2BM).Method for producing a sublithographic mask with the steps:
a) preparing a carrier material (1) to be structured;
b) forming a first mask layer (2) on the surface of the carrier material (1);
c) lithographic structuring of the first mask layer (2) to form a first mask (2BM) with essentially vertical side walls;
d) performing a chemical conversion of at least one side wall of the first mask (2BM) to form a sublithographic mask layer (3);
e) lithographically patterning the sublithographic mask layer (3) to form the sublithographic mask (3M); and
f) removing the first mask (2BM).
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer sublithographischen Maske und insbesondere auf ein Verfahren zur Herstellung von sublithographischen Maskenstrukturen in einem Bereich unterhalb von 100 Nanometern mit minimalen Schwankungen der kritischen Abmessungen.The invention relates to a Process for the production of a sublithographic mask and in particular to a method for producing sublithographic mask structures in a range below 100 nanometers with minimal fluctuations the critical dimensions.
Bei der Entwicklung von geeigneten Lithographieverfahren zur Herstellung sehr feiner Strukturen in einem Sub-100 Nanometer-Bereich ergeben sich außerordentlich große Probleme, die insbesondere aus der sogenannten Resistchemie, der Maskenherstellung und der Komplexität des Lithographiesystems resultieren.When developing suitable Lithography process for the production of very fine structures in in a sub-100 nanometer range, there are extremely large problems, which in particular from the so-called resist chemistry, the mask production and complexity of the lithography system result.
Bei der Weiterentwicklung der optischen Lithographie zur Herstellung von sehr feinen Strukturen im Bereich kleiner 100 Nanometer wurde die sogenannte 157 Nanometer-Lithographie erreicht. Diese Lithographieverfahren benötigen hierbei neuartige Resistmaterialien, wobei trotz intensivster Bemühungen bisher kein Resist gefunden wurde, der vollständig die technischen Anforderungen hinsichtlich derartig kleiner Strukturen erfüllt. Darüber hinaus sind neben diesen neuen Materialien auch neue Verfahren zur Maskenherstellung notwendig, wobei deren Entwicklung wiederum sehr kostenintensiv ist. Es ergeben sich daher sehr kostenintensive und schwer handhabbare Lithographiesysteme.In the further development of the optical Lithography for the production of very fine structures in the area The so-called 157 nanometer lithography became smaller than 100 nanometers reached. These lithography processes require novel resist materials, being despite the most intense efforts So far no resist has been found that fully meets the technical requirements with regard to such small structures. In addition to these new materials also require new processes for mask production, which in turn is very costly to develop. Surrender it therefore very expensive and difficult to handle lithography systems.
Als Alternative zu derartigen herkömmlichen optischen Lithographieverfahren wurden daher sogenannte sublithographische Verfahren eingeführt. Bei diesen Verfahren wird zum Beispiel mit dem herkömmlichen Photoresist eine Struktur auf einer Hilfsschicht abgebildet, diese Hilfsschicht anisotrop geätzt, die Resistmaske entfernt, und anschließend wird mit einem isotropen Ätzverfahren die Hilfsschicht von allen Seiten ge ätzt und damit verkleinert. Diese verkleinerte Struktur in der Hilfsschicht bildet dann die gewünschte sublithographische Maske.As an alternative to such conventional optical Lithography processes therefore became so-called sublithographic Procedure introduced. In this method, for example, with the conventional A structure is photoresist imaged on an auxiliary layer, this Auxiliary layer anisotropically etched, the resist mask is removed, and then using an isotropic etching process the auxiliary layer is etched from all sides and thus reduced in size. This reduced structure in the auxiliary layer then forms the desired sublithographic Mask.
Nachteilig bei einem derartigen herkömmlichen Verfahren sind jedoch die Schwankungen der kritischen Abmessung CD (Critical Dimension) der sublithographischen Maske, die im Wesentlichen von verwendeten Resistmaterialien, der Resistchemie, dem anisotropen Ätzprozess und dem anschließenden isotropen Ätzprozeß herrühren. Jeder dieser Prozesse erhöht die Variation der CD. Diese Schwankungen der kritischen Abmessung konnten bei den bisher verwendeten Strukturgrößen vernachlässigt werden, da sie ausreichend gering waren (typisch 12 Nanometer).A disadvantage of such a conventional one However, procedures are the fluctuations in the critical dimension CD (critical dimension) of the sublithographic mask, which is essentially of resist materials used, the resist chemistry, the anisotropic etching process and the subsequent one isotropic etching process. Everyone of these processes increases the variation of the CD. These fluctuations in the critical dimension could be neglected in the structure sizes used so far, since they were sufficiently small (typically 12 nanometers).
Um sehr kleine Strukturen herzustellen, wurde ein weiteres sublithographisches Verfahren aus den bekannten Spacertechniken entwickelt, wobei im Wesentlichen eine zusätzliche abgeschiedene Schichtdicke eine minimale Strukturbreite definiert.To make very small structures was another sublithographic process from the known Spacer techniques developed, essentially an additional deposited layer thickness defines a minimal structure width.
Mit der fortschreitenden Integrationsdichte werden jedoch zunehmend Halbleiterstrukturen mit beispielsweise einer Gatelänge von 25 Nanometern gefordert und realisiert, wobei die Schwankungen der Gatelänge einen wesentlichen Einfluss auf die elektrischen Eigenschaften eines Halbleiterbauelements ausüben. Üblicherweise sind Schwankungen der kritischen Abmessung CD von maximal ± 10% erlaubt, wobei die elektrischen Eigenschaften nur in vertretbarem Rahmen beeinflusst werden. Bei einer geforderten Gatelänge bzw. kritischen Abmessung CD von 25 Nanometern bedeuten jedoch die bisher unvermeidbaren Schwankungen eine Variation um ± 50%, wodurch die Funktionsfähigkeit einer Halbleiterschaltung stark verschlechtert wird.With the progressive integration density however, increasingly semiconductor structures with, for example, a gate length of 25 nanometers required and implemented, with the fluctuations in the gate length one exert a significant influence on the electrical properties of a semiconductor component. Usually fluctuations in the critical dimension CD of a maximum of ± 10% are permitted, whereby the electrical properties only influenced to a reasonable extent become. With a required gate length or critical dimension However, CD of 25 nanometers mean the fluctuations that were previously unavoidable a variation of ± 50%, thereby the functionality a semiconductor circuit is badly deteriorated.
Gemäß
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer sublithographischen Maske zu schaffen, wobei Schwankungen der kritischen Abmessung stark verringert sind.The invention is therefore the object based on a method of producing a sublithographic Creating a mask, with fluctuations in the critical dimension strongly are reduced.
Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 1 gelöst.According to the invention, this object is achieved by activities of claim 1 solved.
Insbesondere auf Grund der Durchführung einer chemischen Umwandlung von zumindest den Seitenwänden der ersten Maske zum Ausbilden einer sublithographischen Maskenschicht können derartige Schwankungen der kritischen Abmessung stark verringert oder vollständig reduziert werden, da eine derartige chemi sche Umwandlung nahezu 100 konform zu einer Oberfläche möglich ist.In particular due to the implementation of a chemical conversion of at least the sidewalls of the first mask to form A sublithographic mask layer can cause such fluctuations the critical dimension is greatly reduced or completely reduced be, since such a chemical conversion cal nearly 100 compliant to a surface possible is.
Zusätzlich kann eine Schutzschicht für die sublithographische Maskenschicht ausgebildet werden, wobei die in nachfolgenden lithographischen Verfahren durchgeführten Ätzschritte das Auftreten von zusätzlichen Schwankungen der kritischen Abmessung zuverlässig verhindert.In addition, a protective layer for the sublithographic Mask layer are formed, using the in subsequent lithographic processes performed etching steps the appearance of additional Fluctuations in the critical dimension reliably prevented.
Vorzugsweise wird als erste Maskenschicht eine Polysiliziumschicht verwendet und als chemische Umwandlung eine nasse Oxidation durchgeführt, wodurch man für Standardmaterialien und Standardverfahren eine sehr geringe Schwankung der kritischen Abmessung erhält.A is preferably used as the first mask layer Polysilicon layer used and as a chemical conversion carried out wet oxidation, whereby one for Standard materials and standard processes show very little variation in the critical dimension.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.In the further subclaims are characterized further advantageous embodiments of the invention.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben.The invention is illustrated below of an embodiment described in more detail with reference to the drawing.
Es zeigen:Show it:
Die
Gemäß
An der Oberfläche des zu strukturierenden Trägermaterials
Zum fotolithographischen Strukturieren
der ersten Maskenschicht
Gemäß
Die in
Gemäß
Insbesondere werden durch diese chemische Umwandlung der ersten Maske 2BM Dickenschwankungen bzw. Schwankungen der kritischen Abmessung CD zuverlässig vermieden, die eine Ver schlechterung der elektrischen Eigenschaften beispielsweise in Halbleiterschaltungen bewirken.In particular, these are chemical Conversion of the first mask 2BM thickness fluctuations or fluctuations the critical dimension CD reliably avoided, the deterioration the electrical properties, for example in semiconductor circuits cause.
Da eine derartige chemische Umwandlung wie z.B. eine Oxidation sehr genau gesteuert werden kann erhält man problemlos eine Dickensteuerung von 5% oder besser. Die Dicke der umgewandelten Oberflächen- bzw. Seitenwandschicht kann demzufolge in einem Bereich von 5 bis 50 Nanometern sehr genau anhand der Prozessparameter wie beispielsweise einer Temperatur und einer Gaszusammensetzung festgelegt werden.Because such a chemical transformation like e.g. an oxidation can be controlled very precisely without any problems a thickness control of 5% or better. The thickness of the converted surface or Sidewall layer may accordingly range from 5 to 50 Nanometers very precisely based on the process parameters such as a temperature and a gas composition.
Eine Übergangsrauhigkeit von der
ersten Maske bzw. der Polysiliziumschicht 2BM zur sublithographischen
Maskenschicht bzw. dem Siliziumoxid
In diesem Zusammenhang ist es von
Bedeutung, dass eine Rauhigkeit bzw. eine Dickenschwankung der Resist-Seitenwände und
damit der ersten Maske 2BM die Dicke der chemisch umgewandelten sublithographischen
Maskenschicht
Gemäß einer nicht dargestellten
vereinfachten Ausführungsform
kann nach der chemischen Umwandlung zum Ausbilden der sublithographischen
Maskenschicht
Zur weiteren Verbesserung bzw. Verringerung
der Schwankungen der kritischen Abmessungen CD kann jedoch gemäß
Gemäß
In einem nachfolgenden Schritt wird
gemäß
Gemäß der in
Gemäß
Auf diese Weise lassen sich sehr
schmale (z.B. 30 Nanometer breite) sublithographische Masken 3M
mit sehr geringen Schwankungen der kritischen Abmessungen CD realisieren
Der Abstand von zwei sublithographischen Masken 3M entspricht hierbei
z.B. einer Lithographie-Wellenlänge,
wobei jedoch auch ein wesentlich größerer Abstand realisiert werden
kann. Im Gegensatz zu den in
Die Erfindung wurde anhand einer Polysiliziumschicht für eine Maskenschicht einer Oxidation zur Umwandlung der Maskenschicht, einer Nitridschicht als Ätzstoppschicht und einer Polysiliziumschicht als Schutzschicht beschrieben. Die Erfindung ist jedoch nicht auf derartige Schichtmaterialien beschränkt, sondern umfasst in gleicher Weise Schichtmaterialien, die ähnliche Eigenschaften aufweisen. Insbesondere kann die vorstehend beschriebene Oxidation der Polysiliziumschicht durch eine Oxidation von beispielsweise verschiedenen Hartmaskenschichten oder einer chemischen Umwandlung einer abgeschiedenen Schicht wie z.B. eines abgeschiedenen Oxids oder verschiedener abgeschiedener Schichten realisiert werden.The invention was based on a Polysilicon layer for a mask layer of an oxidation for converting the mask layer, a nitride layer as an etch stop layer and a polysilicon layer as a protective layer. The However, the invention is not limited to such layer materials, but rather likewise comprises layer materials which are similar Have properties. In particular, the oxidation described above can the polysilicon layer by an oxidation of, for example different hard mask layers or a chemical transformation a deposited layer such as a deposited oxide or different deposited layers can be realized.
Insbesondere sind hierbei die bei einer Silizidierung verwendeten chemischen Umwandlungsverfahren zu nennen, wobei eine chemische Umwandlung einer vorbestimmten Schichtdicke ebenfalls hoch genau realisiert werden kann. In gleicher Weise kann die Oberfläche der optional vorgesehenen Nitrid-Ätzstoppschicht leicht oxidiert werden, wodurch ein während der chemischen Umwandlung auftretender Stress bzw. eine auftretende Beanspruchung der Polysilizium-Seitenwände verringert werden kann.In particular, the are at chemical conversion processes used in silicidation to be called, wherein a chemical conversion of a predetermined layer thickness can also be realized with high precision. In the same way can the surface the optionally provided nitride etch stop layer is easily oxidized be what a while the chemical transformation occurring stress or an occurring Strain on the polysilicon sidewalls can be reduced.
- T, 1, 100T 1, 100
- Trägermaterialsupport material
- 2, 2002, 200
- erste Maskenschichtfirst mask layer
- 2A2A
- Ätzstoppschichtetch stop layer
- 2B2 B
- Polysiliziumschichtpolysilicon layer
- 2BM, 200M2BM, 200M
- erste Maskefirst mask
- RMRM
- erste Resistmaskefirst resist mask
- 3, 3003, 300
- sublithographische Maskenschichtsub-lithographic mask layer
- 3M, 300M3M, 300M
- sublithographische Maskesub-lithographic mask
- 44
- Schutzschichtprotective layer
- 55
- zweite Resistmaskesecond resist mask
- CDCD
- kritische Abmessungcritical dimension
- ΔCD, ΔCD1, ΔCD2ΔCD, ΔCD1, ΔCD2
- Schwankung der kritischen Abmessungfluctuation the critical dimension
Claims (9)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002117875 DE10217875B4 (en) | 2002-04-22 | 2002-04-22 | Process for the production of a sublithographic mask |
PCT/DE2003/001301 WO2003090273A1 (en) | 2002-04-22 | 2003-04-17 | Method for producing a sub-lithographic mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002117875 DE10217875B4 (en) | 2002-04-22 | 2002-04-22 | Process for the production of a sublithographic mask |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10217875A1 DE10217875A1 (en) | 2003-11-06 |
DE10217875B4 true DE10217875B4 (en) | 2004-04-29 |
Family
ID=28798663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2002117875 Expired - Fee Related DE10217875B4 (en) | 2002-04-22 | 2002-04-22 | Process for the production of a sublithographic mask |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10217875B4 (en) |
WO (1) | WO2003090273A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005008478B3 (en) * | 2005-02-24 | 2006-10-26 | Infineon Technologies Ag | Process for the preparation of sublithographic structures |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6071653A (en) * | 1998-11-04 | 2000-06-06 | United Microelectronics Corp. | Method for fabricating a photomask |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4650544A (en) * | 1985-04-19 | 1987-03-17 | Advanced Micro Devices, Inc. | Shallow groove capacitor fabrication method |
US4764799A (en) * | 1985-05-28 | 1988-08-16 | International Business Machines Corporation | Stud-defined integrated circuit structure |
US5573837A (en) * | 1992-04-22 | 1996-11-12 | Micron Technology, Inc. | Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer |
US5895244A (en) * | 1998-01-08 | 1999-04-20 | Texas Instruments - Acer Incorporated | Process to fabricate ultra-short channel nMOSFETs with self-aligned silicide contact |
-
2002
- 2002-04-22 DE DE2002117875 patent/DE10217875B4/en not_active Expired - Fee Related
-
2003
- 2003-04-17 WO PCT/DE2003/001301 patent/WO2003090273A1/en not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6071653A (en) * | 1998-11-04 | 2000-06-06 | United Microelectronics Corp. | Method for fabricating a photomask |
Also Published As
Publication number | Publication date |
---|---|
WO2003090273A1 (en) | 2003-10-30 |
DE10217875A1 (en) | 2003-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012005734B4 (en) | Lithographic process and lithographic structure with double hardmask | |
DE102010000033B4 (en) | Method for producing a semiconductor component | |
DE102017128235A1 (en) | STRUCTURING METHOD FOR A SEMICONDUCTOR COMPONENT AND RESULTING STRUCTURES THEREFOR | |
EP1696477B1 (en) | Process of fabrication of sub-lithographic structures | |
EP0780888B1 (en) | Method of manufacturing a gate electrode for a MOS structure | |
DE10228807B4 (en) | Process for the production of microstructure elements | |
EP1520293B1 (en) | Method for the production of a short channel field effect transistor | |
DE19929239A1 (en) | MOSFET integrated circuit manufacture lithography masking technique | |
DE112004002633T5 (en) | Narrow Body Damascene Tri-Gate FinFET with Thinned Body | |
DE102010040066B4 (en) | A method of fabricating gate electrodes of a semiconductor device fabricated by a hardmask and double exposure in conjunction with a size reduction spacer | |
DE102017110945A1 (en) | Finfet device with reduced width | |
DE102007035898B4 (en) | Method for producing a semiconductor component | |
DE102021101467A1 (en) | SEMICONDUCTOR STRUCTURING AND RESULTING STRUCTURES | |
DE112006001520B4 (en) | Process for making raised source and drain regions with spacers to be removed, avoiding "mouse ears" | |
DE102013112137A1 (en) | Method for processing a Dies | |
EP1456870B1 (en) | Resistless lithography method for producing fine structures | |
WO2005038930A2 (en) | Structuring method, and field effect transistors | |
DE102010003129B4 (en) | A method of manufacturing a device on a substrate | |
DE10217875B4 (en) | Process for the production of a sublithographic mask | |
DE19719909A1 (en) | Dual damascene process for integrated circuits | |
DE10056873B4 (en) | Method for producing a gate electrode of a field effect transistor with reduced gate resistance | |
DE10137575A1 (en) | Process for producing a mask and process for producing a semiconductor device | |
DE102006030262B4 (en) | A method of patterning gate electrodes by reducing sidewall angles of a masking layer | |
DE10052131C2 (en) | Process for the production of field effect transistors with a completely self-adjusting technology | |
DE102019216291A1 (en) | OPTICAL AND EUV HYBRID LITHOGRAPHY |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |