DE10217875A1 - Process for the production of a sublithographic mask - Google Patents
Process for the production of a sublithographic maskInfo
- Publication number
- DE10217875A1 DE10217875A1 DE2002117875 DE10217875A DE10217875A1 DE 10217875 A1 DE10217875 A1 DE 10217875A1 DE 2002117875 DE2002117875 DE 2002117875 DE 10217875 A DE10217875 A DE 10217875A DE 10217875 A1 DE10217875 A1 DE 10217875A1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- layer
- sublithographic
- mask layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer sublithographischen Maske mit den Schritten: Vorbereiten eines zu strukturierenden Trägermaterials (1), Ausbilden einer ersten Maske (2BM) mit im Wesentlichen senkrechten Seitenwänden und Durchführen einer chemischen Umwandlung von zumindest einer Seitenwand der ersten Maske (2BM) zum Ausbilden einer sublithographischen Maskenschicht (3). Auf diese Weise erhält man eine sublithographische Maske mit minimalen Schwankungen der kritischen Abmessungen.The invention relates to a method for producing a sublithographic mask, comprising the steps of: preparing a carrier material (1) to be structured, forming a first mask (2BM) with essentially vertical side walls and carrying out a chemical conversion of at least one side wall of the first mask (2BM) for forming a sublithographic mask layer (3). In this way, a sublithographic mask is obtained with minimal fluctuations in the critical dimensions.
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer sublithographischen Maske und insbesondere auf ein Verfahren zur Herstellung von sublithographischen Maskenstrukturen in einem Bereich unterhalb von 100 Nanometern mit minimalen Schwankungen der kritischen Abmessungen. The invention relates to a method of manufacture a sublithographic mask and in particular on a Process for the production of sublithographic Mask structures in a range below 100 nanometers with minimal fluctuations in critical dimensions.
Bei der Entwicklung von geeigneten Lithographieverfahren zur Herstellung sehr feiner Strukturen in einem Sub-100 Nanometer-Bereich ergeben sich außerordentlich große Probleme, die insbesondere aus der sogenannten Resistchemie, der Maskenherstellung und der Komplexität des Lithographiesystems resultieren. In the development of suitable lithography processes for Production of very fine structures in a Sub-100 Nanometer range, there are extraordinarily large problems that especially from so-called resist chemistry, the Mask production and the complexity of the lithography system result.
Bei der Weiterentwicklung der optischen Lithographie zur Herstellung von sehr feinen Strukturen im Bereich kleiner 100 Nanometer wurde die sogenannte 157 Nanometer-Lithographie erreicht. Diese Lithographieverfahren benötigen hierbei neuartige Resistmaterialien, wobei trotz intensivster Bemühungen bisher kein Resist gefunden wurde, der vollständig die technischen Anforderungen hinsichtlich derartig kleiner Strukturen erfüllt. Darüber hinaus sind neben diesen neuen Materialien auch neue Verfahren zur Maskenherstellung notwendig, wobei deren Entwicklung wiederum sehr kostenintensiv ist. Es ergeben sich daher sehr kostenintensive und schwer handhabbare Lithographiesysteme. In the further development of optical lithography to Production of very fine structures in the range of less than 100 The so-called 157 nanometer lithography became nanometers reached. These lithography processes require here novel resist materials, despite intensive efforts No resist has been found so far that completely technical requirements regarding such smaller Structures met. In addition to these are new Materials also require new processes for mask production, which in turn is very costly to develop. It therefore arise very costly and difficult manageable lithography systems.
Als Alternative zu derartigen herkömmlichen optischen Lithographieverfahren wurden daher sogenannte sublithographische Verfahren eingeführt. Bei diesen Verfahren wird zum Beispiel mit dem herkömmlichen Photoresist eine Struktur auf einer Hilfsschicht abgebildet, diese Hilfsschicht anisotrop geätzt, die Resistmaske entfernt, und anschließend wird mit einem isotropen Ätzverfahren die Hilfsschicht von allen Seiten geätzt und damit verkleinert. Diese verkleinerte Struktur in der Hilfsschicht bildet dann die gewünschte sublithographische Maske. As an alternative to such conventional optical Lithography processes therefore became so-called sublithographic Procedure introduced. In this method, for example with the conventional photoresist one structure on one Depicted auxiliary layer, this auxiliary layer is anisotropically etched, the resist mask is removed, and then with a isotropic etching process the auxiliary layer from all sides etched and thus reduced in size. This scaled down structure in the auxiliary layer then forms the desired one sublithographic mask.
Fig. 1 zeigt eine vereinfachte Schnittansicht zur Veranschaulichung eines derartigen sublithographischen Verfahrens. Gemäß Fig. 1A wird auf einem Trägermaterial T, einem zu strukturierenden Material 100 und einer Maskenschicht 200 eine Resistmaske RM üblicherweise mittels optischer Lithographie ausgebildet und strukturiert. Gemäß Fig. 1B wird mittels eines anisotropen Ätzverfahrens anschließend die Maske 200M aus der Maskenschicht 200 herausgebildet und die Resistmaske RM entfernt. In einem isotropen Ätzschritt wird gemäß Fig. 1C anschließend die Maske 200M geätzt, wodurch man die verkleinerte bzw. sublithographische Maske 200M' erhält. Gemäß Fig. 1D kann mit dieser sublithographische Maske 200M' das zu strukturierende Material 100 anisotrop geätzt werden, wobei abschließend gemäß Fig. 1E die sublithographische Maske 200M' entfernt wird. Fig. 1 shows a simplified sectional view for illustrating such a sub-lithographic method. According to FIG. 1A, a resist mask RM is usually formed and structured on a carrier material T, a material 100 to be structured and a mask layer 200 by means of optical lithography. According to FIG. 1B, the mask is formed out 200 M of the mask layer 200 by an anisotropic etching method and then the resist mask RM removed. In an isotropic etching step, Figure 1C, the mask is in accordance. Then etched 200 M, thereby obtaining the reduced or sub-lithographic mask 200 M '. Referring to FIG. 1D 'sublithographic mask, the material to be patterned are etched anisotropically 100, finally as shown in FIG. 1E 200 M', with this sub-lithographic mask 200 M is removed.
Nachteilig bei einem derartigen herkömmlichen Verfahren sind jedoch die Schwankungen der kritischen Abmessung CD (Critical Dimension) der sublithographischen Maske, die im Wesentlichen von verwendeten Resistmaterialien, der Resistchemie, dem anisotropen Ätzprozess und dem anschließenden isotropen Ätzprozeß herrühren. Jeder dieser Prozesse erhöht die Variation der CD. Diese Schwankungen der kritischen Abmessung konnten bei den bisher verwendeten Strukturgrößen vernachlässigt werden, da sie ausreichend gering waren (typisch 12 Nanometer). A disadvantage of such a conventional method however, the fluctuations in the critical dimension CD (Critical Dimension) of the sublithographic mask, which is essentially of resist materials used, the resist chemistry, the anisotropic etching process and the subsequent isotropic Etching process originate. Each of these processes increases the variation in CD. These fluctuations in the critical dimension could the structure sizes used so far are neglected, since they were sufficiently small (typically 12 nanometers).
Um sehr kleine Strukturen herzustellen, wurde ein weiteres sublithographisches Verfahren aus den bekannten Spacertechniken entwickelt, wobei im Wesentlichen eine zusätzliche abgeschiedene Schichtdicke eine minimale Strukturbreite definiert. To make very small structures, another was sublithographic method from the known Spacer techniques developed, essentially an additional deposited layer thickness a minimal structure width Are defined.
Fig. 2 zeigt eine vereinfachte Schnittansicht zur Veranschaulichung eines derartigen weiteren herkömmlichen sublithographischen Verfahrens. Gemäß Fig. 2 wird auf einem Trägermaterial bzw. zu strukturierenden Material 100 eine erste Maske 200M üblicherweise mittels optischer Lithographie ausgebildet und strukturiert, wobei man im Wesentlichen senkrechte Seitenwände erhält. Anschließend wird eine sehr dünne Maskenschicht 300 ganzflächig an der Oberfläche der Maske 200M und des Trägermaterials 100 bis zu einer vorbestimmten Dicke CD abgeschieden. Mittels eines anisotropen Ätzverfahrens werden anschließend die horizontalen Schichtbereiche der Maskenschicht 300 entfernt, so dass nur noch eine sublithographische Maske 300M an der Seitenwand der ersten Maske 200M übrig bleibt. Abschließend wird auch die erste Maske 200M entfernt, wodurch man eine alleinstehende sublithographische Maske 300M mit einer vorbestimmten Dicke CD erhält. Diese Dicke CD kann bei der Realisierung eines Halbleiterschaltelements beispielsweise eine Gatelänge definieren. FIG. 2 shows a simplified sectional view to illustrate such a further conventional sublithographic method. According to FIG. 2, a first mask 200 M is usually formed and structured on a carrier material or material to be structured 100 by means of optical lithography, wherein essentially vertical side walls are obtained. A very thin mask layer 300 is then deposited over the entire surface of the mask 200 M and the carrier material 100 up to a predetermined thickness CD. The horizontal layer regions of the mask layer 300 are then removed by means of an anisotropic etching process, so that only one sublithographic mask 300 M remains on the side wall of the first mask 200 M. Finally, the first mask 200 M is also removed, whereby a single sublithographic mask 300 M with a predetermined thickness CD is obtained. This thickness CD can, for example, define a gate length when realizing a semiconductor switching element.
Mit der fortschreitenden Integrationsdichte werden jedoch zunehmend Halbleiterstrukturen mit beispielsweise einer Gatelänge von 25 Nanometern gefordert und realisiert, wobei die Schwankungen der Gatelänge einen wesentlichen Einfluss auf die elektrischen Eigenschaften eines Halbleiterbauelements ausüben. Üblicherweise sind Schwankungen der kritischen Abmessung CD von maximal ±10% erlaubt, wobei die elektrischen Eigenschaften nur in vertretbarem Rahmen beeinflusst werden. Bei einer geforderten Gatelänge bzw. kritischen Abmessung CD von 25 Nanometern bedeuten jedoch die bisher unvermeidbaren Schwankungen eine Variation um ±50%, wodurch die Funktionsfähigkeit einer Halbleiterschaltung stark verschlechtert wird. However, with the progressive integration density increasingly semiconductor structures with, for example Gate length of 25 nanometers required and implemented, the Fluctuations in the gate length have a significant impact the electrical properties of a semiconductor device exercise. Fluctuations are usually critical Dimension CD of maximum ± 10% allowed, the electrical Properties can only be influenced to a reasonable extent. With a required gate length or critical dimension CD of 25 nanometers mean the previously unavoidable Fluctuations a variation of ± 50%, causing the Functionality of a semiconductor circuit deteriorated significantly becomes.
Fig. 3A bis 3C zeigen vereinfachte Draufsichten einer entsprechend hergestellten sublithographischen Maske 300M, wobei der Einfluss durch die Schwankungen der kritischen Abmessungen veranschaulicht sind. Fig. 3A to 3C show simplified top views of a sub-lithographic mask 300 M correspondingly produced, wherein the impact are illustrated by the variations of the critical dimensions.
Fig. 3A zeigt eine Draufsicht einer idealen sublithographischen Maske 300M, wobei eine Schwankung ΔCD gleich Null ist. In der Realität treten jedoch insbesondere auf Grund der Resistchemie, des verwendeten Abscheideverfahrens und eines verwendeten Ätzverfahrens die in Fig. 3B und 3C dargestellten realen Draufsichten auf. FIG. 3A shows a top view of an ideal sublithographic mask 300 M, with a variation ΔCD being zero. In reality, however, due to the resist chemistry, the deposition process and an etching process used, the real top views shown in FIGS. 3B and 3C occur in particular.
Gemäß Fig. 3B erhält man demzufolge eine unerwünschte und relativ große Schwankung ΔCD1 hinsichtlich der Dicke der kritischen Abmessungen CD, die im Wesentlichen von dem verwendeten Abscheideverfahren, dem verwendeten Ätzverfahren sowie von Fehlern der Photomaske herrührt. Darüber hinaus erhält man gemäß Fig. 3C eine feinwellige Schwankung der Dicke der kritischen Abmessung CD um ΔCD2, die im Wesentlichen von einer Resistchemie und der Poly-Körnung herrührt. Diese Schwankungen ΔCD1 und ΔCD2 der kritischen Abmessung CD liegen bei derzeit verwendeten Resistmaterialien, Abscheideverfahren und Ätzverfahren in einem Bereich von ca. 12 Nanometer und erschweren demzufolge die Herstellung von funktionsfähigen Halbleiterschaltungen mit Strukturgrößen unterhalb von 100 Nanometern. According to FIG. 3B, an undesirable and relatively large fluctuation ΔCD1 with regard to the thickness of the critical dimensions CD is obtained, which essentially results from the deposition method used, the etching method used and errors in the photomask. In addition, according to FIG. 3C, a fine-wave fluctuation in the thickness of the critical dimension CD by ΔCD2 is obtained, which essentially results from a resist chemistry and the poly grain size. These fluctuations .DELTA.CD1 and .DELTA.CD2 of the critical dimension CD are in a range of approximately 12 nanometers in the case of resist materials, deposition methods and etching methods currently used and consequently make the production of functional semiconductor circuits with structure sizes below 100 nanometers more difficult.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer sublithographischen Maske zu schaffen, wobei Schwankungen der kritischen Abmessung stark verringert sind. The invention is therefore based on the object of a method to create a sublithographic mask, with fluctuations in the critical dimension greatly reduced are.
Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 1 gelöst. According to the invention, this object is achieved through the measures of Claim 1 solved.
Insbesondere auf Grund der Durchführung einer chemischen Umwandlung von zumindest den Seitenwänden der ersten Maske zum Ausbilden einer sublithographischen Maskenschicht können derartige Schwankungen der kritischen Abmessung stark verringert oder vollständig reduziert werden, da eine derartige chemische Umwandlung nahezu 100% konform zu einer Oberfläche möglich ist. Especially due to the implementation of a chemical Conversion of at least the side walls of the first mask to Can form a sublithographic mask layer such fluctuations in the critical dimension are greatly reduced or be reduced completely because of such chemical conversion almost 100% conform to a surface is possible.
Zusätzlich kann eine Schutzschicht für die sublithographische Maskenschicht ausgebildet werden, wobei die in nachfolgenden lithographischen Verfahren durchgeführten Ätzschritte das Auftreten von zusätzlichen Schwankungen der kritischen Abmessung zuverlässig verhindert. In addition, a protective layer for the sublithographic Mask layer are formed, the following in etching steps performed the lithographic process Occurrence of additional fluctuations in the critical Dimension reliably prevented.
Vorzugsweise wird als erste Maskenschicht eine Polysiliziumschicht verwendet und als chemische Umwandlung eine nasse Oxidation durchgeführt, wodurch man für Standardmaterialien und Standardverfahren eine sehr geringe Schwankung der kritischen Abmessung erhält. A is preferably used as the first mask layer Polysilicon layer used and a chemical conversion as a wet Oxidation is carried out, which makes for standard materials and standard procedures a very small fluctuation of the critical dimension.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet. In the further subclaims there are further advantageous ones Characterized embodiments of the invention.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen: The invention is based on a Exemplary embodiment described with reference to the drawing. Show it:
Fig. 1A-E vereinfachte Schnittansichten zur Veranschaulichung eines herkömmlichen Verfahrens zur Herstellung sublithographischer Masken in einem Bereich kleiner 100 Nanometer; Fig. 1A-E show simplified sectional views for illustrating a conventional process for producing sublithographic mask in a range of less than 100 nanometers;
Fig. 2 eine vereinfachte Schnittansicht zur Veranschaulichung eines weiteren herkömmlichen Verfahrens zur Herstellung sublithographischer Masken in einem Bereich kleiner 100 Nanometer; Fig. 2 is a simplified sectional view illustrating another conventional method for producing sublithographic mask in a range of less than 100 nanometers;
Fig. 3A bis 3C vereinfachte Draufsichten einer idealen und herkömmlich hergestellter sublithographischer Masken zur Veranschaulichung eines Einflusses von Schwankungen der kritischen Abmessung; und Figs. 3A to 3C simplified plan views of an ideal and conventionally prepared sublithographic mask for illustrating an influence of variations in the critical dimension; and
Fig. 4A bis 4H vereinfachte Schnittansichten oder Draufsichten zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Herstellung einer sublithographischen Maske. FIGS. 4A-4H show simplified sectional views or plan views for illustrating an inventive method for producing a sub-lithographic mask.
Die Fig. 4A bis 4H zeigen vereinfachte Schnittansichten oder Draufsichten zur Veranschaulichung des erfindungsgemäßen Verfahrens zur Herstellung einer sublithographischen Maske gemäß einem bevorzugten Ausführungsbeispiel. FIGS. 4A to 4H show simplified sectional views or plan views for illustrating the inventive method for producing a sub-lithographic mask according to a preferred embodiment.
Gemäß Fig. 4A wird als zu strukturierendes Trägermaterial 1 beispielsweise eine Gate-Polysiliziumschicht verwendet, die üblicherweise auf einer nicht dargestellten Gateoxidschicht und einem Halbleitersubstrat ausgebildet ist. Es können jedoch auch beliebig andere zu strukturierende Trägermaterialien verwendet werden. Referring to FIG 4A is to be patterned as a substrate 1, for example, a gate polysilicon layer., Which is usually formed on a gate oxide layer not shown and a semiconductor substrate. However, any other carrier materials to be structured can also be used.
An der Oberfläche des zu strukturierenden Trägermaterials 1 wird eine erste Maskenschicht 2 ausgebildet, die beispielsweise als Hartmaskenschicht ein Halbleitermaterial aufweist und vorzugsweise eine ca. 50 bis 100 Nanometer dicke amorphe oder polykristalline Siliziumschicht 2B aufweist. Optional kann die erste Maskenschicht 2 ferner eine Ätzstoppschicht 2A aufweisen, die beispielsweise aus einer ca. 10 Nanometer dicken Siliziumnitridschicht besteht und zur Vereinfachung eines späteren Strukturierungsschritts verwendet werden kann. On the surface to be patterned of the substrate 1, a first mask layer 2 is formed, having for example as a hard mask layer, a semiconductor material, and preferably an approximately 50 to 100 nanometers thick amorphous or polycrystalline silicon layer 2 has B. Optionally, the first mask layer 2 may further comprise an etch stop layer 2 A, there is a thick, for example, an approximately 10 nm silicon nitride film and can be used to facilitate a subsequent patterning step.
Zum fotolithographischen Strukturieren der ersten Maskenschicht 2 können eine Vielzahl von Lithographieverfahren verwendet werden, wobei gemäß Fig. 4A zunächst eine erste Resistschicht an der Oberfläche der Maskenschicht 2 ausgebildet, anschließend belichtet und schließlich strukturiert wird, wodurch man eine erste Resistmaske RM erhält. A multiplicity of lithography methods can be used for the photolithographic structuring of the first mask layer 2 , wherein, according to FIG. 4A, a first resist layer is first formed on the surface of the mask layer 2 , then exposed and finally structured, whereby a first resist mask RM is obtained.
Gemäß Fig. 4B wird anschließend unter Verwendung der Resistmaske RM die Maskenschicht 2 strukturiert, wobei bei Verwendung der optionalen Ätzstoppschicht 2A lediglich die darüber liegende Hartmaskenschicht 2B zum Ausbilden einer ersten Maske 2BM verwendet wird. Das Verfahren zum Durchführen einer derartigen lithographischen Strukturierung entspricht einem herkömmlichen lithographischen Verfahren, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird. Referring to FIG. 4B, the resist mask RM is patterned, the mask layer 2 and then using using 2 A the overlying hard mask layer 2 B is used for forming a first mask 2 BM using the optional etch stop layer only. The method for performing such a lithographic structuring corresponds to a conventional lithographic method, which is why a detailed description is omitted below.
Die in Fig. 4B dargestellte erste Maske 2BM dient beispielsweise zur Festlegung eines Abstands von zwei benachbarten Gates, wobei die Abmessungen der Resistmaske und somit auch der ersten Maske 2BM wesentlich größer sind als die gewünschte Gatelänge bzw. die auszubildende sublithographische Maske. In einer 70 Nanometer-Technologie besitzt die erst Maske 2BM beispielsweise eine Abmessung (Breite) von 160 Nanometer. Ein derartiger Lithographieschritt kann daher mittels herkömmlicher MUV-Lithographie (Mid Ultra Violet) realisiert werden, wobei die dabei auftretende Resist-Seitenwand-Rauhigkeit für das nachfolgend beschriebene Verfahren unbedeutend ist, da es keinen Einfluss auf die endgültige Gatelänge bzw. die sublithographische Maske besitzt. The first mask 2 BM shown in FIG. 4B is used, for example, to determine a distance from two adjacent gates, the dimensions of the resist mask and thus also of the first mask 2 BM being considerably larger than the desired gate length or the sublithographic mask to be formed. In 70 nanometer technology, the first mask 2 BM has a dimension (width) of 160 nanometers, for example. Such a lithography step can therefore be implemented using conventional MUV lithography (Mid Ultra Violet), the resist sidewall roughness that occurs is insignificant for the method described below, since it has no influence on the final gate length or the sublithographic mask.
Gemäß Fig. 4C wird nunmehr im Gegensatz zum Stand der Technik keine Abscheidung einer weiteren Maskenschicht, sondern eine chemische Umwandlung von zumindest den Seitenwänden der ersten Maske 2BM zum Ausbilden einer sublithographischen Maskenschicht 3 durchgeführt. Genauer gesagt wird beispielsweise eine nasse Oxidation mittels O2 und H2 für ca. 20 Minuten bei einer Temperatur von 900 Grad Celsius durchgeführt, wodurch die Polysilizium-Seitenwände bzw. die Oberfläche der ersten Maske 2BM bis zu einer Dicke von beispielsweise 30 Nanometer oxidiert wird. Diese chemische Umwandlung erfolgt hierbei nahezu 100% konform zur Oberfläche der ersten Maske, weshalb die Dicke der derart ausgebildeten sublithographischen Maskenschicht 3 an jedem Ort nahezu identisch ist und kaum Schwankungen aufweist. According to FIG. 4C, in contrast to the prior art, no further mask layer is deposited, but a chemical conversion is carried out from at least the side walls of the first mask 2 BM to form a sublithographic mask layer 3 . More specifically, for example, wet oxidation using O 2 and H 2 is carried out for about 20 minutes at a temperature of 900 degrees Celsius, as a result of which the polysilicon side walls or the surface of the first mask 2 BM oxidize to a thickness of, for example, 30 nanometers becomes. This chemical conversion takes place almost 100% in conformity with the surface of the first mask, which is why the thickness of the sublithographic mask layer 3 formed in this way is almost identical at each location and has hardly any fluctuations.
Insbesondere werden durch diese chemische Umwandlung der ersten Maske 2BM Dickenschwankungen bzw. Schwankungen der kritischen Abmessung CD zuverlässig vermieden, die eine Verschlechterung der elektrischen Eigenschaften beispielsweise in Halbleiterschaltungen bewirken. In particular, this chemical conversion of the first mask 2 BM reliably prevents fluctuations in thickness or fluctuations in the critical dimension CD, which cause a deterioration in the electrical properties, for example in semiconductor circuits.
Da eine derartige chemische Umwandlung wie z. B. eine Oxidation sehr genau gesteuert werden kann erhält man problemlos eine Dickensteuerung von 5% oder besser. Die Dicke der umgewandelten Oberflächen- bzw. Seitenwandschicht kann demzufolge in einem Bereich von 5 bis 50 Nanometern sehr genau anhand der Prozessparameter wie beispielsweise einer Temperatur und einer Gaszusammensetzung festgelegt werden. Since such a chemical transformation such. Legs Oxidation can be controlled very precisely without any problems a thickness control of 5% or better. The thickness of the converted surface or sidewall layer can accordingly in a range of 5 to 50 nanometers very precisely based on the Process parameters such as temperature and of a gas composition.
Eine Übergangsrauhigkeit von der ersten Maske bzw. der Polysiliziumschicht 2BM zur sublithographischen Maskenschicht bzw. dem Siliziumoxid 3 kann hierbei durch die Verwendung einer zusätzlichen amorphen Siliziumabscheidung an Stelle einer Polysiliziumabscheidung ebenso verbessert werden wie durch eine vor der chemischen Umwandlung bzw. Oxidation durchgeführte Nitridation. A transition roughness from the first mask or the polysilicon layer 2 BM to the sublithographic mask layer or the silicon oxide 3 can be improved here by using an additional amorphous silicon deposition instead of a polysilicon deposition or by nitridation carried out before the chemical conversion or oxidation.
In diesem Zusammenhang ist es von Bedeutung, dass eine Rauhigkeit bzw. eine Dickenschwankung der Resist-Seitenwände und damit der ersten Maske 2BM die Dicke der chemisch umgewandelten sublithographischen Maskenschicht 3 bzw. des Siliziumdioxids nicht beeinflusst. Während in herkömmlichen Lithographieverfahren die beiden Seitenwände der Resistmaske voneinander unabhängige Rauhigkeiten bzw. unabhängige Schwankungen aufweisen und diese Rauhigkeiten zu lokalen Schwankungen in der kritischen Abmessung CD führen, ist die Schichtdicke der chemisch umgewandelten Maskenschicht 3 unabhängig von derartigen Resist-Rauhigkeiten und/oder Abscheidungs-Ungleichmäßigkeiten. Demzufolge führen Resist-Rauhigkeiten bzw. Schwankungen lediglich zu Positionierfehlern einer jeweils auszubildenden Struktur (z. B. Gates) jedoch nicht zu einer Variation einer jeweiligen Gatelänge. Darüber hinaus sind insbesondere in einem Oxidationsverfahren die Oxiddicken in erster Linie unabhängig von einer Dichte von jeweiligen Polystrukturen wie z. B. isolierten Strukturen oder Neststrukturen, die jeweils gleiche Oxiddicken aufweisen. In this context, it is important that a roughness or a thickness fluctuation of the resist sidewalls and thus of the first mask 2 BM does not influence the thickness of the chemically converted sublithographic mask layer 3 or of the silicon dioxide. While in conventional lithography processes the two side walls of the resist mask have roughnesses or independent fluctuations which are independent of one another and these roughnesses lead to local fluctuations in the critical dimension CD, the layer thickness of the chemically converted mask layer 3 is independent of such resist roughnesses and / or deposition irregularities , As a result, resist roughness or fluctuations only lead to positioning errors of a structure to be formed in each case (e.g. gates) but do not lead to a variation of a respective gate length. In addition, especially in an oxidation process, the oxide thicknesses are primarily independent of a density of the respective polystructures such as. B. isolated structures or nest structures, each having the same oxide thickness.
Gemäß einer nicht dargestellten vereinfachten Ausführungsform kann nach der chemischen Umwandlung zum Ausbilden der sublithographischen Maskenschicht 3 unmittelbar ein lithographisches Strukturieren zum Ausbilden einer sublithographischen Maske und das Entfernen der ersten Maske 2BM sowie eventuell nicht benötigter Teile der sublithographischen Maskenschicht erfolgen, wodurch man bereits eine sublithographische Maske mit sehr geringen Schwankungen der kritischen Abmessung CD erhält. According to a simplified embodiment, not shown, after the chemical conversion for forming the sublithographic mask layer 3, a lithographic structuring for forming a sublithographic mask and the removal of the first mask 2 BM as well as any unnecessary parts of the sublithographic mask layer can be carried out, which already results in a sublithographic mask with very small fluctuations in the critical dimension CD.
Zur weiteren Verbesserung bzw. Verringerung der Schwankungen der kritischen Abmessungen CD kann jedoch gemäß Fig. 4D optional eine Schutzschicht 4 für die sublithographische Maskenschicht vor dem lithographischen Strukturieren ausgebildet werden. Genauer gesagt kann beispielsweise eine Polysilizium- Abscheidung zum ganzflächigen Ausbilden der Schutzschicht 4 über der sublithographischen Maskenschicht 3 durchgeführt werden, wobei anschließend beispielsweise mittels eines CMP- Verfahrens (Chemical Mechanical Polishing) die Schutzschicht 4 bis zur Maskenschicht 3 wieder entfernt wird. Die Maskenschicht 3 kann hierbei als Stoppschicht dienen. To further improve or reduce the fluctuations in the critical dimensions CD, however, a protective layer 4 for the sublithographic mask layer can optionally be formed according to FIG. 4D before the lithographic structuring. More specifically, for example, a polysilicon deposition can be carried out over the sublithographic mask layer 3 to form the entire protective layer 4, the protective layer 4 to the mask layer 3 then being removed again, for example, by means of a CMP method (Chemical Mechanical Polishing). The mask layer 3 can serve as a stop layer.
Gemäß Fig. 4E werden in einem nachfolgenden Ätzschritt beispielsweise die freigelegten Oberflächenbereiche der Maskenschicht 3 entfernt, wobei vorzugsweise ein Oxidätzen zum Entfernen des Top-Oxids durchgeführt wird. Hierbei können herkömmliche nass-chemische Ätzverfahren verwendet werden, wobei die Ätztiefe gleich der Oxiddicke bzw. der Dicke der Maskenschicht 3 ist. According to Fig. 4E, for example, the exposed surface areas of the mask layer 3 to be removed in a subsequent etching step, wherein preferably a oxide etch is performed to remove the top oxide. Conventional wet chemical etching methods can be used here, the etching depth being equal to the oxide thickness or the thickness of the mask layer 3 .
In einem nachfolgenden Schritt wird gemäß Fig. 4F zum lithographischen Strukturieren der sublithographischen Maskenschicht 3 eine zweite Maske 5 als Ätzmaske verwendet und ein nass-chemisches oder trocken-chemisches Ätzen der frei liegenden Poly-Silizium- und Oxidbereiche selektiv zur Ätzstoppschicht 2A durchgeführt. In a subsequent step, according to FIG. 4F, a second mask 5 is used as the etching mask for the lithographic structuring of the sublithographic mask layer 3 , and a wet-chemical or dry-chemical etching of the exposed poly-silicon and oxide regions is carried out selectively to the etching stop layer 2 A.
Gemäß der in Fig. 4F dargestellten Draufsicht werden demzufolge die frei liegenden Bereiche der ersten Maske 2BM der Maskenschicht 3 und der Schutzschicht 4 bis zur Ätzstoppschicht 2A entfernt, wodurch man nach Entfernen der zweiten Maske 5 die in Fig. 4G dargestellte Draufsicht erhält. Bei entsprechender Wahl des Trägermaterials 1 kann die optionale Ätzstoppschicht 2A auch entfallen, wobei die freiliegenden Schichten lediglich bis zum Trägermaterial 1 entfernt werden. According to the embodiment shown in Fig. 4F plan view according to which the exposed areas of the first mask 2 BM of the mask layer 3 and the protective layer 4 to the etching stop layer 2 A removed to give 5 is the top view shown in Fig. 4G, after removing the second mask. If the carrier material 1 is chosen accordingly, the optional etching stop layer 2 A can also be omitted, the exposed layers only being removed as far as the carrier material 1 .
Gemäß Fig. 4H, die wiederum eine Schnittansicht darstellt, werden nachfolgend das Polysilizium der ersten Maske 2BM und der Schutzschicht 4 selektiv zur Siliziumnitridschicht 2A entfernt und anschließend die Nitridschicht 2A bzw. Ätzstoppschicht weggeätzt, wodurch man die endgültige sublithographische Maske 3M auf dem Trägermaterial 1 erhält. Zum Ausbilden von beispielsweise Gatestacks im Trägermaterial 1 können nachfolgend herkömmliche und daher nicht näher beschriebene Verfahrensschritte durchgeführt werden. Referring to FIG. 4H, which in turn is a sectional view, the polysilicon of the first mask 2 BM and the protective layer 4, the nitride film to give the final sub-lithographic mask 3 M are subsequently removed selectively to the silicon nitride layer 2 A, and then etching away 2 A or etch stop layer, on receives the carrier material 1 . In order to form gate stacks in the carrier material 1 , for example, conventional method steps which are therefore not described in more detail can be carried out below.
Auf diese Weise lassen sich sehr schmale (z. B. 30 Nanometer breite) sublithographische Masken 3M mit sehr geringen Schwankungen der kritischen Abmessungen CD realisieren Der Abstand von zwei sublithographischen Masken 3M entspricht hierbei z. B. einer Lithographie-Wellenlänge, wobei jedoch auch ein wesentlich größerer Abstand realisiert werden kann. Im Gegensatz zu den in Fig. 2 beschriebenen Spacertechniken ist die Dicke der sublithographischen Maske nur durch einen Prozeßschritt bestimmt, im beschriebenen Fall durch die Oxidation einer Seitenwand. Es folgt keine Erhöhung der CD Variationen durch einen anschließend durchzuführenden anisotropen Ätzschritt. Damit ist die CD Kontrolle sehr viel genauer als im Fall von Spacertechniken. Durch die genaue Kontrolle des Oxidationsschritts sind sehr schmale sublithographische Masken kleiner 10-20 nm möglich. In this way, very narrow (eg 30 nanometer wide) sublithographic masks 3 M can be realized with very small fluctuations in the critical dimensions CD. The distance between two sublithographic masks 3 M corresponds to z. B. a lithography wavelength, but a much larger distance can also be realized. In contrast to the spacer techniques described in FIG. 2, the thickness of the sublithographic mask is determined only by one process step, in the case described by the oxidation of a side wall. There is no increase in the CD variations due to an anisotropic etching step which is then to be carried out. This makes the CD control much more precise than in the case of spacer techniques. Due to the precise control of the oxidation step, very narrow sublithographic masks smaller than 10-20 nm are possible.
Die Erfindung wurde anhand einer Polysiliziumschicht für eine Maskenschicht einer Oxidation zur Umwandlung der Maskenschicht, einer Nitridschicht als Ätzstoppschicht und einer Polysiliziumschicht als Schutzschicht beschrieben. Die Erfindung ist jedoch nicht auf derartige Schichtmaterialien beschränkt, sondern umfasst in gleicher Weise Schichtmaterialien, die ähnliche Eigenschaften aufweisen. Insbesondere kann die vorstehend beschriebene Oxidation der Polysiliziumschicht durch eine Oxidation von beispielsweise verschiedenen Hartmaskenschichten oder einer chemischen Umwandlung einer abgeschiedenen Schicht wie z. B. eines abgeschiedenen Oxids oder verschiedener abgeschiedener Schichten realisiert werden. The invention was based on a polysilicon layer for a Mask layer of an oxidation to convert the Mask layer, a nitride layer as an etch stop layer and one Polysilicon layer described as a protective layer. The However, the invention is not based on such layer materials limited, but includes in the same way Layer materials that have similar properties. In particular, can the oxidation of the polysilicon layer described above by an oxidation of, for example, different ones Hard mask layers or a chemical transformation of one deposited layer such. B. a deposited oxide or different deposited layers can be realized.
Insbesondere sind hierbei die bei einer Silizidierung
verwendeten chemischen Umwandlungsverfahren zu nennen, wobei eine
chemische Umwandlung einer vorbestimmten Schichtdicke
ebenfalls hoch genau realisiert werden kann. In gleicher Weise
kann die Oberfläche der optional vorgesehenen
Nitrid-Ätzstoppschicht leicht oxidiert werden, wodurch ein während der
chemischen Umwandlung auftretender Stress bzw. eine
auftretende Beanspruchung der Polysilizium-Seitenwände verringert
werden kann.
Bezugszeichenliste
T, 1, 100 Trägermaterial
2, 200 erste Maskenschicht
2A Ätzstoppschicht
2B Polysiliziumschicht
2BM, 200M erste Maske
RM erste Resistmaske
3, 300 sublithographische Maskenschicht
3M, 300M sublithographische Maske
4 Schutzschicht
5 zweite Resistmaske
CD kritische Abmessung
ΔCD, ΔCD1, ΔCD2 Schwankung der kritischen Abmessung
In particular, the chemical conversion processes used in silicidation are to be mentioned, wherein a chemical conversion of a predetermined layer thickness can also be implemented with high precision. In the same way, the surface of the optionally provided nitride etch stop layer can be easily oxidized, as a result of which a stress or stress that occurs during the chemical conversion or an occurring stress on the polysilicon side walls can be reduced. LIST OF REFERENCE NUMERALS T, 1, 100 support material
2 , 200 first mask layer
2 A etch stop layer
2 B polysilicon layer
2 BM, 200 M first mask
RM first resist mask
3 , 300 sublithographic mask layer
3 M, 300 M sublithographic mask
4 protective layer
5 second resist mask
CD critical dimension
ΔCD, ΔCD1, ΔCD2 fluctuation of the critical dimension
Claims (9)
Ausbilden einer Schutzschicht (4) für die sublithographische Maskenschicht (3) vor dem Schritt e); und
f1) Entfernen der Schutzschicht (4) nach dem Schritt e). 2. The method according to claim 1, characterized by the further steps:
Forming a protective layer ( 4 ) for the sublithographic mask layer ( 3 ) before step e); and
f1) removing the protective layer ( 4 ) after step e).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2002117875 DE10217875B4 (en) | 2002-04-22 | 2002-04-22 | Process for the production of a sublithographic mask |
| PCT/DE2003/001301 WO2003090273A1 (en) | 2002-04-22 | 2003-04-17 | Method for producing a sub-lithographic mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2002117875 DE10217875B4 (en) | 2002-04-22 | 2002-04-22 | Process for the production of a sublithographic mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10217875A1 true DE10217875A1 (en) | 2003-11-06 |
| DE10217875B4 DE10217875B4 (en) | 2004-04-29 |
Family
ID=28798663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2002117875 Expired - Fee Related DE10217875B4 (en) | 2002-04-22 | 2002-04-22 | Process for the production of a sublithographic mask |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE10217875B4 (en) |
| WO (1) | WO2003090273A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005008478B3 (en) * | 2005-02-24 | 2006-10-26 | Infineon Technologies Ag | Process for the preparation of sublithographic structures |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4650544A (en) * | 1985-04-19 | 1987-03-17 | Advanced Micro Devices, Inc. | Shallow groove capacitor fabrication method |
| US4764799A (en) * | 1985-05-28 | 1988-08-16 | International Business Machines Corporation | Stud-defined integrated circuit structure |
| US5573837A (en) * | 1992-04-22 | 1996-11-12 | Micron Technology, Inc. | Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer |
| US5895244A (en) * | 1998-01-08 | 1999-04-20 | Texas Instruments - Acer Incorporated | Process to fabricate ultra-short channel nMOSFETs with self-aligned silicide contact |
| US6071653A (en) * | 1998-11-04 | 2000-06-06 | United Microelectronics Corp. | Method for fabricating a photomask |
-
2002
- 2002-04-22 DE DE2002117875 patent/DE10217875B4/en not_active Expired - Fee Related
-
2003
- 2003-04-17 WO PCT/DE2003/001301 patent/WO2003090273A1/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005008478B3 (en) * | 2005-02-24 | 2006-10-26 | Infineon Technologies Ag | Process for the preparation of sublithographic structures |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10217875B4 (en) | 2004-04-29 |
| WO2003090273A1 (en) | 2003-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112012005734B4 (en) | Lithographic process and lithographic structure with double hardmask | |
| EP0111086B1 (en) | Process for making sub-micrometric structures and use of this process in making deep dielectric isolation regions with a sub-micrometric width in a semiconductor body | |
| DE102005008478B3 (en) | Process for the preparation of sublithographic structures | |
| DE102017128235A1 (en) | STRUCTURING METHOD FOR A SEMICONDUCTOR COMPONENT AND RESULTING STRUCTURES THEREFOR | |
| DE102010000033B4 (en) | Method for producing a semiconductor component | |
| DE19929239B4 (en) | Process for the production of MOS-FET semiconductor elements | |
| DE10228807B4 (en) | Process for the production of microstructure elements | |
| EP0780888B1 (en) | Method of manufacturing a gate electrode for a MOS structure | |
| EP1520293B1 (en) | Method for the production of a short channel field effect transistor | |
| DE102010040066B4 (en) | A method of fabricating gate electrodes of a semiconductor device fabricated by a hardmask and double exposure in conjunction with a size reduction spacer | |
| DE102007035898B4 (en) | Method for producing a semiconductor component | |
| EP1540712B1 (en) | Method for production of a semiconductor structure | |
| DE102014103428A1 (en) | Method for processing a carrier | |
| WO2005038930A2 (en) | Structuring method, and field effect transistors | |
| WO2003056611A2 (en) | Resistless lithography method for producing fine structures | |
| DE19719909A1 (en) | Dual damascene process for integrated circuits | |
| DE10217875B4 (en) | Process for the production of a sublithographic mask | |
| DE102006030262B4 (en) | A method of patterning gate electrodes by reducing sidewall angles of a masking layer | |
| DE10137575A1 (en) | Process for producing a mask and process for producing a semiconductor device | |
| DE10056873B4 (en) | Method for producing a gate electrode of a field effect transistor with reduced gate resistance | |
| DE10052131C2 (en) | Process for the production of field effect transistors with a completely self-adjusting technology | |
| DE19730139C2 (en) | Method for producing a highly integrated semiconductor component with a separation structure | |
| DE10338503B3 (en) | Producing hard mask for semiconductor structure involves providing structured mask layer on hard mask layer, ion implantation, removing structured layer, structuring hard mask layer by selectively etching non-implanted or implanted region | |
| DE102005051972B4 (en) | Combined electron beam and optical lithography process | |
| DE19945140B4 (en) | Method for producing a mask layer with openings of reduced width |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |