DE10211343A1

DE10211343A1 - Signal processing method and evaluation circuit

Info

Publication number: DE10211343A1
Application number: DE10211343A
Authority: DE
Inventors: Frank Bloehbaum
Original assignee: Sick AG
Current assignee: Sick AG
Priority date: 2002-03-14
Filing date: 2002-03-14
Publication date: 2003-09-25
Also published as: US20030222207A1; EP1345047B1; US20060231747A1; US7087879B2; EP1345047A3; EP1345047A2

Abstract

Die Erfindung betrifft ein Verfahren sowie eine Vorrichtung zur Verarbeitung eines Empfangssignals eines optoelektronischen Sensors, insbesondere eines Lichtgitters mit mehreren Empfangskanälen, wobei ein Vergleich zwischen dem Empfangssignal und einem gegenüber dem Empfangssignal verzögerten Signal durchgeführt und das durch den Vergleich erhaltene Signal einer Weiterverarbeitung zugeführt wird.The invention relates to a method and a device for processing a received signal from an optoelectronic sensor, in particular a light grid with a plurality of receiving channels, a comparison being carried out between the received signal and a signal delayed compared to the received signal and the signal obtained by the comparison being fed to further processing.

Description

Die Erfindung betrifft ein Verfahren zur Verarbeitung eines Empfangssignals eines optoelektronischen Sensors, insbesondere eines Lichtgitters sowie eine Vorrichtung zur Durchführung eines solchen Verfahrens. The invention relates to a method for processing a Received signal from an optoelectronic sensor, in particular a light grid and an apparatus for performing such a method.

In der Automatisierungs- und Sicherheitstechnik ist der Einsatz von Lichtgittern bekannt, bei denen eine Vielzahl von parallelen Lichtstrahlen periodisch ausgesandt wird, um beispielsweise eine ebene Fläche auf das Eindringen eines Gegenstands oder eines Körperteils überwachen zu können. Das jedem Lichtstrahl zugeordnete Empfangssignal wird letztlich innerhalb einer Komparatorstufe mit einem Schwellwert verglichen, um bei einem Unter- oder Überschreiten des Schwellwerts ein Gegenstandsfeststellungs- oder ein Abschaltsignal auszulösen. Die empfangsseitige Signalverarbeitungskette enthält typischerweise für jeden Empfangskanal eine Fotodiode als Lichtempfänger, einen Transimpedanzverstärker mit Bandpasseigenschaft, eine Differenzverstärkerstufe mit differentiellem Stromausgang sowie die genannte Komparatorstufe. Zusätzlich kann auch noch eine Regelschaltung zur Hintergrundlichtunterdrückung vorgesehen sein. In automation and security technology, the use of Light curtains are known in which a large number of parallel light beams is periodically sent, for example, to a flat surface on the Monitor intrusion of an object or body part can. The received signal assigned to each light beam ultimately becomes compared to a threshold value within a comparator stage on falling below or exceeding the threshold To trigger object detection or a shutdown signal. The receiving end Signal processing chain typically contains for each receive channel a photodiode as a light receiver, a transimpedance amplifier with Bandpass characteristic, a differential amplifier stage with differential Current output and the comparator stage mentioned. In addition, too a control circuit for backlight suppression is also provided his.

Im Hinblick auf die Vielzahl der Empfangskanäle ist eine möglichst kostengünstige Verwirklichung der Auswerteelektronik erwünscht. Es ist insbesondere erstrebenswert, die analoge Empfangssignalverarbeitung für jeden Empfangskanal zumindest teilweise in einem integrierten Schaltkreis zusammenzufassen, wobei diese Schaltkreise zu einem Analogbus parallelgeschaltet werden. Dabei kann - zur weiteren Verringerung des Herstellungsaufwands - für alle Empfangskanäle dieses Analogbusses eine einzige, gemeinsame Komparatorstufe vorgesehen sein. Über den genannten Analogbus werden der genannten Komparatorstufe dann alle Empfangssignale, d. h. alle Ausgangssignale der jeweiligen Differenzverstärkerstufen, zugeführt, so dass die Komparatorstufe für jeden einzelnen Empfangskanal überprüfen kann, ob eine Schwellwertüber- oder -unterschreitung stattgefunden hat. In view of the large number of reception channels, one is possible Cost-effective implementation of the evaluation electronics is desirable. It is Particularly worthwhile, the analog receive signal processing for each receiving channel at least partially in an integrated one Circuit summarize, these circuits to an analog bus can be connected in parallel. It can - to further reduce the Manufacturing effort - for all reception channels of this analog bus a single, common comparator stage can be provided. On the The analog bus mentioned will then all become the comparator stage Received signals, i. H. all output signals of the respective Differential amplifier stages, supplied so that the comparator stage for each one Receive channel can check whether a threshold value is exceeded or - has fallen below.

Problematisch ist, dass die den einzelnen Empfangskanälen zugeordneten integrierten Schaltkreise aufgrund von Fertigungsstreuungen vergleichsweise große Toleranzen aufweisen, so dass am Ausgang der jeweiligen Differenzverstärkerstufen im Vergleich zueinander sehr hohe, fertigungsbedingte Schwankungen auftreten. Diese Schwankungen können dazu führen, dass bezogen auf bestimmte Empfangskanäle die Komparatorstufe ein Über- oder Unterschreiten des vorgegebenen Schwellwerts feststellt, ohne dass beim zugeordneten Empfangskanal ein Lichtempfang stattgefunden hat. Dies kann beispielsweise dazu führen, dass trotz Unterbrechung eines Lichtstrahls kein Abschaltsignal ausgelöst wird. The problem is that the assigned to the individual reception channels integrated circuits due to manufacturing variation have comparatively large tolerances, so that at the exit of the respective Differential amplifier stages are very high compared to each other, production-related fluctuations occur. These fluctuations can do this result in the comparator stage in relation to certain reception channels determines whether the specified threshold value has been exceeded or fallen short of, without receiving light at the assigned reception channel has taken place. For example, this can result in spite of Interruption of a light beam no shutdown signal is triggered.

Diese Gefahr könnte zwar dadurch beseitigt werden, dass vor die Komparatorstufe ein Hochpass geschaltet wird. Allerdings erweist es sich als schwierig, eine Eckfrequenz für diesen Hochpass zu finden, die den Anforderungen des Gesamtsystems genügt. Eine zu niedrige Eckfrequenz kann nämlich dazu führen, dass bei einem Umschalten zwischen den verschiedenen Empfangskanälen die Variation des jeweiligen Offset ebenfalls bis zur Komparatorstufe durchgelassen wird und dort ein Schalten des Komparators bewirkt. Eine zu hohe Eckfrequenz des Hochpasses dagegen liegt zwangsläufig im Übertragungsbereich des Bandpasses des Empfangskanals bzw. des integrierten Schaltkreises. Auch dessen Bandpassgrenzen unterliegen zwangsläufig großen Schwankungen. Die Interaktion mit dem zwischengeschalteten Hochpass kann deshalb einen Bandpass höherer Ordnung mit nicht definierter Übertragungsfunktion ergeben, so dass die hieraus resultierenden Überschwinger im Zeitbereich wiederum ein unbeabsichtigtes Schalten der Komparatorstufe auslösen können. This danger could be eliminated by putting in front of the Comparator stage a high pass is switched. However, it turns out to be difficult to find a corner frequency for this high pass that the The requirements of the overall system are sufficient. A corner frequency that is too low can namely cause that when switching between the different reception channels also vary the respective offset up to is passed to the comparator stage and there switching of the Comparator causes. On the other hand, the corner frequency of the high pass is too high inevitably in the transmission range of the bandpass of Receiving channel or the integrated circuit. Also its bandpass limits are inevitably subject to large fluctuations. Interaction with the intermediate highpass can therefore be a bandpass higher Order with undefined transfer function, so that the resulting overshoot in the time domain can trigger unintentional switching of the comparator stage.

Es ist eine Aufgabe der Erfindung bei kostengünstiger Herstellung die Detektionssicherheit noch weiter zu verbessern. It is an object of the invention with inexpensive manufacture Improve detection security even further.

Die Aufgabe wird für ein Verfahren der eingangs genannten Art gemäß einer ersten, bevorzugt digital realisierten Ausführungsvariante dadurch gelöst, dass das Empfangssignal mit voneinander verschiedenen Verzögerungen einer Detektionsschaltung zugeführt wird, welche die beiden verschieden verzögerten Signale voneinander subtrahiert und das so erhaltene Differenzsignal daraufhin untersucht, ob es einen vorgegebenen Schwellwert über- oder unterschreitet, wobei ein Detektionssignal erzeugt wird, welches anzeigt, wann der vorgegebene Schwellwert über- bzw. unterschritten wird. The task is according to a method of the type mentioned a first, preferably digitally implemented embodiment variant solved that the received signal with different from each other Delays a detection circuit is supplied, which the two subtracted different delayed signals from each other and so received difference signal then examined whether there is a predetermined Threshold exceeds or falls below, a detection signal being generated which indicates when the specified threshold value is exceeded or is undercut.

Erfindungsgemäß wird also das Empfangssignal, welches dem Ausgangssignal der jeweiligen Differenzverstärkerstufe entspricht, nicht einfach mit einem Schwellwert verglichen, sondern vielmehr wird dieses Empfangssignal mit einem dem Empfangssignal entsprechenden, diesem gegenüber jedoch verzögerten Signal verglichen. Erst das sich aus diesem Vergleich ergebende Signal wird dann weiterverarbeitet. According to the invention, the received signal, which the Output signal corresponds to the respective differential amplifier stage, not simply with compared to a threshold, but rather this Received signal with a corresponding to the received signal, opposite this however compared delayed signal. That is the result of this comparison the resulting signal is then further processed.

Konkret wird bei der ersten erfindungsgemäßen Lösungsvariante die Differenz zwischen den beiden verschieden verzögerten Empfangssignalen bzw. zwischen einem unverzögerten und einem verzögerten Empfangssignal gebildet, woraufhin das so erhaltene Differenzsignal darauf hin untersucht wird, wann es einen vorgegebenen Schwellwert über- bzw. unterschreitet. Dadurch, dass letztlich also ein Differenzsignal untersucht wird, werden Offset-Schwankungen am Ausgang der Differenzverstärkerstufe automatisch eliminiert, da der jeweilige Offset in den beiden voneinander zu subtrahierenden Signalen in gleicher Weise vorhanden ist. Specifically, in the first solution variant according to the invention Difference between the two differently delayed received signals or between an undelayed and a delayed Received signal formed, whereupon the difference signal thus obtained it is examined when it exceeds or exceeds a predetermined threshold value below. Because ultimately a difference signal is examined, become offset fluctuations at the output of the differential amplifier stage automatically eliminated because the respective offset in the two of each other to subtract signals is available in the same way.

Durch die Erfindung wird es also möglich, beispielsweise Lichtgitteranordnungen mit mehreren hundert Empfangskanälen und entsprechend vielen empfängerseitigen integrierten Schaltkreisen zu realisieren, welche einen gemeinsamen Analogbus bedienen, ohne dass sich die bei einer Massenherstellung unvermeidbaren Fertigungstoleranzen negativ auf die Zuverlässigkeit des Lichtgitters auswirken. The invention therefore makes it possible, for example Light curtain arrangements with several hundred receiving channels and so on many integrated circuits on the receiver side to realize which ones operate a common analog bus without the need for a Mass production inevitable manufacturing tolerances negatively affect the Affect the reliability of the light curtain.

Die erste erfindungsgemäße Lösungsvariante wird bevorzugt digital realisiert, wobei dann das Empfangssignal einem A/D-Wandler zugeführt und die vom A/D-Wandler gelieferten Ausgangssignalwerte in einem Speicher abgelegt werden. Im Speicher sollten dann zu jedem Zeitpunkt zumindest immer diejenigen Werte abgelegt sein, die vom A/D-Wandler innerhalb einer vorgebebenen Zeitspanne vor dem jeweils aktuellen Zeitpunkt geliefert wurden. Auf diese Weise wird sichergestellt, dass im Speicher aktuell auch immer diejenigen Werte vorhanden ist, die zur Bildung des verzögerten Empfangssignals benötigt werden. Dementsprechend ist es sinnvoll, wenn die genannte Zeitspanne zumindest der Verzögerungsdifferenz zwischen den beiden der erfindungsgemäßen Detektionsschaltung zugeführten Signalen entspricht. In der Praxis ist es von Vorteil, wenn die Verzögerungsdifferenz zwischen den beiden miteinander zu vergleichen Signalen ungefähr der Hälfte der Einzelpulsbreite des Empfangssignals entspricht. The first solution variant according to the invention is preferably digital realized, then the received signal is fed to an A / D converter and the output signal values supplied by the A / D converter in a memory be filed. Then at least at any time in the memory those values must always be stored that are within the A / D converter a specified period of time before the current time were delivered. This ensures that the memory is current there are always those values that are necessary to form the delayed reception signal are required. Accordingly, it makes sense if the said period of time at least the delay difference between the two of the detection circuit according to the invention supplied signals corresponds. In practice it is an advantage if the Delay difference between the two signals to be compared corresponds approximately to half the single pulse width of the received signal.

Bei entsprechender Speicherbelegung können die beiden, erfindungsgemäß benötigten, miteinander zu vergleichenden Signale dadurch erzeugt werden, dass sie beide, insbesondere gleichzeitig, aus dem Speicher ausgelesen werden. With appropriate memory allocation, the two Generated signals to be compared according to the invention thereby generated be that they both, especially at the same time, from memory be read out.

Das Auslesen des Speichers kann dann für beide Signale an unterschiedlichen Speicherpositionen erfolgen, welche jeweils unterschiedlichen Zeitpunkten des vom A/D-Wandler gelieferten Signals entsprechen. Die zeitliche Differenz zwischen beiden Zeitpunkten entspricht dann der Verzögerungsdifferenz zwischen den beiden der Detektionsschaltung zugeführten Signalen. The memory can then be read for both signals different storage positions occur, each different Correspond to the times of the signal supplied by the A / D converter. The the time difference between the two times then corresponds to the Delay difference between the two supplied to the detection circuit Signals.

Wenn man die beiden, miteinander zu vergleichenden Signale durch ein Auslesen des Speichers gewinnt, kann die Subtraktion dieser beiden, dann digital vorliegenden Signale ebenfalls digital durchgeführt werden. If you compare the two signals to one another by a Reading the memory wins, the subtraction of these two, then digitally available signals are also carried out digitally.

Das durch die Subtraktion erhaltene Differenzsignal kann einem Digitalkomparator zugeführt werden, welcher das Differenzsignal mit dem genannten, vorgegebenen Schwellwert vergleicht. Dieser Schwellwert ist bevorzugt ungleich Null, um so ein "Flattern" des Ausgangssignals des Digitalkomparators in denjenigen Zeitspannen zu vermeiden, in denen beim jeweiligen Empfangskanal kein Lichtempfang vorliegt. The difference signal obtained by the subtraction can one Digital comparator are supplied, which the difference signal with the compares the specified, predetermined threshold value. This threshold is preferably not equal to zero in order to "flutter" the output signal of the Avoid digital comparators in those periods in which there is no light reception for the respective receiving channel.

Das Ausgangssignal des Digitalkomparators zeigt zuverlässig an, ob beim jeweils gerade untersuchten Empfangssignal ein Lichtempfang vorliegt oder nicht. Dementsprechend kann das Ausgangssignal des Digitalkomparators zur Weiterverarbeitung verwendet werden. The output signal of the digital comparator reliably shows whether the in each case the received signal currently being examined is receiving light or not. Accordingly, the output signal of the Digital comparators can be used for further processing.

Gemäß einer zweiten erfindungsgemäßen Lösungsvariante, welche bevorzugt analog realisiert wird, kann die der Erfindung zugrundeliegende Aufgabe dadurch gelöst werden, dass das Empfangssignal mit voneinander verschiedenen Verzögerungen und mit voneinander verschiedenen Gleichanteilen den beiden Eingängen einer Komparatorschaltung zugeführt wird, und die Komparatorschaltung ein Detektionssignal abgibt, welches anzeigt, wann das eine an der Komparatorschaltung anliegende Signal größer als das andere ist. According to a second variant of the invention, which is preferably implemented analogously, the one on which the invention is based Task can be solved in that the received signal with different delays and different ones Equal shares of the two inputs of a comparator circuit is supplied and the comparator circuit emits a detection signal, which indicates when the one connected to the comparator circuit Signal is larger than the other.

Der wesentliche Unterschied zur ersten Lösungsvariante besteht dementsprechend darin, dass die beiden miteinander zu vergleichenden Signale nicht nur unterschiedlich verzögert sind, sondern auch einen unterschiedlichen Gleichanteil aufweisen. Weiterhin besteht ein Unterschied darin, dass das durch den Vergleich erhaltene Signal nicht mehr mit einem insbesondere von Null verschiedenen Schwellwert verglichen werden muss, da gemäß der zweiten Lösungsvariante kein Differenzsignal erzeugt wird, sondern lediglich untersucht wird, wann das eine der beiden zu vergleichenden Signale größer als das andere ist. Die Zeitpunkte, zu denen diese Bedingung erfüllt ist, zeigen bereits zuverlässig an, ob beim jeweils gerade untersuchten Empfangskanal ein Lichtempfang vorliegt oder nicht. The main difference to the first solution variant is accordingly in that the two signals to be compared are not only delayed differently, but also one have different DC components. Another difference is that that the signal obtained by the comparison is no longer with a in particular threshold values that differ from zero are compared must, since no difference signal is generated according to the second solution variant is only examined when the one of the two is closed comparative signals is larger than the other. The times at which this condition is already met, reliably indicate whether the The receiving channel currently being examined has received light or not.

Der Unterschied der beiden Verzögerungen beträgt auch bei der zweiten Lösungsvariante wiederum bevorzugt ungefähr die Hälfte der Einzelpulsbreite des Empfangssignals. The difference between the two delays is also the second Solution variant in turn preferably about half of the Single pulse width of the received signal.

Das Empfangssignal kann bei der zweiten Lösungsvariante in den beiden Eingangszweigen der Komparatorschaltung in im wesentlichen gleichem Maße verstärkt werden. Eine solche Verstärkung ist jedoch nicht zwingend erforderlich. In the second solution variant, the received signal can be in both Input branches of the comparator circuit in essentially the same Dimensions are reinforced. However, such reinforcement is not absolutely necessary.

Ebenso wie bei der ersten Lösungsvariante das Ausgangssignal des Digitalkomparators kann bei der zweiten Lösungsvariante das Ausgangssignal der Komparatorschaltung zur Weiterverarbeitung verwendet werden. As with the first solution, the output signal of the In the second solution variant, digital comparator can output the signal the comparator circuit can be used for further processing.

Bei beiden Lösungsvarianten weisen die Einzelpulse des Empfangssignals bevorzugt im wesentlichen die Form eines bipolaren Pulses auf. In both solution variants, the individual pulses of the received signal point preferably essentially takes the form of a bipolar pulse.

Weiterhin wird ebenfalls bei beiden Lösungsvarianten als Empfangssignal bevorzugt das Ausgangssignal eines Differenzverstärkers verwendet, an den ein differentielles, vom jeweiligen optoelektronischen Sensor erzeugtes Signal angelegt ist. Furthermore, also in both solution variants as a receive signal preferably uses the output signal of a differential amplifier which is a differential generated by the respective optoelectronic sensor Signal is applied.

Weitere bevorzugte Ausführungsformen der erfindungsgemäßen Verfahren sind in den Unteransprüchen beschrieben. Further preferred embodiments of the method according to the invention are described in the subclaims.

Die erste Lösungsvariante des erfindungsgemäßen Verfahrens lässt sich beispielsweise mittels einer Auswerteschaltung zur Verarbeitung eines Empfangssignals eines optoelektronischen Sensors, insbesondere eines Lichtgitters durchführen, bei der das Empfangssignal einen A/D-Wandler beaufschlagt, dessen Ausgang an einem Speicher anliegt, bei der Ausgangssignale des Speichers an die beiden Eingänge einer digitalen Subtraktionsstufe angelegt sind, bei der das Ausgangssignal der Subtraktionsstufe einen Eingang eines Digitalkomparators beaufschlagt, an dessen anderem Eingang ein fester Schwellwert anliegt, und bei der das Ausgangssignal des Digitalkomparators eine Weiterverarbeitungsschaltung beaufschlagt. The first solution variant of the method according to the invention can be for example by means of an evaluation circuit for processing a Received signal from an optoelectronic sensor, in particular one Perform light curtains where the received signal is an A / D converter charged, the output of which is present in a memory in which Output signals from the memory to the two inputs of a digital Subtraction stage are created, in which the output signal of Subtraction stage applied to an input of a digital comparator, at the other input has a fixed threshold, and at which the Output signal of the digital comparator a further processing circuit applied.

Die zweite Lösungsvariante des erfindungsgemäßen Verfahrens lässt sich beispielsweise mit einer Auswerteschaltung zur Verarbeitung eines Empfangssignals eines optoelektronischen Sensors, insbesondere eines Lichtgitters durchführen, bei der das Empfangssignal über einen ersten und einen zweiten Signalzweig an jeweils einen Eingang eines Komparators angelegt ist, wobei zumindest ein Signalzweig eine Verzögerungsschaltung aufweist, welche bewirkt, dass das Empfangssignal mit voneinander verschiedenen Verzögerungen an den beiden Eingängen des Komparators anliegt, und bei der zumindest ein Signalzweig eine Offsetschaltung aufweist, welche bewirkt, dass das Empfangssignal mit voneinander verschiedenen Gleichanteilen an den beiden Eingängen des Komparators anliegt, dessen Ausgangssignal eine Weiterverarbeitungsschaltung beaufschlagt. The second solution variant of the method according to the invention can be for example with an evaluation circuit for processing a Received signal from an optoelectronic sensor, in particular one Perform light grids, in which the received signal via a first and a second signal branch to an input of a comparator is applied, at least one signal branch being a delay circuit which causes the received signal to coexist different delays at the two inputs of the comparator is present, and at least one signal branch has an offset circuit which causes the received signal to coexist different equal shares at the two inputs of the comparator is present, the output signal of a further processing circuit applied.

Bevorzugt sind in diesem Fall Verzögerungsschaltung und Offsetschaltung im gleichen Signalzweig vorgesehen. In this case, delay circuit and offset circuit are preferred provided in the same signal branch.

Die Verzögerungsschaltung und die Offsetschaltung können durch einen mit einem Tiefpass in Serie geschalteten Allpass realisiert werden, wobei der Allpass insbesondere als Allpass zweiter Ordnung mit integriertem Invertierer ausgebildet ist. Auch der Tiefpass kann in diesem Fall einen integrierten Invertierer aufweisen. Bevorzugt ist der Tiefpass dem Allpass nachgeschaltet. The delay circuit and the offset circuit can by a with a low-pass allpass connected in series, whereby the allpass especially as a second order allpass with integrated Inverter is formed. In this case, the low pass can also be a problem have an integrated inverter. The low pass is preferably the all pass downstream.

Weitere bevorzugte Ausführungsformen der erfindungsgemäßen Auswerteschaltungen sind in den Unteransprüchen genannt. Further preferred embodiments of the invention Evaluation circuits are mentioned in the subclaims.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen beschrieben; in diesen zeigen: The invention is described below using exemplary embodiments Described with reference to the drawings; in these show:

Fig. 1a ein Beispiel für einen möglichen Verlauf eines Empfangssignals, Fig. 1a is an example of a possible profile of a reception signal,

Fig. 1b den Verlauf eines aus dem Empfangssignal gemäß Fig. 1a abgeleiteten Ausgangssignals einer Komparatorstufe gemäß Stand der Technik, FIG. 1b the course of from the received signal according to Fig. 1a derived output signal of a comparator stage according to the prior art,

Fig. 2a einen Verlauf gemäß Fig. 1 mit dem Unterschied, dass das Empfangssignal zuvor einen Hochpass durchlaufen hat, Fig. 2a shows a profile according to Fig. 1 with the difference that the received signal has been passed through a high pass,

Fig. 2b den Verlauf des aus einem Signal gemäß Fig. 2a abgeleiteten Ausgangssignals einer Komparatorstufe gemäß Stand der Technik, FIG. 2b shows the course of a signal according to Fig. 2a derived output signal of a comparator stage according to the prior art,

Fig. 3a ein Beispiel für einen möglichen Verlauf zweier erfindungsgemäß miteinander zu vergleichender, aus einem Empfangssignal abgeleiteter Signale, Fig. 3a shows an example of a possible course of two according to the invention to be compared with each other, derived from a received signal signals,

Fig. 3b das Ausgangssignal eines erfindungsgemäß vorgesehenen Komparators bei Zugrundelegung eines Signalverlaufs gemäß Fig. 3a, FIG. 3b, the output signal of a comparator according to the invention provided for at the basis of a waveform according to Fig. 3a,

Fig. 4a, b Fig. 3a und 3b entsprechende Signalverläufe in vergrößertem Maßstab, wobei hier das verzögerte Signal gegenüber dem unverzögerten Signal nicht gedämpft ist, Fig. 4a, b Fig. 3a and 3b corresponding waveforms in enlarged scale, wherein the delayed signal with respect to the undelayed signal is not attenuated here

Fig. 5a, b Fig. 4a, b entsprechende Signalverläufe, wobei die beiden miteinander zu vergleichenden Signale gemäß Fig. 5a im Vergleich zu Fig. 4a invertiert sind, Fig. 5a, b Fig. 4a, b corresponding waveforms, the two are inverted to each other signals to be compared as shown in FIG. 5 as compared to Fig. 4a,

Fig. 6 ein Blockschaltbild einer ersten Ausführungsform einer analogen Auswerteschaltung zur Realisierung der zweiten erfindungsgemäßen Lösungsvariante, Fig. 6 is a block diagram of a first embodiment of an analog evaluation circuit to realize the second variant of the solution according to the invention,

Fig. 7 ein Blockschaltbild einer zweiten Ausführungsform einer analogen Auswerteschaltung zur Realisierung der zweiten erfindungsgemäßen Lösungsvariante, Fig. 7 is a block diagram of a second embodiment of an analog evaluation circuit to realize the second variant of the solution according to the invention,

Fig. 8 ein Blockschaltbild einer digitalen Auswerteschaltung zur Realisierung der ersten erfindungsgemäßen Lösungsvariante, Fig. 8 is a block diagram of a digital evaluation circuit for implementing the first variant of the solution according to the invention,

Fig. 9a einen möglichen Verlauf zweier miteinander zu vergleichender, aus einem Speicher gemäß Fig. 8 ausgelesener Signale, Fig. 9a shows a possible course of two to be compared with each other, from a memory shown in FIG. 8 read out signals,

Fig. 9b das sich bei einem Signalverlauf gemäß Fig. 9a ergebende Ausgangssignal einer Subtraktionsstufe gemäß Fig. 8, und 9b. Extending in a waveform shown in FIG. 9a resulting output signal of a subtractor shown in FIG. 8, and

Fig. 9c das sich bei einem Verlauf gemäß Fig. 9b ergebende Ausgangssignal eines Digitalkomparators gemäß Fig. 8. Fig. 9c extending in a curve according to FIG. 9b resulting output signal of a digital comparator in FIG. 8.

Fig. 1a zeigt den typischen Verlauf eines auf einem gemeinsamen Analogbus liegenden Empfangssignals, welches mehreren, voneinander verschiedenen Empfangskanälen zugeordnet ist. Der Signalausschnitt gemäß Fig. 1a zeigt einen Bereich, in dem von drei unterschiedlichen Empfangskanälen Signale geliefert werden, wobei jeder Empfangskanal jeweils drei, jeweils im wesentlichen die Form eines bipolaren Pulses besitzende Einzelpulse liefert. Dem ersten Empfangskanal ist das Zeitintervall von t₀ bis t₂, dem zweiten Empfangskanal das Zeitintervall von t₂ bis t₄ und dem dritten Empfangskanal des Zeitintervall von t₄ bis t₆ zugeordnet. FIG. 1 a shows the typical course of a received signal lying on a common analog bus, which is assigned to several different receive channels. The signal section according to FIG. 1 a shows an area in which signals are delivered by three different reception channels, each reception channel delivering three individual pulses, each essentially having the shape of a bipolar pulse. The time interval from t ₀ to t _{2 is assigned} to the first reception channel, the time interval from t ₂ to t ₄ to the second reception channel and the time interval from t ₄ to t ₆ to the third reception channel.

Aufgrund der eingangs erwähnten Fertigungstoleranzen der den einzelnen Empfangskanälen zugeordneten integrierten Schaltkreise ergeben sich für die Einzelpulse der verschiedenen Empfangskanäle verschieden starke Amplituden und auch verschieden große Gleichanteile, was bei Betrachtung der Fig. 1a deutlich wird. Der Gleichanteil im Zeitintervall t₂ bis t₄ ist beispielsweise geringer als in den beiden anderen Zeitintervallen, wohingegen die Amplituden der Einzelpulse im Zeitintervall t₀ bis t₂ am größten und im Zeitintervall t₂ bis t₄ am kleinsten sind. Due to the manufacturing tolerances of the integrated circuits assigned to the individual receiving channels mentioned at the outset, the individual pulses of the different receiving channels have different amplitudes and also different sized equal components, which becomes clear when looking at FIG. 1a. The constant component in the time interval t ₂ to t ₄ is, for example, less than in the other two time intervals, whereas the amplitudes of the individual pulses are greatest in the time interval t ₀ to t ₂ and smallest in the time interval t ₂ to t ₄ .

Gemäß Stand der Technik wird überprüft, ob das Empfangssignal in Fig. 1a einen vorbestimmten Schwellwert überschreitet, welcher in Fig. 1a mit U₁ gekennzeichnet ist. According to the prior art, it is checked whether the received signal in FIG. 1a exceeds a predetermined threshold value, which is identified by U ₁ in FIG. 1a.

Das Signal gemäß Fig. 1b zeigt ein diskretes Signal, welches immer dann "1" ist, wenn das Empfangssignal in Fig. 1a den Schwellwert U₁ überschritten hat. Fig. 1b kann entnommen werden, dass die drei Einzelpulse des Zeitintervalls t₀ bis t₂ korrekt erkannt werden, wohingegen beispielsweise die drei Einzelpulse des Zeitintervalls t₂ bis t₄ überhaupt nicht erkannt werden, da der niedrige Gleichanteil in diesem Zeitintervall bewirkt, dass die Schwelle U₁ überhaupt nicht überschritten wird. Beim Zeitintervall t₁ bis t₆ ist der Gleichanteil dann wiederum so hoch, dass auch bei Nichtvorliegen eines Einzelpulses die Schwelle U₁ überschritten wird, was dann zu einem fehlerhaften Signal "1" im Zeitintervall zwischen t₄ und t₅ führt. The signal according to FIG. 1b shows a discrete signal, which is always "1" when the received signal in FIG. 1a has exceeded the threshold value U ₁ . Fig. 1b can be seen that the three individual pulses of the time interval t ₀ to t _{2 are} correctly recognized, whereas, for example, the three individual pulses of the time interval t ₂ to t ₄ are not recognized at all, since the low DC component in this time interval causes the Threshold U ₁ is not exceeded at all. At the time interval t ₁ to t ₆ , the DC component is again so high that the threshold U _{1 is} exceeded even when a single pulse is not present, which then leads to an incorrect signal “1” in the time interval between t ₄ and t ₅ .

Um die in Verbindung mit den Fig. 1a, b beschriebenen Nachteile des schwankenden Gleichanteils zu vermeiden, kann anstelle des Signals gemäß Fig. 1a ein Empfangssignal untersucht werden, welches zuvor einen Hochpass durchlaufen hat. Ein solches Empfangssignal ist in Fig. 2a dargestellt, wobei das Signal gemäß Fig. 2a dadurch entstanden ist, dass das Signal gemäß Fig. 1a an einen Hochpass angelegt wurde. Die für eine verzerrungsfreie Übertragung nötige große Zeitkonstante des Hochpasses führt dazu, dass das Signal beim Umschalten von einem Empfangskanal auf den nächsten Empfangskanal auf den neuen Offsetwert springt und dann mit der Zeitkonstante des Hochpasses abklingt. In order to avoid the disadvantages of the fluctuating DC component described in connection with FIGS. 1a, b, instead of the signal according to FIG. 1a, a received signal can be examined which has previously passed a high pass. Such a received signal is shown in FIG. 2a, the signal according to FIG. 2a being created by the signal according to FIG. 1a being applied to a high pass. The large time constant of the high pass necessary for distortion-free transmission means that the signal jumps to the new offset value when switching from one receive channel to the next receive channel and then decays with the time constant of the high pass.

Fig. 2b zeigt wiederum ein diskretes Signal, welches immer dann "1" ist, wenn das Signal gemäß Fig. 2a den Schwellwert U₁ überschreitet. Dem Signalverlauf gemäß Fig. 2b kann man entnehmen, dass durch das Vorsehen des Hochpasses zwar gegenüber Fig. 1b eine Verbesserung erzielt werden kann, jedoch immer noch Fehler auftreten:
Die drei Einzelpulse im Zeitintervall t₀ bis t₂ werden gemäß Fig. 2b wiederum korrekt erkannt. Im Unterschied zu Fig. 1b werden jedoch nun auch die drei Einzelpulse des Zeitintervalls t₂ bis t₄ korrekt erkannt, da der Offset im Zeitintervall t₂ bis t₃ bereits so weit abgeklungen ist, dass die drei Einzelpulse im Zeitintervall t₃ bis t₄ den Schwellwert U₁ überschreiten. FIG. 2b again shows a discrete signal which is always "1" when the signal according to FIG. 2a exceeds the threshold value U ₁ . It can be seen from the signal curve according to FIG. 2b that although the provision of the high pass can achieve an improvement compared to FIG. 1b, errors still occur:
The three individual pulses in the time interval t ₀ to t ₂ are again correctly recognized according to FIG. 2b. In contrast to FIG. 1b, however, the three individual pulses of the time interval t ₂ to t ₄ are now correctly recognized, since the offset in the time interval t ₂ to t _{3 has} already subsided to such an extent that the three individual pulses in the time interval t ₃ to t ₄ exceed the threshold value U ₁ .

Das in Verbindung mit Fig. 1b geschilderte Problem im Zeitintervall t₄ bis t₆ bleibt jedoch auch gemäß Fig. 2b unverändert bestehen, da der Offset zu Beginn des Zeitintervalls t₄ bis t₆ wiederum oberhalb des Schwellwerts U₁ liegt. However, the problem described in connection with FIG. 1b in the time interval t ₄ to t ₆ remains unchanged according to FIG. 2b, since the offset at the beginning of the time interval t ₄ to t _{6 is} again above the threshold value U ₁ .

Die Fig. 3a bis 5b verdeutlichen nun, welche Signalverläufe einem erfindungsgemäßen Verfahren zugrunde liegen können:
Fig. 3a zeigt entsprechend Fig. 1a mit durchgezogener Linie den Verlauf eines auf einem Analogbus liegenden Empfangssignals X, wobei hier wiederum ein zeitlicher Ausschnitt gezeigt ist, in welchem von drei unterschiedlichen Empfangskanälen Signale geliefert werden. Die Einzelpulse der verschiedenen Empfangskanäle weisen wiederum voneinander verschiedene Amplituden und Gleichanteile auf. Figs. 3a to 5b illustrate now, can be a process according to the invention which is based waveforms:
Fig. 3a shows corresponding to Fig. 1 with a continuous line the course of an on one analog reception signal X, again a time section is shown here in which three different receiving channels signals are supplied. The individual pulses of the different reception channels in turn have different amplitudes and constant components.

Mit gestrichelter Linie ist ein Signal Y gezeigt, welches gegenüber dem Signal X um einen Gleichanteil U_d angehoben ist und welches gegenüber dem Signal X zeitlich verzögert ist. Die Verzögerung beträgt im Beispiel gemäß Fig. 3a lediglich einen Bruchteil der Dauer eines Einzelpulses. A dashed line shows a signal Y which _is raised by a DC component U _d compared to the signal X and which is delayed in time compared to the signal X. In the example according to FIG. 3a, the delay is only a fraction of the duration of a single pulse.

Fig. 3b zeigt ein aus den Signalen X und Y abgeleitetes diskretes Signal, welches immer dann den Wert "1" aufweist, wenn das Signal X größer ist als das Signal Y. Da diese Bedingung bei jedem Einzelpuls des Signals 3a immer genau einmal auftritt, und zwar unabhängig von den Amplituden und den Gleichanteilen der Einzelpulse, können die Einzelpulse des Signals 3a durch das Signal gemäß Fig. 3b zuverlässig erkannt werden. Die Tatsache, dass die Gleichanteilsänderung zwischen dem Intervall t₃ bis t₄ und dem Intervall t₄ bis t₅ ebenfalls zu einem Signal "1" gemäß Fig. 3b führt, wirkt sich nicht störend aus, da durch die Synchronisation der Gesamtschaltungsanordnung bekannt ist, in welchen Zeiträumen Einzelpulse auftreten können, so dass Signalverläufe zwischen diesen Zeiträumen von der Auswertung ausgenommen werden können. FIG. 3b shows which always has the value "1" when the signal X is greater than a derived from the signals X and Y discrete signal, as the signal Y. Since this condition occurs in each single pulse of the signal 3a always exactly once , regardless of the amplitudes and the equal proportions of the individual pulses, the individual pulses of the signal 3 a can be reliably recognized by the signal according to FIG. 3 b. The fact that the DC component change between the interval t ₃ to t ₄ and the interval t ₄ to t ₅ also leads to a signal "1" according to FIG. 3b does not have a disruptive effect, since it is known from the synchronization of the overall circuit arrangement that in which periods individual pulses can occur, so that signal profiles between these periods can be excluded from the evaluation.

Fig. 4a und 4b zeigen Signalverläufe entsprechend den Fig. 3a und 3b mit derart vergrößerter zeitlicher Auflösung, dass nur drei Einzelpulse eines Empfangskanals zu sehen sind. Im Unterschied zu Fig. 3a ist gemäß Fig. 4a das Signal Y gegenüber dem Signal X jedoch nicht gedämpft. Die Fig. 4a und 4b zeigen sehr anschaulich, dass das diskrete Signal gemäß Fig. 4b immer dann den Wert "1" annimmt, wenn das Signal X größer ist als das Signal Y. Bei jedem Einzelpuls gibt es jeweils einen Zeitabschnitt, bei dem diese Bedingung erfüllt ist, so dass gemäß Fig. 4b insgesamt drei Impulse entstehen. Die steigende Flanke dieser Impulse ist gegenüber dem Beginn jedes Einzelpulses des Signals X zeitverzögert, da die Bedingung "X > Y" nicht gleich zu Beginn eines Einzelpulses X vorliegt. FIGS. 4a and 4b show waveforms corresponding to FIGS. 3a and 3b with enlarged temporal resolution such that only three individual pulses of a receiving channel can be seen. In contrast to FIG. 3a, the signal Y is not attenuated compared to the signal X according to FIG. 4a. FIGS. 4a and 4b show very clearly that the discrete signal 4b always assumes in FIG. "1" when the signal X is greater than the signal Y. In each single pulse, there is in each case a period of time in which these Condition is fulfilled, so that a total of three pulses arise according to FIG. 4b. The rising edge of these pulses is delayed compared to the start of each individual pulse of the signal X, since the condition "X>Y" is not immediately present at the start of an individual pulse X.

Diese Zeitverzögerung kann gemäß den Fig. 5a und 5b eliminiert werden, indem invertierte Signale X' und Y' untersucht werden. Fig. 5a zeigt, dass die Bedingung X' > Y' praktisch unmittelbar zu Beginn eines Einzelpulses X' vorliegt. Ebenso liegt diese Bedingung am Ende eines jeden Einzelpulses X' vor, im mittleren Bereich jedes Einzelpulses X' ist die Bedingung jedoch nicht gegeben. Dementsprechend ergeben sich beim diskreten Signal gemäß Fig. 5b, welches wiederum anzeigt, wann X' größer als Y' ist, pro Einzelpuls zwei Impulse, wobei die steigende Flanke des ersten Impulses praktisch zeitgleich mit der steigenden Flanke des Einzelpulses X' liegt. This time delay may be shown in FIGS. 5a and 5b are eliminated by inverted signals X 'and Y' are examined. Fig. 5a shows, that the condition X '>Y' is present practically immediately at the beginning of an individual pulse X '. This condition is likewise present at the end of each individual pulse X ', but the condition is not present in the central region of each individual pulse X'. Accordingly, the discrete signal according to FIG. 5b, which in turn indicates when X 'is greater than Y', results in two pulses per single pulse, the rising edge of the first pulse being practically simultaneous with the rising edge of the single pulse X '.

Folglich kann mit dem Verfahren gemäß den Fig. 5a, b zuverlässig und praktisch verzögerungsfrei erkannt werden, ob ein Einzelpuls vorliegt oder nicht, und zwar unabhängig von der Amplitude und dem Gleichanteil des Einzelpulses. Consequently, with the method according to FIGS. 5a, b, it can be reliably and practically immediately recognized whether a single pulse is present or not, regardless of the amplitude and the direct component of the single pulse.

Fig. 6 zeigt ein Blockschaltbild einer Auswerteschaltung zur Durchführung eines Verfahrens gemäß den Fig. 3 und 4. FIG. 6 shows a block diagram of an evaluation circuit for carrying out a method according to FIGS. 3 and 4.

Das beispielsweise vom Ausgang einer Differenzverstärkerstufe (nicht gezeigt) gelieferte Empfangssignal X wird an einen Eingangspol 1 der Auswerteschaltung angelegt. Der Eingangspol 1 ist mit einem ersten Eingang eines Komparators 2 verbunden. Weiterhin ist der Eingangspol 1 mit dem Eingang einer Verzögerungsschaltung 3 verbunden. Der Ausgang der Verzögerungsschaltung 3 ist einer Summierstufe 4 zugeführt, welche dem Ausgangssignal der Verzögerungsschaltung 3 einen Gleichspannungsanteil U_d überlagert. Der Ausgang der Summierstufe 4 ist mit dem zweiten Eingang der Komparatorstufe 2 verbunden. The received signal X, for example supplied by the output of a differential amplifier stage (not shown), is applied to an input pole 1 of the evaluation circuit. The input pole 1 is connected to a first input of a comparator 2 . Furthermore, the input pole 1 is connected to the input of a delay circuit 3 . The output of the delay circuit 3 is fed to a summing stage 4 , which superimposes a direct voltage component U _{d on} the output signal of the delay circuit 3 . The output of summing stage 4 is connected to the second input of comparator stage 2 .

Der Komparator 2 liefert ein diskretes Ausgangssignal, welches den Wert "1" annimmt, wenn das am Eingangspol 1 anliegende Signal größer ist als das von der Summierstufe 4 kommende Signal. Dieses Ausgangssignal entspricht den in den Fig. 4b und 5b gezeigten diskreten Signalen und ist dementsprechend zur Weiterverarbeitung geeignet. The comparator 2 supplies a discrete output signal which assumes the value "1" if the signal present at the input pole 1 is greater than the signal coming from the summing stage 4 . This output signal corresponds to the discrete signals shown in FIGS. 4b and 5b and is accordingly suitable for further processing.

Fig. 7 zeigt eine gegenüber Fig. 6 alternative Ausführungsform einer Auswerteschaltung. Der Unterschied gegenüber Fig. 6 besteht darin, dass die Verzögerungsschaltung 3 und die Summierstufe 4 durch eine Reihenschaltung aus einem Allpass 5 und einem Tiefpass 6 ersetzt ist, wobei der Tiefpass 6 dem Allpass 5 nachgeschaltet ist. FIG. 7 shows an alternative embodiment of an evaluation circuit compared to FIG. 6. The difference compared to FIG. 6 is that the delay circuit 3 and the summing stage 4 are replaced by a series circuit comprising an allpass 5 and a lowpass 6 , the lowpass 6 being connected downstream of the allpass 5 .

Der Allpass 5 ist bevorzugt ein Allpass zweiter Ordnung, in welchen zudem ein Invertierer integriert ist. Ein Allpass zweiter Ordnung erbringt noch nicht die erfindungsgemäß benötigte Verzögerung und hat zudem die Eigenschaft, die Amplitude höherer Frequenzen gegenüber Amplituden niedriger Frequenzen anzuheben. The allpass 5 is preferably a second-order allpass in which an inverter is also integrated. A second-order all-pass does not yet provide the delay required according to the invention and also has the property of increasing the amplitude of higher frequencies compared to amplitudes of lower frequencies.

Der Tiefpass 6 besitzt wiederum einen integrierten Invertierer, dämpft die zuvor vom Allpass 5 verstärkten höheren Frequenzanteile und bewirkt zudem eine zusätzliche Verzögerung. Gleichzeitig bewirkt der Tiefpass 6 eine Erhöhung des Gleichanteils des ihm zugeführten Signals um den Betrag U_d. The low pass 6 in turn has an integrated inverter, attenuates the higher frequency components previously amplified by the all pass 5 and also causes an additional delay. At the same time, the low pass 6 increases the DC component of the signal supplied to it by the amount U _d .

Insofern erbringen Allpass 5 und Tiefpass 6 gemeinsam die erfindungsgemäß benötigte Verzögerung sowie die erfindungsgemäß benötigte Erhöhung des Gleichanteils, ohne dass aufwendige Bauteile, wie beispielsweise ein Allpass 6. Ordnung, benötigt würden. In this respect, Allpass 5 and Lowpass 6 together provide the delay required according to the invention and the increase in the direct component required according to the invention without complex components, such as an Allpass 6 . Okay, would be needed.

Die Verarbeitung der beiden am Komparator 2 anliegenden Signale erfolgt in gleicher Weise wie bezüglich Fig. 6 bereits erläutert. The two signals present at the comparator 2 are processed in the same way as already explained with reference to FIG. 6.

Fig. 8 zeigt ein Blockschaltbild einer weiteren Variante einer Auswerteschaltung, die zur Durchführung der ersten erfindungsgemäßen Lösungsvariante auf digitaler Basis geeignet ist. Fig. 8 is a block diagram showing a further variant of an evaluation circuit which is suitable for implementing the first variant of the solution according to the invention on a digital basis.

Am Eingangspol 1 der Auswerteschaltung liegt beispielsweise wiederum das Ausgangssignal einer (nicht dargestellten) Differenzverstärkerstufe an. Dieses Signal entspricht in der Terminologie dieser Anmeldung dem "Empfangssignal". The output signal of a differential amplifier stage (not shown) is in turn present at input pole 1 of the evaluation circuit. In the terminology of this application, this signal corresponds to the "receive signal".

Das Empfangssignal wird einem A/D-Wandler 7 zugeführt, welcher die in Abhängigkeit vom Empfangssignal generierten Digitalwerte einem Speicher 8 zur Verfügung stellt. Der Speicher 8 ist als Ring- oder FIFO- Speicher ausgebildet, so dass in ihm jeweils die aktuellsten, vom A/D- Wandler 7 gelieferten Werte gespeichert werden können. The received signal is fed to an A / D converter 7 , which makes the digital values generated as a function of the received signal available to a memory 8 . The memory 8 is designed as a ring or FIFO memory, so that the most current values supplied by the A / D converter 7 can be stored in it.

Der Speicher 8 wird gleichzeitig an zwei unterschiedlichen Speicherpositionen ausgelesen, wobei die beiden, von diesen beiden Speicherpositionen herrührenden Werte jeweils einem Eingang einer digitalen Subtraktionsstufe 9 zugeführt werden, in welcher die beiden Werte voneinander subtrahiert werden. The memory 8 is read out simultaneously at two different memory positions, the two values originating from these two memory positions being fed to an input of a digital subtraction stage 9 , in which the two values are subtracted from one another.

Der Ausgang der Subtraktionsstufe 9 beaufschlagt einen ersten Eingang eines Digitalkomparators 10, dessen zweiter Eingang mit einem festen Schwellwert belegt ist, welcher durch einen entsprechend ausgebildeten Baustein 11 zur Verfügung gestellt wird. The output of the subtraction stage 9 acts on a first input of a digital comparator 10 , the second input of which is assigned a fixed threshold value, which is provided by an appropriately designed component 11 .

Der Digitalkomparator 10 liefert immer dann ein Ausgangssignal vom Wert "1", wenn der von der digitalen Subtraktionsstufe 9 kommende Wert größer ist als der vom Baustein 11 gelieferte Schwellwert. Dementsprechend ist das Ausgangssignal des Digitalkomparators 10 zur Weiterverarbeitung geeignet. The digital comparator 10 always delivers an output signal of the value "1" when the value coming from the digital subtraction stage 9 is greater than the threshold value supplied by the module 11 . Accordingly, the output signal of the digital comparator 10 is suitable for further processing.

Fig. 9a bis c veranschaulichen mögliche Signalverläufe, wie sie in einer Auswerteschaltung gemäß Fig. 8 auftreten können. Fig. 9a-c illustrate possible waveforms which can occur in an evaluation circuit of FIG. 8.

Mit durchgezogener Linie ist in Fig. 9a der zeitliche Verlauf von Werten gezeigt, welche von einer ersten Speicherposition des Speichers 8 herrühren. Dieses Signal ist in Fig. 9a mit X" bezeichnet. Mit gestrichelter Linie ist dementsprechend der zeitliche Verlauf der Werte veranschaulicht, welcher von einer zweiten Speicherposition des Speichers 8 ausgelesen werden. Dieses Signal ist mit Y" bezeichnet. The continuous course of values in FIG. 9 a is shown by a solid line, which originate from a first storage position of the storage 8 . This signal is designated by X "in FIG. 9a. The dashed line accordingly shows the course of the values over time, which is read from a second memory position of the memory 8. This signal is designated by Y".

Fig. 9a kann entnommen werden, dass das Signal Y" gegenüber dem X" verzögert ist, was bedeutet, dass die Werte des Signals X" von einer aktuelleren Speicherposition ausgelesen werden als die Werte des Signals Y". FIG. 9a it can be seen that the signal Y "with respect to the X" is delayed, which means that the values of the signal X "are read out from a more current memory position as the values of the signal Y".

Der Verlauf beider Signale X" und Y" zeigt entsprechend Fig. 1a drei mal drei Einzelimpulse, die von drei unterschiedlichen Empfangskanälen eines Lichtgitters herrühren. Im Beispiel gemäß Fig. 9a ist die Amplitude der Einzelpulse jeweils gleich hoch, die Gleichanteile schwanken jedoch je nach Empfangskanal. Das in Verbindung mit den Fig. 8 und 9 erläuterte Verfahren funktioniert jedoch ebenso, wenn von den verschiedenen Empfangskanälen Einzelpulse geliefert werden, die sich in ihrer Amplitude voneinander unterscheiden. The course of both signals X "and Y" shows three times three individual pulses corresponding to FIG. 1a, which originate from three different reception channels of a light grid. In the example according to FIG. 9a, the amplitude of the individual pulses is the same in each case, but the DC components fluctuate depending on the reception channel. However, the method explained in connection with FIGS. 8 and 9 also works if individual pulses are supplied from the different reception channels which differ in their amplitude from one another.

In der digitalen Subtraktionsstufe 9 gemäß Fig. 8 wird die Differenz zwischen den Signalen X" und Y" gebildet, und das sich hieraus ergebende Differenzsignal ist in Fig. 9b gezeigt. Für jeden Einzelpuls ergibt sich dementsprechend ein 1,5 Perioden umfassender, im wesentlichen sinusförmiger Verlauf, wobei die positive Maximalamplitude dieses Verlaufs größer ist als dessen negative Maximalamplitude. The difference between the signals X "and Y" is formed in the digital subtraction stage 9 according to FIG. 8, and the difference signal resulting therefrom is shown in FIG. 9b. Accordingly, an essentially sinusoidal curve comprising 1.5 periods results for each individual pulse, the positive maximum amplitude of this curve being greater than its negative maximum amplitude.

Mittels des Digitalkomparators 10 (Fig. 8) wird nun untersucht, wann das Signal gemäß Fig. 9b einen Schwellwert U_S überschreitet. In denjenigen Zeitspannen, in denen die genannte Bedingung zutrifft, generiert der Digitalkomparator 10 ein Ausgangssignal vom Wert "1", in den restlichen Zeiträumen besitzt das Ausgangssignal des Digitalkomparators 10 den Wert "0". The digital comparator 10 ( FIG. 8) is now used to examine when the signal according to FIG. 9b exceeds a threshold value U _S. In those periods in which the condition mentioned applies, the digital comparator 10 generates an output signal of the value "1", in the remaining periods the output signal of the digital comparator 10 has the value "0".

Das Ausgangssignal des Digitalkomparators 10 ist in Fig. 9c veranschaulicht. Diesem Signal kann entnommen werden, dass pro Einzelpuls gemäß Fig. 9a exakt ein Impuls geliefert wird, was zeigt, dass das beschriebene Verfahren zur zuverlässigen Erkennung von Einzelpulsen geeignet ist, und zwar unabhängig von deren Amplitude und deren Gleichanteil. Bezugszeichenliste 1 Eingangspol
2 Komparator
3 Verzögerungsschaltung
4 Summierstufe
5 Allpass
6 Tiefpass
7 A/D-Wandler
8 Speicher
9 digitale Subtraktionsstufe
10 Digitalkomparator
11 Baustein
The output signal of the digital comparator 10 is illustrated in Fig. 9c. It can be seen from this signal that exactly one pulse is delivered per individual pulse according to FIG. 9a, which shows that the described method is suitable for the reliable detection of individual pulses, regardless of their amplitude and their DC component. Reference symbol list 1 input pole
2 comparator
3 delay circuit
4 summation level
5 all pass
6 low pass
7 A / D converter
8 memories
9 digital subtraction level
10 digital comparator
11 building block

Claims

1. A method for processing a received signal from an optoelectronic sensor, in particular a light grid, characterized in that
that the received signal with different delays is fed to a detection circuit ( 9 , 10 , 11 ) which subtracts the two differently delayed signals (X ", Y") and examines the difference signal thus obtained to determine whether it exceeds or exceeds a predetermined threshold value below,
wherein a detection signal is generated which indicates when the predetermined threshold value is exceeded or undershot.

2. The method according to claim 1, characterized in that the received signal is fed to an A / D converter ( 7 ) and the output signal values supplied by the A / D converter ( 7 ) are stored in a memory ( 8 ).

3. The method according to claim 2, characterized in that at least those values are always stored in the memory ( 8 ) that were supplied by the A / D converter ( 7 ) within a predetermined period of time before the respective current time.

4. The method according to claim 3, characterized in that the time period corresponds at least to the delay difference between the two signals supplied to the detection circuit ( 9 , 10 , 11 ).

5. The method according to any one of claims 3 or 4, characterized, that the delay difference is about half the Single pulse width of the received signal corresponds.

6. The method according to any one of claims 2 to 5, characterized in that the two of the detection circuit ( 9 , 10 , 11 ) supplied, differently delayed signals (X ", Y") are generated by reading out the memory ( 8 ).

7. The method according to claim 6, characterized in that the reading of the memory ( 8 ) for both signals (X ", Y") takes place at different memory positions which correspond to different times of the signal supplied by the A / D converter ( 7 ).

8. The method according to claim 7, characterized in that the time difference between the two times corresponds to the delay difference between the two signals supplied to the detection circuit ( 9 , 10 , 11 ).

9. The method according to any one of claims 6 to 8, characterized, that the subtraction of the two differently delayed digital Signals (X ", Y") is carried out digitally.

10. The method according to any one of the preceding claims, characterized in that the difference signal obtained by the subtraction is fed to a digital comparator ( 10 ) which compares the difference signal with the threshold value.

11. The method according to claim 10, characterized, that the threshold is non-zero.

12. The method according to any one of claims 10 to 11, characterized in that the output signal of the digital comparator ( 10 ) is used for further processing.

13. A method for processing a received signal from an optoelectronic sensor, in particular a light grid, characterized in that the received signal is supplied to the two inputs of a comparator circuit ( 2 ) with mutually different delays and with mutually different equal components, and the comparator circuit ( 2 ) emits a detection signal , which indicates when one of the signals at the comparator circuit ( 2 ) is larger than the other.

14. The method according to claim 13, characterized, that the difference between the two delays is about half corresponds to the single pulse width of the received signal.

15. The method according to any one of claims 13 or 14, characterized in that the received signal in the two input branches of the comparator circuit ( 2 ) is amplified to substantially the same extent.

16. The method according to any one of claims 13 to 15, characterized in that the output signal of the comparator circuit ( 2 ) is used for further processing.

17. The method according to any one of the preceding claims, characterized, that the individual pulses of the received signal are essentially one Have a sinus shape.

18. The method according to any one of the preceding claims, characterized, that the output signal of a Differential amplifier is used to which a differential, from optoelectronic sensor generated signal is applied.

19. Evaluation circuit for processing a received signal from an optoelectronic sensor, in particular a light grid, characterized in that
that the received signal is applied to an input of a comparator ( 2 ) via a first and a second signal branch,
wherein at least one signal branch has a delay circuit ( 3 ; 5 , 6 ) which causes the received signal to be present at the two inputs of the comparator ( 2 ) with different delays, and
wherein at least one signal branch has an offset circuit ( 4 ; 6 ) which causes the received signal with different equal components to be present at the two inputs of the comparator ( 2 ), the output signal of which acts on a further processing circuit.

20. The apparatus according to claim 19, characterized in that the delay circuit ( 3 ; 5 , 6 ) and the offset circuit are provided in the same signal branch.

21. The apparatus according to claim 20, characterized in that the delay circuit and the offset formwork are realized by an all-pass ( 5 ) connected in series with a low-pass filter ( 6 ).

22. The apparatus according to claim 21, characterized in that the all-pass ( 5 ) as an all-pass 2 . Order is formed with an integrated inverter.

23. Device according to one of claims 21 or 22, characterized in that the low-pass filter ( 6 ) has an integrated inverter.

24. Device according to one of claims 21 to 23, characterized in that the low pass ( 6 ) is connected downstream of the all pass.

25. Evaluation circuit for processing a received signal from an optoelectronic sensor, in particular a light grid, characterized in that
that the received signal acts on an A / D converter ( 7 ), the output signal of which is present in a memory ( 8 ),
that output signals (X ", Y") of the memory ( 8 ) are applied to the two inputs of a digital subtraction stage ( 9 ),
that the output signal of the subtraction stage ( 9 ) acts on an input of a digital comparator ( 10 ), at the other input of which a fixed threshold value is present, and
that the output signal of the digital comparator ( 10 ) acts on a further processing circuit.