-
Stand der Technik
-
Die vorliegende Erfindung betrifft eine Schaltungsanordnung und insbesondere eine Schaltungsanordnung für ein Fahrzeug.
-
Aus dem Stand der Technik sind Schaltungsanordnungen bekannt, bei welchen Halbleiterschalter mit parallel wirkenden Body-Dioden in einer sogenannten „back-to-back“ Anordnung antiseriell verschaltet sind, um einen Stromfluss in beiden möglichen Flussrichtungen unterbinden zu können.
-
Eine hierbei einsetzbare „common-source“-Topologie, bei welcher die Source-Anschlüsse zweier antiseriell verschalteter Halbeleiterschalter verbunden sind, hat den Vorteil, dass nur ein Referenzpotential für beide Halbleiterschalter benötigt wird. Sprich, es lässt sich beispielsweise eine Spannung (z. B. in Höhe von 10 V bis 18 V) gegenüber dem Referenzpotential erzeugen, welche von beiden Halbleiterschaltern als Gate-Source-Spannung genutzt werden kann.
-
Zudem sind aus dem Stand der Technik Leistungshalbleiterschalter bekannt, welche eingerichtet sind, besonders hohe Leistungen zu schalten, die beispielsweise durch Hochvoltspannungsquellen wie Traktionsbatterien von Fahrzeugen bereitgestellt werden. Auf Basis solcher Leistungshalbleiterschalter ist es vorteilhaft möglich, die Hochvoltspannungsquelle im Fehlerfall, insbesondere im Fall eines Kurzschlusses eines mit der Hochvoltspannungsquelle verbundenen Verbrauchers, besonders schnell von dem Verbraucher zu trennen.
-
DE102017119949A1 beschreibt einen Halbleiterschalter mit mehreren Gate-Zuleitungen, wobei jedes der Gates induktiv mit einer Induktivität in einer Leistungsschaltung gekoppelt ist. Ein Steueranschluss ist eingerichtet, eine bestimmte Common-Source-Induktivität, die an ein Einschalten angepasst ist, und eine bestimmte Common-Source-Induktivität aufzuweisen, die an ein Abschalten angepasst ist. Die Verwendung von unabhängigen Common-Source-Induktivitäten zum Einschalten und Abschalten ermöglicht die Vorrichtung derart anzupassen, dass eine induktive Spannungsübersteigung reduziert wird.
-
Offenbarung der Erfindung
-
Die vorliegende Erfindung schlägt eine Schaltungsanordnung vor, welche einen ersten Halbleiterschalter, einen zweiten Halbleiterschalter, einen ersten Gate-Treiber, einen zweiten Gate-Treiber, eine elektrische Energiequelle (nachfolgend auch verkürzt „Energiequelle“ genannt), eine elektrische Komponente (nachfolgend auch verkürzt „Komponente“ genannt), eine Spannungsquelle, eine Induktivität und einen Tiefpass aufweist, wobei der Tiefpass vorzugsweise als RC-Tiefpass ausgebildet ist.
-
Der erste Gate-Treiber ist eingerichtet, den ersten Halbleiterschalter anzusteuern und der zweite Gate-Treiber ist eingerichtet, den zweiten Halbleiterschalter anzusteuern, wobei die beiden Gate-Treiber wiederum beispielsweise mittels einer gemeinsamen Steuereinheit oder mittels getrennter Steuereinheiten angesteuert werden.
-
Der erste Halbleiterschalter und der zweite Halbleiterschalter sind antiseriell zueinander (auch „back to back“-Anordnung genannt) in einem Pfad eines Stromkreises aus der elektrischen Energiequelle und der elektrischen Komponente angeordnet, indem ihre jeweiligen Source-Anschlüsse über die Induktivität elektrisch miteinander verbunden sind. Eine solche Konfiguration wird auch als „common-source“-Konfiguration bezeichnet. Es sei darauf hingewiesen, dass der Pfad, in dem die beiden Halbleiterschalter angeordnet sind, ein negativer Strompfad (d. h., ein Strompfad, welcher mit einem negativen Potential der Energiequelle verbunden ist) und/oder ein positiver Strompfad (d. h., ein Strompfad, welcher mit dem positiven Potential der Energiequelle verbunden ist) sein kann.
-
Es sei zudem darauf hingewiesen, dass entweder ein Drain-Anschluss des ersten Halbleiterschalters oder ein Drain-Anschluss des zweiten Halbleiterschalters näher am negativen Potential liegen kann als der Drain-Anschluss des jeweils anderen Halbleiterschalters. Mit anderen Worten ist eine Anordnungsreihenfolge für den ersten Halbleiterschalter und den zweiten Halbleiterschalter innerhalb des Stromkreises beliebig wählbar.
-
Die antiserielle Verschaltung der beiden Halbleiterschalter ist insbesondere für eine Stromkreisunterbrechung in beide möglichen Flussrichtungen des Stroms im Stromkreis vorgesehen, da häufig leistungslos angesteuerte Halbleiterschalter wie MOSFETs eingesetzt werden, welche aufgrund ihrer Body-Diode nur in eine Flussrichtung sperren können. Die antiseriell angeordneten Halbleiterschalter bilden somit vorteilhaft einen einzelnen topologischen bidirektionalen Schalter aus, wobei die beiden Halbleiterschalter vorzugsweise stets gleichzeitig in den gleichen Schaltzustand (offen oder geschlossen) versetzt werden, ohne jedoch hierauf eingeschränkt zu sein.
-
Der erste Halbleiterschalter und der zweite Halbleiterschalter sind dementsprechend auf dieser Basis eingerichtet, mittels einer Ansteuerung ihrer jeweiligen Gate-Anschlüsse durch ihre jeweiligen Gate-Treiber den Stromkreis zu schließen und zu unterbrechen.
-
Des Weiteren ist ein erster Anschluss der Spannungsquelle, welcher auf einem vordefinierten Referenzpotential liegt, mit dem Source-Anschluss des zweiten Halbleiterschalters verbunden. Zudem ist der erste Anschluss der Spannungsquelle über die Induktivität mit dem Source-Anschluss des ersten Halbleiterschalters verbunden.
-
Die Spannungsquelle ist eingerichtet, wenigstens den ersten Gate-Treiber mit Spannung zu versorgen, wobei der Tiefpass zwischen die Spannungsquelle und den ersten Gate-Treiber geschaltet ist. Die Schaltungsanordnung ist auf Basis des Tiefpasses eingerichtet, eine Auswirkung eines überstrombedingten Spannungsabfalls über der Induktivität (verursacht durch eine hohe Stromänderungsrate im Stromkreis) auf die Gate-Spannung des ersten Halbleiterschalters im Wesentlichen zu kompensieren. Unter einem Überstrom soll insbesondere ein Strom verstanden werden, welcher durch einen Fehler in der erfindungsgemäßen Schaltungsanordnung hervorgerufen wird und dessen Höhe und insbesondere dessen Änderungsgeschwindigkeit (d. h., dessen Stromgradient) z. B. kurzschlussbedingt höher sind, als in einem Normalbetrieb der Schaltungsanordnung vorgesehen bzw. zulässig ist.
-
Der Spannungsabfall über der Induktivität ergibt sich somit aus der schnellen Änderung des Stroms (di/dt) und/oder der Höhe des Stroms, welcher im Fehlerfall fließt.
-
Eine sich hieraus potenziell ergebende Spannungsüberhöhung, insbesondere eine Spannungsspitze in der Versorgungsspannung des ersten Gate-Treibers, welche dementsprechend zu einer Spannungsspitze in der Gate-Source-Spannung (kurz: Gate-Spannung) des ersten Halbleiterschalters führen kann, wird erfindungsgemäß durch den eingesetzten Tiefpass gefiltert bzw. gepuffert, sodass sich die Spannungssitze nicht oder nur in abgeschwächter Form am Gate-Anschluss ersten Halbleiterschalter auswirkt. Neben einer allgemein unerwünschten Änderung der Gate-Spannung aufgrund des Einflusses der Induktivität im Überstromfall, lässt sich auch eine Beschädigung des ersten Hableiterschalters durch die erfindungsgemäße Schaltungsanordnung bei besonders hohen auftretenden Spannungsspitzen vermeiden.
-
Die vorliegende Erfindung ist somit besonders vorteilhaft in Schaltungskonfigurationen einsetzbar, in welchen sich u. a. aufgrund einer Aufbau- und Verbindungstechnik und/oder eines Schaltungslayouts eine Induktivität zwischen dem Source-Anschluss des ersten Halbleiterschalters und der Anbindung der Spannungsquelle nicht in ausreichendem Maße vermeiden lässt, wodurch sich die Induktivität wie vorstehend beschrieben negativ auswirken kann.
-
Zudem ermöglicht die vorliegende Erfindung eine besonders flexible und kostengünstige Auslegung einer common-source-basierten Schaltungsanordnung, da potenziell störende Induktivitäten in gewissem Rahmen in Kauf genommen und/oder bewusst zugelassen werden können.
-
Die Unteransprüche zeigen bevorzugte Weiterbildungen der Erfindung.
-
In einer vorteilhaften Ausgestaltung der vorliegenden Erfindung ist der zweite Gate-Treiber eingerichtet, ebenfalls über die Spannungsquelle versorgt zu werden, mit welcher der erste Gate-Treiber versorgt wird, wodurch eine besonders kostengünstige Auslegung einer common-source-basierten Schaltungsanordnung ermöglicht wird. Alternativ ist es möglich, dass die Spannungsquelle eine erste Spannungsquelle ist und der zweite Gate-Treiber eingerichtet ist, über eine zweite Spannungsquelle versorgt zu werden, deren erster Anschluss ebenfalls zwischen den jeweiligen Source-Anschlüssen der beiden Halbleiterschalter angebunden ist und somit auf demselben Referenzpotential liegt. Eine solche Verwendung von separaten Spannungsquellen für die jeweiligen Gate-Treiber kann zu einer Vermeidung oder einer Reduzierung einer unerwünschten Induktivität zwischen jeweiligen Source-Anschlüssen der Halbleiterschalter und den ersten Anschlüssen ihrer jeweiligen Spannungsquellen beitragen, da durch die separaten Spannungsquellen eine hinsichtlich der Induktivität optimierte Anbindung an die jeweiligen Source-Anschlüsse ermöglicht wird.
-
Besonders vorteilhaft ist der Tiefpass ein erster Tiefpass, während der zweite Gate-Treiber eingerichtet ist, über einen zweiten Tiefpass mit Spannung versorgt zu werden. Dies ist sowohl im Zusammenhang mit der Nutzung einer einzelnen Spannungsquelle für beide Gate-Treiber, als auch im Zusammenhang mit einer Nutzung separater Spannungsquellen für jeden der Gate-Treiber vorteilhaft einsetzbar. Auf diese Weise lassen sich induktivitätsbedingte, unerwünschte Spannungserhöhungen bzw. Spannungsspitzen in den Spannungsversorgungen der jeweiligen Gate-Treiber vermeiden bzw. reduzieren, wodurch eine besonders hohe Zuverlässigkeit der erfindungsgemäßen Schaltungsanordnung erreicht werden kann, da die jeweiligen Gate-Spannungen unabhängig von einer jeweiligen Flussrichtung des Stroms im Stromkreis vorteilhaft stabilisiert werden. Alternativ oder zusätzlich sind der erste Tiefpass und/oder der zweite Tiefpass in Abhängigkeit einer maximal zu erwartenden Stromänderungsrate im Stromkreis und in Abhängigkeit der sich jeweils auswirkenden Induktivität ausgelegt. Dadurch lässt sich u. a. der Vorteil erzielen, dass keine unnötig langen Verzögerungen beim Einschalten der Spannungsversorgung der Gate-Treiber aufgrund des oder der Tiefpässe hervorgerufen werden. Zudem ist es möglich, dass in Abhängigkeit einer Flussrichtung des Stroms im Stromkreis unterschiedliche maximal zu erwartende Stromänderungsraten vorliegen können, sodass die Tiefpässe vorteilhaft zusätzlich in Abhängigkeit der Stromrichtung ausgelegt werden.
-
Gemäß vorstehender Beschreibung ist es möglich, dass die Induktivität eine erste Induktivität ist und dass eine Spannungsquelle, welche eingerichtet ist, den zweiten Gate-Treiber zu versorgen, über eine zweite Induktivität mit dem Source-Anschluss des zweiten Halbleiterschalters verbunden ist. Die Spannungsquelle ist, wie ebenfalls vorstehend beschrieben, entweder eine gemeinsame Spannungsquelle für den ersten und den zweiten Halbleiterschalter oder eine von der ersten Spannungsquelle für den ersten Halbleiterschalter abweichende zweite Spannungsquelle. Insbesondere, aber nicht ausschließlich, aufgrund einer Aufbau- und Verbindungstechnik ist es möglich, dass sich beide Source-Anschlüsse nicht mit einer ausreichend geringen Induktivität mit der oder den Spannungsquellen verbinden lassen.
-
In einer weiteren vorteilhaften Ausgestaltung der vorliegenden Erfindung ist die Spannungsquelle eine unabhängig von der elektrischen Energiequelle bereitgestellte Spannungsquelle (z. B. eine Batterie wie eine 12 V Batterie in Verbindung mit einem DC/DC-Wandler) oder eine aus der elektrischen Energiequelle abgeleitete Spannungsquelle (z. B. eine Ladungspumpe).
-
Die vorliegende Erfindung lässt sich wie vorstehend beschrieben besonders vorteilhaft im Zusammenhang mit unerwünscht vorliegenden Induktivitäten, also parasitären Induktivitäten (z. B. aufgrund einer Aufbau- und Verbindungstechnik und/oder eines Schaltungslayouts, usw.) einsetzen. Alternativ oder zusätzlich ist es möglich, die vorliegende Erfindung vorteilhaft im Zusammenhang mit Induktivitäten einzusetzen, die als diskretes Bauelement und/oder als Spule und/oder als Induktivität einer Leitung und/oder eines Leitungsabschnitts des Stromkreises und/oder als Induktivität eines Drain-Source-Kanals und/oder einer Leiterbahn einer Leiterplatte ausgebildet sind.
-
Besonders vorteilhaft sind der erste Halbleiterschalter und/oder der zweite Halbleiterschalter jeweils ein Leistungshalbleiterschalter und/oder ein MOSFET. Alternativ oder zusätzlich ist es denkbar, dass die Halbleiterschalter jeweils als IGBT und/oder als JFET ausgebildet sind. Alternativ oder zusätzlich sind die Halbleiterschalter jeweils ein Si, ein SiC, oder ein GaN basierter Halbleiterschalter und/oder ein toplogischer Halbleiterschalter, welcher aus einer Vielzahl parallelgeschalteter Einzelhalbleiterschalter ausgebildet ist. Insbesondere durch die Parallelschaltung mehrerer Einzelhableiterschalter ist es möglich, dass sich unerwünschte Induktivitäten bei der Verschaltung und/oder der Anbindung der parallelgeschalteten Halbleiterschalter ergeben, weshalb die erfindungsgemäße Schaltungsanordnung hier besonders vorteilhaft eingesetzt werden kann.
-
In einer weiteren vorteilhaften Ausgestaltung der vorliegenden Erfindung weist die Schaltungsanordnung zusätzlich wenigstens einen dritten Halbleiterschalter auf, dessen Source-Anschluss mit den Source-Anschlüssen des ersten Halbleiterschalters und des zweiten Halbleiterschalters verbunden ist und welcher eingerichtet ist, einen weiteren Stromkreis aus der elektrischen Energiequelle und einer weiteren elektrischen Komponente zu schließen und zu unterbrechen.
-
Weiter vorteilhaft ist ein für den dritten Halbleiterschalter vorgesehener dritter Gate-Treiber eingerichtet, mittels einer dritten Spannungsquelle versorgt zu werden, oder mittels einer Spannungsquelle versorgt zu werden, welche für den ersten Gate-Treiber und/oder für den zweiten Gate-Treiber vorgesehen ist. Alternativ oder zusätzlich ist ein Source-Anschluss des dritten Halbleiterschalters über eine dritte Induktivität mit der Spannungsquelle verbunden, welche für die Versorgung des dritten Gate-Treibers vorgesehen ist. Weiter alternativ oder zusätzlich ist ein dritter Tiefpass zwischen die Spannungsquelle, welche für die Versorgung des dritten Gate-Treibers vorgesehen ist, und den dritten Gate-Treiber geschaltet. Ferner ist es möglich, analog zu den vorstehend beschriebenen Halbleiterschaltern und ihren jeweils korrespondierenden Komponenten, einen vierten oder weitere Halbleiterschalter innerhalb der erfindungsgemäßen Schaltungsanordnung einzusetzen, welche für eine weitere common-source-Anordnung und/oder für ein Schalten weiterer Stromkreise eingesetzt werden können.
-
Die elektrische Energiequelle ist bevorzugt eine Batterie und insbesondere bevorzugt eine Traktionsbatterie eines Fahrzeugs. Alternativ oder zusätzlich ist die elektrische Komponente ein Bordnetz eines Fahrzeugs und/oder ein Motor, insbesondere ein Antriebsmotor eines solchen Fahrzeugs und/oder eine Ladevorrichtung. Weiter alternativ oder zusätzlich ist die Schaltungsanordnung eingerichtet, Spannungen bis zu 400 V, bevorzugt bis zu 800 V und insbesondere bevorzugt bis zu 1000 V zu schalten.
-
Kurze Beschreibung der Zeichnungen
-
Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die begleitende Zeichnung im Detail beschrieben. Dabei zeigen:
- 1 eine beispielhafte Ausführungsform einer erfindungsgemäßen Schaltungsanordnung;
- 2 einen herkömmlichen Spannungsverlauf einer Gate-Spannung eines Halbleiterschalters; und
- 3 einen erfindungsgemäßen Spannungsverlauf einer Gate-Spannung eines Halbleiterschalters.
-
Ausführungsformen der Erfindung
-
1 zeigt eine beispielhafte Ausführungsform einer erfindungsgemäßen Schaltungsanordnung, wobei die Schaltungsanordnung hier eine Schaltungsanordnung für ein Fahrzeug ist.
-
Die Schaltungsanordnung umfasst einen ersten (Leistungs-) MOSFET 10 und einen zweiten (Leistungs-) MOSFET 15, deren jeweilige Source-Anschlüsse 12, 17 über eine erste parasitäre Induktivität 60 und eine zweite parasitäre Induktivität 65 zum Ausbilden einer common-source-Konfiguration verbunden sind. Auf Basis dieser Konfiguration sind der erste MOSFET 10 und der zweite MOSFET 15 eingerichtet, mittels einer Ansteuerung ihrer jeweiligen Gate-Anschlüsse 13, 18 durch ihre jeweiligen Gate-Treiber 20, 25 einen Stromkreis zu schließen und zu unterbrechen, welcher durch eine Batterie 30 und ein Bordnetz 40 des Fahrzeugs ausgebildet ist. Der erste Gate-Treiber 20 der Schaltungsanordnung ist eingerichtet, den ersten MOSFET 10 anzusteuern und der zweiter Gate-Treiber 25 ist eingerichtet, den zweiten MOSFET 15 anzusteuern.
-
Für eine allpolige Unterbrechung des Stromkreises ist zusätzlich ein Schalter S1 vorgesehen, welcher hier als elektromechanischer Schalter ausgebildet ist.
-
Ein erster Anschluss 52 einer Spannungsquelle 50, welche eine unabhängig (d. h., isoliert) von der Batterie 30 ausgebildete Spannungsquelle ist, ist über die Induktivitäten 60, 65 jeweils mit dem Source-Anschluss 12 des ersten MOSFET 10 und dem Source-Anschluss 17 des zweiten MOSFET 15 verbunden.
-
Ein zweiter Anschluss 54 der Spannungsquelle 50 ist jeweils mit einem ersten Tiefpass 70 und einem zweiten Tiefpass 75 verbunden, welche jeweils als RC-Tiefpässe ausgebildet sind.
-
Der erste Gate-Treiber 20 und der zweite Gate-Treiber 25 sind eingerichtet, mittels der Spannungsquelle 50 gemeinsam versorgt zu werden, wobei die Tiefpässe 70, 75 jeweils zwischen die Spannungsquelle 50 und die beiden Gate-Treiber 20, 25 geschaltet sind.
-
Die Schaltungsanordnung ist auf Basis der beiden Tiefpässe 70, 75 eingerichtet, eine Auswirkung kurzschlussbedingter Spannungsabfälle über den Induktivitäten 60, 65 auf die jeweiligen Gate-Spannungen der beiden MOSFET 10, 15 im Wesentlichen zu kompensieren. Hierfür sind die beiden Tiefpässe 70, 75 derart ausgelegt, dass sie auf jeweils zu erwartende maximale Stromgradienten in einer jeweiligen Flussrichtung des Stroms im Stromkreis angepasst sind.
-
Darüber hinaus weist die erfindungsgemäße Schaltungsanordnung einen dritten MOSFET 90 auf, welcher eingerichtet ist, über einen dritten Gate-Treiber 27 angesteuert zu werden, wobei der dritte Gate-Treiber 27 über eine weitere Spannungsquelle 80 versorgt wird. Der dritte MOSFET 90 ist zum Schalten eines weiteren Stromkreises vorgesehen, welcher durch die Batterie 30 und eine DC-Ladevorrichtung 100 ausgebildet ist. Zur allpoligen Unterbrechung des weiteren Stromkreises ist ein Schalter S2 vorgesehen, welcher hier ebenfalls als elektromechanischer Schalter ausgebildet ist.
-
Da ein Source-Anschluss 92 des dritten MOSFET 90 über eine dritte (parasitäre) Induktivität 67 mit einem ersten Anschluss 82 der weiteren Spannungsquelle 80 verbunden ist, ist hier ein dritter Tiefpass 77 zwischen die weitere Spannungsquelle 80 und den dritten Gate-Treiber 27 geschaltet, um kurzschlussbedingte Spannungsspitzen an einem Gate-Anschluss 94 des dritten MOSFET 90 zu minimieren.
-
2 zeigt einen herkömmlichen Spannungsverlauf einer Gate-Spannung eines Halbleiterschalters im Falle eines kurzschlussbedingten Spannungsabfalls über einer parasitären Induktivität ohne eine Verwendung der erfindungsgemäßen Schaltungsanordnung. Dieser Spannungsabfall zeigt sich als Spannungsspitze 110 im Kurvenverlauf von 2, welcher deutlich über die eigentliche Ein-Spannung von 18 V hinausgeht.
-
3 zeigt einen erfindungsgemäßen Spannungsverlauf einer Gate-Spannung eines Halbleiterschalters im Falle eines kurzschlussbedingten Spannungsabfalls über einer parasitären Induktivität bei einer Verwendung der erfindungsgemäßen Schaltungsanordnung. Aufgrund des erfindungsgemäß eingesetzten Tiefpasses zwischen der Spannungsquelle und dem Halbleiterschalter (siehe 1), wird die Spannungsspitze 110 (siehe 2) im Wesentlichen vollständig geglättet, wodurch ein besonders stabiler und sicherer Betrieb der Halbleiterschalter in der erfindungsgemäßen Schaltungsanordnung gewährleistet ist.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- DE 102017119949 A1 [0005]
