DE102022210688A1 - Speichergerät und betriebsverfahren dafür - Google Patents

Speichergerät und betriebsverfahren dafür Download PDF

Info

Publication number
DE102022210688A1
DE102022210688A1 DE102022210688.1A DE102022210688A DE102022210688A1 DE 102022210688 A1 DE102022210688 A1 DE 102022210688A1 DE 102022210688 A DE102022210688 A DE 102022210688A DE 102022210688 A1 DE102022210688 A1 DE 102022210688A1
Authority
DE
Germany
Prior art keywords
storage device
memory
signal
target
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022210688.1A
Other languages
English (en)
Inventor
Jae-Woong JEONG
In Bo Shim
Na Yeong Kim
Dal Gon KIM
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102022210688A1 publication Critical patent/DE102022210688A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

Ein Speichergerät umfasst eine Speichersteuerung und eine Vielzahl von Speichervorrichtungen. Die Vielzahl von Speichervorrichtungen weist auf eine erste Speichervorrichtung, die mit der Speichervorrichtung gekoppelt ist, und eine n-te Speichervorrichtung, die in Reihe mit der ersten Speichervorrichtung gekoppelt ist, wobei n eine natürliche Zahl größer als 1 ist. Die Speichersteuerung ist eingerichtet, um an eine erste Speichervorrichtung ein Signal zu übertragen, das eine Ziel-ID umfasst, die eine ausgewählte Speichervorrichtung aus der Vielzahl von Speichervorrichtungen angibt. Jede Speichervorrichtung umfasst eine Vielzahl von Speicherchips, eine Schnittstelle, die eingerichtet ist, um das Signal auf der Grundlage der Ziel-ID weiterzuleiten, und einen Redriver, der eingerichtet ist, um das Signal derart umzuleiten, dass das Signal an eine andere Speichervorrichtung übertragen wird.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNG
  • Die vorliegende Anmeldung nimmt die Priorität der koreanischen Patentanmeldung Nr. 10-2021-0173983 gemäß 35 U.S.C. § 119(a) in Anspruch, die am 7. Dezember 2021 eingereicht wurde, die hierin durch Bezugnahme in ihrer Gesamtheit enthalten ist.
  • HINTERGRUND
  • Gebiet der Erfindung
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen allgemein ein Speichergerät und insbesondere ein Speichergerät, das eine Vielzahl von Speichervorrichtungen und eine Speichersteuerung umfasst.
  • Beschreibung des Standes der Technik
  • Ein Speichergerät kann Daten als Antwort auf eine Steuerung einer Hostvorrichtung, wie z.B. eines Computers oder eines Smartphones, speichern. Ein Speichergerät kann eine Speichervorrichtung, die Daten speichert, und eine Speichersteuerung, die das Speichergerät steuert, umfassen. Im Allgemeinen gibt es zwei Arten von Speichervorrichtungen: flüchtige Speichervorrichtungen und nichtflüchtige Speichervorrichtungen.
  • Flüchtige Speichervorrichtungen können Daten nur speichern, wenn sie mit Strom versorgt werden, und können die darin gespeicherten Daten verlieren, wenn keine Stromversorgung erfolgt. Beispiele für flüchtige Speichervorrichtungen umfassen einen statischen Direktzugriffsspeicher (Static Random Access Memory - SRAM) und einen dynamischen Direktzugriffsspeicher (Dynamic Random Access Memory - DRAM).
  • Nichtflüchtige Speichervorrichtungen können gespeicherte Daten auch dann beibehalten, wenn eine Stromversorgung unterbrochen oder blockiert ist. Beispiele für nichtflüchtige Speichervorrichtungen umfassen eine ROM (Read Only Memory) -Vorrichtung, eine PROM (Programmable ROM) -Vorrichtung, eine EPROM (Electrically Programmable ROM) -Vorrichtung, eine EEPROM (Electrically Erasable and Programmable ROM) -Vorrichtung und eine Flash-Speichervorrichtung.
  • ZUSAMMENFASSUNG
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung stellen ein Speichergerät mit einer Struktur zur Unterstützung einer Hochgeschwindigkeits-Eingabe/Ausgabe (E/A) und ein Verfahren zum Betreiben des Speichergeräts bereit.
  • Gemäß einer Ausführungsform kann ein Speichergerät umfassen eine erste Speichervorrichtung, die eine Schnittstelle, einen Redriver und ein oder mehrere Speicherzellenfelder umfasst, eine zweite Speichervorrichtung und eine Speichersteuerung, die derart eingerichtet ist, dass sie an die erste Speichervorrichtung ein Signal überträgt, das eine Zielkennung (ID) umfasst, die eine ausgewählte Speichervorrichtung angibt, wobei die Schnittstelle der ersten Speichervorrichtung derart eingerichtet ist, dass sie das Signal auf der Grundlage der Zielkennung verteilt bzw. weiterleitet, und wobei der Redriver derart eingerichtet ist, dass er das Signal von der Schnittstelle empfängt und das Signal derart umleitet, dass das Signal an die zweite Speichervorrichtung übertragen wird.
  • Gemäß einer Ausführungsform kann ein Speichergerät umfassen eine Vielzahl von Speichervorrichtungen, von denen jede ein oder mehrere Speicherchips bzw. Speicher-Dies umfasst, und eine Speichersteuerung, die derart eingerichtet ist, dass sie an eine erste Speichervorrichtung der Vielzahl von Speichervorrichtungen ein Signal überträgt, das eine Ziel-ID umfasst, die eine ausgewählte Speichervorrichtung unter der Vielzahl von Speichervorrichtungen angibt, wobei die erste Speichervorrichtung das Signal auf der Grundlage der Ziel-ID an den einen oder die mehreren Speicherchips in der ersten Speichervorrichtung oder an eine zweite Speichervorrichtung der Vielzahl von Speichervorrichtungen weiterleitet, wenn die erste Speichervorrichtung das Signal von der Speichersteuerung empfängt.
  • Gemäß einer Ausführungsform kann ein Verfahren zum Betreiben einer Speichervorrichtung eine Vielzahl von Speichervorrichtungen umfassen, wobei das Verfahren ein Empfangen eines Signals, das eine Ziel-ID umfasst, von einer Speichersteuerung durch eine erste Speichervorrichtung der Vielzahl von Speichervorrichtungen, wobei die Ziel-ID eine ausgewählte Speichervorrichtung angibt, und ein Umleiten des Signals an eine zweite Speichervorrichtung der Vielzahl von Speichervorrichtungen durch die erste Speichervorrichtung umfassen kann.
  • Figurenliste
    • 1 stellt ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 2 stellt ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 3 stellt eine Speichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 4 stellt einen Redriver gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 5 stellt einen Speicherchip gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 6 stellt einen Speicherblock gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 7 stellt eine Speichersteuerung gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 8 stellt ein Speicherkartensystem gemäß einer Ausführungsform der vorliegenden Offenbarung dar;
    • 9 stellt ein Solid-State-Drive (SSD) -System gemäß einer Ausführungsform der vorliegenden Offenbarung dar; und
    • 10 stellt ein Benutzersystem gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Spezifische strukturelle oder funktionelle Beschreibungen, die hier offenbart werden, sind lediglich veranschaulichend und dienen dem Zweck, Ausführungsformen gemäß dem Konzept der vorliegenden Offenbarung zu beschreiben. Die Ausführungsformen gemäß dem Konzept der vorliegenden Offenbarung können in verschiedenen Formen realisiert werden und sind nicht als auf die hier dargelegten Ausführungsformen beschränkt auszulegen.
  • 1 stellt ein Speichergerät 1000 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Das Speichergerät 1000 kann eine Speichervorrichtung 100 und eine Speichersteuerung 200 umfassen. In Ausführungsformen umfasst die Speichervorrichtung 100 eine Vielzahl von Speichervorrichtungen.
  • Das Speichergerät 1000 kann Daten als Antwort auf ein Steuern eines Host 2000 speichern. Beispiele für den Host 2000 umfassen ein Mobiltelefon, ein Smartphone, einen MP3-Player, einen Laptop, einen Desktop-Computer, einen Game-Player, eine Anzeigevorrichtung, einen Tablet-PC oder ein Infotainment-System im Fahrzeug.
  • Das Speichergerät 1000 kann gemäß einer Host-Schnittstelle, die einem Kommunikationsverfahren mit dem Host 2000 entspricht, als eine von verschiedenen Arten von Speichergeräten ausgeführt sein. Zum Beispiel kann das Speichergerät 1000 als ein Solid-State-Laufwerk (SSD), eine Multimedia Card in der Form einer Multimedia Card (MMC), einer embedded MMC (eMMC), einer Reduced-Size MMC (RS-MMC) oder einer Micro-MMC, eine Secure Digital Card in der Form einer Secure Digital (SD) Card, einer Mini-SD Card oder einer Micro-SD Card, eine USB(Universal Serial Bus)-Speichervorrichtung, eine UFS(Universal Flash Storage)-Speichervorrichtung, eine PCMCIA(Personal Computer Memory Card International Association)-Speichervorrichtung vom Kartentyp, eine PCI(Peripheral Component Interconnection)-Speichervorrichtung vom Kartentyp, eine PCI-Express(PCI-E)-Speichervorrichtung vom Kartentyp, eine CF(Compact Flash) Card, eine Smart Media Card oder ein Memory-Stick ausgeführt sein.
  • Das Speichergerät 1000 kann als eine von verschiedenen Arten von Baugruppen bzw. Packages ausgeführt sein. So kann das Speichergerät 1000 beispielsweise als Package-on-Package (POP), als Systemin-Package (SIP), als System-on-Chip (SOC), als Multi-Chip-Package (MCP), als Chip-on-Board (COB), als Wafer-Level-Fabricated-Package (WFP) oder als Wafer-Level-Stack-Package (WSP) ausgeführt sein.
  • Die Speichervorrichtung 100 kann Daten speichern oder gespeicherte Daten verwenden. Insbesondere kann die Speichervorrichtung 100 als Antwort auf eine Steuerung der Speichersteuerung 200 arbeiten. Die Speichervorrichtung 100 kann eine Vielzahl von Speicherchips umfassen, und jeder der Vielzahl von Speicherchips kann ein Speicherzellenfeld umfassen, das eine Vielzahl von Speicherzellen umfasst, die Daten speichern.
  • Jede der Speicherzellen kann als Single-Level Cell (SLC), die ein Datenbit speichert, als Multi-Level Cell (MLC), die zwei Datenbits speichert, als Triple-Level Cell (TLC), die drei Datenbits speichert, oder als Quad-Level Cell (QLC), die vier Datenbits speichert, ausgeführt sein.
  • Das Speicherzellenfeld kann eine Vielzahl von Speicherblöcken umfassen. Jeder der Speicherblöcke kann eine Vielzahl von Speicherseiten umfassen und jede der Speicherseiten kann eine Vielzahl von Speicherzellen umfassen. Die Seite kann eine Einheit zum Speichern von Daten in der Speichervorrichtung 100 oder zum Lesen von in der Speichervorrichtung 100 gespeicherten Daten sein.
  • Die Speichervorrichtung 100 kann beispielsweise als Double Data Rate Synchronous Dynamic Random Access Memory (DDR SDRAM), Low Power Double Data Rate4 (LPDDR4) SDRAM, Graphics Double Data Rate (GDDR) SDRAM, Low Power DDR (LPDDR), Rambus Dynamic Random Access Memory (RDRAM), NAND-Flash-Speicher, Vertikaler NAND-Flash-Speicher, NOR-Flash-Speicher, Resistiver Direktzugriffsspeicher (Resistive Random Access Memory - RRAM), Phasenwechsel-Direktzugriffsspeicher (PRAM), Magnetoresistiver Direktzugriffsspeicher (MRAM), Ferroelektrischer Direktzugriffsspeicher (FRAM) oder Spin-Transfer Torque Random Access Memory (STT-RAM) -Vorrichtung ausgeführt sein. In den hier vorgestellten Beispielen wird davon ausgegangen, dass es sich bei der Speichervorrichtung 100 um eine NAND-Flash-Speichervorrichtung handelt.
  • Die Speichervorrichtung 100 kann einen Befehl und eine Adresse von der Speichersteuerung 200 empfangen. Die Speichervorrichtung 100 kann eingerichtet sein, um auf einen Bereich zuzugreifen, der durch die empfangene Adresse in dem Speicherzellenfeld ausgewählt wurde. Ein Zugreifen auf den ausgewählten Bereich kann sich auf ein Durchführen einer Operation beziehen, die dem empfangenen Befehl auf den ausgewählten Bereich entspricht. Zum Beispiel kann die Speichervorrichtung 100 eine Schreiboperation (oder eine Programmieroperation), eine Leseoperation und eine Löschoperation durchführen. Die Programmieroperation kann eine Operation sein, bei der die Speichervorrichtung 100 Daten in den durch die Adresse ausgewählten Bereich schreibt. Die Leseoperation kann sich auf eine Operation beziehen, bei der die Speichervorrichtung 100 Daten aus dem durch die Adresse ausgewählten Bereich liest. Die Löschoperation kann sich auf eine Operation beziehen, bei der die Speichervorrichtung 100 Daten aus dem durch die Adresse ausgewählten Bereich löscht.
  • Die Speichersteuerung 200 kann allgemeine Betriebsabläufe des Speichergeräts 1000 steuern. Insbesondere kann die Speichersteuerung 200 Firmware (FW) ausführen, wenn das Speichergerät 1000 mit Strom versorgt wird. Die Firmware (FW) kann umfassen eine Host-Schnittstellenschicht (Host Interface Layer - HIL), die eine von dem Host 2000 eingegebene Anforderung empfängt oder eine Antwort an den Host 2000 ausgibt, eine Flash-Übersetzungsschicht (Flash Translation Layer - FTL), die eine Operation zwischen einer Schnittstelle des Hosts 2000 und einer Schnittstelle der Speichervorrichtung 100 verwaltet, und eine Flash-Schnittstellenschicht (Flash Interface Layer - FIL), die einen Befehl an die Speichervorrichtung 100 bereitstellt oder eine Antwort von der Speichervorrichtung 100 empfängt.
  • Die Speichersteuerung 200 kann Daten und eine logische Adresse (LA) von dem Host 2000 empfangen und die logische Adresse (LA) in eine physikalische Adresse (PA) übersetzen, die Adressen von Speicherzellen angeben, in denen Daten gespeichert werden sollen, die in der Speichervorrichtung 100 umfasst sind. Die logische Adresse (LA) kann eine logische Blockadresse (LBA) umfassen und die physikalische Adresse (PA) kann eine physikalische Blockadresse (PBA) umfassen.
  • Die Speichersteuerung 200 kann die Speichervorrichtung 100 steuern, um als Antwort auf eine Anforderung des Hosts 2000 eine Programmieroperation, eine Leseoperation oder eine Löschoperation durchzuführen. Während der Programmieroperation kann die Speichersteuerung 200 einen Programmbefehl, eine physikalische Blockadresse und Daten an die Speichervorrichtung 100 bereitstellen. Während der Leseoperation kann die Speichersteuerung 200 einen Lesebefehl und eine physikalische Blockadresse an die Speichervorrichtung 100 bereitstellen. Während der Löschoperation kann die Speichersteuerung 200 einen Löschbefehl und eine physikalische Blockadresse an die Speichervorrichtung 100 bereitstellen.
  • Die Speichersteuerung 200 kann die Speichervorrichtung 100 derart steuern, dass sie eine Programmieroperation, eine Leseoperation oder eine Löschoperation unabhängig von der Anforderung von dem Host 2000 durchführt. Zum Beispiel kann die Speichersteuerung 200 die Speichervorrichtung 100 derart steuern, dass sie eine Programmieroperation, eine Leseoperation oder eine Löschoperation durchführt, um Hintergrundoperationen wie Verschleißausgleich (Wear Leveling), Speicherbereinigung (Garbage Collection) und Rückgewinnung von Daten (Read Reclaim) durchzuführen.
  • Der Host 2000 kann mit dem Speichergerät 1000 unter Verwendung zumindest eines von verschiedenen Kommunikationsverfahren wie Universal Serial Bus (USB), Serial AT Attachment (SATA), Serial Attached SCSI (SAS), High Speed Interchip (HSIC), Small Computer System Interface (SCSI) kommunizieren, Peripheral Component Interconnect (PCI), PCI Express (PCI-e), Nonvolatile Memory express (NVMe), Universal Flash Storage (UFS), Secure Digital (SD), MultiMedia Card (MMC), embedded MMC (eMMC), Dual In-line Memory Module (DIMM), Registered DIMM (RDIMM) und Load Reduced DIMM (LRDIMM) - Kommunikationsverfahren kommunizieren bzw. in Verbindung stehen.
  • 2 stellt das Speichergerät 1000 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Das Speichergerät 1000 kann Speichervorrichtungen 100 und die Speichersteuerung 200 umfassen. Die Speichervorrichtungen 100 können erste, zweite, dritte, vierte, fünfte, sechste, siebte und achte Speichervorrichtungen 100-1, 100-2, 100-3, 100-4, 100-5, 100-6, 100-7 und 100-8 umfassen.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung kann die Speichersteuerung 200 mit einer Vielzahl von Speichervorrichtungen über einen oder mehrere Kanäle in Reihe geschaltet sein. Zum Beispiel kann, wie in 2 gezeigt, die Speichersteuerung 200 mit der ersten Speichervorrichtung 100-1 über einen ersten Kanal CH1 gekoppelt sein, die erste Speichervorrichtung 100-1 kann mit der zweiten Speichervorrichtung 100-2 gekoppelt sein, und die zweite Speichervorrichtung 100-2 kann mit der dritten Speichervorrichtung 100-3 gekoppelt sein. Darüber hinaus kann die dritte Speichervorrichtung 100-3 mit der vierten Speichervorrichtung 100-4 gekoppelt sein. Mit anderen Worten kann die Speichersteuerung 200 direkt oder indirekt mit der ersten Speichervorrichtung 100-1, der zweiten Speichervorrichtung 100-2, der dritten Speichervorrichtung 100-3 und der vierten Speichervorrichtung 100-4 gekoppelt sein.
  • In ähnlicher Weise kann die Speichersteuerung 200 direkt mit der fünften Speichervorrichtung 100-5 über einen zweiten Kanal CH2 gekoppelt sein und kann indirekt mit der sechsten Speichervorrichtung 100-6, der siebten Speichervorrichtung 100-7 und der achten Speichervorrichtung 100-8 gekoppelt sein.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung kann die Speichersteuerung 200 eine der Vielzahl von Speichervorrichtungen steuern, um interne Operationen durchzuführen. Die internen Operationen können eine Programmieroperation, eine Leseoperation und eine Löschoperation umfassen. Zum Beispiel kann die Speichersteuerung 200 einen Lesebefehl an einen Kanal übertragen, um ein Datenstück bzw. Datenelement zu lesen, das in der dritten Speichervorrichtung 100-3 gespeichert ist.
  • Die Speichersteuerung 200 kann eine Ziel-ID zusammen mit dem Lesebefehl übertragen und unter Verwendung der Ziel-ID angeben, dass eine der Vielzahl von Speichervorrichtungen, die der Ziel-ID entspricht, eine ausgewählte Speichervorrichtung ist, um die internen Operationen durchzuführen. Zum Beispiel kann die Speichersteuerung 200 einen Lesebefehl zusammen mit einer Ziel-ID übertragen, die angibt, dass die dritte Speichervorrichtung 100-3 die zum Durchführen einer Leseoperation ausgewählte Speichervorrichtung ist. Mit anderen Worten kann die Ziel-ID eine Information sein, die ein Ziel oder einen Bestimmungsort eines von der Speichersteuerung 200 übertragenen Signals angibt.
  • Zum Steuern der dritten Speichervorrichtung 100-3, um eine Leseoperation durchzuführen, kann die Speichersteuerung 200 ein Signal, das einen Lesebefehl und eine Ziel-ID umfasst, an die erste Speichervorrichtung 100-1 übertragen, die erste Speichervorrichtung 100-1 kann das von der Speichersteuerung 200 empfangene Signal an die zweite Speichervorrichtung 100-2 übertragen, und die zweite Speichervorrichtung 100-2 kann das von der ersten Speichervorrichtung 100-1 empfangene Signal an die dritte Speichervorrichtung 100-3 übertragen.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung kann das Speichergerät 1000 die Speichervorrichtungen 100 umfassen, bei denen die Komponenten in Reihe miteinander gekoppelt sind, und die Reihenkopplungsstruktur kann eine Verschlechterung (z.B. einen Ladeeffekt) verringern, die durch eine Kapazität (wie eine Eingangskapazität) der Komponenten der Speichervorrichtungen 100 verursacht wird.
  • 3 stellt die Speichervorrichtungen 100 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • 3 stellt ein Verfahren des Übertragens eines von der Speichersteuerung 200 empfangenen Signals an eine Zielspeichervorrichtung unter einer Vielzahl von in den Speichervorrichtungen 100 umfassten Speichervorrichtungen dar.
  • Die Speichersteuerung 200 kann eine von einer Vielzahl von Speichervorrichtungen 100-1, 100-2, 100-3 und 100-4 steuern, um interne Operationen durchzuführen. Genauer gesagt, kann die Speichersteuerung 200 einen Befehl und eine Ziel-ID zum Steuern einer der Vielzahl von Speichervorrichtungen 100-1, 100-2, 100-3 und 100-4 an die erste Speichervorrichtung 100-1 übertragen. Die erste Speichervorrichtung 100-1 kann auf der Grundlage der empfangenen Ziel-ID erkennen, ob es sich bei einer Zielspeichervorrichtung für den Befehl um die erste Speichervorrichtung 100-1 handelt. Als Antwort darauf, dass sich die erste Speichervorrichtung 100-1 selbst nicht als Zielspeichervorrichtung erkennt, kann die erste Speichervorrichtung 100-1 den Befehl und die Ziel-ID, die von der Speichersteuerung 200 empfangen werden, an die zweite Speichervorrichtung 100-2 übertragen. Die zweite Speichervorrichtung 100-2 kann auf der Grundlage der Ziel-ID erkennen, ob die zweite Speichervorrichtung 100-2 die Zielspeichervorrichtung ist. Als Antwort darauf, dass sich die zweite Speichervorrichtung 100-2 selbst nicht als Zielspeichervorrichtung erkennt, kann die zweite Speichervorrichtung 100-2 den Befehl und die Ziel-ID, die von der ersten Speichervorrichtung 100-1 empfangen werden, an die dritte Speichervorrichtung 100-3 übertragen. Durch Wiederholen desselben Verfahrens in jeder nachfolgenden Speichervorrichtung in dem Kanal können der Befehl und die Ziel-ID an die Zielspeichervorrichtung übertragen werden.
  • 3 stellt nur eine Anordnung der zweiten Speichervorrichtung 100-2 im Detail unter der Vielzahl von Speichervorrichtungen 100-1, 100-2, 100-3 und 100-4 dar. Die Vielzahl von Speichervorrichtungen 100-1, 100-2, 100-3 und 100-4 kann jedoch derart gebildet sein, dass sie die gleiche Struktur aufweist. Unter Bezugnahme auf 3 kann die zweite Speichervorrichtung 100-2 eine Schnittstelle 10, eine Vielzahl von Speicherchips D1 und einen Redriver 20 umfassen.
  • Eine Schnittstelle 10 kann ein Signal von einer externen Vorrichtung empfangen und das empfangene Signal weiterleiten bzw. verteilen. Genauer gesagt, kann die Schnittstelle 10 eine Ziel-ID in dem von der externen Vorrichtung empfangenen Signal erkennen. Die Schnittstelle 10 kann dann auf der Grundlage der Ziel-ID prüfen, ob die die Schnittstelle 10 umfassende Speichervorrichtung die Zielspeichervorrichtung des empfangenen Signals ist. Wenn zum Beispiel die zweite Speichervorrichtung 100-2 eine Ziel-ID und einen Befehl von der ersten Speichervorrichtung 100-1 empfängt, kann die in der zweiten Speichervorrichtung 100-2 umfasste Schnittstelle 10 auf der Grundlage der Ziel-ID erkennen, ob die zweite Speichervorrichtung 100-2 die Zielspeichervorrichtung ist. In einer Ausführungsform kann ein Bestimmen, ob die Ziel-ID eine Zielspeichervorrichtung erkennt, durchgeführt werden, indem bestimmt wird, ob die Ziel-ID mit einer inhärenten ID der Speichervorrichtung übereinstimmt. Die Kennung der Speichervorrichtung kann beispielsweise zu einem früheren Zeitpunkt in der Vorrichtung gespeichert sein oder gemäß der Position der Speichervorrichtung in der Kette von Speichervorrichtungen, die einen Kanal bilden, bestimmt werden, aber Ausführungsformen sind darauf nicht beschränkt.
  • Als Antwort darauf, dass die Schnittstelle 10 erkennt, dass die Speichervorrichtung, in der die Schnittstelle 10 umfasst ist, nicht die Zielspeichervorrichtung ist, kann die Schnittstelle 10 das empfangene Signal an einen Redriver 20 weiterleiten, um das empfangene Signal an eine andere Speichervorrichtung zu übertragen. Als Antwort darauf, dass die Schnittstelle 10 erkennt, dass es sich bei der Speichervorrichtung, in der die Schnittstelle 10 umfasst ist, um die Zielspeichervorrichtung handelt, kann die Schnittstelle 10 das empfangene Signal an einen entsprechenden Speicherchip D1 weiterleiten, der in der Speichervorrichtung umfasst ist, in der die Schnittstelle 10 umfasst ist. Mit anderen Worten kann die Schnittstelle 10 das von der externen Vorrichtung empfangene Signal auf der Grundlage der Ziel-ID an den Speicherchip D1 oder den Redriver 20 weiterleiten. Die Schnittstelle 10 kann einen Multiplexer umfassen, um das von der externen Vorrichtung empfangene Signal weiterzuleiten. In Ausführungsformen kann die Schnittstelle 10 das Signal weiterleiten, wie es von der externen Vorrichtung empfangen wird (z.B. als ein Analogsignal), wenn das Signal an den Redriver 20 weitergeleitet wird, und kann eine digitalisierte Darstellung des Signals (wie sie unter Verwendung eines Analog-Digital-Wandlers oder eines Samplers erzeugt werden kann) an den Speicherchip D1 weitergeben.
  • Der Redriver 20 kann eine Vorrichtung sein, um eine Verschlechterung der Signalqualität zu kompensieren. Genauer gesagt, kann der Redriver 20 eine Vorrichtung sein, um eine Verschlechterung zu kompensieren, die verursacht wird, wenn ein Signal, das ursprünglich von der Speichersteuerung 200 übertragen wird, einen Kanal oder die Speichervorrichtungen 100, die eine Vielzahl von Speichervorrichtungen umfassen, durchläuft. Wenn beispielsweise die Vielzahl von Speichervorrichtungen in den Speichervorrichtungen 100 über eine Vielzahl von Kanälen mit der Speichersteuerung 200 gekoppelt ist, kann eine Verschlechterung eines Signals durch Kapazitäten verursacht werden, die in den Speichervorrichtungen 100 einschließlich der Vielzahl von Speichervorrichtungen oder in einer Schaltung umfasst sind. Die Verschlechterung des Signals kann eine Eingabe-/Ausgabe(EA)-Rate des gesamten Speichergeräts 1000 verringern. Der Redriver 20 kann eine Verzerrung eines Signals kompensieren, die durch die Vielzahl von Kanälen oder die Speichervorrichtungen 100 einschließlich der Vielzahl von Speichervorrichtungen verursacht wird.
  • 4 stellt den Redriver 20 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • 4 zeigt ein Verfahren des Übertragens eines Signals von der ersten Speichervorrichtung 100-1 an die zweite Speichervorrichtung 100-2 und von der zweiten Speichervorrichtung 100-2 an die dritte Speichervorrichtung 100-3. Wenn die zweite Speichervorrichtung 100-2 das Signal von der ersten Speichervorrichtung 100-1 empfängt, kann eine Verzerrung des von der ersten Speichervorrichtung 100-1 empfangenen Signals unter Verwendung des Redrivers 20 kompensiert werden. Die zweite Speichervorrichtung 100-2 kann dann das kompensierte Signal an die dritte Speichervorrichtung 100-3 übertragen.
  • Genauer gesagt kann die zweite Speichervorrichtung 100-2 die Schnittstelle 10, um das empfangene Signal zu weiterzuleiten, und den Redriver 20, um jegliche Verschlechterung der Signalqualität auszugleichen, umfassen. Wenn die Schnittstelle 10 auf der Grundlage einer Ziel-ID prüft und erkennt, dass der Zielspeicher nicht die zweite Speichervorrichtung 100-2 ist, kann die Schnittstelle 10 das von der ersten Speichervorrichtung 100-1 empfangene Signal an den Redriver 20 übertragen.
  • Der Redriver 20 kann eine Verzerrung des von der Schnittstelle 10 empfangenen Signals kompensieren und das kompensierte Signal an die dritte Speichervorrichtung 100-3 übertragen. Genauer gesagt kann der Redriver 20 einen Entzerrer bzw. Equalizer 21, einen Verstärker 23 und einen Ausgangstreiber 25 umfassen. Der Entzerrer 21 kann als Primärverstärker dienen, der eine Frequenz eines Signals verstärkt. Insbesondere kann der Entzerrer 21 Frequenzen verstärken, die höher als eine vorgegebene Frequenz sind, und Verzerrungen einer niedrigen Frequenz abschwächen.
  • Der Verstärker 23 kann als Sekundärverstärker dienen, der ein von dem Entzerrer 21 empfangenes Signal verstärkt. Insbesondere kann der Verstärker 23 das von dem Entzerrer 21 empfangene Signal linear verstärken. Der Verstärker 23 kann das empfangene Signal verstärken, um eine Zielausgabe des Redrivers 20 zu erzeugen.
  • Der Ausgangstreiber 25 kann das von dem Entzerrer 21 und dem Verstärker 23 erzeugte Signal an die Schnittstelle 10 oder eine andere Speichervorrichtung ausgeben. Der Ausgangstreiber 25 kann in Form einer analogen Verzögerungsschaltung ausgeführt sein, die kein Taktsignal umfasst. Der Ausgangstreiber 25 kann als Endverstärker dienen, insbesondere als Verstärker, der die Leistung verstärkt. Mit anderen Worten kann das Signal, in dem die Verschlechterung oder die Verzerrung kompensiert wird, an die dritte Speichervorrichtung 100-3 übertragen werden.
  • Obwohl 4 den Redriver 20 zeigt, der den Entzerrer 21, den Verstärker 23 und den Ausgangstreiber 25 umfasst, kann in Ausführungsformen jeder des Entzerrers 21, des Verstärkers 23 und des Ausgangstreibers 25 weggelassen werden, und eine andere Komponente, die die gleiche Funktion wie jeder des Entzerrers 21, des Verstärkers 23 und des Ausgangstreibers 25 aufweist, kann hinzugefügt werden oder kann jeden des Entzerrers 21, des Verstärkers 23 und des Ausgangstreibers 25 ersetzen.
  • 5 stellt einen Speicherchip D1 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Der Speicherchip D1 kann ein Speicherzellenfeld 110, eine Peripherieschaltung 120 und eine Steuerlogik 130 umfassen.
  • Das Speicherzellenfeld 110 kann eine Vielzahl von Speicherblöcken BLK1 bis BLKz umfassen. Die Vielzahl von Speicherblöcken BLK1 bis BLKz kann über Zeilenleitungen RL mit einem Zeilendecoder 121 gekoppelt sein. Die Zeilenleitungen RL können zumindest eine Source-Auswahlleitung, eine Vielzahl von Wortleitungen und zumindest eine Drain-Auswahlleitung umfassen. Die Vielzahl von Speicherblöcken BLK1 bis BLKz kann über die Bitleitungen BL1 bis BLn mit einer Seitenpuffergruppe 123 gekoppelt sein. Jeder der Vielzahl von Speicherblöcken BLK1 bis BLKz kann eine Vielzahl von Speicherzellen umfassen. Gemäß einer Ausführungsform kann die Vielzahl von Speicherzellen nichtflüchtige Speicherzellen sein. Speicherzellen, die an dieselbe Wortleitung gekoppelt sind, können als eine Seite definiert werden. Daher kann jeder Speicherblock eine Vielzahl von Seiten umfassen.
  • Jede der in dem Speicherzellenfeld 110 umfassten Speicherzellen kann als Single-Level Cell (SLC), die ein Datenbit speichert, als Multi-Level Cell (MLC), die zwei Datenbits speichert, als Triple-Level Cell (TLC), die drei Datenbits speichert, oder als Quad-Level Cell (QLC), die vier Datenbits speichert, ausgeführt sein.
  • Die Peripherieschaltung 120 kann eingerichtet sein, um als Antwort auf eine Steuerung der Steuerlogik 130 eine Programmier-, Lese- oder Löschoperation in einem ausgewählten Bereich des Speicherzellenfeldes 110 durchzuführen. Mit anderen Worten kann die Peripherieschaltung 120 das Speicherzellenfeld 110 als Antwort auf eine Steuerung der Steuerlogik 130 ansteuern. Zum Beispiel kann die Peripherieschaltung 120 als Antwort auf eine Steuerung der Steuerlogik 130 verschiedene Betriebs- bzw. Operationsspannungen an die Zeilenleitungen RL und die Bitleitungen BL1 bis BLn anlegen oder die angelegten Spannungen entladen.
  • Genauer gesagt kann die Peripherieschaltung 120 den Zeilendecoder 121, einen Spannungsgenerator 122, die Seitenpuffergruppe 123, einen Spaltendecoder 124, eine Eingabe-/Ausgabeschaltung 125 und eine Abtastschaltung 126 umfassen.
  • Der Zeilendecoder 121 kann über die Zeilenleitungen RL mit dem Speicherzellenfeld 110 gekoppelt sein. Die Zeilenleitungen RL können zumindest eine Source-Auswahlleitung, eine Vielzahl von Wortleitungen und zumindest eine Drain-Auswahlleitung umfassen. Gemäß einer Ausführungsform können die Wortleitungen normale Wortleitungen und Dummy-Wortleitungen umfassen. Darüber hinaus können die Zeilenleitungen RL auch eine Pipe-Select-Leitung bzw. Pipe-Auswahlleitung umfassen.
  • Der Zeilendecoder 121 kann eingerichtet sein, um als Antwort auf eine Steuerung der Steuerlogik 130 zu arbeiten. Der Zeilendecoder 121 kann eine Zeilenadresse RADD von der Steuerlogik 130 empfangen. Genauer gesagt kann der Zeilendecoder 121 eingerichtet sein, um die Zeilenadresse RADD zu dekodieren. Der Zeilendecoder 121 kann zumindest einen der Speicherblöcke BLK1 bis BLKz gemäß der dekodierten Zeilenadresse RADD auswählen. Darüber hinaus kann der Zeilendecoder 121 zumindest eine Wortleitung des ausgewählten Speicherblocks auswählen, um von dem Spannungsgenerator 122 erzeugte Spannungen an zumindest eine Wortleitung gemäß der dekodierten Zeilenadresse RADD anzulegen.
  • Zum Beispiel kann der Zeilendecoder 121 während einer Programmieroperation eine Programmierspannung an eine ausgewählte Wortleitung und eine Programmdurchgangsspannung mit einem niedrigeren Pegel als die Programmierspannung an nicht ausgewählte Wortleitungen anlegen. Während einer Programmprüfoperation kann der Zeilendecoder 121 eine Prüf- bzw. Verifizierungsspannung an die ausgewählte Wortleitung und eine Prüfdurchgangsspannung mit einem höheren Pegel als die Prüfspannung an die nicht ausgewählten Wortleitungen anlegen. Während einer Leseoperation kann der Zeilendecoder 121 eine Lesespannung an die ausgewählte Wortleitung und eine Lesedurchgangsspannung mit einem höheren Pegel als die Lesespannung an die nicht ausgewählten Wortleitungen anlegen.
  • Gemäß einer Ausführungsform kann eine Löschoperation des Speicherzellenfeldes 110 in Einheiten von Speicherblöcken durchgeführt werden. Während der Löschoperation kann der Zeilendecoder 121 einen Speicherblock gemäß der dekodierten Zeilenadresse RADD auswählen und eine Massespannung an Wortleitungen anlegen, die mit dem ausgewählten Speicherblock gekoppelt sind.
  • Der Spannungsgenerator 122 kann als Antwort auf eine Steuerung der Steuerlogik 130 arbeiten. Insbesondere kann der Spannungsgenerator 122 eingerichtet sein, um eine Vielzahl von Spannungen unter Verwendung einer externen Versorgungs- bzw. Betriebsspannung, die an den Speicherchip D1 zugeführt wird, als Antwort auf die Steuerung der Steuerlogik 130 zu erzeugen. Zum Beispiel kann der Spannungsgenerator 122 als Antwort auf die Steuerung der Steuerlogik 130 eine Programmierspannung, eine Prüfspannung, eine Durchgangsspannung, eine Lesespannung und eine Löschspannung erzeugen. Mit anderen Worten kann der Spannungsgenerator 122 verschiedene Betriebsspannungen Vop, die zum Durchführen von Programm-, Lese- und Löschoperationen verwendet werden, als Antwort auf ein Operationssignal OPSIG erzeugen.
  • Gemäß einer Ausführungsform kann der Spannungsgenerator 122 eine interne Versorgungsspannung durch Regulieren einer externen Versorgungsspannung erzeugen. Die von dem Spannungsgenerator 122 erzeugte interne Versorgungsspannung kann als Betriebsspannung des Speicherzellenfelds 110 verwendet werden.
  • Gemäß einer Ausführungsform kann der Spannungsgenerator 122 eine Vielzahl von Spannungen unter Verwendung der externen Versorgungsspannung oder der internen Versorgungsspannung erzeugen. Zum Beispiel kann der Spannungsgenerator 122 eine Vielzahl von Pumpkondensatoren umfassen, die die interne Versorgungsspannung empfangen und eine Vielzahl von Spannungen durch wahlweise Aktivieren der Vielzahl von Pumpkondensatoren als Antwort auf die Steuerung der Steuerlogik 130 erzeugen. Die Vielzahl von erzeugten Spannungen kann an das Speicherzellenfeld 110 durch den Zeilendecoder 121 zugeführt werden.
  • Die Seitenpuffergruppe 123 kann den ersten bis n-ten Seitenpuffer PB1 bis PBn umfassen. Die ersten bis n-ten Seitenpuffer PB1 bis PBn können jeweils über die ersten bis n-ten Bitleitungen BL1 bis BLn mit dem Speicherzellenfeld 110 gekoppelt sein. Darüber hinaus können die ersten bis n-ten Seitenpuffer PB1 bis PBn als Antwort auf die Steuerung der Steuerlogik 130 arbeiten. Genauer gesagt können die ersten bis n-ten Seitenpuffer PB1 bis PBn als Antwort auf Seitenpuffer-Steuersignale PBSIGNALS arbeiten. Beispielsweise können die ersten bis n-ten Seitenpuffer PB1 bis PBn über die ersten bis n-ten Bitleitungen BL1 bis BLn empfangene Daten vorübergehend speichern oder während einer Lese- oder Prüfoperation Spannungen oder Ströme der Bitleitungen BL1 bis BLn abtasten bzw. erfassen.
  • Genauer gesagt können während einer Programmieroperation, wenn ein Programmimpuls an eine ausgewählte Wortleitung angelegt wird, die ersten bis n-ten Seitenpuffer PB1 bis PBn die über die Eingangs-/Ausgangsschaltung 125 empfangenen Daten DATA über die ersten bis n-ten Bitleitungen BL1 bis BLn an ausgewählte Speicherzellen übertragen. Speicherzellen einer gemäß den übertragenen Daten DATA ausgewählten Seite können programmiert werden. Eine Speicherzelle, die an eine Bitleitung gekoppelt ist, an der eine Programmberechtigungsspannung (z.B. eine Massespannung) angelegt wird, kann eine erhöhte Schwellenspannung aufweisen. Eine Schwellenspannung einer Speicherzelle, die mit einer Bitleitung gekoppelt ist, an der eine Programmverhinderungsspannung (z.B. eine Versorgungsspannung) angelegt wird, kann beibehalten werden.
  • Während einer Programmprüfoperation können die ersten bis n-ten Seitenpuffer PB1 bis PBn Seitendaten aus den ausgewählten Speicherzellen über die ersten bis n-ten Bitleitungen BL1 bis BLn lesen.
  • Während einer Leseoperation können die ersten bis n-ten Seitenpuffer PB1 bis PBn als Antwort auf die Steuerung des Spaltendecoders 124 die Daten DATA aus den Speicherzellen der ausgewählten Seite über die ersten bis n-ten Bitleitungen BL1 bis BLn lesen und die gelesenen Daten DATA an die Eingangs-/Ausgangsschaltung 125 ausgeben.
  • Während einer Löschoperation können die ersten bis n-ten Seitenpuffer PB1 bis PBn die ersten bis n-ten Bitleitungen BL1 bis BLn floaten bzw. schweben lassen.
  • Der Spaltendecoder 124 kann als Antwort auf eine Spaltenadresse CADD Daten zwischen der Eingangs-/Ausgangsschaltung 125 und der Seitenpuffergruppe 123 übertragen. Beispielsweise kann der Spaltendecoder 124 über Datenleitungen DL Daten mit den ersten bis n-ten Seitenpuffern PB1 bis PBn austauschen oder über Spaltenleitungen CL Daten mit der Eingabe-/Ausgabeschaltung 125 austauschen.
  • Die Eingabe-/Ausgabeschaltung 125 kann einen Befehl CMD und eine Adresse ADDR, die von der Speichersteuerung 200 empfangen werden, an die Steuerlogik 130 übertragen oder die Daten DATA mit dem Spaltendecoder 124 austauschen.
  • Die Abtastschaltung 126 kann als Antwort auf ein Freigabe- bzw. Aktivierungsbit VRYBIT -Signal einen Referenzstrom erzeugen und eine von der Seitenpuffergruppe 123 empfangene Abtastspannung VPB mit einer durch den Referenzstrom erzeugten Referenzspannung vergleichen, um während einer Leseoperation oder einer Prüfoperation ein Durchgangs- bzw. Pass-Signal PASS oder ein Fehler- bzw. Fail-Signal FAIL auszugeben.
  • Die Steuerlogik 130 kann die Peripherieschaltung 120 durch Ausgeben des Betriebssignals OPSIG, der Zeilenadresse RADD, der Seitenpuffer-Steuersignale PBSIGNALS und des Freigabebit VRYBIT -Signals als Antwort auf den Befehl CMD und die Adresse ADDR steuern.
  • Darüber hinaus kann die Steuerung 130 als Antwort auf das Pass- oder Fail-Signal PASS oder FAIL bestimmen, ob eine Prüfoperation erfolgreich war oder fehlgeschlagen ist. Darüber hinaus kann die Steuerlogik 130 die Seitenpuffergruppe 123 steuern, um Prüf- bzw. Verifizierungsinformationen einschließlich des Pass- oder Fail-Signals PASS oder FAIL vorübergehend zu speichern. Genauer gesagt kann die Steuerlogik 130 einen Programmzustand einer Speicherzelle als Antwort auf das Pass- oder Fail-Signal PASS oder FAIL bestimmen. Wenn zum Beispiel die Speicherzelle, die als Triple-Level-Zelle (TLC) ausgeführt ist, arbeitet, kann die Steuerlogik 130 den Programmzustand der Speicherzelle als einen Löschzustand (E) oder einen von ersten bis siebten Programmzuständen (P1 bis P7) bestimmen.
  • 6 stellt einen Speicherblock BLKi gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Der Speicherblock BLKi kann mit einer Vielzahl von Wortleitungen gekoppelt sein, die parallel zwischen einer ersten Auswahlleitung und einer zweiten Auswahlleitung angeordnet sind. Bei der ersten Auswahlleitung kann es sich um eine Source-Auswahlleitung SSL und bei der zweiten Auswahlleitung um eine Drain-Auswahlleitung DSL handeln. Genauer gesagt kann der Speicherblock BLKi eine Vielzahl von Strings ST umfassen, die zwischen den Bitleitungen BL1 bis BLn und einer Source-Leitung SL gekoppelt sind. Die Bitleitungen BL1 bis BLn können jeweils mit den Strings ST gekoppelt sein, und die Source-Leitung SL kann gemeinsam mit den Strings ST gekoppelt sein. Da die Strings ST die gleiche Anordnung aufweisen können, wird der String ST, der mit der ersten Bitleitung BL1 gekoppelt ist, im Folgenden als ein Beispiel ausführlich beschrieben.
  • Der String ST kann einen Source-Auswahltransistor SST, eine Vielzahl von Speicherzellen F1 bis F16 und einen Drain-Auswahltransistor DST umfassen, der in Reihe zwischen der Source-Leitung SL und der ersten Bitleitung BL1 gekoppelt ist. Jeder der Strings ST kann zumindest einen Source-Auswahltransistor SST, zumindest einen Drain-Auswahltransistor DST und mehr Speicherzellen als die in 6 gezeigten Speicherzellen F1 bis F16 umfassen.
  • Eine Source des Source-Auswahltransistors SST kann mit der Source-Leitung SL gekoppelt sein und ein Drain des Drain-Auswahltransistors DST kann mit der ersten Bitleitung BL1 gekoppelt sein. Die Speicherzellen F1 bis F16 können zwischen dem Source-Auswahltransistor SST und dem Drain-Auswahltransistor DST in Reihe geschaltet sein. Gates der Source-Auswahltransistoren SST, die in verschiedenen Strings ST umfasst sind, können mit der Source-Auswahlleitung SSL gekoppelt sein, Gates der Drain-Auswahltransistoren DST können mit der Drain-Auswahlleitung DSL gekoppelt sein, und Gates der Speicherzellen F1 bis F16 können mit einer Vielzahl von Wortleitungen WL1 bis WL16 gekoppelt sein. Eine Gruppe von Speicherzellen, die mit derselben Wortleitung gekoppelt sind, kann unter Speicherzellen, die in verschiedenen Strings ST umfasst sind, als eine physische Seite PPG bezeichnet werden. Daher kann der Speicherblock BLKi so viele physische Seiten PPG wie die Anzahl der Wortleitungen WL1 bis WL16 umfassen.
  • Jede der Speicherzellen kann als Single-Level Cell (SLC), die ein Datenbit speichert, als Multi-Level Cell (MLC), die zwei Datenbits speichert, als Triple-Level Cell (TLC), die drei Datenbits speichert, oder als Quad-Level Cell (QLC), die vier Datenbits speichert, ausgeführt sein.
  • Eine Single-Level-Cell (SLC) kann ein Bit an Daten speichern. Eine physische Seite PPG der ein Single-Level-Call (SLC) kann Daten einer logischen Seite (LPG) speichern. Daten einer logischen Seite (LPG) können so viele Datenbits wie die Anzahl der Zellen umfassen, die in einer physischen Seite PPG umfasst sind.
  • Eine Multi-Level Cell (MLC), eine Triple-Level Cell (TLC) und eine Quad-Level Cell (QLC) können zwei oder mehr Datenbits speichern. Eine physische Seite PPG kann Daten speichern, die zwei oder mehr logischen Seiten (LPG) entsprechen.
  • 7 stellt eine Speichersteuerung 1300 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Die Speichersteuerung 1300 kann einen Prozessor 1310, ein RAM 1320, eine Fehlerkorrekturcode (Error Correction Code -ECC) -Schaltung 1330, ein ROM 1360, eine Host-Schnittstelle 1370 und eine Flash-Schnittstelle 1380 umfassen. Die in 7 dargestellte Speichersteuerung 1300 kann eine Ausführungsform der in 1 dargestellten Speichersteuerung 200 sein.
  • Der Prozessor 1310 kann unter Verwendung der Host-Schnittstelle 1370 mit dem Host 2000 kommunizieren und eine logische Operation zum Steuern einer Operation der Speichersteuerung 1300 durchführen. Beispielsweise kann der Prozessor 1310 einen Programmbefehl, eine Datendatei oder eine Datenstruktur als Antwort auf eine von dem Host 2000 oder einer externen Vorrichtung empfangene Anforderung laden, verschiedene Operationen durchführen oder einen Befehl und eine Adresse erzeugen. Zum Beispiel kann der Prozessor 1310 verschiedene Befehle erzeugen, die zum Durchführen einer Programmieroperation, einer Leseoperation, einer Löschoperation, einer Unterbrechungs- bzw. Suspend-Operation und einer Parametereinstelloperation verwendet werden.
  • Der Prozessor 1310 kann eine Funktion einer Flash-Übersetzungsschicht (FTL) durchführen. Der Prozessor 1310 kann eine logische Blockadresse (LBA), die von dem Host 2000 bereitgestellt wird, über die Flash-Übersetzungsschicht (FTL) in eine physikalische Blockadresse (PBA) übersetzen. Die Flash-Übersetzungsschicht (FTL) kann die logische Blockadresse (LBA) empfangen und die logische Blockadresse (LBA) unter Verwendung einer Zuordnungs- bzw. Abbildungstabelle in die physikalische Blockadresse (PBA) übersetzen. Für die Flash-Übersetzungsschicht (FTL) gibt es je nach Abbildungseinheit verschiedene Adressenabbildungsverfahren. Typische Adressenabbildungsverfahren umfassen ein Seitenabbildungsverfahren, ein Blockabbildungsverfahren und ein Hybridabbildungsverfahren.
  • Der Prozessor 1310 kann einen Befehl ohne Anforderungen von dem Host 2000 erzeugen. Zum Beispiel kann der Prozessor 1310 einen Befehl für Hintergrundoperationen erzeugen, wie z.B. Operationen zum Verschleißausgleich der Speichervorrichtung 100 und Operationen zur Speicherbereinigung der Speichervorrichtung 100.
  • Das RAM 1320 kann als Pufferspeicher, Betriebsspeicher oder Cache-Speicher des Prozessors 1310 dienen. Das RAM 1320 kann Codes und Befehle speichern, die von dem Prozessor 1310 ausgeführt werden. Das RAM 1320 kann von dem Prozessor 1310 verarbeitete Daten speichern. Wenn das RAM 1320 vorgesehen ist, kann das RAM 1320 ein statisches RAM (SRAM) oder dynamisches RAM (DRAM) umfassen.
  • Die ECC-Schaltung 1330 kann einen Fehler während einer Programmieroperation oder einer Leseoperation erfassen und korrigieren. Genauer gesagt kann die ECC-Schaltung 1330 eine Fehlerkorrekturoperation gemäß einem Fehlerkorrekturcode (ECC) durchführen. Die ECC-Schaltung 1330 kann eine ECC-Codierung auf der Grundlage von Daten durchführen, die in die Speichervorrichtung 100 geschrieben werden sollen. Die Daten, für die die ECC-Codierung durchgeführt wird, können über die Flash-Schnittstelle 1380 an die Speichervorrichtung 100 übertragen werden. Darüber hinaus kann die ECC-Schaltung 1330 eine ECC-Dekodierung an Daten durchführen, die von der Speichervorrichtung 100 über die Flash-Schnittstelle 1380 empfangen werden.
  • Das ROM 1360 kann als Speichereinheit dienen, die verschiedene Arten von Informationen speichert, die für Operationen der Speichersteuerung 1300 verwendet werden. Genauer gesagt kann das ROM 1360 eine Zuordnungstabelle umfassen, und die Zuordnungstabelle kann Informationen über die Zuordnung von physischen zu logischen Adressen und von logischen zu physischen Adressen speichern. Das ROM 1360 kann durch den Prozessor 1310 gesteuert werden.
  • Die Host-Schnittstelle 1370 kann ein Protokoll zum Austauschen von Daten zwischen dem Host 2000 und der Speichersteuerung 1300 umfassen. Genauer gesagt kann die Host-Schnittstelle 1370 mit dem Host 2000 über zumindest eines von verschiedenen Schnittstellenprotokollen kommunizieren bzw. in Verbindung treten, wie z.B. USB (Universal Serial Bus), Multi-Media Card (MMC), PCI (Peripheral Component Interconnection), PCI-e (PCI-Express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (Small Computer System Interface), ESDI (Enhanced Small Disk Interface), DIE (Integrated Drive Electronics) und private Protokolle.
  • Die Flash-Schnittstelle 1380 kann mit der Speichervorrichtung 100 unter Verwendung eines Kommunikationsprotokolls gemäß einer Steuerung des Prozessors 1310 kommunizieren bzw. in Verbindung stehen. Insbesondere kann die Flash-Schnittstelle 1380 einen Befehl, eine Adresse und Daten mit der Speichervorrichtung 100 über einen Kanal kommunizieren. Zum Beispiel kann die Flash-Schnittstelle 1380 eine NAND-Schnittstelle umfassen.
  • 8 stellt ein Speicherkartensystem 3000 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Das Speicherkartensystem 3000 kann eine Speichersteuerung 3100, eine Speichervorrichtung 3200 und einen Steckverbinder bzw. Anschluss 3300 umfassen. Obwohl in 8 nur eine Speichervorrichtung 3200 gezeigt ist, können Ausführungsformen des Speicherkartensystems 3000 eine Vielzahl von Speichervorrichtungen umfassen.
  • Die Speichersteuerung 3100 kann elektrisch mit der Speichervorrichtung 3200 gekoppelt sein und kann eingerichtet sein, um auf die Speichervorrichtung 3200 zuzugreifen. Zum Beispiel kann die Speichersteuerung 3100 eingerichtet sein, um eine Leseoperation, eine Schreiboperation, eine Löschoperation und eine Hintergrundoperation der Speichervorrichtung 3200 zu steuern. Die Speichersteuerung 3100 kann eingerichtet sein, um eine Schnittstelle zwischen der Speichervorrichtung 3200 und einem Host bereitzustellen. Die Speichersteuerung 3100 kann Firmware zum Steuern der Speichervorrichtung 3200 ausführen.
  • In einer Ausführungsform kann die Speichersteuerung 3100 Komponenten wie einen Direktzugriffsspeicher (Random Access Memory - RAM), eine Verarbeitungseinheit, eine Host-Schnittstelle, eine Speicherschnittstelle und einen Fehlerkorrekturcode (ECC)-Block umfassen.
  • Die Speichersteuerung 3100 kann mit einer externen Vorrichtung über den Steckverbinder 3300 kommunizieren. Die Speichersteuerung 3100 kann mit der externen Vorrichtung (z.B. einem Host) auf der Grundlage eines bestimmten Kommunikationsprotokolls kommunizieren. Beispielsweise kann die Speichersteuerung 3100 eingerichtet sein, um mit der externen Vorrichtung über zumindest eines von verschiedenen Kommunikationsprotokollen zu kommunizieren, wie beispielsweise Universal Serial Bus (USB), Multimedia Card (MMC), Embedded MMC (eMMC), Peripheral Component Interconnect (PCI), PCI Express (PCI-e), Advanced Technology Attachment (ATA), Serial-ATA (SATA), Parallel-ATA (PATA), Small Computer System Interface (SCSI), Enhanced Small Disk Interface (ESDI), Integrated Drive Electronics (IDE), Firewire, Universal Flash Storage (UFS), WiFi, Bluetooth und Nonvolatile Memory express (NVMe) -Protokolle. In einer Ausführungsform kann der Steckverbinder 3300 durch zumindest eines der oben beschriebenen verschiedenen Kommunikationsprotokolle definiert sein.
  • In einer Ausführungsform kann die Speichervorrichtung 3200 als eine von verschiedenen nichtflüchtigen Speichervorrichtungen ausgeführt sein, wie beispielsweise EEPROM (Electrically Erasable and Programmable ROM), NAND-Flash-Speicher, NOR-Flash-Speicher, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM) und STT-RAM (Spin-Transfer Torque Magnetic RAM) -Vorrichtungen.
  • Die Speichersteuerung 3100 und die Speichervorrichtung 3200 können in eine einzige Halbleitervorrichtung integriert werden, um eine Speicherkarte zu bilden. Beispielsweise können die Speichersteuerung 3100 und die Speichervorrichtung 3200 in ein einziges Halbleiterbauelement integriert werden und eine Speicherkarte wie eine PCMCIA (Personal Computer Memory Card International Association) -Karte, eine Compact-Flash (CF) -Karte, eine Smart-Media-Karte (SM oder SMC), einen Memory-Stick, eine Multimediakarte (MMC, RS-MMC, MMCmicro oder eMMC), eine SD-Karte (SD, miniSD, microSD oder SDHC) und eine UFS (Universal Flash Storage) -Vorrichtung bilden.
  • 9 stellt ein Solid-State-Drive (SSD) -System 4000 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Das SSD-System 4000 kann einen Host 4100 und ein Solid-State-Laufwerk (SSD) 4200 umfassen. Das SSD 4200 kann Signale mit dem Host 4100 über einen Signalanschluss 4001 austauschen und Strom über einen Stromanschluss 4002 empfangen. Die SSD 4200 kann eine SSD-Steuerung 4210, eine Vielzahl von Flash-Speichern 4221 bis 422n, eine Hilfsstromversorgung 4230 und einen Pufferspeicher 4240 umfassen.
  • In einer Ausführungsform kann die SSD-Steuerung 4210 die Funktion der oben unter Bezugnahme auf 1 beschriebenen Speichersteuerung 200 durchführen. Die SSD-Steuerung 4210 kann die Vielzahl von Flash-Speichern 4221 bis 422n als Antwort auf die von dem Host 4100 empfangenen Signale steuern. Bei den Signalen kann es sich zum Beispiel um Signale basierend auf Schnittstellen des Hosts 4100 und des SSD 4200 handeln. Zum Beispiel können die Signale durch zumindest eine von verschiedenen Schnittstellen wie Universal Serial Bus (USB), Multimedia Card (MMC), Embedded MMC (eMMC), Peripheral Component Interconnect (PCI), PCI Express (PCI-e), Advanced Technology Attachment (ATA), Serial-ATA (SATA), Parallel-ATA (PATA), Small Computer System Interface (SCSI), Enhanced Small Disk Interface (ESDI), Integrated Drive Electronics (IDE), Firewire, Universal Flash Storage (UFS), WiFi, Bluetooth und Nonvolatile Memory express (NVMe) -Schnittstellen definiert sein.
  • Die Hilfsstromversorgung 4230 kann über den Stromanschluss 4002 mit dem Host 4100 gekoppelt werden. Die Hilfsstromversorgung 4230 kann mit dem Strom geladen werden, der von dem Host 4100 zugeführt wird. Die Hilfsstromversorgung 4230 kann die SSD 4200 mit Strom versorgen, wenn die Stromversorgung durch den Host 4100 nicht reibungslos funktioniert. Zum Beispiel kann die Hilfsstromversorgung 4230 innerhalb oder außerhalb des SSD 4200 angeordnet sein. Zum Beispiel kann die Hilfsstromversorgung 4230 auf einer Hauptplatine angeordnet sein und das SSD 4200 mit Hilfsstrom versorgen.
  • Der Pufferspeicher 4240 kann als Pufferspeicher des SSD 4200 arbeiten. Zum Beispiel kann der Pufferspeicher 4240 von dem Host 4100 empfangene Daten oder von der Vielzahl von Flash-Speichern 4221 bis 422n empfangene Daten vorübergehend speichern oder kann Metadaten (z.B. Abbildungstabellen) der Vielzahl von Flash-Speichern 4221 bis 422n vorübergehend speichern. Der Pufferspeicher 4240 kann flüchtige Speicher wie DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM und GRAM oder nichtflüchtige Speicher wie FRAM, ReRAM, STT-MRAM und PRAM umfassen.
  • 10 stellt ein Benutzersystem 5000 gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Das Benutzersystem 5000 kann einen Anwendungsprozessor 5100, ein Speichermodul 5200, ein Netzwerkmodul 5300, ein Speichermodul 5400 und eine Benutzerschnittstelle 5500 umfassen.
  • Der Anwendungsprozessor 5100 kann Komponenten, die in dem Benutzersystem 5000 umfasst sind, ein Betriebssystem (Operating System - OS) oder ein Benutzerprogramm ausführen. Der Anwendungsprozessor 5100 kann beispielsweise Steuerungen (Controller), Schnittstellen, Grafik-Engines und dergleichen zum Steuern der Komponenten umfassen, die in dem Benutzersystem 5000 umfasst sind. Der Anwendungsprozessor 5100 kann als System-on-Chip (SoC) vorgesehen sein.
  • Das Speichermodul 5200 kann als Hauptspeicher, Betriebsspeicher, Pufferspeicher oder Cache-Speicher des Benutzersystems 5000 arbeiten. Das Speichermodul 5200 kann einen flüchtigen Direktzugriffsspeicher wie DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDRAM, LPDDR2 SDRAM und LPDDR3 SDRAM oder einen nichtflüchtigen Direktzugriffsspeicher wie PRAM, ReRAM, MRAM und FRAM umfassen. Beispielsweise können der Anwendungsprozessor 5100 und das Speichermodul 5200 auf Basis von Package on Package (POP) verpackt werden und können dann als eine einzelne Halbleiterpackung bereitgestellt werden.
  • Das Netzwerkmodul 5300 kann mit externen Vorrichtungen kommunizieren. Zum Beispiel kann das Netzwerkmodul 5300 drahtlose Kommunikation unterstützen, wie Code Division Multiple Access (CDMA), Global System for Mobile Communication (GSM), Wideband CDMA (WCDMA), CDMA-2000, Time Division Multiple Access (TDMA), Long Term Evolution (LTE), Wimax, WLAN, UWB, Bluetooth oder Wi-Fi - Kommunikation. Das Netzwerkmodul 5300 kann zum Beispiel in dem Anwendungsprozessor 5100 umfasst sein.
  • Das Speichermodul 5400 kann Daten speichern. Zum Beispiel kann das Speichermodul 5400 Daten speichern, die von dem Anwendungsprozessor 5100 empfangen wurden. Alternativ kann das Speichermodul 5400 die in dem Speichermodul 5400 gespeicherten Daten an den Anwendungsprozessor 5100 übertragen. Das Speichermodul 5400 kann beispielsweise als nichtflüchtige Halbleiterspeichervorrichtung, wie Phase-Change-RAM (PRAM), Magnetic-RAM (MRAM), Resistive-RAM (RRAM), NAND-Flash-Speicher, NOR-Flash-Speicher oder NAND-Flash-Speicher, die eine dreidimensionale (3D) Struktur aufweisen, ausgeführt sein. Das Speichermodul 5400 kann beispielsweise als Wechselspeichermedium (d.h. als Wechsellaufwerk), wie eine Speicherkarte oder ein externes Laufwerk des Benutzersystems 5000, bereitgestellt werden.
  • Beispielsweise kann das Speichermodul 5400 eine Vielzahl von nichtflüchtigen Speichervorrichtungen umfassen, und die Vielzahl von nichtflüchtigen Speichervorrichtungen kann auf die gleiche Weise arbeiten wie die oben unter Bezugnahme auf die 1 bis 5 beschriebene Speichervorrichtung. Das Speichermodul 5400 kann auf die gleiche Weise arbeiten wie das oben unter Bezugnahme auf 1 beschriebene Speichergerät 1000.
  • Die Benutzerschnittstelle 5500 kann Schnittstellen umfassen, über die Daten oder Befehle in den Anwendungsprozessor 5100 eingegeben oder an eine externe Vorrichtung ausgegeben werden. Beispielsweise kann die Benutzerschnittstelle 5500 Benutzereingabeschnittstellen wie eine Tastatur, ein Tastenfeld, eine Taste, ein Touchpanel, einen Touchscreen, ein Touchpad, einen Touchball, eine Kamera, ein Mikrofon, einen Gyroskopsensor, einen Vibrations- bzw. Schwingungssensor und eine piezoelektrische Vorrichtung umfassen. Die Benutzerschnittstelle 5500 kann ferner Benutzerausgabeschnittstellen umfassen, wie z.B. eine Flüssigkristallanzeige (LCD), eine OLED (Organic Light Emitting Diode) -Anzeigevorrichtung, eine AMOLED (Active Matrix OLED) -Anzeigevorrichtung, eine LED, einen Lautsprecher und einen Monitor.
  • Gemäß Ausführungsformen der vorliegenden Offenbarung können ein Speichergerät, das eine Struktur zur Unterstützung einer Hochgeschwindigkeits-Eingabe/Ausgabe (E/A) aufweist, und ein Verfahren zum Betreiben des Speichergeräts bereitgestellt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020210173983 [0001]

Claims (18)

  1. Speichergerät, aufweisend: eine erste Speichervorrichtung, umfassend: eine Schnittstelle, einen Redriver, und ein oder mehrere Speicherzellenfelder; eine zweite Speichervorrichtung; und eine Speichersteuerung, die eingerichtet ist, um an die erste Speichervorrichtung ein Signal zu übertragen, das eine Zielkennung (ID) umfasst, die eine ausgewählte Speichervorrichtung angibt, wobei die Schnittstelle der ersten Speichervorrichtung eingerichtet ist, um das Signal auf der Grundlage der Ziel-ID weiterzuleiten, und wobei der Redriver eingerichtet ist, um das Signal von der Schnittstelle zu empfangen und das Signal umzuleiten, so dass das Signal an die zweite Speichervorrichtung übertragen wird.
  2. Speichergerät nach Anspruch 1, wobei die Schnittstelle der ersten Speichervorrichtung die Ziel-ID mit einer inhärenten ID der ersten Speichervorrichtung als Antwort darauf vergleicht, dass die Schnittstelle der ersten Speichervorrichtung das Signal empfängt.
  3. Speichergerät nach Anspruch 2, wobei die Ziel-ID, die der inhärenten ID einer Speichervorrichtung entspricht, die Speichervorrichtung als die ausgewählte Speichervorrichtung erkennt, und wobei die Schnittstelle der ersten Speichervorrichtung, die das Signal weiterleitet, ein Übertragen des Signals an ein Speicherzellenfeld unter dem einen oder mehreren Speicherzellenfeldern der ersten Speichervorrichtung umfasst, wenn die Ziel-ID der inhärenten ID der ersten Speichervorrichtung entspricht.
  4. Speichergerät nach Anspruch 2, wobei die Ziel-ID der inhärenten ID entspricht, wenn beide identisch sind, und wobei die Schnittstelle der ersten Speichervorrichtung, die das Signal weiterleitet, ein Übertragen des Signals an den Redriver der ersten Speichervorrichtung umfasst, wenn die Ziel-ID nicht mit der inhärenten ID identisch ist.
  5. Speichergerät nach Anspruch 4, wobei der Redriver der ersten Speichervorrichtung eine Verzerrung des von der Schnittstelle der ersten Speichervorrichtung empfangenen Signals kompensiert und das kompensierte Signal an die zweite Speichervorrichtung ausgibt.
  6. Speichergerät nach Anspruch 1, ferner aufweisend: eine dritte Speichervorrichtung, wobei die zweite Speichervorrichtung umfasst: eine Schnittstelle, die eingerichtet ist, um das Signal von der ersten Speichervorrichtung zu empfangen und das Signal auf der Grundlage der Ziel-ID weiterzuleiten, ein oder mehrere Speicherzellenfelder, und einen Redriver, um das Signal von der Schnittstelle der zweiten Speichervorrichtung zu empfangen und das Signal derart umzuleiten, dass das Signal an die dritte Speichervorrichtung übertragen wird.
  7. Speichergerät nach Anspruch 1, ferner aufweisend: eine dritte Speichervorrichtung, die dritte Speichervorrichtung umfassend: eine Schnittstelle, einen Redriver, und ein oder mehrere Speicherzellenfelder; und eine vierte Speichervorrichtung, wobei das Signal ein erstes Signal ist, wobei die Ziel-ID eine erste Ziel-ID ist, wobei die ausgewählte Speichervorrichtung eine erste ausgewählte Speichervorrichtung ist, wobei die Speichersteuerung eingerichtet ist, um an die dritte Speichervorrichtung ein zweites Signal zu übertragen, das eine zweite Ziel-ID umfasst, die eine zweite ausgewählte Speichervorrichtung angibt, wobei die Schnittstelle der dritten Speichervorrichtung eingerichtet ist, um das zweite Signal auf der Grundlage der zweiten Ziel-ID weiterzuleiten; und wobei der Redriver der dritten Speichervorrichtung eingerichtet ist, um das zweite Signal von der Schnittstelle der dritten Speichervorrichtung zu empfangen und das zweite Signal derart umzuleiten, dass das zweite Signal an die vierte Speichervorrichtung übertragen wird.
  8. Speichergerät, aufweisend: eine Vielzahl von Speichervorrichtungen, von denen jede einen oder mehrere Speicherchips umfasst; und eine Speichersteuerung, die eingerichtet ist, um an eine erste Speichervorrichtung der Vielzahl von Speichervorrichtungen ein Signal zu übertragen, das eine Zielkennung (ID) umfasst, die eine ausgewählte Speichervorrichtung unter der Vielzahl von Speichervorrichtungen angibt, wobei die erste Speichervorrichtung das Signal auf der Grundlage der Ziel-ID an den einen oder die mehreren Speicherchips in der ersten Speichervorrichtung oder an eine zweite Speichervorrichtung der Vielzahl von Speichervorrichtungen weiterleitet, wenn die erste Speichervorrichtung das Signal von der Speichersteuerung empfängt.
  9. Speichervorrichtung nach Anspruch 8, wobei die erste Speichervorrichtung aufweist: eine Schnittstelle, die eingerichtet ist, um das von der Speichersteuerung empfangene Signal auf der Grundlage der Ziel-ID weiterzuleiten; und einen Redriver, der eingerichtet ist, um das Signal derart umzuleiten, dass das Signal an die zweite Speichervorrichtung übertragen wird.
  10. Speichergerät nach Anspruch 9, wobei die Schnittstelle die Ziel-ID mit einer inhärenten ID der ersten Speichervorrichtung vergleicht, wenn die Schnittstelle das Signal empfängt.
  11. Speichergerät nach Anspruch 10, wobei die Schnittstelle das Signal an einen dem Signal entsprechenden Speicherchip unter dem einen oder den mehreren Speicherchips der ersten Speichervorrichtung weiterleitet, wenn die Ziel-ID der inhärenten ID entspricht.
  12. Speichergerät nach Anspruch 10, wobei die Schnittstelle das Signal an den Redriver weiterleitet, wenn die Ziel-ID nicht der inhärenten ID entspricht.
  13. Speichergerät nach Anspruch 10, wobei der Redriver eine Verzerrung des von der Schnittstelle empfangenen Signals kompensiert und das kompensierte Signal an die zweite Speichervorrichtung ausgibt.
  14. Speichergerät nach Anspruch 8, wobei die Vielzahl von Speichervorrichtungen mit der Speichersteuerung in Reihe gekoppelt ist.
  15. Speichergerät nach Anspruch 8, wobei die zweite Speichervorrichtung das Signal auf der Grundlage der Ziel-ID an den einen oder die mehreren Speicherchips in der zweiten Speichervorrichtung oder an eine dritte Speichervorrichtung der Vielzahl von Speichervorrichtungen weiterleitet, wenn die zweite Speichervorrichtung das Signal von der ersten Speichervorrichtung empfängt.
  16. Verfahren zum Betreiben einer Speichervorrichtung, die eine Vielzahl von Speichervorrichtungen umfasst, das Verfahren aufweisend: Empfangen eines Signals, das eine Zielkennung (ID) umfasst, von einer Speichersteuerung durch eine erste Speichervorrichtung der Vielzahl von Speichervorrichtungen, wobei der Ziel-ID eine ausgewählte Speichervorrichtung angibt; und Umleiten des Signals derart, dass das Signal an eine zweite Speichervorrichtung der Vielzahl von Speichervorrichtungen übertragen wird, durch die erste Speichervorrichtung.
  17. Verfahren nach Anspruch 16, ferner aufweisend: Übertragen des Signals an ein Speicherzellenfeld der zweiten Speichervorrichtung, wenn die Ziel-ID der inhärenten ID der zweiten Speichervorrichtung entspricht.
  18. Verfahren nach Anspruch 16, ferner aufweisend: Umleiten des Signals an eine dritte Speichervorrichtung der Vielzahl von Speichervorrichtungen durch die zweite Speichervorrichtung; und Übertragen des Signals an ein Speicherzellenfeld der dritten Speichervorrichtung, wenn die Ziel-ID der inhärenten ID der dritten Speichervorrichtung entspricht.
DE102022210688.1A 2021-12-07 2022-10-11 Speichergerät und betriebsverfahren dafür Pending DE102022210688A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0173983 2021-12-07
KR1020210173983A KR20230085629A (ko) 2021-12-07 2021-12-07 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
DE102022210688A1 true DE102022210688A1 (de) 2023-06-07

Family

ID=86382016

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022210688.1A Pending DE102022210688A1 (de) 2021-12-07 2022-10-11 Speichergerät und betriebsverfahren dafür

Country Status (5)

Country Link
US (1) US11995343B2 (de)
KR (1) KR20230085629A (de)
CN (1) CN116243848A (de)
DE (1) DE102022210688A1 (de)
TW (1) TW202324115A (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042145A (ko) 2000-11-30 2002-06-05 윤종용 마이크로 컨트롤로 유닛의 입/출력 회로
DE60335926D1 (de) * 2002-10-31 2011-03-10 Ring Technology Entpr S Llc Verfahren und Systeme für ein Speichersystem
US20060112239A1 (en) * 2004-11-19 2006-05-25 Hermann Ruckerbauer Memory device for use in a memory module
KR101476463B1 (ko) 2006-08-22 2014-12-24 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 스케일러블 메모리 시스템
US10643676B2 (en) 2018-09-28 2020-05-05 Western Digital Technologies, Inc. Series resistance in transmission lines for die-to-die communication
CN110286991B (zh) * 2019-06-30 2021-08-17 联想(北京)有限公司 一种信息处理方法及装置
US11119658B2 (en) * 2019-11-01 2021-09-14 Micron Technology, Inc. Capacity expansion channels for memory sub-systems

Also Published As

Publication number Publication date
US20230176771A1 (en) 2023-06-08
CN116243848A (zh) 2023-06-09
KR20230085629A (ko) 2023-06-14
US11995343B2 (en) 2024-05-28
TW202324115A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
KR102535627B1 (ko) 메모리 컨트롤러 및 그 동작 방법
US10665291B2 (en) Memory device and operating method thereof
US10846002B2 (en) Memory controller to adjust the size of write data, operating method therof and storage device including the same
KR102391499B1 (ko) 저장 장치 및 그 동작 방법
KR102535104B1 (ko) 저장 장치 및 그 동작 방법
CN111258919B (zh) 储存设备及其操作方法
US11360900B2 (en) Storage device and method of operating the same
DE102020212996A1 (de) Speichergerät, speichervorrichtung, halbleitersystem und betriebsverfahren eines speichersystems
US11726706B2 (en) Storage device and method of operating the same
US10606747B2 (en) Storage device and method of operating the same
CN111445939B (zh) 存储装置及其操作方法
DE102022208699A1 (de) Hostvorrichtung, speichersteuerung und computersystem mit derselben
CN111580744A (zh) 存储器控制器及其操作方法
CN111338979A (zh) 存储器控制器及其操作方法
KR20200087595A (ko) 저장 장치 및 그 동작 방법
US11886361B2 (en) Memory controller and operating method thereof
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
DE102022213293A1 (de) Speichersteuerung und verfahren zum betreiben derselben
DE102021208963A1 (de) Speichervorrichtung und verfahren zum betreiben derselben
US11086566B2 (en) Storage device and operating method thereof
DE102021121974A1 (de) Speicher-steuereinheit und speichersystem, welches diese enthält
DE102022210688A1 (de) Speichergerät und betriebsverfahren dafür
DE102022209594A1 (de) Speichergerät und betriebsverfahren dafür
US11908532B2 (en) Memory device and method of operating the memory device
DE102021208035A1 (de) Speichervorrichtung und speichergerät mit derselben