DE102022201644A1 - Cascode circuit with current-controlled driver - Google Patents
Cascode circuit with current-controlled driver Download PDFInfo
- Publication number
- DE102022201644A1 DE102022201644A1 DE102022201644.0A DE102022201644A DE102022201644A1 DE 102022201644 A1 DE102022201644 A1 DE 102022201644A1 DE 102022201644 A DE102022201644 A DE 102022201644A DE 102022201644 A1 DE102022201644 A1 DE 102022201644A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- cascode circuit
- switch
- time period
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
Abstract
Die vorliegende Erfindung betrifft eine Kaskodenschaltungseinheit (1) aufweisend eine Kaskodenschaltung (2) aus zumindest zwei Schalteinheiten (3, 4), eine Treibereinheit (5) ausgebildet zum Schalten der Kaskodenschaltung (2), wobei die Treibereinheit (5) ausgebildet ist, eine gesamte Gatekapazität (QG) der Kaskodenschaltung (2) mittels eines vordefinierten elektrischen Stromverlaufs (Iein, Iaus) zu laden und zu entladen, um die Kaskodenschaltung (2) zwischen einem sperrendem Zustand und einem leitenden Zustand umzuschalten.The present invention relates to a cascode circuit unit (1) having a cascode circuit (2) made up of at least two switching units (3, 4), a driver unit (5) designed for switching the cascode circuit (2), the driver unit (5) being designed as an entire To charge gate capacitance (QG) of the cascode circuit (2) by means of a predefined electrical current curve (Iin, Iout) and to discharge it in order to switch the cascode circuit (2) between a blocking state and a conducting state.
Description
Die vorliegende Erfindung betrifft eine Kaskodenschaltungseinheit mit Kaskodenschaltung und Treibereinheit, wobei die Treibereinheit stromgeführt ist und ein vordefiniertes Stromprofil ausgibt.The present invention relates to a cascode circuit unit with a cascode circuit and driver unit, the driver unit being current-controlled and outputting a predefined current profile.
Stand der TechnikState of the art
Aus dem Stand der Technik sind Kaskodenschaltungen bekannt, bei denen zwei verschiedene Schalteinheiten in Serie geschaltet sind. Diese Kaskode wird üblicherweise mit einem Spannungsquellengatetreiber angesteuert, um Schaltvorgänge durchzuführen. Dazu erfolgt die Abgabe von elektrischer Ladung an das Gate der Kaskode insbesondere durch eine vorgegebene elektrische Zielspannung des Treibers, wobei sich die Stromzufuhr an das Gate über einen Gatewiderstand einstellt.Cascode circuits are known from the prior art, in which two different switching units are connected in series. This cascode is typically driven with a voltage source gate driver to perform switching operations. For this purpose, electrical charge is released to the gate of the cascode, in particular by a predetermined electrical target voltage of the driver, with the current being supplied to the gate via a gate resistor.
Eine Kaskodenschaltung aus MOSFET und JFET ist beispielsweise aus der
Offenbarung der ErfindungDisclosure of Invention
Die erfindungsgemäße Kaskodenschaltungseinheit weist eine Treibereinheit auf, die stromgeführt ist und einen vordefinierten elektrischen Stromverlauf ausgibt. Auf diese Weise kann der Stromfluss von der Treibereinheit zu einem Gateanschluss einer Kaskodenschaltung der Kaskodenschaltungseinheit direkt beeinflusst werden. Dies ermöglicht insbesondere eine zeitdiskrete Steuerung des Schaltvorgangs. Auf diese Weise kann der Schaltvorgang insbesondere verzögert werden, um Schwingungen in der Kaskode zu beruhigen. Insbesondere lassen sich auf diese Weise Kaskodenschaltungen einfach und zuverlässig schalten, die ansonsten aufgrund von hohen Oszillationen nur schwer handhabbar sind.The cascode circuit unit according to the invention has a driver unit which is current-carrying and outputs a predefined electrical current curve. In this way, the current flow from the driver unit to a gate connection of a cascode circuit of the cascode circuit unit can be influenced directly. This allows in particular a time-discrete control of the switching process. In this way, the switching process can be delayed in particular in order to calm down oscillations in the cascode. In particular, cascode circuits can be switched easily and reliably in this way, which are otherwise difficult to handle due to high oscillations.
Die Kaskodenschaltungseinheit weist eine Kaskodenschaltung aus zumindest zwei Schalteinheiten und eine Treibereinheit auf. Die Schalteinheiten sind insbesondere seriell geschaltet um eine Kaskode zu bilden. Die Kaskodenschaltung weist somit einen Gateanschluss, einen Drainanschluss und einen Sourceanschluss auf. Die Treibereinheit ist ausgebildet zum Schalten der Kaskodenschaltung, indem die Treibereinheit elektrische Energie an den Gateanschluss der Kaskodenschaltung abgibt.The cascode circuit unit has a cascode circuit made up of at least two switching units and a driver unit. In particular, the switching units are connected in series in order to form a cascode. The cascode circuit thus has a gate connection, a drain connection and a source connection. The driver unit is designed to switch the cascode circuit by the driver unit delivering electrical energy to the gate connection of the cascode circuit.
Die Treibereinheit ist weiterhin ausgebildet, eine gesamte Gatekapazität der Kaskodenschaltung mittels eines vordefinierten elektrischen Stromverlaufs zu laden und zu entladen. Auf diese Weise ist die Kaskodenschaltung zwischen einem sperrenden Zustand und einem leitenden Zustand umschaltbar. Die Kaskodenschaltung wirkt somit als Schalter zwischen dem Drainanschluss und dem Sourceanschluss und kann durch die Treibereinheit geschaltet werden. Wird die Gatekapazität geladen, so erfolgt ein Einschalten der Kaskodenschaltung, d.h. ein Umschalten in den leitenden Zustand. Wird die Gatekapazität entladen, so erfolgt ein Umschalten in den sperrenden Zustand.The driver unit is also designed to charge and discharge an entire gate capacitance of the cascode circuit using a predefined electrical current profile. In this way, the cascode circuit can be switched between a blocking state and a conducting state. The cascode circuit thus acts as a switch between the drain connection and the source connection and can be switched by the driver unit. If the gate capacitance is charged, the cascode circuit is switched on, i.e. it switches to the conductive state. If the gate capacitance is discharged, switching to the blocking state takes place.
Durch die Verwendung des vordefinierten elektrischen Stromverlaufs lässt sich die Abgabe der Energie an den Gateanschluss optimal an die Eigenschaften der Kaskodenschaltung anpassen. Weiterhin lässt sich der Gatestrom der Kaskodenschaltung, d.h. der von der Treiberschaltung an den Gateanschluss abgegebene elektrische Strom, direkt steuern, wodurch unmittelbar Einfluss auf das Schaltverhalten der Kaskodenschaltung genommen werden kann. Dies erlaubt ein schnelles und zuverlässiges Schalten der Kaskodenschaltung und erlaubt insbesondere eine Optimierung von Oszillationen der Kaskodenschaltung.By using the predefined electrical current curve, the delivery of energy to the gate connection can be optimally adapted to the properties of the cascode circuit. Furthermore, the gate current of the cascode circuit, i.e. the electrical current delivered by the driver circuit to the gate connection, can be controlled directly, which means that the switching behavior of the cascode circuit can be directly influenced. This allows the cascode circuit to be switched quickly and reliably and, in particular, allows oscillations in the cascode circuit to be optimized.
Die Unteransprüche zeigen bevorzugte Weiterbildungen der Erfindung.The dependent claims show preferred developments of the invention.
Der vordefinierte elektrische Stromverlauf weist bevorzugt zumindest einen ersten Zeitraum und einen zweiten Zeitraum auf, wobei der zweite Zeitraum unmittelbar an den ersten Zeitraum anschließt. In dem ersten Zeitraum fließt ein erster Strom und in dem zweiten Zeitraum fließt ein zweiter Strom. Der zweite Strom ist betragsmäßig kleiner als der erste Strom, um einen Schaltvorgang der Kaskodenschaltung zu verzögern. Auf diese Weise können Überschwingungen im Schaltverhalten der Kaskodenschaltung berücksichtigt werden, insbesondere indem der Schaltvorgang verzögert wird, um ein Beruhigen der Überschwingungen abzuwarten. Die Verzögerung findet insbesondere in kritischen Punkten des Schaltvorgangs statt, besonders bevorzugt während der Spannungskommutierung und/oder Stromkommutierung. Insbesondere während einer solchen Kommutierung besteht die Gefahr einer Überschwingung, sodass durch ein zeitdiskretes Verlangsamen des Schaltvorgangs während dieses Intervalls ein bestmögliches Schaltverhalten erreicht werden kann.The predefined electrical current profile preferably has at least a first time period and a second time period, with the second time period directly following the first time period. A first current flows in the first period and a second current flows in the second period. The magnitude of the second current is smaller than the first current in order to delay a switching operation of the cascode circuit. In this way, overshoots in the switching behavior of the cascode circuit can be taken into account, in particular by delaying the switching process in order to wait for the overshoots to calm down. The delay takes place in particular at critical points in the switching process, particularly preferably during the voltage commutation and/or current commutation. In particular during such a commutation, there is a risk of overshooting, so that the best possible switching behavior can be achieved by slowing down the switching process at a discrete time during this interval.
In einer bevorzugten Ausgestaltung beträgt der zweite Zeitraum zumindest 400 ns, besonders bevorzugt zumindest 450 ns. Dies führt einerseits zu einer geringstmöglichen Verzögerung des Schaltvorgangs, um weiterhin den Vorteil eines schnellen Schaltens durch die Kaskodenschaltung beizubehalten. Andererseits führt ein solcher Zeitraum dazu, dass Schwingungen innerhalb der Kaskodenschaltung, die während des Schaltvorgangs auftreten, abklingen können um somit einen Schaltvorgang zu beruhigen.In a preferred embodiment, the second period is at least 400 ns, particularly preferably at least 450 ns. On the one hand, this leads to the smallest possible delay in the switching process in order to continue to retain the advantage of fast switching by the cascode circuit. On the other hand, such a period of time means that oscillations within the cascode circuit, which occur during the switching process, can subside in order to calm down a switching process.
Bevorzugt ist weiterhin vorgesehen, dass der erste Zeitraum kürzer ist als der zweite Zeitraum. Insbesondere ist vorgesehen, dass der erste Zeitraum maximal 20 %, bevorzugt maximal 10 %, des zweiten Zeitraums beträgt. Somit erfolgt ein Verzögern des Schaltvorgangs insbesondere nur während des zweiten Zeitraums, während der erste Zeitraum nicht für eine Verzögerung des Schaltvorgangs sorgt und somit ein von der Kaskodenschaltung ermöglichter schneller Schaltvorgang grundsätzlich beibehalten wird.Provision is preferably also made for the first time period to be shorter than the second time period. In particular, it is provided that the first time period is at most 20%, preferably at most 10%, of the second time period. The switching process is thus delayed, in particular, only during the second period of time, while the first period of time does not cause the switching process to be delayed, and a rapid switching process made possible by the cascode circuit is therefore fundamentally maintained.
Der erste Zeitraum umfasst zumindest ein Laden einer Gate-Source Kapazität und ein höchstens teilweises Laden einer Gate-Drain Kapazität der Gatekapazität der Kaskodenschaltung. Vorteilhafterweise erfolgt ein Laden der Gate-Drain Kapazität bis zu einem Zeitpunkt vor der Kommutierung. Auf diese Weise erfolgt mindestens ein rasches Aufladen der Gate-Source Kapazität, insbesondere auch ein rasches teilweises Aufladen der Gate-Drain Kapazität, was zu einem schnellen Schaltvorgang beiträgt. Das Laden der Gate-Drain Kapazität während der Spannungskommutierung und/oder Stromkommutierung erfolgt vorteilhafterweise während des zweiten Zeitraums, um hier den Schaltvorgang gezielt zu verzögern.The first time period includes at least charging of a gate-source capacitance and at most partial charging of a gate-drain capacitance of the gate capacitance of the cascode circuit. The gate-drain capacitance is advantageously charged up to a point in time before the commutation. In this way, at least the gate-source capacitance is rapidly charged, in particular also a rapid partial charging of the gate-drain capacitance, which contributes to a rapid switching operation. The charging of the gate-drain capacitance during the voltage commutation and/or current commutation advantageously takes place during the second period of time in order to specifically delay the switching process here.
Der zweite Zeitraum umfasst bevorzugt eine Stromkommutierung und/oder Spannungskommutierung des Schaltvorgangs der Kaskodenschaltung umfasst. Dies erlaubt ein gezieltes Verzögern des Schaltvorgangs der Kaskodenschaltung während der Kommutierung. Wie zuvor bereits beschrieben wird diese Verzögerung dadurch erreicht, dass das Aufladen der Gate-Drain Kapazität der Kaskodenschaltung während der Stromkommutierung und/oder Spannungskommutierung verlangsamt wird, indem der zweite Strom fließt, der geringer ist als der erste Strom. Da gerade während der Stromkommutierung und/oder Spannungskommutierung Überschwingungen auftreten können, lässt sich der Schaltvorgang durch diese gezielte Verzögerung beruhigen.The second time period preferably includes a current commutation and/or voltage commutation of the switching process of the cascode circuit. This allows the switching process of the cascode circuit to be deliberately delayed during commutation. As previously described, this delay is achieved by slowing down the charging of the gate-drain capacitance of the cascode circuit during current commutation and/or voltage commutation by flowing the second current, which is less than the first current. Since overshoots can occur during current commutation and/or voltage commutation, the switching process can be calmed down by this specific delay.
Der vordefinierte Stromverlauf weist insbesondere außerdem einen an den zweiten Zeitraum unmittelbar anschließenden dritten Zeitraum auf. In dem dritten Zeitraum fließt ein dritter Strom, wobei der dritte Strom betragsmäßig kleiner als der erste Strom und betragsmäßig größer als der zweite Strom ist. Der dritte Zeitraum ist insbesondere ein Zeitraum nach der Stromkommutierung und/oder Spannungskommutierung. Außerdem ist bevorzugt vorgesehen, dass der dritte Zeitraum zumindest andauert, bis die gesamte Gatekapazität der Kaskodenschaltung vollständig geladen oder entladen ist. Somit ist einerseits ein zügiges vollständiges Aufladen der gesamten Gatekapazität ermöglicht, indem der dritte Strom größer als der zweite Strom ist. Andererseits werden Schwingungen nach der Kommutierung verhindert oder zumindest reduziert, indem der dritte Strom kleiner ist als der erste Strom. Der Betrag des dritten Stroms liegt bevorzugt zwischen 5 % und 15 % des Betrags des ersten Stroms. Besonders vorteilhaft beträgt der dritte Strom 10 % des ersten Stroms. Dies stellt insbesondere ein optimales Verhältnis zwischen größtmöglicher Stabilität des Schaltvorgangs und geringstmöglicher Zeitdauer des Schaltvorgangs dar.In particular, the predefined current curve also has a third period of time directly following the second period of time. A third current flows in the third time period, the third current being smaller in absolute value than the first current and greater in absolute value than the second current. The third time period is in particular a time period after the current commutation and/or voltage commutation. In addition, it is preferably provided that the third time period lasts at least until the entire gate capacitance of the cascode circuit is fully charged or discharged. Thus, on the one hand, rapid full charging of the entire gate capacitance is made possible by the third current being greater than the second current. On the other hand, oscillations after the commutation are prevented or at least reduced by the third current being smaller than the first current. The magnitude of the third current is preferably between 5% and 15% of the magnitude of the first current. The third current is particularly advantageously 10% of the first current. In particular, this represents an optimal relationship between the greatest possible stability of the shifting process and the shortest possible time for the shifting process.
Der erste Strom beträgt vorteilhafterweise zumindest 70%, insbesondere zumindest 80%, bevorzugt zumindest 90% eines von der Treibereinheit maximal lieferbaren Stroms. Somit ist einerseits ein möglichst hoher erster Strom realisiert. Andererseits ist die Treibereinheit nicht vollständig ausgelastet, was wiederum die Stabilität des von der Treibereinheit gelieferten Stroms verbessert. Somit kann die Treibereinheit den ersten Strom zuverlässig liefern.The first current is advantageously at least 70%, in particular at least 80%, preferably at least 90% of a maximum current that can be supplied by the driver unit. Thus, on the one hand, a first current that is as high as possible is realized. On the other hand, the driver unit is not fully utilized, which in turn improves the stability of the current supplied by the driver unit. Thus, the driver unit can reliably supply the first current.
Bevorzugt ist die Kaskodenschaltung eine Kombination aus einem Si-MOSFET und einem SiC-JFET. Dabei ist insbesondere vorgesehen, dass ein Gate des Si-MOSFETs einen Gateanschluss der Kaskodenschaltung bildet, wobei ein Gate des SiC-JFET mit einer Source des Si-MOSFET, die insbesondere außerdem ein Sourceanschluss der Kaskodenschaltung ist, verbunden ist. Auf diese Weise ist eine Reihenschaltung von Si-MOSFET und SiC-JFET gebildet, die zu einer Kaskode führt. Auf diese Weise ist eine Kaskodenschaltung erreicht, die geringe Schaltzeiten aufweist. Durch den Si-MOSFET wird der SiC-JFET zu einem selbstsperrenden Schalter. Es lassen sich hohe Spannungen sowie hohe Ströme schnell und zuverlässig schalten. Durch die Treibereinheit ist diese Kaskodenschaltung zuverlässig schaltbar. Dabei bleibt weiterhin der Vorteil kurzer Schaltzeiten bestehen.The cascode circuit is preferably a combination of a Si-MOSFET and a SiC-JFET. It is provided in particular that a gate of the Si-MOSFET forms a gate connection of the cascode circuit, with a gate of the SiC-JFET being connected to a source of the Si-MOSFET, which in particular is also a source connection of the cascode circuit. In this way, a series connection of Si-MOSFET and SiC-JFET is formed, which leads to a cascode. In this way, a cascode circuit is achieved which has short switching times. The Si-MOSFET turns the SiC-JFET into a self-locking switch. High voltages and high currents can be switched quickly and reliably. This cascode circuit can be reliably switched by the driver unit. The advantage of short switching times remains.
Figurenlistecharacter list
Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die begleitende Zeichnung im Detail beschrieben. In der Zeichnung ist:
-
1 eine schematische Abbildung einer Kaskodenschaltungseinheit gemäß einem Ausführungsbeispiel der Erfindung, -
2 eine erste schematische Darstellung eines vordefinierten elektrischen Stromverlaufs zum Einschalten der Kaskodenschaltung der Kaskodenschaltungseinheit gemäß dem Ausführungsbeispiel der Erfindung; die Abszisse zeigt dabei die Gateladung, -
3 eine zweite schematische Darstellung eines vordefinierten elektrischen Stromverlaufs zum Einschalten der Kaskodenschaltung der Kaskodenschaltungseinheit gemäß dem Ausführungsbeispiel der Erfindung; die Abszisse zeigt dabei die Zeit, -
4 eine erste schematische Darstellung eines vordefinierten elektrischen Stromverlaufs zum Ausschalten der Kaskodenschaltung der Kaskodenschaltungseinheit gemäß dem Ausführungsbeispiel der Erfindung; die Abszisse zeigt dabei die Gateladung, -
5 eine zweite schematische Darstellung eines vordefinierten elektrischen Stromverlaufs zum Ausschalten der Kaskodenschaltung der Kaskodenschaltungseinheit gemäß dem Ausführungsbeispiel der Erfindung; die Abszisse zeigt dabei die Zeit, und -
6 eine schematische Darstellung eines Stromverlaufs und Spannungsverlaufs an der Kaskodenschaltung während des Einschaltens und Ausschaltens.
-
1 a schematic illustration of a cascode circuit unit according to an embodiment of the invention, -
2 a first schematic representation of a predefined electrical current profile for switching on the cascode circuit of the cascode circuit unit according to the exemplary embodiment of the invention; the abscissa shows the gate charge, -
3 a second schematic representation of a predefined electrical current profile for switching on the cascode circuit cascode circuit unit according to the embodiment of the invention; the abscissa shows the time, -
4 a first schematic representation of a predefined electrical current profile for switching off the cascode circuit of the cascode circuit unit according to the exemplary embodiment of the invention; the abscissa shows the gate charge, -
5 a second schematic representation of a predefined electrical current profile for switching off the cascode circuit of the cascode circuit unit according to the exemplary embodiment of the invention; the abscissa shows the time, and -
6 a schematic representation of a current curve and voltage curve at the cascode circuit during switching on and off.
Ausführungsformen der ErfindungEmbodiments of the invention
Die Kaskodenschaltung 2 ist eine Kombination aus einer ersten Schalteinheit 3 und einer zweiten Schalteinheit 4, wobei die erste Schalteinheit 3 insbesondere ein Si-MOSFET und die zweite Schalteinheit 4 ein SiC-JFET ist. Die erste Schalteinheit 3 und die zweite Schalteinheit 4 bilden somit eine Kaskode, wobei die Kaskodenschaltung 2 einen Gateanschluss G, einen Drainanschluss D und einen Sourceanschluss S aufweist. Die Treibereinheit 5 ist ausgebildet, einen elektrischen Strom an den Gateanschluss G abzugeben.The cascode circuit 2 is a combination of a
Um die Kaskodenschaltung 2 zu schalten, d.h. zwischen einem sperrenden Zustand und einem leitenden Zustand zwischen dem Drainanschluss D und dem Sourceanschluss S, umzuschalten, ist durch die Treibereinheit 5 ein vordefinierter Stromverlauf Iein, Iaus (vgl.
Der Einschaltstromverlauf Iein umfasst drei Einschaltzeiträume t1,ein, t2,ein, t3,ein, wobei die Gesamtheit der drei Einschaltzeiträume t1,ein, t2,ein, t3,ein die gesamte Schaltdauer zum Einschalten der Kaskodenschaltung 2 repräsentieren. Wird der Einschaltstromverlauf Iein an den Gateanschluss G angelegt, so ergibt sich außerdem der in
Der gesamte Einschaltzeitraum unterteilt sich in einen ersten Einschaltzeitraum t1,ein, einen zweiten Einschaltzeitraum t2,ein und einen dritten Einschaltzeitraum t3,ein. Der zweite Einschaltzeitraum t2,ein schließt unmittelbar an den ersten Einschalteitraum t1,ein an, der dritte Einschaltzeitraum t3,ein schließt unmittelbar an den zweiten Einschaltzeitraum t2,ein an. Während der einzelnen Einschaltzeiträume t1,ein, t2,ein, t3,ein fließt ein konstanter elektrischer Strom. Dieser jeweilige elektrische Strom ist durch den vordefinierten Einschaltstromverlauf Iein vorgegeben und wird insbesondere von einer internen Regelung der Treibereinheit 5 eingestellt. Durch die Wahl der jeweiligen Einschaltzeiträume t1,ein, t2,ein, t3,ein mit den zugehörigen elektrischen Einschaltströmen I1,ein, I2,ein, I3,ein lässt sich der Einschaltvorgang der Kaskodenschaltung 2 gezielt verlangsamen und ansonsten nicht unnötig ausbremsen. Somit bleibt ein Vorteil einer grundsätzlich schnellen Umschaltung der Kaskodenschaltung 2 vorhanden, wobei durch die gezielte Verzögerung Überschwingungen während des Schaltvorgangs gedämpft werden können.The entire switch-on period is divided into a first switch-on period t 1,on , a second switch-on period t 2,on and a third switch-on period t 3,on . The second switch-on period t 2,on follows directly on from the first switch-on period t 1, on, and the third switch-on period t 3,on follows directly on the second switch-on period t 2, on. A constant electrical current flows during the individual switch-on periods t 1,on , t 2,on , t 3,on . This respective electrical current is specified by the predefined switch-on current profile I in and is set in particular by an internal controller of the
Die Länge der einzelnen Einschaltzeiträume t1,ein, t2,ein, t3,ein ist insbesondere basierend auf der Gateladung der Kaskodenschaltung 2 ausgelegt. So ist der erste Einschaltzeitraum t1,ein insbesondere derart ausgelegt, dass durch den fließenden ersten Strom I1,ein eine Gate-Source Ladung QGS, die Teil der gesamten Gateladung G der Kaskodenschaltung 2 ist, vollständig eingebracht wird. Zusätzlich kann außerdem ein Teil einer Gate-Drain Ladung QGD mit dem ersten Einschaltstrom I1,ein eingebracht werden. Dabei bleibt eine Stromkommutierung 100a (vgl.
Der erste Einschaltstrom I1,ein beträgt vorteilhafterweise zumindest 70%, insbesondere zumindest 80%, bevorzugt zumindest 90% eines von der Treibereinheit 5 maximal lieferbaren Stroms. Dies führt dazu, dass die Treibereinheit 5 nicht vollständig ausgelastet, was wiederum die Stabilität des von der Treibereinheit 5 gelieferten Stroms verbessert. Damit wird der erste Einschaltstrom I1 zuverlässig geliefert. Die Treibereinheit 5 als reales Bauteil kann insbesondere bei einer Strombelastung von mehr als den angegebenen Werten erheblich von einem Verhalten eines idealen Treibers abweichen, wodurch die Gefahr von Instabilitäten erhöht ist. Dieses Risiko wird insbesondere durch die Begrenzung des Stroms verringert.The first switch-on current I 1,on is advantageously at least 70%, in particular at least 80%, preferably at least 90% of a maximum current that can be supplied by the
Die erste Einschalt-Gateladung Q1,ein, die während des ersten Einschaltzeitraums t1,ein in die Gatekapazität geladen wird, setzt sich somit zusammen aus der Gate-Source Ladung QGS und desjenigen Anteils der Gate-Drain Ladung QGD vor der Kommutierung, abzüglich einer Beruhigungsladung QB, die Teil der Gate-Drain Ladung QGD ist, die während einer Beruhigungszeit für die Treibereinheit 5 eingebracht wird, was nachfolgend beschrieben ist.The first turn-on gate charge Q 1,in , which is charged into the gate capacitance during the first turn-on period t 1,in , is thus composed of the gate-source charge Q GS and that portion of the gate-drain charge Q GD before commutation , minus a settling charge Q B , which is part of the gate-drain charge Q GD , which is introduced during a settling time for the
Nach dem ersten Einschaltzeitraum t1,ein schließt sich der zweite Einschaltzeitraum t2,ein an, für den der Strom deutlich gesenkt wird und somit der zweite Strom I2 fließt, der geringer als der erste Strom I1 ist. Der somit verringerte an den Gateanschluss G ausgegebene zweite Strom I2 führt zu einem langsameren Laden der Gatekapazität und somit zu einem späteren Erreichen der gesamten Gateladung QG. Dadurch ist der Schaltvorgang der Kaskodenschaltung 2 verzögert. Diese Verzögerung dient dazu, ein einen schwingungsfreien oder zumindest schwingungsarmen Strom an den Gateanschluss G auszugeben. Insbesondere wird ein Treiber-Überschwingen 300a (vgl.
Weiterhin ist der zweite Einschaltzeitraum t2,ein derart ausgelegt, dass währenddessen die Stromkommutierung 100a und die Spannungskommutierung 200a erfolgt. Außerdem verbleibt das Abklingen einer Überschwingung aufgrund von Oszillationen 400a (vgl.
Das Treiber-Überschwingen 300a sollte vor der Stromkommutierung 100a und der Spannungskommutierung 200a abgeklungen sein. Dieses Treiber-Überschwingen 300a setzt während des Einbringens der Gate-Drain-Ladung QGD ein, wobei die während des Treiber-Überschwingens 300a eingebrachte Beruhigungsladung QB nicht durch den ersten Einschaltstrom I1,ein sondern durch den zweiten Einschaltstrom I2,ein bewirkt wird, um das Abklingen der Treiber-Überschwingung 300a zu erreichen. Weiterhin wird während des zweiten Einschaltzeitraums t2,ein eine Stromkommutierungsladung QGD,StromK sowie eine Spannungskommutierungsladung QG,SpannungsK eingebracht. Schließlich erfolgt das Einbringen einer Klingelladung QG,Ring-out, die während des Beruhigens der Überschwingung aufgrund von Oszillationen 400a eingebracht wird. Die zweite Einschalt-Gateladung Q2,ein setzt sich somit aus der Beruhigungsladung QB, der Stromkommutierungsladung QGD,StromK, der Spannungskommutierungsladung QG,SpannungsK und der Klingelladung QG,Ring-out zusammen.Driver ringing 300a should have decayed before
In
Nach dem zweiten Einschaltzeitraums t2,ein folgt der dritte Einschaltzeitraum t3,ein, der zum vollständigen Laden der Gatekapazität vorgesehen ist, sodass die gesamte Gateladung QG erreicht wird. Der hierzu verwendete dritte Einschaltstrom I3,ein ist geringer als der erste Einschaltstrom I1,ein, aber höher als der zweite Einschaltstrom I2,ein. Dies führt einerseits zu einem raschen Beendigen des Schaltvorgangs der Kaskodenschaltung 2 durch Erreichen der gesamten Gateladung QG, andererseits ist eine Stabilität des Schaltvorgangs gewährleistet. Bevorzugt beträgt der dritte Einschaltstrom I3,ein zwischen 5 % und 15 %, insbesondere 10 %, des ersten Einschaltstroms I1,ein.The second switch-on period t 2,in is followed by the third switch-on period t 3,in , which is provided for fully charging the gate capacitance, so that the total gate charge Q G is reached. The third inrush current I 3,in used for this purpose is lower than the first inrush current I 1,in , but higher than the second inrush current I 2,in . On the one hand, this leads to rapid termination of the switching process of the cascode circuit 2 by reaching the entire gate charge Q G , and on the other hand, stability of the switching process is ensured. The third inrush current I 3,in is preferably between 5% and 15%, in particular 10%, of the first inrush current I 1,in .
Das Ausschalten der Kaskodenschaltung 2 ist in
Grundsätzlich funktioniert das Ausschalten analog zu dem Einschalten. Dies bedeutet, dass ein erster Ausschaltzeitraum t1,aus analog zu dem ersten Einschaltzeitraum t1,ein ist, ein zweiter Ausschaltzeitraum t2,aus analog zu dem zweiten Einschaltzeitraum t2,ein ist, ein dritter Ausschaltzeitraum t3,aus analog zu dem dritten Einschaltzeitraum t3,ein ist, wodurch auch ein erster Ausschaltstrom I1,aus analog zu dem ersten Einschaltstrom I1,ein ist, ein zweiter Ausschaltstrom I2,aus analog zu dem zweiten Einschaltstrom I2,ein ist und ein dritter Ausschaltstrom I3,aus analog zu dem dritten Einschaltstrom I3,ein ist. Auch die zugehörigen Ausschaltladungen Q1,aus, Q2,aus, Q3,aus verhalten sich im Wesentlichen analog zu den Einschaltladungen Q1,ein, Q2,ein, Q3,ein, wobei die Einschaltladungen ein Laden der Gatekapazität bewirken, während die Ausschaltladungen ein Entladen der Gatekapazität bewirken. Außerdem erfolgt während des Einschaltens zunächst eine Stromkommutierung 100a und anschließend eine Spannungskommutierung 100b, wobei während des Ausschaltens die Stromkommutierung 100b und Spannungskommutierung 200b nahezu gleichzeitig erfolgen. Daher ist bei dem Ausschaltvorgang keine Trennung der Stromkommutierungsladung QGD,StromK und der Spannungskommutierungsladung QG,SpannungsK bei dem Einschaltvorgang gegeben, sondern es wird vielmehr die Kommutierungsladung QG+GD,K eingebracht. Da die Kommutierungsladung QG+GD,K aufgrund der Gleichzeitigkeit geringer ist als die Summe aus Stromkommutierungsladung QGD,StromK und der Spannungskommutierungsladung QG,SpannungsK ist der zweite Ausschaltzeitraum t2,aus kürzer als der zweite Einschaltzeitraum t2,ein, was zu einem kürzeren Ausschaltvorgang als Einschaltvorgang führt. Die Auslegung der Einschaltströme I1,ein, I2,ein, I3,ein und der Ausschaltströme I1,aus, I2,aus, I3,aus sowie der Einschaltzeiträume t1,ein, t2,ein, t3,ein und Ausschaltzeiträume t1,aus, t2,aus, t3,aus erfolgt ansonsten analog.Switching off basically works in the same way as switching on. This means that a first off period t 1,off is analogous to the first on period t 1,on , a second off period t 2,off is analogous to the second on period t 2,on , a third off period t 3,off is analogous to that third switch-on period t 3,on , whereby a first switch-off current I 1,off is analogous to the first switch-on current I 1,on , a second switch-off current I 2,off is analogous to the second switch-on current I 2,on and a third switch-off current I 3,off is analogous to the third inrush current I 3,on . The associated turn-off charges Q 1,off , Q 2,off , Q 3,off behave essentially analogously to the turn-on charges Q 1,on , Q 2,on , Q 3,on , with the turn-on charges causing the gate capacitance to charge, while the turn-off charges cause the gate capacitance to discharge. In addition, during switch-on first a
In
Ein Analoger Verlauf ist für das Einschalten gezeigt. Auch hier erfolgt in dem zweiten Einschaltzeitraum t2,ein zunächst ein Beruhigen einer Einschalt-Treiber-Überschwingung 300a, bevor zunächst eine Einschalt-Stromkommutierung 100a des Drainstroms ID und danach eine Einschalt-Spannungskommutierung 200a der Drain-Source Spannung VDS,HS und VDS,LS erfolgt. Ebenso erfolgt im zweiten Einschaltzeitraum t2,ein ein Abklingen von Einschalt-Oszillationen 400a. Der dritte Einschaltzeitraum t3,ein dient wiederum zum Fertigstellen des Schaltvorgangs.An analogous progression is shown for turn-on. Here, too, in the second switch-on period t 2,in , a switch-on
Durch die entsprechende Auslegung insbesondere des zweiten Zeitraums t2 ist sowohl bei dem Einschaltvorgang als auch bei dem Ausschaltvorgang eine Beruhigung von Überschwingungen erreicht, indem zum Zeitpunkt, an dem die Überschwingungen erwartet werden, lediglich der reduzierte zweite Strom I2 zu dem Gateanschluss G fließt. Der erste Zeitraum t1 und der zweite Zeitraum t2 sind insbesondere so kurz wie möglich ausgelegt und bremsen den Schaltvorgang daher nicht oder nur minimal.Appropriate design, in particular of the second time period t 2 , suppresses overshoots both during the switch-on process and during the switch-off process, in that only the reduced second current I 2 flows to the gate terminal G at the point in time at which the overshoots are expected. The first time period t 1 and the second time period t 2 are in particular designed to be as short as possible and therefore do not slow down the shifting process or only minimally.
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents cited by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturPatent Literature Cited
- EP 2412096 A2 [0003]EP 2412096 A2 [0003]
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102022201644.0A DE102022201644A1 (en) | 2022-02-17 | 2022-02-17 | Cascode circuit with current-controlled driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102022201644.0A DE102022201644A1 (en) | 2022-02-17 | 2022-02-17 | Cascode circuit with current-controlled driver |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102022201644A1 true DE102022201644A1 (en) | 2023-08-17 |
Family
ID=87430641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102022201644.0A Pending DE102022201644A1 (en) | 2022-02-17 | 2022-02-17 | Cascode circuit with current-controlled driver |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102022201644A1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10137752C1 (en) | 2001-08-01 | 2002-12-12 | Siemens Ag | Device for triggering a switch element has a source of signals linked to a control input for a switch element generating a control signal to determine the switching status of the switch element. |
DE10217611B4 (en) | 2002-04-19 | 2005-06-30 | Infineon Technologies Ag | Method and device for EMC-optimized control of a semiconductor switching element |
WO2010108292A2 (en) | 2009-03-27 | 2010-09-30 | ETH Zürich | Switching device having a cascode circuit |
-
2022
- 2022-02-17 DE DE102022201644.0A patent/DE102022201644A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10137752C1 (en) | 2001-08-01 | 2002-12-12 | Siemens Ag | Device for triggering a switch element has a source of signals linked to a control input for a switch element generating a control signal to determine the switching status of the switch element. |
DE10217611B4 (en) | 2002-04-19 | 2005-06-30 | Infineon Technologies Ag | Method and device for EMC-optimized control of a semiconductor switching element |
WO2010108292A2 (en) | 2009-03-27 | 2010-09-30 | ETH Zürich | Switching device having a cascode circuit |
EP2412096A2 (en) | 2009-03-27 | 2012-02-01 | ETH Zurich | Switching device having a cascode circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1920525B1 (en) | Control system for a voltage converter and method | |
DE102013002266B4 (en) | Bootstrap circuit arrangement for an IGBT | |
WO2000044048A1 (en) | Hybrid power mosfet | |
DE19746112A1 (en) | Power converter arrangement | |
DE112012001674T5 (en) | Cascade switch with self-locking and normally-on components and circuits comprising the switches | |
DE2320128B2 (en) | Chopper | |
DE102014106417A1 (en) | Systems and methods for eliminating transient losses in DC-DC converters | |
EP3507895A1 (en) | Changing a switching state of a switching half-bridge | |
DE102013203929B4 (en) | METHOD OF CONTROLLING A SEMICONDUCTOR COMPONENT | |
DE4413546A1 (en) | DC control circuit | |
DE102014213737A1 (en) | Driver circuit and semiconductor device containing the driver circuit | |
DE1438231A1 (en) | Rectifier control circuit | |
DE4330859A1 (en) | Electronic ballast for a discharge lamp | |
DE3317619A1 (en) | IMPROVED POWER SUPPLY FOR A LOW VOLTAGE LOAD | |
DE102022201644A1 (en) | Cascode circuit with current-controlled driver | |
DE102013015723B3 (en) | Improved control of power semiconductors | |
DE2448218A1 (en) | CHOPPER CIRCUIT | |
DE10143432C1 (en) | Driver circuit for field-controlled load switch has control device determining control voltage characteristic during switching in or switching out | |
DE19933161A1 (en) | Circuit arrangement | |
DE112021000078T5 (en) | SHORT-CIRCUIT DETERMINING DEVICE, SWITCHING DEVICE AND METHOD FOR DETERMINING A SHORT-CIRCUIT | |
DE19913465A1 (en) | Power transistor activation circuit arrangement, has push pull stage for control of power transistor including complementary transistors and resistances | |
DE112019003885T5 (en) | GATE DRIVING DEVICE AND SWITCHING DEVICE | |
WO2019149346A1 (en) | Method for switching off a power semiconductor component | |
DE4042378C2 (en) | ||
DE102016223312A1 (en) | Power semiconductor module for a motor vehicle, motor vehicle and method for operating a power semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified |