-
Eine Sensitivität eines Analog-zu-Digital-Wandlers (ADC) kann durch eine differentielle Nicht-Linearität (DNL) und eine integrierte Nicht-Linearität (INL) definiert sein. DNL ist eine Abweichung zwischen einem tatsächlichen analogen Eingangssignal und einem idealen analogen Eingangssignal für ein gegebenes digitales Ausgangswort. INL ist eine integrierte DNL. Messungen von DNL und INL erfordern ein bestimmtes Design und eine bestimmte Einrichtung einer gedruckten Leiterplatte (PCB).
-
3 veranschaulicht eine ADC-Übertragungskurve 300. Die x-Achse repräsentiert das analoge Eingangssignal und die y-Achse repräsentiert das digitale Ausgangswort. Die ideale Übertragungskurve ist eine monotone Stufenfunktion mit einer gleichen Anzahl an Stufen in jedem Spannungsbereich, welche in diesem Beispiel nach jeder Änderung eines niederwertigsten Bits in dem analogen Eingangssignal das digitale Ausgangswort um eins ändert. Diese ideale lineare Übertragungskurve wird allgemein durch eine lineare Linie repräsentiert. Die tatsächliche Übertragungskurve kann allerdings aufgrund eines fehlenden digitalen Ausgangsworts eine nach links oder rechts verschobene Stufe aufweisen. Dies bedeutet, dass es eines vielleicht doppelt so großen niederwertigsten Bits bedarf, damit sich das digitale Ausgangswort ändert, oder das digitale Ausgangswort kann sich nicht um ein Wort, sondern um zwei Worte ändern. Ein DNL-Fehler von 0 bedeutet, dass die Stufen genau sind, ein DNL-Fehler von 1 bedeutet, dass eine zusätzliche Stufe benötigt wird, und ein DNL-Fehler von -1 tritt auf, wenn das ideale digitale Ausgangswort doppelt vorhanden ist. Dieser DNL-Fehler resultiert in der tatsächlichen Übertragungskurve, die, wie gezeigt, eine Nicht-Linearität aufweist.
-
Es besteht ein zunehmendes Interesse an einer besseren DNL- und INL-Leistungsfähigkeit für ADCs, die für Anwendungen, wie beispielsweise eine Fahrzeugs-Zustands-Modellierung mit Kalman-Filtern, verwendet werden. Systemdesigner wollen die ADC-Leistungsfähigkeit (DNL, INL, Rauschen ...) in einer Endanwendung, aufweisend die PCB, externe Komponenten, Software-Stapel, etc., kennen.
- 1A veranschaulicht ein schematisches Diagramm einer Kalibrierungsschaltung gemäß Aspekten der Offenbarung.
- 1B veranschaulicht ein schematisches Diagramm spezifischer Beispiele von Komponenten der Kalibrierungsschaltung von 1A.
- 2 veranschaulicht Zeitdiagramme der Kalibrierungsschaltung von 1A.
- 3 veranschaulicht eine Analog-zu-Digital-Wandler-Übertragungskurve.
-
Die vorliegende Offenbarung ist auf eine nichtlineare Inter-ADC-Kalibrierung mittels zeitäquidistanten Auslösens für ein System in Hinblick auf eine ADC-Leistungsfähigkeit in einer Endanwendung basierend auf DNL/INL gerichtet.
-
1A veranschaulicht ein schematisches Diagramm einer Kalibrierungsschaltung 100 gemäß Aspekten der Offenbarung. 1B veranschaulicht ein schematisches Diagramm spezifischer Beispiele von Komponenten der Kalibrierungsschaltung 100 und ist nicht einschränkend zu verstehen. Und 2 veranschaulicht Zeitdiagramme der Kalibrierungsschaltung von 1A.
-
Die Kalibrierungsschaltung 100 weist einen Auslösezeitgeber 110, einen ersten Analog-zu-Digital-Wandler (ADC) 120, einen zweiten ADC 130 und einen Prozessor 140 auf. Die Kalibrierungsschaltung 100 ist zu einer Eingabe/Ausgabe-(E/A)-Schaltung 10 gekoppelt. Der Auslösezeitgeber 110, der erste ADC 120, der zweite ADC 130 und die E/A-Schaltung 10 sind auf einem selben Chip bereitgestellt, welcher der eines Mikrocontrollers sein kann. Die Kalibrierungsschaltung 100 ist mittels der E/A-Schaltung 10 zu einem nichtlinearen Referenzsignal-Generator 20 gekoppelt, welcher nicht auf demselben Chip wie die Kalibrierungsschaltung 100 und die E/A-Schaltung 10 bereitgestellt ist, obgleich die Offenbarung diesbezüglich nicht notwendigerweise eingeschränkt ist.
-
Der Auslösezeitgeber 110 ist ein allgemeiner Zeitgeber, der eingerichtet ist, Auslösesignale zu erzeugen S 110, welche pulsweitenmodulierte (PWM) Signale sein können. Das Auslösen kann basierend auf einem externen Kristall, einem internen Taktgeber oder dergleichen erfolgen.
-
Die E/A-Schaltung 10 ist eingerichtet, in Reaktion auf die Auslösesignale S110 ein moduliertes Signal S10 zu erzeugen. Die beispielhafte E/A-Schaltung 10 von 1B weist einen Pegelwandler 110.1 und eine Pull-Up-Pull-Down-Schaltung 110.2 auf.
-
Der Referenzsignal-Generator 20 erzeugt das nichtlineare Referenzsignal S20 basierend auf dem modulierten Signal S10 von der E/A-Schaltung 10. Der Referenzsignal-Generator 20 kann zum Beispiel ein Widerstands-Kondensator-(RC)-Filter auf einer gedruckten Leiterplatte aufweisen. Das ausgegebene nichtlineare Referenzsignal S20 ist eine R-Kurve, aber die Offenbarung ist diesbezüglich nicht eingeschränkt. Das nichtlineare Referenzsignal S20 kann ein beliebiges nichtlineares Signal sein, das reproduzierbar ist, wie beispielsweise eine Rampe, eine Sinuswelle, ein oszillierendes Signal, oder dergleichen.
-
Der erste ADC 120 und der zweite ADC 130 sind unterschiedliche Arten von ADCs. Der erste ADC 120 kann ein Überabtastungs-ADC oder alternativ ein Delta-Sigma-(ΔΣ)-ADC sein. Der zweite ADC 130 kann ein Abtast-und-Halte-ADC oder alternativ ein Sukzessiver-Approximations-Register-(SAR)-ADC, ein Flash-ADC, ein Pipeline-ADC oder ein Dual-Slope-ADC sein. Es wird davon ausgegangen, dass der erste ADC 120 eine bessere Leistungsfähigkeit hat und als eine Referenz verwendet wird. Der zweite ADC 130 hat eine unbekannte Leistungsfähigkeit, welches die gesuchte Information ist. Der erste ADC 120 wandelt eine bekannte Referenz in ein Referenzsignal und der zweite ADC 130 wandelt die bekannte Referenz in ein zu analysierendes Signal einer zu testenden Vorrichtung (DUT). Der Prozessor 140 vergleicht dann das abgetastete Signal S130 der DUT mit dem abgetasteten Referenzsignal S12, wie nachstehend erläutert.
-
Im Speziellen ist der erste ADC 120 eingerichtet, ein nichtlineares Referenzsignal S20 kontinuierlich mit einer äquidistanten Abtastrate abzutasten, um ein abgetastetes Referenzsignal zu erzeugen S120. Der erste ADC 120 tastet kontinuierlich eine Widerstands-Kondensator-(RC)-Kurve ab und wandelt diese.
-
Der zweite ADC 130 erfordert mehr Zeit zum Abtasten als der erste ADC 120. Um für den zweiten ADC 130 zumindest eine ähnliche Anzahl an Abtastwerten wie der erste ADC 120 zu haben, lädt der nichtlineare Referenzsignal-Generator 20 ein Pad auf einer gedruckten Leiterplatte wiederholt auf, um das nichtlineare Referenzsignal S20 zu erzeugen. Der zweite ADC 130 ist eingerichtet, für jedes des nichtlinearen Referenzsignals S20 und der wiederholten Versionen des nichtlinearen Referenzsignals S20 einen jeweiligen Punkt in Reaktion auf ein jeweils zugehöriges der Auslösesignale S110, welche äquidistant zunehmende Verzögerungen haben (ein „äquidistanter Hardware-Auslöser“), abzutasten, um eine abgetastete Spannung S130 eines DUT zu erzeugen. Dabei wird eine steigende Flanke des Auslösesignals S110 bezüglich der steigenden Flanke der E/A-Schaltung 10 verzögert. Der Prozessor 140 kombiniert dann diese mittels des zweiten ADC abgetasteten Spannungen in eine Kurve.
-
Der Prozessor 140 ist eingerichtet, eine DNL des abgetasteten Signals S130 der DUT zu schätzen, eine DNL des abgetasteten Referenzsignals S120 zu schätzen und diese DNLs miteinander zu vergleichen, um ein DNL-Leistungsfähigkeit-Indikations-Signal S140 des zweiten ADC 130 zu erzeugen. Der Prozessor 140 schätzt die DNL mittels Berechnens des Deltas zwischen jeder Abtastung und deren vorherige Abtastung. Die DNL, welche das Delta zwischen Abtast-Punkten ist, ist am Anfang der Kurve größer, da sich die nichtlineare Referenzsignal S20 schneller ändert. Im Speziellen berechnet der Prozessor 140 erst das Delta des ersten ADC 120 für jede Abtastung, delta1ADC, und berechnet das Delta des zweiten ADC 130 für jede Abtastung, delta2DC. Der Prozessor 140 berechnet dann die Differenz zwischen beiden Deltas:
wobei deltaDNL eine Repräsentation/Messung der DNL-Leistungsfähigkeit des zweiten ADC 130 ist, wobei die DNL-Leistungsfähigkeit des ersten ADC 120 als Referenz für den zweiten ADC 130 verwendet wird. Durch Normieren beider ADC-Ausgangs-Kurven vor den Delta-Berechnungen ist das Delta unabhängig von Verstärkung und Versatz. Je größer die Differenz zwischen den zwei DNLs ist, desto schlechter ist die Leistungsfähigkeit des zweiten ADC 130.
-
Die hierin offenbarten Aspekte erfordern keinen kostenintensiven externen SignalGenerator zur Charakterisierung einer ADC-Leistungsfähigkeit. Messungen können während der Laufzeit des Mikrocontrollers unter Anwendungsbedingungen auf einer Kundenplatine durchgeführt werden; externe Messungen in einer Endanwendung sind bei den geforderten Genauigkeiten nicht möglich. Die Aspekte können als ein Werkzeug zur Beurteilung eines gedruckte-Leiterplatten-Designs für ein ADC und für eine Beurteilung von DNL/INL eines Kundensystems verwendet werden.
-
Der Begriff „Prozessor“, wie zum Beispiel hierin verwendet, kann als jede Art von technologischer Entität verstanden werden, die ein Handhaben von Daten ermöglicht. Die Daten können gemäß einer oder mehreren spezifischen Funktionen, die mittels des Prozessors oder eines Controllers ausgeführt werden, gehandhabt werden. Ferner kann ein Prozessor, wie hierin verwendet, als jede Art von Schaltung verstanden werden, z.B. jede Art von analoger oder digitaler Schaltung. Ein Prozessor kann daher eine analoge Schaltung, eine digitale Schaltung, eine Mischsignalschaltung, eine Logikschaltung, einen Prozessor, einen Mikroprozessor, eine zentrale Recheneinheit (CPU), eine Grafikverarbeitungseinheit (GPU), einen digitalen Signalprozessor (DSP), eine feldprogrammierbare Gatter-Anordnung (FPGA), eine integrierte Schaltung, eine anwendungsspezifische integrierte Schaltung (ASIC), etc., oder irgendeine Kombination davon aufweisen oder sein. Jede andere Art der Implementierung der jeweiligen Funktionen, welche im Folgenden ausführlicher beschrieben werden, können auch als ein Prozessor, ein Controller bzw. eine Logikschaltung verstanden werden. Es wird verstanden, dass zwei (oder mehr) der hierin ausführlich beschriebenen Prozessoren, Controller bzw. Logikschaltungen als eine einzige Entität mit äquivalenter Funktionalität oder dergleichen realisiert sein können und dass umgekehrt jeder hierin ausführlich beschriebene einzelne Prozessor, Controller bzw. Logikschaltung als zwei (oder mehr) separate Entitäten mit äquivalenter Funktionalität oder dergleichen realisiert sein kann.
-
Die Techniken dieser Offenbarung können auch in den folgenden Beispielen beschrieben sein.
-
Beispiel 1 ist eine Kalibrierungsschaltung, aufweisend: einen ersten Analog-zu-Digital-Wandler (ADC), der eingerichtet ist, ein nichtlineares Referenzsignal kontinuierlich mit einer äquidistanten Abtastrate abzutasten, um ein abgetastetes Referenzsignal zu erzeugen; einen Auslösezeitgeber, der eingerichtet ist, Auslösesignale zu erzeugen; einen zweiten ADC, der eingerichtet ist, einen jeweiligen Punkt eines jeden des nichtlinearen Referenzsignals und wiederholter Versionen des nichtlinearen Referenzsignals abzutasten in Reaktion auf ein jeweils zugehöriges der Auslösesignale mit äquidistant zunehmenden Verzögerungen, um eine abgetastete Spannung einer zu testenden Vorrichtung (DUT) zu erzeugen; und eine Verarbeitungsschaltung, die eingerichtet ist, eine differentielle Nicht-Linearität (DNL) des abgetasteten Signals der DUT zu schätzen, eine DNL des abgetasteten Referenzsignals zu schätzen und die geschätzte DNL des abgetasteten Signals der DUT mit der geschätzten DNL des abgetasteten Referenzsignals zu vergleichen, um ein DNL-Leistungsfähigkeit-Indikations-Signal des zweiten ADC zu erzeugen.
-
Beispiel 2. Die Kalibrierungsschaltung nach Beispiel 1, wobei der erste ADC und der zweite ADC unterschiedliche Arten von ADCs sind.
-
Beispiel 3. Die Kalibrierungsschaltung nach Beispiel 1, wobei der erste ADC ein Überabtastungs-ADC ist.
-
Beispiel 4. Die Kalibrierungsschaltung nach Beispiel 1, wobei der erste ADC ein Delta-Sigma-ADC ist.
-
Beispiel 5. Die Kalibrierungsschaltung nach Beispiel 1, wobei der zweite ADC ein Abtast-und-Halte-ADC ist.
-
Beispiel 6. Die Kalibrierungsschaltung nach Beispiel 1, wobei der zweite ADC ein Sukzessiver-Approximations-Register-(SAR)-ADC ist.
-
Beispiel 7. Die Kalibrierungsschaltung nach Beispiel 1, wobei der zweite ADC ein Flash-ADC, ein Pipeline-ADC oder ein Dual-Slope-ADC ist.
-
Beispiel 8. Die Kalibrierungsschaltung nach Beispiel 1, ferner aufweisend: eine Eingabe/Ausgabe-(E/A)-Schaltung, die eingerichtet ist, in Reaktion auf die Auslösesignale ein moduliertes Signal zu erzeugen, wobei das nichtlineare Referenzsignal mittels eines Referenzsignal-Generators basierend auf dem modulierten Signal erzeugt wird.
-
Beispiel 9. Die Kalibrierungsschaltung nach Beispiel 8, wobei der Referenzsignal-Generator ein nichtlineares Filter ist.
-
Beispiel 10. Die Kalibrierungsschaltung nach Beispiel 1, wobei die Verarbeitungsschaltung ferner eingerichtet ist, das abgetastete Referenzsignal zu normieren.
-
Beispiel 11. Die Kalibrierungsschaltung nach Beispiel 1, wobei die Verarbeitungsschaltung ferner eingerichtet ist, Abtastwerte des abgetasteten Referenzsignals zu interpolieren, um eine im Wesentlichen gleiche Anzahl an Abtastwerten als das abgetastete Signal der DUT zu haben.
-
Beispiel 12. Die Kalibrierungsschaltung nach Beispiel 1, wobei der Hardware-Auslösezeitgeber eingerichtet ist, die Auslösesignale basierend auf einem externen Kristall oder einem internen Taktgeber zu erzeugen.
-
Beispiel 13. Die Kalibrierungsschaltung nach Beispiel 1, wobei das DNL-Leistungsfähigkeit-Signal zum Kalibrieren des zweiten ADC dient.
-
Beispiel 14. Ein Mikrocontroller, der die Kalibrierungsschaltung nach Beispiel 1 aufweist.
-
Beispiel 15. Ein Kalibrierungsverfahren, aufweisend: kontinuierliches Abtasten, mittels eines ersten Analog-zu-Digital-Wandlers (ADC), eines nichtlinearen Referenzsignals mit einer äquidistanten Abtastrate, um ein abgetastetes Referenzsignal zu erzeugen; Erzeugen von Auslösesignalen mittels eines Auslösezeitgebers; Abtasten, mittels eines zweiten ADC, eines jeweiligen Punktes eines jeden des nichtlinearen Referenzsignals und wiederholter Versionen des nichtlinearen Referenzsignals in Reaktion auf ein jeweils zugehöriges der Auslösesignale mit äquidistant zunehmenden Verzögerungen, um eine abgetastete Spannung einer zu testenden Vorrichtung (DUT) zu erzeugen; Schätzen, mittels einer Verarbeitungsschaltung, einer differentiellen Nicht-Linearität (DNL) des abgetasteten Signals der DUT und einer DNL des abgetasteten Referenzsignals; und Vergleichen, mittels der Verarbeitungsschaltung, der geschätzten DNL des abgetasteten Signals der DUT mit der geschätzten DNL des abgetasteten Referenzsignals, um ein DNL-Leistungsfähigkeit-Indikations-Signal des zweiten ADC zu erzeugen.
-
Beispiel 16. Das Kalibrierungsverfahren nach Beispiel 15, ferner aufweisend: Erzeugen, mittels einer Eingabe/Ausgabe-(E/A)-Schaltung, eines modulierten Signals in Reaktion auf die Auslösesignale, wobei das nichtlineare Referenzsignal mittels eines Referenzsignal-Generators basierend auf dem modulierten Signal erzeugt wird.
-
Beispiel 17. Das Kalibrierungsverfahren nach Beispiel 15, ferner aufweisend: Normieren des abgetasteten Referenzsignals.
-
Beispiel 18. Das Kalibrierungsverfahren nach Beispiel 15, ferner aufweisend: Interpolieren von Abtastwerten des abgetasteten Referenzsignals, um eine im Wesentlichen gleiche Anzahl an Abtastwerten als das abgetastete Signal der DUT zu haben.
-
Beispiel 19. Das Kalibrierungsverfahren nach Beispiel 15, wobei der erste ADC ein Überabtastungs-ADC ist und der zweite ADC ein Abtast-und-Halte-ADC ist.
-
Obwohl das Voranstehende in Verbindung mit beispielhaften Ausführungsformen beschrieben wurde, wird verstanden, dass der Begriff „beispielhaft“ lediglich als ein Beispiel dient und nicht als das Beste oder Optimale gemeint ist. Dementsprechend soll die Offenbarung Alternativen, Modifikationen und Äquivalente abdecken, die in den Umfang der Offenbarung fallen.
-
Obgleich spezifische Ausführungsformen hierin veranschaulicht und beschrieben wurden, wird vom Fachmann verstanden, dass eine Vielzahl von alternative und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen ausgetauscht werden können ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Diese Offenbarung soll jede Anpassung oder Variation der hierin erörterten spezifischen Ausführungsformen abdecken.
