DE102022118139A1

DE102022118139A1 - Schaltregler und integrierte leistungsverwaltungsschaltung

Info

Publication number: DE102022118139A1
Application number: DE102022118139.1A
Authority: DE
Inventors: Jaekwan Kim; Gwangyol NOH; Hwayeal Yu; Gil Won YOON
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2021-10-19
Filing date: 2022-07-20
Publication date: 2023-04-20
Also published as: TW202318795A

Abstract

Ein Schaltregler kann enthalten: eine Induktivität, die mit einem Schaltknoten verbunden ist, einen ersten Leistungsschalter, der mit dem Schaltknoten verbunden ist und konfiguriert ist, als Reaktion auf ein erstes Steuersignal eine erste Spannung an den Schaltknoten anzulegen und als Reaktion auf ein zweites Steuersignal eine zweite Spannung an den Schaltknoten anzulegen, und einen Controller, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal zu erzeugen. Das zweite Steuersignal geht im Anschluss an eine erste Totzeit, nachdem das erste Steuersignal von niedrig zu hoch übergegangen ist, von niedrig zu hoch über, das erste Steuersignal geht im Anschluss an eine zweite Totzeit, nachdem das zweite Steuersignal von einem hohen zu einem niedrigen Pegel übergegangen ist, von hoch zu niedrig über, und ein Induktionsstrom, der durch die Induktivität fließt, fließt während der ersten Totzeit in eine erste Richtung und während der zweiten Totzeit in eine zweite Richtung, die sich von der ersten Richtung unterscheidet.

Description

Querverweis auf ähnliche Anmeldungen
Diese Anmeldung beansprucht die Priorität unter 35 U.S.C. § 119 der am 19. Oktober 2021 beim Koreanischen Amt für Geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2021-0139386 , deren Gegenstand durch Verweis in seiner Gesamtheit hierin aufgenommen ist.
Hintergrund
Ausführungsformen des erfinderischen Konzepts beziehen sich im Allgemeinen auf Schaltregler, die eine Eingangsspannung in eine Ausgangsspannung umwandeln. Ausführungsformen des erfinderischen Konzepts beziehen sich außerdem auf integrierte Leistungsverwaltungsschaltungen (PMICs), die Schaltregler enthalten.
Eine PMIC kann zum Erzeugen von einer oder mehreren Versorgungsspannungen verwendet werden, die regelmäßig an elektronische Systeme, Schaltungen, Komponenten und/oder Elemente (hierin allgemein als „elektronische Vorrichtungen“ bezeichnet) übermittelt werden, wobei der/die jeweilige/n Pegel der Versorgungsspannung/en in Bezug auf Performanceanforderungen für die elektronischen Vorrichtungen bestimmt werden. Die PMIC kann einen oder mehrere Regler enthalten, die bei der Erzeugung (oder Definition) von Versorgungsspannungspegeln verwendet werden.
Diesbezüglich kann ein Regler eine Schaltung sein, die ein extern bereitgestelltes Eingangsleistungssignal in ein internes Direktstrom(DC)-Leistungssignal umwandelt, das mit einer bestimmten elektronischen Vorrichtung (z.B. einem System, das Leistungsschalter enthält) kompatibel ist. Angenommen, dass das Eingangsleistungssignal ein DC-Leistungssignal ist, kann der Regler zum Beispiel als ein DC-DC-Wandler operieren, der einen Pegel des Eingangs-DC-Leistungssignals steigert oder verringert. Hier kann der DC-DC-Wandler enthalten: einen Aufwärtswandler (z.B. eine Art eines Steigerungswandlers), der imstande ist, den Pegel des Eingangs-DC-Leistungssignals zu erhöhen, einen Abwärtswandler (z.B. eine Art Verringerungswandler), der imstande ist, den Pegel des Eingangs-DC-Leistungssignals zu verringern, und/oder einen Abwärts-Aufwärts-Wandler, der imstande ist, den Pegel des Eingangs-DC-Leistungssignals entweder zu erhöhen oder zu verringern.
Kurzfassung
Ausführungsformen des erfinderischen Konzepts stellen Schaltregler bereit, die zur Durchführung eines Soft-Switching imstande sind. Ausführungsformen des erfinderischen Konzepts stellen außerdem integrierte Leistungsverwaltungsschaltungen (PMICs) bereit, die Schaltregler enthalten, die zur Durchführung eines Soft-Switching imstande sind.
Nach einer Ausführungsform kann ein Schalregler enthalten: eine Induktivität, die mit einem Schaltknoten verbunden ist, einen ersten Leistungsschalter, der mit dem Schaltknoten verbunden ist und konfiguriert ist, als Reaktion auf ein erstes Steuersignal eine erste Spannung an den Schaltknoten anzulegen und als Reaktion auf ein zweites Steuersignal eine zweite Spannung an den Schaltknoten anzulegen, und einen Controller, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal zu erzeugen, wobei das zweite Steuersignal im Anschluss an eine erste Totzeit, nachdem das erste Steuersignal von niedrig zu hoch übergegangen ist, von niedrig zu hoch übergeht, das erste Steuersignal im Anschluss an eine zweite Totzeit, nachdem das zweite Steuersignal von einem hohen zu einem niedrigen Pegel übergegangen ist, von hoch zu niedrig übergeht, und ein Induktionsstrom, der durch die Induktivität fließt, während der ersten Totzeit in eine erste Richtung fließt und während der zweiten Totzeit in eine zweite Richtung fließt, die sich von der ersten Richtung unterscheidet.
Nach einer Ausführungsform kann ein Schaltregler, der verwendet wird, um eine Eingangsleistungsspannung in eine Ausgangsleistungsspannung umzuwandeln, enthalten: eine Induktivität, die mit einem Schaltknoten verbunden ist, einen Leistungsschalter, der einen Transistor, der als Reaktion auf ein erstes Steuersignal die Eingangsleistungsspannung an den Schaltknoten anlegt, und einen zweiten Transistor, der als Reaktion auf ein zweites Steuersignal eine Massespannung an den Schaltknoten anlegt, enthält, einen Spitzenstromsensor, der konfiguriert ist, ein Spitzenstromerfassungssignal bereitzustellen, wenn ein Induktionsstrom, der durch die Induktivität fließt, einen Spitzenstrom erreicht, einen Nullstromdetektor, der konfiguriert ist, ein Nullstromerfassungssignal bereitzustellen, wenn der Induktionsstrom ein Offset-Strom ist, einen Rückkopplungscontroller, der konfiguriert ist, die Ausgansleistungsspannung und eine Zielspannung zu vergleichen und ein entsprechendes Rückkopplungssignal bereitzustellen, einen Impulsfrequenzmodulationsgenerator, der konfiguriert ist, ein Impulsfrequenzmodulationssignal basierend auf dem Spitzenstromerfassungssignal, dem Nullstromerfassungssignal, dem Rückkopplungssignal und einer Bezugsspannung bereitzustellen, und einen Gate-Treiber, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal basierend auf dem Impulsfrequenzmodulationssignal bereitzustellen, wobei der erste Transistor und der zweite Transistor während einer ersten Totzeit, nachdem der Induktionsstrom den Spitzenstrom erreicht hat, AUS-geschalten werden, der erste Transistor und der zweite Transistor während einer zweiten Totzeit, nachdem der Induktionsstrom den Offset-Strom erreicht hat, AUS-geschalten werden, und eine Richtung des Spitzenstroms und eine Richtung des Offset-Stroms einander gegenüberliegen.
Nach einer Ausführungsform kann eine integrierte Leistungsverwaltungsschaltung einen Schaltregler enthalten, der konfiguriert ist, eine Eingangsleistungsspannung in eine Ausgangsleistungsspannung umzuwandeln. Hier kann der Schaltregler enthalten: eine Induktivität, die mit einem Schaltknoten verbunden ist, einen Leistungsschalter, der mit dem Schaltknoten verbunden ist und konfiguriert ist, als Reaktion auf ein erstes Steuersignal eine erste Spannung an den Schaltknoten anzulegen und als Reaktion auf ein zweites Steuersignal eine zweite Spannung an den Schaltknoten anzulegen, und einen Controller, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal zu erzeugen. Das zweite Steuersignal kann im Anschluss an eine erste Totzeit, nachdem das erste Steuersignal von niedrig zu hoch übergegangen ist, von niedrig zu hoch übergehen, das erste Steuersignal kann im Anschluss an eine zweite Totzeit, nachdem das zweite Steuersignal von hoch zu niedrig übergegangen ist, von hoch zu niedrig übergehen, und ein Induktionsstrom, der durch die Induktivität fließt, kann während der ersten Totzeit in eine erste Richtung fließen und während der zweiten Totzeit in eine Richtung fließen, die sich von der ersten Richtung unterscheidet.
Figurenliste
Verschiedene Vorteile, Vorzüge, Merkmale und verwandte Aspekte des erfinderischen Konzepts können unter Betrachtung der nachfolgenden ausführlichen Beschreibung zusammen mit den beigefügten Zeichnungen verstanden werden, wobei:

1 ein Blockdiagramm ist, das eine elektronische Vorrichtung nach Ausführungsformen des erfinderischen Konzepts darstellt;
2 ein Blockdiagramm ist, das in einem Beispiel (100) den Schaltregler aus 1 weiter darstellt;
3 ein Blockdiagramm ist, das in einem weiteren Beispiel (100a) den Schaltregler aus 1 weiter darstellt; und
4 ein Zeitdiagramm ist, das einen Betrieb des Schaltreglers 100a aus 3 darstellt;
5 ein Blockdiagramm ist, das in einem weiteren Beispiel (100b) den Schaltregler aus 1 weiter darstellt; und
6 ein Zeitdiagramm ist, das den Betrieb des Schaltreglers 100b aus 5 darstellt;
7 ein Graph ist, der Leistungseffizienzveränderungen als eine Funktion eines Laststroms für den Schaltregler 100a aus 3 und den Schaltregler 100b aus 5 darstellt;
8 ein Blockdiagramm ist, das ein System 20 darstellt, das eine PMIC nach Ausführungsformen des erfinderischen Konzepts enthält; und
9 ein Blockdiagramm ist, das eine elektronische Vorrichtung 1000 mit einem Controller 1700 darstellt, der eine PMIC nach Ausführungsformen des erfinderischen Konzepts enthält.

Ausführliche Beschreibung
In der gesamten geschriebenen Beschreibung und den Zeichnungen werden gleiche Bezugszeichen und Bezeichnungen zum Bezeichnen gleicher oder ähnlicher Systeme, Komponenten, Schaltungen, Elemente, Merkmale und/oder Verfahrensschritte verwendet.
Figur (Fig.) 1 ist ein Blockdiagramm, das eine elektronische Vorrichtung 10 nach Ausführungsformen des erfinderischen Konzepts darstellt. Bezugnehmend auf 1 kann die elektronische Vorrichtung 10 im Allgemeinen eine Zentralverarbeitungseinheit (CPU) 11, einen Speicher 12, eine integrierte Leistungsverwaltungsschaltung (PMIC) 13, eine Nutzerschnittstelle 14, eine Speichervorrichtung 15 und eine Kommunikationsvorrichtung 16 enthalten.
In einigen Ausführungsformen kann die elektronische Vorrichtung 10 verschiedene Halbleiterchips, Halbleitervorrichtungen, Halbleiter-Packages, Halbleitermodule, Halbleitersysteme und/oder Ein-Chip-System(SoC)-Vorrichtungen enthalten. Zum Beispiel kann die elektronische Vorrichtung 10 sein: ein Smartphone, ein Tablet-Computer (PC), ein Mobiltelefon, ein Videotelefon, ein E-Book-Reader, ein Desktop-Computer (PC), ein Laptop-Computer (PC), ein Netzwerkcomputer, eine Arbeitsstation, ein Server, ein Personal Digital Assistant (PDA), ein tragbarer Multimediaplayer (PMP), ein MP3-Player, mobile medizinische Vorrichtungen, ein Digital-TV, eine Kamera, eine Wearable-Vorrichtung, eine Intemet-der-Dinge(IoT)-Vorrichtung, eine Internet-aller-Dinge(IoE)-Vorrichtung, eine Vorrichtung für virtuelle Realität (VR), eine Vorrichtung für erweiterte Realität (AR), ein Datenzentrum oder eine LED-Antriebsvorrichtung.
Die CPU 11 kann verschiedene Berechnungen/Kalkulationen durchführen, die für den Betrieb der elektronischen Vorrichtung 10 erforderlich sind. Zum Beispiel kann die CPU 11 Software, Firmware, Anweisungssequenzen und/oder Programmiercodes (z.B. ein Betriebssystem und/oder Anwendungen, die auf dem Betriebssystem laufen) ausführen, die in den Speicher 12 geladen werden. Ferner kann die CPU 11 Ergebnisse solcher Kalkulationen/Berechnungen im Speicher 12 speichern.
Dementsprechend kann der Speicher 12 zum Speichern von Daten und Programmiercodes verwendet werden, die dem Betrieb der CPU 11 zugeordnet sind. In einigen Ausführungsformen kann der Speicher 12 als eine Hauptspeichervorrichtung für die elektronische Vorrichtung10 operieren. Alternativ oder zusätzlich kann der Speicher 12 als ein Pufferspeicher, ein Cache-Speicher und/oder ein Arbeitsspeicher operieren.
Der Speicher 12 kann einen oder mehrere flüchtige Speicher (z.B. einen statischen Direktzugriffsspeicher (RAM) (SRAM) oder einen dynamischen RAM (DRAM)) und/oder einen oder mehrere nichtflüchtige Speicher (z.B. einen Flash-Speicher, einen Phasenübergangs-RAM (PRAM), einen magnetoresistiven RAM (MRAM), einen resistiven RAM (ReRAM) und einen ferroelektrischen RAM (FRAM)) enthalten. Der Speicher 12 kann als zwei oder mehr Speicher oder Speichersysteme physisch umgesetzt werden. Der Speicher 12 kann als eine externe Speichervorrichtung, die zur Kommunikation mit der elektronischen Vorrichtung 10 imstande ist, und/oder ein oder mehrere interne Speicher umgesetzt werden.
Die PMIC 13 kann zum Erzeugen von einer/m oder mehreren Leistungsspannungen und/oder -strömen (nachfolgend einzeln oder kollektiv als „Leistungsspannung/-strom“ bezeichnet) verwendet werden, die für den Betrieb der elektronischen Vorrichtung 10 erforderlich sind. Solch eine/ein Leistungsspannung/-strom kann verschiedenartig an Komponenten (z.B. die CPU 11, den Speicher 12, die Nutzerschnittstelle 14, die Speichervorrichtung 15 und/oder die Kommunikationsvorrichtung 16) der elektronischen Vorrichtung 10 übermittelt werden. Somit kann jede der Komponenten der elektronischen Vorrichtung 10 als eine oder mehrere Funktionen als Reaktion auf die/den Leistungsspannung/-strom durchführend verstanden werden, wie durch die PMIC 13 bereitgestellt. In einigen Ausführungsformen kann die PMIC 13 als eine Schaltung umgesetzt werden, die extern zur elektronischen Vorrichtung 10 ist.
Die PMIC 13 kann verschiedene Schaltungen enthalten, die zum Definieren und Erzeugen der/des Leistungsspannung/-stroms imstande sind. Zum Beispiel kann die PMIC 13 einen oder mehrere Bezugsspannungsgeneratoren, einen oder mehrere Regler (z.B. lineare Regler und/oder Schaltregler) und einen oder mehrere Wandler (z.B. Aufwärtswandler, Abwärtswandler und/oder Aufwärts-Abwärts-Wandler) enthalten.
In dem dargestellten Beispiel aus 1 wird angenommen, dass die PMIC 13 einen Schaltregler 100 enthält.
Diesbezüglich kann der Schaltregler 100 ein Ausgangsleistungssignal (z.B. eine Ausgangsleistungsspannung VOUT) durch Regeln (oder Umwandeln) eines Eingangsleistungssignals (z.B. einer Eingangsleistungsspannung VIN) bereitstellen (oder ausgeben). Somit wird angenommen, dass der Schaltregler 100 als ein DC-DC-Wandler fungiert. In einigen Ausführungsformen kann der Schaltregler 100 als eine Schaltmodusleistungsversorgung (SMPS) oder eine in einer SMPS enthaltene Schaltung verstanden werden. Der Schaltregler 100 kann eine Leistungsumwandlung unter Verwendung von mindestens einem von zum Beispiel einem Leistungsschalter, einer Induktivität und einem Kondensator durchführen.
In einigen Ausführungsformen kann der Schaltregler 100 selektiv entweder in einem Betriebsmodus mit schwerer Last oder einem Betriebsmodus mit leichter Last operieren, wie durch die CPU 11 bestimmt und gesteuert. Wenn sich zum Beispiel eine Betriebslast (z.B. eine Anzahl eines Typs an Operationen) für jede beliebige der Komponenten der elektronischen Vorrichtung 10 erhöht (z.B., wenn die CPU 11 eine oder mehrere Operationen durchführt, dann erhöht sich die auf der CPU 11 auferlegte Berechnungslast und/oder Daten werden in den Speicher 12 und/oder die Speichervorrichtung 15 geschrieben oder aus jenen gelesen), kann die CPU 11 bestimmen, dass der Schaltregler 100 im Betriebsmodus mit schwerer Last operiert. Im Betriebsmodus mit schwerer Last kann der Schaltregler 100 eine entsprechende Ausgangsleistungsspannung ausgeben, die unter Verwendung (z.B.) eines Impulsbreitenmodulationsmodus definiert wird. Alternativ, wenn die elektronische Vorrichtung 10 in den Standby-Modus eintritt oder wenn die CPU 11 in einen Ruhezustand eintritt, kann die CPU 11 bestimmen, dass der Schaltregler 100 im Betriebsmodus mit leichter Last operiert. Im Betriebsmodus mit leichter Last kann der Schaltregler 100 eine entsprechende Ausgangsleistungsspannung ausgeben, die unter Verwendung (z.B.) eines Impulsfrequenzmodulationsmodus, eines Burst-Modus oder eines EIN/AUS-Modus definiert wird.
In einigen Ausführungsformen kann der Schaltregler 100 eine Induktivität L enthalten, die mit einem Schaltknoten verbunden ist, wobei ein Ausgang eines Leistungsschalters mit dem Schaltknoten verbunden ist. Hier kann der Leistungsschalter entweder als Reaktion auf ein erstes Steuersignal eine erste Spannung an den Schaltknoten anlegen oder als Reaktion auf ein zweites Steuersignal eine zweite Spannung an den Schaltknoten anlegen, wobei der Controller zum Erzeugen des ersten Steuersignals und des zweiten Steuersignals verwendet werden kann. Das zweite Steuersignal kann im Anschluss an eine erste Totzeit von einem niedrigen Pegel (nachfolgend „niedrig“) zu einem hohen Pegel (nachfolgend „hoch“) übergehen. (Hier kann sich der Begriff „Totzeit“ auf einen Zeitraum einer Zeit zwischen dem AUS-Schalten eines Transistors und dem EINSchalten eines weiteren Transistors beziehen - z.B. eine Zeit, während der das erste Steuersignal von hoch zu niedrig übergeht). Gleichermaßen kann das erste Steuersignal im Anschluss an eine zweite Totzeit (z.B. eine Zeit, während der das zweite Steuersignal von hoch zu niedrig übergeht) von hoch zu niedrig übergehen. Infolgedessen kann ein Strom, welcher während der ersten Totzeit in eine Richtung (d.h. eine erste Richtung) durch die Induktivität L fließt, umkehren und während der zweiten Totzeit in eine andere Richtung (d.h. eine zweite Richtung) durch die Induktivität L fließen.
Die Nutzerschnittstelle 14 kann verwendet werden, um unter Steuerung der CPU 11 mit einem Nutzer der elektronischen Vorrichtung 10 zu kommunizieren. Zum Beispiel kann die Nutzerschnittstelle 14 den Nutzer mit im Speicher 12 oder in der Speichervorrichtung 15 gespeicherten Daten versorgen. Diesbezüglich kann die Nutzerschnittstelle 14 Daten oder eine Anforderung für eine Datenverarbeitung vom Nutzer empfangen. In einigen Ausführungsformen kann die Nutzerschnittstelle 14 mindestens eines von zum Beispiel einem Mikrofon, einer Tastatur, einer Maus, einem Touchscreen, einer Anzeigevorrichtung (z.B. einem Monitor) und einem Lautsprecher enthalten.
Die Speichervorrichtung 15 kann als ein Speichermedium im Zusammenhang mit der elektronischen Vorrichtung 10 bereitgestellt sein. Die Speichervorrichtung 15 kann von der CPU 11 erzeugte Daten (z.B. Daten, die einen längerfristigen Speicher erfordern), von der CPU 11 zu operierende Dateien sowie verschiedene Software, Firmware, Programmiercodes und ausführbare Anweisungen speichern. Die Speichervorrichtung 15 kann als eine Hilfsspeichervorrichtung im Zusammenhang mit der elektronischen Vorrichtung 10 fungieren. In einigen Ausführungsformen kann die Speichervorrichtung 15 verschiedenartig als eine Speicherkarte (z.B. eine MMC, eine eMCC, eine SD, eine Mikro-SD etc.) umgesetzt werden. Alternativ oder zusätzlich kann die Speichervorrichtung 15 einen nichtflüchtigen Speicher enthalten, wie einen NAND-Flash-Speicher, einen NOR-Flash-Speicher, einen PRAM, einen MRAM, einen ReRAM oder einen FRAM. In einigen Ausführungsformen kann die elektronische Vorrichtung 10 zwei oder mehr Speichervorrichtungen 15 enthalten. In einigen Ausführungsformen kann die Speichervorrichtung 15 extern zu der elektronischen Vorrichtung 10 sein.
Die Kommunikationsvorrichtung 16 kann verwendet werden, um unter Verwendung eines oder mehrerer verdrahteter und/oder drahtloser Kommunikationsprotokolle mit verschiedenen Vorrichtungen extern zu der elektronischen Vorrichtung 10 zu kommunizieren. Zum Beispiel kann die Kommunikationsvorrichtung 16 unter Steuerung der CPU 11 Daten von einer externen Vorrichtung empfangen und/oder aus dem Speicher 12 oder der Speichervorrichtung 15 abgerufene Daten an die externe Vorrichtung senden.
2 ist ein Blockdiagramm, das in einem Beispiel den Schaltregler 100 aus 1 weiter darstellt. Bezugnehmend auf 1 und 2 kann der Schaltregler 100 einen Leistungsschalter 101, einen Controller 110, der den Leistungsschalter 101 steuert, eine Induktivität L, einen Widerstand DCR und einen Ausgangskondensator Cout enthalten. Zu Klarheitszwecken werden in 2 außerdem ein Parasitärkondensator Cpar und ein Schaltknoten NSW angegeben. Eine Eingangsleistungsspannung VIN kann an einen Eingangsanschluss IN des Schaltreglers 100 angelegt (oder übermittelt) werden und eine Ausgangsleistungsspannung VOUT kann an einem Ausgangsanschluss OUT des Schaltreglers 100 (erkennbar) bereitgestellt werden.
Nachfolgend wird angenommen, dass der Schaltregler 100 in einem Impulsfrequenzmodulations(PFM)-Modus operiert. Der Schaltregler 100 kann jedoch in einem oder mehreren zusätzlichen Modi operieren, wie einem Impulsbreitenmodulations(PWM)-Modus. Es wird ferner angenommen, dass der Schaltregler 100 verschiedene DC-DC-Wandler enthält, wie einen Aufwärtswandler, einen Abwärtswandler und/oder einen Abwärts-Aufwärts-Wandler.
Der Leistungsschalter 101 kann unter der Steuerung des Controllers 110 betätigt (z.B. EIN-geschalten oder AUS-geschalten) werden. Wenn der Leistungsschalter 101 betätigt wird, kann eine am Schaltknoten NSW erkennbare Spannung als Reaktion auf die Eingangsleistungsspannung VIN nach oben oder nach unten gezogen werden. Somit kann eine Stärke eines Induktionsstroms IL, der vom Schaltknoten NSW aus durch die Induktivität L fließt, geregelt werden.
Der Parasitärkondensator Cpar kann als zwischen den Schaltknoten NSW und eine Masse geschalten verstanden werden. Der Parasitärkondensator Cpar kann ferner als eine modellierte (oder mathematisch abgeleitete) Kapazität verstanden werden, die dem Schaltknoten NSW, dem Leistungsschalter 101 und/oder Elementen und Merkmalen im Zusammenhang mit dem Schaltknoten NSW und dem Leistungsschalter 101 zugeordnet ist. Somit, wenn eine am Schaltknoten NSW erkennbare Spannung nach oben gezogen wird, kann eine elektrische Ladung im Parasitärkondensator Cpar gespeichert werden.
Wenn die Spannung des Schaltknotens NSW nach oben gezogen wird, kann sich der Induktionsstrom IL, der durch die Induktivität L fließt, erhöhen. Der Induktionsstrom IL kann die elektrische Ladung durch den Widerstand DCR dem Ausgangskondensator Cour zuführen. Der Widerstand DCR kann als ein modellierter DC-Widerstand verstanden werden, welcher der Induktivität L zugeordnet ist.
Der Pegel der Ausgangsleistungsspannung VOUT kann im Zusammenhang mit einer durch den Ausgangskondensator Cout gespeicherten Menge an elektrischer Ladung variieren.
Hier kann die Ausgabeleistungsspannung VOUT zusammen mit der Eingangsleistungsspannung VIN, einer Bezugsspannung VREF und der am Schaltknoten NSW erkennbaren Spannung an den Controller 110 zurückgeführt werden. Als Reaktion darauf kann der Controller 110 Steuersignale erzeugen, die das Betätigen des Leistungsschalters 101 steuern. Zum Beispiel kann der Controller 110 den Induktionsstrom IL erfassen (oder überwachen), die Ausgangsleistungsspannung VOUT und die Bezugsspannung VREF vergleichen und die Betätigungssteuersignale für den Leistungsschalter 101 im Zusammenhang mit der Eingangsleistungsspannung VIN erzeugen. Somit kann der Leistungsschalter 101 als Reaktion auf die vom Controller 110 erzeugten Betätigungssteuersignale betätigt werden, um den Pegel der Ausgangsleistungsspannung VOUT zu regeln.
In einigen Ausführungsformen kann der Schaltregler 100 ein Synchronschaltregler sein, der Umfang des erfinderischen Konzepts ist jedoch nicht darauf beschränkt.
3 ist ein Blockdiagramm, das in einem weiteren Beispiel (100a) den Schaltregler 100 aus 1 weiter darstellt. Bezugnehmend auf 1, 2 und 3 kann der Schaltregler 100 aus 2 alternativ als der Schaltregler 100a aus 3 umgesetzt werden.
Der Schaltregler 100a aus 3 kann einen Controller 110a, den Leistungsschalter 101, die Induktivität L und den Ausgangskondensator Cout enthalten. Eine Lastvorrichtung LOAD kann mit dem Ausgangsanschluss OUT des Schaltreglers 100a verbunden sein.
Der Controller 110a kann einen PFM-Generator 111a, einen Gate-Treiber 112, Inverter bzw. Wechselrichter 112-1 und 112-2, einen Induktionsstromdetektor 113a und einen Rückkopplungscontroller 114 enthalten. Der PFM-Generator 111a kann als Reaktion auf die Bezugsspannung VREF, ein Stromerfassungssignal CS und ein Rückkopplungssignal FB ein Signal PFMa erzeugen, das den Gate-Treiber 112 steuert. In einigen Ausführungsformen kann der PFM-Generator 111a einen Komparator enthalten, der die Bezugsspannung VREF und das Rückkopplungssignal FB vergleicht. Der PFM-Generator 111a kann das Stromerfassungssignal CS vom Induktionsstromdetektor 113a empfangen. Der PFM-Generator 111a kann das Rückkopplungssignal FB vom Rückkopplungscontroller 114 empfangen. Der PFM-Generator 111a kann das Signal PFMa unter Verwendung einer PFM-Technik als Reaktion auf das Stromerfassungssignal CS, das Rückkopplungssignal FB und den Vergleich zwischen der Bezugsspannung VREF und dem Rückkopplungssignal FB erzeugen. Der PFM-Generator 111 a kann das erzeugte Signal PFMa an den Gate-Treiber 112 anlegen.
In einigen Ausführungsformen kann die Anzahl an Impulsen im Signal PFMa pro Zeiteinheit (z.B. eine Frequenz im Signal PFMa) durch den PFM-Generator 111a eingestellt werden. Zum Beispiel, um einen Laststrom II,OAD zu erhöhen, kann der PFM-Generator 11a die Frequenz des Signals PFMa erhöhen. Somit kann der Leistungsschalter 101 schneller (oder häufiger während der Einheitszeit, wodurch die PFMa-Signalfrequenz erhöht wird) EIN/AUS-geschalten werden. Somit kann sich die Ausgangsleistungsspannung VOUT erhöhen und die Stärke des Laststroms II,OAD kann sich ebenfalls erhöhen.
Der Gate-Treiber 112 kann Steuersignale erzeugen, die den Leistungsschalter 101 als Reaktion auf das vom PFM-Generator 111a ausgegebene Signal PFMa betätigen. Der Gate-Treiber 112 kann die Steuersignale als Reaktion auf das vom PFM-Generator 111a ausgegebene Signal PFMa erzeugen. Zum Beispiel kann der Gate-Treiber 112 basierend auf dem Signal PFMa ein erstes Steuersignal, das durch den Wechselrichter 112-a an ein Gate eines Transistors M1 angelegt wird, und ein zweite Steuersignal, das durch den Wechselrichter 112-2 an ein Gate eines Transistors M2 angelegt wird, erzeugen. Ein Zeitraum, während dem das erste Steuersignal hoch ist, ein Zeitraum, während dem das zweite Steuersignal hoch ist, sowie eine Totzeit für den Leistungsschalter 101 können durch den Gate-Treiber 112 als Reaktion auf das Signal PFMa gesteuert werden. In einigen Ausführungsformen kann der Gate-Treiber 112 ferner einen Controller (z.B. einen Mikrocontroller) enthalten, der den Zeitraum der Totzeit für den Leistungsschalter 101 steuert.
Der Gate-Treiber 112 kann die Steuersignale durch die Wechselrichter 112-1 und 112-2 jeweils an die Gates der Transistoren M1 und M2 des Leistungsschalters 101 anlegen. Somit können die vom Gate-Treiber 112 erzeugten Steuersignale durch die Wechselrichter 112-1 und 112-2 umgekehrt werden und anschließend jeweils an die Gates der Transistoren M1 und M2 als Steuersignale, PDRV und NDRV, übermittelt werden.
Der Induktionsstromdetektor 113a kann eine Stärke des Induktionsstroms IL erfassen. Der Induktionsstromdetektor 113a kann die Stärke des Induktionsstroms IL mit einer Stärke eines Spitzenstroms (z.B. einem Spitzenstrom Ipeak aus 4) vergleichen. Alternativ kann der Induktionsstromdetektor 113a die Stärke des Induktionsstroms IL mit einer Stärke eines Minimalstroms vergleichen. Die Stärke des Spitzenstroms und die Stärke des Minimalstroms können im Voraus bestimmt werden. Wenn die Stärke des Induktionsstroms IL größer oder gleich der Stärke des Spitzenstroms ist, oder wenn die Stärke des Induktionsstroms IL kleiner oder gleich der Stärke des Minimalstroms ist, kann der Induktionsstromdetektor 113a das Stromerfassungssignal CS an den PFM-Generator 111a ausgeben. Wenn zum Beispiel die Stärke des Induktionsstroms IL größer oder gleich der Stärke des Spitzenstroms ist, kann das Stromerfassungssignal CS einen ersten Pegel aufweisen, der diese erste Beziehung angibt. Wohingegen, wenn die Stärke des Induktionsstroms IL kleiner oder gleich der Stärke des Minimalstroms ist, das Stromerfassungssignal CS einen zweiten Pegel aufweisen kann, der sich vom ersten Pegel unterscheidet und diese zweite Beziehung angibt.
Der Rückkopplungscontroller 114 kann die Ausgangsleistungsspannung VOUT erfassen. Das heißt, der Rückkopplungscontroller 114 kann das Rückkopplungssignal FB in Übereinstimmung mit einer Bestimmung, dass die Ausgangsleistungsspannung VOUT größer oder kleiner ist als eine Zielspannung, ausgeben. Wenn zum Beispiel die Ausgangsleistungsspannung VOUT kleiner ist als die Zielspannung, kann der Rückkopplungscontroller 114 das Rückkopplungssignal FB, das eine Erhöhung des Pegels der Ausgangsleistungsspannung VOUT angibt, an den PFM-Generator 111a ausgeben. Wenn jedoch die Ausgangsleistungsspannung VOUT größer ist als die Zielspannung, kann der Rückkopplungscontroller 114 das Rückkopplungssignal FB, das eine Verringerung des Pegels der Ausgangsleistungsspannung VOUT angibt, an den PFM-Generator 111a ausgeben.
Der Leistungsschalter 101 kann die Transistoren M1 und M2 enthalten. Hier kann der Transistor M1 als ein P-Kanal-Metalloxidhalbleiter(PMOS)-Transistor umgesetzt sein und der Transistor M2 kann als ein N-Kanal-Metalloxidhalbleiter(NMOS)-Transistor umgesetzt sein. Parasitärdioden Dpar1 und Dpar2 können Elemente sein, die jeweils einem Modellieren der Parasitärdioden (z.B. Körperdioden) der Transistoren M1 und M2 entsprechen.
Der Transistor M1 kann einen ersten Anschluss (z.B. eine Source), der die Eingangsleistungsspannung VIN empfängt, ein Gate, welches das Steuersignal PDRV empfängt, und einen zweiten Anschluss (z.B. einen Drain), der mit dem Schaltknoten NSW verbunden ist, enthalten. Die Parasitärdiode Dpar1 kann zwischen den ersten Anschluss und den zweiten Anschluss des Transistors M1 geschalten sein. Der Transistor M2 kann einen ersten Anschluss (z.B. einen Drain), der mit dem Schaltknoten NSW verbunden ist, ein Gate, welches das Steuersignal NDRV empfängt, und einen zweiten Anschluss (z.B. eine Source), die eine angelegte Massespannung empfängt, enthalten. Die Parasitärdiode Dpar2 kann zwischen den ersten Anschluss und den zweiten Anschluss des Transistors M2 geschalten sein.
Der Transistor M1 kann als Reaktion auf ein niedriges Steuersignal PDRV EIN-geschalten werden. In diesem Fall kann die Eingangsleistungsspannung VIN durch den Transistor M1 an den Schaltknoten NSW übertragen werden und somit kann sich eine Schaltspannung VSW erhöhen. Der Transistor M1 kann als Reaktion auf ein hohes Steuersignal PDRV AUS-geschalten werden.
Der Transistor M2 kann als Reaktion auf ein hohes Steuersignal NDRV EIN-geschalten werden. In diesem Fall kann sich die Schaltspannung VSW des Schaltknotens NSW in Richtung der Massespannung verringern. Der Transistor M2 kann als Reaktion auf ein niedriges Steuersignal NDRV AUS-geschalten werden. Und in diesem Fall kann der Schaltknoten NSW vom zweiten Anschluss des Transistors M2, der die Massespannung empfängt, elektrisch getrennt sein.
Die Lastvorrichtung LOAD kann derart mit dem Ausgangsanschluss OUT des Schaltreglers 100a verbunden sein, dass der Laststrom ILOAD als Reaktion auf den Pegel der Ausgangsleistungsspannung VOUT vom Ausgangsanschluss OUT des Schaltreglers 100a aus durch die Lastvorrichtung LOAD fließt. Wenn der Laststrom II,OAD fließt, kann sich jedoch die Stärke der Ausgangsleistungsspannung VOUT mit der Zeit verringern, und der Schaltregler 100a kann die Verringerung der Ausgangsleistungsspannung VOUT erfassen und die Ausgangsleistungsspannung VOUT auf die Zielspannung einstellen. Hier kann die Zielspannung gemäß den bestimmten Betriebseigenschaften und Anforderungen der Lastvorrichtung LOAD definiert werden.
4 ist ein Zeitdiagramm, das einen Betrieb des Schaltreglers 100a aus 3 darstellt. Variationen des Induktionsstroms IL, der Schaltspannung VSW, des Steuersignals PDRV und des Steuersignals NDRV sind abhängig vom Betrieb des Schaltreglers 100a.
Die verschiedenen Signalwellenformen aus 4 nehmen die Verwendung eines Schaltreglers gleich jenen an, die im Zusammenhang mit 1, 2 und 3 beschrieben werden. Hier, zum Zweck dieser Darstellung, wird angenommen, dass die Impulswellenform des Induktionsstroms IL zwei Dreieckimpulse enthält.
Zu einem Zeitpunkt t0 wird angenommen, dass die Stärke des Induktionsstroms II, ungefähr 0 ist. Wenn der Transistor M1 als Reaktion auf einen Pegel eines niedrigen Steuersignals PDRV EIN-geschalten wird, kann die Stärke der Schaltspannung VSW im Wesentlichen dieselbe sein wie die Stärke der Eingangsleistungsspannung VIN. Das heißt, die Stärke der Schaltspannung VSW kann sich der Stärke der Eingangsleistungsschaltung VIN annähern. (Hier wird ferner angenommen, dass der Parasitärkondensator Cpar von der Eingangsleistungsspannung VIN vor dem Zeitpunkt t0 ausreichend aufgeladen worden ist). Nach dem Zeitpunkt t0 kann sich der durch die Induktivität L fließende Induktionsstrom IL als Reaktion auf die Schaltspannung VSW erhöhen.
Zu einem Zeitpunkt t1 kann die Stärke des Induktionsstroms IL dieselbe sein wie der Spitzenstrom Ipeak. Der Induktionsstromdetektor 113a kann die Stärke des Induktionsstroms IL erfassen und kann das Stromerfassungssignal CS an den PFM-Generator 111a ausgeben und dadurch angeben, dass die Stärke des Induktionsstroms IL dieselbe ist wie der Spitzenstrom Ipeak (oder sich jenem annähert). Der PFM-Generator 111a kann das Signal PFMa zum AUS-Schalten des Leistungsschalters 101 erzeugen und kann das erzeugte Signal PFMa an den Gate-Treiber 112 anlegen. Das vom Gate-Treiber 112 an das Gate des Transistors M1 übermittelte Steuersignal PDRV kann als Reaktion auf das Signal PFMa von niedrig zu hoch übergehen.
Der Transistor M1 kann als Reaktion auf ein hohes Steuersignal PDRV AUS-geschalten werden. Nach dem Zeitpunkt t1 können sich der Induktionsstrom IL und die Schaltspannung VSW als Reaktion auf Leistungsverbrauch durch die Lastvorrichtung LOAD, die mit dem Ausgangsanschluss OUT des Schaltreglers 100a verbunden ist, verringern. Das heißt, der Leistungsverbrauch durch die Lastvorrichtung LOAD kann die Schaltspannung VSW auf einen Pegel verringern, der kleiner ist als die Massespannung. Wenn eine Leistung von der Lastvorrichtung LOAD verbraucht wird, kann zum Beispiel eine elektrische Ladung, die dem Parasitärkondensator Cpar zugeordnet ist, abgelassen werden. Dann kann die Parasitärdiode Dpar2 des Transistors M2 aufgrund eines positiven Induktionsstroms IL (d.h. ein Strom, der durch die Induktivität L und den Widerstand DCR vom Schaltknoten NSW zum Ausgangsanschluss OUT fließt) EIN-geschalten werden. Somit kann die Schaltspannung VSW um bis zu der Schwellenspannung der Parasitärdiode Dpar2, die dem Transistor M2 zugeordnet ist, unter die Massespannung fallen.
Zu einem Zeitpunkt t2 kann das vom Gate-Treiber 112 an das Gate des Transistors M2 übermittelte Steuersignal NDRV von niedrig zu hoch übergehen. Zum Beispiel kann der Gate-Treiber 112 derart operieren, dass nach einer ersten Totzeit DT1a im Anschluss an Zeitpunkt t1 ein hohes Steuersignal NDRV an das Gate des Transistors M2 angelegt wird. Der Transistor M2 kann als Reaktion auf ein hohes Steuersignal NDRV EIN-geschalten werden und die Massespannung kann durch den Transistor M2 an den Schaltknoten NSW angelegt werden. Somit kann sich die Schaltspannung VSW auf die Massespannung erhöhen und der Induktionsstrom II, kann sich verringern. Hier kann die Geschwindigkeit, mit der sich der Induktionsstrom II, verringert, proportional zu der Stärke der Ausgangsleistungsspannung VOUT sein.
Zu einem Zeitpunkt t3 kann das Steuersignal NDRV von hoch zu niedrig übergehen. Und der Induktionsstromdetektor 113a kann die Stärke des Induktionsstroms II, erfassen und das Stromerfassungssignal CS an den PFM-Generator 111a ausgeben, sobald die Stärke des Induktionsstroms II, ungefähr gleich dem Minimalstrom wird (z.B. sich jenem annähert). Der PFM-Generator 111a kann das Signal PFMa zum AUS-Schalten des Leistungsschalters 101 erzeugen und kann das erzeugte Signal PFMa an den Gate-Treiber 112 anlegen. Das vom Gate-Treiber 112 an das Gate des Transistors M2 übermittelte Steuersignal NDRV kann als Reaktion auf das Signal PFMa von hoch zu niedrig übergehen.
Der Transistor M2 kann als Reaktion auf ein niedriges Steuersignal NDRV AUS-geschalten werden und die Parasitärdiode Dpar2 des Transistors M2 kann aufgrund des positiven Induktionsstroms IL EIN-geschalten werden. Somit kann die Stärke der Schaltspannung VSW unter die Massespannung abfallen. Zum Beispiel fällt die Schaltspannung VSW um bis zu einer Schwellenspannung der Parasitärdiode Dpar2, die dem Transistor M2 zugeordnet ist, unter die Massespannung.
Zu einem Zeitpunkt t4 kann das vom Gate-Treiber 112 an das Gate des Transistors M1 übermittelte Steuersignal PDRV von hoch zu niedrig übergehen. Zum Beispiel kann der Gate-Treiber 112 derart operieren, dass nach einer zweiten Totzeit DT2a im Anschluss an Zeitpunkt t3 ein niedriges Steuersignal PDRV an das Gate des Transistors M1 angelegt wird. Der Transistor M1 kann als Reaktion auf ein niedriges Steuersignal PDRV EIN-geschalten werden und die Eingangsleistungsspannung VIN kann durch den Transistor M1 an den Schaltknoten NSW angelegt werden. Somit kann sich die Schaltspannung VSW auf die Eingangsleistungsspannung VIN erhöhen und der Induktionsstrom II, kann sich ebenfalls erhöhen.
Zu einem Zeitpunkt t5 kann die Stärke des Induktionsstroms II, ungefähr dieselbe sein wie der Spitzenstrom Ipeak (z.B. sich jenem annähern). Und wie im Zusammenhang mit dem Zeitpunkt t1 beschrieben wird, kann das vom Gate-Treiber 112 an das Gate des Transistors M1 übermittelte Steuersignal PDRV von niedrig zu hoch übergehen und der Transistor M1 kann als Reaktion auf ein hohes Steuersignal PDRV AUS-geschalten werden. Anschließend können sich der Induktionsstrom II, und die Schaltspannung VSW als Reaktion auf einen Leistungsverbrauch durch die Lastvorrichtung LOAD, die mit dem Ausgangsanschluss OUT des Schaltreglers 100a verbunden ist, verringern. Wenn eine Leistung von der Lastvorrichtung LOAD verbraucht wird, kann der Parasitärkondensator Cpar abgelassen werden, die Parasitärdiode Dpar2 kann EIN-geschalten werden und die Schaltspannung VSW kann unter die Massespannung fallen. Zum Beispiel kann die Schaltspannung VSW um bis zu einer Schwellenspannung der Parasitärdiode Dpar2, die dem Transistor M2 zugeordnet ist, unter die Massespannung fallen.
Zu einem Zeitpunkt t6 kann das vom Gate-Treiber 112 an das Gate des Transistors M2 übermittelte Steuersignal NDRV von niedrig zu hoch übergehen. Zum Beispiel kann der Gate-Treiber 112 derart operieren, dass nach einer dritten Totzeit DT3a im Anschluss an Zeitpunkt t5 ein hohes Steuersignal NDRV an das Gate des Transistors M2 angelegt wird. Der Transistor M2 kann als Reaktion auf ein hohes Steuersignal NDRV EIN-geschalten werden und die Massespannung kann durch den Transistor M2 an den Schaltknoten NSW angelegt werden. Somit kann sich die Schaltspannung VSW auf die Massespannung erhöhen und außerdem kann sich der Induktionsstrom IL verringern.
Zu einem Zeitpunkt t7 kann das vom Gate-Treiber 112 an das Gate des Transistors M2 übermittelte Steuersignal NDRV von hoch zu niedrig übergehen. Zum Beispiel kann der PFM-Generator 111a als Reaktion auf das Rückkopplungssignal FB bestimmen, dass die Ausgangsleistungsspannung VOUT des Schaltreglers 100a dieselbe ist wie die Zielspannung (oder sich jener annähert). Der Leistungsschalter 101 kann durch den Gate-Treiber 112 gemäß dem Bestimmungsergebnis gesteuert werden und bleibt womöglich nicht länger betätigt. Das heißt, die Transistoren M1 und M2 können AUS-geschalten bleiben. Somit kann sich der Induktionsstrom IL auf einen Wert von 0 verringern und die Schaltspannung VSW kann sich ebenfalls verringern oder konvergieren. Ein Beispiel, in dem die Schaltspannung VSW vorübergehend konvergiert, ist in 4 dargestellt, abhängig von einem Leistungsverbrauch der Lastvorrichtung LOAD kann sich die Schaltspannung VSW jedoch anderweitig vorübergehend verringern (z.B. schrittweise verringern). Anschließend kann der Leistungsschalter 101 erneut betätigt werden, wenn die Ausgangsleistungsspannung VOUT unter die Zielspannung fällt.
Somit können die Transistoren M1 und M2 während der ersten Totzeit DT1a (z.B. eines Zeitraums von t1 bis t2), der zweiten Totzeit DT2a (z.B. eines Zeitraums von t3 bis t4) und der dritten Totzeit DT3a (z.B. eines Zeitraums von t5 bis t6) AUS-geschalten sein. Und somit werden die Transistoren M1 und M2 womöglich nicht zur selben Zeit EIN-geschalten. Infolgedessen sind der erste Anschluss des Transistors M1, der die Eingangsleistungsspannung VIN empfängt, und der zweite Anschluss des Transistors M2, der die Massespannung empfängt, nicht elektrisch verbunden - ein Zustand, der potenziell Schaden am Leistungsschalter 101 verursachen kann.
Hier ist zu beachten, dass in diskreten Momenten entlang des in 4 dargestellten Zeitraums (z.B. von Zeitpunkt t0 bis t7) die Schaltoperation des Schaltreglers 100a zu einem Leistungsverlust führen kann. Zum Beispiel werden der Transistor M1 und der Transistor M2 infolge der Schaltoperationen durch den Schaltregler 100a verschiedenartig EIN/AUS-geschalten. Wann immer die Transistoren M1 und M2 des Leistungsschalters 101 wechselweise EIN/AUS-geschalten werden, kann aufgrund des Vorhandenseins des Parasitärkondensators Cpar, der dem Schaltknoten NSW zugeordnet ist, und des Vorhandenseins der Parasitärdiode Dpar2, die dem Transistor M2 zugeordnet ist, ein Leistungsverlust auftreten.
Zum Beispiel, wie oben beschrieben, können beide Transistoren M1 und M2 des Leistungsschalters 101, bevor irgendein Transistor EIN-geschalten wird, während der ersten Totzeit DT1a, der zweiten Totzeit DT2a und/oder der dritten Totzeit DT3a AUS-geschalten werden. Während beide Transistoren M1 und M2 AUS-geschalten sind, aufgrund des positiven Induktionsstroms IL, kann der Parasitärkondensator Cpar des Schaltknotens NSW abgelassen werden und die Parasitärdiode Dpar2 kann EIN-geschalten werden. Dementsprechend kann der Leistungsverlust aufgrund des Leitvermögens der Parasitärdiode Dpar2 auftreten.
Ferner, als ein weiteres Beispiel, wenn der Transistor M1 erneut EIN-geschalten wird, kann der abgelassene Parasitärkondensator Cpar durch die Eingangsleistungsspannung VIN erneut geladen werden. Ein Verluststrom, der dem Parasitärkondensator Cpar basierend auf der Eingangsleistungsspannung VIN zugeführt wird, kann zu einem Zeitraum, der für die Schaltspannung VSW des Schaltknotens NSW, welche die Eingangsleistungsspannung VIN werden soll, umgekehrt proportional sein.
Wenn sich die Zeiträume der ersten Totzeit DT1a, der zweiten Totzeit DT2a und der dritten Totzeit DT3a erhöhen und wenn sich eine Schaltfrequenz des Leistungsschalters 101 erhöht, können sich ein Leistungsverlust aufgrund eines Leitvermögens der Parasitärdiode Dpar2 und der Leistungsverlust aufgrund des Wiederaufladens des Parasitärkondensators Cpar erhöhen.
5 ist ein Blockdiagramm, das in einem weiteren Beispiel (100b) den Schaltregler 100 aus 2 weiter darstellt. Bezugnehmend auf 1, 2 und 5 kann der Schaltregler 100 aus 2 alternativ als der Schaltregler 100b aus 5 umgesetzt werden.
Wie der Schaltregler 100a aus 3 kann der Schaltregler 100b aus 5 den Leistungsschalter 101, den Parasitärkondensator Cpar, die Induktivität L, den Widerstand DCR und den Ausgangskondensator Cout enthalten und die Lastvorrichtung LOAD kann mit dem Ausgangsanschluss OUT des Schaltreglers 100b verbunden sein. Im Gegensatz zum Schaltregler 100a aus 3, kann der Schaltregler 100b aus 5 einen Controller 110b anstelle des Controllers 110a enthalten. Nachfolgend werden Materialunterschiede zwischen dem Schaltregler 100a aus 3 und dem Schaltregler 100b aus 5 ausführlicher beschrieben.
Der Controller 110b aus 5 kann einen PFM-Generator 111b, den Gate-Treiber 112, einen Nullstromdetektor 113b, den Rückkopplungscontroller 114 und einen Spitzenstromsensor 115 enthalten. Im Gegensatz zum PFM-Generator 111a aus 3, kann der PFM-Generator 111b aus 5 als Reaktion auf ein Spitzenstromerfassungssignal PCS, ein Nullstromerfassungssignal ZCS, das Rückkopplungssignal FB und die Bezugsspannung VREF ein Signal PFMb erzeugen, das den Gate-Treiber 112 steuert.
Zum Beispiel kann der PFM-Generator 111b das Nullstromerfassungssignal ZCS vom Nullstromdetektor 113b empfangen. Der PFM-Generator 111b kann das Rückkopplungssignal FB vom Rückkopplungscontroller 114 empfangen. Der PFM-Generator 111b kann das Spitzenstromerfassungssignal PCS vom Spitzenstromsensor 115 empfangen. Der PFM-Generator 111b kann das Rückkopplungssignal FB und die Bezugsspannung VREF vergleichen. Der PFM-Generator 111b kann basierend auf einem Vergleichsergebnis bestimmen, ob eine Schaltfrequenz des Leistungsschalters 101 erhöht werden soll. Der PFM-Generator 111b kann das PFM-Signal PFMb basierend auf dem Nullstromerfassungssignal ZCS, dem Rückkopplungssignal FB, dem Spitzenstromerfassungssignal PCS und dem Vergleichsergebnis an den Gate-Treiber 112 ausgeben. Das Betätigen (oder die Schaltfrequenz) des Leistungsschalters 101 kann durch den Gate-Treiber 112 abhängig vom PFM-Signal PFMb gesteuert werden.
Der Gate-Treiber 112 kann als Reaktion auf das vom PFM-Generator 111b ausgegebene Signal PFMb ein erstes Steuersignal und ein zweites Steuersignal erzeugen, die ein Betätigen des Leistungsschalters 101 steuern. Das vom Gate-Treiber 112 erzeugte erste und zweite Steuersignal können jeweils durch die Wechselrichter 112-1 und 112-2 als Steuersignale, PRDV und NDRV, an die Gates der Transistoren M1 und M2 übermittelt werden.
Der Nullstromdetektor 113b kann die Stärke des Induktionsstroms IL, der über die Inaktivität L hinweg fließt, erfassen. Zum Beispiel kann der Nullstromdetektor 113b die Stärke des Induktionsstroms IL gemäß der Stärke der Schaltspannung VSW des Schaltknotens NSW erfassen. Der Nullstromdetektor 113b kann einen Komparator 113b-1 und einen Offsetcontroller 113b-2 enthalten.
Der Komparator 113b-1 kann einen ersten Eingangsanschluss, der mit dem Schaltknoten NSW verbunden ist, einen zweiten Eingangsanschluss, an den die Massespannung angelegt wird, und einen Ausgangsanschluss, der das Nullstromerfassungssignal ZCS ausgibt, enthalten. Der Komparator 113b-1 kann ein Offset-Signal OFS vom Offsetcontroller 113b-2 empfangen. Der Komparator 113b-1 kann die Schaltspannung VSW und die Massespannung basierend auf dem Offset-Signal OFS vergleichen. Durch Vergleichen der Schaltspannung VSW und der Massespannung kann der Komparator 113b-1 bestimmen, ob der Induktionsstrom IL um bis zu einer Stärke eines Offset-Stroms (z.B. eines Offset-Stroms Iofs aus 6), der dem Offset-Signal OFS entspricht, niedriger ist als ,,0" (kann z.B. bestimmen, ob der Induktionsstrom IL einen negativen Wert aufweist, und ob die Stärke des Induktionsstroms IL dieselbe ist wie jene des Offset-Signals OFS). Als Reaktion darauf, dass der Induktionsstrom IL um bis zu der Stärke des Offset-Signals OFS niedriger ist als „0“, kann der Komparator 113b-1 das Nullstromerfassungssignal ZCS ausgeben.
Der Offsetcontroller 113b-2 kann das Offsetsignal OFS basierend auf dem Steuersignal NDRV, das an den Transistor M2 angelegt wird, und auf dem Nullstromerfassungssignal ZCS an den Komparator 113b-1 übermitteln. Das Offset-Signal OFS kann ein Stromsignal sein. Die Stärke des Offset-Stroms, der dem Offset-Signal OFS entspricht (oder der Stärke des Offset-Signals OFS, wenn das Offset-Signal OFS ein Stromsignal ist), kann im Voraus unter Berücksichtigung einer Kapazität des Parasitärkondensators Cpar, der Eingangsleistungsspannung VIN, einer Dauer einer Totzeit etc. bestimmt werden. Ein Ansatz für die Bestimmung der Stärke des Offset-Stroms, der dem Offset-Signal OFS entspricht, wird nachfolgend ausführlicher beschrieben.
Der Rückkopplungscontroller 114 kann das Rückkopplungssignal FB basierend auf der Stärke der Ausgangsleistungsspannung VOUT unter Verwendung des in Bezug auf 3 beschriebenen Ansatzes an den PFM-Generator 111b ausgeben.
Im Gegensatz zum Schaltregler 100a aus 3, kann der Schaltregler 100b aus 5 ferner den Spitzenstromsensor 115 enthalten. Der Spitzenstromsensor 115 kann mit dem Leistungsschalter 101 verbunden sein. Zum Beispiel kann der Spitzenstromsensor 115 mit dem ersten Anschluss des Transistors M1 des Leistungsschalters 101 verbunden sein. Der Spitzenstromsensor 115 kann die Stärke des durch den Eingangsanschluss IN an den Schaltknoten NSW übermittelten Induktionsstroms IL durch den Transistor M1 erfassen. Der Spitzenstromsensor 115 kann erfassen, dass die Stärke des Induktionsstroms IL dieselbe ist wie ein Spitzenstrom (z.B. der Spitzenstrom Ipeak aus 4 und 6) (oder sich jenem annähert). Wenn die Stärke des Induktionsstroms IL dieselbe ist wie der Spitzenstrom Ipeak (oder sich jenem annähert), kann der Spitzenstromsensor 115 das Spitzenstromerfassungssignal PCS an den PFM-Generator 111b ausgeben.
6 ist ein Zeitdiagramm, das den Betrieb des Schaltreglers 100b aus 5 darstellt. Variationen des Induktionsstroms IL, der Schaltspannung VSW, des Steuersignals PDRV und des Steuersignals NDRV sind abhängig vom Betrieb des Schaltreglers 100b aus 5.
Bezugnehmend auf 1, 2, 5 und 6 kann zu einem Zeitpunkt t8 die Stärke des Induktionsstroms IL ungefähr 0 sein. Wenn der Transistor M1 als Reaktion auf ein niedriges Steuersignal PDRV EIN-geschalten wird, kann die Stärke der Schaltspannung VSW im Wesentlichen dieselbe sein wie die Stärke der Eingangsleistungsspannung VIN. Das heißt, die Stärke der Schaltspannung VSW kann sich der Stärke der Eingangsleistungsspannung VIN annähern. (Hier wird angenommen, dass der Parasitärkondensator Cpar von der Eingangsleistungsspannung VIN vor dem Zeitpunkt t8 ausreichend aufgeladen worden ist). Anschließend kann sich der durch die Induktivität L fließende Induktionsstrom IL als Reaktion auf die Schaltspannung VSW erhöhen.
Zu einem Zeitpunkt t9 kann die Stärke des Induktionsstroms II, dem Spitzenstrom Ipeak gleich sein. Der Spitzenstromsensor 115 kann die Stärke des Induktionsstroms II, erfassen und kann das Spitzenstromerfassungssignal PCS an den PFM-Generator 111b ausgeben, wenn die Stärke des Induktionsstroms II, gleich dem Spitzenstrom Ipeak ist (oder sich jenem annähert). Der PFM-Generator 111b kann das Signal PFMb zum AUS-Schalten des Leistungsschalters 101 erzeugen und kann das erzeugte Signal PFMb an den Gate-Treiber 112 anlegen. Das vom Gate-Treiber 112 an das Gate des Transistors M1 übermittelte Steuersignal PDRV kann als Reaktion auf das Signal PFMb von niedrig zu hoch übergehen.
Der Transistor M1 kann als Reaktion auf ein hohes Steuersignal PDRV AUS-geschalten werden. Anschließend können sich der Induktionsstrom IL und die Schaltspannung VSW als Reaktion auf einen Leistungsverbrauch der Lastvorrichtung LOAD, die mit dem Ausgangsanschluss OUT des Schaltreglers 100b verbunden ist, verringern. Der Leistungsverbrauch der Lastvorrichtung LOAD kann dafür sorgen, dass die Schaltspannung VSW unter die Massespannung fällt.
Im Gegensatz zu der in 4 dargestellten Ausführungsform kann das Steuersignal NDRV in der in 6 dargestellten Ausführungsform von niedrig zu hoch übergehen, bevor die Parasitärdiode Dpar2 des Transistors M2 EIN-geschalten wird, aufgrund des Ablassens des Parasitärkondensators Cpar. Somit kann eine Dauer einer ersten Totzeit DT1b aus 6 gemäß Gleichung 1 unten bestimmt werden: $Δ t_{1} = C_{par} V_{in} / I_{peak}$
In Gleichung 1 kann Δt₁ eine Dauer der Totzeit DT1b sein, C_par kann eine Kapazität des Parasitärkondensators Cpar sein, V_in kann eine Stärke der Eingangsleistungsspannung VIN sein und I_peak kann eine Stärke des Spitzenstroms Ipeak sein. Bezugnehmend auf Gleichung 1 kann die Dauer Δt₁ der Totzeit DT1b ein Zeitraum sein, der ausreichend ist zum Ablassen von im Parasitärkondensator Cpar gespeicherten Ladungen. Gleichzeitig kann die Dauer Δt₁ der Totzeit DT1b ein Zeitraum sein, der ausreichend ist zum Einschalten der Parasitärdiode Dpar2 des Transistors M2. Das heißt, die erste Totzeit DT1b kann enden, bevor die Parasitärdiode Dpar2 des Transistors M2 EIN-geschalten wird. Somit kann der Transistor M2 EIN-geschalten werden, nachdem eine elektrische Ladung, die dem Parasitärkondensator Cpar zugeordnet ist, abgelassen worden ist und bevor die Parasitärdiode Dpar2 des Transistors M2 EIN-geschalten wird. In diesem Fall können alle der elektrischen Ladungen, die dem Parasitärkondensator Cpar zugeordnet sind, abgelassen und dem Ausgangsanschluss OUT zugeführt werden. Dementsprechend kann ein Leistungsverlust aufgrund des Parasitärkondensators Cpar vermieden werden und ein Leistungsverlust aufgrund des Leitvermögens der Parasitärdiode Dpar2 kann ebenfalls vermieden werden.
Zu einem Zeitpunkt 110 kann das vom Gate-Treiber 112 an das Gate des Transistors M2 übermittelte Steuersignal NDRV von niedrig zu hoch übergehen. Zum Beispiel kann der Gate-Treiber 112 derart operieren, dass nach der ersten Totzeit DT1b im Anschluss an Zeitpunkt t9 ein hohes Steuersignal NDRV an das Gate des Transistors M2 angelegt wird. Der Transistor M2 kann als Reaktion auf ein hohes Steuersignal NDRV EIN-geschalten werden und die Massespannung kann durch den Transistor M2 an den Schaltknoten NSW angelegt werden. Somit kann die Schaltspannung VSW die Massespannung erhöhen und der Induktionsstrom IL kann sich verringern. Die Geschwindigkeit, mit der sich der Induktionsstrom IL verringert, kann proportional zu der Stärke der Ausgangsleistungsspannung VOUT sein.
Zu einem Zeitpunkt t11 kann das Steuersignal NDRV von hoch zu niedrig übergehen. Zum Beispiel kann der Nullstromdetektor 113b erfassen, dass die Schaltspannung VSW der Massespannung gleich ist (oder sich jener annähert). Als Reaktion auf dieses Erfassungsergebnis kann der Nullstromdetektor 113b erfassen, dass der Induktionsstrom IL eine negative Richtung aufweist (d.h. der Induktionsstrom IL fließt aufgrund einer im Ausgangskondensator Cout gespeicherten Ladung durch den Widerstand DCR und die Induktivität L vom Ausgangsanschluss OUT zum Schaltknoten NSW) und die Stärke des Induktionsstroms IL dem Offset-Strom Iofs gleich ist (oder sich jenem annähert). Als Reaktion auf die Bestimmung, dass der Induktionsstrom IL die negative Richtung aufweist, und eine gleichzeitige Bestimmung, dass die Stärke des Induktionsstroms II, dem Offset-Strom Iofs gleich ist (oder sich jenem annähert), kann der Nullstromdetektor 113b das Nullstromerfassungssignal ZCS an den PFM-Generator 111b ausgeben. Der PFM-Generator 111b kann das Signal PFMb zum Betätigen des Leistungsschalters 101 erzeugen und kann das erzeugte Signal PFMb an den Gate-Treiber 112 anlegen. Das Steuersignal NDRV, das vom Gate-Treiber 112 an das Gate des Transistors M2 angelegt wird, kann als Reaktion auf das Signal PFMb von hoch zu niedrig übergehen. Im Gegensatz zu der in 4 dargestellten Ausführungsform kann das Steuersignal in der in 6 dargestellten Ausführungsform somit von hoch zu niedrig übergehen, nachdem der Induktionsstrom IL die negative Richtung aufweist.
Der Transistor M2 kann als Reaktion auf ein niedriges Steuersignal NDRV AUS-geschalten werden. Im Gegensatz zu der in 4 dargestellten Ausführungsform wird die dem Transistor M2 zugeordnete Parasitärdiode Dpar2 in der in 6 dargestellten Ausführungsform aufgrund des negativen Induktionsstroms IL womöglich nicht EIN-geschalten. Gleichzeitig, aufgrund des negativen Induktionsstroms IL, kann während einer zweiten Totzeit DT2b eine elektrische Ladung im Parasitärkondensator Cpar des Schaltknotens NSW gespeichert werden. Hier kann die Dauer der zweiten Totzeit DT2b aus 6 gemäß Gleichung 2 unten bestimmt werden: $Δ t_{2} = C_{par} V_{in} / I_{offset}$
In Gleichung 2 kann Δt₂ eine Dauer der zweiten Totzeit DT2b sein, C_par kann eine Kapazität des Parasitärkondensators Cpar sein, V_in kann eine Stärke der Eingangsleistungsspannung VIN sein und I_offset kann eine Stärke des Offset-Stroms Iofs sein. Bezugnehmend auf Gleichung 2 kann die Dauer Δt₂ der zweiten Totzeit DT2b ausreichend sein, um den Parasitärkondensator Cpar als Reaktion auf den Induktionsstrom II, derart ausreichend elektrisch zu laden, dass sich die Schaltspannung VSW des Schaltknotens auf ungefähr die Eingangsleistungsspannung VIN erhöht.
Während der zweiten Totzeit DT2b kann der Induktionsstrom II, eine negative Richtung basierend auf einer im Ausgangskondensator Cout gespeicherten elektrischen Ladung aufweisen. Das heißt, der Induktionsstrom IL kann als Reaktion auf die im Ausgangskondensator Cout gespeicherte Energie vom Ausgangsanschluss OUT zum Schaltknoten NSW fließen. Dementsprechend, in einem Fall, in dem die Dauer der zweiten Totzeit DT2b übermäßig lang ist, da der Transistor M1 EIN-geschalten werden kann, kann eine Zeit, die zum Laden des Ausgangskondensators Cout erforderlich ist, lang werden, wodurch die Effizienz des Schaltreglers 100b niedrig wird. Im Gegensatz dazu wird der Parasitärkondensator Cpar in einem Fall, in dem die Dauer der zweiten Totzeit DT2b übermäßig kurz ist, womöglich nicht ausreichend geladen.
In einigen Ausführungsformen, als Reaktion auf die Stärke V_in der Eingangsleistungsspannung VIN, die im Voraus bestimmt wird, und die Kapazität C_par des Parasitärkondensators Cpar, können die Dauer Δt₂ der zweiten Totzeit DT2b und die Stärke I_offset des Offset-Stroms Iofs verschiedenartig kombiniert vorliegen. Basierend auf diesen möglichen Kombinationen können die Dauer Δt₂ der zweiten Totzeit DT2b und die Stärke I_offset des Offset-Stroms Iofs durch die Routineexperimente und/oder Routinesimulationen bestimmt werden.
Zu einem Zeitpunkt t12 kann das vom Gate-Treiber 112 an das Gate des Transistors M1 übermittelte Steuersignal PDRV von hoch zu niedrig übergehen. Zum Beispiel kann der Gate-Treiber 112 derart operieren, dass nach der zweiten Totzeit DT2b im Anschluss an Zeitpunkt t11 ein niedriges Steuersignal PDRV an das Gate des Transistors M1 angelegt wird. Der Transistor M1 kann als Reaktion auf ein niedriges Steuersignal PDRV EIN-geschalten werden und die Eingangsleistungsspannung VIN kann durch den Transistor M1 an den Schaltknoten NSW angelegt werden.
Im Gegensatz zu der in 4 dargestellten Ausführungsform, kann der Parasitärkondensator Cpar in der in 6 dargestellten Ausführungsform während der zweiten Totzeit DT2b derart geladen werden, dass die Schaltspannung VSW des Schaltknotens NSW sich der Eingangsleistungsspannung VIN annähert. Somit kann ein Leistungsverlust aufgrund des Wiederaufladens des Parasitärkondensators Cpar, wenn der Transistor M1 EIN-geschalten wird, vermieden werden.
Zu einem Zeitpunkt t13 kann die Stärke des Induktionsstroms II, dem Spitzenstrom Ipeak gleich sein (oder sich jenem annähern). In Übereinstimmung mit der Beschreibung im Zusammenhang mit Zeitpunkt t8 kann das vom Gate-Treiber 112 an das Gate des Transistors M1 übermittelte Steuersignal PDRV von niedrig zu hoch übergehen. Der Transistor M1 kann als Reaktion auf ein hohes Steuersignal PDRV AUS-geschalten werden. Anschließend können sich der Induktionsstrom II, und die Schaltspannung VSW als Reaktion auf einen Leistungsverbrauch durch die Lastvorrichtung LOAD, die mit dem Ausgangsanschluss OUT des Schaltreglers 100b verbunden ist, verringern. Ein Leistungsverbrauch durch die Lastvorrichtung LOAD kann dafür sorgen, dass die Schaltspannung VSW unter die Massespannung fällt.
Wie die Dauer der ersten Totzeit DT1b kann eine Dauer einer dritten Totzeit DT3b gemäß Gleichung 1 bestimmt werden. Infolgedessen, wie in der ersten Totzeit DT1b, können alle elektrischen Ladungen, die dem Parasitärkondensator Cpar zugeordnet sind, während der dritten Totzeit DT3b abgelassen werden und gleichzeitig kann verhindert werden, dass die Parasitärdiode Dpar2 des Transistors M2 EIN-geschalten wird. Dementsprechend können ein Leistungsverlust aufgrund des Parasitärkondensators Cpar und der Leistungsverlust aufgrund des Leitvermögens der Parasitärdiode Dpar2 vermieden werden.
Zu einem Zeitpunkt t14 kann das vom Gate-Treiber 112 an das Gate des Transistors M2 übermittelte Steuersignal NDRV von niedrig zu hoch übergehen. Zum Beispiel kann der Gate-Treiber 112 derart operieren, dass nach der dritten Totzeit DT3b im Anschluss an den Zeitpunkt t13 ein hohes Steuersignal an das Gate des Transistors M2 angelegt wird. Der Transistor M2 kann als Reaktion auf ein hohes Steuersignal NDRV EIN-geschalten werden und die Massespannung kann durch den Transistor M2 an den Schaltknoten NSW angelegt werden. Somit kann sich die Schaltspannung VSW auf die Massespannung erhöhen und der Induktionsstrom IL kann sich verringern.
Zu einem Zeitpunkt 115 kann das vom Gate-Treiber 112 an das Gate des Transistors M2 übermittelte Steuersignal NDRV von hoch zu niedrig übergehen. Zum Beispiel kann der PFM-Generator 111b als Reaktion auf das Rückkopplungssignal FB bestimmen, dass die Ausgangsleistungsspannung VOUT des Schaltreglers 100b der Zielspannung gleich ist (oder sicher jener annähert). Der Leistungsschalter 101 kann basierend auf einem Bestimmungsergebnis vom Gate-Treiber 112 gesteuert werden, um nicht mehr länger betätigt zu werden. Zum Beispiel können die Transistoren M1 und M2 im Anschluss an Zeitpunkt t15 einen AUS-geschalteten Zustand aufrechterhalten. Somit kann sich der Induktionsstrom IL auf einen Wert von 0 verringern und die Schaltspannung VSW kann ebenfalls vorübergehend konvergieren. Anschließend kann der Leistungsschalter 101 erneut betätigt werden, wenn die Ausgangsleistungsspannung VOUT niedriger ist als die Zielspannung.
In einigen Ausführungsformen kann der Schaltregler 100b aus 5 als ein Soft-Switching durchführend verstanden werden. Wenn zum Beispiel der Leistungsschalter 101 betätigt wird (z.B. wenn die Transistoren M1 und M2 EIN/AUS-geschalten werden), kann der Parasitärkondensator Cpar des Schaltknotens NSW durch den durch die Induktivität L fließenden Induktionsstroms IL anstelle eines Stroms basierend auf der Eingangsleistungsspannung VIN geladen/abgelassen werden.
7 ist ein Graph, der eine Leistungseffizienz als eine Funktion eines Laststroms II,OAD für sowohl den Schaltregler 100a aus 3 als auch den Schaltregler 100b aus 5 darstellt. Hier kann eine Leistungseffizienz als ein Verhältnis einer Eingangsleistungsspannung, die jedem der Schalregler 100a und 100b zugeführt wird, und einer Ausgangsleistungsspannung, die entsprechend von jedem der Schaltregler 100a und 100b bereitgestellt wird, verstanden werden.
Wenn sich die Stärke des Laststroms II,OAD erhöht, erhöht sich außerdem die Menge an Leistung, welche für die Lastvorrichtung LOAD benötigt wird. Der Leistungsschalter 101 kann eine Schaltoperation bei einer höheren Frequenz zu dem Zweck durchführen, die Stärke des Laststroms II,OAD zu erhöhen.
Wie oben beschrieben, wenn die Transistoren M1 und M2 des Leistungsschalters 101 im Schaltregler 100a AUS-geschalten und dann EIN-geschalten werden, können ein Leistungsverlust aufgrund des Ablassens und Wiederaufladens des Parasitärkondensators Cpar und der Leistungsverlust aufgrund des Leitvermögens der Parasitärdiode Dpar2 auftreten. Dementsprechend, wie in 7 dargestellt, kann sich die Schaltfrequenz des Leistungsschalters 101 erhöhen, wenn sich die Stärke des Laststroms II,OAD erhöht, wodurch eine Verringerung der Leistungseffizienz des Schaltreglers 100a verursacht wird. Im Gegensatz dazu verringert sich die Leistungseffizienz des Schaltreglers 100b im Schaltregler 100b womöglich nicht, da ein Leistungsverlust aufgrund eines Ablassens und Wiederaufladens des Parasitärkondensators Cpar und des Leitvermögens der Parasitärdiode Dpar2 vermieden werden, wenn das Betätigen des Leistungsschalters 101 durchgeführt wird, auch wenn sich die Stärke des Laststroms II,OAD erhöht.
8 ist ein Blockdiagramm, das ein System 20 nach Ausführungsformen des erfinderischen Konzepts darstellt. Bezugnehmend auf 8 kann das System 20 eine Leistungsversorgung 21 und eine PMIC 22 sowie eine beliebige Anzahl (z.B. 4) und Art(en) an Funktionsblöcken (z.B. 23-1, 23-2, 23-2 und 23-4) enthalten.
Die Leistungsversorgung 21 kann als Reaktion auf eine extern übermittelte Spannung VEXT eine Eingangsleistungsschaltung an die PMIC 22 übermitteln. Die PMIC 22 kann als Reaktion auf eine von der Leistungsversorgung 21 empfangene Eingangsleistungsspannung eine oder mehrere Ausgangsleistungsspannungen an jeden der Funktionsblöcke 23-1, 23-2, 23-3 und 23-4 zuführen. In einigen Ausführungsformen kann das System 20 eine Batterie enthalten und die der Leistungsversorgung 21 zugeführte externe Spannung VEXT kann eine batteriegespeiste Spannung sein. Alternativ kann das System 20 in einigen Ausführungsformen mit einer Leistung von einer Leistungsleitung versorgt werden und die externe Spannung VEXT kann eine Spannung sein, die aus der durch die Leistungsleitung zugeführten Leistung erzeugt wird. Zum Beispiel kann die externe Spannung VEXT die Spannung der Leistungsleitung sein oder kann eine DC-Spannung sein, die durch Korrigieren einer von der Leistungsleitung zugeführten AC-Spannung erzeugt wird.
Die PMIC 22 kann den Schaltregler 100b aus 5 enthalten. Somit kann die PMIC 22 die von der Leistungsversorgung 21 empfangene Eingangsleistungsspannung unter Verwendung des Schaltreglers 100b umwandeln und kann die umgewandelte(n) Spannung(en) an mindestens einen der Funktionsblöcke 23-1, 23-2, 23-3 und 23-4 zuführen.
Jeder der Funktionsblöcke 23-1, 23-2, 23-3 und 23-4 kann als Reaktion auf eine von der PMIC 22 bereitgestellte Leistung operieren. Zum Beispiel kann einer der Funktionsblöcke 23-1, 23-2, 23-3 und 23-4 eine Digitalschaltung sein, die ein Digitalsignal verarbeitet, wie ein Anwendungsprozessor (AP), eine Analogschaltung sein, die ein Analogsignal verarbeitet, wie ein Verstärker, oder eine Schaltung sein, die ein gemischtes Signal verarbeitet, wie ein Analog-Digital-Wandler (ADC).
9 ist ein Blockdiagramm, das eine elektronische Vorrichtung 1000 nach Ausführungsformen des erfinderischen Konzepts darstellt. Bezugnehmend auf 9 kann die elektronische Vorrichtung 1000 enthalten: eine Bildverarbeitungseinheit 1100, eine drahtlose Sendeempfängereinheit 1200, eine Audioverarbeitungseinheit 1300, eine Batterie 1400, eine nichtflüchtige Speichervorrichtung 1500, eine Nutzerschnittstelle 1600 und einen Controller 1700. Die elektronische Vorrichtung 1000 kann unter der Steuerung des Controllers 1700 operieren.
Die Bildverarbeitungseinheit 1100 kann eine Linse 1110, einen Bildsensor 1120, einen Bildprozessor 1130 und eine Anzeigeeinheit 1140 enthalten. Der Bildprozessor 1130 kann ein reales Bild durch die Linse 1110 und den Bildsensor 1120 in Bilddaten umwandeln. Die Anzeigeeinheit 1140 kann ein vom Bildprozessor 1130 erzeugtes Bilddatensignal oder an den Nutzer zu übermittelnde Bilddaten anzeigen. Die Anzeigeeinheit 1140 kann mit einer Flüssigkristallanzeige (LCD) oder organischen lichtemittierenden Dioden (OLED) umgesetzt werden. In dem Fall einer Umsetzung der LCD oder OLED auf eine Touchscreen-Weise kann die Anzeigeeinheit 1140 zusammen mit der Nutzerschnittstelle 600 operieren.
Die drahtlose Sendeempfängereinheit 1200 enthält eine Antenne 1210, einen Sendeempfänger 1220 und ein Modulator/Demodulator-Modem 1230. Die drahtlose Sendeempfängereinheit 1200 kann eine drahtlose Kommunikationsfunktion durchführen. Der Sendeempfänger 1220 kann eine Frequenz eines durch die Antenne 1210 zu übertragenden Signals einstellen oder kann das zu übertragende Signal verstärken; der Sendeempfänger 1220 kann eine Frequenz eines durch die Antenne 1210 empfangenen Signals einstellen oder kann das empfangene Signal verstärken. Das Modem 1230 kann einen Sender, der ein zu übertragendes Signal kodiert und moduliert, und einen Empfänger, der ein durch die Antenne 1210 empfangenes Signal dekodiert und demoduliert, enthalten.
Die Audioverarbeitungseinheit 1300 enthält einen Audioprozessor 1310, ein Mikrofon 1320 und einen Lautsprecher 1330. Die Audioverarbeitungseinheit 1300 kann einen Codec bilden und der Codec kann einen Daten-Codec und einen Audio-Codec enthalten. Der Daten-Codec kann Paketdaten verarbeiten und der Audio-Codec kann ein Audiosignal verarbeiten, wie eine Stimme und Multimediadateien. Außerdem kann die Audioverarbeitungseinheit 1300 eine Funktion zum Umwandeln und Reproduzieren eines Digitalaudiosignals, welches durch das Modem 1230 empfangen wird, in ein Analogsignal durch den Audio-Codec oder zum Umwandeln eines Analogaudiosignals, das vom Mikrofon 1320 erzeugt wird, in ein Digitalaudiosignal durchführen, um an das Modem 1230 übertragen zu werden. Der Codec kann separat bereitgestellt sein oder kann im Controller 1700 enthalten sein.
Die nichtflüchtige Speichervorrichtung 1500 kann mit einer Speicherkarte (z.B. einer Multimediakarte (MMC), einer eingebetteten MMC (eMMC), einer Secure-Digital(SD)-Karte oder einer Mikro-SD-Karte) und dergleichen nach einer Ausführungsform des erfinderischen Konzepts umgesetzt sein. Zusätzlich kann der Controller 1700 als ein Ein-Chip-System (SoC) bereitgestellt sein, der ein Anwendungsprogramm, ein Betriebssystem etc. antreibt. Der Controller 1700 kann eine PMIC 1710 enthalten. Die PMIC 1710 kann mit einer Spannung von der Batterie 1400 versorgt werden und kann einen Pegel der zugeführten Spannung umwandeln. Die PMIC 1710 kann den Schaltregler 100b aus 6 enthalten.
Ein Schaltregler nach Ausführungsformen des erfinderischen Konzepts kann einen Leistungsschalter enthalten, der als Reaktion auf eine Eingangsleistungsspannung und eine Massespannung eine Schaltspannung an einen Schaltknoten übermittelt. Wenn der Leistungsschalter betätigt wird, kann, zumindest teilweise, unter Verwendung einer in einem Parasitärkondensator gespeicherten elektrischen Ladung eine Betätigung durchgeführt werden, um zu verhindern, dass eine dem Leistungsschalter zugeordnete Parasitärdiode EIN-geschalten wird. Somit kann ein Schaltregler bereitgestellt werden, der einen reduzierten Schaltverlust und bessere Leistungseffizienz besitzt.
Obwohl das erfinderische Konzept mit Bezug auf Ausführungsformen desselben beschrieben worden ist, versteht es sich für einen Fachmann, dass verschiedene Änderungen und Modifikationen darin vorgenommen werden können, ohne dabei von der Idee und dem Umfang des erfinderischen Konzepts, wie es in den nachfolgenden Ansprüchen dargelegt ist, abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020210139386 [0001]

Claims

Schaltregler, aufweisend: eine Induktivität, die mit einem Schaltknoten verbunden ist; einen ersten Leistungsschalter, der mit dem Schaltknoten verbunden ist und konfiguriert ist, als Reaktion auf ein erstes Steuersignal eine erste Spannung an den Schaltknoten anzulegen und als Reaktion auf ein zweites Steuersignal eine zweite Spannung an den Schaltknoten anzulegen; und einen Controller, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal zu erzeugen, wobei das zweite Steuersignal im Anschluss an eine erste Totzeit, nachdem das erste Steuersignal von niedrig zu hoch übergegangen ist, von niedrig zu hoch übergeht, das erste Steuersignal im Anschluss an eine zweite Totzeit, nachdem das zweite Steuersignal von einem hohen zu einem niedrigen Pegel übergegangen ist, von hoch zu niedrig übergeht, und ein Induktionsstrom, der durch die Induktivität fließt, während der ersten Totzeit in eine erste Richtung fließt und während der zweiten Totzeit in eine zweite Richtung fließt, die sich von der ersten Richtung unterscheidet.
Schaltregler nach Anspruch 1, wobei das erste Steuersignal von niedrig zu hoch übergeht, wenn der Induktionsstrom einen Spitzenstrom erreicht, und eine erste Dauer der ersten Totzeit auf einer Kapazität eines Parasitärkondensators basiert, der dem Schaltknoten, einer Stärke der ersten Spannung und einer Stärke des Spitzenstroms zugeordnet ist.
Schaltregler nach Anspruch 1, wobei der Leistungsschalter aufweist: einen ersten Transistor, der einen ersten Anschluss, der die erste Spannung empfängt, ein Gate, welches das erste Steuersignal empfängt, und einen zweiten Anschluss, der mit dem Schaltknoten verbunden ist, enthält; und einen zweiten Transistor, der einen ersten Anschluss, der mit dem Schaltknoten verbunden ist, ein Gate, welches das zweite Steuersignal empfängt, und einen zweiten Anschluss, der die zweite Spannung empfängt, enthält, wobei die erste Totzeit endet, bevor eine Parasitärdiode, die dem zweiten Transistor zugeordnet ist, EIN-geschalten wird.
Schaltregler nach Anspruch 1, wobei das zweite Steuersignal von hoch zu niedrig übergeht, wenn der Induktionsstrom ein Offset-Strom ist, und eine zweite Dauer während der zweiten Totzeit auf einer Kapazität eines Parasitärkondensators basiert, der dem Schaltknoten, einer Stärke der ersten Spannung und einer Stärke des Offset-Stroms zugeordnet ist.
Schaltregler nach Anspruch 1, wobei eine Stärke einer Spannung des Schaltknotens dieselbe ist wie eine Stärke der ersten Spannung im Anschluss an die zweite Totzeit, nachdem das zweite Steuersignal von hoch zu niedrig übergegangen ist.
Schaltregler nach Anspruch 1, ferner aufweisend: einen Ausgangskondensator, der als Reaktion auf den Induktionsstrom aufgeladen wird, wobei der Induktionsstrom während der zweiten Totzeit durch die Induktivität und den Schaltknoten vom Ausgangskondensator zu einem Parasitärkondensator fließt, der dem Schaltknoten zugordnet ist.
Schaltregler, der eine Eingangsleistungsspannung in eine Ausgangsleistungsspannung umwandelt, wobei der Schaltregler aufweist: eine Induktivität, die mit einem Schaltknoten verbunden ist; einen Leistungsschalter, der einen Transistor, der als Reaktion auf ein erstes Steuersignal die Eingangsleistungsspannung an den Schaltknoten anlegt, und einen zweiten Transistor, der als Reaktion auf ein zweites Steuersignal eine Massespannung an den Schaltknoten anlegt, enthält; einen Spitzenstromsensor, der konfiguriert ist, ein Spitzenstromerfassungssignal bereitzustellen, wenn ein Induktionsstrom, der durch die Induktivität fließt, einen Spitzenstrom erreicht; einen Nullstromdetektor, der konfiguriert ist, ein Nullstromerfassungssignal bereitzustellen, wenn der Induktionsstrom ein Offset-Strom ist; einen Rückkopplungscontroller, der konfiguriert ist, die Ausgansleistungsspannung und eine Zielspannung zu vergleichen und ein entsprechendes Rückkopplungssignal bereitzustellen; einen Impulsfrequenzmodulationsgenerator, der konfiguriert ist, ein Impulsfrequenzmodulationssignal basierend auf dem Spitzenstromerfassungssignal, dem Nullstromerfassungssignal, dem Rückkopplungssignal und einer Bezugsspannung bereitzustellen; und einen Gate-Treiber, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal basierend auf dem Impulsfrequenzmodulationssignal bereitzustellen, wobei der erste Transistor und der zweite Transistor während einer ersten Totzeit, nachdem der Induktionsstrom den Spitzenstrom erreicht hat, AUS-geschalten werden, der erste Transistor und der zweite Transistor während einer zweiten Totzeit, nachdem der Induktionsstrom den Offset-Strom erreicht hat, AUS-geschalten werden, und eine Richtung des Spitzenstroms und eine Richtung des Offset-Stroms einander gegenüberliegen.
Schaltregler nach Anspruch 7, wobei der Nullstromdetektor aufweist: einen Komparator, der konfiguriert ist, eine Schaltspannung des Schaltknotens und eine Massespannung zu vergleichen und das Nullstromerfassungssignal als Reaktion auf ein Offset-Signal bereitzustellen; und einen Offsetcontroller, der konfiguriert ist, das Offset-Signal als Reaktion auf das Nullstromerfassungssignal und das zweite Steuersignal an den Komparator auszugeben, wobei eine Stärke des Offset-Stroms auf dem Offset-Signal basiert.
Schaltregler nach Anspruch 7, wobei eine erste Dauer der ersten Totzeit einem Verhältnis eines Produkts einer Kapazität eines Parasitärkondensators, der dem Schaltknoten und einer Stärke der Eingangsspannung zugeordnet ist, zu einer Stärke des Spitzenstroms entspricht.
Schaltregler nach Anspruch 7, wobei der Induktionsstrom während der ersten Totzeit durch den Schaltknoten zu der Induktivität fließt.
Schaltregler nach Anspruch 7, wobei die erste Totzeit endet, bevor eine Parasitärdiode, die dem zweiten Transistor zugeordnet ist, EIN-geschalten wird.
Schaltregler nach Anspruch 7, wobei eine zweite Dauer der zweiten Totzeit einem Verhältnis eines Produkts einer Kapazität eines Parasitärkondensators, der dem Schaltknoten und einer Stärke der Eingangsspannung zugeordnet ist, zu einer Stärke des Offset-Stroms entspricht.
Schaltregler nach Anspruch 7, wobei eine Stärke einer Spannung des Schaltknotens dieselbe ist wie eine Stärke der Eingangsspannung im Anschluss an die zweite Totzeit, nachdem der Induktionsstrom den Offset-Strom erreicht hat.
Integrierte Leistungsverwaltungsschaltung, aufweisend: einen Schaltregler, der konfiguriert ist, eine Eingangsleistungsspannung in eine Ausgangsleistungsspannung umzuwandeln, wobei der Schaltregler enthält: eine Induktivität, die mit einem Schaltknoten verbunden ist; einen Leistungsschalter, der mit dem Schaltknoten verbunden ist und konfiguriert ist, als Reaktion auf ein erstes Steuersignal eine erste Spannung an den Schaltknoten anzulegen und als Reaktion auf ein zweites Steuersignal eine zweite Spannung an den Schaltknoten anzulegen; und einen Controller, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal zu erzeugen, wobei das zweite Steuersignal im Anschluss an eine erste Totzeit, nachdem das erste Steuersignal von niedrig zu hoch übergegangen ist, von niedrig zu hoch übergeht, das erste Steuersignal im Anschluss an eine zweite Totzeit, nachdem das zweite Steuersignal von hoch zu niedrig übergegangen ist, von hoch zu niedrig übergeht, und ein Induktionsstrom, der durch die Induktivität fließt, während der ersten Totzeit in eine erste Richtung fließt und während der zweiten Totzeit in eine Richtung fließt, die sich von der ersten Richtung unterscheidet.
Integrierte Leistungsverwaltungsschaltung nach Anspruch 14, wobei das erste Steuersignal von niedrig zu hoch übergeht, wenn der Induktionsstrom einen Spitzenstrom erreicht, und die erste Dauer der ersten Totzeit einem Verhältnis eines Produkts einer Kapazität eines Parasitärkondensators, der dem Schaltknoten und einer Stärke der ersten Spannung zugeordnet ist, zu einer Stärke des Spitzenstroms entspricht.
Integrierte Leistungsverwaltungsschaltung nach Anspruch 14, wobei der Leistungsschalter enthält: einen ersten Transistor, der einen ersten Anschluss, der die erste Spannung empfängt, ein Gate, welches das erste Steuersignal empfängt, und einen zweiten Anschluss, der mit dem Schaltknoten verbunden ist, enthält; und einen zweiten Transistor, der einen ersten Anschluss, der mit dem Schaltknoten verbunden ist, ein Gate, welches das zweite Steuersignal empfängt, und einen zweiten Anschluss, der die zweite Spannung empfängt, enthält, wobei die erste Totzeit endet, bevor eine Parasitärdiode, die dem zweiten Transistor zugeordnet ist, EIN-geschalten wird.
Integrierte Leistungsverwaltungsschaltung nach Anspruch 14, wobei das zweite Steuersignal von hoch zu niedrig übergeht, wenn der Induktionsstrom ein Offset-Strom ist, und eine zweite Dauer der zweiten Totzeit einem Verhältnis eines Produkts einer Kapazität eines Parasitärkondensators, der dem Schaltknoten und einer Stärke der ersten Spannung zugeordnet ist, zu einer Stärke des Offset-Stroms entspricht.
Integrierte Leistungsverwaltungsschaltung nach Anspruch 14, wobei eine Stärke einer Spannung des Schaltknotens dieselbe ist wie eine Stärke der ersten Spannung im Anschluss an die zweite Totzeit, nachdem das zweite Steuersignal von hoch zu niedrig übergegangen ist.
Integrierte Leistungsverwaltungsschaltung nach Anspruch 14, wobei der Controller enthält: einen Spitzenstromsensor, der konfiguriert ist, ein Spitzenstromerfassungssignal bereitzustellen, wenn ein Induktionsstrom einen Spitzenstrom erreicht; einen Nullstromdetektor, der konfiguriert ist, ein Nullstromerfassungssignal bereitzustellen, wenn der Induktionsstrom ein Offset-Strom ist; einen Rückkopplungscontroller, der konfiguriert ist, die Ausgansleistungsspannung und eine Zielspannung zu vergleichen und ein entsprechendes Rückkopplungssignal bereitzustellen; einen Impulsfrequenzmodulationsgenerator, der konfiguriert ist, ein Impulsfrequenzmodulationssignal basierend auf dem Spitzenstromerfassungssignal, dem Nullstromerfassungssignal, dem Rückkopplungssignal und einer Bezugsspannung auszugeben; und einen Gate-Treiber, der konfiguriert ist, das erste Steuersignal und das zweite Steuersignal basierend auf dem Impulsfrequenzmodulationssignal bereitzustellen.
Integrierte Leistungsverwaltungsschaltung nach Anspruch 19, wobei der Nullstromdetektor enthält: einen Komparator, der konfiguriert ist, eine Schaltspannung des Schaltknotens und eine Massespannung zu vergleichen und das Nullstromerfassungssignal basierend auf einem Offset-Signal bereitzustellen; und einen Offsetcontroller, der konfiguriert ist, das Offset-Signal basierend auf dem Nullstromerfassungssignal und dem zweiten Steuersignal an den Komparator auszugeben, wobei eine Stärke des Offset-Stroms auf dem Offset-Signal basiert.