DE102021103239A1

DE102021103239A1 - Verfahren und Vorrichtungen zum Decodieren von empfangenen Uplink-Sendungen unter Verwendung einer LLR (Log-Likelihood-Ratio)-Optimierung

Info

Publication number: DE102021103239A1
Application number: DE102021103239.3A
Authority: DE
Inventors: Sabih Guzelgoz; Hong Jik Kim
Original assignee: Marvell Asia Pte Ltd
Current assignee: Marvell Asia Pte Ltd
Priority date: 2020-02-11
Filing date: 2021-02-11
Publication date: 2021-08-12
Also published as: CN113381957A; KR20210102116A; US11558147B2; US20230120502A1; US20210250121A1

Abstract

Es werden Verfahren und Vorrichtungen zum Decodieren von empfangenen Uplink-Sendungen unter Verwendung einer Log-Likelihood-Optimierung vorgesehen. In einer Ausführungsform umfasst ein Verfahren ein Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses zum Erzeugen von Log-Likelihood (LLR)-Werten, zum Decodieren der LLRs für das Erzeugen von decodierten Daten und zum Identifizieren eines Zielperformanzwerts. Das Verfahren umfasst weiterhin das Bestimmen einer Performanzmetrik aus den decodierten Daten und das Durchführen eines Maschinelles-Lernen-Algorithmus, der die Weich-Entmapping-Parameter dynamisch für ein Verschieben der Performanzmetrik zu dem Zielperformanzwert einstellt.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Die vorliegende Anmeldung beansprucht Priorität aus der vorläufigen US-Anmeldung Nr. 62/975,080 vom 11. Februar 2020 mit dem Titel „LOG-LIKELIHOOD RATIO (LLR) OPTIMIZA-TION FOR 5G BY MACHINE LEARNING“, die hier vollständig unter Bezugnahme eingeschlossen ist.
ERFINDUNGSFELD
Beispielhafte Ausführungsformen der vorliegenden Erfindung betreffen den Betrieb von Telekommunikationsnetzen. Insbesondere betreffen beispielhafte Ausführungsformen der vorliegenden Erfindung das Empfangen und Verarbeiten von Datenströmen unter Verwendung eines drahtlosen Telekommunikationsnetzes.
STAND DER TECHNIK
Mit der schnell anwachsenden Nachfrage nach einem fernen Datenzugriff über ein Hochgeschwindigkeits-Kommunikationsnetz wie etwa LTE (Long Term Evolution), 4G (Fourth Generation) oder 5G (Fifth Generation)-Zellulardienste wird das korrekte Zustellen und Entschlüsseln von Datenströmen zunehmend schwierig. Hochgeschwindigkeits-Kommunikationsnetze, die Informationen übermitteln können, sind zum Beispiel drahtlose Netze, zellulare Netze, drahtlose persönliche Netze (WPAN), drahtlose lokale Netze (WLAN), drahtlose Stadtnetze (MAN) oder ähnliches. Beispiele für ein WPAN sind Bluetooth oder ZigBee. Ein Beispiel für ein WLAN ist ein WiFi-Netz gemäß den IEEE 802.11-WLAN-Standards.
In 5G-Systemen können Referenzsignale, Daten und Uplink-Steuerinformationen (UCI) in Uplink-Sendungen von einem Benutzergerät enthalten sein. Die Referenzsignale (RS) werden für das Schätzen von Kanalbedingungen oder für andere Zwecke verwendet. Die Referenzsignale sind dabei allerdings mit Daten gemischt, sodass die Referenzsignale berücksichtigt werden müssen, wenn Daten und/oder UCI-Informationen verarbeitet werden. Wenn zum Beispiel in einer Uplink-Sendung empfangene Ressourcenelemente (REs) verarbeitet werden, kann eine spezielle Verarbeitung erforderlich sein, um Ressourcenelemente mit darin enthaltenen Referenzsignalen zu überspringen. Auch wenn die Referenzsignale auf null oder leer gesetzt sind, müssen die Ressourcenelemente weiterhin bei der Verarbeitung der empfangenen Daten berücksichtigt werden.
Es ist außerdem wünschenswert, effiziente Entwürfelungs-, Kombinations- und Decodierungsfunktionen für das Verarbeiten von empfangenen Uplink-Sendungen vorzusehen.
Es besteht also ein Bedarf für ein System, das eine effiziente Verarbeitung von Daten und UCI-Informationen, die in Uplink-Sendungen empfangen werden, ermöglicht.
ZUSAMMENFASSUNG
In verschiedenen beispielhaften Ausführungsformen werden Verfahren und Vorrichtungen für ein Decodiersystem vorgesehen, die eine schnelle und effiziente Verarbeitung von empfangenen 4G und/oder 5G-Uplink-Sendungen ermöglichen. In verschiedenen beispielhaften Ausführungsformen ist ein Decodierer vorgesehen, der empfangene Uplink-Sendungen unter Verwendung einer LLR (Log-Likelihood-Ratio)-Optimierung decodiert.
In einer Ausführungsform indiziert und kategorisiert ein Ressourcenelementidentifizierer Uplink-steuerinformationen (UCI) von empfangenen Uplink-Symbolen in eine von drei Kategorien. Zum Beispiel umfassen die UCI-Informationen HARQ (Hybrid Automatic Repeat Request)-Bestätigungen (ACK), erste Kanalzustandsinformationen (CSI1) und zweite Kanalzustandsinformationen (CSI2). Zum Beispiel umfasst die Kategorie 0 Daten oder CSI2-lnformationen, umfasst die Kategorie 1 ACK-Informationen und umfasst die Kategorie 2 CS11-Informationen. In einer Ausführungsform werden die Kategorisierungsinformationen zu einem Kombinierer/Extrahierer weitergeleitet, der entwürfelte Ressourcenelemente empfängt. Die Kategorisierungsinformationen werden verwendet, um Uplink-Steuerinformationen von den entwürfelten Ressourcenelementen für jedes Symbol zu verwenden. Zum Beispiel werden ACK enthaltende Ressourcenelemente kombiniert, werden CSI1 enthaltende Ressourcenelemente kombiniert und werden CSI2 enthaltende Ressourcenelemente kombiniert. Das Kombinieren wird über eine ausgewählte Anzahl von empfangenen Symbolen durchgeführt.
In einer Ausführungsform wird ein Decodierersystem vorgesehen, das LLR-Vorprozessoren enthält, die einen LLR-Strom in separate Daten- und CSI2-LLR-Ströme teilen. Separate Decodierer decodieren die Ströme, um decodierte Informationen zu erzeugen. In verschiedenen beispielhaften Ausführungsformen werden also empfangene Uplink-Steuerinformationen entwürfelt, kombiniert und decodiert, um UCI-Informationen erhalten, wodurch eine effiziente Verarbeitung und eine verbesserte Systemperformanz erzielt werden.
In einer Ausführungsform wird ein Verfahren vorgesehen, das umfasst: Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses zum Erzeugen von LLR (Log-Likelihood-Ratio)-Werten; Decodieren der LLRs, um decodierte Daten zu erzeugen; und Identifizieren eines Zielperformanzwerts. Das Verfahren umfasst weiterhin das Bestimmen einer Performanzmetrik aus den decodierten Daten und das Durchführen eines Maschinelles-Lernen-Algorithmus, der dynamisch die Weich-Entmapping-Parameter einstellt, um die Performanzmetrik zu dem Zielperformanzwert zu verschieben.
In einer Ausführungsform ist eine Vorrichtung vorgesehen, die umfasst: einen Weich-Entmapper, der konfiguriert ist zum Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses zum Erzeugen von LLR (Log-Likelihood-Ratio)-Werten; und einen Decodierer, der konfiguriert ist zum Decodieren von Daten aus den LLRs. Die Vorrichtung umfasst weiterhin eine Maschinelles-Lernen-Schaltung, die konfiguriert ist zum: Identifizieren eines Zielperformanzwerts, Bestimmen einer Performanzmetrik aus den decodierten Daten und Durchführen eines Maschinelles-Lernen-Algorithmus, der dynamisch die Weich-Entmapping-Parameter einstellt, um die Performanzmetrik zu dem Zielperformanzwert zu verschieben.
In einer Ausführungsform ist eine Vorrichtung vorgesehen, die umfasst: Mittel zum Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses zum Erzeugen von LLR (Log-Likelihood-Ratio)-Werten; Mittel zum Decodieren der LLRs, um decodierte Daten zu erzeugen; Mittel zum Identifizieren eines Zielperformanzwerts; Mittel zum Bestimmen einer Performanzmetrik aus den decodierten Daten; und Mittel zum Durchführen eine Maschinelles-Lernen-Algorithmus, der die Weich-Entmapping-Parameter dynamisch einstellt, um die Performanzmetrik zu dem Zielperformanzwert zu verschieben.
Weitere Merkmale und Vorteile der beispielhaften Ausführungsformen der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung, die Zeichnungen und die Ansprüche verdeutlicht.
Figurenliste
Die beispielhaften Aspekte der vorliegenden Erfindung werden durch die folgende Beschreibung verschiedener Ausführungsformen mit Bezug auf die beigefügten Zeichnungen verdeutlicht, wobei jedoch die vorliegende Erfindung nicht auf diese spezifischen Ausführungsformen, die die vorliegende Erfindung lediglich beispielhaft verdeutlichen, beschränkt ist.

1 ist ein Blockdiagramm eines Kommunikationsnetzes, in dem in Uplink-Sendungen von einem Benutzergerät empfangene Ressourcenelemente durch beispielhafte Ausführungsformen eines Entwürfelungs- und Kombinationssystems entwürfelt und kombiniert werden.
2 zeigt eine beispielhafte, detaillierte Ausführungsform eines Entwürfelungs- und Kombinationssystems.
3 ist ein Blockdiagramm, das eine beispielhafte Ausführungsform eines in 2 gezeigten RE-Identifizierungsblocks im Detail zeigt.
4A ist ein Blockdiagram, das eine beispielhafte Ausführungsform eines in 2 gezeigten Entwürfelers im Detail zeigt.
4B ist ein Blockdiagramm, das durch den Entwürfeier von 4A durchgeführte Operationen zeigt.
5A ist ein Blockdiagramm, das eine beispielhafte Ausführungsform eines in 2 gezeigten Kombinierers/Extrahierers zeigt.
5B ist ein Blockdiagramm, das durch den Kombinierer/Extrahierer von 5A durchgeführte Operationen zeigt.
6 zeigt ein beispielhaftes Verfahren zum Durchführen einer Ressourcenelementkategorisierung gemäß beispielhaften Ausführungsformen eines Ressourcenelementidentifikationssystems.
7 zeigt ein beispielhaftes Verfahren zum Durchführen einer Entwürfelung gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems.
8 zeigt ein beispielhaftes Verfahren zum Durchführen eines Kombinierens gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems.
9A-B zeigen ein beispielhaftes Verfahren zum Durchführen eines Kombinierens gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems.
10A ist ein beispielhaftes Blockdiagramm eines Decodierersystems.
10B ist ein beispielhaftes, ausführliches Diagramm, das eine Ausführungsform eines LLR-Stroms, der in das Decodierersystem von 10A eingegeben wird, zeigt.
11 zeigt ein beispielhaftes Verfahren zum Durchführen eines Decodierens gemäß beispielhaften Ausführungsformen eines Decodierersystems.
12 zeigt eine beispielhafte Ausführungsform eines Teils des Entwürfelungs- und Kombinationssystems von 2.
13 zeigt eine beispielhafte Ausführungsform einer in 12 gezeigten Maschinelles-Lernen-Schaltung im Detail.
14 zeigt eine beispielhafte Ausführungsform der in 13 gezeigten Parametertabelle.
15 zeigt eine beispielhafte Ausführungsform einer Weich-Entmapperschaltung für die Verwendung in Ausführungsformen der Erfindung.
16 enthält beispielhafte Kurvendiagramme, die den Betrieb des Systems wiedergeben.
17 zeigt ein beispielhaftes Verfahren zum Durchführen eines Maschinelles-Lernen-Algorithmus für das Optimieren der Performanz gemäß beispielhaften Ausführungsformen eines Decodierersystems.
18 zeigt ein beispielhaftes Verfahren zum Durchführen eines Maschinelles-Lernen-Algorithmus gemäß beispielhaften Ausführungsformen einer Maschinelles-Lernen-Schaltung.
19 ist ein Blockdiagram, das ein Verarbeitungssystem mit einer beispielhaften Ausführungsform eines Decodierersystems, das eine Maschinelles-Lernen-Schaltung enthält, zeigt.

AUSFÜHRLICHE BESCHREIBUNG
Aspekte der vorliegenden Erfindung werden im Folgenden im Kontext von Verfahren und Vorrichtungen zum Verarbeiten von in einer drahtlosen Sendung empfangenen Uplink-Informationen beschrieben.
Die folgende ausführliche Beschreibung bezweckt, eine oder mehrere Ausführungsformen der vorliegenden Erfindung zu verdeutlichen. Dem Fachmann sollte deutlich sein, dass die folgende ausführliche Beschreibung lediglich beispielhaft ist und die Erfindung in keiner Weise einschränkt. Der Fachmann kann weitere Ausführungsformen auf der Grundlage der folgenden Beschreibung realisieren.
Der Deutlichkeit halber werden nicht alle wohlbekannten Merkmale der nachfolgend beschriebenen Ausführungsformen beschrieben und gezeigt. Für eine tatsächliche Implementierung können zahlreiche verschiedene spezifische Implementierungsentscheidungen getroffen werden, um die spezifischen Zielsetzungen des Entwicklers zu erreichen, wie etwa eine Erfüllung von spezifischen Beschränkungen der konkreten kommerziellen Anwendung, wobei diese spezifischen Zielsetzungen für verschiedene Implementierungen und verschiedene Entwickler jeweils verschieden sind. Weiterhin ist zu beachten, dass der Entwicklungsaufwand komplex und umfangreich sein kann, wobei es sich dennoch um eine gewöhnliche Entwicklungstätigkeit eines Fachmanns handelt, die von den Ausführungsformen der vorliegenden Erfindung profitieren kann.
Die in den Zeichnungen gezeigten Ausführungsformen sind unter Umständen nicht maßstabsgetreu dargestellt. Die Dimensionen der verschiedenen Merkmale können der Einfachheit halber vergrößert oder verkleinert dargestellt sein. Außerdem können die Zeichnungen der Deutlichkeit halber vereinfacht sein. So können die Zeichnungen nicht alle Komponenten einer gegebenen Vorrichtung (z.B. eines Geräts) oder eines gegebenen Verfahrens zeigen. In den Zeichnungen und in der folgenden Beschreibung werden durchgehend gleiche Bezugszeichen verwendet, um gleich oder ähnliche Teile anzugeben.
Unter einem „System“ oder einem „Gerät“ ist hier allgemein eine beliebige Anzahl von Komponenten, Elementen, Subsystemen, Einrichtungen, Paketvermittlungselementen, Packet-Switches, Access-Switches, Routern, Netzwerken, Modems, Basisstationen, eNBs (eNodeBs), Computern und/oder Kommunikationseinrichtungen/-mechanismen oder Kombinationen aus diesen zu verstehen. Unter einem „Computer“ sind ein Prozessor, ein Speicher und Busse für das Ausführen von Befehlen zu verstehen, wobei der Computer auch ein Cluster von Computern, PCs, Workstations und/oder Mainframes sein kann.
Ein IP-Kommunikationsnetz, ein IP-Netz oder ein Kommunikationsnetz ist ein beliebiger Typ von Netz mit einem Zugangsnetz, das Daten in der Form von Paketen oder Zellen wie etwa des ATM (Asynchronous Transfer Mode)-Typs auf einem Transportmedium wie etwa des TCP/IP oder UDP/IP-Typs senden kann. ATM-Zellen werden durch eine Zerlegung (oder Segmentierung) von Paketdaten des IP-Typs erhalten, wobei diese Pakete (hier IP-Pakete) einen IP-Header, einen für das Transportmedium spezifischen Header (zum Beispiel UDP oder TCP) und Nutzdaten umfassen. Das IP-Netzwerk kann auch ein Satellitennetz, ein DVB-RCS (Digital Video Broadcasting-Return Channel System)-Netz, das einen Internetzugang via Satellit vorsieht, oder ein SDMB (Satellite Digital Multimedia Broadcast)-Netz, ein terrestrisches Netz, ein Kabel (xDSL)-Netz oder ein mobiles oder zellulares Netz (GPRS/EDGE oder UMTS (ggf. des MBMS (Multimedia Broadcast/Multicast Services)-Typs, die als LTE (Long Term Evolution) bekannte Evolution von UMTS, DVB-H (Digital Video Broadcasting-Handhelds)) oder ein hybrides Netz (Satellit und terrestrisch) sein.
1 ist ein Blockdiagramm eines Kommunikationsnetzes 100, in dem in Uplink-Sendungen von einem Benutzergerät empfangene Ressourcenelemente durch beispielhafte Ausführungsformen eines Decodierersystems 156 decodiert werden. Das Netz 100 umfasst ein Paketdaten-Netz-Gateway („P-GW“) 120, zwei dienende Gateways („S-GWs“) 121-122, zwei Basisstationen (oder Zellenorte) 102-104, einen Server 124 und das Internet 150. Das P-GW 120 enthält verschiedene Komponenten 140 wie etwa ein Rechnungsstellungsmodul 142, ein Abonnementmodul 144 und/oder ein Verfolgungsmodul 146, um Routingaktivitäten zwischen Quellen und Zielen zu bewerkstelligen. Es ist zu beachten, dass das zugrundeliegende Konzept der beispielhaften Ausführungsformen sich auch nicht ändern würde, wenn ein oder mehrere Blöcke (oder Geräte) zu dem Netz 100 hinzugefügt oder von diesem entfernt werden.
Das Netz 100 kann als eine 4G (Fourth Generation)-LTE (Long Term Evolution), 5G (Fifth Generation), NR (New Radio) oder eine Kombination aus 4G und 5G-Zellularnetzkonfigurationen betrieben werden. Eine Mobilitätsverwaltungseinheit (Mobility Management Entity bzw. MME) 126 ist gemäß einem Aspekt mit Basisstationen (oder Zellenorten) und S-GWs gekoppelt, die einen Datentransfer zwischen 4G-LTE und 5G bewerkstelligen können. Die MME 126 führt verschiedene Steuer-/Verwaltungsfunktionen, Netzwerksicherheiten und Ressourcenzuweisungen durch.
Das S-GW 121 oder 122 ist in einem Beispiel mit dem P-GW 120, der MME 126 und Basisstationen 102 oder 104 gekoppelt und kann Datenpakete von der Basisstation 102 oder einem eNodeB zu dem P-GW 120 und/oder der MME 126 leiten. Eine Funktion des S-GW 121 oder 122 besteht darin, eine Verankerungsfunktion für eine Mobilität zwischen 3G und 4G-Einrichtungen durchzuführen. Das S-GW 122 kann auch verschiedene Netzverwaltungsfunktionen wie etwa das Beenden von Pfaden, das Pagen von ruhenden UEs, das Speichern von Daten, das Leiten von Informationen, das Erzeugen von Repliken und ähnliches durchführen.
Das P-GW 120 ist mit den S-GWs 121-122 und dem Internet 150 gekoppelt und kann eine Netzwerkkommunikation zwischen einem Benutzergerät (User Equipment bzw. UE) und IP-basierten Netzen wie etwa dem Internet 150 vorsehen. Das P-GW 120 wird für eine Konnektivität, ein Paketfiltern, eine Prüfung, eine Datennutzung, eine Rechnungsstellung oder eine Durchsetzung von Richtlinien und Rechnungsstellungsregeln (PCRF-Durchsetzung) usw. verwendet. Das P-GW120 sieht auch eine Verankerungsfunktion für eine Mobilität zwischen 4G und 5G-Paketkernnetzen vor.
Die Basisstation 102 oder 104 wird auch als ein Zellort, NodeB oder eNodeB bezeichnet und umfasst einen oder mehrere Funktürme 110 oder 112. Ein Funkturm 110 oder 112 ist auch mit verschiedenen UEs wie etwa einem Zellulartelefon 106, einem handgehaltenen Gerät 108, Tablets und/oder einem iPad® 107über drahtlose Kommunikationen oder Kanäle 137-139 verbunden. Die Vorrichtungen 106-108 können tragbare Geräte oder Mobilgeräte wie etwa ein iPhone®, BlackBerry®, Android® usw. sein. Die Basisstation 102 bewerkstelligt eine Netzwerkkommunikation zwischen Mobilgeräten wie etwa UEs 106-107 mit dem S-GW 121 über Funktürme 110. Es ist zu beachten, dass die Basisstation oder der Zellenort auch zusätzliche Funktürme und andere terrestrische Vermittlungseinrichtungen umfassen kann.
Um die Effizienz zu verbessern und/oder die Verarbeitung von in Uplink-Sendungen von einem Benutzergerät empfangenen Uplink-Steuerinformationen zu beschleunigen, ist ein Decodierersystem 156 für das Decodieren von in Uplink-Sendungen empfangenen Daten und UCI-Informationen vorgesehen. Das Decodierersystem 156 wird weiter unten im größeren Detail beschrieben.
2 zeigt eine beispielhafte Ausführungsform eines REI-Systems 152 im Detail. 2 verwendet ein Benutzergerät (UE) 224 mit einer Antenne 222, die eine drahtlose Kommunikation mit einer Basisstation 112 über drahtlose Sendungen 226 erlaubt. Das UE 224 sendet Uplink-Kommunikationen 230, die durch ein Basisstation-Frontend (FE) 228 empfangen werden. In einer Ausführungsform enthält die Basisstation einen Verstärkungsnormalisierer 202, einen inversen Transformationsblock (IDFT) 204, Konfigurationsparameter 222, einen Verarbeitungstypdetektor 208, einen RS-Entferner 210, einen Schicht-Entmapper 212, einen Entspreizer 214 und das REI-System 152. In einer Ausführungsform umfasst das REI-System 152 einen RE-Identifizierer 232, einen Weich-Entmapper 216, einen SINR-Berechner 234 und ein Entwürfelungs- und Kombinationssystem (DCS) 154. In einer Ausführungsform umfasst das DCS 154 einen Entwürfeier 218 und einen Kombinierer/Extrahierer 220. In einer Ausführungsform werden kombinierte Daten und UCI-Informationen, die aus dem DCS 154 ausgegeben werden, in das Decodierersystem 156 eingegeben, das dann decodierte Informationen ausgibt. In einer Ausführungsform ist eine Maschinelles-Lernen-Schaltung (MLC) 250 vorgesehen, die die decodierten Daten/UCI 252 empfängt und eine Performanzmetrik erzeugt, die durch einen Maschinelles-Lernen-Algorithmus verwendet wird, um aktualisierte Weich-Entmapping-Parameter 256 zu bestimmen, die verwendet werden, um ein Weich-Entmappen für das Erzielen eines ausgewählten Systemperformanz durchzuführen.
In einer Ausführungsform verarbeitet der Empfänger der Uplink-Sendung jeweils ein Symbol, das von mehreren Schichten für NR kommen kann, und verarbeitet der Empfänger der Uplink-Sendung den gesamten Subrahmen oder Schlitz einer Schicht für LTE, der ein 1 ms großes Sendezeitintervall (TTI), ein 7-OFDM-Symbol (OS)-Kurz-TTI (sTTI) und ein 2/3-OS-sTTI abdeckt. Die Modulationsreihenfolge kann wie folgt abgeleitet werden.

1. (π/2) BPSK für NR
2. (π/2) BPSK für LTE sub-PRB, QPSK, 16QAM, 64QAM und 256QAM

Weiterhin werden Entmappingregeln auf Konstellationen wie in LTE (4G) und/oder NR (5G)-Standards definiert angewendet.
Konfigurationsparameter (Block 222)
In einer Ausführungsform umfassen die Konfigurationsparameter 222 mehrere Felder, die Parameter für die Verwendung durch mehrere in 2 gezeigte Blöcke enthalten. Zum Beispiel steuern einige der Konfigurationsparameter 222 den Betrieb des Verstärkungsnormalisierers 202, des IDFT 204, des REI-Systems 152 und des Decodierersystems 156. In einer Ausführungsform können die Konfigurationsparameter 222 angeben, dass der Verstärkungsnormalisierer 202 und der IDFT 204 umgangen werden sollen. In einer Ausführungsform werden die Konfigurationsparameter 222 durch den Weich-Entmapper 216 verwendet, um zu bestimmen, wann eine Spezialbehandlung beim Weich-Entmappen von empfangenen Ressourcenelementen anzuwenden ist. Die Konfigurationsparameter 222 werden auch für das Steuern des Betriebs des Entwürfelers 218, des Kombinierers/Extrahierers 220 und/oder des SINR-Berechners 234 verwendet.
Verstärkungsnormalisierer (Block 202)
In einer Ausführungsform führt der Verstärkungsnormalisierer 202 eine Verstärkungsnormalisierungsfunktion auf der empfangenen Uplink-Sendung durch. Zum Beispiel kann der Verstärkungsnormalisierer 202 auf LTE und NR DFT-s-OFDM-Fälle angewendet werden. Eingegebene Abtastungen werden wie folgt pro Datensymbol pro Subträger mit einem wie folgt pro Symbol berechneten Normverstärkungswert normalisiert. $Gainnorm_out [Ds] [sc] = (Gainnorm_in [Ds] [sc [) / (Norm_Gain [Ds])$
IFDT (Block 204)
Der IDFT 204 wird betrieben, um eine inverse Transformation für das Erzeugen von Zeitdomänensignalen vorzusehen. In einer Ausführungsform ist der IDFT 204 nur für LTE und NR DFT-s-OFDM und LTE sub-PRB aktiviert. In einer Ausführungsform werden die Eingänge und Ausgänge jeweils als 16-Bit-I und Q-Werte angenommen. Die DFT- und IDFT-Operationen sind wie folgt definiert. $D F T : X [k] = \frac{1}{\sqrt{N}} \sum_{n = 0}^{N - 1} x [n] W_{N}^{k n}$
und $I D F T : X [k] = \frac{1}{\sqrt{N}} \sum_{n = 0}^{N - 1} x [n] W_{N}^{- k n}$
wobei W_N = e^-2πj/N
Verarbeitungstypdetektor (Block 208)
In beispielhaften Ausführungsformen erfasst der Verarbeitungstypdetektor 214 den Typ der durch das System durchzuführenden Verarbeitung. Zum Beispiel können diese Informationen aus den Konfigurationsparametern 222 erfasst werden. In einer Ausführungsform wird der Verarbeitungstypdetektor 208 betrieben, um einen von zwei Verarbeitungstypen zu erfassen, die den Betrieb des Systems wie folgt abdecken.

1. Typ 1 - 5G NR DFT-s-OFDM
2. Typ 1 - 5G NR CP-OFDM
3. Typ 2 - 5G NR PUCCH Format 4

RS-Entferner (Block 210)
In einer Ausführungsform wird der RS-Entferner 210 während einer Typ 1-Verarbeitung für das Entfernen von RS-Ressourcenelementen aus dem empfangenen Datenstrom betrieben, um einen Strom von Daten zu erzeugen, der in den Schicht-Entmapper eingegeben wird. Zum Beispiel werden die RE-Positionen der RS-Symbole identifiziert und werden die Daten erneut in einen oder mehrere Puffer geschrieben, um die RS-Symbole zu entfernen und eine Ausgabe zu erzeugen, die nur Daten/UCI enthält. In einer Ausführungsform umfasst eine Typ 1-Verarbeitung eine RS/DTX-Entfernung, ein Schicht-Entmappen mit einer Verschachtelungsstruktur, ein Weich-Entmappen und ein Entwürfeln. Ein Vorteil einer Entfernung der RS REs vor der Schichtung ist darin gegeben, dass ein störungsfreier und kontinuierlicher Entwürfelungsprozess mit nur einem Durchgang und ohne ein extra Puffern ermöglicht wird.
Schicht-Entmapper (Block 212)
In einer Ausführungsform werden Daten und ein Signal-zu-Interferenz-Rauschverhältnis (SINR) aus mehreren Schichten eines bestimmten Subträgers zu einer Schicht-Entmapping-Schaltung (nicht gezeigt) über eine Lese-DMA-Operation mit mehreren Threads übertragen. In diesem Fall verweist jeder Thread auf die Speicherposition von verschiedenen Schichten für ein bestimmtes Symbol. Der Schicht-Entmapper 212 erzeugt entmappte Daten und mehrere pSINR-Berichte pro Schicht. In einer Ausführungsform werden für NR die DMRS/PTRS/DTX-REs aus dem Informationsstrom vor einem Weich-Entmapping für I/Q- und SINR-Abtastungen entfernt.
Entspreizer (Block 214)
In einer Ausführungsform sieht der Entspreizer 214 nur eine Entspreizung-Typ 2-Verarbeitung für das PUCCH-Format 4 vor. Das Entspreizen umfasst ein Kombinieren der wiederholten Symbole entlang der Frequenzachse nach dem Multiplizieren derselben mit der Konjugierten der korrekten Spreizsequenz. Der Spreizsequenzindex und der Spreiztyp für das korrekte Kombinieren der Informationen wird durch die Konfigurationsparameter 222 gegeben. Dieser Prozess wird immer über insgesamt 12 REs durchgeführt. Die Anzahl von REs, die in die folgenden Blöcke geschoben werden, wird in Abhängigkeit von dem Spreiztyp um die Hälfte oder 1/4 nach dem Entspreizen reduziert. Kombinierte Ergebnisse werden gemittelt und als 16-Bit-lnformationen vor einem Weich-Entmapping gespeichert.
REI-System (Block 152)
In einer Ausführungsform umfasst das REI-System 152 den RE-Identifizierer 232, den Weich-Entmapper 216, den Entwürfeler 218, den Kombinierer/Extrahierer 220 und den SINR-Berechner 234. Während des Betriebs kategorisiert das REI-System 152 Ressourcenelemente und gibt diese kategorisierten REs zu dem Weich-Entmapper 216 und einem oder mehreren anderen Blöcken des REI-Systems 152. In einer Ausführungsform verwendet der Weich-Entmapper 216 die kategorisierten REs, um zu bestimmen, wann eine Spezialbehandlung auf den Weich-Entmappingprozess angewendet werden soll.
In einer anderen Ausführungsform, die weiter unten im größeren Detail beschrieben wird, empfängt der RE-Identifizierer 232 eine Anfrage für Hypothesenindexwerte für Ressourcenelemente, die Daten/CSI2-lnformationen enthalten. Der RE-Identifizierer 232 verarbeitet diese Anfragen, um zu bestimmen, ob das RE Daten oder einen CSI2-Wert enthält, und sieht, wenn das RE einen CSI2-Wert enthält, einen mit dem CSI2-WErt assoziierten Hypothesenindexwert vor.
Ressourcenelementidentifizierer (Block 232)
In einer Ausführungsform wird der RE-Identifizierer 232 betrieben, um einen empfangenen Informationsstrom von Ressourcenelementen für das Identifizieren, Indizieren und Kategorisieren jedes Elements zu verarbeiten. Ein Index und eine Kategorisierung jedes Elements (z.B. der RE-Informationen 236) wird zu dem Weich-Entmapper 216 und anderen Blöcken des REI-Systems 152 gegeben. Eine ausführlichere Beschreibung des Betriebs des RE-Identifizierers 232 wird weiter unten gegeben.
3 ist ein Blockdiagramm, das eine ausführliche beispielhafte Ausführungsform des RE-Identifizierers 232 von 2 zeigt. Wie in 3 gezeigt, umfasst der RE-Identifizierer 232 eine RE-Eingabeschnittstelle 302, einen Parameterempfänger 304, einen Kategorisierer 306 und eine RE-Ausgabeschnittstelle 308.
Während des Betriebs wird eine Uplink-Sendung durch die oben beschriebenen Blöcke empfangen und verarbeitet, um einen Informationsstrom wie etwa den Informationsstrom 312 zu erzeugen. Zum Beispiel wird die empfangene Uplink-Sendung durch den Verarbeitungstypdetektor 208, den Schicht-Entmapper 212 und/oder den Entspreizer 214 verarbeitet. Daraus resultiert, dass der Informationsstrom 312 keine Referenzsignale (RS), aber Daten oder mit UCI-Informationen gemultiplexte Daten enthält und dieser Strom zu dem RE-Identifizierer 232 eingegeben wird.
Der Informationsstrom 312 enthält in einer Ausführungsform Informationen oder Daten-Bits und UCI-Bits. In einem Beispiel werden die UCI-Bits wie etwa ACK-Bits, CSI1-Bits und/oder Daten/CSI2-Bits über den gesamten Informationsstrom 312 gestreut. Zum Beispiel werden UCI-Bits mit den Datenbits wie gezeigt gemischt.
In einer Ausführungsform identifiziert der RE-Identifizierer 232 während des 5G-Betriebs korrekt die RE-Indizes der UCI-Bits für eine Weich-Entmapper-Spezialbehandlung, eine Entwürfelungscodemodifikation und eine Kombination/Extraktion wie in 2 gezeigt. Die RE-Indizes der UCI-Bits werden auch für das Erzeugen der SINR-Berichtswerte für ACK und CSI1 und für eine NR-CP-OFDM-Operation verwendet.
In einer Ausführungsform verarbeitet der RE-Identifikationsprozess zwei REs pro Zyklus wie durch 314 angegeben. Zum Beispiel werden die Ressourcenelemente des empfangenen Stroms 312 durch die RE-Eingabeschnittstelle 302 empfangen, die die empfangenen Informationen zu dem Kategorisierer 306 gibt. Der Parameterempfänger 304 empfängt Parameter 310 von dem Konfigurationsparameterblock 222. Der Kategorisierer 306 verwendet diese Parameter, um die empfangenen Ressourcenelemente zu kategorisieren. Und nach dem Kategorisieren der empfangenen REs speichert der Kategorisierer 306 die kategorisierten REs in einem Array wie etwa dem Array 316, das den Index, den RE-Wert und die Kategorie angibt. In einer Ausführungsform kann die Identifikation von RE1 basierend auf mehreren Hypothesen von RE0 erhalten werden. Entsprechend kann eine RE2-Identifikation basierend auf mehreren Hypothesen von RE0 und RE1 abgeleitet werden. Die RE-Ausgabeschnittstelle 308 gibt die kategorisierten REs zu dem Weich-Entmapper 216, dem Entwürfeier 218, dem UCI-Kombinierer 220 und dem SINR-Berechner 234 aus. Gemäß einem Aspekt sind die Komponenten des Weich-Entmappers 216, des Entwürfelers 218, des UCI-Kombinierers 220 und des SINR-Berechners 234 miteinander verbunden, um bestimmte Informationen zwischen den Komponenten zu übertragen.
In einer beispielhaften Ausführungsform empfängt der RE-Identifizierer 232 eine Anfrage 318 für einen Hypothesenindexwert für ein RE, das Daten/CSI2-lnformationen enthält. Die Anfrage wird von dem Kombinierer/Extrahierer 220 empfangen. In Reaktion auf die Anfrage 318 bestimmt der RE-Identifizierer 232, ob das RE Daten oder CS12-Informationen enthält. Wenn das RE CSI2-Informationen enthält, wird ein mit dem CSI2-Wert assoziierter Hypothesenindexwert bestimmt. In einer Ausführungsform sind bis zu elf (0-10) Hypothesen mit den CSI2-lnformationen assoziiert. Der RE-Identifizierer 232 gibt dann den bestimmten Hypothesenindexwert 320 zu dem Kombinierer/Extrahierer für eine weitere Verarbeitung aus.
Wie in 2 gezeigt, sieht in verschiedenen Ausführungsformen der Weich-Entmapper 216 eine Spezialbehandlung für REs basierend auf bestimmten UCI-Kategorien vor. Der Entwürfeler 218 ist in der Lage, eine Verwürfelungscodemodifikation basierend auf bestimmten UCI-Kategorien vorzusehen. Der UCI-Kombinierer/Extrahierer 220 kann DATA, ACK, CSI2 und/oder CSI2-lnformationen kombinieren. Der SINR-Berechner 234 kann das Daten/CSI2-SINR und auch andere RE-bezogene SINRs wie etwa ein ACK-SINR und ein CSI-SINR berechnen.
Weich-Entmapper
Das Prinzip des Weich-Entmappens basiert auf einer Berechnung des Log-Likelihood-Verhältnisses (LLR) eines Bits, das den Grad der Gewissheit, ob es logisch null oder eins ist, quantifiziert. Der Weich-Entmapper 216 verarbeitet Symbol für Symbol und RE für RE in einem Symbol.
Das Prinzip des Weich-Entmappens basiert auf einer Berechnung des Log-Likelihood-Verhältnisses (LLR) eines Bits, das den Grad der Gewissheit, ob es logisch null oder eins ist, quantifiziert. Unter der Annahme eins Gaußschen Rauschens wird das LLR für das i-te Bit erhalten durch: $\begin{array}{l} L L R_{i} = l n (\frac{P (b i t_{i} = 0 / r)}{P (b i t_{i} = 1 / r)}) = I n (\frac{\sum_{j} e \frac{- {(x - c_{j})}^{2}}{2 σ^{2}}}{\sum_{k} e \frac{- {(x = -)}^{2}}{2 σ^{2}}}) \\ = I n (\sum_{j} e \frac{- {(x - c_{j})}^{2}}{2 σ^{2}}) - In (\sum_{k} e \frac{- {(x - c_{k})}^{2}}{2 σ^{2}}) \end{array}$
wobei C_j und C_k jeweils die Konstellationspunkte sind, für die das i-te Bit den Wert von 0 und 1 annimmt. Für die grau gemappten Modulationsschemata in [R1] kann x auf eine einzelne Dimension I oder Q verweisen. Die Berechnungskomplexität erhöht sich linear mit der Modulationsordnung. Es wurde eine max-log-MAP-Annäherung verwendet, um die Berechnungskomplexität zu vermindern. Diese Annäherung ist für QPSK nötig, weil hier das LLR nur einen Term im Zähler und im Nenner aufweist. $I n \sum_{m} r^{- d_{m}} ≅ max (- d_{m}) = min (d_{m})$
Diese Annäherung ist insbesondere im hohen SNR-Bereich ausreichend genau und vereinfacht die LLR-Berechnung wesentlich, indem sie die komplexen exponentiellen und logarithmischen Operationen vermeidet. Wenn I und Q die realen und imaginären Teile der Eingabeabtastungen sind, wird das weiche LLR wie folgt für jeweils (π/2) BPSK, QPSK, 16QAM, 64QAM und 256QAM definiert.
In einer Ausführungsform enthält der Weich-Entmapper 216 eine erste Minimumfunktionskomponente (MFC), eine zweite MFC, eine Spezialbehandlungskomponente (STC), einen Subtrahierer und/oder einen LLR-Generator. Eine Funktion des Weich-Entmappers 216 besteht darin, mit empfangenen Symbolen oder Bitströmen assoziierte Weich-Bit-Informationen zu entmappen oder zu erfassen. Zum Beispiel verwendet der Weich-Entmapper 216 ein Weich-Entmappingprinzip, das auf dem Berechnen des Log-Likelihood-Verhältnisses (LLR) eines Bits basiert, das den Grad der Gewissheit, ob es logisch null oder eins ist, quantifiziert. Um Rauschen und Interferenz zu reduzieren, kann der Weich-Entmapper 216 auch einen oder mehrere ungenutzte Konstellationspunkte in Bezug auf die Frequenz des Bitstroms aus der Konstellationsmap verwerfen.
Die STC ist gemäß einem Aspekt konfiguriert, um einen Unendlichkeitswert als eine Eingabe zu der ersten MFC zu erzwingen, wenn der Strom von Bits identifiziert wird und eine Spezialbehandlung erforderlich ist. Zum Beispiel erfordert ein vordefiniertes Steuersignal mit einem spezifischen Satz von Codierungskategorien wie etwa ACK mit einem Satz von vordefinierten Codierungskategorien eine Spezialbehandlung. Eine der Spezialbehandlungen gemäß einem Aspekt besteht darin, Unendlichkeitswerte als Eingaben zu MFCs zu erzwingen. Zum Beispiel erzwingt die STC Unendlichkeitswerte als Eingaben zu den ersten und zweiten MFCs, wenn der Strom von Bits als ACK oder CSI1 mit einer vordefinierten Codierungskategorie identifiziert wird. Die STC ist in einer Instanz konfiguriert, um basierend auf dem empfangenen Bitstrom oder Symbolen zu bestimmen, ob eine Spezialbehandlung (oder eine Spezialbehandlungsfunktion) erforderlich ist. Gemäß einem Aspekt erfordern die in der Tabelle 1 aufgelisteten 1-Bit- und 2-Bit-Steuersignale mit vordefinierten Codierungskategorien Spezialbehandlungen. Es ist zu beachten, dass die Tabelle 1 beispielhaft ist und dass auch andere Konfigurationen möglich sind. Tabelle 1

Nr. Steuersignal mit Codierungskategorien Umbenannte Kategorien

1 O^ACK= 1 ACK[1]

2 O^ACK=2 ACK[2]

3 O^CSI1=1 CSI1[1]

4 O^CSI1=2 CSI1[2]

SINR-Berechner (Block 234)
Der SINR-Berechner 234 berechnet das SINR pro UCI-Typ basierend auf von dem REI-Block 232 empfangenen Kategorien.
Entwürfeler (Block 218)
Der Entwürfeler 218 ist konfiguriert zum Erzeugen einer Entwürfelungssequenz von Bits oder eines Stroms von Bits. Zum Beispiel bestimmt der Entwürfeier nach dem Erzeugen einer Sequenz in Entsprechung zu dem Eingabewert, ob eine Entwürfelungssequenzmodifikation für bestimmte Kategorien von zu entwürfelnden Steuerinformationen erforderlich ist. Zum Beispiel empfängt der Entwürfeler 218 die kategorisierten RE-Informationen 236 von dem RE-Identifizierer232 und verwendet diese Informationen für das Bestimmen, wann eine Entwürfelungssequenzmodifikation erforderlich ist. In einer Ausführungsform sieht der Entwürfeler auch eine Speicherung von mittleren Linearrückkopplungsverschieberegister (LFSR)-Zuständen vor, um eine kontinuierliche Entwürfelungssequenzerzeugung über mehrere Symbole zu bewerkstelligen. Die entwürfelten Ressourcenelemente 244 der Symbole werden zu dem Kombinierer/Extrahierer 220 zusammen mit entsprechenden Entwürfelungssequenzen 246 gegeben. Eine ausführlichere Beschreibung des Entwürfelers 218 wird weiter unten gegeben.
Kombinierer/Extrahierer (Block 220)
Der Kombinierer/Extrahierer 220 sieht eine Kombinations- und Extraktionsfunktion für das Kombinieren von entwürfelten Weich-Bits von dem Entwürfeler 218 und das Extrahieren von Uplink-Steuerinformationen vor. In einer Ausführungsform modifiziert der Kombinierer/Extrahierer 220 seinen Betrieb basierend auf von dem REI-Block 232 empfangenen Kategorien. Eine ausführlichere Beschreibung des Kombinierers/Extrahierers 220 wird weiter unten gegeben.
Decodierersystem (Block 156)
Das Decodierersystem 156 decodiert das rohe LLR und die kombinierten Daten/UCI-Informationen 254, die von dem Kombinierer/Extrahierer 220 empfangen werden. In einer Ausführungsform teilt das Decodierersystem 156 die kombinierten Daten und CSI2-lnformationen in separate LLR-Ströme basierend auf den Konfigurationsparametern 222. Das Decodierersystem 156 decodiert dann jeden Strom separat, um decodierte Daten und CSI2 (UCI)-Informationen 252 zu erzeugen. Eine ausführlichere Beschreibung des Decodierersystems 156 wird weiter unten gegeben.
Maschinelles-Lernen-Schaltung (MLC) (Block 250)
In einer Ausführungsform ist eine Maschinelles-Lernen-Schaltung 250 vorgesehen, die die decodierten Daten/UCI-Informationen 252 empfängt und eine Performanzmetrik bestimmt. Basierend auf der bestimmten Performanzmetrik führt die MLC 250 einen Maschinelles-Lernen-Algorithmus durch, um aktualisierte Weich-Entmapper-Parameter 256 zu erzeugen, die in die Konfigurationsparameter 222 eingegeben werden. In einer Ausführungsform werden die Parameter 256 in den Weich-Entmapper 216 eingegeben und verwendet, um die Weich-entmappten REs 242 zu bestimmen, die zu dem rohen LLR und den kombinierten Daten/UCI-Informationen 254 verarbeitet werden, die durch das Decodierersystem 156 decodiert werden. In einer Ausführungsform passt die MLC 250 die Weich-Entmapper-Parameter 256 an, bis eine gewünschte Performanzmetrik erhalten wird. Eine ausführlichere Beschreibung der MLC 250 wird weiter unten gegeben.
4A ist ein Blockdiagramm, das eine beispielhafte Ausführungsform des Entwürfelers 218 von 2 im Detail zeigt. In einer Ausführungsform umfasst der Entwürfeler 218 einen Entwürfeierprozessor 402, einen internen Speicher 404, Linearrückkopplungsverschieberegister LFSRO und LFSR1 und eine Ausgabeschnittstelle 406. Der Entwürfeierprozessor 402 enthält weiterhin einen Sequenzmodifizierer 412, der betrieben wird, um Entwürfelungssequenzen für bestimmte Kategorien von ACK und CSI1-Informationen zu modifizieren.
4B ist ein Blockdiagramm, das durch den Entwürfeier 218 von 4A durchgeführte Operationen zeigt. Während des Betriebs empfängt der Entwürfeierprozessor 402 weich-entmappte REs 242 von dem Weich-Entmapper 216. Der Entwürfelerprozessor 402 empfängt auch ausgewählte Konfigurationsparameter 222, die RE-Informationen 236 und Initialisierungswerte 416. In einer Ausführungsform werden die Initialisierungswerte 416 durch einen zentralen Prozessor oder eine andere Empfängereinheit vorgesehen und als INIT0 408 und INIT1 410 gespeichert. Der Entwürfelerprozessor 402 initialisiert die Verschieberegister LFSRO und LFSR1 unter Verwendung jeweils von Initialisierungswerten INIT0 408 und INIT1 410. Die Verschieberegister LFSRO und LFSR1 geben Bits aus, die verwendet werden, um Entwürfelungsbits zu bestimmen, die für das Entwürfeln der empfangenen REs 242 verwendet werden. Zum Beispiel werden Ausgaben der Verschieberegister LFSRO und LFSR1 durch den Entwürfeierprozessor 402 mathematisch entwürfelt, um für das Entwürfeln der empfangenen REs 242 zu verwendende Entwürfelungsbits zu bestimmen.
Wenn Ressourcenelemente eines ersten Symbols empfangen werden, verwendet der Entwürfelerprozessor 402 Entwürfelungsbits, die aus der Ausgabe der Verschieberegister bestimmt werden, für das Entwürfeln der empfangenen REs 242. Wenn zum Beispiel die Ressourcenelemente des Symbols S0 empfangen werden, verwendet der Entwürfeierprozessor 402 die erzeugten Entwürfelungsbits für das Entwürfeln der empfangenen Ressourcenelemente. Wenn jedes RE entwürfelt wird (wie durch den Pfad 418 angegeben), werden die entwürfelten REs in dem internen Speicher 404 gespeichert. Nachdem das Entwürfeln aller REs des Symbols abgeschlossen wurde, speichert der Entwürfelerprozessor 402 den Zustand der Verschieberegister LFSRO/R1 in dem externen Speicher 414. Zum Beispiel wird am Ende des Symbols S0 der Zustand 422 von LFSRO/1 in dem externen Speicher 414 gespeichert. Es ist auch zu beachten, dass der Sequenzmodifizierer 412 verwendet werden kann, um Entwürfelungssequenzen für bestimmte Kategorien von ACK und CSI1-Informationen zu modifizieren.
Bevor REs des nächsten Symbols (z.B. S1) entwürfelt werden, wird der LSFR-Zustand 422 aus dem externen Speicher 414 wiederhergestellt und als Initialisierungswerte 416 zu dem Entwürfelerprozessor 402 gegeben. Auf diese Weise erlaubt der wiederhergestellte Zustand, dass der Betrieb der Verschieberegister dort fortfährt, wo diese nach Abschluss des Entwürfelns des vorausgehenden Symbols (z.B. S0) geblieben sind. Nach dem Entwürfeln des Symbols S1 speichert der Entwürfelerprozessor 402 den Zustand der Verschieberegister (durch 424 angegeben) in dem externen Speicher 414. Vor dem Start des Entwürfelns des Symbols S3 wird der Zustand 424 für die LFSR-Register des Entwürfelerprozessors 402 wie oben beschrieben wiederhergestellt. Der Prozess zum Speichern und Wiederherstellen des Verschieberegisterzustands fährt fort, bis alle REs aller Symbole entwürfelt wurden. Es ist zu beachten, dass die REs Daten oder UCI-Informationen enthalten. Zum Beispiel enthält das Symbol S0 die in 4B gezeigten ACK 420-lnformationen. Nachdem die REs entwürfelt wurden, werden sie durch die Entwürfeler-Ausgabeschnittstelle 406 als die entwürfelten REs 244 zu dem Kombinierer/Extrahierer 220 ausgegeben. In einer Ausführungsform werden die für das Entwürfeln der REs verwendeten Entwürfelungssequenzen 246 auch zu dem Kombinierer/Extrahierer 220 gegeben.
5A ist ein Blockdiagramm, das eine beispielhafte Ausführungsform des Kombinierers/Extrahierers 220 von 2 im Detail zeigt. In einer Ausführungsform umfasst der Kombinierer/Extrahierer 220 einen Kombinierer/Extrahierer-Prozessor 502 und einen internen Speicher 504. Der Prozessor 502 enthält einen Hypothesenprozessor 516. Während des Betriebs empfängt der Prozessor 502 die RE-Informationen 236 und die entwürfelten REs 244 von dem Entwürfeler 218. Der Prozessor 502 empfängt auch Entwürfelungssequenzen 246, die verwendet wurden, um die entwürfelten REs 244 zu entwürfeln. Der Prozessor 502 verwendet die RE-Informationen 236, um zu bestimmen, welche REs UCI-Werte wiedergeben. Zum Beispiel umfassen die RE-Informationen 236 indizierte und kategorisierte RE-Informationen, sodass der Prozessor 502 diese Informationen für das Bestimmen, wann ausgewählte UCI-REs empfangen werden, verwenden kann.
Am Beginn eines Symbols initialisiert der Prozessor 502 ACK 508, CSI 510 und elf (0-10) Hypothese-CSI2 512-Werte in dem Speicher 504. Wenn REs mit darin enthaltenen ACK und CS11-Informationen empfangen werden, kombiniert der Prozessor 502 diese Informationen mit aktuell in dem Speicher 504 enthaltenen Werten. Zum Beispiel verwendet der Prozessor 502 die REI-Informationen 236, um zu bestimmen, wann ACK-Informationsbits empfangen werden, und kombiniert diese Bits mit aktuell gespeicherten ACK-Bits 508. Dieser Prozess wird für ACK 508 und CSI1 510 fortgesetzt.
Wenn CS12-Informationen empfangen werden, wird der Hypothesenprozessor 516 betrieben, um eine der Hypothesen 512 zu bestimmen, in denen die CS12-Informationen akkumuliert werden sollen. Eine detaillierte Beschreibung des Betriebs des Hypothesenprozessors 516 wird weiter unten gegeben.
Sobald alle REs eines Symbols empfangen wurden, werden die kombinierten Werte zu einem externen Speicher 514 ausgeschrieben. Vor dem Start des nächsten Symbols werden die Werte in dem externen Speicher 514 zu dem Prozessor 502 zurückgegeben und in dem internen Speicher 504 gespeichert. Dann wird das Kombinieren der UCI-Werte des nächsten Symbols durchgeführt.
Nachdem die UCI-Informationen in jedem Symbol kombiniert wurden, werden die Ergebnisse in dem externen Speicher 514 gespeichert. Der Prozess fährt dann fort, bis die UCI-Informationen von einer ausgewählten Anzahl von Symbolen kombiniert wurden. Sobald der Kombinationsprozess abgeschlossen ist, gibt der Prozessor 502 die kombinierten Ergebnisse 506 zu einem Decodierer aus.
5B ist ein Blockdiagramm, das durch den Kombinierer/Extrahierer 220 von 5A durchgeführte Operationen zeigt. In einer Ausführungsform empfängt der Hypothesenprozessor 516 den entwürfelten RE-Strom 244 und die Entwürfelungssequenzen 246, die für das Entwürfeln der REs des entwürfelten Stroms verwendet werden. Der Prozessor 516 lässt ACK-Informationen (durch 518 angegeben) fallen oder löscht diese aus dem entwürfelten Strom 416, um einen Strom zu erzeugen, der nur CSI1 und Daten/CSI2-lnformationen enthält. Dann lässt der Prozessor 516 CSI1-Informationen (durch 520 angegeben) aus dem Strom fallen, um den Strom zu erzeugen, der nur Daten/CSI2-lnformationen enthält. Der Prozessor 516 führt dann eine Funktion 522 durch, um mit dem Daten/CSI2-Strom assoziierte Hypothesen zu identifizieren. Zum Beispiel sendet der Prozessor 516 die Anfrage 318 zu dem RE-Identifizierer 232 aus, um einen mit Daten/CSI2-lnformationen assoziierten Hypothesenindexwert zu identifizieren. Der RE-Identifizierer 232 gibt Identifikationsinformationen aus, die angeben, ob die Daten/CSI2-lnformationen Daten oder CS12-Informationen enthalten. Wenn die Informationen Daten enthalten, dann werden die Daten 524 für eine weitere Verarbeitung ausgegeben. Wenn die Informationen CSI2 enthalten, dann wird der Hypothesenindex empfangen, der die mit den CSI2-lnformationen assoziierte Hypothese angibt. Die CSI2-lnformationen und die Hypothese 526 werden dann weiter verarbeitet.
Der Hypothesenprozessor 516 empfängt die CSI/Hyp 526 und führt eine weitere Verarbeitung durch. Wenn die Hypothese wie durch 530 angegeben im Bereich von (2-10) ist, werden die CS12-Informationen für eine Akkumulation in dem Speicher 504 weitergereicht. Wenn die Hypothese im Bereich von (0-1) ist, wird der CSI2-Wert zu einer Neuverwürfelungsfunktion 532 eingegeben, die die empfangene Entwürfelungssequenz 246 verwendet, um die CS12-Informationen für das Wiederherstellen der CS12-Informationen 536 vor dem Entwürfeln erneut zu verwürfeln. Die Entwürfelungssequenz 246 wird durch die Modifikationsfunktion 534 modifiziert, um eine modifizierte Entwürfelungssequenz 540 zu erzeugen. Die modifizierte Entwürfelungssequenz 540 wird durch eine Entwürfelungsfunktion 542 verwendet, um die erneut verwürfelten CSI2-lnformationen 536 für das Erzeugen von modifizierten, entwürfelten CSI2-lnformationen 544 zu entwürfein. Die modifizierten CS12-Informationen werden für eine Akkumulation in dem Speicher 504 weitergereicht.
Kombinierte weiche Ausgabe für UCI
In einer beispielhaften Ausführungsform kann die Ausgabe für das UCI-Weichkombinieren wie folgt zusammengefasst werden.
1-Bit-UCI

A. 1 weichkombinierte UCI-Ausgabe mit einer 16-Bit-Bandbreite
B. 1 weichkombinierte, mit „x“ etikettierte Bit-Ausgabe mit einer 16-Bit-Bandbreite für ACK und nur für 16QAM, 64QAM und 256 QAM

          struct UCI_REPORT_1 BIT {
             int16_t uci_soft_combined;
             int16_t uci_x_soft_combined; // gültig nur für ACK und 16QAM, 64QAM,
                  256QAM
             int16_t reserved[30]; 
          }

2-Bit-UCI

A. 3 weich-kombinierte UCI-Ausgabe für 2-Bit-UCI mit einer 16-Bit-Bandbreite
B. 1 weich-kombinierte, mit „x“ etikettierte Bit-Ausgabe mit einer 16-Bit-Bandbreite für ACK und nur für 16QAM, 64QAM und 256 QAM

          struct UCI_REPORT _2BIT {
             int16_t uci_soft_combined[3];// c0, c1, c2
             int16_t uci_x_soft_combined; // gültig nur für ACK und 16QAM, 64QAM,
                  256QAM
             int16_t reserved[28];
          }

Für RM-Codierung (3 ≤O^UCI ≤ 11)

A. 1 Satz einer 32 weich-kombinierten UCI-Ausgabe mit einer 16-Bit-Bandbreite als einer Eingabe zu dem RM-Decodierer.

          struct UCI_REPORT_RM {
             int16_t uci_soft_combined [32];
           }

CSI2

In einer beispielhaften Ausführungsform sind insgesamt bis zu 11 weich-kombinierte Ergebnisse in Entsprechung zu einer Hypothese vorhanden. Die Weichkombinationsmethode für jede Hypothese ist fix und wird in der folgenden Tabelle 2 angegeben. Tabelle 2: CSl1-Weichkombination pro Hypothese

Hypothese #	Weichkombinationsmethode
Hypothese 0	1-Bit-Weichkombination
Hypothese 1	2-Bit-Weichkombination
Hypothese 2 bis Hypothese 10	Reed-Muller (RM)-Weichkombination

Es ist zu beachten, dass eine LLR-Modifikation für die Hypothese 0 und die Hypothese 1 aufgrund des Vorhandenseins von „x“ und „y“-Bits in Abhängigkeit von dem Modulationstyp und der Verwürfelungssequenz vor der Weichkombinationsoperation erforderlich sein kann. Dies wird in der folgenden Tabelle 3 gezeigt. Tabelle 3: CSI2-Kombinationsbeispiel für mehrere Hypothesen

		Verwürfelungssequenz	Hypo0	Hypo1	Hypo2-Hypo10
CSI2 RE	IIr0	1	1	1	1
	IIr1	-1	1*	-1	-1
	IIr2	-1	1*	1*	-1
	IIr3	1	1*	1*	1

Strom nach außen zusammen mit Daten	1-Bit-Kombinierereingabe	2-Bit-Kombinierereingabe	RM-Kombinierereingabe
IIr0	IIr0	IIr0	IIr0
-IIr1	IIr1	-IIr1	-IIr1
-IIr2	IIr2	IIr2	-IIr2
IIr3	IIr3	IIr3	IIr3

* gibt x/y Bitmodifikation an

6 zeigt ein beispielhaftes Verfahren 600 zum Durchführen einer Ressourcenelementkategorisierung gemäß beispielhaften Ausführungsformen eines REI-Systems. Zum Beispiel ist das Verfahren 600 für die Verwendung mit dem REI-System 152 von 2 geeignet.

In Block 602 werden Uplink-Sendungen in einem 5G-Kommunikationsnetz empfangen. Zum Beispiel werden die Uplink-Sendungen an dem in 2 gezeigten vorderen Ende 228 empfangen.

In Block 604 wird eine Verstärkungsnormalisierung durchgeführt. Zum Beispiel wird die Verstärkungsnormalisierung durch den Verstärkungsnormalisierer 202 von 2 durchgeführt.

In Block 606 wird eine inverse Fouriertransformation durchgeführt, um Zeitdomänensigale zu erhalten. Zum Beispiel wird dieser Prozess durch den IDFT-Block 204 von 2 durchgeführt

In Block 608 wird eine Bestimmung des Typs der durchzuführenden Verarbeitung vorgenommen. Zum Beispiel wird oben eine Beschreibung von zwei Verarbeitungstypen vorgesehen. Wenn ein erster Typ von Verarbeitung durchzuführen ist, schreitet das Verfahren zu Block 610 fort. Wenn ein zweiter Typ von Verarbeitung durchzuführen ist, schreitet das Verfahren zu Block 624 fort. Zum Beispiel wird diese Operation durch den Verarbeitungstypdetektor 208 von 2 durchgeführt.

Wenn in Block 624 der Verarbeitungstyp der Typ 2 ist, wird ein Entspreizen auf den empfangenen Ressourcenelementen durchgeführt. Zum Beispiel wird dieser Operation durch den Entspreizer 214 von 2 durchgeführt. Das Verfahren schreitet dann zu Block 614 fort.

Wenn der Verarbeitungstyp der Typ 1 ist, werden die folgenden Operationen durchgeführt.

In Block 610 werden die Referenzsignale aus den empfangenen Ressourcenelementen entfernt. Zum Beispiel werden Ressourcenelemente, die RS/DTX enthalten, entfernt. Diese Operation wird durch den RS-Entferner 210 von 2 durchgeführt.

In Block 612 wird ein Schicht-Entmapping durchgeführt. Zum Beispiel werden die Ressourcenelemente ohne RS/DTX Schicht-entmappt. Diese Operation wird durch den Schicht-Entmapper 212 durchgeführt.

In Block 614 werden eine RE-Identifikation und Kategorisierung durchgeführt. Zum Beispiel empfängt wie in 3 gezeigt der RE-Identifizierer 232 einen Strom von REs, kategorisiert die REs und gibt dann das Array 316 aus, in dem die REs indiziert sind und Kategorisierungswerte enthalten.

In Block 616 wird ein Weich-Entmapping durchgeführt. Zum Beispiel weich-entmappt der Weich-Entmapper 216 die REs mit einer Spezialbehandlung basierend auf der Kategorisierung der empfangenen REs. Der Weich-Entmapper 216 erzeugt eine weich-entmappte Ausgabe, die zu dem Entwürfeler 218 eingegeben wird.

In Block 618 wird eine Entwürfelung durchgeführt. Zum Beispiel empfängt der Entwürfeler 218 die weich-entmappten Bits von dem Weich-Entmapper 216 und erzeugt entwürfelte Bits. In einer Ausführungsform wird basierend auf der Kategorisierung der REs ein modifizierter Entwürfelercode verwendet. In einer Ausführungsform wird der Entwürfeler 218 betrieben, um einen LFSR-Zustand zwischen Symbolen zu speichern, sodass eine kontinuierliche Entwürfelungscodeerzeugung von Symbol zu Symbol bewerkstelligt werden kann.

In Block 620 werden ein Kombinieren und Extrahieren von UCI-Informationen durchgeführt. Zum Beispiel empfängt der Kombinierer/Extrahierer 220 die entwürfelten Bits, kombiniert diese Bits und extrahiert die UCI-Informationen. Zum Beispiel nutzt der Kombinierer/Extrahierer 220 die RE-Kategorisierungsinformationen, um UCI-Ressourcenelemente zu identifizieren, und kombiniert diese Elemente in dem Speicher 504. Die kombinierten UCI-Werte werden am Ende des Symbols ausgegeben, und der Speicher wird für das Kombinieren der UCI des nächsten Symbols erneut initialisiert.

In Block 622 werden SINR-Berechnungen durchgeführt, um Daten/CSI2, ACK und CSI1-SINR-Werte zu berechnen.

Das Verfahren 600 sieht also eine Identifikation und Kategorisierung von Ressourcenelementen gemäß den beispielhaften Ausführungsformen vor. Es ist zu beachten, dass Operationen des Verfahrens 600 modifiziert, hinzugefügt, weggelassen, in eine andere Reihenfolge gebracht oder auf andere Weise geändert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird.

7 zeigt ein beispielhaftes Verfahren 700 zum Durchführen einer Entwürfelung gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems. Zum Beispiel ist das Verfahren 700 für die Verwendung mit dem DCS 154 von 2 geeignet.

In Block 702 werden Konfigurationsparameter und Initialisierungswerte durch den Entwürfeler 218 empfangen. Zum Beispiel werden die Konfigurationsparameter 222 durch den Entwürfelerprozessor 402 empfangen. Außerdem werden die Initialisierungswerte 416 durch den Entwürfelerprozessor 402 empfangen. In einer Ausführungsform werden die Initialisierungswerte 416 von einer zentralen Verarbeitungseinheit an dem Empfänger empfangen. In einer anderen Ausführungsform sind die Initialisierungswerte 416 LFSR-Zustandsinformationen, die von dem externen Speicher 414 empfangen werden.

In Block 704 werden ein oder mehrere lineare Rückkopplungsverschieberegister initialisiert. Zum Beispiel initialisiert der Prozessor 402 die Register LFSRO und LFSR1 jeweils mit Initialisierungswerten INIT0 408 und INIT1 410.

In Block 706 wird ein Ressourcenelement eines Symbols empfangen. Zum Beispiel empfängt der Prozessor 402 ein Ressourcenelement des Symbols S0 wie in 4B gezeigt.

In Block 708 wird ein Entwürfelungscode erzeugt. Zum Beispiel erzeugt der Prozessor 402 den Entwürfelungscode basierend auf der Ausgabe der Verschieberegister LFSRO und LFSR1.

In Block 710 nimmt der Prozessor auf RE-Informationen Bezug, um Informationen zu dem aktuellen Ressourcenelement zu bestimmen. Zum Beispiel greift der Prozessor 402 auf Informationen zu dem aktuellen Ressourcenelement basierend auf den RE-Informationen 236 und den Parametern 222 zu.

In Block 712 wird bestimmt, ob eine Verwürfelungscodemodifikation vorgenommen werden soll. Zum Beispiel bestimmt der Prozessor 402, ob eine Entwürfelungscodemodifikation für das Entwürfeln des aktuellen Ressourcenelements erforderlich ist, basierend auf den RE-Informationen 236 und den Parametern 222. Wenn eine Modifikation des Verwürfelungscodes erforderlich ist, schreitet das Verfahren zu Block 714 fort. Wenn keine Modifikation erforderlich ist, schreitet das Verfahren zu Block 716 fort.

In Block 714 wird der Verwürfelungscode bei Bedarf durch den Prozessor 402 modifiziert. Zum Beispiel modifiziert der Sequenzmodifizierer 412 den Verwürfelungscode für bestimmte Typen von ACK- und CSl1-Informationen.

In Block 716 wird das RE unter Verwendung des Verwürfelungscodes entwürfelt. Zum Beispiel entwürfelt der Prozessor 402 das RE unter Verwendung des aktuellen Verwürfelungscodes.

In Block 718 wird bestimmt, ob weitere REs in dem aktuellen Symbol zu entwürfeln sind. Zum Beispiel trifft der Prozessor 402 diese Bestimmung aus den Konfigurationsparametern 222 und/oder den RE-Informationen 236. Wenn keine weiteren Symbole zu entwürfeln sind, schreitet das Verfahren zu Block 720 fort. Wenn weitere Symbole in dem aktuellen Symbol zu entwürfeln sind, schreitet das Verfahren zu Block 706 fort.

In Block 720 wird bestimmt, ob weitere Symbole zu entwürfeln sind. Zum Beispiel trifft der Prozessor 402 diese Bestimmung aus den Konfigurationsparametern 222 und/oder den RE-Informationen 236. Wenn keine weiteren Symbole zu entwürfeln sind, wird das Verfahren beendet. Wenn weitere Symbole zu entwürfeln sind, schreitet das Verfahren zu Block 722 fort.

In Block 722 wird der LFSR-Zustand gespeichert. Zum Beispiel gibt der Prozessor 402 den aktuellen Zustand der Register LFSRO und LFSR1 zu dem externen Speicher 414 wie durch 422 angegeben.

In Block 724 wird der LFSR-Zustand vor dem Entwürfeln des nächsten Symbols wiederhergestellt. Zum Beispiel wird der gespeicherte LFSR-Zustand aus dem Speicher 414 zu dem Prozessor 402 als ein neuer Satz von Initialisierungswerten 416 gegeben, die für das Wiederherstellen des Zustands der Register LFSRO und LFSR1 verwendet werden. Das LFSR erzeugt also Entwürfelungssequenzen basierend auf dem wiederhergestellten Zustand. Das Verfahren schreitet dann zu Block 706 fort, wo die Entwürfelung fortfährt, bis die gewünschte Anzahl von Symbolen entwürfelt wurden.

Das Verfahren 700 wird betrieben, um eine Entwürfelung gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems vorzusehen. Es ist zu beachten, dass Operationen des Verfahrens 700 modifiziert, hinzugefügt, weggelassen, in eine andere Reihenfolge gebracht oder auf andere Weise geändert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird.

8 zeigt ein beispielhaftes Verfahren 800 zum Durchführen eines Kombinierens gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems. Zum Beispiel ist das Verfahren 800 für die Verwendung mit dem DCS 154 von 2 geeignet.

In Block 802 wird eine Initialisierung von ACK, CSl1 und CSI2-Werten in einem Speicher durchgeführt. Zum Beispiel initialisiert in einer Ausführungsform der Prozessor 502 die Werte von ACK 508, CSI1 510 und CSI2 512 in dem Speicher 504.

In Block 804 wird ein entwürfeltes RE eines Symbols empfangen. Zum Beispiel empfängt der Prozessor 502 das entwürfelte RE 244.

In Block 806 wird eine RE-Kategorisierungsinformation empfangen. Zum Beispiel empfängt der Prozessor 502 die RE-Informationen 236.

In Block 808 wird bestimmt, ob das aktuelle RE einen ACK-Wert enthält. Der Prozessor 502 trifft diese Bestimmung aus den RE-Informationen 236. Wenn das aktuelle RE einen ACK-Wert enthält, schreitet das Verfahren zu Block 810 fort. Wenn das aktuelle RE keinen ACK-Wert enthält, schreitet das Verfahren zu Block 812 fort.

In Block 810 wird der in dem aktuellen RE enthaltene ACK-Wert mit ACK-Werten im Speicher kombiniert. Zum Beispiel kombiniert der Prozessor 502 den aktuellen RE-Wert mit dem gespeicherten ACK-Wert 508 und gibt den kombinierten Wert zurück zu dem Speicher 504.

In Block 812 wird bestimmt, ob das aktuelle RE einen CSI1-Wert enthält. Der Prozessor 502 trifft diese Bestimmung aus den RE-Informationen 236. Wenn das aktuelle RE einen CSI1-Wert enthält, schreitet das Verfahren zu Block 814 fort. Wenn das aktuelle RE keinen CSI1-Wert enthält, schreitet das Verfahren zu Block 816 fort.

In Block 814 wird der in dem aktuellen RE enthaltene CSI1-Wert mit CSI1-Werten im Speicher kombiniert. Zum Beispiel kombiniert der Prozessor 502 den aktuellen RE-Wert mit dem gespeicherten CSI1-Wert 510 und gibt den kombinierten Wert zurück zu dem Speicher 504.

In Block 816 wird bestimmt, ob das aktuelle RE einen CSI2-Wert enthält. Der Prozessor 502 trifft diese Bestimmung aus den RE-Informationen 236. Wenn das aktuelle RE einen CSI2-Wert enthält, schreitet das Verfahren zu Block 818 fort. Wenn das aktuelle RE keinen CSI2-Wert enthält, schreitet das Verfahren zu Block 820 fort.

In Block 818 wird der in dem aktuellen RE enthaltene CSI2-Wert mit CSl2-Werten im Speicher kombiniert. Zum Beispiel kombiniert der Prozessor 502 den aktuellen RE-Wert mit dem einen der gespeicherten Hypothese-CSI2-Werte 512 und gibt den kombinierten Wert zurück zu dem Speicher 504. Eine ausführliche Beschreibung des Kombinierens von CSI2-Werten wird mit Bezug auf 9A-9B vorgesehen.

In Block 820 wird bestimmt, ob weitere REs in dem aktuellen Symbol zu kombinieren sind. Der Prozessor 802 trifft diese Bestimmung aus den RE-Informationen 236. Wenn weitere REs zu kombinieren sind, schreitet das Verfahren zu Block 804 fort. Wenn keine weiteren REs zu kombinieren sind, schreitet das Verfahren zu Block 822 fort.

In Block 822 werden die akkumulierten UCI-Werte zu einem externen Speicher gegeben. Zum Beispiel werden die akkumulierten UCI-Werte zu dem externen Speicher 514 gegeben.

In Block 824 wird bestimmt, ob weitere Symbole zu kombinieren sind. In einer Ausführungsform trifft der Prozessor 502 diese Bestimmung aus den REI-Informationen 236. Wenn keine weiteren Symbole zu kombinieren sind, wird das Verfahren beendet. Wenn weitere Symbole zu kombinieren sind, schreitet das Verfahren zu Block 826 fort.

In Block 826 werden die in dem externen Speicher gespeicherten UCI-Werte erhalten und als neue Initialisierungswerte in den Prozessor 502 eingegeben. Zum Beispiel werden die in dem externen Speicher 514 gespeicherten akkumulierten UCI-Werte durch den Prozessor 502 erhalten. Das Verfahren schreitet dann zu Block 802 fort, in dem die erhaltenen UCI-Werte aus dem externen Speicher verwendet werden, um die UCI-Werte 508, 510 und 512 in dem internen Speicher 504 zu initialisieren.

Das Verfahren 800 sieht also ein Kombinieren gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems vor. Es ist zu beachten, dass die Operationen des Verfahrens 800 modifiziert, hinzugefügt, weggelassen, in eine andere Reihenfolge gebracht oder auf andere Weise geändert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird.

9A-B zeigt ein beispielhaftes Verfahren 900 zum Durchführen eines Kombinierens gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems. Zum Beispiel ist das Verfahren 900 für die Verwendung mit dem DCS 154 von 2 geeignet.

Wie in 9A gezeigt, wird in Block 902 eine Initialisierung für ACK, CSI1 und elf in einem Speicher gespeicherte Hypothese-CSI2-Werte durchgeführt. Zum Beispiel initialisiert in einer Ausführungsform der Prozessor 502 die ACK 508, die CSI1 510 und elf Hypothese-CSI2-Werte 512 in dem Speicher 504. In einer Ausführungsform werden die für das Initialisieren des Speichers 504 verwendeten Werte aus dem externen Speicher 514 empfangen (durch D angegeben).

In Block 904 wird ein entwürfeltes RE eines Symbols empfangen. Zum Beispiel empfängt der Prozessor 502 das entwürfelte RE 244.

In Block 906 wird eine entwürfelte Sequenz empfangen. Zum Beispiel empfängt der Prozessor 502 die Entwürfelungssequenz 246.

In Block 908 werden RE-Kategorisierungsinformationen empfangen. Zum Beispiel empfängt der Prozessor 502 die RE-Informationen 236.

In Block 910 wird bestimmt, ob das RE ein ACK-Wert ist. Wenn das empfangene RE ein ACK-Wert ist, schreitet das Verfahren zu Block 912 fort. Wenn das empfangene RE kein ACK-Wert ist, schreitet das Verfahren zu Block 914 fort.

In Block 912 wird eine ACK-Verarbeitung wie in anderen Abschnitten dieses Dokuments beschrieben durchgeführt. Das Verfahren schreitet dann zu Block 938 fort (durch B angegeben).

In Block 914 wird bestimmt, ob das RE ein CSI1-Wert ist. Wenn das empfangene RE ein CSI1-Wert ist, schreitet das Verfahren zu Block 916 fort. Wenn das Empfangene RE kein CSI1-Wert ist, schreitet das Verfahren zu Block 918 fort.

In Block 916 wird eine CSI1-Verarbeitung wie in anderen Abschnitten dieses Dokuments beschrieben durchgeführt. Das Verfahren schreitet dann zu Block 938 fort (durch B angegeben).

In Block 918 umfasst das RE Daten/CSI2, sodass eine Anfrage für einen Hypothesenwert für das RE erzeugt wird. Zum Beispiel gibt der Prozessor 516 die Anfrage 318 an den RE-Identifizierer 232 aus, um einen Hypothesenindexwert für die Daten/CSI2-lnformationen zu erhalten. In einer Ausführungsform gibt die durch den RE-Identifizierer 232 erzeugte Antwort 320 an, dass die Daten/CSI2-lnformationen Daten sind. In einer Ausführungsform gibt die durch den RE-Identifizierer 232 erzeugte Antwort 320 an, dass die Daten/CSI2-lnformationen mit einem ausgewählten Hypothesenwert (z.B. x) assoziierte CS12-Informationen sind.

In Block 920 wird bestimmt, ob die Daten/CSI2-lnformationen Daten sind. Wenn die Antwort von dem RE-Identifizierer 232 angibt, dass die Daten/CSI2-lnformationen Daten sind, schreitet das Verfahren zu Block 922 fort. Wenn nicht, schreitet das Verfahren zu Block 924 fort.

In Block 922 werden die Daten wie in anderen Abschnitten dieses Dokuments beschrieben verarbeitet. Das Verfahren schreitet dann zu Block 938 fort (durch B angegeben).

In Block 924 wird bestimmt, ob der mit den CS12-Informationen assoziierte Hypothesenindex im Bereich von (2-10) liegt. Wenn der Hypothesenindex im Bereich von (2-10) liegt, schreitet das Verfahren zu Block 926 fort. Wenn nicht, schreitet das Verfahren zu Block 928 fort (durch A angegeben).

In Block 926 werden die CS12-Informationen mit den entsprechenden CS12-Informationen in dem Speicher 504 basierend auf dem Hypothesenwert wie in anderen Abschnitten dieses Dokuments beschrieben akkumuliert. Das Verfahren schreitet dann zu Block 936 fort (durch B angegeben).

Wie in 9B gezeigt, werden in Block 928 CS12-Informationen für die Assoziation mit der Hypothese 0 oder 1 identifiziert.

In Block 930 wird das CSI2-RE unter Verwendung der empfangenen Entwürfelungssequenz erneut verwürfelt. Zum Beispiel verwendet der Prozessor 516 die empfangene Entwürfelungssequenz 246, um das empfangene, verwürfelte CSI2-RE 528 erneut zu verwürfeln, um ein erneut verwürfeltes CSI2-RE 536 zu erzeugen.

In Block 932 wird die Entwürfelungssequenz 246 modifiziert, um eine modifizierte Entwürfelungssequenz zu erzeugen. Der Prozessor 516 führt eine Modifikationsfunktion 534 für das Modifizieren der empfangenen Entwürfelungssequenz 246 durch, um die modifizierte Entwürfelungssequenz 540 zu erzeugen.

In Block 934 wird das erneut verwürfelte RE mit der modifizierten Entwürfelungssequenz entwürfelt, um ein modifiziertes, entwürfeltes RE zu erzeugen. Zum Beispiel führt der Prozessor 516 eine Entwürfelungsfunktion 542 durch, um das erneut verwürfelte CSI2-RE 536 zu entwürfeln und das modifizierte entwürfelte CSI2-RE 544 zu erzeugen.

In Block 936 wird das modifizierte, entwürfelte CSI2-RE 544 mit dem entsprechenden Hypothesenwert in dem Speicher 504 akkumuliert.

In Block 938 wird bestimmt, ob weitere REs in dem aktuellen Symbol zu kombinieren sind. Der Prozessor 502 trifft diese Bestimmung aus den RE-Informationen 236. Wenn weitere REs zu kombinieren sind, schreitet das Verfahren zu Block 904 fort (durch C angegeben). Wenn keine weiteren REs zu kombinieren sind, schreitet das Verfahren zu Schritt 940 fort.

In Block 940 werden die akkumulierten UCI-Werte in dem Speicher 504 in dem externen Speicher 514 gespeichert.

In Block 942 wird bestimmt, ob weitere Symbole mit UCI-Informationen zu kombinieren sind. Wenn weitere Symbole mit UCI-Informationen zu kombinieren sind (z.B. in dem Schlitz oder Subrahmen), schreitet das Verfahren zu Block 902 fort (durch D angegeben). In diesem Pfad werden die in dem externen Speicher 514 gespeicherten Informationen verwendet, um die in dem Speicher 504 gespeicherten Werte vor dem Kombinieren von Informationen aus zusätzlichen Symbolen zu initialisieren. Wenn keine weiteren Symbole zu kombinieren sind, wird das Verfahren beendet.

Das Verfahren 900 sieht also ein Kombinieren gemäß beispielhaften Ausführungsformen eines Entwürfelungs- und Kombinationssystems vor. Es ist zu beachten, dass die Operationen des Verfahrens 900 modifiziert, hinzugefügt, weggelassen, in eine andere Reihenfolge gebracht oder auf andere Weise geändert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird.

10A ist ein beispielhaftes Blockdiagramm des Decodierersystems 156. In einer Ausführungsform umfasst das Decodierersystem 156 LLR-Vorprozessoren 1002A-B, einen Datendecodierer 1004 und einen CSl2-Decodierer 1006. In 10 ist auch ein Speicher 1008 gezeigt. In einer Ausführungsform empfängt der Speicher 1008 die kombinierten Daten und UCI-Informationen 506 aus dem Kombinierer/Extrahierer-Prozessor 502 von 5. Zum Beispiel empfängt der Speicher 1008 kombinierte hypothetische CSI2-Werte 1010 und gibt diese Werte in einem LLR-Strom 1012 an das Decodierersystem 156 aus.

In 5G oder NR werden Daten und UCI-LLRs in der Zeit und in der Frequenz gemultiplext. UCI besteht aus CSI1/CSI2 und ACK-Feldern. In einer Ausführungsform können CSI1 und ACK-LLRs von dem LLR-Strom getrennt und/oder aus diesem entfernt werden. Die CSI2-LLRs können jedoch nicht getrennt werden, bevor der zusammengesetzte Ausgabe-LLR-Strom 1012 erzeugt wird, der als Eingabe zu dem Decodierersystem 156 vorgesehen wird. Um die erforderlichen LLRs aus diesem zusammengesetzten Strom zu extrahieren, führen die LLR-Vorprozessoren 1002A-B diese Operation durch. Zum Beispiel extrahiert der Vorprozessor 1002A in einem Fall die Daten-LLRs aus dem Strom 1012 und lässt die verbleibenden LLRs fallen, um einen Daten-LLR-Strom zu erzeugen. In einem anderen Fall extrahiert der Vorprozessor 1002B die CSI2-LLRs und lässt die verbleibenden LLRs fallen, um einen CSI2-LLR-Strom zu erzeugen.

In einer Ausführungsform decodiert der Datendecodierer 1004 den Daten-LLR-Strom, um decodierte Daten zu erzeugen. Der CSI2-Decodierer 1006 decodiert den CSl2-LLR-Strom, um decodierte CS12-Informationen zu erzeugen. In einer anderen Ausführungsform werden Reed-Muller (RM), 1-Bit oder 2-Bit-codierte CSI2-LLRs (durch 1016 angegeben) direkt zu dem CSl2-Decodierer 1006 gegeben.

10B ist ein beispielhaftes, detailliertes Diagramm, das eine Ausführungsform des LLR-Stroms 1012 zeigt, der zu dem Decodierersystem 156 gemäß einer Ausführungsform der vorliegenden Erfindung eingegeben wird. Der LLR-Strom 1012 enthält LLRs für CSI2, LLRs für Daten und Füll-LLRs, die in 10B durch entsprechende Schraffierungen unterschieden werden. In einer Ausführungsform führen die LLR-Vorprozessoren 1002A-B einen Algorithmus zum Entfernen der Füll-LLRs durch, um einen zweiten Strom 1014 zu erzeugen, der LLRs für Daten und CSI2 enthält. Zum Beispiel folgt, nachdem die Füll-LLRs durch die Vorprozessoren 1002A-B fallen gelassen wurden, der verbleibende LLR-Strom einem Muster wie in dem Strom 1014 gezeigt.

In einer Ausführungsform können bis zu drei Bursts von CSI2-LLRs und bis zu zwei Bursts von Daten-LLRs miteinander in jedem Halbschlitz alternieren. Jeder Burst von Daten-LLRs entspricht einem Satz von Daten-LLRs in einem DMRS-Symbol. Bei einem Frequenzspringen sind bis zu zwei DMRS-Symbole in jedem Halbschlitz und damit zwei Bursts von Daten-LLRs möglich. Jeder Burst von CSI2-LLRs entspricht einer folgenden Gruppe von CSl2-LLRs, die nicht durch Daten-LLRs unterbrochen werden.

Die Burstgrößen von CSI2-LLRs werden durch px_a0, px_a1 und px_a2 wiedergegeben. Und die Burstgrößen von Daten-LLRs werden durch px_b0 und p1_b1 wiedergegeben. Auf diese CSI2- und Datenbursts folgend können periodische und alternierende CSI2- und Daten-LLRs folgen, die „a_k“ mal wiederholt werden. Jede Periode beginnt mit CSI2 der Länge „px_a_r“ LLRs, auf die Daten der Länge „px_a_d - px_a_r“ LLRs folgen. Auf dieses periodische Muster folgend besteht der Rest aus Daten-LLRs bis zu dem Ende von ,num_rd_dma_word_px'. Insgesamt werden diese Bursts zweimal wiederholt. Zum Beispiel nimmt px den Wert p0 für den Teil 0 und den Wert 1 für den Teil 1 an.

Konfiguration

In einer Ausführungsform werden die folgenden in der Tabelle 4 gezeigten Konfigurationsparameter 222 für die Operation der LLR-Vorprozessoren 1002A-B verwendet, um die Daten und CSI2-LLRs zu trennen. Diese Parameter sind in dem AB_CFG-Abschnitt der LDPC-Decodierer (LDEC) und Polardecodierer (PDEC)-Blöcke der Konfigurationsparameter 222 vorhanden. Es müssen nicht alle diese Parameter in dem gleichen 64-Bit-Wort oder in aufeinanderfolgenden Wörtern erscheinen. Tabelle 4: Konfigurationsparameter

	Parameter	Breite	Beschreibung
1	preproc_mode	1	‚0‘: Weiterreichen von CSI2 LLRs und Fallenlassen des Rests ‚1‘: Weiterreichen von LLRs und Fallenlassen des Rests
2	preproc_p0_csi2_Ien0	19	CSI2 Teil 0 - Burstgröße 0. Bereich : [0:422399]
3	preproc_p0_ csi2_len1	19	CSI2 Teil 0 - Burstgröße 1. Bereich : [0:422399]
4	preproc_p0_csi2_len2	19	CSI2 Teil 0 - Burstgröße 2. Bereich : [0:422399]
5	preproc_p1_csi2_len0	19	CSI2 Teil 1 - Burstgröße 0. Bereich : [0:422399]
6	preproc_p1_csi2_len1	19	CSI2 Teil 1 - Burstgröße 1. Bereich : [0:422399]
7	preproc_p1_csi2_len2	19	CSI2 Teil 1 - Burstgröße 2. Bereich : [0:422399]
8	preproc_p0_data_len0	17	Daten Teil 0 - Burstgröße 0. Bereich : [0:105599]
9	preproc_p0_data_len1	17	Daten Teil 0 - Burstgröße 1. Bereich : [0:105599]
10	preproc_p1_data_len0	17	Daten Teil 0 - Burstgröße 0. Bereich : [0:105599]
11	preproc_p1_data_len1	17	Daten Teil 0- Burstgröße 1. Bereich : [0:105599]
12	preproc_p0_ csi2_repeat_period	16	Periodizität von wiederholten CSl2-LLRs, gefolgt durch Teil 0 (3 Bursts von CSI2 und 2 Bursts von Daten)-LLRs. Gibt die Anzahl von LLRs jeder Periode wieder. Bereich : [0:52800]
13	preproc_p1_csi2_repeat_period	16	Periodizität von wiederholten CSl2-LLRs, gefolgt von Teil 1 (3 Bursts von CSI2 und 2 Bursts von Daten)-LLRs. Gibt die Anzahl von LLRs jeder Periode wieder. Bereich : [0:52800]
14	preproc_csi2_repeat_burst_size	6	Burstgröße von CSI2 LLRs in jeder Wiederholung des Teils 0 und des Teils 1. Bereich : (1,2,3,4,6,8,10,12,16,18,20,24,30,32,40)
15	preproc_p0_num_repeat	11	Anzahl von periodischen Wiederholungen in Bereich 0. Bereich : [0:2047]
16	preproc_p1_num_repeat	11	Anzahl von periodischen Wiederholungen in Bereich 1. Bereich : [0:2047]
17	num_rd_dma_words_p0	32	Anzahl von gelesenen DMA-Wörtern für Teil 0
18	num_rd_dma_words_p1	32	Anzahl von gelesenen DMA-Wörtern für Teil 1
19	tb_tx_bit_size	24	Anzahl von zu dem Decodiererkern zu sendenden LLRs

Betrieb des LLR-Vorprozessors

In einer beispielhaften Ausführungsform beschreibt der folgende Pseudocode den Betrieb der LLR-Vorprozessoren 1002A-B des Decodiersystems, um Daten und CSI2-LLRs zu dem entsprechenden Decodierer zu trennen. Zum Beispiel verwendet der Pseudocode die in der Tabelle 4 enthaltenen Konfigurationsparameter für das Entfernen von (z.B. getagten) Füll-LLRs und zum Trennen von Daten- und CSI2-LLR aus einem Eingabestrom, um Daten- und CS12-Ströme zu erzeugen, die zu dem entsprechenden Decodierer gegeben werden.

      Wenn (preproc_mode == 0)
             Ziel = 'CSI2'
      sonst
             Ziel = 'Daten'
      Ende
      CSI2_Zählung = 'preproc_p0_csi2_len0'
      Daten_Zählung = 'preproc_P0_data_len0'


 Schritt 0:
      Fallenlassen aller getaggten LLRs.


 Schritt 1: Teil 0 beginnt
      Lesen 'CSI2_Zählung CSI2 LLRs.
      Wenn Ziel == 'CSI2'
             Geben von LLRs an CSI2-Decodierer
      sonst
             Fallenlassen (Entfernen aus Strom)
      Ende


 Schritt 2:
      Lesen 'Daten_Zählung Daten-LLRs.
      Wenn Ziel == 'csi2'
             Fallenlassen
      sonst
             Geben von verbleibenden Daten an Datendecodierer
      Ende


 Schritt 3:
      Wiederholen der Schritte 1 und 2 ein weiteres mal mit CSI2_Zählung = `pre      proc_p0_csi2_len1'
 und Daten_Zählung = 'preproc_p0_data_len1'


 Schritt 4: 


      Lesen `preproc p0_csi2_len2' CSI2 LLRs.
      Wenn Ziel == 'csi2'
             Geben derselben an CS12-Decodierer
      sonst
             Fallenlassen
      Ende


 Schritt 5:
      Lesen 'preproc_csi2_repeat_burst_size' CSI2 LLRS
      Wenn Ziel == 'CSI2'
             Geben derselben an CS12-Decodierer
      sonst
             Fallenlassen
      Ende


 Schritt 6:
      Lesen 'preproc_p0_csi2_repeat_period - preproc_p0_csi2_repeat_burst_size' Daten
      LLRS
      Wenn Ziel == 'csi2'
             Fallenlassen
      ansonsten
             Geben derselben an Datendecodierer
      Ende


 Schritt 7:
      Wiederholen der Schritte 5 und 6 `preproc p0_num_repeat' mal

Schritt 8: Teil 0 endet
      Fortsetzen des Lesens des Rest der Daten-LLRs bis `num_rd dma_words_p0' gelesen
      sind
      Wenn Ziel == 'CSI2'
             Fallenlassen
      sonst wenn (num_rd_data_llrs < 'tb_tx_bit_size')
             // Geben der Anzahl der bisher gelesenen Daten-LLRs an Decodierer
      sonst
             Fallenlassen.


 Schritt 9: Teil 1 beginnt
      Wiederholt Schritt 1 bis Schritt 7 durch Ersetzen aller 'p0' durch 'p1'.


 Schritt 10: Teil 1 endet
      Fortsetzen des Lesens des Rests der Daten-LLRs bis `num_rd dma words_p0 +
      num_rd_dma_words_p1' gelesen sind
      Wenn Ziel == 'csi2'
             Fallenlassen
      sonst
             wenn (num_rd_data_llrs < 'tb_tx_bit_size')
             // Geben der Anzahl der bisher gelesenen Daten-LLRs an Decodierer
      sonst
             Fallenlassen.

11 zeigt ein beispielhaftes Verfahren 1100 zum Durchführen eines Decodierens gemäß beispielhaften Ausführungsformen eines Decodierersystems. Zum Beispiel ist das Verfahren 1100 geeignet für die Verwendung mit dem Decodierersystem 156 von 2.

In Block 1102 wird ein Strom von Daten, CSI2 und Füll-LLRs empfangen. Zum Beispiel wird in einer Ausführungsform der Strom 1012 von dem Speicher 1008 durch den Decodierer 156 empfangen. In einer Ausführungsform empfangen beide LLR-Vorprozessoren 1002A-B den Strom.

In Block 1104 werden Konfigurationsparameter empfangen. In einer Ausführungsform werden die Konfigurationsparameter 222 durch die Vorprozessoren 1002A-B empfangen.

In Block 1106 werden die Füll-LLRs aus dem Strom entfernt. Zum Beispiel entfernen die Vorprozessoren 1002A-B die („getagten“) Füll-LLRs aus dem Strom, den sie empfangen haben.

In Block 1108 werden Daten- und CSI2-LLRs getrennt. Zum Beispiel trennen die Vorprozessoren 1102A-B die Daten- und CSI2-LLRs basierend auf den empfangenen Konfigurationsparametern. Zum Beispiel führt jeder der LLR-Vorprozessoren 1102A-B den vorstehend beschriebenen Algorithmus aus, um Daten oder CSI2-LLRs aus dem Strom, den sie empfangen haben, zu entfernen.

In Block 1110 werden die Daten-LLRs decodiert. Zum Beispiel empfängt und decodiert der DatenDecodierer 1004 die Daten-LLRs.

In Block 1112 werden die CSI2-LLRs decodiert. Zum Beispiel empfängt und decodiert der CSI2-Decodierer 106 die CSI2-LLRs.

Das Verfahren 1100 sieht also ein Decodieren gemäß beispielhaften Ausführungsformen vor. Es ist zu beachten, dass Operationen des Verfahrens 1100 modifiziert, hinzugefügt, weggelassen, in eine andere Reihenfolge gebracht oder auf andere Weise geändert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird.

LLR-Optimierung unter Verwendung eines maschinellen Lernens

Die Qualität und der Bereich von durch den LLR-Generator in 5G-Systemen erzeugten LLRs sind wichtig, um die bestmögliche Physikalische-Schicht-Performanz zu erzielen. In verschiedenen Ausführungsformen sieht eine Maschinelles-Lernen-Schaltung Parameter zu einem Weich-Entmappingsprozess des LLR-Generators vor, um ein ausgewähltes Performanzziel zu erreichen. In einem iterativen Prozess stellt der Maschinelles-Lernen-Algorithmus die Weich-Entmapping-Parameter basierend auf einer gemessenen Performanzmetrik ein, um die Systemperformanz zu der ausgewählten Zielperformanz zu verschieben, bis die Zielperformanz erreicht wird. Die Maschinelles-Lernen-Schaltung umfasst eine Parametertabelle, die die erzeugten Weich-Entmapping-Parameter nach jeder Wiederholung speichert. Die Tabelle sieht auch einen Speicher für Weich-Entmapping-Parameter, die für jeden von mehreren, mit verschiedenen Modulationscodierschemata arbeitenden Decodierern erzeugt werden, vor.

12 zeigt eine beispielhafte Ausführungsform eines Teils des Entwürfelungs- und Kombinationssystems von 2. Wie in 12 gezeigt, erzeugt das REI-System 152 rohe LLRs 254 und enthält den Weich-Entmapper 216. Das REI-System 152 empfängt eine Eingabe von dem Schicht-Entmapper 212 oder dem Entspreizer 214 und erzeugt die rohen LLRs und kombinierte Daten/UCI-Informationen 254. Das REI-System 152 empfängt die Konfigurationsparameter 222, die für das Steuern des Betriebs der verschiedenen Funktionsblöcke des REI-Systems 152 einschließlich des Weich-Entmappers 216 verwendet werden.

In einer Ausführungsform enthalten die Konfigurationsparameter 222 die Weich-Entmapping-Parameter 256, die zu dem Weich-Entmapper 216 gegeben werden und für das Steuern des Weich-Entmappingprozesses verwendet werden. Eine ausführlichere Beschreibung der Weich-Entmapping-Parameter 256 wird weiter unten gegeben.

In einem 5G-System werden durch einen LLR-Generator erzeugte LLRs in einen oder mehrere Decodierer eingegeben. Zum Beispiel umfasst in einer Ausführungsform der Decodierer 156 einen Turbodecodierer (TDEC)-Block, einen LDPC-Decodierer (LDEC)-Block und einen X-Decodierer (XDEC)-Block. Ein beliebiger der Decodiererblöcke kann verwendet werden, um die decodierten Daten/UCI-Ausgabe 252 zu erzeugen. Die interne Fixpunkt-Implementierung dieser Decodierer kann aus verschiedenen Gründen jeweils verschieden sein. Um die bestmögliche Performanz von jedem dieser Decodierer sicherzustellen, werden die Konfigurationsparameter 222 des LLR-Generators sorgfältig ausgewählt.

In einer Ausführungsform empfängt die Maschinelles-Lernen-Schaltung 250 die decodierten Daten/UCI-Ausgabe 252 und bestimmt eine Performanzmetrik, die eine Systemperformanz angibt. In einer Ausführungsform führt die MLC 250 einen Maschinelles-Lernen-Algorithmus durch, um aktualisierte Weich-Entmapping-Parameter 256 zu erzeugen, die für das Einstellen des Betriebs des Weich-Entmappers 216 zu verwenden sind, um die gemessene Performanz zu einer gewünschten Zielperformanz zu verschieben. In einer Ausführungsform führt das MLC 250 einen Maschinelles-Lernen-Algorithmus basierend auf einem Verstärkungslernprozess durch, um die aktualisierten Parameter 256 für das Erzielen der gewünschten Zielperformanz zu erzeugen.

13 zeigt eine beispielhafte Ausführungsform der Maschinelles-Lernen-Schaltung 250 von 12 im Detail. Die Maschinelles-Lernen-Schaltung 250 umfasst einen Prozessor 1302, einen Speicher 1304 und eine Performanzmetrikschaltung 1306, die alle miteinander über einen Bus 1312 gekoppelt sind. Der Speicher 1304 umfasst Performanzziele 1308 und eine Parametertabelle 1310.

Maschinelles-Lernen-Ansatz

Maschinelles-Lernen-Ansätze lassen sich herkömmlicherweise in breite Kategorien in Abhängigkeit von der Beschaffenheit des „Signals“ oder der „Rückkopplung“, die für das Lernsystem verfügbar sind, unterteilen. In einer beispielhaften Ausführungsform führt der Maschinelles-Lernen-Algorithmus 1314 ein Verstärkungslernen für eine Interaktion mit einer dynamischen Umgebung, in der ein bestimmtes Ziel (wie etwa das Einstellen von Weich-Entmapping-Parametern für das Erfüllen eines Performanzziels) erreicht werden soll, durch. Während der Algorithmus durch den Performanzraum navigiert, wird eine Rückkopplung (z.B. eine Performanzmetrik) für den Algorithmus vorgesehen, die er benutzt, um Weich-Entmapper-Parameter 256 für das Verschieben der Performanzmetrik zu einem Performanzziel 1308 einzustellen.

Es werden verschiedene Typen von Modellen für das Implementieren von Maschinelles-Lernen-Systemen verwendet. In einer Ausführungsform wird der Maschinelles-Lernen-Algorithmus 1314 durch ein künstliches neuronales Netz implementiert, das Gruppen von Knoten ähnlich wie in dem riesigen Netz von Neuroen im Gehirn verbindet. Zum Beispiel führt der Prozessor 1302 den Algorithmus 1314 durch, der ein neuronales Netz implementiert, um die hier beschriebenen Operationen durchzuführen.

Während des Betriebs empfängt die Performanzmessschaltung 1306 die decodierten Daten/UCI 252 und bestimmt eine oder mehrere Performanzmetriken. Zum Beispiel können die Performanzmetriken eine Blockfehlerrate (BLER) oder eine andere geeignete Performanzmetrik enthalten. Zum Beispiel kann die Performanzmetrik ein minimales SINR sein, das erforderlich ist, um eine bestimmte durch den Benutzer definierte BLER wie etwa eine BLER von 10% zu erzielen. Der Prozessor 1302 führt den Maschinelles-Lernen-Algorithmus 1314 aus, der Parameter in der Parametertabelle 1310 derart einstellt, dass sich folgende Performanzmetriken zu dem Performanzziel 1308 verschieben, bis das Performanzziel erreicht wird. Der Maschinelles-Lernen-Algorithmus 1314 stellt also die Parameter für den Weich-Entmapper 216 ein, um die Performanz des Systems zu dem Performanzziel 1308 ohne einen manuellen Eingriff zu verschieben. In einer Ausführungsform ist die Zielperformanz ein spezifischer Performanzpegel oder gibt einen Performanzbereich wieder.

14 zeigt eine beispielhafte Ausführungsform der Parametertabelle 1310 von 13. In einer Ausführungsform enthält die Parametertabelle 1310 eine Spalte für den Decodierertyp 1402. Jeder Decodierertyp 1402 enthält Parameter für eine Vielzahl von Modulationscodierschema (MCS)-Werten 1404. Die Parameter umfassen einen Modulation (MOD)-Skalierwert 1406, einen ersten Rechtsverschiebung (RSFT1)-Wert 1408, einen zweiten Rechtsverschiebung (RSFT2)-Wert 1410, einen LLR-Versatzwert 1412 und einen LLR-Bitbreitenwert 1414. Basierend auf dem Decodierertyp 1402 und dem MCS-Wert 1404 stellt der Maschinelles-Lernen-Algorithmus 1314 die Weich-Entmapper-Parameter 256 ein, um eine Performanzmetrik zu einer Zielperformanz 1308 zu verschieben. Zum Beispiel kann die Performanzmetrik ein minimales SINR sein, das erforderlich ist, um eine bestimmte durch den Benutzer definierte BLER wie etwa eine BLER von 10% zu erzielen. In einer Ausführungsform können die Parameter der Parametertabelle 1310 mit beliebigen Anfangswerten initialisiert werden.

15 zeigt eine beispielhafte Ausführungsform einer Weich-Entmapperschaltung 1500 für die Verwendung in Ausführungsformen der Erfindung. Zum Beispiel ist die Weich-Entmapperschaltung 1500 für die Verwendung als wenigstens ein Teil des Weich-Entmappers 216 geeignet. In einer Ausführungsform umfasst die Weich-Entmapperschaltung 1500 Minimierung (MIN)-Detektoren 1502 und 1504, Rundungsschaltungen 1506 und 1508, eine LLR-Versatzschaltung 1510, und eine Sättigung (SAT)-Schaltung 1512. Die Schaltung 1500 umfasst auch Multiplizierer 1514, 1516 und 1518, einen Addierer 1520 und einen Subtrahierer 1522.

Während des Betriebs werden empfangene I/Q-Bits in den Multiplizierer 1514 eingegeben. Der Multiplizierer 1514 empfängt auch eine ausgewählte Konstante (z.B. 1, 3, 5, 7, 9, 13 und 15) und ist das Multiplikationsergebnis ein 20-Bit-Wert, der in den Addierer 1520 eingegeben wird. Der Addierer 1520 empfängt auch eine Konstante (MX_CONSTY), die ein 18-Bit-Wert ohne ein Vorzeichen ist. Der Addierer 1520 gibt die Summe seiner Eingaben als einen 21-Bit-Wert aus, der zu den beiden Minimierungsschaltungen 1502 und 1504 eingegeben wird. Jede Minimierungsschaltung gibt das Minimum ihrer Eingaben aus. Eine Minimierungssteuerschaltung 1524 gibt Steuerwerte zu jeder Minimierungsschaltung 1502 und 1504 aus. Die Steuerwerte steuern, welcher Wert von jeder Minimierungsschaltung ausgegeben wird. Zum Beispiel wird der Minimierungswert für ein bestimmtes Modulationsformat gewählt. Die Ausgaben der Minimierungsschaltungen werden zu dem Subtrahierer 1522 eingegeben, der die Werte subtrahiert und eine 22-Bit-Ausgabe erzeugt, die in den Multiplizierer 1516 eingegeben wird. In einer Ausführungsform wird die Gleichung 1 implementiert.

Ein zweiter Multiplizierer 1518 empfängt ein SINR-Signal, das ein 24-Bit-Wert ohne Vorzeichen ist, und einen Modulationsskalierungswert, der ein 16-Bit-Wert ohne Vorzeichen ist. Das Produkt aus diesen Signalen wird in die Rundungsschaltung 1508 eingegeben, die ihren Eingabewert basierend auf dem ersten Verschiebungswert (RSFT1) verschiebt und rundet. Zum Beispiel wird die folgende Operation durchgeführt, um einen RS1-Wert zu erzeugen.

[Eingabe + (2 (RSFT1 - 1))] > > 2 RSFT1 = 40 - Bit - RS1 - Wert;

oder

[Eingabe + (2 (RSFT1 - 1))] / 2 RSFT1 = 40 - Bit - RS1 - Wert

Der RS1-Wert wird in den Multiplizierer 1516 eingegeben, der die Eingaben multipliziert, um einen 62-Bit-Wert zu erzeugen, der dann zu der zweiten Rundungsschaltung 1506 eingegeben wird. Die Rundungsschaltung 1506 verschiebt und rundet ihren Eingabewert basierend auf dem zweiten Verschiebungswert (RSFT2). Zum Beispiel wird die folgende Operation durchgeführt, um einen RS2-Wert zu erzeugen.

[Eingabe + (2 (RSFT2 - 1))] / 2 RSFT2 = 40 - Bit - RS2 - Wert

Die LLR-Versatzschaltung 1510 empfängt den RS2-Wert und einen LLR-Versatzwert, der ein (k-1)-Bit-Wert ohne ein Vorzeichen ist, und führt eine Versatzoperation durch. Die Ausgabe der Versatzschaltung 1510 wird in die Sättigungsschaltung 1512 eingegeben. Die Sättigungsschaltung 1512 empfängt den LLR-Bitbreitenwert (LLR_bit_width) und skaliert seine Eingabe, um eine Sättigung zu verhindern, um die weich-entmappten REs 242 zu bestimmen, die zu dem rohen LLR und kombinierten Daten/UCI-Informationen 254 verarbeitet werden, die durch das Decodersystem 156 decodiert werden.

Optimierung des LLR-Bitbreitenwerts

Decodierer können sich in Abhängigkeit von ihren internen Implementierungsdetails bei verschiedenen LLR-Bitbreiten verschieden verhalten. In einer ersten Operation wird die optimale Bitbreite, bei welcher der ausgewählte Decodierer seine harte Decodierperformanz erzielt, bestimmt. In einer Ausführungsform werden die folgenden Operationen durch den Prozessor 1302 durchgeführt, um eine optimale LLR-Bitbreite für die Verwendung während des Decodierprozesses zu bestimmen.

1. Maximieren aller Multiplizierer und Minimieren aller Dividierer, um die LLRs zu einer Sättigung zu zwingen. Zum Beispiel gibt der Prozessor 1302 die Parameter aus, um die LLRs 242 zu einer Sättigung zu zwingen.
2. Einstellen des LLR-Bitbreitenwerts (LLR_bit_width) 1414 für den besonderen Decodierer/MCS für das Erzielen der besten Performanz. Zum Beispiel stellt der Prozessor 1302 die LLR_bit_width-Parameter für das Erzielen der besten LLR-Performanz ein. Der LLR-Bitbreitenwert wird dann in der Parametertabelle 1310 gespeichert.

Optimierung von Parametern basierend auf einem maschinellen Lernen

Sobald der LLR_bit_width-Parameter bestimmt ist, stellt der Maschinelles-Lernen-Algorithmus 1314 die verbleibenden Weich-Entmappen-Parameter für das Erreichen einer Zielperformanz ein. In einer Ausführungsform werden die folgenden Operationen durch die Maschinelles-Lernen-Schaltung 250 durchgeführt, um die Weich-Entmapping-Parameter einzustellen.

1. Eine Performanzmetrik wird durch die Performanzmetrikschaltung 1306 eingestellt.
2. Die Zielperformanz 1308 wird aus dem Speicher 1304 erhalten.
3. Der Maschinelles-Lernen-Algorithmus 1314 nutzt die aktuelle Performanzmetrik und die Zielperformanz, um die Parameter MOD_SCALE 1406, RSFT1 1408, RSFT2 1410 und LLR_OFFSET 1412 für den besonderen Decodierer/MCS für eine Verschiebung der Performanzmetrik zu der Zielperformanz einzustellen. Aus diesen Operationen resultiert, dass jeder Decodierer seinen eigenen einzigartigen Satz von Konfigurationsparametern für das Erzielen einer assoziierten Zielperformanz aufweist. Zum Beispiel wird der LLR-Bitbreitenparameter 1414 für einen besonderen Decodierer/MCS bestimmt. Die anderen Parameter werden zu anfänglichen Bedingungen gesetzt. Der Maschinelles-Lernen-Algorithmus 1314 verwendet die aktuelle Performanzmetrik und die Zielperformanz, um die Parameter MOD_SCALE 1406, RSFT1 1408, RSFT2 1410 und LLR_OFFSET 1412 für den besonderen Decodierer/MCS für eine Verschiebung der Performanzmetrik zu der Zielperformanz in einem iterativen Prozess zu verschieben, bis die Zielperformanz erreicht wird. Nach jeder Iteration werden die aktualisierten Parameter in der Parametertabelle 1310 gespeichert.

16 enthält beispielhafte Kurvendiagramme, die den Betrieb des Systems für das Einstellen der LLR-Erzeugung basierend auf einem empfangenen SINR für Differenzmodulationsschemata zeigen. Das Kurvendiagramm 1602 zeigt eine Kurve des Mittels des absoluten Werts der LLR-Werte (z.B. mean(abs(LLR))) in Bezug auf ein Signal-Rauschen-Verhältnis (SINR). Das Kurvendiagramm 1604 zeigt eine Kurve der Varianz des absoluten Werts der LLR-Werte (z.B. var(abs(LLR))) in Bezug auf das SINR. Zum Beispiel geben die Kurven die durch den LLR-Generatorfür eine bestimmte fixe Konfiguration für verschiedene SINR-Werte erzeugten LLR-Bereiche wieder. In einer Ausführungsform steuert der Parameter LLR_bit_width die oberen und unteren Sättigungsgrenzen der LLRs, während die Verschiebungswerte RSFT1 und RSFT2 die Kurven entlang der SINR-Achse verschieben, um zu bestimmen, wo die Sättigung stattfindet. Für jeden Decodierertyp sind diese Kurven sorgfältig für eine optimale Performanz geformt. Weil jeder durch den LLR-Generator bediente Decodierer eine andere interne Implementierung aufweist, erfordert er einen anderen Satz von Weich-Entmapping-Konfigurationsparametern. Diese optimalen Konfigurationsparameter für jeden Decodierer werden durch den Maschinelles-Lernen-Algorithmus 1314 mit einer minimalen oder mit gar keiner externen Intervention erzeugt. Der Maschinelles-Lernen-Algorithmus 1314 empfängt eine Rückkopplung von den Decodierern in der Form von Performanzmetriken, um den Optimierungsprozess für das Erzielen der Zielperformanz durchzuführen.

17 zeigt ein beispielhaftes Verfahren 1700 für das Verwenden eines maschinellen Lernens für das Optimieren der Performanz gemäß beispielhaften Ausführungsformen eines Decodierersystems. Zum Beispiel ist das Verfahren 1700 geeignet für die Verwendung mit dem Teil des Entwürfelungs- und Kombinationssystems von 12.

In Block 1702 wird ein Strom von Daten, CSI2 und Füll-LLRs empfangen.

In Block 1704 wird ein Weich-Entmappen unter Verwendung von Weich-Entmapping-Parametern als Teil einer LLR-Verarbeitung für das Erzeugen von rohen LLRs durchgeführt.

In Block 1706 werden die rohen LLRs durch einen ausgewählten Decodierer decodiert.

In Block 1708 werden eine Performanzmetrik und eine Zielperformanz bestimmt. Zum Beispiel wird die Performanzmetrik durch die Performanzmetrikschaltung 1306 bestimmt und wird die Zielperformanz 1308 in dem Speicher 1304 gespeichert.

In Block 1710 wird bestimmt, ob die Performanzmetrik die Zielperformanz erfüllt. Wenn die Performanzmetrik die Zielperformanz erfüllt, wird das Verfahren beendet. Wenn die Performanzmetrik die Zielperformanz nicht erfüllt, schreitet das Verfahren zu Schritt 1712 fort.

In Block 1712 wird ein Maschinelles-Lernen-Algorithmus durchgeführt, um die Weich-Entmapping-Parameter für das Verschieben der Performanzmetrik zu dem Performanzziel einzustellen. Zum Beispiel wird der Maschinelles-Lernen-Algorithmus 1314 durchgeführt.

In Block 1714 wird die Parametertabelle mit den aktualisierten Weich-Entmapping-Parametern aktualisiert. Zum Beispiel wird die Parametertabelle 1310 mit den neu bestimmten Weich-Entmapper-Parametern aktualisiert. Das Verfahren schreitet dann zu Block 1702 fort, um weitere Teile des Stroms zu empfangen und zu verarbeiten.

Das Verfahren 1700 nutzt also ein maschinelles Lernen, um die Performanz in Entsprechung zu beispielhaften Ausführungsformen eines Decodierersystems zu optimieren. Es ist zu beachten, dass die Operationen des Verfahrens 1700 modifiziert, hinzugefügt, weggelassen, in eine andere Reihenfolge gebracht oder auf andere Weise geändert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird.

18 zeigt ein beispielhaftes Verfahren 1800 zum Durchführen eines Maschinelles-Lernen-Algorithmus gemäß beispielhaften Ausführungsformen einer Maschinelles-Lernen-Schaltung. Zum Beispiel ist das Verfahren 1800 für die Verwendung in Block 1712 von 17 geeignet. In einer Ausführungsform wird das Verfahren 1800 durch die Maschinelles-Lernen-Schaltung 250 von 13 durchgeführt.

In Block 1802 wird bestimmt, ob dies der erste Durchgang durch den Maschinelles-Lernen-Prozess für den ausgewählten Decodierer und das MCS ist. Wenn es der erste Durchgang ist, schreitet das Verfahren zu Block 1804 fort. Wenn es nicht der erste Durchgang ist, schreitet das Verfahren zu Block 1808 fort.

In Block 1804 werden die Parameterwerte eingestellt, um eine LLR-Sättigung für den ausgewählten Decodierer/MCS zu erhalten. Zum Beispiel werden die Parameter derart gesetzt, dass in der Weich-Demappingschaltung 1500 alle Multiplizierer maximiert werden und alle Dividierer minimiert werden, um die LLRs zu einer Sättigung für den ausgewählten Decodierer/MCS zu zwingen.

In Block 1806 wird ein LLR-Bitbreitenwert für den ausgewählten Decodierer/MCS basierend auf dem LLR-Sättigungswert bestimmt. Der Bitbreitenwert wird ausgewählt, um eine Sättigung zu vermeiden.

In Block 1808 wird eine Zielperformanz für den ausgewählten Decodierer/MCS aus dem Speicher 1304 erhalten. Zum Beispiel wird die Zielperformanz 1308 aus dem Speicher 1304 erhalten.

In Block 1808 wird eine Performanzmetrik für den ausgewählten Decodierer/MCS erhalten. Zum Beispiel bestimmt die Performanzmetrikschaltung 1306 eine Performanzmetrik für den ausgewählten Decodierer/MCS durch das Analysieren von decodierten Daten 252. In einer Ausführungsform ist die Performanzmetrik ein BLER-Wert.

In Block 1812 wird ein Maschinelles-Lernen-Algorithmus durchgeführt, um die Weich-Entmapping-Parameter für ein Verschieben der Performanzmetrik zu der Zielperformanz einzustellen. In einer Ausführungsform führt das MLC 250 den Maschinelles-Lernen-Algorithmus 1314 basierend auf einem Verstärkungslernprozess durch, um die aktualisierten Parameter 256 für das Erzielen der gewünschten Zielperformanz zu erzeugen. Die bestimmten Weich-Entmapper-Parameter werden zu Block 1714 gegeben, wo sie in der Parametertabelle 1310 gespeichert werden.

Das Verfahren 1800 führt also einen Maschinelles-Lernen-Algorithmus für eine Optimierung der Performanz gemäß beispielhaften Ausführungsformen eines Decodierersystems durch. Es ist zu beachten, dass Operationen des Verfahrens 1800 modifiziert, hinzugefügt, weggelassen, in eine andere Reihenfolge gebracht oder auf andere Weise geändert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird.

19 ist ein Blockdiagramm, das ein Verarbeitungssystem 1900 mit einer beispielhaften Ausführungsform eines Decodierersystems 1930 zeigt, das eine Maschinelles-Lernen-Schaltung enthält, die Weich-Entmapping-Parameter für das Erreichen eines Performanzziels für ausgewählte Decodierer einstellt. Zum Beispiel enthält das Decodierersystem 1930 die Maschinelles-Lernen-Schaltung 250 von 2. Dem Fachmann sollte deutlich sein, dass auch andere alternative Computersystemarchitekturen verwendet werden können.

Das System 1900 umfasst eine Verarbeitungseinheit 1901, einen Schnittstellenbus 1912 und eine Eingabe/Ausgabe (E/A)-Einheit 1920. Die Verarbeitungseinheit 1901 enthält einen Prozessor 1902, einen Hauptspeicher 1904, einen Systembus 1911, eine statische Speichereinrichtung 1906, eine Bussteuereinheit 1909, einen Massenspeicher 1908 und das Decodierersystem 1930. Der Bus 1911 wird verwendet, um Informationen zwischen verschiedenen Komponenten und dem Prozessor 1902 für eine Datenverarbeitung zu übertragen. Der Prozessor 1902 kann zum Beispiel ein Universalprozessor, ein eingebetteter Prozessor oder Mikroprozessor wie etwa ein eingebetteter ARM®-Prozessor, ein Intel® Core™2 Duo, Core™2 Quad, Xeon® oder Pentium™-Mikroprozessor, ein Prozessor aus der AMD®-Familie, ein eingebetteter MIPS®-Prozessor oder ein Power PC™-Mikroprozessor sein.

Der Hauptspeicher 1904, der mehrere Ebenen von Cachespeichern umfassen kann, speichert häufig verwendete Daten und Befehle. Der Hauptspeicher 1904 kann ein RAM (Direktzugriffspeicher), ein MRAM (magnetischer RAM) oder ein Flash-Speicher sein. Der statische Speicher 1906 kann ein ROM (Nur-Lese-Speicher) sein, der mit dem Bus 1911 gekoppelt ist, um statische Informationen und/oder Befehle zu speichern. Die Bussteuereinheit 1909 ist mit Bussen 1911-1912 gekoppelt und steuert, welche Komponente, wie etwa der Hauptspeicher 1904 oder der Prozessor 1902, den Bus verwenden kann. Der Massenspeicher 1908 kann eine magnetische Disk, ein SSD (Solid-State Drive), eine optische Disk, ein Festplattenlaufwerk, eine Diskette, eine CD-ROM und/oder ein Flash-Speicher für das Speichern von großen Datenmengen sein.

Die E/A-Einheit 1920 enthält in einem Beispiel eine Anzeigeeinrichtung 1921, eine Tastatur 1922, eine Cursorsteuereinrichtung 1923 und eine Kommunikationseinrichtung 1929. Die Anzeigeeinrichtung 1921 kann eine Flüssigkristalleinrichtung, ein Flachbildschirm, eine Kathodenstrahlröhre (CRT), ein Berührungsbildschirm oder eine andere geeignete Anzeigeeinrichtung sein. Die Anzeige 1921 projiziert oder zeigt grafische Bilder oder Fenster an. Die Tastatur 1922 kann eine herkömmliche alphanumerische Eingabeeinrichtung für das Kommunizieren von Informationen zwischen dem Computersystem 1900 und Bedienern sein. Ein anderer Typ von Benutzereingabeeinrichtung ist eine Cursorsteuereinrichtung 1923 wie etwa eine Maus, eine Berührungsmaus, ein Trackball oder ein anderer Typ von Cursor für das Kommunizieren von Informationen zwischen dem System 1900 und Benutzern.

Die Kommunikationseinrichtung 1929 ist mit dem Bus 1912 gekoppelt, um auf Informationen von fernen Computern oder Servern über ein WAN zuzugreifen. Die Kommunikationseinrichtung 1929 kann ein Modem, einen Router oder eine Netzwerkschnittstelleneinrichtung oder andere ähnliche Einrichtungen, die eine Kommunikation zwischen dem Computer 1900 und dem Netzwerk bewerkstelligen, enthalten. Gemäß einem Aspekt ist die Kommunikationseinrichtung 1929 für das Durchführen von drahtlosen Funktionen konfiguriert. Alternativ dazu können das Decodierersystem 1930 und die Kommunikationseinrichtung 1929 ein Kategorisieren und Entwürfeln von Ressourcenelementen, ein Kombinieren, ein Decodieren und Maschinelles-Lernen-Optimierungsfunktionen gemäß Ausführungsformen der vorliegenden Erfindung durchführen.

Das Decodierersystem 1930 ist gemäß einem Aspekt mit dem Bus 1911 gekoppelt und konfiguriert zum Durchführen eines Decodierens und eines maschinellen Lernens und von Optimierungsfunktionen auf empfangenen Uplink-Kommunikationen wie oben beschrieben für das Verbessern der gesamten Empfängerperformanz. In einer Ausführungsform umfasst das Decodierersystem 1930 Hardware, Firmware oder eine Kombination aus Hardware und Firmware.

In einer Ausführungsform wird eine Vorrichtung vorgesehen, die Mittel für das Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses für das Erzeugen von LLR (Log-Likelihood-Ratio)-Werten und in einer Ausführungsform den Weich-Entmapper 216 umfasst. Die Vorrichtung umfasst auch Mittel zum Decodieren der LLRs, um decodierte Daten zu erzeugen, und umfasst in einer Ausführungsform das Decodierersystem 156. Die Vorrichtung umfasst auch Mittel zum Identifizieren eines Zielperformanzwerts, Mittel zum Bestimmen einer Performanzmetrik aus den decodierten Daten und Mittel zum Durchführen eines Maschinelles-Lernen-Algorithmus, der dynamisch die Weich-Entmapping-Parameter für das Verschieben der Performanzmetrik zu dem Zielperformanzwert einstellt, und umfasst in einer Ausführungsform die Maschinelles-Lernen-Schaltung 250.

Es wurden bestimmte Ausführungsformen der vorliegenden Erfindung beschrieben und gezeigt, wobei der Fachmann auf der Grundlage der hier gegebenen Lehren verschiedene Änderungen und Modifikationen vornehmen kann, ohne dass deshalb der durch die beigefügten Ansprüche definierte Erfindungsumfang verlassen wird.

ZITATE ENTHALTEN IN DER BESCHREIBUNG

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.

Zitierte Patentliteratur

US 62975080 [0001]

Claims

Verfahren, umfassend: Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses zum Erzeugen von LLR (Log-Likelihood-Ratio)-Werten, Decodieren der LLRs, um decodierte Daten zu erzeugen, Identifizieren eines Zielperformanzwerts, Bestimmen einer Performanzmetrik aus den decodierten Daten, und Durchführen eines Maschinelles-Lernen-Algorithmus, der dynamisch die Weich-Entmapping-Parameter einstellt, um die Performanzmetrik zu dem Zielperformanzwert zu verschieben.
Verfahren nach Anspruch 1, wobei die Ressourcenelemente aus in einer NR (New Radio)-Uplink-Sendung empfangenen Symbolen abgeleitet werden.
Verfahren nach Anspruch 1, das weiterhin das Ausgeben der decodierten Daten umfasst.
Verfahren nach Anspruch 1, wobei die Weich-Entmapping-Parameter einen Modulationsskalierungswert (MOD_SCALE), einen ersten Verschiebungswert (RSFT1), einen zweiten Verschiebungswert (RSFT2), einen LLR-Versatzwert und einen LLR-Bitbreitenwert umfassen.
Verfahren nach Anspruch 4, wobei die Operation zum Durchführen des Maschinelles-Lernen-Algorithmus das Einstellen der Weich-Entmapping-Parameter für das Bestimmen eines LLR-Sättigungspegels umfasst.
Verfahren nach Anspruch 5, wobei die Operation zum Einstellen das Verwenden des LLR-Sättigungspegels für das Bestimmen eines ausgewählten LLR-Bitbreitenwerts umfasst.
Verfahren nach Anspruch 6, wobei die Operation zum Durchführen des Maschinen-Lernen-Algorithmus das Durchführen des Maschinelles-Lernen-Algorithmus für das Aktualisieren der Weich-Entmapping-Parameter basierend auf dem ausgewählten LLR-Bitbreitenwert umfasst.
Verfahren nach Anspruch 7, wobei die Operation zum Durchführen des Maschinelles-Lernen-Algorithmus das Durchführen des Maschinelles-Lernen-Algorithmus in einem iterativen Prozess für das Aktualisieren der Weich-Entmapping-Parameter, bis die Performanzmetrik die Zielperformanz erreicht, umfasst.
Vorrichtung, umfassend: einen Soft-Entmapper, der konfiguriert ist zum Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses zum Erzeugen von LLR (Log-Likelihood-Ratio)-Werten, einen Decodierer, der konfiguriert ist zum Decodieren von Daten aus den LLRs, und eine Maschinelles-Lernen-Schaltung, die konfiguriert ist zum: Identifizieren eines Zielperformanzwerts, Bestimmen einer Performanzmetrik aus den decodierten Daten, und Durchführen eines Maschinelles-Lernen-Algorithmus, der dynamisch die Weich-Entmapping-Parameter einstellt, um die Performanzmetrik zu dem Zielperformanzwert zu verschieben.
Vorrichtung nach Anspruch 9, wobei die Ressourcenelemente aus in einer NR (New Radio)-Uplink-Sendung empfangenen Symbolen abgeleitet werden.
Vorrichtung nach Anspruch 9, wobei der Decodierer die decodierten Daten, die in die Maschinelles-Lernen-Schaltung eingegeben werden, ausgibt.
Vorrichtung nach Anspruch 9 wobei die Weich-Entmapping-Parameter einen Modulationsskalierungswert (MOD_SCALE), einen ersten Verschiebungswert (RSFT1), einen zweiten Verschiebungswert (RSFT2), einen LLR-Versatzwert und einen LLR-Bitbreitenwert umfassen.
Vorrichtung nach Anspruch 12, wobei die Maschinelles-Lernen-Schaltung die Weich-Entmapping-Parameter für das Bestimmen eines LLR-Sättigungspegels einstellt.
Vorrichtung nach Anspruch 13, wobei die Maschinelles-Lernen-Schaltung den LLR-Sättigungspegel für das Bestimmen eines ausgewählten LLR-Bitbreitenwerts verwendet.
Vorrichtung nach Anspruch 14, wobei die Maschinelles-Lernen-Schaltung den Maschinelles-Lernen-Algorithmus für das Aktualisieren der Weich-Entmapping-Parameter basierend auf dem ausgewählten LLR-Bitbreitenwert durchführt.
Vorrichtung nach Anspruch 15, wobei der Maschinelles-Lernen-Algorithmus einen iterativen Prozess für das Aktualisieren der Soft-Entmapping-Parameter, bis die Performanzmetrik die Zielperformanz erreicht, durchführt.
Vorrichtung, umfassend: Mittel zum Weich-Entmappen von Ressourcenelementen basierend auf Weich-Entmapping-Parametern als Teil eines Prozesses zum Erzeugen von LLR (Log-Likelihood-Ratio)-Werten, Mittel zum Decodieren der LLRs, um decodierte Daten zu erzeugen, Mittel zum Identifizieren eines Zielperformanzwerts, Mittel zum Bestimmen einer Performanzmetrik aus den decodierten Daten, und Mittel zum Durchführen eined Maschinelles-Lernen-Algorithmus, der die Weich-Entmapping-Parameter dynamisch einstellt, um die Performanzmetrik zu dem Zielperformanzwert zu verschieben.
Vorrichtung nach Anspruch 17, wobei die Weich-Entmapping-Parameter einen Modulationsskalierungswert (MOD_SCALE), einen ersten Verschiebungswert (RSFT1), einen zweiten Verschiebungswert (RSFT2), einen LLR-Versatzwert und einen LLR-Bitbreitenwert umfassen.
Vorrichtung nach Anspruch 18, wobei die Mittel zum Durchführen des Maschinelles-Lernen-Algorithmus die Weich-Entmapping-Parameter basierend auf einem ausgewählten LLR-Bitbreitenwert aktualisieren.
Vorrichtung nach Anspruch 19, wobei die Mittel zum Durchführen des Maschinelles-Lernen-Algorithmus einen iterativen Prozess zum Aktualisieren der Weich-Entmapping-Parameter, bis die Performanzmetrik die Zielperformanz erreicht, durchführen.