DE102020129135B3

DE102020129135B3 - Verfahren und System zum Verwenden eines Hochgeschwindigkeitsbusses in einer Wechselstrombatterie

Info

Publication number: DE102020129135B3
Application number: DE102020129135.3A
Authority: DE
Inventors: Daniel Simon; Eduard Specht; Christian Korte; Stepan Matejka
Original assignee: Dr Ing HCF Porsche AG
Current assignee: Dr Ing HCF Porsche AG
Priority date: 2020-11-05
Filing date: 2020-11-05
Publication date: 2022-01-05
Anticipated expiration: 2040-11-06

Abstract

Die Erfindung betrifft ein Verfahren zum Verwenden eines Hochgeschwindigkeitsbusses einer Wechselstrombatterie, bei welchem die mit einer Traktionsmaschine verbundene Wechselstrombatterie einen HSB mit mindestens einem HSB-Befehlskanal einen Zentralkontroller mit einem HSB-Sendemodul, und eine Mehrzahl an in mindestens einem Strang angeordneten Batteriemodulen, welche jeweilig eine Modulsteuerung mit einem HSB-Empfangsmodul und mehrere Leistungshalbleiterschalter mit einer Mehrzahl an von der Modulsteuerung gesteuerten Schaltzuständen aufweisen, umfasst, wobei in dem mindestens einen Strang an Batteriemodulen ein jeweiliger HSB-Befehlskanal angeordnet wird, wobei der Zentralkontroller und die jeweilige Modulsteuerung jeweilig eine Hardware-programmierbare Prozessoreinheit mit mindestens einem Mikroprozessorkern aufweisen, wobei zur Steuerung der Batteriemodule über den HSB auf der Prozessoreinheit des Zentralkontrollers ein Zentralkontroller-Steuerprogramm und auf der Prozessoreinheit der jeweiligen Modulsteuerungen ein Modul-Steuerprogramm konfiguriert wird, wobei durch das Zentralkontroller-Steuerprogramm ein Zentralkontroller-Zustandsautomat und durch das Modul-Steuerprogramm ein jeweiliger Batteriemodul-Zustandsautomat realisiert wird, wobei ausgehend von dem Zentralkontroller die jeweiligen eines jeweiligen Stranges über den jeweiligen HSB-Befehlskanal in einer unidirektionalen Datenübertragung konnektiert werden, Ferner wird ein System, auf dem das Verfahren ausgeführt wird, vorgestellt.

Description

Die vorliegende Erfindung betrifft ein Verfahren zu einem Hochgeschwindigkeitsbus einer Wechselstrombatterie, wobei der Hochgeschwindigkeitsbus zwischen einem Zentralkontroller und Batteriemodulen der Wechselstrombatterie angeordnet ist. Ferner wird ein System, auf dem das Verfahren ausgeführt wird, vorgestellt.
Zur Energieversorgung eines Traktionsmotors eines Elektrofahrzeuges werden Wechselrichter eingesetzt, welche eine Gleichspannung einer Traktionsbatterie in eine gewünschte Wechselspannung umsetzen. Eine Weiterentwicklung herkömmlicher fest verdrahteter Batterien stellen moderne Wechselrichter dar, bspw. gebildet durch modulare Multilevelkonverter, bei denen mehrere elektrisch verbundene Module, die jeweils mindestens einen Energiespeicher und mehrere Halbleiterschalter zum Verschalten der Energiespeicher zwischen den Modulen aufweisen, in mindestens einem Modulstrang angeordnet sind. Durch eine dynamische Verschaltung kann so aus einer Gleichspannung der Energiespeicher eine Wechselspannung bspw. zum Betreiben einer elektrischen Maschine erzeugt werden. Ein Beispiel stellt der von R. Marquardt in der Druckschrift US 2018/0109202 A1 offenbarte modulare Multilevelkonverter, auch als MMC oder M2C abgekürzt, dar. Meist steuert ein zentrales Steuergerät die jeweilige Verschaltung der Module.
Bei Auftreten eines Fehlers, bspw. eines Kabelbruchs innerhalb der Wechselstromversorgung, muss das Traktionssystem in einen sicheren Zustand versetzbar sein. Eine solche Aufgabe kann bspw. von einer Steuerung des Traktionssystems, insbesondere einer Steuerung der Wechselstrombatterie, übernommen werden, da diese Steuerung mit allen Batteriemodulen direkt in Kontakt steht.
Die Druckschrift US 2012/0105001 A1 offenbart ein Batteriemanagementsystem, bei dem ein erster Prozessor Batteriezellengruppen überwacht, ein zweiter Prozessor die Batteriezellengruppen betreffende Daten sammelt, und eine dritte Recheneinheit spezifische Daten an Steuereinheiten außerhalb der Batterie, bspw. einem Ladegerät, weitergibt.
In der US-amerikanischen Druckschrift US 2013/0110653 A1 wird ein Ladesystem beschrieben, bei dem ein Ladegerät mit einer Energiespeichervorrichtung koppelbar ist, um einen Ladevorgang durchzuführen. Mit dem Ladevorgang einhergehende Kosten werden einem Benutzer zur Genehmigung dargestellt und der Ladevorgang abhängig von dieser Genehmigung gestaltet. Alle Komponenten des Ladesystems sind dabei über ein Kommunikationssystem miteinander verbunden.
In der Druckschrift US 2016/0362013 A1 umfasst ein Fahrzeug eine Traktionsbatterie, welche dazu konfiguriert ist, an ein von einem Netzmanagementsystem gesteuertes Stromnetz gekoppelt zu werden. Außerdem weist das Fahrzeug ein Steuergerät auf, welches die Aufladung der Traktionsbatterie steuert und Lasten durch im Fahrzeug angeordnete Geräte aktuiert.
Mit wachsender Zahl an Modulen bzw. Schaltern in den Modulen steigt auch die Vielzahl an Steuersignalen, ausgesendet von der Steuerung der Traktionsbatterie, um eine jeweilig gewünschte Verschaltung umzusetzen. Standardmäßig wird die Traktionsmaschine bei einigen tausend Umdrehungen pro Minute betrieben, wodurch sich die Schaltzeiten der Batteriemodule zum Erzeugen einer möglichst sinusförmigen Wechselspannung schnell im Mikrosekundenbereich befinden. Die Steuersignale an die jeweiligen Schalter müssen diese jedoch in Echtzeit erreichen, und zwar nicht nur die jeweiligen Schalter eines Moduls, sondern auf allen Modulen gleichzeitig, da ansonsten nachteilig eine Verlustleistung ansteigt.
Vor diesem Hintergrund ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zu einem Kommunikationssystem vorzustellen, welches Hochgeschwindigkeitsübertragungsraten zwischen einer Steuerung einer modularen Wechselstrombatterie und deren Batteriemodule gewährleistet. Dabei soll sichergestellt sein, dass die Wechselstrombatterie im Fehlerfall schnellstmöglich in einen sicheren Zustand versetzt werden kann. Ferner soll ein System, auf dem das Verfahren ausgeführt wird, vorgestellt werden.
Zur Lösung der voranstehend genannten Aufgabe wird ein Verfahren zum Verwenden eines Hochgeschwindigkeitsbusses einer Wechselstrombatterie vorgeschlagen, bei welchem die mit einer Traktionsmaschine verbundene Wechselstrombatterie einen Hochgeschwindigkeitsbus mit mindestens einem Hochgeschwindigkeitsbus-Befehlskanal, einen Zentralkontroller mit einem Hochgeschwindigkeitsbus-Sendemodul, und eine Mehrzahl an in mindestens einem Strang angeordneten Batteriemodulen, welche jeweilig eine Modulsteuerung mit einem Hochgeschwindigkeitsbus-Empfangsmodul und mehrere Leistungshalbleiterschalter mit einer Mehrzahl an von der Modulsteuerung gesteuerten Schaltzuständen aufweisen, umfasst. Bei dem Hochgeschwindigkeitsbus-Sendemodul und dem Hochgeschwindigkeitsbus-Empfangsmodul kann es sich bspw. um ein Software-Programm oder ein Software-Unterprogramm (Subroutine) handeln, welche auf einem Prozessor ausgeführt werden. Gegebenenfalls kann ein solches Modul auf einem eigenen Chip (bspw. ASIC, FPGA, CPLD) als separates elektronisches Bauteil ausgeführt sein. In dem mindestens einen Strang an Batteriemodulen wird ein jeweiliger Hochgeschwindigkeitsbus-Befehlskanal angeordnet. Der Zentralkontroller und die jeweilige Modulsteuerung weisen jeweilig eine Hardware-programmierbare Prozessoreinheit mit mindestens einem Mikroprozessorkern auf. Zur Steuerung der Batteriemodule über den Hochgeschwindigkeitsbus wird auf der Prozessoreinheit des Zentralkontrollers ein Zentralkontroller-Steuerprogramm und auf der Prozessoreinheit der jeweiligen Modulsteuerungen ein Modul-Steuerprogramm konfiguriert. Durch das Zentralkontroller-Steuerprogramm wird ein Zentralkontroller-Zustandsautomat realisiert und durch das Modul-Steuerprogramm wird ein jeweiliger Batteriemodul-Zustandsautomat realisiert. Ausgehend von dem Zentralkontroller werden die jeweiligen Batteriemodule eines jeweiligen Stranges über den jeweiligen Hochgeschwindigkeitsbus-Befehlskanal in einer unidirektionalen Datenübertragung konnektiert, indem von dem Zentralkontroller-Steuerprogramm durch mindestens ein Strang-Nachrichtenpaket der jeweilige Schaltzustand für alle Batteriemodule des mindestens einen Stranges vorgegeben wird, indem von dem Sendemodul des Zentralkontrollers mit einer vorgegebenen Übertragungsfrequenz das mindestens eine Strang-Nachrichtenpaket gesendet wird, indem von dem Empfangsmodul der Modulsteuerung des jeweiligen Batteriemoduls das mindestens eine Strang-Nachrichtenpaket empfangen wird, und indem von dem jeweiligen Modul-Steuerprogramm der von dem mindestens einen Strang-Nachrichtenpaket umfasste und auf das jeweilige Batteriemodul bezogene Schaltzustand in Schaltstellungen der Leistungshalbleiterschalter des jeweiligen Batteriemoduls umgesetzt wird.
Für eine Ansteuerung der Wechselstrombatterie, die zeitlich und vom jeweiligen Zustand abhängig koordiniert werden muss, ist eine programmtechnische Hardware-Umsetzung gemäß dem erfindungsgemäßen Verfahren vorteilhaft, da Anpassungen im Zustandsautomaten an ein programmtechnisch gesteuertes Fahrzeuggesamtsystem und/oder eine programmtechnisch gesteuerte Wechselstrombatterie, etwa einen modularen Multilevelkonverter mit serieller und paralleler Konnektivität, bspw. beschrieben in „Goetz, S.M.; Peterchev, A.V.; Weyh, T.,„Modular Multilevel Converter With Series and Parallel Module Connectivity: Topology and Control, IEEE Transactions on Power Electronics, vol.30, No.1, S. 203-215, 2015. DOI: 10.1109/TPEL.2014.2310225, einfach, unkompliziert und rein programmtechnisch vorgenommen werden können. Die Hardware-programmierbare Prozessoreinheit ist vorteilhaft vollständig testbar, so dass falsche Ansteuerungen durch Testreihen im Vorfeld ausgeschlossen werden können. Damit werden Sicherheitsanforderungen an ein gesteuertes Traktionssystem durch Gefahren- und Risikoanalysen sowie an die funktionale Sicherheit erfüllt.
Der Zentralkontroller gibt eine genaue Konfiguration der jeweiligen Schaltstellungen in einem jeweiligen Modul vor, kommuniziert aber diese jeweilige Konfiguration mit all ihren einzelnen Schalterstellungen nicht an die jeweiligen Module, sondern sendet lediglich den jeweiligen Schaltzustand an das jeweilige Modul. Damit wird vorteilhaft der pro Schalttakt zu bewältigende Kommunikationsaufwand minimiert und durch diesen geringeren Kommunikationsaufwand eine sichere Umsetzung gewährleistet, da ein höherer Kommunikationsaufwand immer auch eine größere Fehlerquelle darstellt und bspw. eine Fehlansteuerung zweier benachbarter Module gegebenenfalls eine Schaltkombination mit einem direkten Kurzschluss zur Folge haben kann.
Die durch die jeweiligen Schaltstellungen der Leistungshalbleiterschalter des jeweiligen Moduls sich ergebenden Schaltzustände bestimmen, wie der vom jeweiligen Modul umfasste mindestens eine Energiespeicher mit den weiteren Energiespeichern des Multilevelkonverters verschaltet ist. Im Zentralkontroller bildet ein Scheduler aus den möglichen Modulschaltzuständen für ein ihm von einem Modulator quantisiertes und übergebenes Spannungslevel einen Gesamtschaltzustand, der durch die jeweiligen Modulschaltzustände definiert ist bzw. sein kann. Die Schaltzustände lauten: „seriell-plus“ für serielle Verschaltung mit positiver Polarität, „seriell-minus“ für serielle Verschaltung mit negativer Polarität, „parallel“ für parallele Verschaltung, „bypass-plus“ für Umgehung des Energiespeichers mit positiver Polarität, „bypass-minus“ für Umgehung des Energiespeichers mit negativer Polarität und „passiv“ für alle Schalter in einem geöffneten Zustand. Dabei bedeutet die positive bzw. negative Polarität, welche Polarität zweier Anschlüsse auf einer ersten Seite des Moduls auf zwei Anschlüsse auf einer zweiten Seite des Moduls durchgeschaltet wird. Beim Bypass mit einer Energiespeicherumgehung ist dies gleichbedeutend mit Durchschaltung über eine Hochvoltseite oder eine Niedervoltseite von in Halbbrücken angeordneten Leistungshalbleiterschaltern.
Ein mögliches Szenario für den Zentralkontroller bspw. bei Auftreten eines Abbruchfehlers stellt sich wie folgt dar, wobei es bspw. zwei sichere Zustände gibt und die Batteriemodule in einen dieser sicheren Zustände durch Ausführung des erfindungsgemäßen Verfahrens versetzt werden können. Zum ersten kann die Wechselstrombatterie ausgeschaltet sein oder sich noch in einem BOOT-Vorgang befinden, d.h. der Zustandsautomat auf dem Zentralkontroller ist noch nicht in einem Zustand IDLE angekommen. In diesem Fall sind alle Batteriemodule entweder noch gar nicht aktiviert worden oder aber sie haben noch keinen RUN-Befehl per HSB_CMD erhalten, d.h. sie sind automatisch in einem logischen Zustand PASSIV, womit sich alle Schalter, welche bspw. durch MOSFETs gebildet sind, im nichtleitenden Zustand befinden. Zum zweiten kann die Wechselstrombatterie bereits gebootet sein und im Zustand IDLE angekommen sein oder im Motor-Betrieb hat eine Notabschaltung stattgefunden. Daraufhin würden alle Batteriemodule in den Zustand BYPASS- mit den Schaltzuständen „bypass-minus“ wechseln und die Schütze entsprechend angesteuert werden. Der erreichte sichere Zustand wird dann durch einen Befehl zu einem Herunterfahren des Zentralkontrollers verlassen, um anschließend auf einen Nutzereingriff zu warten. Der Nutzer kann mit einem Power-On-Reset-Befehl einen Neustart veranlassen. Dies kann bspw. über einen wakeupfähigen CAN-Transceiver erreicht werden, wobei dieser CAN-Transceiver über eine beliebige CAN-Botschaft die Versorgungsspannung des Zentralkontrollers aktiviert, was wiederum den BOOT-Vorgang auslöst.
In einer Ausführungsform des erfindungsgemäßen Verfahrens wird als die Hardware-programmierbare Prozessoreinheit ein FPGA gewählt und der Zustandsautomat wird durch das Steuerprogramm auf dem mindestens einen Mikroprozessorkern realisiert. Das FPGA steht als Abkürzung für ein „Field Programmable Gate Array“, zu Deutsch „betriebsbezogen programmierbare Gatter-Anordnung“. Auf einem FPGA ist bspw. zu einem Start des die erfindungsgemäße Schützansteuerung aufweisenden Elektrofahrzeuges eine jeweilige Prozessor-Programmierung konfigurierbar, welche als Hardware-Umsetzung gilt und entsprechend sicher ausführbar ist. Zu Betriebsbeginn wird das Steuerprogramm durch einen Programmlader auf der Hardware-programmierbaren Prozessoreinheit konfiguriert. Der die Hardware-programmierbare Prozessoreinheit jeweilig neu beim Betriebsstart mit dem Steuerprogramm versorgende Programmlader kann bspw. ein First Stage Boot Loader, abgekürzt als FSBL und deutsch „Erststufen-Startprogramm-Lader“ sein.
In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird der Hochgeschwindigkeitsbus über RS485-Schnittstellen konnektiert. Hierbei wird vorteilhaft gemäß ISO-OSI der physical Layer (auch „Layer 1“) des RS485-Standards, d.h. differentielle Datenübertragung, genutzt.
In einer noch weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird zusätzlich zum jeweiligen Hochgeschwindigkeitsbus-Befehlskanal zwischen dem Zentralkontroller und den jeweiligen Batteriemodulen des mindestens einen Stranges eine jeweilige Fehlerschleife angeordnet. Durch die zusätzlich angeordnete jeweilige Fehlerschleife und den jeweiligen unidirektionalen Hochgeschwindigkeitsbus-Befehlskanal wird vorteilhaft eine Redundanz für eine Notfall-Abschaltung bei Auftreten eines Abbruchfehlers geschaffen. Zusätzlich dient die jeweilige Fehlerschleife auch als Rückkanal, ob ein über den Hochgeschwindigkeitsbus-Befehlskanal versendeter HSB-CMD fehlerfrei oder fehlerhaft ausgeführt wurde. Um dies zu übermitteln bildet die Fehlerschleife vorteilhaft eine kürzest mögliche Latenz von weniger als 1 Mikrosekunde. Sollte ein Batteriemodul einen Fehler signalisieren, behalten alle Batteriemodule auf der gleichen Phase (im gleichen Strang) die letzte gültige Schalterstellung bei, da sonst möglicherweise ein Kurzschluss geschaltet werden könnte. Bei einer vorbestimmten Zahl von drei Fehlern in Folge erkennt das Sendemodul diesen Fehler und leitet eine Notabschaltung ein. Die vorbestimmbare Zahl an Fehlern wird abgewogen zwischen einem Vorteil kurzer Latenz und einer gewissen Toleranz gegenüber Übertragungsfehlern, welche insbesondere in einer stark gestörten Umgebung gehäuft auftreten.
Eine wichtige Funktion bei der Ausführung des erfindungsmäßen Verfahrens nimmt im Zentralkontroller das Sendemodul ein, welches das jeweilige Strang-Nachrichtenpaket über den Hochgeschwindigkeitsbus, auch als HSB abgekürzt, kommuniziert, und im Folgenden als HSB_CMD_TX bezeichnet ist. Das jeweilige Strang-Nachrichtenpaket gibt es auf jeder Phase und der HSB_CMD_TX-IP sorgt dafür, dass dieses Nachrichtenpaket zur gleichen Zeit und mit der identischen Geschwindigkeit ausgesendet wird, so dass dies auch auf allen Batteriemodulen zur gleichen Zeit (innerhalb eines Toleranzbereichs) ankommt. Auf den Batteriemodulen wird eine Zeit von weniger als einer Mikrosekunde eingeräumt um den korrekten Empfang zu prüfen und sicherzustellen, dass die Fehlerschleife überwacht wurde, bevor letztlich die übertragene Schalterstellung auf allen Batteriemodulen quasi gleichzeitig geschalten wird. Der Toleranzbereich ergibt sich bspw. aus einer von einem 33 MHz Quartz resultierenden Ungenauigkeit und ggf. einem Jitter von ein bis zwei Takten auf dem FPGA, der bspw. mit 100 MHz taktet, woraus sich für dieses Beispiel ein Zeitrahmen von weniger oder gleich 20 Nanosekunden ergibt. So kann das HSB_CMD_TX die Fehlerschleife auf etwaiges Auftreten eines Triggers, der den Abbruchfehler anzeigt, überwachen. Der Trigger kann bspw. durch einen Spannungsabfall in der Fehlerschleife angezeigt sein, bspw. durch Unterbrechung (Öffnung eines Schalters) der im fehlerfreien Fall eine Spannung aufweisenden Fehlerschleife, wobei der Schalter durch einen Sensor gesteuert ist. Allerdings ist zu unterscheiden ob der HSB irgendwo unterbrochen wurde (ein Busabschluss also fehlt) oder ob ein Batteriemodul einen Fehler erkannt hat und deshalb die Fehlerschleife aktiv low treibt. Dies wird für jede Phase separat durchgeführt und überprüft. Hierzu stellt HSB_CMD_TX der Hardware-programmierbaren Prozessoreinheit einen jeweiligen Eingang für die Fehlerschleife des mindestens einen Stranges zur Verfügung. Weiterhin kann HSB_CMD_TX der Hardware-programmierbaren Prozessoreinheit einen Triggersignal-Eingang für weitere Überwachungen und/oder eine Software-Schnittstelle zu dem mindestens einen Mikroprozessorkern als weiteren Trigger-Eingang bereitstellen. Sollte einer der voranstehenden Triggersignal-Eingänge den Abbruchfehler anzeigen, so würde in einer Strang-Nachricht des HSB_CMD_TX (an alle Batteriemodule) ein sogenanntes Abbruchfehler-Bit gesetzt werden, so dass alle Batteriemodule gleichzeitig in den Schaltzustand „Bypass“ wechseln. Falls der Abbruchfehler in einem einzelnen Strang von mehreren Strängen (bspw. drei beim Drehstrom) an Batteriemodulen auftritt, so ist dadurch ein Mechanismus aufgezeigt, wie ein Abbruchfehler in dem einzelnen Strang zu einem sicheren Betriebszustand der Wechselstrombatterie in allen Strängen gespiegelt werden kann.
Dieser Mechanismus kann bspw. wie folgt ausgeführt sein: Sendemodulseitig ist eine Anzahl an Kommunikationszyklen mit aktivem Fehler konfigurierbar (bspw. auf drei gesetzt). Hierüber lässt sich bspw. eine maximale Latenz bis zu einem aktiven Kurzschluss steuern bzw. einstellen. Sollte empfangsmodulseitig ein Batteriemodul einen Fehler erkennen, so signalisiert dieses Batteriemodul den Fehler über die Fehlerschleife allen anderen Batteriemodulen auf der gleichen Phase. Als Folge behalten alle Batteriemodule den zuletzt gültigen Zustand bei. Das Batteriemodul, welches den Fehler anzeigt nimmt diesen Fehlerzustand anschließend wieder zurück. Damit das aber nicht endlos so weitergeht, überwacht jedes Batteriemodul noch die Anzahl an aufeinanderfolgenden Fehler. Auch dieses ist parametrierbar und vorteilhaft auf drei eingestellt, d. h. sobald ein Batteriemodul drei Fehler in Folge detektiert hat, so wird die Fehlerschleife von diesem Modul dauerhaft low getrieben. Genau dieser Zustand wird im HSB_CMD_TX erkannt und der Fehler wird von einer Phase auf die anderen Phasen gespiegelt.
Umgekehrt führt auch ein Interrupt am Mikroprozessorkern zu einem gleichen Verhalten wie bei Auftreten eines Abbruchfehlers und die Wechselstrombatterie wird in einen sicheren Betriebszustand überführt, wobei bspw. auch ein auf dem Mikroprozessorkern realisierter Zustandsautomat in einen Fehlerzustand gesteuert wird. Optional kann dieser gegen ein Wiedereinschalten gesichert werden, so dass ein Neustart erforderlich ist.
Eine weitere wichtige Funktion bei der Ausführung des erfindungsmäßen Verfahrens nimmt in jedem Batteriemodul ein in der Modulsteuerung implementiertes und einen jeweiligen Steuerbefehl über den Hochgeschwindigkeitsbus empfangendes Empfangsmodul ein, im Folgenden als HSB_CMD_RX bezeichnet. Das HSB_CMD_RX ist an den Hochgeschwindigkeitsbus angeschlossen und kann bspw. eine Broadcast-Nachricht von dem HSB_CMD_TX des Zentralkontrollers erhalten, in der ein sogenanntes Abbruchfehler-Bit gesetzt ist. Dies würde dann im jeweiligen Batteriemodul das HSB_CMD_RX an die Modulsteuerung mitteilen, welche daraufhin das jeweilige Batteriemodul in einen gesicherten Schaltzustand, bspw. „bypass-minus“, überführt. Gegebenenfalls kann auch der Schaltzustand „bypassplus“ vorteilhaft sein, jedoch ist zu beachten, dass jegliche „bypass-minus“ oder „bypass-plus“ Verschaltung nur in einem Zustand MOTOR, also bei Betrieb von Wechselstrombatterie und Traktionsmotor, von Vorteil ist. Während einem Laden kann hingegen der Zustand PASSIV eine bessere Option sein.
In einer fortgesetzt noch weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird ein Drehstrommotor durch eine Wechselstrombatterie mit drei Strängen versorgt. In jedem der drei Stränge werden der jeweilige Hochgeschwindigkeitsbus-Befehlskanal, die jeweilige Fehlerschleife und jeweilig acht Batteriemodule angeordnet. Das jeweilige Strang-Nachrichtenpaket weist ein auf die acht Batteriemodule dieser Ausführungsform angepasstes Layout auf, wobei bei einer anderen Zahl an Batteriemodulen sich ein anderes Layout ergibt. Das jeweilige Strang-Nachrichtenpaket wird in einem jeweiligen Hochgeschwindigkeitsbus-Befehlskanal bei einer Übertragungsfrequenz von 100 MHz mit einer Datenrate von 20 MSPS (abgekürzt für Mega Samples Per Second) übermittelt. Das jeweilige Strang-Nachrichtenpaket wird mit einem auf das jeweilige Batteriemodul bezogenen Schaltzustand von jeweilig drei Informationsbits, und damit bei acht Batteriemodulen mit insgesamt 24 Informations-Bit gebildet. Zusätzlich wird das jeweilige Strang-Nachrichtenpaket mit zwei Informationsbits, davon ein Fehlerbit, und mit 14 weiteren Informationsbits zu einer zyklischen Redundanzprüfung gebildet. Das jeweilige Strang-Nachrichtenpaket umfasst damit 40 Informationsbits zu einer Übermittlung. Es wird eine 8b10b-Kodierung gewählt, womit die 40 Informationsbits innerhalb von 50 Übermittlungszeichen gleichspannungsfrei übertragen werden und zusätzlich 10 Übermittlungszeichen als Präambel zur Taktsynchronisation im Empfangsmodul hinzukommen. Von einem jeweiligen Strang-Nachrichtenpaket wird eine Zeitdauer von drei Mikrosekunden eingenommen.
Alternativ ist auch denkbar, dass die Wechselstrombatterie zwei Traktionsmotoren mit jeweils zwei mal drei Strängen an Batteriemodulen versorgt, d. h. drei jeweilige Stränge sind mit einem jeweiligen Traktionsmotor verbunden.
Optional kann das jeweilige Strang-Nachrichtenpaket um 16 Informationsbits eines Reed Solomon Encoding, bspw. RS (14,10), erweitert werden. Damit wird vorteilhaft die Übertragungssicherheit erhöht. Da das jeweilige Strang-Nachrichtenpaket in diesem Fall jedoch 56 Informationsbits enthält, erhöht sich die von dem jeweiligen Strang-Nachrichtenpaket eingenommene Zeitdauer auf vier Mikrosekunden. Gegebenenfalls sind schnellere Ausführungsformen mit FPGAs oder ASICs und Transceiver für die Datenübertragung auf RS485 denkbar.
Ferner wird ein System zum Verwenden eines Hochgeschwindigkeitsbusses einer Wechselstrombatterie bereitgestellt, bei welchem die mit einer Traktionsmaschine verbundene Wechselstrombatterie einen Hochgeschwindigkeitsbus mit mindestens einem Hochgeschwindigkeitsbus-Befehlskanal, einen Zentralkontroller mit einem Hochgeschwindigkeitsbus-Sendemodul, und eine Mehrzahl an in mindestens einem Strang angeordneten Batteriemodulen, welche jeweilig eine Modulsteuerung mit einem Hochgeschwindigkeitsbus-Empfangsmodul und mehrere Leistungshalbleiterschalter mit einer Mehrzahl an von der Modulsteuerung gesteuerten Schaltzuständen aufweisen, umfasst. In dem mindestens einen Strang an Batteriemodulen ist ein jeweiliger Hochgeschwindigkeitsbus-Befehlskanal angeordnet. Der Zentralkontroller und die jeweilige Modulsteuerung weisen jeweilig eine Hardware-programmierbare Prozessoreinheit mit mindestens einem Mikroprozessorkern auf, wobei zur Steuerung der Batteriemodule über den Hochgeschwindigkeitsbus auf der Prozessoreinheit des Zentralkontrollers ein Zentralkontroller-Steuerprogramm und auf der Prozessoreinheit der jeweiligen Modulsteuerung ein Modul-Steuerprogramm konfiguriert ist. Das Zentralkontroller-Steuerprogramm ist dazu ausgelegt, einen Zentralkontroller-Zustandsautomaten zu realisieren. Das jeweilige Modul-Steuerprogramm ist dazu ausgelegt, einen jeweiligen Batteriemodul-Zustandsautomaten zu realisieren. Der jeweilige Hochgeschwindigkeitsbus-Befehlskanal ist dazu ausgelegt, ausgehend von dem Zentralkontroller die jeweiligen Batteriemodule eines jeweiligen Stranges in einer unidirektionalen Datenübertragung zu konnektieren, indem das Zentralkontroller-Steuerprogramm dazu ausgelegt ist, durch mindestens ein Strang-Nachrichtenpaket den jeweiligen Schaltzustand für alle Batteriemodule des mindestens einen Stranges vorzugegeben, indem das Sendemodul des Zentralkontrollers dazu ausgelegt ist, mit einer vorgegebenen Übertragungsfrequenz das mindestens einen Strang-Nachrichtenpaket zu senden, indem das Empfangsmodul der Modulsteuerung des jeweiligen Batteriemoduls dazu ausgelegt ist, das mindestens eine Strang-Nachrichtenpaket zu empfangen, und indem das jeweilige Modul-Steuerprogramm dazu ausgelegt ist, den von dem mindestens einen Strang-Nachrichtenpaket umfassten und auf das jeweilige Batteriemodul bezogenen Schaltzustand in Schaltstellungen der Leistungshalbleiterschalter des jeweiligen Batteriemoduls umzusetzen.
Hierbei sind für das mindestens eine Strang-Nachrichtenpaket mehrere Realisierungen zu einer Identifikation eines jeweiligen Batteriemoduls denkbar. So kann bspw. eine Adresse in einem EEPROM eine Position von bspw. drei Bits zu einer Übermittlung des jeweiligen Schaltzustands definieren. Alternativ ist eine Hardware-Kodierung über einen Modulstecker denkbar. Trotz alternativer Umsetzung der Identifikation bleibt vorteilhaft das Modul-Steuerprogramm unverändert. Auch eine zeitliche Koordinierung der einzelnen Schalter, bspw. MOSFETs, wird so gewählt, dass eine Überlappung von Schaltstellungen mit einem aktivem Kurzschluss zwischen den High-side und Low-side MOSFETs der einzelnen Halbbrücken entsteht. Dies ist auch von Bedeutung für benachbarte Batteriemodule, da die Nachrichtenpakete zeitgleich ankommen müssen und ein Schaltzeitpunkt quasi zeitgleich erfolgen muss. Ein zeitlicher Toleranzrahmen ist daher auf wenige 10ns beschränkt.
In einer Ausgestaltung des erfindungsgemäßen Systems ist die Hardware-programmierbare Prozessoreinheit ein FPGA. Der Zustandsautomat ist durch das Steuerprogramm auf dem mindestens einen Mikroprozessorkern realisiert. Denkbar zur Realisierung ist daher auch ein Soft-Core im FPGA oder ein eigener ASIC mit CPU.
In einer weiteren Ausgestaltung des erfindungsgemäßen Systems ist der Hochgeschwindigkeitsbus über RS485-Schnittstellen konnektiert. Je nach Ausgestaltung ist die Konnektierung auf die Physical-Layer (Bitübertragungsschicht) beschränkt, wobei es im Speziellen um eine verdrillte Zweitdrahtleitung mit differenzieller Datenübertragung für bessere Störsicherheit geht. Eine 8b10b-Kodierung stellt eine gleichspannungsfreie Datenübertragung sicher und eine zyklische Redundanzprüfung, vom Fachmann abgekürzt mit CRC, mit einer Hamming-Distanz von bspw. 6 kann die Datenübertragung dahingehend absichern, dass die Daten korrekt übertragen wurden.
In einer noch weiteren Ausgestaltung des erfindungsgemäßen Systems ist zusätzlich zum Hochgeschwindigkeitsbus-Befehlskanal zwischen dem Zentralkontroller und den jeweiligen Batteriemodulen des mindestens einen Stranges eine Fehlerschleife angeordnet. Die Fehlerschleife umfasst vorteilhaft eine Drahtbrucherkennung.
In einer fortgesetzt noch weiteren Ausgestaltung des erfindungsgemäßen Systems ist ein Drehstrommotor durch eine Wechselstrombatterie mit drei Strängen versorgt. In jedem der drei Stränge sind der jeweilige Hochgeschwindigkeitsbus-Befehlskanal, die jeweilige Fehlerschleife und jeweilig acht Batteriemodule angeordnet. Je nach Zahl an Batteriemodulen ist ein Layout des jeweiligen Strang-Nachrichtenpaktes und gegebenenfalls auch einer Kodierung anzupassen. Der jeweilige Hochgeschwindigkeitsbus-Befehlskanal ist dazu konfiguriert, das jeweilige Strang-Nachrichtenpaket bei einer Übertragungsfrequenz von 100 MHz mit einer Datenrate von 20 MSPS zu übermitteln. Das jeweilige Strang-Nachrichtenpaket ist mit einem auf das jeweilige Batteriemodul bezogenen Schaltzustand von jeweilig drei Informationsbits, und damit bei acht Batteriemodulen mit insgesamt 24 Informations-Bit gebildet. Zusätzlich ist das jeweilige Strang-Nachrichtenpaket mit zwei Informationsbits, davon ein Fehlerbit, und mit 14 weiteren Informationsbits für eine zyklische Redundanzprüfung gebildet. Damit umfasst das jeweilige Strang-Nachrichtenpaket 40 Informationsbits für eine Übermittlung. Es ist die 8b10b-Kodierung gewählt, womit die 40 Informationsbits innerhalb von 50 Übermittlungszeichen übertragbar sind. Dadurch nimmt ein jeweiliges Strang-Nachrichtenpaket eine Zeitdauer von drei Mikrosekunden ein.
Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.
Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
Die Figuren werden zusammenhängend und übergreifend beschrieben, gleichen Komponenten sind dieselben Bezugszeichen zugeordnet.

1 zeigt schematisch eine Ansteuerung eines Hochgeschwindigkeitsbusses einer Wechselstrombatterie in einer Ausführungsform des erfindungsgemäßen Verfahrens.
2 zeigt schematisch ein Hochgeschwindigkeitsbus-Sendemodul auf einem FPGA des Zentralkontrollers in einer Ausführungsform des erfindungsgemäßen Verfahrens.
3 zeigt schematisch ein Hochgeschwindigkeitsbus-Empfangsmodul auf einem FPGA einer Modulsteuerung eines Batteriemoduls in einer Ausführungsform des erfindungsgemäßen Verfahrens.
4 zeigt schematisch ein Format eines Nachrichtenpaketes in einer Ausführungsform des erfindungsgemäßen Verfahrens.
5 zeigt schematisch einen Zustandsautomaten zu einem Hochgeschwindigkeitsbus-Empfangsmodul einer Modulsteuerung in einer Ausführungsform des erfindungsgemäßen Verfahrens.

In 1 wird schematisch eine Ansteuerung 100 eines Hochgeschwindigkeitsbusses (HSB) einer Wechselstrombatterie in einer Ausführungsform des erfindungsgemäßen Verfahrens gezeigt. Auf einer Batteriemodul-Seite 101 sind ein HSB-Befehlskanal U-Strang 110 mit acht Batteriemodulen 111, 112, 113, 114, 115, 116, 117, 118, ein HSB-Befehlskanal V-Strang 120 mit acht Batteriemodulen 121, 122, 123, 124, 125, 126, 127, 128, und ein HSB-Befehlskanal W-Strang 130 mit acht Batteriemodulen 131, 132, 133, 134, 135, 136, 137, 138 angeordnet. Zusätzlich ist zu den jeweiligen HSB-Befehlskanälen 110, 120, 130 eine jeweilige Fehlerschleife 119, 129, 139 angeordnet. Ein jeweiliges Batteriemodul 111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138 kann mit der jeweiligen Fehlerschleife 119, 129, 139 Fehlersignale 140 error_in und error_out austauschen, d. h. feststellen, ob die jeweilige Fehlerschleife 119, 129, 139 unterbrochen ist oder bei Auftreten eines Abbruchfehlers selbst die jeweilige Fehlerschleife 119, 129, 139 unterbrechen. Sowohl HSB-Befehlskanäle 110, 120, 130 wie Fehlerschleifen 119, 129, 139 sind mit den HSB_CMD_TX Sendemodulen 171, 172, 173 auf der Zentralkontroller-Seite 102 verbunden. Die HSB_CMD_TX Sendemodule 171, 172, 173 erhalten, bspw. von einem Scheduler/Modulator des Zentralkontrollers, einen jeweiligen Datensatz data_u26 181, data_v26 182 und data_w26 183 mit Schaltzuständen für die Batteriemodule eines jeweiligen Strangs, erstellen ein jeweiliges Nachrichtenpaket und senden dieses als jeweiliges Steuersignal txd_u 161, txd_v 162, txd_w 163 bei einer Übertragungsrate 193 über den jeweiligen Hochgeschwindigkeitsbus 110, 120. 130 an die Batteriemodule. Von den jeweiligen Fehlerschleifen 119, 129, 139 kommend liegt ein jeweiliges Fehlersignal error_u 141, error_v 142, error_w 143 am Eingang zu einem jeweiligen Verbindungsfehlerzähler (CEC) 151, 152, 153. Wenn bei Betrieb der Wechselstrombatterie in einem der Verbindungsfehlerzähler 151, 152, 153 eine maximale Anzahl CEMax 150 erlaubter Verbindungsfehler überschritten wird, liegt ein Abbruchfehler vor, was durch eine jeweilige Signalleitung 190 einem alle drei Verbindungsfehlerzähler 151, 152, 153 überwachenden Bauteil 191 mitgeteilt wird.
Weiter wird dies dann durch eine Verbindung 192 allen HSB-Sendemodulen 171, 172, 173 mitgeteilt, die in dem nächsten Nachrichtenpaket das Fehlerbit setzen.
In 2 wird ein schematischer Bauplan 200 eines Hochgeschwindigkeitsbus-Sendemoduls (HSB_CMD_TX) 202 auf einem FPGA des Zentralkontrollers in einer Ausführungsform des erfindungsgemäßen Verfahrens gezeigt. Das HSB_CMD_TX 202 erhält an seinem Multiplexer MUX 210 bspw. von einem Scheduler/Modulator des Zentralkontrollers, Datensätze data_u26 181, data_v26 182 und data_w26 183 mit Schaltzuständen für die Batteriemodule eines jeweiligen Strangs. Zu der Übertragungsrate 193 wird mit diesen Datensätzen 181, 182, 183 in den HSB-Sendemodulen TX26_U 271, TX26_V 272, TX26_W 273 das jeweilige Nachrichtenpaket als jeweiliges Steuersignal txd_u 161, txd_v 162, txd_w 163 erstellt. In der gezeigten Ausführungsform liegen an einem Eingang der jeweiligen Sendemodule 271, 272, 273 auch die jeweiligen Fehlersignale error_u 141, error_v 142, error_w 143 vor. Diese werden jeweilig einer HSB- Sendemodulsteuerung (CTRL) 220 mit einem Fehlerzähler (ERR_CNT_U) 221 und Verbindungsfehlerzähler (CEC U) 251 des U-Strangs, einem Fehlerzähler (ERR_CNT_V) 222 und Verbindungsfehlerzähler (CEC V) 252 des V-Strangs, und einem Fehlerzähler (ERR_CNT_W) 223 und Verbindungsfehlerzähler (CEC W) 253 des W-Strangs zugeführt. Die HSB- Sendemodulsteuerung 220 stellt als Output ein Steuerungssignal TXING 224 und ein Verbindungsfehlersignal CONSERR 225 bereit. Außerdem steht die HSB- Sendemodulsteuerung 220 bzw. das HSB-Sendemodul 202 über ein Steuerungssignal S_AXI 226, ein Steuerungszeitsignal S_AXICLK 227 und einem Reset-Steuersignal S_AXI_ARESETN 228 mit weiteren Steuermodulen des Zentralkontrollers in Verbindung. Schließlich ist in dem HSB_CMD_TX eine Unterbrechungssperre (Interrupt Latch) 230 angeordnet, welcher ein Abbruchfehler-Eingangssignal FE_IN 231 vorliegt und die selbst ein Abbruchfehler-Ausgangssignal FE_INTR 232 bereitstellt.
In 3 wird ein schematischer Bauplan 300 eines Hochgeschwindigkeitsbus-Empfangsmoduls (HSB_CMD_RX) 301 auf einem FPGA einer Modulsteuerung eines Batteriemoduls in einer Ausführungsform des erfindungsgemäßen Verfahrens gezeigt. Das HSB_CMD_RX 301 empfängt aus dem Hochgeschwindigkeitsbus ein Signal rxd 360 als Input Dual Date Rate (IDDR) 310 und leitet dies einem HSB-Empfangsmodul (RX26) 370 zu. Vom HSB-Empfangsmodul 370 wird ein Informationsinhalt des vom Signal rxd 360 umfassten Nachrichtenpaketes einer Signalauswahl (SEL) 330, welche Signale an einen Basic-Software-Bus (BSWBUS) 380 übertragen kann, einer Fehlersteuerung 340 und einem Batteriemodul-Zustandsautomaten (englisch Finite State Machine, FSM) 350 bereitgestellt. Die Fehlersteuerung 340 steht mit der Fehlerschleife (Bezugszeichen 119, 129, 139 in 1) über ein eingehendes Fehlersignal errorn_in 341 und ein ausgehendes Fehlersignal errorn_out 342 in Verbindung, erhält Signale code0 343, code1 344, code2 345, und steht mit einer HSB-Modulsteuerung (CTRL) 320 und dem Batteriemodul-Zustandsautomaten 350 in Verbindung. Außerdem steht die HSB-Modulsteuerung 320 bzw. das HSB-Empfangsmodul 301 mit dem Steuerungssignal S_AXI 226, dem Steuerungszeitsignal S_AXICLK 227 und dem Reset-Steuersignal S_AXI_ARESETN 228 in Verbindung.

In 4 wird schematisch ein Format 400 eines Nachrichtenpaketes 410 in einer Ausführungsform des erfindungsgemäßen Verfahrens gezeigt. Das Nachrichtenpaket 410 wird gemäß Tabelle 1 mit einer Payload aus zwei Informationsbits 412, eines davon Abbruchfehler-Bit Bit24, und 24 Modulsteuerungsbits 414 gebildet. Für die voranstehend aufgeführten sechs Schaltzustände seriell-plus, seriell-minus, parallel, bypass-plus, bypass-minus und passiv sind zu einer Kodierung drei Bit pro Batteriemodul notwendig. Zur Übermittlungskontrolle folgen weitere 14 Informationsbits zur zyklischen Redundanzprüfung (CRC) 416. Damit wird das Nachrichtenpaket 410 mit insgesamt 40 Informationsbits (5 Bytes) 402 gebildet. Optional können noch 16 Informationsbits zu einem Reed-Solomon-Code 418 angefügt werden, wodurch das Nachrichtenpaket 410 mit insgesamt 56 Informationsbits (7 Bytes) 401 gebildet wird. Durch eine 8b10b-Kodierung werden aus den 40 Informationsbits 402 insgesamt 50 Übermittlungszeichen 406 und aus den 56 Informationsbits 401 insgesamt 70 Übermittlungszeichen 408 gebildet. In einem Übermittlungssignal 420 im Hochgeschwindigkeitsbus sind zwischen Interpacket-Abständen bzw. Interpacket-Gaps 403, 404 zuerst 10 Zeichen Vorlauf 405 und danach ein Nachrichtenpaket 422 in 50 Übermittlungszeichen 406 angeordnet, woraus sich eine Nachrichtenzeichenlänge von 60 Zeichen 408 ergibt, oder optional (mit Red-Solomon-Codierung) ist nach den 10 Zeichen Vorlauf 405 ein Nachrichtenpaket mit 70 Übermittlungszeichen 408 angeordnet, woraus sich eine Nachrichtenzeichenlänge von 80 Zeichen 409 ergibt. Bei der Nachrichtenzeichenlänge von 60 Zeichen 408 ergibt sich für eine Übertragungsfrequenz von 100 MHz und einer Datenrate von 20 MSPS eine Übertragungs-Zeitdauer von drei Mikrosekunden. Bei der Nachrichtenzeichenlänge von 80 Zeichen 409 ergibt sich für eine Übertragungsfrequenz von 100 MHz und einer Datenrate von 20 MSPS eine Übertragungs-Zeitdauer von vier Mikrosekunden. Diese für eine Schnellabschaltung der Wechselstrombatterie vorteilhaften Übertragungs-Zeitdauern werden erfindungsgemäß durch die Anordnung des unidirektionalen Hochgeschwindigkeitsbusses und einer Beschränkung auf die Übermittlung reiner Schaltzustände (und nicht einzelner Schaltstellungen von Leistungshalbleiterschaltern) erreicht. Tabelle 1: Bit-Zuordnung in Nachrichtenpaket

Bezeichnung	Bit Position	Beschreibung
Bit25	25	frei
Bit24	24	bei Abbruchfehler gesetztes Fehlerbit
CBM7	23, 22, 21	Modulsteuerung Batteriemodul 7
CBM6	20, 19, 18	Modulsteuerung Batteriemodul 6
CBM5	17, 16, 15	Modulsteuerung Batteriemodul 5
CBM4	14, 13, 12	Modulsteuerung Batteriemodul 4
CBM3	11, 10, 9	Modulsteuerung Batteriemodul 3
CBM2	8, 7,6	Modulsteuerung Batteriemodul 2
CBM1	5, 4, 3	Modulsteuerung Batteriemodul 1
CBM0	2, 1, 0	Modulsteuerung Batteriemodul 0

In 5 wird schematisch ein Batteriemodul-Zustandsautomat 500 zu einem Hochgeschwindigkeitsbus-Empfangsmodul einer Modulsteuerung in einer Ausführungsform des erfindungsgemäßen Verfahrens gezeigt. Der Batteriemodul-Zustandsautomat 500 befindet sich bis zu einer Detektion des Vorlaufs eines Nachrichtenpaketes bzw. Nachrichtenkopfes (englisch „Header“) in einem Zustand A 510, den er ohne die Detektion des Headers zu jedem Zeitschritt 501 wieder erneut einnimmt. Dauert es länger als eine vorgegebene Zeitdauer ATim, bis der Header detektiert wird, bspw. weil der Header verpasst wurde, findet ein Zeitunterlauf 511 statt, woraufhin eine vorgegebene Zeitdauer AATim abgewartet wird, bis erneut im Zustand 510 die Detektion des Headers erwartet wird. Wird im Empfangsmodul während des Zustandes 510 ein Header detektiert, so findet ein Übergang 521 zu einem Zustand B 520 statt, während dessen das Nachrichtenpaket empfangen wird. Ist das Nachrichtenpaket vollständig empfangen, findet ein Übergang 532 zu einem Zustand C 530 statt, in dem Abbruchfehler in der Fehlerschleife gesamplet werden. Solange kein Abbruchfehler detektiert wird, wird der Zustand C 530 mit jedem Zeitschritt 503 erneut eingenommen. Nach einer Zeitdauer CTim findet ein Übergang 543 zu einem Zustand D 540 statt, in dem auf einen Reset 541 gewartet wird. Solange kein Reset 541 stattfindet, wird der Zustand D 540 mit jedem Zeitschritt 504 erneut eingenommen. Nach Unterlauf einer Zeitdauer DTim findet ein Übergang 514 zu einem Zustand A 510 statt, wodurch ein Kreis beim Durchlaufen aller Zustände 510, 520, 530, 540 geschlossen wird.
Bezugszeichenliste

100: Ansteuerung Hochgeschwindigkeitsbus einer Wechselstrombatterie
101: Batteriemodul-Seite
102: Zentralkontroller-Seite mit HSB_CMD_TX
110: Hochgeschwindigkeitsbus-Befehlskanal U-Strang
111: Erstes Batteriemodul U-Strang
112: Zweites Batteriemodul U-Strang
113: Drittes Batteriemodul U-Strang
114: Viertes Batteriemodul U-Strang
115: Fünftes Batteriemodul U-Strang
116: Sechstes Batteriemodul U-Strang
117: Siebtes Batteriemodul U-Strang
118: Achtes Batteriemodul U-Strang
119: Fehlerschleife U-Strang
120: Hochgeschwindigkeitsbus-Befehlskanal V-Strang
121: Erstes Batteriemodul V-Strang
122: Zweites Batteriemodul V-Strang
123: Drittes Batteriemodul V-Strang
124: Viertes Batteriemodul V-Strang
125: Fünftes Batteriemodul V-Strang
126: Sechstes Batteriemodul V-Strang
127: Siebtes Batteriemodul V-Strang
128: Achtes Batteriemodul V-Strang
129: Fehlerschleife V-Strang
130: Hochgeschwindigkeitsbus-Befehlskanal W-Strang
131: Erstes Batteriemodul W-Strang
132: Zweites Batteriemodul W-Strang
133: Drittes Batteriemodul W-Strang
134: Viertes Batteriemodul W-Strang
135: Fünftes Batteriemodul W-Strang
136: Sechstes Batteriemodul W-Strang
137: Siebtes Batteriemodul W-Strang
138: Achtes Batteriemodul W-Strang
139: Fehlerschleife W-Strang
140: Signalaustausch mit Fehlerschleife: error_in, error_out
141: Eingang Fehlersignal U-Strang (error_u)
142: Eingang Fehlersignal V-Strang (error_v)
143: Eingang Fehlersignal W-Strang (error_w)
150: Maximale Anzahl erlaubter Verbindungsfehler (CEMax)
151: Verbindungsfehlerzähler U-Strang (CEC U)
152: Verbindungsfehlerzähler V-Strang (CEC V)
153: Verbindungsfehlerzähler W-Strang (CEC W)
161: Ausgang Steuersignal U-Strang (txd_u)
162: Ausgang Steuersignal V-Strang (txd_v)
163: Ausgang Steuersignal W-Strang (txd_w)
171: Hochgeschwindigkeitsbus-Sendemodul U-Strang (TX26)
172: Hochgeschwindigkeitsbus-Sendemodul V-Strang (TX26)
173: Hochgeschwindigkeitsbus-Sendemodul W-Strang (TX26)
181: Daten für U-Strang (DATA_U26)
182: Daten für V-Strang (DATA_V26)
183: Daten für W-Strang (DATA_W26)
191: Mindestens ein Verbindungsfehlerzähler meldet Abbruchfehler
192: Gesetztes Fehlerbit an alle Teilnehmer Hochgeschwindigkeitsbus
193: Übertragungsrate
200: Hochgeschwindigkeitsbus-Sendemodul des Zentralkontrollers
202: HSB-Sendemodul (HSB_CMD_TX)
210: Multiplexer (MUX)
220: HSB- Sendemodulsteuerung (CTRL)
221: Fehlerzähler U-Strang (ERR_CNT_U)
222: Fehlerzähler V-Strang (ERR_CNT_V)
223: Fehlerzähler W-Strang (ERR_CNT_W)
224: Steuerungssignal (TXING)
225: Verbindungsfehlersignal (CONSERR)
226: Steuerungssignal (S_AXI)
227: Zeitsignal für Steuerung (S_AXICLK)
228: Reset-Steuersignal (S_AXI_ARESETN)
230: Unterbrechungssperre (Interrupt Latch)
231: Abbruchfehler-Eingangssignal (FE_IN)
232: Abbruchfehler-Ausgangssignal (FE_INTR)
251: Verbindungsfehlerzähler U-Strang (CEC U)
252: Verbindungsfehlerzähler V-Strang (CEC V)
253: Verbindungsfehlerzähler W-Strang (CEC W)
271: TX26_U: HSB-Sendemodul mit Fehlerschleifenanschluss
272: TX26_V: HSB-Sendemodul mit Fehlerschleifenanschluss
273: TX26_W: HSB-Sendemodul mit Fehlerschleifenanschluss
300: HSB-Empfangsmodul auf FPGA der Modulsteuerung
301: HSB-Empfangsmodul (HSB_CMD_RX)
310: Input Dual Date Rate (IDDR)
320: HSB-Modulsteuerung (CTRL)
330: Signalauswahl (SEL)
340: Fehlersteuerung
341: Fehlersignal eingehend
342: Fehlersignal ausgehend
343: code0
344: code1
345: code2
350: Batteriemodul-Zustandsautomat (FSM)
360: Eingang Steuersignal auf HSB von Zentralkontroller (rxd)
370: HSB-Empfangsmodul (RX26)
380: Basic-Software-Bus (BSWBUS)
400: Formatschema eines HSB-Nachrichtenpaketes
401: 56 Informationsbits (7 Bytes)
402: 40 Informationsbits (5 Bytes)
403: Interpacket-Abstand
404: Interpacket-Abstand
405: 10 Zeichen bzw. Übermittlungszeichen
406: 50 Zeichen bzw. Übermittlungszeichen
407: 60 Zeichen bzw. Übermittlungszeichen
408: 70 Zeichen bzw. Übermittlungszeichen
409: 80 Zeichen bzw. Übermittlungszeichen
410: Nachrichtenpaket
412: Zwei Informationsbits, eines davon Abbruchfehler-Bit
414: 24 Informationsbits zu Schaltzuständen
416: 14 Informationsbits zur zyklischen Redundanzprüfung (CRC)
418: optional 16 Informationsbits zu einem Reed-Solomon-Code
420: Zeichenabfolge in Übermittlungssignal
422: Nachrichtenpaket in Übermittlungszeichen bei 8b10b-Kodierung
500: Batteriemodul-Zustandsautomat
501: Einen Zeitschritt weiter
503: Einen Zeitschritt weiter
504: Einen Zeitschritt weiter
510: Zustand A
511: Zeitunterlauf, Zeitdauer AATim
514: Zeitunterlauf, Übergang zum Zustand A mit Zeitdauer ATim
520: Zustand B
521: Nachrichtenkopf erhalten, Übergang zum Zustand B
530: Zustand C
532: Nachricht vollständig, Übergang zum Zustand C mit Zeitdauer CTim
540: Zustand D
541: Reset, Zeitdauer DTim
543: Zeitunterlauf, Übergang zum Zustand D mit Zeitdauer DTim

Claims

Verfahren zum Verwenden eines Hochgeschwindigkeitsbusses einer Wechselstrombatterie, bei welchem die mit einer Traktionsmaschine verbundene Wechselstrombatterie • einen Hochgeschwindigkeitsbus mit mindestens einem Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130), • einen Zentralkontroller mit einem Hochgeschwindigkeitsbus-Sendemodul (202), und • eine Mehrzahl an in mindestens einem Strang angeordneten Batteriemodulen (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138), welche jeweilig eine Modulsteuerung (320) mit einem Hochgeschwindigkeitsbus-Empfangsmodul (301) und mehrere Leistungshalbleiterschalter mit einer Mehrzahl an von der Modulsteuerung gesteuerten Schaltzuständen aufweisen, umfasst, wobei in dem mindestens einen Strang an Batteriemodulen (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) ein jeweiliger Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) angeordnet wird, wobei der Zentralkontroller und die jeweilige Modulsteuerung jeweilig eine Hardware-programmierbare Prozessoreinheit mit mindestens einem Mikroprozessorkern aufweisen, wobei zur Steuerung der Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) über den Hochgeschwindigkeitsbus auf der Prozessoreinheit des Zentralkontrollers ein Zentralkontroller-Steuerprogramm und auf der Prozessoreinheit der jeweiligen Modulsteuerungen ein Modul-Steuerprogramm konfiguriert wird, wobei durch das Zentralkontroller-Steuerprogramm ein Zentralkontroller-Zustandsautomat und durch das Modul-Steuerprogramm ein jeweiliger Batteriemodul-Zustandsautomat (500) realisiert wird, wobei ausgehend von dem Zentralkontroller die jeweiligen Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) eines jeweiligen Stranges über den jeweiligen Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) in einer unidirektionalen Datenübertragung konnektiert werden, • indem von dem Zentralkontroller-Steuerprogramm durch mindestens ein Strang-Nachrichtenpaket (410) der jeweilige Schaltzustand für alle Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) des mindestens einen Stranges vorgegeben wird, • indem von dem Sendemodul (171, 172, 173, 202) des Zentralkontrollers mit einer vorgegebenen Übertragungsfrequenz (193) das mindestens einen Strang-Nachrichtenpaket (410) gesendet wird, • indem von dem Empfangsmodul (301) der Modulsteuerung des jeweiligen Batteriemoduls (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) das mindestens eine Strang-Nachrichtenpaket (410) empfangen wird, und • indem von dem jeweiligen Modul-Steuerprogramm der von dem mindestens einen Strang-Nachrichtenpaket (410) umfasste und auf das jeweilige Batteriemodul (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) bezogene Schaltzustand in Schaltstellungen der Leistungshalbleiterschalter des jeweiligen Batteriemoduls (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) umgesetzt wird.
Verfahren nach Anspruch 1, bei dem als die Hardware-programmierbare Prozessoreinheit ein FPGA gewählt wird und der Zustandsautomat (500) durch das Steuerprogramm auf dem mindestens einen Mikroprozessorkern realisiert wird.
Verfahren nach einem der voranstehenden Ansprüche, bei dem der Hochgeschwindigkeitsbus über RS485-Schnittstellen konnektiert wird.
Verfahren nach einem der voranstehenden Ansprüche, bei dem zusätzlich zum Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) zwischen dem Zentralkontroller und den jeweiligen Batteriemodulen (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) des mindestens einen Stranges eine jeweilige Fehlerschleife (119, 129, 139) angeordnet wird.
Verfahren nach Anspruch 4, bei dem ein Drehstrommotor durch eine Wechselstrombatterie mit drei Strängen versorgt wird, wobei in jedem der drei Stränge der jeweilige Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130), die jeweilige Fehlerschleife (119, 129, 139) und jeweilig acht Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) angeordnet werden, bei dem das jeweilige Strang-Nachrichtenpaket (420) in einem jeweiligen Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) bei einer Übertragungsfrequenz (193) von 100 MHz mit einer Datenrate von 20 MSPS übermittelt wird, bei dem das jeweilige Strang-Nachrichtenpaket (410) mit einem auf das jeweilige Batteriemodul (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) bezogenen Schaltzustand von jeweilig drei Informationsbits, und damit bei acht Batteriemodulen (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) mit insgesamt 24 Informationsbits gebildet wird, bei dem das jeweilige Strang-Nachrichtenpaket (410) zusätzlich mit zwei Informationsbits, davon ein Fehlerbit, und mit 14 weiteren Informationsbits (416) für eine zyklische Redundanzprüfung gebildet wird, womit das jeweilige Strang-Nachrichtenpaket (410) 40 Informationsbits (402) zu einer Übermittlung umfasst, und bei dem eine 8b10b-Kodierung gewählt wird und damit die 40 Informationsbits (402) innerhalb von 50 Übermittlungszeichen (406) gleichspannungsfrei übertragen werden, wodurch von einem jeweiligen Strang-Nachrichtenpaket (410) eine Zeitdauer von drei Mikrosekunden eingenommen wird.
System zum Verwenden eines Hochgeschwindigkeitsbusses einer Wechselstrombatterie, bei welchem die mit einer Traktionsmaschine verbundene Wechselstrombatterie • einen Hochgeschwindigkeitsbus mit mindestens einem Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130), • einen Zentralkontroller mit einem Hochgeschwindigkeitsbus-Sendemodul 171, 172, 173, 202), und • eine Mehrzahl an in mindestens einem Strang angeordneten Batteriemodulen (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138), welche jeweilig eine Modulsteuerung (320) mit einem Hochgeschwindigkeitsbus-Empfangsmodul (301) und mehrere Leistungshalbleiterschalter mit einer Mehrzahl an von der Modulsteuerung gesteuerten Schaltzuständen aufweisen, umfasst, wobei in dem mindestens einen Strang an Batteriemodulen (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) ein jeweiliger Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) angeordnet ist, wobei der Zentralkontroller und die jeweilige Modulsteuerung jeweilig eine Hardware-programmierbare Prozessoreinheit mit mindestens einem Mikroprozessorkern aufweisen, wobei zur Steuerung der Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) über den Hochgeschwindigkeitsbus auf der Prozessoreinheit des Zentralkontrollers ein Zentralkontroller-Steuerprogramm und auf der Prozessoreinheit der jeweiligen Modulsteuerung ein Modul-Steuerprogramm konfiguriert ist, wobei das Zentralkontroller-Steuerprogramm dazu ausgelegt ist, einen Zentralkontroller-Zustandsautomaten zu realisieren und das jeweilige Modul-Steuerprogramm dazu ausgelegt ist, einen jeweiligen Batteriemodul-Zustandsautomaten (500) zu realisieren, wobei der jeweilige Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) dazu ausgelegt ist, ausgehend von dem Zentralkontroller die jeweiligen Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) eines jeweiligen Stranges in einer unidirektionalen Datenübertragung zu konnektieren, • indem das Zentralkontroller-Steuerprogramm dazu ausgelegt ist, durch mindestens ein Strang-Nachrichtenpaket (410) den jeweiligen Schaltzustand für alle Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) des mindestens einen Stranges vorzugegeben, • indem das Sendemodul (171, 172, 173, 202) des Zentralkontrollers dazu ausgelegt ist, mit einer vorgegebenen Übertragungsfrequenz (193) das mindestens eine Strang-Nachrichtenpaket (410) zu senden, • indem das Empfangsmodul (301) der Modulsteuerung des jeweiligen Batteriemoduls (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) dazu ausgelegt ist, das mindestens eine Strang-Nachrichtenpaket (410) zu empfangen, und • indem das jeweilige Modul-Steuerprogramm dazu ausgelegt ist, den von dem mindestens einen Strang-Nachrichtenpaket (410) umfasste und auf das jeweilige Batteriemodul (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) bezogenen Schaltzustand in Schaltstellungen der Leistungshalbleiterschalter des jeweiligen Batteriemoduls (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) umzusetzen.
System nach Anspruch 6, bei dem die Hardware-programmierbare Prozessoreinheit ein FPGA ist und der Zustandsautomat (500) durch das Steuerprogramm auf dem mindestens einen Mikroprozessorkern realisiert ist.
System nach einem der Ansprüche 6 oder 7, bei dem der Hochgeschwindigkeitsbus über RS485-Schnittstellen konnektiert ist.
System nach einem Ansprüche 6 bis 8, bei dem zusätzlich zum Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) zwischen dem Zentralkontroller und den jeweiligen Batteriemodulen (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) des mindestens einen Stranges eine Fehlerschleife (119, 129, 139) angeordnet ist.
System nach Anspruch 9, bei dem ein Drehstrommotor durch eine Wechselstrombatterie mit drei Strängen versorgt ist, wobei in jedem der drei Stränge der jeweilige Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130), die jeweilige Fehlerschleife (119, 129, 139) und jeweilig acht Batteriemodule (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) angeordnet sind, bei dem der jeweilige Hochgeschwindigkeitsbus-Befehlskanal (110, 120, 130) dazu konfiguriert ist, das jeweilige Strang-Nachrichtenpaket (410) bei einer Übertragungsfrequenz (193) von 100 MHz mit einer Datenrate von 20 MSPS zu übermitteln, bei dem das jeweilige Strang-Nachrichtenpaket (410) mit einem auf das jeweilige Batteriemodul (111, 112, 113, 114, 115, 116, 117, 118, 121, 122, 123, 124, 125, 126, 127, 128, 131, 132, 133, 134, 135, 136, 137, 138) bezogenen Schaltzustand von jeweilig drei Informationsbits, und damit bei acht Batteriemodulen mit insgesamt 24 Informations-Bit gebildet ist, bei dem das jeweilige Strang-Nachrichtenpaket (416) zusätzlich mit zwei Informationsbits, davon ein Fehlerbit, und mit 14 weiteren Informationsbits für eine zyklischen Redundanzprüfung gebildet ist, womit das jeweilige Strang-Nachrichtenpaket (410) 40 Informationsbits (402) für eine Übermittlung umfasst, und bei dem eine 8b10b-Kodierung gewählt ist und damit die 40 Informationsbits (402) innerhalb von 50 Übermittlungszeichen (406) übertragbar sind, wodurch ein jeweiliges Strang-Nachrichtenpaket (410) eine Zeitdauer von drei Mikrosekunden einnimmt.