-
Technisches Gebiet
-
Dieses Dokument betrifft im Allgemeinen, jedoch nicht auf einschränkende Weise, eine Schaltsteuerung und insbesondere, jedoch nicht auf einschränkende Weise, eine Schaltsteuerung für eine veränderliche Impedanz, um Spannungsstörungen zu verringern.
-
Hintergrund
-
Systeme mit automatisierter Prüfausrüstung (ATE-Systeme) können dazu ausgebildet sein, z. B. einer in Prüfung befindlichen Vorrichtung (DUT) mehrere verschiedene Stromwerte bereitzustellen. Ein Verfahren zum Bereitstellen diverser Stromwerte erfolgt durch eine Anordnung von Stromerfassungswiderständen und zugeordneten Schaltern. Wenn zwischen Zweigen der Stromerfassungsanordnung umgeschaltet wird, kann ein Ansatz des Schließens vor dem Öffnen verwendet werden. Wenn ein Schalter geschlossen wird oder ein Schalter geöffnet wird, um zwischen Zweigen der Stromerfassungsanordnung überzugehen, kann am Ausgang zur DUT eine Spannungsstörung erzeugt werden.
-
Zusammenfassung
-
Es ist wünschenswert, die Größe von Spannungsstörungen, wenn zwischen Zweigen der Erfassungsanordnungen für eine automatisierte Prüfausrüstung (ATE) oder andere Systeme umgeschaltet wird, zu begrenzen. In herkömmlichen ATE-Systemen kann das ATE-System z. B. einen 100 µA-Bereich und einen 1 mA-Bereich aufweisen. Bei geschlossenem 100 µA-Bereich und offenem 1 mA-Bereich kann das System einen DUT-Strom bei Vollaussteuerung von 100 µA und einen Spannungsabfall von 200 mV über der Erfassungsanordnung aufweisen. Das Schließen des 1 mA-Schalters (ein Schließen gemäß Schließen-vor-dem Öffnen) kann den Spannungsabfall über der Erfassungsanordnung von 200 mV auf etwa 20 mV absenken, da die Impedanz des 1 mA-Strombereichs (Schalter plus Erfassungswiderstand) z. B. etwa 1/10 des Wertes der Impedanz des 100 µA-Strombereichs sein kann. Daher kann an der DUT eine Störung von 180 mV auftreten, bevor die ATE-Schleife antworten und sich auf dem ursprünglichen Ausgangsspannungswert stabilisieren kann. Es wird gewünscht, die Größe dieser Störung zu verringern.
-
Die Erfinder haben neben anderen Dingen erkannt, dass unter Verwendung einer Steuerschaltung für eine veränderliche Impedanz, um die Gate-Spannungen von Transistoren für die Zweigschaltungen, die ein- und ausgeschaltet werden, derart zu steuern, dass die Impedanz der Erfassungsanordnung auf der Grundlage eines Steuersignals linear gesteuert wird, die Größe der Störung, die am Ausgang zur DUT erzeugt wird, begrenzt werden kann. In einem Beispiel weist ein Verfahren zum Steuern des Umschaltens von Strombereichen, um Störungen, wenn zwischen verschiedenen Strombereichen umgeschaltet wird, zu begrenzen, das Steuern mindestens eines ersten Transistors einer ersten Zweigschaltung einer Erfassungsanordnung, derart, dass ein Eingang der Erfassungsanordnung durch die erste Zweigschaltung mit einer Last verbunden wird; das Verändern eines Steuersignals, um eine Gate-Spannung mindestens eines zweiten Transistors einer zweiten Zweigschaltung der Erfassungsanordnung zu erzeugen, derart, dass zwischen dem Eingang und der Last eine Impedanz der Erfassungsanordnung eingerichtet wird, die zum Steuersignal proportional ist, aufweisend das Steuern der Gate-Spannung des mindestens einen zweiten Transistors, derart, dass eine Impedanz der Erfassungsanordnung von einem ersten Wert auf einen zweiten Wert abnimmt, wenn die Last durch die zweite Zweigschaltung mit dem Eingang verbunden wird, wobei die zweite Zweigschaltung zur ersten Zweigschaltung parallel geschaltet ist; und das Steuern des mindestens einen ersten Transistors der ersten Zweigschaltung der Erfassungsanordnung, derart, dass der Eingang durch die erste Zweigschaltung von der Last getrennt wird, nachdem die Impedanz der Erfassungsanordnung den zweiten Wert erreicht hat, auf.
-
In einem weiteren Beispiel weist ein Verfahren zum Steuern des Umschaltens von Strombereichen, um Störungen, wenn zwischen verschiedenen Strombereichen umgeschaltet wird, zu begrenzen, das Steuern mindestens eines ersten Transistors einer ersten Zweigschaltung einer Erfassungsanordnung, derart, dass ein Eingang der Erfassungsanordnung durch die erste Zweigschaltung mit einer Last verbunden wird; das Steuern mindestens eines zweiten Transistors einer zweiten Zweigschaltung der Erfassungsanordnung, derart, dass der Eingang durch die zweite Zweigschaltung mit der Last verbunden wird; und das Verändern eines Steuersignals, um eine Gate-Spannung des mindestens einen ersten Transistors der ersten Zweigschaltung zu erzeugen, derart, dass zwischen dem Eingang und der Last eine Impedanz erzeugt wird, die zum Steuersignal proportional ist, aufweisend, das Steuern der Gate-Spannung des mindestens einen ersten Transistors, derart, dass eine Impedanz der Erfassungsanordnung von einem ersten Wert auf einen zweiten Wert zunimmt, wenn der Eingang durch die erste Zweigschaltung von der Last getrennt wird, auf.
-
In einem weiteren Beispiel weist ein System zum Steuern des Umschaltens von Strombereichen, um Störungen zu begrenzen, eine Erfassungsanordnung, die zwischen einem Eingang und einer Last verbunden ist, auf. Die Erfassungsanordnung weist eine erste Zweigschaltung, die zwischen dem Eingang und der Last verbunden ist, und eine zweite Zweigschaltung, die zwischen dem Eingang und der Last und parallel zur ersten Zweigschaltung verbunden ist, auf. Die erste Zweigschaltung weist mindestens einen ersten Transistor, einen ersten Erfassungswiderstand und eine Steuerschaltung für eine veränderliche Impedanz auf. Die Steuerschaltung für eine veränderliche Impedanz ist dazu ausgebildet, ein Steuersignal zu empfangen und eine Gate-Spannung des mindestens einen ersten Transistors zu erzeugen, derart, dass zwischen dem Eingang und der Last eine Impedanz der Erfassungsanordnung eingerichtet wird, die zum Steuersignal proportional ist, aufweisend das Steuern der Gate-Spannung des mindestens einen ersten Transistors, derart, dass eine Impedanz der Erfassungsanordnung von einem ersten Wert auf einen zweiten Wert übergeht, wenn die erste Zweigschaltung zwischen dem Eingang und der Last verbunden oder getrennt wird, während der Eingang durch die zweite Zweigschaltung mit der Last verbunden ist.
-
Jedes bzw. jeder dieser nicht einschränkenden Beispiele oder Aspekte kann eigenständig sein oder kann in diversen Permutationen oder Kombinationen mit einem oder mehreren anderen Beispielen oder Aspekten kombiniert sein. Dieser Überblick ist dafür vorgesehen, einen Überblick über den Gegenstand der vorliegenden Patentanmeldung bereitzustellen. Er ist nicht dafür vorgesehen, eine ausschließliche oder erschöpfende Erklärung der Erfindung bereitzustellen. Die genaue Beschreibung ist enthalten, um weitere Informationen über die vorliegende Patentanmeldung bereitzustellen.
-
Figurenliste
-
In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, können gleiche Bezugszeichen gleichartige Komponenten in verschiedenen Ansichten beschreiben. Gleiche Bezugszeichen mit verschiedenen Buchstaben-Suffixen können verschiedene Instanzen gleichartiger Komponenten darstellen. Die Zeichnungen veranschaulichen im Allgemeinen auf beispielhafte Weise, jedoch nicht auf einschränkende Weise, diverse Ausführungsformen, die im vorliegenden Dokument diskutiert werden.
- 1 ist ein Schaltungsdiagramm, das eine beispielhafte Steuerschleife für eine automatisierte Prüfausrüstung (ATE) veranschaulicht.
- 2 ist ein Schaltungsdiagramm, das eine beispielhafte Zweigschaltung für eine Erfassungsanordnung einer ATE-Schaltung veranschaulicht.
- 3 ist ein Schaltungsdiagramm, das eine beispielhafte Zweigschaltung für eine Erfassungsanordnung einer ATE-Schaltung veranschaulicht.
- 4 ist ein Schaltungsdiagramm, das eine beispielhafte Steuerschaltung für eine veränderliche Impedanz zur Verwendung in einer Zweigschaltung einer Erfassungsanordnung einer ATE-Schaltung veranschaulicht.
- 5A und 5B sind Ablaufpläne, die Verfahren zum Umschalten zwischen Zweigschaltungen der Erfassungsanordnung, derart, dass Spannungsstörungen minimiert werden, veranschaulichen.
- 6A-6D sind Grafiken, die Steuer- und Eingangssignale für Zweigschaltungen einer Erfassungsanordnung einer ATE-Schaltung veranschaulichen.
-
Genaue Beschreibung
-
Hier wird eine Schaltschaltung offenbart, die eine Steuerschaltung für eine veränderliche Impedanz nutzt, um eine Gate-Spannung eines oder mehrerer Transistoren während des Einschaltens und/oder Ausschaltens einer Zweigschaltung einer Erfassungsanordnung zu steuern, um eine Impedanz der Erfassungsanordnung zu steuern, wenn zwischen Zweigschaltungen umgeschaltet wird. Systeme wie etwa Systeme mit automatisierter Prüfausrüstung (ATE-Systeme) können Erfassungsanordnungen aufweisen, die mehrere Zweigschaltungen aufweisen. Jede Zweigschaltung kann z. B. einen Erfassungswiderstand und einen zugeordneten Schalter aufweisen. Das ATE-System kann eine Servoschleife aufweisen, um eine Spannung und einen Strom zu steuern, die einer in Prüfung befindlichen Vorrichtung (DUT) bereitgestellt werden, während die Erfassungsanordnung derart gesteuert werden kann, dass ein gewünschter Strombereich für die DUT bereitgestellt wird. In herkömmlichen Systemen können aufgrund dessen, dass das Schließen und/oder Öffnen der Schalter viel schneller als die Steuerschleife ist, relativ große Spannungsstörungen auf dem Ausgang, der der DUT bereitgestellt wird, zu sehen sein, wenn zwischen Zweigschaltungen umgeschaltet wird.
-
Um Spannungsstörungen am Ausgang zur DUT zu begrenzen, können die Schalter einer jeweiligen Zweigschaltung derart gesteuert werden, dass die Impedanz der Erfassungsanordnung allmählich erhöht oder erniedrigt wird. Um dies zu erreichen, kann einer Steuerschaltung für eine veränderliche Impedanz verwendet werden, um eine Gate-Spannung der Schalter derart zu steuern, dass die Impedanz der Zweigschaltung, in die geschaltet wird, derart gesteuert wird, dass sich die Impedanz der Erfassungsanordnung mit einer Geschwindigkeit ändert, die enger auf die Geschwindigkeit der Steuerschleife abgestimmt ist. Auf diese Weise ist die Spannungsänderung am Ausgang zur DUT nicht zu schnell für die Servoschleife, wobei die Spannungsstörung, die am Ausgang zur DUT zu sehen ist, erheblich verringert wird.
-
1 veranschaulicht eine beispielhafte Steuerschleife 100 für ein ATE-System. Die Steuerschleife 100 weist ein digitales Filter 102, einen Digital/Analog-Umsetzer (DAC) 104, einen Verstärker 106, eine Erfassungsanordnung 108, einen Verstärker 110 und einen Analog/Digital-Umsetzer 112 auf. Die Steuerschleife empfängt einen Eingang 114 zum digitalen Filter 102 und stellt einer in Prüfung befindlichen Vorrichtung (DUT) 118 einen Ausgang 116 bereit. Die Erfassungsanordnung 108 weist Zweigschaltungen 120a-120n auf. Jede Zweigschaltung 120a-120n weist einen Erfassungswiderstand auf und ist dazu ausgebildet, einen gewünschten Strombereich für die DUT 108 bereitzustellen. Die Erfassungsanordnung 108 kann eine beliebige Anzahl Zweigschaltungen 120a-120n wie etwa z. B. sieben Zweigschaltungen aufweisen. Eine Steuereinheit 122 kann verwendet werden, um die jeweiligen Schalter jeder der Zweigschaltungen 120a-120n zu steuern, um den Strombereich, der für die DUT 118 bereitgestellt wird, zu steuern. Die Steuereinheit 122 kann eine beliebige analoge Schaltungsanordnung, digitale Schaltungsanordnung oder Kombination davon aufweisen, die eine Steuerung für die Erfassungsanordnung 108 bereitstellen kann.
-
Die Steuerschleife 100 kann einen ERZWINGEN-Weg und einen MESSEN-Weg aufweisen. Der ERZWINGEN-Weg weist den DAC 104, den Verstärker 106 und die Erfassungsanordnung 108 auf. Der MESSEN-Weg weist den Verstärker 110, der z. B. als ein Spannungsmessinstrument-Verstärker implementiert sein kann, und den ADC 112 auf. Das digitale Filter 102 empfängt durch den Eingang 114 einen digitalen Eingang. Das digitale Filter 102 kann dazu ausgebildet sein, den digitalen Eingangswert vom Eingang 114 mit dem Ausgang des ADC 112 zu vergleichen. Der Ausgang des digitalen Filters 102, der ein Fehlerwert (eine Differenz zwischen einer Ausgangsspannung auf dem Ausgang 116 und einer gewünschten Ausgangsspannung) sein kann, wird dem DAC 104 bereitgestellt, wodurch die Steuerschleife 100 geschlossen wird, um die Ausgangsspannung auf dem Ausgang 116 zu korrigieren.
-
In einigen Systemen, die die Steuerschleife 100 einsetzen, wie etwa ATE-Messsystemen kann es in hohem Maße erwünscht sein, dass ein Umschalten in der Stromerfassungsanordnung 108 derart gehandhabt wird, dass lediglich kleine Spannungsstörungen am Ausgang 116 auftreten. In einem Beispiel könnte die Steuerschleife 100 mit einer Zweigschaltung 120a-120n starten, die einen Strombereich bis zu 100 µA bereitstellt. Für diesen Bereich kann über der Erfassungsanordnung 108 ein Spannungsabfall von 200 mV vorliegen, wenn der DUT 118 ein Strom bei Vollaussteuerung von 100 µA bereitgestellt wird. Anschließend kann die Steuereinheit 122 den Prozess des Umschaltens in den Stromerfassungsbereich, der bis zu 1 mA zulässt (der eine Stufe vom 100 µA -Bereich nach oben sein kann), beginnen. In diesem Beispiel kann das Schließen des Schalters der Zweigschaltung des 1 mA-Bereichs den Spannungsabfall über der Erfassungsanordnung von 200 mV auf etwa 20 mV absenken, da die Impedanz des I mA-Strombereichs (Schalter plus Erfassungswiderstand) etwa 1/10 des Wertes der Impedanz des 100 µA-Strombereichs betragen kann. Daher könnte am Ausgang 116 eine Störung von 180 mV auftreten, bevor die Steuerschleife 100 antworten und sich auf dem ursprünglichen Wert stabilisieren kann. Wenn in einem weiteren Beispiel z. B. vom 1 mA-Bereich auf den 100 µA-Bereich umgeschaltet wird, leitet zunächst der 1 mA-Bereich. Daraufhin kann der 100 µA geschlossen werden, während der 1 mA-Bereich nach wie vor leitet. Auf das Schließen des 100 µA-Bereichs folgend wird der 1 mA-Bereich geöffnet, was einen plötzlichen Anstieg des Spannungsabfalls über der Erfassungsanordnung 108 bewirken kann, wobei eine unerwünschte Spannungsstörung am Ausgang 116 erzeugt wird. Es ist erwünscht, diese Störungen, wenn zwischen den jeweiligen Zweigschaltungen 120a-120n umgeschaltet wird, zu begrenzen.
-
2 ist ein Schaltungsdiagramm, das eine herkömmliche Zweigschaltung 200 veranschaulicht, die für eine Zweigschaltung 120a-120n der Erfassungsanordnung 108 verwendet werden kann, die dazu ausgebildet ist, einen niedrigsten Strombereich bereitzustellen. Die herkömmliche Zweigschaltung 200 kann einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) 202 des p-Typs, einen MOSFET 204 des n-Typs und einen Erfassungswiderstand 206 aufweisen. Die Zweigschaltung 200 kann durch die Erfassungsanordnung 108 als die Zweigschaltung 120a-120n genutzt werden, die den niedrigsten Strombereich für die DUT 118 bereitstellt. Weil die Zweigschaltung 120a-120n, die den niedrigsten Strombereich bereitstellt, die größte Impedanz aufweist, würde das Umschalten in die jeweilige oder aus der jeweiligen Zweigschaltung 120a, 120n keine große Spannungsstörung erzeugen, weil das Verbinden oder Trennen der jeweiligen Zweigschaltung 120a-120n keine große Änderung des Spannungsabfalls über der Erfassungsanordnung 108 erzeugen würde. Somit kann ein direkt gesteuerter, herkömmlicher Schalter wie in der Zweigschaltung 200 veranschaulicht verwendet werden. Um den Schalter der Zweigschaltung 200 zu steuern, können die Gates des MOSFET 202 des n-Typs und des MOSFET 204 des p-Typs mit jeder Versorgungsschiene verbunden werden. In einem anderen Beispiel kann eine beliebige andere Form eines Schalters für die jeweilige Zweigschaltung 120a-120n, die dazu ausgebildet ist, die niedrigste Größenklasse des Stroms bereitzustellen, implementiert sein.
-
3 ist ein Schaltungsdiagramm, das eine beispielhafte Zweigschaltung 300 veranschaulicht, die für eine beliebige der Zweigschaltungen 120a-120n der Erfassungsanordnung 108 genutzt werden kann. Jeder Schalter weist zwei MOSFET 302a und 302b des n-Typs (NMOS-Vorrichtungen) und zwei MOSFET 304a und 304b des p-Typs (PMOS-Vorrichtungen) auf. In einem Beispiel muss der Schalter für die Zweigschaltung 300 (z. B. die Zweigschaltung des 1 mA-Bereichs) unter der Annahme, dass die Zweigschaltung 120a-120n eine Stufe darunter bereits leitet (z. B. die Zweigschaltung des 100 µA-Bereichs), auf eine derartige Weise geschlossen werden, dass sich die Gesamtimpedanz zwischen dem Eingangsknoten 306 und dem Ausgangsknoten 308 (die die Eingangs- und Ausgangsknoten der gesamten Erfassungsanordnung 108 sind) als Antwort auf eine lineare Steuervariable im Wesentlichen linear ändert. Um dies zu erreichen, wird die Steuerspannung auf den Leitungen 310a und 310b, die den Gates der NMOS-Vorrichtungen 302a und 302b bzw. der PMOS-Vorrichtungen 304a und 304b bereitgestellt wird, durch die Steuerschaltungen 312a und 312b für eine veränderliche Impedanz auf die richtige Spannung gesteuert, anstatt direkt angesteuert zu werden. Die Zweigschaltung 300 weist außerdem den jeweiligen Erfassungswiderstand 314 auf.
-
Die Spannung auf der Leitung 310a wird durch die Steuerschaltung 312a für eine veränderliche Impedanz auf der Grundlage eines Steuersignals erzeugt. Das Steuersignal kann linear verändert werden, um die Impedanz zwischen dem Eingang 306 und dem Ausgang 308 (die Impedanz über der Erfassungsanordnung 108) linear zu steuern. Obwohl das Steuersignal linear verändert wird, verändert sich die Spannung auf der Leitung 310a nicht linear, sondern verändert sich stattdessen derart, dass die Impedanz über der Erfassungsanordnung 108 im Wesentlichen linear verändert wird. Die Gate-Spannung auf der Leitung 310a wird durch die Steuerschaltung 312a für eine veränderliche Impedanz unter Verwendung des Steuersignals automatisch erzeugt, um die im Wesentlichen lineare Änderung der Impedanz über der Erfassungsanordnung, die die Zweigschaltung 300 aufweist, zu erreichen. Derselbe Vorgang kann durch die Steuerschaltung 312b für eine veränderliche Impedanz für die PMOS-Vorrichtungen 304a und 304b erzielt werden.
-
Das Steuern der Impedanz unter Verwendung der Impedanzsteuerschaltungen 312a und 312b kann sowohl für das Schalten in die als auch für das Schalten aus der Zweigschaltung 300 verwendet werden. Wenn z. B. von einer Zweigschaltung eines niedrigeren Strombereichs in die Zweigschaltung 300 geschaltet wird, kann das Steuersignal, das den Steuerschaltungen 312a und 312b für eine veränderliche Impedanz bereitgestellt wird, derart linear gesteuert werden, dass die Impedanz über der Erfassungsanordnung linear erhöht wird, um Spannungsstörungen zu verhindern. Wenn aus der Zweigschaltung 300 in eine Zweigschaltung eines niedrigeren Strombereichs geschaltet wird, kann das Steuersignal, das den Steuerschaltungen 312a und 312b für eine veränderliche Impedanz bereitgestellt wird, derart linear gesteuert werden, dass die Impedanz über der Erfassungsschaltung linear erniedrigt wird, um Spannungsstörungen zu verhindern.
-
4 ist ein Schaltungsdiagramm, das eine beispielhafte Steuerschaltung 400 für eine veränderliche Impedanz veranschaulicht. Die Steuerschaltung 400 für eine veränderliche Impedanz weist die NMOS-Vorrichtungen 402 und 404, die Widerstände 406, 408, 410 und 412, die Puffer 414, 416, 418, 420 und 422, die Stromquellen 424, 426, 428 und 430, die Diode 432 und die Zener-Diode 434 auf. Die Schaltung 400 für eine veränderliche Impedanz kann z. B. für die Steuerschaltung 312a für eine veränderliche Impedanz aus 3 verwendet werden. Eine gleichartige Schaltung kann für die Steuerschaltung 312b für eine veränderliche Impedanz aus 3 verwendet werden, allerdings mit PMOS-Vorrichtungen anstelle der NMOS-Vorrichtungen 402 und 404.
-
Die NMOS-Vorrichtungen 402 und 404 empfangen einen Bias-Strom (ibias) von der Stromquelle 424, von der ein Abschnitt durch den Widerstand 406 in den Drain der NMOS 402 eingeprägt ist. In gleicher Weise wie bei einer über eine Diode verbundenen Vorrichtung steuert die Spannung VGATE sich selbst auf eine richtige Spannung für die Gates der NMOS-Vorrichtungen 402 und 404, um den Drain-Strom zu unterstützen. Weil in die Gates der NMOS-Vorrichtungen 402 und 404 kein Strom fließen kann, fließt die Gesamtheit des ibias-Stroms in die parallelen Wege, die die Widerstände 406, 408 und 410 und die NMOS-Vorrichtungen 402 und 404 aufweisen. Der Puffer 414 empfängt den Strom an einem Ausgang mit niedriger Impedanz und gibt ihn an einem Ausgang mit hoher Impedanz gegen die Stromquelle 424 ab. Eine Spannung VCTRL kann verändert werden, um die Spannung am Knoten 436 einzustellen. Daher kann eine Großsignal-Ausgangsimpedanz am Knoten 436 als Z = VCTRL/ibias bestimmt werden. Dies gilt ungeachtet dessen, ob die NMOS-Vorrichtungen 402 und 404 in einer Sättigungs- oder einer Trioden-Betriebsart arbeiten.
-
Die Impedanz am Knoten 436 ist gleich VCTRL/ibias, ungeachtet der Position und Größe der Widerstände 406, 408 und 410 und ungeachtet der Anzahl der NMOS-Vorrichtungen.
-
Somit kann die Spannung VCTRL gesteuert werden, um die Impedanz am Knoten 436 direkt zu steuern. Die Widerstände 406, 408 und 410 und die NMOS-Vorrichtungen 402 und 404 können derart ausgewählt sein, dass zwei jeweilige Zweigschaltungen (z. B. die 100 µA-Zweigschaltung und die 1 mA-Zweigschaltung) einer Erfassungsanordnung nachgebildet werden. Daher steuert die Spannung VGATE sich selbst auf eine Gate-Spannung, die die Impedanz VCTRL/ibias unterstützt. Weil die Widerstände 406, 408 und 410 und die NMOS-Vorrichtungen 402 und 404 die jeweiligen Zweigschaltungen nachbilden, können die NMOS-Vorrichtungen 312a und 312b unter Verwendung von VGATE derart gesteuert werden, dass die Impedanz der Erfassungsanordnung, die die Zweigschaltung 300 aufweist, derart gesteuert wird, dass sie im Wesentlichen gleich VCTRL/ibias ist. Auf diese Weise kann VCTRL derart linear gesteuert werden, dass die Impedanz der Erfassungsanordnung, die die Zweigschaltung 300 aufweist, im Wesentlichen linear gesteuert wird.
-
In einem Beispiel kann die Steuerschaltung 400 für eine veränderliche Impedanz als die Steuerschaltung 312a für eine veränderliche Impedanz verwendet werden, und aus der Zweigschaltung 200 kann in die Zweigschaltung 300 geschaltet werden. In diesem Beispiel kann der Widerstand 406 derart bemessen sein, dass der Erfassungswiderstand 314 nachgebildet wird, der Widerstand 408 kann derart bemessen sein, dass ein Ein-Widerstand der NMOS-Vorrichtung 204 nachgebildet wird, und der Widerstand 410 kann derart bemessen sein, dass der Erfassungswiderstand 206 nachgebildet wird. Auf diese Weise bildet die Nachbildungsschleife, die die Widerstände 406, 408 und 410 und die NMOS-Vorrichtungen 402 und 404 aufweist, den Widerstand der Zweigschaltungen 200 und 300 nach. Die nachgebildeten Vorrichtungen können denselben Widerstand oder einen skalierten Widerstand der nachgebildeten Vorrichtungen aufweisen. Deswegen kann die gesteuerte Spannung VGATE verwendet werden, um die Gate-Spannungen der NMOS-Vorrichtungen 312a und 312b derart zu steuern, dass die Impedanz VCTRL/ibias für die parallele Schaltung, die die Zweigschaltung 300 und die Zweigschaltung 200 aufweist, erzielt wird. Wenn in anderen Beispielen zwischen zwei höheren Zweigschaltungen umgeschaltet wird (derart, dass beide Zweigschaltungen als Zweigschaltungen 300 implementiert sind), kann der Widerstand 408 derart bemessen sein, dass der Ein-Widerstand beider NMOS-Vorrichtungen 312a und 312b nachgebildet wird, und der Widerstand 410 kann derart bemessen sein, dass der Widerstand 314 der Zweigschaltung, die bereits leitet, nachgebildet wird.
-
Die Schaltung 400 ist massefrei, anstatt an Masse gebunden zu sein, und ist auf VMID bezogen, was der Knoten zwischen dem Drain und der Source der NMOS-Vorrichtungen 302a und 302b ist. In Betrieb kann die Spannung VCTRL gesteuert werden, um die Impedanz der Erfassungsanordnung zu steuern. In einem Beispiel kann VCTRL durch Steuern der Stromquelle 426 (ictrl) gesteuert werden. Wenn die Nachbildungsschleife reguliert, gibt es einen Strom in den NMOS-Vorrichtungen 402 und 404 (und im Widerstand 406) sowie in den Shunt-Widerständen 408 und 410. Eine geringfügige Zunahme des Stroms von der Stromquelle 426 führt zu einem geringfügigen Anstieg von VCTRL, was zu einem zusätzlichen Strom durch die Shunt-Weg-Widerstände 408 und 410 führt. Dieser zusätzliche Strom wird durch den Puffer 414 erfasst und an den Ausgang des Puffer 420 abgegeben, der wiederum den zusätzlichen Strom an den VGATE-Knoten abgibt. Folglich fällt die Spannung VGATE ab (der zusätzliche Strom wird aus dem Knoten VGATE gezogen). Ein Absinken der Spannung VGATE verringert die Vorbelastung der NMOS-Vorrichtungen 402 und 404, derart, dass sich die Summe der Ströme im Shunt-Weg und in den NMOS-Vorrichtungen 402 und 404 auf den ursprünglichen Wert oder ibias zurück stabilisiert. Wenn VCTRL weiter ansteigt, fällt die Spannung VGATE weiter ab, bis sie durch den Puffer 416 und die Diode 432 auf einen Wert des Knotens 438 festgestellt wird, der kleiner als der Spannungsabfall über der Diode 432 ist.
-
Umgekehrt führt ein geringfügiges Abnehmen des Stroms (ictrl) von der Stromquelle 426 zum Ziehen eines Stroms in den Knoten VGATE, was zu einer Zunahme des Stroms durch die NMOS-Vorrichtungen 402 und 404 führt. Die Nachbildungsschleife stabilisiert sich, wenn der kombinierte Strom im Shunt-Weg und im NMOS-Weg zum ursprünglichen Wert oder ibias zurückkehrt. Ein weiteres Abnehmen des Stroms von der Stromquelle 426 (und VCTRL) führt dazu, dass die Spannung VGATE ansteigt, bis sie auf der umgekehrten Durchbruchspannung der Zener-Diode 434 über dem Knoten 438 festgestellt wird.
-
Daher ist die Spannung VGATE die richtige Spannung, um zu bewirken, dass die kombinierte Impedanz des Shunt-Weges (Widerständer 408 und 410) und des NMOS-Weges (NMOS-Vorrichtungen 402 und 404 und der Widerstand 406) zum Strom von der Stromquelle 426 oder zur Spannung VCTRL proportional und gleich Z = VCTRL/Ibias ist. In einem Extremfall ist die Impedanz der Nachbildungsschleife gleich der Reihenkombination der Widerstände 408 und 410 (die NMOS-Vorrichtungen 402 und 404 sind ausgeschaltet), und ist im anderen Extremfall etwa gleich dem Ein-Widerstand der Reihenkombination des Widerstands 406 und der zwei NMOS-Vorrichtungen 402 und 404 (wenn die NMOS-Vorrichtungen 402 und 404 eingeschaltet sind).
-
5A ist ein Ablaufplan, der ein Verfahren 500 zum Umschalten von einer Zweigschaltung in eine Zweigschaltung eines höheren Strombereichs veranschaulicht. In Schritt 502 werden einer oder mehrere Transistoren einer ersten Zweigschaltung derart gesteuert, dass ein Eingang der Erfassungsanordnung durch die erste Zweigschaltung mit einer Last verbunden wird. Diese Zweigschaltung kann z. B. einen Strombereich bis zu 100 µA oder einen beliebigen anderen gewünschten Strombereich bereitstellen. Das Verfahren wartet in Schritt 504, bis es in einen höheren Strombereich umschaltet. Zum Beispiel kann eine Prüfschaltung eine Erfassungsanordnung aufweisen, die mehrere Zweigschaltungen aufweist. Jede Zweigschaltung kann einen Erfassungswiderstand und eine entsprechende Schalterschaltung aufweisen. Jede Zweigschaltung kann einen Strombereich bereitstellen, der größer als jener einer Zweigschaltung einen Schritt darunter ist. In einem Beispiel kann jede Zweigschaltung einen Strombereich mit einem maximalen Strom bereitstellen, der das 10-fache der Größe der Zweigschaltung einen Schritt darunter ist. In Schritt 506 wird die Schaltung derart gesteuert, dass sie das Umschalten in eine zweite Zweigschaltung einen Schritt über der ersten Zweigschaltung beginnt. Zum Beispiel Umschalten von der 100 µA-Zweigschaltung in die 1 mA-Zweigschaltung.
-
Um in die zweite Zweigschaltung umzuschalten, wird ein Steuersignal verändert, um eine jeweilige Steuerschaltung für eine veränderliche Impedanz der zweiten Zweigschaltung zu steuern. Das Steuersignal kann z. B. eine Steuerspannung oder ein Steuerstrom sein. Die Steuerschaltung für eine veränderliche Impedanz ist dazu ausgebildet, Gate-Spannungen für MOSFET-Vorrichtungen der zweiten Zweigschaltung zu erzeugen, derart, dass die Impedanz der Erfassungsanordnung auf der Grundlage einer linearen Veränderung des Steuersignals linear erniedrigt wird. In diesem Beispiel kann dies das Steuern des Steuersignals, derart, dass die Impedanz der Erfassungsanordnung linear erniedrigt wird, aufweisen. In Schritt 508 kann der Schalter der unteren Zweigschaltung geöffnet werden, sobald die Impedanz über der Erfassungsanordnung einen gewünschten Wert erreicht hat. Der Schalter der unteren Zweigschaltung kann unter Verwendung einer Steuerschaltung für eine veränderliche Impedanz geöffnet werden oder kann direkt gesteuert werden, um den Eingang durch die untere Zweigschaltung von der Last zu trennen.
-
5B ist ein Ablaufplan, der ein Verfahren 550 zum Umschalten von einer Zweigschaltung in eine Zweigschaltung eines niedrigeren Strombereichs veranschaulicht. In Schritt 552 werden einer oder mehrere Transistoren einer ersten Zweigschaltung derart gesteuert, dass der Eingang der Erfassungsschaltung durch eine erste Zweigschaltung mit einer Last verbunden wird. Die erste Zweigschaltung kann z. B. einen Strombereich bis zu 1 mA oder einen beliebigen anderen gewünschten Strombereich bereitstellen. Das Verfahren wartet in Schritt 554, bis es in einen niedrigeren Strombereich umschaltet. In Schritt 556 wird die Schaltung derart gesteuert, dass mit dem Umschalten in eine zweite Zweigschaltung einen Schritt unter der ersten Zweigschaltung begonnen wird. Zum Beispiel Umschalten von der 1 mA-Zweigschaltung in die 100 µA-Zweigschaltung. Dies kann das direkte Steuern des Schalters der zweiten Zweigschaltung, derart, dass der Schalter geschlossen wird und der Eingang der Erfassungsanordnung durch die zweite Zweigschaltung mit der Last verbunden wird, oder das Verwenden einer Steuerschaltung für eine veränderliche Impedanz, um den Schalter zu schließen, aufweisen.
-
In Schritt 558 wird der Eingang zur Erfassungsanordnung durch die erste Zweigschaltung von der Last getrennt, sobald die zweite Zweigschaltung leitet. Um die erste Zweigschaltung zu öffnen, wird ein Steuersignal verändert, um eine jeweilige Steuerschaltung für eine veränderliche Impedanz der zweiten Zweigschaltung zu steuern. Das Steuersignal kann z. B. eine Steuerspannung oder ein Steuerstrom sein. Die Steuerschaltung für eine veränderliche Impedanz ist dazu ausgebildet, Gate-Spannungen für MOSFET-Vorrichtungen der zweiten Zweigschaltung zu erzeugen, derart, dass die Impedanz der Erfassungsanordnung auf der Grundlage einer linearen Veränderung des Steuersignals linear erhöht wird. In diesem Beispiel kann dies das lineare Verändern des Steuersignals, derart, dass die Impedanz der Erfassungsanordnung linear erhöht wird, aufweisen. Auf diese Weise können Spannungsstörungen, die durch das Umschalten aus höheren Zweigschaltungen erzeugt werden, verringert werden.
-
6A-6D sind Signaldiagramme, die Signale zum Umschalten auf einer Zweigschaltung wie etwa der Zweigschaltung 300 veranschaulichen. 6A veranschaulicht ein Steuersignal wie etwa den Strom von der Stromquelle 426 (ictrl). Wie in 6A veranschaulicht ist, kann ictrl von einem ersten Wert auf einen zweiten Wert linear erniedrigt werden, wenn eine jeweilige Zweigschaltung eingeschaltet wird. Die Geschwindigkeit, mit der ictrl erniedrigt wird, kann auf der Grundlage der Schaltung ausgewählt werden. Zum Beispiel kann die Steuergeschwindigkeit von ictrl z. B. auf einer Antwortgeschwindigkeit der Steuerschleife 100 beruhen.
-
6B veranschaulicht eine Spannung VGATE, die den Gates der NMOS-Vorrichtungen 302a und 302b durch die Steuerschaltung 400 für eine veränderliche Impedanz bereitgestellt wird. Das Steuersignal, das in 6A veranschaulicht ist, wird bereitgestellt, um die Steuerschaltung 400 für eine veränderliche Impedanz zu steuern. Der jeweilige Schalter beginnt im Aus-Zustand (niedrige oder negative Spannung). VGATE steigt daraufhin schnell auf eine Spannung 602 (die näherungsweise 2 V sein kann) an, wenn die NMOS-Vorrichtungen beginnen zu leiten, wobei die Schleife der Steuerschaltung für eine variable Impedanz an diesem Punkt beginnt zu regulieren. Auf den schnellen Anstieg auf die Spannung 602 folgend steigt VGATE während eines ersten Zeitraums 604 langsam an und steigt anschließend während eines zweiten Zeitraums 606 schnell auf einen endgültigen Wert 608 (der z. B. 6 V sein kann) an. Der flache Bereich während des ersten Zeitraums 604 gibt an, dass sich die NMOS-Vorrichtungen beim Einsetzen der Leitfähigkeit auf inkrementelle Weise schnell einschalten und VGATE sich daher langsam verändern muss, um eine sich linear ändernde Gesamtimpedanz der Erfassungsanordnung zu realisieren. Ebenso gibt der steile Bereich während des Zeitraums 606 an, dass sich die NMOS-Vorrichtungen auf inkrementelle Weise langsam einschalten, wenn sich die Vorrichtungen vollständig in ihrem Leitfähigkeitsbereich befinden, und daher wird VGATE einer scharfen Änderung unterzogen, um eine sich linear ändernde Gesamtimpedanz zu realisieren. Schließlich wird VGATE auf der Zener-Spannung festgestellt.
-
6C veranschaulicht eine Gesamtimpedanz der Erfassungsanordnung 108, wenn von einer ersten leitenden Zweigschaltung (z. B. 120n) in eine zweite Zweigschaltung (z. B. 120c) umgeschaltet wird. Obwohl sie als eine lineare Abnahme von einem ersten Impedanzwert auf einen zweiten Impedanzwert veranschaulicht ist, kann die Abnahme der Impedanz in einigen Beispielen vor dem Abnehmen auf eine im Wesentlichen lineare Weise auf eine nichtlineare Weise beginnen. Dieser nichtlineare Bereich kann z. B. ein Ergebnis des Errichtens eines festgelegten Versatzes zwischen der Spannung VGATE und der tatsächlichen Spannung, die an die NMOS-Vorrichtungen 302a und 302b angelegt wird, sein. Dieser Versatz kann verwendet werden, um zu verhindern, dass ein beliebiges Überschwingen der Spannung VGATE vorübergehend bewirkt, dass die NMOS-Vorrichtungen 302a und 302b während des Einschaltens jenseits des Einsetzens der Leitfähigkeit gelangen, wobei sich mögliche Ausgangsstörungen ergeben. 6D veranschaulicht eine Spannung am Ausgang 116 zur DUT 118. In einigen Beispielen kann die Größe der Störung, die in 6D veranschaulicht ist, näherungsweise 14 mV betragen, was in Bezug auf die Störungen von nahezu 200 mV, die in herkömmlichen Systemen auftreten können, erheblich verringert ist.
-
Die obige Beschreibung enthält Bezugnahmen auf die begleitenden Zeichnungen, die einen Bestandteil der genauen Beschreibung bilden. Die Zeichnungen zeigen auf veranschaulichende Weise spezifische Ausführungsformen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen sind hier ebenso als „Beispiele“ bezeichnet. Derartige Beispiele können Elemente zusätzlich zu jenen, die gezeigt oder beschrieben sind, aufweisen. Jedoch ziehen die Erfinder der vorliegenden Erfindung ebenso Beispiele in Betracht, in denen lediglich jene Elemente vorgesehen sind, die gezeigt oder beschrieben sind. Außerdem ziehen die Erfinder der vorliegenden Erfindung ebenso Beispiele unter Verwendung einer beliebigen Kombination oder Permutation jener Elemente, die gezeigt oder beschrieben sind (oder eines oder mehrerer Aspekte davon) entweder in Bezug auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte davon) oder in Bezug auf andere Beispiele (oder einen oder mehrere Aspekte davon), die hier gezeigt oder beschrieben sind, in Betracht.
-
In diesem Dokument wird der Ausdruck „ein(e)“ wie in Patentdokumenten üblich derart verwendet, dass er ein/eine oder mehr als ein/eine enthält, unabhängig von beliebigen anderen Instanzen oder Verwendungen von „mindestens ein(e)“ oder „ein(e) oder mehrere“. In diesem Dokument wird der Ausdruck „oder“ derart verwendet, dass er sich auf ein nicht exklusives Oder bezieht oder derart, dass er „A oder B“ „A jedoch nicht B“, „B jedoch nicht A“ und „A und B“ enthält, falls nicht anderweitig angegeben. In diesem Dokument werden die Ausdrücke „aufweisen“ und „wobei“ als die eindeutigen Äquivalente der jeweiligen Ausdrücke „umfassen“ und „wobei“ verwendet. Außerdem sind in den folgenden Ansprüchen die Ausdrücke „aufweisen“ und „umfassen“ offen, das heißt, ein System, eine Vorrichtung, ein Erzeugnis, eine Zusammensetzung, eine Formulierung oder ein Prozess, die Elemente zusätzlich zu jenen, die nach einem derartigen Ausdruck in einem Anspruch aufgelistet sind, aufweisen, werden nach wie vor als in den Umfang jenes Anspruchs fallend erachtet. Außerdem werden in den folgenden Ansprüchen die Ausdrücke „erste(r)(s)“, „zweite(r)(s)“ und „dritte(r)(s)“ usw. lediglich als Kennzeichen verwendet und sind nicht dafür vorgesehen, ihren Gegenständen nummerische Anforderungen aufzuerlegen.
-
Die obige Beschreibung ist dafür vorgesehen, veranschaulichend und nicht einschränkend zu sein. Zum Beispiel können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen können verwendet werden, etwa durch einen Fachmann auf dem Gebiet aufgrund des Durchsehens der obigen Beschreibung. Die Zusammenfassung ist bereitgestellt, um dem Leser zu ermöglichen, das Wesen der technischen Offenbarung schnell zu ermitteln. Sie wird in dem Verständnis eingereicht, dass sie nicht verwendet werden wird, um den Umfang oder die Bedeutung der Ansprüche auszulegen oder einzuschränken. Außerdem können in der obigen genauen Beschreibung diverse Merkmale zusammen gruppiert sein, um die Offenbarung zu straffen. Dies sollte nicht dahingehend ausgelegt werden, dass beabsichtigt ist, dass ein nicht beanspruchtes, offenbartes Merkmal für einen beliebigen Anspruch unverzichtbar ist. Stattdessen kann der erfinderische Gegenstand bei weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. Somit sind die folgenden Ansprüche hiermit als Beispiele oder Ausführungsformen in die genaue Beschreibung eingearbeitet, wobei jeder Anspruch für sich selbst als eine getrennte Ausführungsform steht und in Betracht gezogen wird, dass derartige Ausführungsformen in diversen Kombinationen oder Permutationen miteinander kombiniert sein können. Der Umfang der Erfindung sollte unter Bezugnahme auf die beigefügten Ansprüche zusammen mit dem vollständigen Umfang der Äquivalente, zu denen derartige Ansprüche anspruchsberechtigt sind, bestimmt werden.
-
Aspekte der Erfindung beziehen sich auf ein System und ein Verfahren zum Steuern des Umschaltens von Strombereichen, um Störungen zu begrenzen, mit einer Erfassungsanordnung, die zwischen einem Eingang und einer Last verbunden ist. Die Erfassungsanordnung weist eine parallele erste und zweite Zweigschaltung auf. Die erste Zweigschaltung weist mindestens einen ersten Transistor, einen ersten Erfassungswiderstand und eine Steuerschaltung für eine veränderliche Impedanz auf. Die Steuerschaltung für eine veränderliche Impedanz ist dazu ausgebildet, ein Steuersignal zu empfangen und eine Gate-Spannung des mindestens einen ersten Transistors zu erzeugen, derart, dass zwischen dem Eingang und der Last eine Impedanz der Erfassungsanordnung eingerichtet wird, die zum Steuersignal proportional ist, aufweisend das Steuern der Gate-Spannung des mindestens einen ersten Transistors, derart, dass eine Impedanz der Erfassungsanordnung von einem ersten Wert auf einen zweiten Wert übergeht, wenn die erste Zweigschaltung zwischen dem Eingang und der Last verbunden oder getrennt wird, während der Eingang durch die zweite Zweigschaltung mit der Last verbunden ist.
-
Die Technologie kann auch wie folgt konfiguriert sein:
- (1) Verfahren zum Steuern des Umschaltens von Strombereichen, um Störungen, wenn zwischen verschiedenen Strombereichen umgeschaltet wird, zu begrenzen, wobei das Verfahren Folgendes aufweist:
- Steuern mindestens eines ersten Transistors einer ersten Zweigschaltung einer Erfassungsanordnung, derart, dass ein Eingang der Erfassungsanordnung durch die erste Zweigschaltung mit einer Last verbunden wird;
- Verändern eines Steuersignals, um eine Gate-Spannung mindestens eines zweiten Transistors einer zweiten Zweigschaltung der Erfassungsanordnung zu erzeugen, derart, dass zwischen dem Eingang und der Last eine Impedanz der Erfassungsanordnung eingerichtet wird, die zum Steuersignal proportional ist, aufweisend das Steuern der Gate-Spannung des mindestens einen zweiten Transistors, derart, dass eine Impedanz der Erfassungsanordnung von einem ersten Wert auf einen zweiten Wert abnimmt, wenn die Last durch die zweite Zweigschaltung mit dem Eingang verbunden wird, wobei die zweite Zweigschaltung zur ersten Zweigschaltung parallel geschaltet ist; und
- Steuern des mindestens einen ersten Transistors der ersten Zweigschaltung der Erfassungsanordnung, derart, dass der Eingang durch die erste Zweigschaltung von der Last getrennt wird, nachdem die Impedanz der Erfassungsanordnung den zweiten Wert erreicht hat.
- (2) Verfahren nach (1), wobei das Verändern des Steuersignals das lineare Verändern eines Steuerstroms, derart, dass die Impedanz der Erfassungsanordnung linear vom ersten Wert auf den zweiten erniedrigt wird, aufweist.
- (3) Verfahren nach (2), wobei das Verändern des Steuersignals, um die Gate-Spannung des mindestens einen zweiten Transistors der zweiten Zweigschaltung der Erfassungsanordnung zu erzeugen, Folgendes aufweist:
- Verändern des Steuerstroms, um eine Steuerspannung zu verändern, die einem Spannungspuffer einer Steuerschaltung für eine veränderliche Impedanz bereitgestellt wird;
- Bereitstellen eines Ausgangs des Spannungspuffers für ein Gate mindestens eines Nachbildungstransistors, wobei eine Gate-Spannung des Gates des mindestens einen Nachbildungstransistors sich selbst auf einen Wert einstellt, der einen Bias-Strom unterstützt; und
- Bereitstellen der Gate-Spannung des mindestens einen Nachbildungstransistors als die Gate-Spannung des mindestens einen zweiten Transistors.
- (4) Verfahren nach (3), wobei der mindestens eine zweite Transistor einen ersten und einen zweiten Steuertransistor aufweist und wobei der mindestens eine Nachbildungstransistor einen ersten und einen zweiten Nachbildungstransistor aufweist und wobei das Verändern des Steuersignals, um die Gate-Spannung des mindestens einen zweiten Transistors der zweiten Zweigschaltung zu erzeugen, ferner Folgendes aufweist:
- Feststellen eines Mittelpunktes, der zwischen einem Drain des ersten Nachbildungstransistors und einer Source des zweiten Nachbildungstransistors verbunden ist, auf einen Mittelpunkt, der zwischen einem Drain des ersten Steuertransistors und einer Source des zweiten Steuertransistors verbunden ist.
- (5) Verfahren nach (3), wobei:
- die erste Zweigschaltung einen ersten Erfassungswiderstand aufweist und die zweite Zweigschaltung einen zweiten Erfassungswiderstand aufweist,
- die Steuerschaltung für eine veränderliche Impedanz einen ersten Nachbildungserfassungswiderstand, der mit dem mindestens einen Nachbildungstransistor in Reihe geschaltet ist, und einen zweiten und einen dritten Nachbildungswiderstand, die zum ersten Nachbildungswiderstand und zu dem mindestens einen Nachbildungstransistor parallel geschaltet sind, aufweist, und
- der erste Nachbildungswiderstand einen skalierten Widerstand aufweist, der dem zweiten Erfassungswiderstand entspricht.
- (6) Verfahren nach (5), wobei der zweite Nachbildungswiderstand einen skalierten Widerstand aufweist, der dem ersten Erfassungswiderstand entspricht, und wobei der dritte Nachbildungswiderstand einen skalierten Widerstand aufweist, der einem Ein-Widerstand des mindestens einen ersten Transistors entspricht.
- (7) Verfahren nach (6), wobei das Steuern des mindestens einen ersten Transistors der ersten Zweigschaltung der Erfassungsanordnung, derart, dass der Eingang durch die erste Zweigschaltung von der Last getrennt wird, nachdem die Impedanz der Erfassungsanordnung den zweiten Wert erreicht hat, das direkte Steuern des mindestens einen ersten Transistors, derart, dass der Eingang durch die erste Zweigschaltung von der Last getrennt wird, aufweist.
- (8) Verfahren zum Steuern des Umschaltens von Strombereichen, um Störungen, wenn zwischen verschiedenen Strombereichen umgeschaltet wird, zu begrenzen, wobei das Verfahren Folgendes aufweist:
- Steuern mindestens eines ersten Transistors einer ersten Zweigschaltung einer Erfassungsanordnung, derart, dass ein Eingang der Erfassungsanordnung durch die erste Zweigschaltung mit einer Last verbunden wird;
- Steuern mindestens eines zweiten Transistors einer zweiten Zweigschaltung der Erfassungsanordnung, derart, dass der Eingang durch die zweite Zweigschaltung mit der Last verbunden wird; und
- Verändern eines Steuersignals, um eine Gate-Spannung mindestens eines ersten Transistors der ersten Zweigschaltung zu erzeugen, derart, dass zwischen dem Eingang und der Last eine Impedanz der Erfassungsanordnung eingerichtet wird, die zum Steuersignal proportional ist, aufweisend das Steuern der Gate-Spannung des mindestens einen ersten Transistors, derart, dass eine Impedanz der Erfassungsanordnung von einem ersten Wert auf einen zweiten Wert zunimmt wenn der Eingang durch die erste Zweigschaltung von der Last getrennt wird.
- (9) Verfahren nach (8), wobei das Verändern des Steuersignals das lineare Verändern eines Steuerstroms, derart, dass die Impedanz der Erfassungsanordnung linear vom ersten Wert auf den zweiten Wert zunimmt, aufweist.
- (10) Verfahren nach (9), wobei das Verändern des Steuersignals, um die Gate-Spannung des mindestens einen ersten Transistors der ersten Zweigschaltung der Erfassungsanordnung zu erzeugen, Folgendes aufweist:
- Verändern des Steuerstroms, um eine Steuerspannung zu verändern, die einem Spannungspuffer einer Steuerschaltung für eine veränderliche Impedanz bereitgestellt wird;
- Bereitstellen eines Ausgangs des Spannungspuffers für ein Gate mindestens eines Nachbildungstransistors, wobei eine Gate-Spannung des Gates des mindestens einen Nachbildungstransistors sich selbst auf einen Wert einstellt, der einen Bias-Strom unterstützt; und
- Bereitstellen der Gate-Spannung des mindestens einen Nachbildungstransistors als die Gate-Spannung des mindestens einen ersten Transistors.
- (11) Verfahren nach (10), wobei der mindestens eine erste Transistor einen ersten und einen zweiten Steuertransistor aufweist und wobei der mindestens eine Nachbildungstransistor einen ersten und einen zweiten Nachbildungstransistor aufweist und wobei das Verändern des Steuersignals, um die Gate-Spannung des mindestens einen ersten Transistors der ersten Zweigschaltung zu erzeugen, ferner Folgendes aufweist:
- Feststellen eines Mittelpunktes, der zwischen einem Drain des ersten Nachbildungstransistors und einer Source des zweiten Nachbildungstransistors verbunden ist, auf einen Mittelpunkt, der zwischen einem Drain des ersten Steuertransistors und einer Source des zweiten Steuertransistors verbunden ist.
- (12) Verfahren nach (10), wobei:
- die erste Zweigschaltung einen ersten Erfassungswiderstand aufweist und die zweite Zweigschaltung einen zweiten Erfassungswiderstand aufweist,
- die Steuerschaltung für eine veränderliche Impedanz einen ersten Nachbildungserfassungswiderstand, der mit dem mindestens einen Nachbildungstransistor in Reihe geschaltet ist, und einen zweiten und einen dritten Nachbildungswiderstand, die zum ersten Nachbildungswiderstand und zu dem mindestens einen Nachbildungstransistor parallel geschaltet sind, aufweist, und
- der erste Nachbildungswiderstand einen skalierten Widerstand aufweist, der dem ersten Erfassungswiderstand entspricht.
- (13) Verfahren nach (12), wobei der zweite Nachbildungswiderstand einen skalierten Widerstand aufweist, der dem zweiten Erfassungswiderstand entspricht, und wobei der dritte Nachbildungswiderstand einen skalierten Widerstand aufweist, der einem Ein-Widerstand des mindestens einen zweiten Transistors entspricht.
- (14) Verfahren nach (13), wobei das Steuern des mindestens einen zweiten Transistors der zweiten Zweigschaltung der Erfassungsanordnung, derart, dass der Eingang durch die zweite Zweigschaltung mit der Last verbunden wird, das direkte Steuern des mindestens einen zweiten Transistors, derart, dass der Eingang durch die zweite Zweigschaltung mit der Last verbunden wird, aufweist.
- (15) System zum Steuern des Umschaltens von Strombereichen, um Störungen zu begrenzen, wobei das System Folgendes aufweist:
- eine Erfassungsanordnung, die zwischen einem Eingang und einer Last verbunden ist, wobei die Erfassungsanordnung Folgendes aufweist:
- eine erste Zweigschaltung, die zwischen dem Eingang und der Last verbunden ist;
- eine zweite Zweigschaltung, die zwischen dem Eingang und der Last und parallel zur ersten Zweigschaltung verbunden ist,
wobei die erste Zweigschaltung Folgendes aufweist:
- mindestens einen ersten Transistor;
- einen ersten Erfassungswiderstand; und
- eine Steuerschaltung für eine veränderliche Impedanz, die dazu ausgebildet ist, ein Steuersignal zu empfangen und eine Gate-Spannung des mindestens einen ersten Transistors zu erzeugen, derart, dass zwischen dem Eingang und der Last eine Impedanz der Erfassungsanordnung eingerichtet wird, die zum Steuersignal proportional ist, aufweisend das Steuern der Gate-Spannung des mindestens einen ersten Transistors, derart, dass eine Impedanz der Erfassungsanordnung von einem ersten Wert auf einen zweiten Wert übergeht, wenn die erste Zweigschaltung zwischen dem Eingang und der Last verbunden oder getrennt wird, während der Eingang durch die zweite Zweigschaltung mit der Last verbunden ist.
- (16) System nach (15), wobei die Steuerschaltung für eine veränderliche Impedanz dazu ausgebildet ist, die Impedanz vom ersten Wert auf den zweiten Wert zu erhöhen, wenn die erste Zweigschaltung zwischen dem Eingang und der Last getrennt wird.
- (17) System nach (15), wobei die Steuerschaltung für eine veränderliche Impedanz dazu ausgebildet ist, die Impedanz vom ersten Wert auf den zweiten Wert zu erniedrigen, wenn die erste Zweigschaltung zwischen dem Eingang und der Last verbunden wird.
- (18) System nach (15), wobei die Steuerschaltung für eine veränderliche Impedanz dazu ausgebildet ist, die Impedanz der Erfassungsanordnung als Antwort darauf, dass sich das Steuersignal linear verändert, linear vom ersten Wert auf den zweiten Wert zu verändern.
- (19) System nach (15), wobei die Steuerschaltung für eine veränderliche Impedanz Folgendes aufweist:
- einen Spannungspuffer, der dazu ausgebildet ist, eine Steuerspannung und einen Bias-Strom zu empfangen, wobei die Steuerspannung zum Steuersignal direkt proportional ist; und
- mindestens einen Nachbildungstransistor, wobei ein Gate des mindestens einen Nachbildungstransistors derart verbunden ist, dass es einen Ausgang des Spannungspuffers empfängt, und ein Drain des mindestens einen Nachbildungstransistors dazu ausgebildet ist, den Bias-Strom zu empfangen, und wobei eine Gate-Spannung des Gates des mindestens einen Nachbildungstransistors sich selbst auf einen Wert einstellt, der den Bias-Strom unterstützt;
- wobei die Gate-Spannung des mindestens einen Nachbildungstransistors als die Gate-Spannung des mindestens einen ersten Transistors bereitgestellt wird.
- (20) System nach (19), wobei die zweite Zweigschaltung mindestens einen zweiten Transistor und einen zweiten Erfassungswiderstand aufweist und wobei die Steuerschaltung für eine veränderliche Impedanz ferner Folgendes aufweist:
- einen ersten Nachbildungserfassungswiderstand, der mit dem mindestens einen Nachbildungstransistor in Reihe geschaltet ist; und
- einen zweiten und einen dritten Nachbildungswiderstand, die zum ersten Nachbildungswiderstand und zu dem mindestens einen Nachbildungstransistor parallel geschaltet sind;
- wobei der erste Nachbildungswiderstand einen skalierten Widerstand aufweist, der dem ersten Erfassungswiderstand entspricht; und
- wobei der zweite Nachbildungswiderstand einen skalierten Widerstand aufweist, der dem zweiten Erfassungswiderstand entspricht; und
wobei der dritte Nachbildungswiderstand einen skalierten Widerstand aufweist, der einem Ein-Widerstand des mindestens einen ersten Transistors entspricht.
