DE102019100460A1 - Lichtlaufzeitpixel und Verfahren zum Betreiben eines solchen - Google Patents

Lichtlaufzeitpixel und Verfahren zum Betreiben eines solchen Download PDF

Info

Publication number
DE102019100460A1
DE102019100460A1 DE102019100460.8A DE102019100460A DE102019100460A1 DE 102019100460 A1 DE102019100460 A1 DE 102019100460A1 DE 102019100460 A DE102019100460 A DE 102019100460A DE 102019100460 A1 DE102019100460 A1 DE 102019100460A1
Authority
DE
Germany
Prior art keywords
node
spk
pixel
mod
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019100460.8A
Other languages
English (en)
Other versions
DE102019100460B4 (de
Inventor
Robert Rößler
Carl Philipp Koppen
Matthias Franke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PMDtechnologies AG
Original Assignee
PMDtechnologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PMDtechnologies AG filed Critical PMDtechnologies AG
Publication of DE102019100460A1 publication Critical patent/DE102019100460A1/de
Application granted granted Critical
Publication of DE102019100460B4 publication Critical patent/DE102019100460B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar

Abstract

Lichtlaufzeitpixel, mit:mindestens einem Pixelkanal (A, B)mindestens einem Sammelknoten (SK), zu je einem Pixelkanal (A, B),mindestens einem Transfergate (TG), der dem mindestens einen Sammelknoten (SK) zugeordnet ist,mindestens jeweils einem Speicherknoten (SPK), der dem mindestens einen Transfergate (TG) zugeordnet ist,mindestens einem Separationsgate (SEP), der dem mindestens einen Speicherknoten (SPK) zugeordnet ist,mindestens einem lichtaktiven, elektrisch modulierbaren Bereich (MOD A, B C), der dem mindestens einen Separationsgate (SEP) zugeordnet ist,wobei an wenigstens einem Seitenbereich des elektrisch modulierbaren Bereichs (MOD A, B, C) ein Verwerfknoten (VK) mit einem vorgeschalteten Verwerfknoten-Transfergate (TGVK) eingefügt sind.

Description

  • Die Erfindung betrifft ein Lichtlaufzeitpixel und ein Verfahren zum Betreiben eines solchen nach Gattung der unabhängigen Ansprüche.
  • Mit Lichtlaufzeitpixel sollen hier insbesondere Pixel umfasst sein, die Entfernungen aus der Phasenverschiebung einer emittierten und empfangenen Strahlung gewinnen. Als Lichtlaufzeitpixel bzw. 3D-Pixel, TOF-Pixel sind insbesondere PMD-Pixel mit Photomischdetektoren (PMD) geeignet, wie sie u.a. in der DE 197 04 496 A1 beschrieben sind. Die Pixel kommen insbesondere in 3D-Kameras zum Einsatz, wie sie beispielsweise von der Firma ‚ifm electronic GmbH‘ oder ‚pmdtechnologies ag‘ als O3D-Kamera bzw. als CamBoard zu beziehen sind.
  • 2D Imager / Bildsensoren verwenden verschiedene Strukturen zum Zweck der kTC-Rauschunterdrückung mittels CDS (correlated double sampling, korrelierten Doppelabtastung) im global shutter Betrieb. Aus der US 7361877 B2 sind entprechenden Pixel bekannt, die eine zusätzliche ‚pinned diode‘ als Zwischenspeicher aufweisen, welcher rauschfrei ausgelesen werden kann.
  • Ferner sind aus der Veröffentlichung: S. Velichko et al., IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 63, NO. 1, JANUARY 2016, „CMOS Global Shutter Charge Storage Pixels With Improved Performance" (DOI: 10. 1109 / TED.2015.2443495) auch Formen bekannt, die eine Kombination von pinned diode mit Photogate aufweisen.
  • Aufgabe der Erfindung ist es, den Dynamikumfang eines Lichtlaufzeitpixels zu verbessern.
  • Die Aufgabe wird durch ein Lichtlaufzeitpixel gemäß Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhaft ist ein Lichtlaufzeitpixel vorgesehen, mit:
    • mindestens einem Pixelkanal (A, B)
    • mindestens einem Sammelknoten (SK), zu je einem Pixelkanal (A, B),
    • mindestens einem Transfergate (TG), der dem mindestens einen Sammelknoten (SK) zugeordnet ist,
    • mindestens jeweils einem Speicherknoten (SPK), der dem mindestens einen Transfergate (TG) zugeordnet ist,
    • mindestens einem Separationsgate (SEP), der dem mindestens einen Speicherknoten (SPK) zugeordnet ist,
    • mindestens einem lichtaktiven, elektrisch modulierbaren Bereich (MOD A, B, C), der dem mindestens einen Separationsgate (SEP) zugeordnet ist,
    • wobei an wenigstens einem Seitenbereich des elektrisch modulierbaren Bereichs (MOD A, B, C) ein Verwerfknoten (VK) mit einem vorgeschalteten Verwerfknoten-Transfergate (TGVK) eingefügt sind.
  • Ferner ist ein Lichtlaufzeitpixel vorgesehen, bei dem der Sammelknoten (SK) als Diode ausgelegt ist.
  • In einer weiteren Ausgestaltung ist ein Lichtlaufzeitpixel vorgesehen, der Speicherknoten (SPK) als gepinnte Photodiode ausgelegt ist.
  • Insbesondere ist von Vorteil ein Lichtlaufzeitpixel vorzusehen, bei dem die Pixelkanäle (A, B) mit den dazugehörigen Sammelknoten (SK A, B) diagonal nahe der Ecken des Pixels angeordnet sind, wobei die Transfergates (TG), Speicherknoten (SPK), Separationsgates (SEP) und lichtaktiven modulierbaren Bereiche (MOD A, B) ebenfalls eine diagonale Anordnung zwischen den Sammelknoten (SK A, B) aufweisen.
  • Dieses Vorgehen hat den Vorteil, dass ein Lichtlaufzeitpixel zur Verfügung gestellt werden kann, bei dem der lichtempfindliche Bereich gegenüber herkömmlichen Pixeln größer ausgelegt ist und somit der Füllfaktor verbessert werden kann
  • Besonders nützlich ist es, wenn das Pixel von der Rückseite beleuchtet wird.
  • Vorteilhaft ist auch ein Bildsensor mit den vorgenannten Lichtlaufzeitpixeln vorgesehen, bei dem die Pixel matrixförmig angeordnet sind.
  • Besonders vorteilhaft ist Verfahren zum Betreiben eines vorgenannten Lichtlaufzeitpixels bzw. Bildsensors als CDS-fähiges Time of Flight Pixel mit global shutter Funktion vorgesehen. Das Verfahren lässt sich in drei Phase unterteilen: Integration, Integrationsende, Reset und Auslese. Woraus sich ein global shutter-Betrieb durch Verwendung eines Speicherknotens SPK und eines Separationsgate SEP realisieren lässt.
  • Integration: Bei der Integration werden die Ladungsträger unter dem Speicherknoten SPK (SPK: hohe Spannung, TG: niedrige Spannung, SEP: mittlere Spannung) gesammelt, wobei die Spannungen am Speicherknoten VSPK , am Separationsgate VSEP und Transfergate VTG wie folgt eingestellt sind: VSPK > VSEP > VTG .
  • Integrationsende: Zur Beendigung der Integration wird am Separationsgate SEP eine niedrige Spannung VSEP_int_ende < VSEP_int angelegt, um den Speicherknoten von den lichtaktiven Modulationsgates (MOD A, B, C) abzutrennen (global shutter Betrieb).
  • Ladungsverarmung des Bereichs der lichtaktiven Modulationsgates (MOD A, B, C) durch Öffnen (VTGVK > VVK) eines seitlich der Modulationsgates (MOD A, B, C) angeordneten Verwerfknoten-Transfergates (TGVK) zum Transfer der verbliebenden Ladungsträger auf einen Verwerfknoten (VK),
  • Reset und Auslese: Bei der Auslese wird zunächst der Sammelknoten SK mit einer hohen Spannung VSK beaufschlagt. Diese Reset-Spannung SReset wird ausgelesen und in einer CDS-Stufe zwischengespeichert (SReset ).
  • Danach wird das Transfergate TG geöffnet (TG hohe Spannung, (VTG > VSPK )), so dass alle unter dem Speicherknoten (SPK) gesammelten Ladungsträger vollständig in den Sammelknoten SK transferiert werden.
  • Der Sammelknoten wird nun ein zweites Mal ausgelesen (SSignal ). Durch Differenzbildung mit dem in der CDS Stufe gespeicherten Initialwert (SReset - Ssignal) kann das zeitliche Rauschen (kTC-Rauschen) eliminiert werden.
  • Durch dieses Vorgehen wird der Betrieb als Global Shutter Pixel durch die Kombination des Speicherknoten (SPK) als zusätzlichen temporären Zwischenspeicher in Kombination mit dem Separationsgate (SEP) als Abtrennvorrichtung für diesen Speicherknoten (SPK) gewährleistet.
  • Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert.
  • Es zeigen schematisch:
    • 1 ein Lichtlaufzeit-Pixel, das zur Verwendung einer CDS Auslese im global shutter Betrieb ausgebildet ist,
    • 2 einen typischen zeitlichen Verlauf der angelegten Spannungen, wobei die Spannung am Speicherknoten dauerhaft konstant bleibt,
    • 3 einen typischen zeitlichen Verlauf der angelegten Spannungen, wobei die von außen angelegte Spannung am Speicherknoten unmittelbar vor dem Transfer der Ladungsträger auf den Sammelknoten reduziert wird,
    • 4 einen typischen Potentialverlauf im Silizium während der Integration und der Auslese,
    • 5a ein Füllfaktor optimiertes Speichergate-Pixel in Diagonalanordnung ohne Verwerfknoten,
    • 5b ein Pixel gemäß 5a mit einem Verwerfknoten VK und einem vorgeschalteten Transfergate TGVK,
    • 6 ein Pixel mit einem Verwerfknoten neben einem mittleren Modulationsgate MODC,
    • 7 ein Pixel mit einem Verwerfknoten innerhalb des vorgeschalteten Transfergates TGVK,
    • 8 eine Variante des Pixels gem. 7 mit einem mittleren Modulationsgate MODC.
  • Bei der nachfolgenden Beschreibung der bevorzugten Ausführungsformen bezeichnen gleiche Bezugszeichen gleiche oder vergleichbare Komponenten.
  • Die Erfindung basiert auf folgende Überlegungen: Durch den Einsatz zusätzlicher unbeleuchteter Photogates können photogenerierte Elektronen in der Ladungsdomäne gespeichert werden. Diese Zwischenspeicherung der Ladungsträger in der Ladungsdomäne, statt der typischen Integration in einer Diode, ermöglicht eine korrelierte Doppelabtastung und damit die Eliminierung des kTC Rauschens. Durch die Integration des als Photogate ausgeführten Zwischenspeichers ist darüber hinaus ein ‚global shutter‘ Betrieb möglich. Dabei fungiert das Separationsgate als Potentialbarriere um den global shutter Betrieb zu ermöglichen. Darüber hinaus werden für diesen Pixeltyp Füllfaktor-optimierte Layoutvarianten und verschiedene Betriebsmodi vorgeschlagen.
  • Die Messgenauigkeit eines üblichen PMD Pixels kann insbesondere bei geringen Beleuchtungsstärken oder hohen zu messenden Abständen durch das kTC Rauschen limitiert sein. Dieser Rauschbetrag kann nahezu vollständig durch eine korrelierte Doppelabtastung eliminiert werden. Darüber hinaus bietet die Auslese im global shutter Betrieb, im Vergleich zum rolling shutter Betrieb, einen entscheidenden Vorteil. Im global shutter Betrieb können Bewegungsartefakte vermieden werden. Somit werden im global shutter mode auch sich schnell bewegende Szenenelemente (z.B. Rotorblätter von Ventilatoren) unverzerrt und scharf.
  • Vorgeschlagen wird ein Pixel wie in 1 dargestellt, bestehend ausfolgenden Bestandteilen, welches eine CDS-Auslese im global shutter Betrieb ermöglicht:
    1. 1. Mindestens einen Sammelknoten (SK)
    2. 2. Mindestens ein Transfergate (TG), zu diesem Sammelknoten gehörig
    3. 3. Mindestens ein Speicherknoten (SPK), zu diesem Sammelknoten gehörig
    4. 4. Mindestens ein Separationsgate (SEP), zu diesem Sammelknoten gehörig
    5. 5. Mindestens einen lichtaktiven, elektrisch modulierbaren Bereich (MOD), zu diesem Sammelknoten gehörig (Modulationsgates MOD in verschiedenen Ausführungen)
  • Ein zusätzliches unbeleuchtetes Photogate bzw. ein Speicherknoten SPK und das dazugehörige Transfergate TG pro Kanal A, B werden jeweils zwischen dem beleuchteten Mischerbereich (Modulationsgates) MOD A, MOD B bzw. dem Separationsgate und dem entsprechenden Sammelknoten SK angeordnet. Die Modulationsgates MOD A, MOD B befinden sich in einen offenen, lichtempfindlichen Bereich, während sich der Sammelknoten SKA, das Transfergate TG, der Speicherknoten SPK A, und das Separationsgate SEP A in einen lichtunempfindlichen, abgedeckten Bereich befinden.
  • Die zusätzlichen Gates Transfergate TG und Speicherknoten SPK können mit einer individuell einstellbaren Spannung belegt werden. Der zusätzliche Speicherknoten SPK wird typischerweise mit einer konstanten Spannung belegt um die Akkumulation von Ladungsträgern unter diesem Gate SPK zu ermöglichen.
  • Nach Abschluss der Integrationszeit tint werden die so gesammelten Ladungsträger über das Transfergate TG in den Sammelknoten SK transferiert. Der Transfer der Elektronen erfolgt rauschfrei. Gleichzeitig kann die Gatekapazität vollständig entleert werden. Der rauschfreie Transfer und die vollständige Entleerung der Kapazität ermöglichen eine vorteilhafte Kombination des aktuellen PMD Designs mit einer CDS Auslese.
  • Die vorhandenen Separationsgates SEP werden nach der Integration auf 0V gesetzt und verhindern so eine weitere Akkumulation von Ladungsträgern unter dem unbeleuchteten Speicherknoten SPK. Damit wird ein global shutter Betrieb der Pixelmatrix ermöglicht.
  • 2 zeigt einen typischen zeitlichen Ablauf der angelegten Spannungen an den Gates TG, SPK, SEP sowie an den Transistoren Reset und Select. Durch das Schalten des Reset-Transistors wird eine definierte Spannung am Sammelknoten SK angelegt. Durch das Schalten des Select-Transistors werden die auszulesenden Pixel ausgewählt und die Pixelspannungen übertragen.
  • Dieses Timing kann in drei Phasen (reset, integration, readout) unterteilt werden. Zu Beginn werden alle im photoaktiven Bereich des Pixels vorhandenen freien Ladungsträger über einen Reset-Schritt entfernt (hohe Spannung an RESET, TG, SPK und SEP). Während der Integration sammeln sich die photogenerierten Ladungsträger unter dem Speicherknoten SPK. Nach der Integration werden alle gesammelten Ladungsträger durch einen Spannungspuls auf das Transfergate TG rauschfrei auf die Diode bzw. Sammelknoten SK transferiert.
  • Über einen Vergleich der ausgelesenen Diodenspannung kurz vor dem Ladungstransfer (Zeitpunkt treset) mit der Diodenspannung nach dem Ladungstransfer (Zeitpunkt tsignal) kann das kTC-Rauschen über Differenzbildung eliminiert werden.
  • Bei dem zeitlichen Ablauf der Spannungen in 2 bleibt die Spannung am Speicherknoten während der Integration und Auslese der photogenerierten Ladungen konstant. 3 zeigt ein Timing, bei dem die Spannung am Speicherknoten unmittelbar vor dem Transfer der Ladungen auf die Diode reduziert wird. Dieses Vorgehen hat den Vorteil, dass die Gesamtzeit für den Transfer reduziert werden kann. Darüber hinaus lässt sich der Spannungsbereich der Diode über einen größeren Bereich ausnutzen.
  • 4 (oben) zeigt beispielhaft einen Schnitt durch das in 1 gezeigte Pixel. Darunter ist der typische Verlauf des elektrostatischen Potentials im Silizium für die drei Phasen Integration, Integrationsende und Reset, sowie der Auslese dargestellt:
    1. 1. Integration: Bei der Integration sammeln sich alle Ladungsträger unter dem Speicherknoten SPK, während das Transfergate TG eine Potentialbarriere zwischen Speicherknoten SPK und Sammelknoten SK induziert.
    2. 2. Integrationsende und Reset: Zur Beendigung der Integration wird eine Potentialbarriere unter dem Separationsgate SEP induziert und somit die Drift oder Diffusion weiterer Ladungsträgern unter den Speicherknoten SPK verhindert (global shutter Betrieb). Gleichzeitig wird der Sammelknoten SK auf eine definierte (hohe) Spannung gesetzt.
    3. 3. Auslese: Bei der Auslese wird die Barriere unter dem Transfergate TG durch eine Änderung der Spannung reduziert. Dadurch werden alle unter dem Speicherknoten SPK gesammelten Ladungsträger vollständig zum Sammelknoten SK transferiert.
  • Neben der eben beschriebenen vollständigen Integration unter dem Speicherknoten SK kann das Pixel in einem zweiten Betriebsmodus betrieben werden: Die Teilintegration von Ladungsträgern unter dem Speicherknoten SPK mit Teilintegration im Sammelknoten SK (integration with overflow).
  • Beim letztgenannten Fall wird ein Teil der Ladung unter dem Speicherknoten SPK gespeichert. Bei großen Beleuchtungsstärken kommt es aufgrund der endlichen Speicherfähigkeit des Speicherknotens SPK zum Überlaufen und ein Teil der Ladung fließt schon vor dem Ende der Integration in den Sammelknoten SK ab. Hierfür ist die Potentialbarriere unter dem Transfergate TG geringer, als im oben beschriebenen Fall. Dieses Verfahren ermöglicht unterschiedliche Betriebsmodi in Abhängigkeit der Beleuchtungsstärke.
  • In allen zuvor genannten Pixelkonfigurationen und Betriebsmodi kann das beschriebene Gate SPK zum Speichern der Ladungsträger (Speicherknoten) durch eine ‚pinned diode‘, wie sie beispielsweise in 2D Pixeln typischerweise zum Einsatz kommen, ersetzt werden. Der Speicherknoten, ausgeführt als pinned diode, hat im Vergleich zu einem Gate den Vorteil eines geringeren Dunkelstroms und muss nicht extra über eine Spannungszuführung kontaktiert werden.
  • Besonders vorteilhaft ist die PMD-Struktur in einer Diagonale angeordnet, so dass der Füllfaktor optimiert werden kann. Lediglich die Modulationsgates MOD A und B sind transparent für Beleuchtung. Die übrigen Bestandteile des Pixels (SEP, SPK, TG, SK) müssen durch entsprechende Maßnahmen (z.B. Metallbedeckung) abgeschirmt werden. Für einen maximalen Füllfaktor und damit einer maximalen Sensitivität des Pixels ist die lichtaktive Fläche möglichst groß zu halten. Um den Füllfaktor des oben beschriebenen Pixels zu verbessern, aber vor allem um kleinere Pixel-Pitches zu ermöglichen, wurde ein neuer Ansatz der Gates-Anordnung realisiert.
  • Das Separationsgate wie auch das Transfergate haben die Aufgabe, Ladungsträger an der Drift in den nächsten Knoten zu hindern. Daher gibt es keine besonderen Anforderungen an deren Fläche, lediglich ihre Länge sollte ausreichen, um die genannte Funktionalität zu ermöglichen. Gleichzeitig muss der Sammelknoten eine minimale Fläche aufweisen, die erforderlich ist, um eine minimal notwendige Anzahl an Ladungsträgern zu speichern. Ordnet man die Gates wie in 1 an, so nehmen die abgeschirmten Gates über die komplette Weite des Pixels Fläche ein. Werden die Gates hingegen auf die Ecken des Pixels geführt, verjüngt sich der Ladungsträgerkanal zum Sammelknoten SK. Die verbrauchte Fläche wird zum Pixelrand geringer. Die für die Modulationsgates zur Verfügung stehende Fläche wird besser ausgenutzt und das Pixel erhält einen höheren Füllfaktor. Gleichzeitig bleibt die ‚global shutter‘- und CDS-Funktionalität erhalten. 5a (links) zeigt ein konkretes Layout-Beispiel für solch ein Pixel. 5b (rechts) zeigt das gleiche Pixel mit zusätzlichem Verwerfknoten VK. Der Verwerfknoten VK besteht aus einer zusätzlichen Diode, welche durch ein Transfergate TGVK vom Rest des Pixels getrennt ist. Diese Anordnung hat den Zweck, photogenerierte Elektronen, die während der globalen Auslese der Pixelmatrix generiert werden, einzusammeln und so eine ungewollte Veränderung der unter dem Sammelknoten SK gespeicherten Signalelektronen bei sehr hohen Beleuchtungsstärken zu verhindern. Hierfür werden sowohl der Verwerfknoten VK als auch das Transfergate TGVK nach der Integration auf ein hohes Potential gesetzt.
  • 6 zeigt eine Ausführung bei der im Unterschied zur Ausführung gemäß 1 zwischen den Modulationsgates MOD A und MOD B ein mittleres Modulationsgate MOD C angeordnet ist. Ferner ist auf der Ebene des mittleren Modulationsgates MOD C seitlich ein Verwerfknoten VK mit einem Verwerfknoten-Transfergate TGVK angeordnet.
  • 7 zeigt eine Anordnung ähnlich der Anordnung gemäß 5b) bei dem die Sammelknoten SK A, SK B innerhalb der Fläche der jeweiligen Transfergates TG A, TG B angeordnet sind. Ferner sind an beiden diagonalen Enden der Modulationsgates MOD A, B Verwerfknoten VK innerhalb der zugehörigen Verwerfknoten-Transfergates TGVK angeordnet.
  • 8 zeigt eine Variante zu dem Aufbau gemäß 7, bei der zwischen den beiden Modulationsgates MOD A und MOD B ein mittleres Modulationsgate MOD C angeordnet ist.
  • 9 ergänzt das erfindungsgemäße Timing gemäß 3 um den zeitlichen Spannungsverlauf des erfindungsgemäßen Verwerfknoten-Transfergates TGVK. Wie bereits in 2 und 3 gezeigt, wird die Ladungsintegration durch Senken der Spannung am Separationsgate SEP beendet. Zeitgleich oder kurzzeitig nachfolgend wird das Verwerfknoten-Transfergate TGVK mit Potenzial belegt, so dass die im Bereich der Modulationsgates MOD A, B, C befindlichen Ladungen in Richtung des vorzugsweise auf Reset-Spannung liegenden Verwerfknotens VK abfließen können. Nach Beenden der Auslese der Speicherknoten SKA, SKB wird die Spannung am Verwerfknoten-Transfergate TGVK wieder gesenkt.
  • Bezugszeichenliste
    • A
    Pixelkanal A
    B
    Pixelkanal B
    C, D
    Potentiale am Modulationsgate
    SK
    Sammelknoten (, Diode)
    TG
    Transfergate
    SPK
    Speicherknoten (Gate, Photogate, Diode, pinned diode)
    SEP
    Separationsgate
    TGVK
    Verwerfknoten-Transfergate
    VK
    Verwerfknoten (Diode)
    MOD
    Modulationsgates
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 19704496 A1 [0002]
    • US 7361877 B2 [0003]
  • Zitierte Nicht-Patentliteratur
    • S. Velichko et al., IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 63, NO. 1, JANUARY 2016, „CMOS Global Shutter Charge Storage Pixels With Improved Performance“ [0004]

Claims (9)

  1. Lichtlaufzeitpixel, mit: mindestens einem Pixelkanal (A, B) mindestens einem Sammelknoten (SK), zu je einem Pixelkanal (A, B), mindestens einem Transfergate (TG), der dem mindestens einen Sammelknoten (SK) zugeordnet ist, mindestens jeweils einem Speicherknoten (SPK), der dem mindestens einen Transfergate (TG) zugeordnet ist, mindestens einem Separationsgate (SEP), der dem mindestens einen Speicherknoten (SPK) zugeordnet ist, mindestens einem lichtaktiven, elektrisch modulierbaren Bereich (MOD A, B C), der dem mindestens einen Separationsgate (SEP) zugeordnet ist, wobei an wenigstens einem Seitenbereich des elektrisch modulierbaren Bereichs (MOD A, B, C) ein Verwerfknoten (VK) mit einem vorgeschalteten Verwerfknoten-Transfergate (TGVK) eingefügt sind.
  2. Lichtlaufzeitpixel nach Anspruch 1, bei dem der Sammelknoten (SK) als Diode ausgelegt ist.
  3. Lichtlaufzeitpixel nach Anspruch 1 oder 2, bei dem der Speicherknoten (SPK) als gepinnte Photodiode ausgelegt ist.
  4. Lichtlaufzeitpixel nach einem der vorhergehenden Ansprüche, bei dem die Pixelkanäle (A, B) mit den dazugehörigen Sammelknoten (SK A, B) diagonal nahe der Ecken des Pixels angeordnet sind, wobei die Transfergates (TG), Speicherknoten (SPK), Separationsgates (SEP) und lichtaktiven modulierbaren Bereiche (MOD A, B) ebenfalls eine diagonale Anordnung zwischen den Sammelknoten (SKA, B) aufweisen.
  5. Lichtlaufzeitpixel nach einem der vorhergehenden Ansprüche, bei dem das Pixel von der Rückseite beleuchtet wird.
  6. Bildsensor mit einem Lichtlaufzeitpixel nach einem der vorhergehenden Ansprüche, die matrixförmig angeordnet sind.
  7. Lichtlaufzeitkamera mit einem Bildsensor gemäß Anspruch 6.
  8. Verfahren zum Betreiben einer Vorrichtung nach einem der vorherigen Ansprüche als CDS-fähiges Lichtlaufzeitpixel mit einer global shutter Funktion, mit den Schritten: - Integration, in dem die Modulationsgates (MOD A, B, C) mit einer Modulationsspannung (VMOD) beaufschlagt werden und die Spannungen am Speicherknoten (VSPK), am Separationsgate (VSEP) und Transfergate (VTG) wie folgt eingestellt sind: VSPK > VSEP > VTG. - Integrationsende, in dem am Separationsgate (SEP) in Relation zur Integration eine niedrige Spannung VSEP_int_ende < VSEP_int angelegt wird, um den Speicherknoten von den lichtaktiven Modulationsgates (MOD A, B, C) abzutrennen, - Ladungsverarmung des Bereichs der lichtaktiven Modulationsgates (MOD A, B, C) durch Öffnen (VTGVK > VVK) eines seitlich der Modulationsgates (MOD A, B, C) angeordneten Verwerfknoten-Transfergates (TGVK) zum Transfer der verbliebenden Ladungsträger auf einen Verwerfknoten (VK), - Reset und Auslese, in dem zunächst der Sammelknoten mit einer hohen Spannung beaufschlagt wird und die Reset-Spannung (SReset) ausgelesen und in einer CDS-Stufe zwischengespeichert wird, wobei danach das Transfergate (TG) geöffnet (VTG > VSPK) wird, so dass alle unter dem Speicherknoten (SPK) gesammelten Ladungsträger vollständig in den Sammelknoten (SK) transferiert, werden, wobei hiernach der Sammelknoten ein zweites Mal ausgelesen (SSignal) wird und durch Differenzbildung (SReset - Ssignal) mit dem in der CDS Stufe gespeicherten Initialwert das zeitliche Rauschen eliminiert wird.
  9. Lichtlaufzeitkamera die zur Durführung des vorgenannten Verfahrens ausgebildet ist.
DE102019100460.8A 2018-01-11 2019-01-10 Lichtlaufzeitpixel und Verfahren zum Betreiben eines solchen Active DE102019100460B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018100570.9 2018-01-11
DE102018100570 2018-01-11

Publications (2)

Publication Number Publication Date
DE102019100460A1 true DE102019100460A1 (de) 2019-07-11
DE102019100460B4 DE102019100460B4 (de) 2024-01-25

Family

ID=66995597

Family Applications (3)

Application Number Title Priority Date Filing Date
DE102019100461.6A Active DE102019100461B4 (de) 2018-01-11 2019-01-10 Lichtlaufzeitpixel
DE102019100462.4A Active DE102019100462B4 (de) 2018-01-11 2019-01-10 Lichtlaufzeitpixel
DE102019100460.8A Active DE102019100460B4 (de) 2018-01-11 2019-01-10 Lichtlaufzeitpixel und Verfahren zum Betreiben eines solchen

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE102019100461.6A Active DE102019100461B4 (de) 2018-01-11 2019-01-10 Lichtlaufzeitpixel
DE102019100462.4A Active DE102019100462B4 (de) 2018-01-11 2019-01-10 Lichtlaufzeitpixel

Country Status (1)

Country Link
DE (3) DE102019100461B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020132868A1 (de) 2020-12-09 2022-06-09 Ifm Electronic Gmbh Lichtlaufzeitpixel mit Ladungsspeicher
DE102021108054A1 (de) 2021-03-30 2022-10-06 Ifm Electronic Gmbh Lichtlaufzeitkamera
DE102021123666A1 (de) 2021-09-14 2023-03-16 Infineon Technologies Ag Vorrichtung und verfahren zur laufzeiterfassung einer szene
DE102022121894A1 (de) 2021-09-28 2023-03-30 Ifm Electronic Gmbh Distanzmessvorrichtung
DE102022107864A1 (de) 2022-04-01 2023-10-05 Ifm Electronic Gmbh Lichtlaufzeitpixel
DE102022110844A1 (de) 2022-05-03 2023-11-09 Ifm Electronic Gmbh Verfahren zum Betreiben eines PMD-Pixels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19704496A1 (de) 1996-09-05 1998-03-12 Rudolf Prof Dr Ing Schwarte Verfahren und Vorrichtung zur Bestimmung der Phasen- und/oder Amplitudeninformation einer elektromagnetischen Welle
US7361877B2 (en) 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002732B4 (de) 2006-01-20 2015-10-01 PMD Technologie GmbH Photomischdetektor und Verfahren zu dessen Betrieb
EP2978216B1 (de) 2014-07-24 2017-08-16 Espros Photonics AG Verfahren zur Erkennung von Bewegungsunschärfe
DE102015223674B4 (de) 2014-12-01 2023-09-07 pmdtechnologies ag Lichtlaufzeitsensor für einen optischen Entfernungsmesser
DE102015223675B4 (de) 2014-12-01 2023-09-07 pmdtechnologies ag Lichtlaufzeitsensor für einen optischer Entfernungsmesser
DE102015108961A1 (de) 2015-06-08 2016-12-08 Pmdtechnologies Gmbh Bildsensor
DE102016209314A1 (de) 2015-06-22 2016-12-22 pmdtechnologies ag Pixelzelle für einen Sensor sowie entsprechender Sensor
CN107710742B (zh) 2015-07-08 2020-10-27 索尼半导体解决方案公司 固态成像元件、驱动方法和电子设备
EP3193190B1 (de) 2016-01-15 2023-04-12 Sony Depthsensing Solutions N.V. Detektorvorrichtung mit majoritätsstrom und schaltung zur steuerung des stroms
DE102016208347B4 (de) 2016-05-13 2017-12-21 Infineon Technologies Ag Optische Sensorvorrichtung und Verfahren zum Betreiben eines Laufzeitsensors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19704496A1 (de) 1996-09-05 1998-03-12 Rudolf Prof Dr Ing Schwarte Verfahren und Vorrichtung zur Bestimmung der Phasen- und/oder Amplitudeninformation einer elektromagnetischen Welle
US7361877B2 (en) 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. Velichko et al., IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 63, NO. 1, JANUARY 2016, „CMOS Global Shutter Charge Storage Pixels With Improved Performance"

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020132868A1 (de) 2020-12-09 2022-06-09 Ifm Electronic Gmbh Lichtlaufzeitpixel mit Ladungsspeicher
DE102021108054A1 (de) 2021-03-30 2022-10-06 Ifm Electronic Gmbh Lichtlaufzeitkamera
DE102021123666A1 (de) 2021-09-14 2023-03-16 Infineon Technologies Ag Vorrichtung und verfahren zur laufzeiterfassung einer szene
DE102022121894A1 (de) 2021-09-28 2023-03-30 Ifm Electronic Gmbh Distanzmessvorrichtung
DE102022121893A1 (de) 2021-09-28 2023-03-30 Ifm Electronic Gmbh Distanzmessvorrichtung
DE102022107864A1 (de) 2022-04-01 2023-10-05 Ifm Electronic Gmbh Lichtlaufzeitpixel
DE102022110844A1 (de) 2022-05-03 2023-11-09 Ifm Electronic Gmbh Verfahren zum Betreiben eines PMD-Pixels
DE102022110844B4 (de) 2022-05-03 2023-12-28 Ifm Electronic Gmbh Verfahren zum Betreiben eines PMD-Pixels

Also Published As

Publication number Publication date
DE102019100461B4 (de) 2024-01-25
DE102019100461A1 (de) 2019-07-11
DE102019100462B4 (de) 2024-01-25
DE102019100460B4 (de) 2024-01-25
DE102019100462A1 (de) 2019-07-11

Similar Documents

Publication Publication Date Title
DE102019100460B4 (de) Lichtlaufzeitpixel und Verfahren zum Betreiben eines solchen
EP0878091B1 (de) Farbbildsensor für kurzzeitbelichtung
AT505513B1 (de) Bildsensor, verfahren zum betreiben eines bildsensors und computerprogramm
DE69736621T2 (de) Aktiver Farbpixelsensor mit elektronischen Verschlusseigenschaften, mit Überstrahungsschutzsteuerung und geringem Übersprechen
EP2040458B1 (de) Bildsensor
DE3416058C2 (de)
DE102009053281B4 (de) Bildsensor
DE3120458A1 (de) Festkoerper-bildsensoranordnung
DE112010004328T5 (de) Mehrstufiger Demodulationsbildpunkt und Verfahren
DE60222275T2 (de) Fokalebenendetektormatrix für infrarotstrahlung mit zwei zeitmultiplexintegratoren und sub-rahmen mittelwertfunktion pro einheitszelle
DE102013208802A1 (de) Lichtlaufzeitsensor mit spektralen Filtern
DE102016211053A1 (de) Pixelzelle für einen Lichtlaufzeitsensor sowie entsprechender Lichtlaufzeitsensor
DE102018108379B4 (de) Lichtlaufzeitpixel
DE3039264C2 (de) Verfahren und Vorrichtung zur Ladungsübertragung bei einer Festkörper-Bildabtastvorrichtung
DE102018100571B4 (de) Lichtlaufzeitpixel und Verfahren zum Betreiben eines solchen
DE102013208804B4 (de) Lichtlaufzeitsensor mit zuschaltbarer Hintergrundlichtunterdrückung
DE3223860C2 (de)
DE3105910A1 (de) Einrichtung zur erfassung elektromagnetischer strahlung
DE112022002176T5 (de) Pixelanordnung, Bildsensor und Verfahren zum Betrieb einer Pixelanordnung
DE102018108380A1 (de) Lichtlaufzeitpixel
DE10125307A1 (de) Optischer Sensor
DE102021106686A1 (de) Lichtlaufzeitpixel mit steuerbaren Transfergate
DE2527657C3 (de) Optoelektronischer Sensor und Verfahren zu seinem Betrieb
DE102014218243A1 (de) Tdi-hochgeschwindigkeits-zeilensensor
DE102020132868A1 (de) Lichtlaufzeitpixel mit Ladungsspeicher

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: SCHUHMANN, JOERG, DIPL.-PHYS. DR. RER. NAT., DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04N0005335000

Ipc: H04N0025000000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04N0025000000

Ipc: H04N0025705000

R016 Response to examination communication
R018 Grant decision by examination section/examining division