-
HINTERGRUND DER ERFINDUNG
-
Gebiet der Erfindung
-
Die vorliegende Erfindung betrifft ein Steuergerät und genauer gesagt ein Steuergerät, bei dem Ressourcen durch eine Mehrzahl von Prozessoren, wie etwa Multiprozessoren oder Multikernprozessoren, gemeinsam genutzt werden können.
-
Allgemeiner Stand der Technik
-
Ein Steuergerät zum Steuern einer Industriemaschine (nachstehend einfach als „Maschine“ bezeichnet), wie etwa eines Roboters oder einer Werkzeugmaschine, verfügt im Allgemeinen über eine Funktion zum Sichern diverser Daten. Falls das Steuergerät beispielsweise detektiert, dass die Energieversorgung auf Grund eines Stromausfalls oder dergleichen auf eine UPS (unterbrechungsfreie Stromversorgung) umgeschaltet hat, sichert es notwendige Daten im Hauptspeicher für seinen Neustart auf einer vorbestimmten Speichervorrichtung (nachstehend einfach als „Speichergerät“ bezeichnet). Danach hält das Steuergerät die Energieversorgung von der UPS an. Insbesondere führt das Steuergerät eine Abschaltverarbeitung aus. Des Weiteren führt das Steuergerät die obige Sicherung regelmäßig sowie beim Vorkommen eines Ereignisses, wie etwa eines Stromausfalls, aus. Somit verbessert das Steuergerät die Verfügbarkeit eines Systems, in dem das Steuergerät enthalten ist.
-
Falls die gesicherten Daten inkonsistent oder fehlerhaft sind, kann es vorkommen, dass die Maschine bei der Wiederaufnahme nicht hochfährt oder nicht normal funktioniert. In diesem Fall kommt es zu einem Bearbeitungsfehler oder einem Absturz, was möglicherweise zu großen Schäden führt. Falls konsistente oder normale Daten gesichert werden, können diese Daten des Weiteren auf ein anderes System portiert werden, das mit einer ähnlichen Maschine und einem ähnlichen Steuergerät wie die, in denen die Daten gesichert sind, ausgestattet ist. Somit kann das Portierzielsystem relativ mühelos hochgefahren werden.
-
In einem Steuergerät, das einen Multiprozessor oder Multikernprozessor umfasst, kann ein Zugriff auf die zu sichernden Daten im Hauptspeicher oder auf das Zielspeichergerät für die Sicherung manchmal von einer Mehrzahl von Prozessoren oder Kernen gleichzeitig erfolgen. Wie in 1 gezeigt, kann beispielsweise ein Prozessor Nr. 1 manchmal versuchen, die Daten im Hauptspeicher auf dem Speichergerät zu sichern, wenn gerade ein Prozessor Nr. 2 auf die Daten im Hauptspeicher zugreift oder ein Prozessor Nr. 3 gerade auf das Speichergerät zugreift. In diesem Fall kann es sein, dass die Sicherung manchmal nicht mit Datenintegrität gewährleistet ist. Mit anderen Worten kann der Prozessor Nr. 1 die Daten manchmal nicht normal sichern, oder ansonsten kann es sein, dass die Sicherung sehr lange dauert.
-
Um eine derartige Situation zu vermeiden, ist das Steuergerät im Allgemeinen mit einem Mechanismus (einem exklusiven Steuermechanismus oder dergleichen, der ein Semaphor verwendet, wie in der
japanischen Patent-Auslegeschrift Nr. 62-219058 offenbart) versehen, um Zugriffe von einer Mehrzahl von Prozessoren oder Kernen auf Ressourcen, wie etwa Hauptspeicher und Speichergeräte, zu verwalten. In einem System, in dem die Zugriffsverarbeitung auf Grund des Einbezugs einer großen Anzahl von Prozessoren und Kernen einer komplizierten Abhängigkeit unterliegt, ist die Zugriffsverwaltung jedoch sehr kompliziert. Die hier erwähnte Abhängigkeit bedingt eine derartige Beziehung, dass ein Zugriff eines bestimmten Prozessors (oder Kerns) auf eine spezifische Ressource und die Verarbeitung, die durch einen anderen Prozessor (oder Kern) ausgeführt wird, miteinander konkurrieren oder sich gegenseitig beeinflussen. Sie erfordert sehr viele Arbeitsstunden und belastet einen Entwickler mit der Analyse dieser Abhängigkeit der Zugriffsverarbeitung oder der Umsetzung eines Programms zur exklusiven Kontrolle über jedes der Programme, um die Zugriffsverarbeitung auszuführen. Des Weiteren sind eine Reduzierung der Leistung auf Grund des Mehraufwands, der durch die Umsetzung des Programms zur exklusiven Kontrolle verursacht wird, und eine Erhöhung der Codemenge ebenfalls problematisch.
-
Ein Betriebssystem für einen universellen Computer stellt eine Funktion zum Sichern von Daten im Hauptspeicher, wie etwa Schnappschuss oder Hibernation, für ein vorbestimmtes Speichergerät bereit. Diese Funktion dient jedoch nur dazu, die Daten im Hauptspeicher zu einem beliebigen Moment zu sichern, und gewährleistet nicht die Integrität der Daten im Hauptspeicher.
-
Wie beispielsweise in 2 gezeigt, sei vorausgesetzt, dass eine Struktur mit vier Member-Variablen als ein einziger Datensatz definiert ist. Des Weiteren sei angenommen, dass alle diese vier Member-Variablen aktualisiert werden, falls das Steuergerät einen gewissen Befehl ausführt. Falls in diesem Fall die Schnappschussfunktion ausgeführt wird, wobei drei der Member-Variablen aktualisiert werden und die vierte nicht aktualisiert wird, wird der gesicherte Datensatz nicht in der Lage sein, die Datenintegrität zu bewahren. Falls somit die Datenintegrität gewährleistet ist, dann wird das Ergebnis der Ausführung des Befehls vollständig auf alle Daten (bei dem vorstehenden Beispiel vier Member-Variablen), die mit der Ausführung des Befehls zusammenhängen, reflektiert.
-
Die Schnappschuss- und Hibernationsfunktionen sind für die Untersuchung einer Fehlfunktion und einen schnellen Neustart nach einem Systemfehler wirksam. Diese Funktionen sind jedoch für eine Sicherung, die eine strenge Gewährleistung der Datenintegrität erfordert, ungeeignet. In einem Steuergerät für eine Industriemaschine mit hoher Echtzeitleistung und hoher Aktualisierungsfrequenz für einen Datensatz, ist es insbesondere schwierig, die Schnappschuss- und Hibernationsfunktionen zu verwenden.
-
Es ist ebenfalls denkbar, die Datenintegrität durch Ausführen eines Wartevorgangs zwischen den Prozessoren oder Kernen, bis der Datensatz vollständig aktualisiert ist, zu gewährleisten. Im Allgemeinen muss jedoch ein Befehl für einen Wartevorgang in dem Programm umgesetzt werden, das durch jeden Prozessor und jeden Kern ausgeführt wird, um den Wartevorgang zwischen den Prozessoren oder zwischen den Kernen auszuführen, bis der Datensatz vollständig aktualisiert ist. Falls der Wartevorgang zwischen den Prozessoren oder zwischen den Kernen jedes Mal ausgeführt wird, wenn der Datensatz aktualisiert wird, kann des Weiteren die Leistung möglicherweise erheblich reduziert werden.
-
Des Weiteren kann es manchmal zu Dateninkonsistenz kommen, falls die Sicherung mit einer beliebigen Zeiteinstellung erfolgt, wenn eine Mehrzahl von Prozessoren oder Kernen zusammenwirken, um eine Verarbeitung zur Datenaktualisierung auszuführen. Wie beispielsweise in 3 gezeigt, sei vorausgesetzt, dass die Datensätze DATA_SET Nr. 1 und DATA_SET Nr. 2 ausgelegt sind, um in Verbindung mit der Ausführung einer gewissen Sequenz aktualisiert zu werden. Falls die Sicherung mit der Aktualisierung des Datensatzes DATA_SET Nr. 1, der durch den Prozessor Nr. 1 vervollständigt wird, und die Aktualisierung des Datensatzes DATA_SET Nr. 2, der nicht durch Prozessor Nr. 2 vervollständigt wird, ausgeführt wird, kommt es in diesem Fall zu einer Inkonsistenz zwischen den Datensätzen DATA_SET Nr. 1 und DATA_SET Nr. 2.
-
Somit ist es nach dem Stand der Technik, bei dem die Datensicherung mit einer beliebigen Zeiteinstellung ausgeführt wird, schwierig, die Datenintegrität zu gewährleisten. Dies ist ein Problem, das ähnlich auch vorkommen kann, wenn Daten, die in einem Speichergerät oder einer tragbaren Vorrichtung gespeichert sind, ein- oder ausgegeben werden oder eine Abschaltsequenz ausgeführt wird, sowie wenn Hauptspeicherinhalt gesichert wird. Des Weiteren erfordern Speichergeräte oder Vorrichtungen in Sicherungszielen und Ein-/ Ausgabezielen ebenfalls eine Zugriffsverwaltung. In diesem Fall kann man sagen, dass die Sicherung und die Ein-/Ausgabe von Daten eine sehr schwierige Verarbeitung in einem Informationsverarbeitungssystem ist, in dem ein Multiprozessor oder ein Multikernprozessor funktioniert, insbesondere in einem Steuergerät für eine Industriemaschine mit hoher Echtzeitleistung.
-
In einem herkömmlichen Steuergerät für eine Industriemaschine werden basierend auf diesem Hintergrund die Sicherung und Ein-/Ausgabe von Daten häufig in der Phase ausgeführt, in der das Steuergerät mit einem einzigen Prozessor oder einem einzigen Kern funktioniert, direkt nachdem das Steuergerät eingeschaltet wurde. Dies ist der Fall, weil die Industriemaschine besonders stark von der Datenintegrität abhängig ist, und man davon ausgeht, dass eine sehr große Anzahl von Daten, wie etwa Parametern, gesichert wird. Falls das Steuergerät jedoch nur für die Datensicherung und die Ein-/Ausgabe von Daten wieder eingeschaltet wird, werden Peripherievorrichtungen (z.B. Stellantriebe, Messinstrumente und Motorverstärker) stark belastet. Des Weiteren ist das Wiedereinschalten des Steuergeräts eine Arbeitsverschwendung, die einen erheblichen Einfluss auf die Herstellungsprozesse ausübt.
-
Die vorliegende Erfindung wurde erdacht, um diese Probleme zu lösen, und ihre Aufgabe besteht darin, ein Steuergerät bereitzustellen, bei dem die Ressourcen durch eine Mehrzahl von Prozessoren, wie etwa Multiprozessoren oder Multikernprozessoren, sicher gemeinsam genutzt werden können.
-
KURZDARSTELLUNG DER ERFINDUNG
-
Ein Steuergerät gemäß einer Ausführungsform der vorliegenden Erfindung ist ein Steuergerät, das eine Mehrzahl von Prozessoren umfasst, die jeweils Ressourcen verwalten oder Ressourcen gemeinsam nutzen. Das Steuergerät umfasst einen ersten Prozessor, der konfiguriert ist, um eine Verarbeitung mit einem Einfluss auf die Integrität der Ressourcen auszuführen, und einen zweiten Prozessor. Der zweite Prozessor führt eine Sequenzverarbeitung aus, um die Integrität der Ressourcen gemäß dem Inhalt der Verarbeitung durch den ersten Prozessor zu bewahren, wenn eine Anfragemeldung empfangen wird, die anfragt, dass die Verarbeitung begonnen werden soll.
-
Der erste Prozessor des Steuergeräts gemäß der einen Ausführungsform der vorliegenden Erfindung führt als die zuvor erwähnte Verarbeitung eine Sicherungsverarbeitung für Daten im Hauptspeicher aus.
-
Der erste Prozessor des Steuergeräts gemäß der einen Ausführungsform der vorliegenden Erfindung führt als die zuvor erwähnte Verarbeitung eine Abschaltverarbeitung aus.
-
Das Steuergerät gemäß der einen Ausführungsform der vorliegenden Erfindung umfasst eine Einheit zum Senden und Empfangen einer Anfragemeldung, die konfiguriert ist, um den zweiten Prozessor über die Anfragemeldung zu benachrichtigen, die anfragt, dass die Verarbeitung begonnen werden soll, eine Einheit zum Senden und Empfangen einer Bereitmeldung, die konfiguriert ist, um den ersten Prozessor über eine Bereitmeldung zu benachrichtigen, welche die Fertigstellung einer Sequenzverarbeitung, die durch die Verarbeitung beeinflusst wird, angibt, und eine Einheit zum Senden und Empfangen einer Endemeldung, die konfiguriert ist, um den zweiten Prozessor über eine Endemeldung zu benachrichtigen, welche die Fertigstellung der Verarbeitung angibt. Der erste Prozessor wird nach der Benachrichtigung über die Anfragemeldung auf einen Bereitschaftszustand eingestellt und nimmt nach der Benachrichtigung über die Bereitmeldung den Betrieb wieder auf, und der zweite Prozessor wird nach der Benachrichtigung über die Bereitmeldung auf einen Bereitschaftszustand eingestellt und nimmt nach der Benachrichtigung über die Endemeldung den Betrieb wieder auf.
-
Gemäß der vorliegenden Erfindung kann ein Steuergerät bereitgestellt werden, bei dem die Ressourcen durch eine Mehrzahl von Prozessoren, wie etwa Multiprozessoren oder Multikernprozessoren, sicher gemeinsam genutzt werden können.
-
Figurenliste
-
Die obigen und andere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung von Ausführungsformen mit Bezug auf die beiliegenden Zeichnungen hervorgehen. Es zeigen:
- 1 ein Diagramm, das ein Beispiel des Vorkommens von Dateninkonsistenz zeigt;
- 2 ein Diagramm, das ein Beispiel des Vorkommens von Dateninkonsistenz zeigt;
- 3 ein Diagramm, das ein Beispiel des Vorkommens von Dateninkonsistenz zeigt;
- 4 ein Diagramm, das die Funktion und den Betrieb eines Steuergeräts zeigt;
- 5 ein Diagramm, das die Funktion und den Betrieb des Steuergeräts zeigt;
- 6 ein Diagramm, das den Betrieb des Steuergeräts zeigt;
- 7 ein Diagramm, das die Funktion und den Betrieb des Steuergeräts zeigt;
- 8 ein Diagramm, das den Betrieb des Steuergeräts zeigt;
- 9 ein Diagramm, das eine Hardware-Konfiguration des Steuergeräts zeigt; und
- 10 ein Diagramm, das die Beziehung zwischen den Prozessoren zeigt.
-
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Ausführungsform 1
-
9 ist ein schematisches Diagramm einer Hardware-Konfiguration, das ein Steuergerät 1 gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt. Das Steuergerät 1 ist eine numerische Steuerung, die beispielsweise ein Programm ausliest und eine Maschine, wie etwa eine Werkzeugmaschine, einen Roboter oder dergleichen, steuert. Das Steuergerät 1 umfasst eine Mehrzahl von Prozessoren 11 (zwei der Prozessoren (11a und 11b) sind in 9 als Beispiel abgebildet), einen ROM (Festspeicher) 12, einen RAM (Arbeitsspeicher) 13, einen nicht flüchtigen Hauptspeicher 14, eine Schnittstelle 18, einen Bus 10, eine Achsensteuerschaltung 16 und einen Servoverstärker 17. Die Schnittstelle 18 ist beispielsweise an ein Bedienpult 60 angeschlossen.
-
Die Prozessoren 11 sind Prozessoren zur allgemeinen Steuerung des Steuergeräts 1. Die Prozessoren 11 lesen Systemprogramme, die in dem ROM 12 gespeichert sind, über den Bus 10 aus und steuern das gesamte Steuergerät 1 gemäß den Systemprogrammen.
-
Bei der vorliegenden Ausführungsform umfasst das Steuergerät 1 die Mehrzahl von Prozessoren 11 (11a und 11b). Jeder der Prozessoren 11 (11a und 11b) entspricht jedem Kern jedes Prozessors oder Multikernprozessors beispielsweise in einer Umgebung mit mehreren Prozessoren.
-
Der ROM 12 speichert im Voraus Systemprogramme zum Ausführen diverser Steuerungen der Maschine.
-
Der RAM 13 speichert zeitweilig provisorische Rechendaten und Anzeigedaten und Daten und dergleichen, die durch einen Bediener über das Bedienpult 60 eingegeben werden. Der RAM 13 ist beispielsweise ein DRAM (dynamischer Arbeitsspeicher).
-
Der nicht flüchtige Hauptspeicher 14 wird beispielsweise durch eine (nicht gezeigte) Batterie gesichert. Daher bewahrt der nicht flüchtige Hauptspeicher 14 seinen Speicherzustand, selbst wenn das Steuergerät 1 heruntergefahren wird. Der nicht flüchtige Hauptspeicher 14 ist beispielsweise ein batteriegesicherter SRAM (statischer Arbeitsspeicher). Der nicht flüchtige Hauptspeicher 14 wird beispielsweise als Sicherungsspeicher für die Daten im RAM 13 verwendet.
-
Die Achsensteuerschaltung 16 steuert die Bewegungsachsen der Maschine. Die Achsensteuerschaltung 16 empfängt Bewegungsbefehlsbeträge für die Achsen, die durch die Prozessoren 11 ausgegeben werden, und gibt Bewegungsbefehle für die Achsen an den Servoverstärker 17 aus.
-
Beim Empfang der Achsenbewegungsbefehle, die durch die Achsensteuerschaltung 16 ausgegeben werden, treibt der Servoverstärker 17 einen Servomotor 50 an.
-
Der Servomotor 50 wird durch den Servoverstärker 17 angetrieben, um die Bewegungsachsen der Maschine zu bewegen. Der Servomotor 50 weist typischerweise einen eingebauten Positions-/Geschwindigkeitsdetektor auf. Der Positions-/ Geschwindigkeitsdetektor gibt ein Rückkopplungssignal für Position/Geschwindigkeit aus. Die Rückkopplung von Position/Geschwindigkeit erfolgt, wenn dieses Rückkopplungssignal für Position/Geschwindigkeit in die Achsensteuerschaltung 16 zurückgeführt wird.
-
In 1 sind die Achsensteuerschaltung 16, der Servoverstärker 17 und der Servomotor 50 jeweils als einziges Exemplar gezeigt. In Wirklichkeit werden diese Elemente jedoch in der Anzahl bereitgestellt, die der Anzahl der zu steuernden Achsen der Maschine entspricht. Für den Fall, dass ein Roboter mit sechs Achsen gesteuert wird, können manchmal beispielsweise insgesamt sechs Sätze von der Achsensteuerschaltung 16, dem Servoverstärker 17 und dem Servomotor 50 bereitgestellt werden, die den Achsen individuell entsprechen.
-
Das Bedienpult 60 ist eine Vorrichtung zum Ein-/Ausgeben von Daten, die mit einem Display, materiellen Tasten und dergleichen ausgestattet ist. Das Bedienpult 60 zeigt Informationen, die von den Prozessoren 11 über die Schnittstelle 18 empfangen werden, an dem Display an. Das Bedienpult 60 liefert Befehle, Daten und dergleichen, die von den materiellen Tasten und dergleichen eingegeben werden, über die Schnittstelle 18 an die Prozessoren 11.
-
4 ist ein Blockdiagramm, das die schematische Funktion und den Betrieb des Steuergeräts 1 gemäß der vorliegenden Ausführungsform zeigt. Das Steuergerät 1 umfasst eine Einheit 101 zum Senden und Empfangen einer Anfragemeldung, eine Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung, eine Einheit 103 zum Senden und Empfangen einer Bereitmeldung und eine Einheit 104 zum Senden und Empfangen einer Endemeldung. Die Einheit 101 zum Senden und Empfangen einer Anfragemeldung, die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung, die Einheit 103 zum Senden und Empfangen einer Bereitmeldung und die Einheit 104 zum Senden und Empfangen einer Endemeldung können materiell als eine Funktion der Prozessoren 11 umgesetzt werden. Des Weiteren können die Einheit 101 zum Senden und Empfangen einer Anfragemeldung, die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung, die Einheit 103 zum Senden und Empfangen einer Bereitmeldung und die Einheit 104 zum Senden und Empfangen einer Endemeldung als die Prozessoren 11 umgesetzt werden, die Ausführungsprogramme ausführen, die beispielsweise im ROM 12, im RAM 13 oder im nicht flüchtigen Hauptspeicher 14 gespeichert sind.
-
Der Prozessor 11a (Prozessor Nr. 1) und der Prozessor 11b (Prozessor Nr. 2) aus 4 verwalten ihre jeweiligen Ressourcen im RAM 13. Bei der vorliegenden Ausführungsform, wie in 10 gezeigt, verwalten die Prozessoren 11a und 11b unabhängig verschiedene Daten (Daten Nr. 1 und Nr. 2) in einem einzigen Datensatz.
-
Die Einheit 101 zum Senden und Empfangen einer Anfragemeldung sendet eine Anfragemeldung von dem Prozessor 11a (einem beliebigen Prozessor oder Kern; Prozessor Nr. 1 in 4) an den Prozessor 11b (jeden von allen anderen Prozessoren oder Kernen; Prozessor Nr. 2 in 4). Die Prozessoren 11a und 11b stehen in einer Eins-zu-viele-Beziehung.
-
Die Anfragemeldung ist eine Meldung, die dazu dient, dass eine Sicherungsverarbeitung erfolgt, über welche die Meldungsempfänger (Prozessoren 11b) durch einen Sender (Prozessor 11a) benachrichtigt werden. Die Anfragemeldung umfasst Informationen (Index eines Speicherblocks), um zu sichernde Daten (welche die Datensätze umfassen) vorzugeben.
-
Nachdem die Anfragemeldung gesendet wurde, versetzt die Einheit 101 zum Senden und Empfangen einer Anfragemeldung den Prozessor 11a in einen Ausführungswartezustand (Bereitschaftszustand) für die Sicherungsverarbeitung.
-
Beim Empfang der Anfragemeldung benachrichtigen die Prozessoren 11b die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung über den Inhalt der Anfragemeldung.
-
Die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung bestimmt, ob eine Sequenzverarbeitung, die durch die Empfänger der Anfragemeldung (Prozessoren 11b) erfolgt, fertiggestellt ist oder nicht. Die Sequenzverarbeitung ist eine Verarbeitung bezüglich des Inhalts der Anfragemeldung. Insbesondere geben die Prozessoren 11b die Daten zum Zugriff auf den Index des Speicherblocks vor, der in der Anfragemeldung enthalten ist, und beenden die Sequenzverarbeitung bezüglich der Daten.
-
Falls bestimmt wird, dass die Sequenzverarbeitung fertiggestellt ist, stellt die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung die Prozessoren 11b auf ihren Bereitschaftszustand ein und sendet eine Benachrichtigung an die Einheit 103 zum Senden und Empfangen einer Bereitmeldung.
-
Die Einheit 103 zum Senden und Empfangen einer Bereitmeldung sendet Bereitmeldungen von den Empfängern der Anfragemeldung (Prozessoren 11b) an den Sender der Anfragemeldung (Prozessor 11a).
-
Die Bereitmeldungen sind Meldungen, die dazu dienen, dass ein Teil der Verarbeitung bezüglich der Empfänger der Anfragemeldung (Prozessoren 11b) aus der Sequenzverarbeitung bezüglich der Sicherungsverarbeitung, die durch den Sender der Anfragemeldung (Prozessor 11a) ausgeführt wird, fertiggestellt wird, über die der Sender der Anfragemeldung (Prozessor 11a) benachrichtigt wird.
-
Der Prozessor 11a bestimmt, ob die Bereitmeldungen von allen Prozessoren 11b als Ziele für die Anfragemeldungen empfangen werden oder nicht. Falls der Prozessor 11a darauf schließt, dass die Bereitmeldungen von allen Prozessoren 11b als Ziele für die Anfragemeldungen empfangen werden, gibt die Einheit 103 zum Senden und Empfangen einer Bereitmeldung den Ausführungswartezustand (Bereitschaftszustand) für die Sicherungsverarbeitung des Prozessors 11a frei.
-
Der Prozessor 11a führt die Sicherungsverarbeitung aus.
-
Die Einheit 104 zum Senden und Empfangen einer Endemeldung sendet eine Endemeldung von dem Sender der Anfragemeldung (Prozessor 11a) an die Empfänger der Anfragemeldung (Prozessors 11b).
-
Die Endemeldung ist eine Benachrichtigungsmeldung, die dazu dient, dass die Sicherungsverarbeitung in dem Sender der Anfragemeldung (Prozessor 11a) fertiggestellt ist.
-
Die Einheit 104 zum Senden und Empfangen einer Endemeldung gibt den Bereitschaftszustand der Prozessoren 11b frei, welche die Endemeldung empfangen haben.
-
Die Vorteile der vorliegenden Ausführungsform gegenüber dem Stand der Technik werden mit Bezug auf 5 beschrieben. Die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung als Bestandteil der vorliegenden Ausführungsform bestätigt, dass die Sequenzverarbeitung bezüglich der zu sichernden Daten in allen Prozessoren 11b, welche die Anfragemeldungen empfangen haben, fertiggestellt ist. Anschließend wechselt die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung die Prozessoren 11b in den Bereitschaftszustand. Falls die Prozessoren 11b direkt nach dem Empfang der Anfragemeldungen in den Bereitschaftszustand gewechselt werden, wird zwischen den Datensätzen unweigerlich eine Inkonsistenz verursacht. Bei der vorliegenden Ausführungsform erlaubt es die Einheit 102 zum Bestimmen der Fertigstellung einer Sequenzverarbeitung den Prozessoren 11b jedoch nicht, in den Wartezustand zu wechseln, bis die Sequenzverarbeitung beendet ist, und führt die Sequenzverarbeitung fort, so dass die Datensätze konsistent sind. Somit wird zwischen den Datensätzen keine Inkonsistenz verursacht.
-
6 ist eine Tabelle, die ein Beispiel eines Verarbeitungsablaufs zwischen den Prozessoren für den Fall zeigt, dass die Prozessoren 11b (Prozessoren Nr. 2) in dem Steuergerät 1 eine Datensicherung ausführen, bei der ein Prozessor 11a (Prozessor Nr. 1), ein Prozessor 11b (Prozessor Nr. 2) und ein Prozessor 11c (Prozessor Nr. 3) jeweils eine Achsensteuerung eines Systems 1, eine Achsensteuerung eines Systems 2 und eine Achsensteuerung eines Systems 3 ausführen.
-
In einem Anfangszustand führen die Prozessoren 11a, 11b und 11c Schritte der Verarbeitung bezüglich der Achsensteuerungen jeweils der ersten, zweiten und dritten Systeme 1, 2 und 3 (S11, S21 und S31) aus.
-
Der Prozessor 11b sendet Anfragemeldungen für die Sicherungsverarbeitung an die Prozessoren 11a und 11c (S22). Anschließend wird der Prozessor 11b auf den eine Bereitschaftszustand eingestellt.
-
Beim Empfang der Anfragemeldungen stellen die Prozessoren 11a und 11c die Sequenzverarbeitung bezüglich des Inhalts der Anfragemeldungen fertig (S12 und S32). Anschließend senden die Prozessoren 11a und 11c Bereitmeldungen an den Prozessor 11b. Daraufhin werden die Prozessoren 11a und 11c auf den Bereitschaftszustand eingestellt.
-
Falls bestätigt wird, dass die Bereitmeldungen von allen Prozessoren 11a und 11c empfangen werden, gibt der Prozessor 11b den Bereitschaftszustand frei und führt die Sicherungsverarbeitung aus (S23). Wenn die Sicherungsverarbeitung fertiggestellt ist, sendet der Prozessor 11b eine Endemeldung an die Prozessoren 11a und 11c (S24). Des Weiteren nimmt der Prozessor 11b die Ausführung der Achsensteuerung des Systems 2 wieder auf (S25).
-
Beim Empfang der Endemeldung geben die Prozessoren 11a und 11c den Bereitschaftszustand frei und nehmen die Ausführung der Achsensteuerungen der Systeme 1 und 3 wieder auf (S13 und S33).
-
Gemäß der vorliegenden Ausführungsform kann selbst das Steuergerät 1, das häufig Daten aktualisiert und eine komplizierte Zugriffsverarbeitung ausführt, eine Datensicherung mit garantierter Datenintegrität, eine Ein-/ Ausgabe von Daten, eine Abschaltsequenz und dergleichen ausführen. Des Weiteren kann die vorliegende Ausführungsform Probleme, wie etwa eine Reduzierung der Leistung auf Grund von Mehraufwand, der verursacht wird, falls ein Programm zur exklusiven Steuerung umgesetzt wird, eine Überlastung des Speichergeräts oder des Hauptspeichers auf Grund einer Zunahme der Code-Menge und dergleichen vermeiden.
-
Des Weiteren ist die vorliegende Ausführungsform derart konfiguriert, dass die Sequenzverarbeitung vor der Sicherung in einem notwendigen Bereich für die Bewahrung der Datenintegrität gemäß dem Inhalt der Anfragemeldungen fertiggestellt wird. Mit anderen Worten ist die vorliegende Ausführungsform derart konfiguriert, dass sich die Sicherungsverarbeitung bis zur Fertigstellung der Sequenzverarbeitung im Bereitschaftszustand befindet. Somit wird der Ausführungsbereich der Sequenzverarbeitung, d. h. der garantierte Bereich der Datenintegrität, geeignet gemäß der Abhängigkeit zwischen den Systemen oder zwischen den Steuerachsen eingestellt.
-
Bei der zuvor beschriebenen Ausführungsform ist eine Reihe von Verarbeitungsschritten abgebildet, wie sie mit den Anfragemeldungen für die Sicherungsverarbeitung als Auslöser ausgeführt wird. Die Typen, die Formen und der Inhalt der Anfragemeldungen, der Inhalt und der Bereich der Sequenzverarbeitung und dergleichen können jedoch in Abhängigkeit von der Art der Verarbeitung, die durch einen primären Prozessor oder Kern ausgeführt wird, unterschiedlich sein. Für den Fall, dass beispielsweise die Sicherungsverarbeitung ausgeführt wird, kann es erlaubt sein, dass die Bedingungen in Abhängigkeit von Unterschieden der Aspekte, wie etwa der Sicherung für den nicht flüchtigen Hauptspeicher 14 und den ROM 12, der Sicherung für einen externen Speicher und dergleichen, geeignet geändert werden.
-
Ausführungsform 2
-
Der Betrieb eines Steuergeräts 1 gemäß der Ausführungsform 2 wird mit Bezug auf 7 beschrieben. Die Ausführungsform 2 ist eine Variante der Ausführungsform 1. Die Bestandteile und der Betrieb des Steuergeräts 1 gemäß der Ausführungsform 2 sind die gleichen wie die der Ausführungsform 1, soweit nicht anderweitig vorgegeben.
-
Bei der vorliegenden Ausführungsform ist ein Empfänger der Anfragemeldung (Prozessor 11b für den Fall der Ausführungsform 1) mit einer Verarbeitung, die nicht von der Verarbeitung (Sicherungsverarbeitung für den Fall der Ausführungsform 1), über die durch eine Anfragemeldung benachrichtigt wird, abhängig ist (oder diese nicht beeinflusst), als einer alternativen Aufgabe umgesetzt. Nach dem Senden einer Bereitmeldung führt der Prozessor 11b die alternative Aufgabe aus, statt in den Bereitschaftszustand zu wechseln. Insbesondere fährt der Prozessor 11b fort, eine Aufgabe auszuführen, die für die Sicherungsverarbeitung in einem Hauptspeicherraum unabhängig von der Sicherungsverarbeitung irrelevant ist.
-
Beim Empfang einer Endemeldung bestimmt die Einheit 104 zum Senden und Empfangen einer Endemeldung in diesem Fall, ob sich der Prozessor 11b in einem Fertigstellungswartezustand (Bereitschaftszustand) für die Sicherungsverarbeitung oder in einem Zustand, in dem die alternative Aufgabe ausgeführt wird, befindet. Falls sich der Prozessor 11b in dem Fertigstellungswartezustand (Bereitschaftszustand) für die Sicherungsverarbeitung befindet, wird der Bereitschaftszustand freigegeben. Falls gerade die alternative Aufgabe ausgeführt wird, wird dagegen die Aufgabe (z. B. die Achsensteuerung) ausgeführt, die zum Zeitpunkt des Empfangs der Anfragemeldung gerade ausgeführt wurde.
-
Gemäß der vorliegenden Ausführungsform kann der Prozessor oder Kern, der die Anfragemeldung empfangen hat, die alternative Aufgabe ausführen, während er auf die Fertigstellung der angefragten Verarbeitung wartet, so dass die Verarbeitungseffizienz des gesamten Steuergeräts 1 verbessert werden kann.
-
Ausführungsform 3
-
Der Betrieb eines Steuergeräts 1 gemäß der Ausführungsform 3 wird mit Bezug auf 8 beschrieben. Die Ausführungsform 3 ist eine Variante der Ausführungsform 1. Die Bestandteile und der Betrieb des Steuergeräts 1 gemäß der Ausführungsform 3 sind die gleichen wie die der Ausführungsform 1, soweit nicht anderweitig vorgegeben.
-
Bei der vorliegenden Ausführungsform werden die Bedingungen zum Bestimmen der Fertigstellung für die Sequenzverarbeitung und den Betrieb nach dem Empfang der Endemeldung in Abhängigkeit von den Meldungstypen, die von einem primären Prozessor gesendet werden, geändert.
-
8 ist ein Schema, das den Betrieb eines Prozessors 11a (Prozessors Nr. 1), eines Prozessors 11b (Prozessors Nr. 2) und eines Prozessors 11c (Prozessors Nr. 3) für den Fall zeigt, dass ein Betriebsprogramm bezüglich der Sicherungsverarbeitung der Ausführungsform 3 auf eine Abschaltsequenz beim Vorkommen eines Systemfehlers angewendet wird.
-
In einem anfänglichen Zustand führen die Prozessoren 11a, 11b und 11c die Schritte des Verarbeitens bezüglich der Achsensteuerungen jeweils der ersten, zweiten und dritten Systeme 1, 2 und 3 aus (S211, S221 und S231).
-
Der Prozessor 11b sendet Benachrichtigungen über das Vorkommen eines Systemfehlers (die den Anfragemeldungen für die Sicherungsverarbeitung der Ausführungsform 1 entsprechen) an die Prozessoren 11a und 11c aus (S222). Es wird ebenfalls vorausgesetzt, dass die Benachrichtigungen über das Vorkommen eines Systemfehlers Informationen bezüglich eines Index eines Speicherblocks umfassen, in dem zu sichernde Daten vorliegen. Anschließend wird der Prozessor 11b auf den Bereitschaftszustand eingestellt.
-
Beim Empfang von Benachrichtigungen über das Vorkommen eines Systemfehlers stellen die Prozessoren 11a und 11c die Sequenzverarbeitung bezüglich der zu sichernden Daten individuell fertig. Die Prozessoren 11a und 11c können konfiguriert sein, um zu dem Zeitpunkt des Empfangs der Benachrichtigungen über das Vorkommen eines Systemfehlers eine Verarbeitung zum Zurücksetzen eines Registers, zum Reduzieren der Kernfrequenz oder dergleichen auszuführen, um für die Ausführung der Abschaltsequenz bereit zu sein (S212 und S232). Wenn die Sequenzverarbeitung und dergleichen fertiggestellt sind, senden die Prozessoren 11a und 11c Bereitmeldungen an den Prozessor 11b. Anschließend werden die Prozessoren 11a und 11c auf den Bereitschaftszustand eingestellt.
-
Falls bestätigt wird, dass die Bereitmeldungen von allen Prozessoren 11a und 11c empfangen werden, gibt der Prozessor 11b den Bereitschaftszustand frei und führt die Abschaltsequenz (S223) aus. Wenn die Abschaltsequenz fertiggestellt ist, sendet der Prozessor 11b eine Anfrage zum Anhalten des Prozessors (die der Endemeldung der Ausführungsform 1 entspricht) an die Prozessoren 11a und 11c (S224). Des Weiteren hält der Prozessor 11b seinen Betrieb an (S225).
-
Beim Empfang der Anfrage zum Anhalten des Prozessors geben die Prozessoren 11a und 11c den Bereitschaftszustand frei und halten ihren Betrieb an (S213 und S233).
-
Obwohl die Ausführungsformen der vorliegenden Erfindung hier beschrieben wurden, ist die Erfindung nicht auf die obigen Ausführungsformen eingeschränkt und kann geeignet geändert und in diversen Formen ausgebildet sein.
-
Beispielsweise ist die vorliegende Erfindung nicht auf die Datensicherung, die Ein-/Ausgabe von Daten und die Abschaltsequenz eingeschränkt und ist auf diverse Verwendungen anwendbar. Beispielsweise ist die vorliegende Erfindung auf ein Verfahren zur Kommunikation zwischen Prozessoren oder Kernen beim Vorkommen eines Systemfehlers, ein Ausführungsverfahren für eine Notstoppverarbeitung, um ein System sicher anzuhalten, und dergleichen anwendbar. Des Weiteren kann die vorliegende Erfindung auch als ein Verfahren zum Initialisieren eines spezifischen Hauptspeichers in einem Speicherabbild bei der Wiederaufnahme einer Anwendung verwendet werden.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
