DE102019002201A1

DE102019002201A1 - Verfahren, gehäuste ic, und syste me für brückenlose pfc-wandler

Info

Publication number: DE102019002201A1
Application number: DE102019002201.7A
Authority: DE
Inventors: Nikhilesh S. Kanath
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2018-04-10
Filing date: 2019-03-27
Publication date: 2019-10-10
Also published as: TW201946362A; CN110365233A; CN110365233B; TWI702783B; US20190312508A1; US10432086B1

Abstract

Verfahren, gehäuste IC und Systeme von brückenlosen PFC-Wandlern. Mindestens einige der beispielhaften Ausführungsformen sind Verfahren zum Betreiben eines Leistungswandlers, einschließlich des Betreibens des Leistungswandlers bei einem positiven Halbwellenzyklus einer Frequenz einer Wechselstromquelle durch: Laden einer Primärwicklung eines Mehrfachwicklungsboostinduktors mit einem Ladestrom einer ersten Polarität; und dann Entladen der Primärwicklung; Erfassen einer abfallenden Flanke einer Spannung an einem Schaltknoten mittels einer Sekundärwicklung des Mehrfachwicklungsboostinduktors; und Auslösen eines nachfolgenden Ladens der Primärwicklung während des positiven Halbwellenzyklus basierend auf der abfallenden Flanke. Betreiben des Leistungswandlers während eines negativen Halbwellenzyklus der Leitungsfrequenz durch: Erfassen einer ansteigenden Flanke der Spannung an dem Schaltknoten über die Sekundärwicklung; und Auslösen einer anschließenden Aufladung der Primärwicklung.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht den Nutzen der vorläufigen US-Patentanmeldung Nr. 62/655,592 , eingereicht am 10. April 2018 mit dem Titel „Valley Detection for Totem Pole Bridgeless PFC“. Die vorläufige Anmeldung wird durch Verweis hierin aufgenommen, als ob sie im Folgenden vollständig wiedergegeben würde.
TECHNISCHES GEBIET
Diese Anmeldung bezieht sich auf das technische Gebiet von brückenlosen Leistungsfaktorkorrekturwandlern (Power Factor Correction - PFC) und auf Arbeitsverfahren.
HINTERGRUND
Es besteht ein stetig zunehmender Bedarf an Leistungswandlern mit besserer Effizienz und kleinerer Grundfläche. In jüngster Zeit konzentriert sich die Aufmerksamkeit bei der Erfüllung der genannten Anforderungen auf die Gleichrichterbrücke und insbesondere auf Fortschritte bei brückenlosen Leistungsfaktorkorrekturwandlern (PFC). Eine der Schwierigkeiten bei derartigen Gestaltungen ist das Erfassen und Schalten in einer Weise, bei der Schaltverluste reduziert werden. Jedes Verfahren oder System, das das Erfassen und Schalten verbessert, würde einen Wettbewerbsvorteil auf dem Markt bieten.
ZUSAMMENFASSUNG
Verfahren und Systeme für brückenlose PFC-Wandler. Ein beispielhaftes Ausführungsbeispiel ist ein Verfahren zum Betreiben eines Leistungswandlers, umfassend das Betreiben des Leistungswandlers während eines positiven Halbwellenzyklus einer Wechselstromquelle (AC-Quelle) und das Betreiben des Leistungswandlers während eines negativen Halbwellenzyklus der Frequenz der Wechselstromquelle. Das Betreiben des Leistungswandlers während des positiven Halbwellenzyklus der Wechselstromquelle kann umfassen: Laden einer Primärwicklung eines Mehrfachwicklungsboostinduktors mit einem Ladestrom mit einer ersten Polarität; und anschließendes Entladen der Primärwicklung mit einem ersten Entladestrom der ersten Polarität; Erfassen einer abfallenden Flanke einer Spannung an einem Schaltknoten mittels einer Sekundärwicklung des Mehrfachwicklungsboostinduktors, der mit einem Komparator gekoppelt ist; und Auslösen eines nachfolgenden Ladens der Primärwicklung während des positiven Halbwellenzyklus basierend auf der abfallenden Flanke. Das Betreiben des Leistungswandlers während des negativen Halbwellenzyklus der Frequenz der Wechselstromquelle kann umfassen: Laden der Primärwicklung des Mehrfachwicklungsboostinduktors mit einem Ladestrom mit einer zweiten Polarität, die der ersten Polarität entgegengesetzt ist; und anschließendes Entladen der Primärwicklung mit einem zweiten Entladestrom mit der zweiten Polarität; Erfassen einer ansteigenden Flanke der Spannung an dem Schaltknoten mittels der Sekundärwicklung des Mehrfachwicklungsboostinduktors, der mit dem Komparator gekoppelt ist; und Auslösen eines nachfolgenden Ladens der Primärwicklung in dem negativen Halbwellenzyklus basierend auf der ansteigenden Flanke.
Das Erfassen der abfallenden Flanke in dem beispielhaften Verfahren kann ferner das Erfassen einer Spannung an einer ersten Leitung der Sekundärwicklung und einer zweiten Leitung der Sekundärwicklung, die mit einer Referenzspannung gekoppelt ist, umfassen. Das Erfassen der ansteigenden Flanke in dem beispielhaften Verfahren kann ferner das Erfassen einer Spannung an der ersten Leitung der Sekundärwicklung und der zweiten Leitung der Sekundärwicklung, die mit der Referenzspannung gekoppelt ist, umfassen.
Das Erfassen der abfallenden Flanke in dem beispielhaften Verfahren kann ferner das Erfassen durch den Komparator umfassen, der eine Hysteresespannung aufweist. Das Erfassen der ansteigenden Flanke in dem beispielhaften Verfahren kann ferner das Erfassen durch den Komparator umfassen, der die Hysteresespannung aufweist.
Das Erfassen der abfallenden Flanke in dem beispielhaften Verfahren kann ferner das Erfassen durch den Komparator umfassen, der eine Hysteresespannung zwischen und einschließlich 100 Millivolt (mV) und 500 mV aufweist. Das Erfassen der ansteigenden Flanke in dem beispielhaften Verfahren kann ferner ein Erfassen durch den Komparator umfassen, der die Hysteresespannung zwischen und einschließlich 100 mV und 500 mV aufweist.
Das Auslösen des nachfolgenden Ladungszyklus während des positiven Halbwellenzyklus in dem beispielhaften Verfahren kann ferner umfassen, dass ein erster elektrisch gesteuerter Schalter leitend gemacht wird, wenn die Spannung über dem ersten elektrisch gesteuerten Schalter unter einem vorbestimmten Spannungsschwellenwert liegt. Das Auslösen des nachfolgenden Ladungszyklus während des negativen Halbwellenzyklus in dem beispielhaften Verfahren kann ferner umfassen, dass ein zweiter elektrisch gesteuerter Schalter leitend gemacht wird, wenn die Spannung über dem zweiten elektrisch gesteuerten Schalter unter dem vorbestimmten Spannungsschwellenwert liegt.
Andere beispielhafte Ausführungsformen beinhalten eine gehäuste Vorrichtung mit einer integrierten Schaltung (IC) zum Steuern eines brückenlosen Leistungsfaktorkorrekturwandlers (PFC-Wandlers), umfassend: einen Wicklungserfassungsanschluss, einen oberseitigen Anschluss des langsamen Schenkels, einen unterseitigen Anschluss des langsamen Schenkels, einen oberen Anschluss, einen unteren Anschluss und einen Rückkopplungsanschluss; einen leitungsseitigen Regler, der mit dem oberseitigen Anschluss des langsamen Schenkels und dem unterseitigen Anschluss des langsamen Schenkels gekoppelt ist, wobei der leitungsseitige Regler konfiguriert ist, um eine Polarität eines Wechselstromsignals (AC) zu erfassen, und der leitungsseitige Regler dazu konfiguriert ist, um den unterseitigen Anschluss des langsamen Schenkels zu aktivieren und den oberseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität positiv ist, und der leitungsseitige Regler dazu konfiguriert ist, den oberseitigen Anschluss des langsamen Schenkels zu aktivieren, und den unterseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität negativ ist; und einen wandlerseitigen Regler, der mit dem oberen Anschluss, dem unteren Anschluss und dem Wicklungserfassungsanschluss gekoppelt ist. Der wandlerseitige Regler kann umfassen: einen Komparator, der einen ersten Eingang, einen zweiten Eingang, einen nicht invertierten Ausgang und einen invertierten Ausgang definiert, wobei der erste Eingang mit dem Wicklungserfassungsanschluss gekoppelt ist und der zweite Eingang mit einer Referenzspannung gekoppelt ist; eine Maskenschaltung, die einen Maskeneingang, einen nicht invertierten Eingang, einen invertierten Eingang und einen Maskenausgang definiert, wobei der nicht invertierte Eingang mit dem nicht invertierten Ausgang des Komparators gekoppelt ist und der invertierte Eingang mit dem invertierten Ausgang des Komparators gekoppelt ist, und die Maskenschaltung dazu konfiguriert ist, den nicht invertierten Eingang zu maskieren, wenn der Maskeneingang aktiviert ist, und die Maskenschaltung dazu konfiguriert ist, den invertierten Eingang zu maskieren, wenn der Maskeneingang nicht aktiviert ist; und einen Laderegler, der einen Rückkopplungseingang und einen Übergangseingang definiert, wobei der Rückkopplungseingang mit dem Rückkopplungsanschluss gekoppelt ist und der Übergangseingang mit dem Maskenausgang gekoppelt ist. Der Laderegler kann konfiguriert sein, um während der Zeiträume, in denen die Polarität positiv ist, den unteren Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren. Der Laderegler kann konfiguriert sein, um während der Zeiträume, in denen die Polarität negativ ist, den oberen Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren.
Während der Zeiträume, in denen die Polarität positiv ist, kann der Laderegler der beispielhaften gehäusten IC ferner so konfiguriert sein, dass er als Reaktion auf eine Aktivierung des Maskenausgangs den unteren Anschluss aktiviert; und dann ein Signal überwacht, das einen Induktorstrom auf dem Wicklungserfassungsanschluss anzeigt; und wenn das Signal, das den Induktorstrom anzeigt, einen vorbestimmten Schwellenwert erreicht, den oberen Anschluss aktiviert und den unteren Anschluss deaktiviert.
Während der Zeiträume, in denen die Polarität negativ ist, kann der Laderegler der beispielhaften gehäusten IC ferner so konfiguriert sein, dass er als Reaktion auf eine Aktivierung des Maskenausgangs den oberen Anschluss aktiviert; und dann das Signal überwacht, das einen Induktorstrom auf dem Wicklungserfassungsanschluss anzeigt; und wenn das Signal, das den Induktorstrom anzeigt, den vorbestimmten Schwellenwert erreicht, den oberen Anschluss deaktiviert und den unteren Anschluss aktiviert.
Während der Zeiträume, in denen die Polarität positiv ist, kann der Laderegler der beispielhaften gehäusten IC ferner konfiguriert sein, um den unteren Anschluss als Reaktion auf die Aktivierung des Maskenausgangs zu aktivieren und eine Anzeige der Ausgangsspannung an dem Rückkopplungsanschluss zu aktivieren. Während der Zeiträume, in denen die Polarität negativ ist, kann der Laderegler ferner konfiguriert sein, um den oberen Anschluss als Reaktion auf die Aktivierung des Maskenausgangs zu aktivieren und eine Anzeige der Ausgangsspannung an dem Rückkopplungsanschluss zu aktivieren.
Während der Zeiträume, in denen die Polarität positiv ist, kann der Laderegler der beispielhaften gehäusten IC ferner konfiguriert sein, um den unteren Anschluss als Reaktion auf eine vorbestimmte Anzahl von Aktivierungen des Maskenausgangs zu aktivieren und eine Anzeige der Ausgangsspannung an dem Rückkopplungsanschluss zu aktivieren. Während der Zeiträume, in denen die Polarität negativ ist, kann der Laderegler ferner konfiguriert sein, um den oberen Anschluss als Reaktion auf die vorbestimmte Anzahl von Aktivierungen des Maskenausgangs zu aktivieren und eine Anzeige der Ausgangsspannung an dem Rückkopplungsanschluss zu aktivieren.
Die gehäuste IC kann des Weiteren so konfiguriert sein, dass der Wicklungserfassungsanschluss, der hohe Anschluss, der niedrige Anschluss, der oberseitige Anschluss des langsamen Schenkels, der unterseitige Anschluss des langsamen Schenkels und der Rückkopplungsanschluss elektrisch einer Außenfläche der gehäusten IC ausgesetzt sind.
Andere weitere beispielhafte Ausführungsformen beinhalten einen brückenlosen PFC-Wandler, umfassend: einen ersten Leitungseingang und einen zweiten Leitungseingang; einen oberseitigen Feldeffekttransistor (FET) des langsamen Schenkels, der ein Gate, eine mit dem ersten Leitungseingang gekoppelte Source, und einen mit einem positiven Ausgang des Wandlers gekoppelten Drain definiert; einen unterseitigen FET des langsamen Schenkels, der ein Gate, einen mit dem ersten Leitungseingang gekoppelten Drain und eine mit einem negativen Ausgang des Wandlers gekoppelte Source definiert; einen Mehrfachwicklungsboostinduktor, der eine Primärwicklung definiert, wobei eine erste Leitung mit dem zweiten Leitungseingang gekoppelt ist, und eine zweite Leitung einen Schaltknoten definiert; einen oberseitigen FET des schnellen Schenkels, der ein Gate, eine mit dem Schaltknoten gekoppelte Source und einen mit dem positiven Ausgang des Wandlers gekoppelten Drain definiert; einen unterseitigen FET des schnellen Schenkels, der ein Gate, eine mit dem negativen Ausgang des Wandlers gekoppelte Source und einen mit dem Schaltknoten gekoppelten Drain definiert; und einen PFC-Regler, der konfiguriert ist, um den Wandler während eines positiven Halbwellenzyklus einer Frequenz einer Wechselstromquelle (AC) zu betreiben, die mit dem ersten und dem zweiten Leitungseingang gekoppelt ist. Der PFC-Regler kann konfiguriert sein, um den Wandler zu Folgendem zu veranlassen: Laden der Primärwicklung des Mehrfachwicklungsboostinduktors durch den unterseitigen FET des schnellen Schenkels mit einem Ladestrom mit einer ersten Polarität; und anschließendes Entladen der Primärwicklung durch den oberseitigen FET des schnellen Schenkels mit einem ersten Entladestrom mit der ersten Polarität; Erfassen einer abfallenden Flanke einer Spannung an dem Schaltknoten mittels eines Komparators; und Auslösen eines nachfolgenden Ladens der Primärwicklung während des positiven Halbwellenzyklus basierend auf der abfallenden Flanke. Der PFC-Regler kann ferner konfiguriert sein, um den Wandler bei einem negativen Halbwellenzyklus der Frequenz der Wechselstromquelle zu betreiben, indem der Wandler zu Folgendem veranlasst wird: Laden der Primärwicklung des Mehrfachwicklungsboostinduktors durch den oberseitigen FET des schnellen Schenkels mit einem Ladestrom mit einer zweiten Polarität, die der ersten Polarität entgegengesetzt ist; und anschließendes Entladen der Primärwicklung durch den unterseitigen FET des schnellen Schenkels mit einem zweiten Entladestrom, der die zweite Polarität aufweist; Erfassen einer ansteigende Flanke der Spannung an dem Schaltknoten mittels des Komparators; und Auslösen eines nachfolgenden Ladens der Primärwicklung in dem negativen Halbwellenzyklus basierend auf dem Erfassen der ansteigenden Flanke.
Der Mehrfachwicklungsboostinduktor des brückenlosen PFC-Wandlers kann ferner eine Sekundärwicklung mit einer ersten Leitung und einer zweiten Leitung umfassen, wobei die zweite Leitung mit einer Referenzspannung gekoppelt ist. Wenn der PFC-Regler die abfallende Flanke erfasst, kann der PFC-Regler ferner konfiguriert sein, um eine Spannung an der ersten Leitung der Sekundärwicklung zu erfassen, wobei die erste Leitung der Sekundärwicklung mit dem Komparator gekoppelt ist. Und das Erfassen der ansteigenden Flanke des brückenlosen PFC-Wandlers kann ferner das Erfassen einer Spannung an der ersten Leitung der Sekundärwicklung mittels des Komparators umfassen.
Wenn der PFC-Regler des brückenlosen PFC-Wandlers die abfallende Flanke erfasst, kann der PFC-Regler ferner konfiguriert sein, um durch den Komparator, der eine Hysteresespannung aufweist, zu erfassen. Wenn der PFC-Regler des brückenlosen PFC-Wandlers die ansteigende Flanke erfasst, kann der PFC-Regler ferner konfiguriert sein, um durch den Komparator, der die Hysteresespannung aufweist, zu erfassen.
Wenn der PFC-Regler des brückenlosen PFC-Wandlers die abfallende Flanke erfasst, kann der PFC-Regler ferner konfiguriert sein, um durch den Komparator, der eine Hysteresespannung zwischen und einschließlich 100 Millivolt (mV) und 500 mV aufweist, zu erfassen. Wenn der PFC-Regler die ansteigende Flanke erfasst, kann der PFC-Regler ferner konfiguriert sein, um durch den Komparator, der die Hysteresespannung zwischen und einschließlich 100 Millivolt (mV) und 500 mV aufweist, zu erfassen.
Wenn der PFC-Regler des brückenlosen PFC-Wandlers den nachfolgenden Ladungszyklus während des positiven Halbwellenzyklus auslöst, kann der PFC-Regler ferner konfiguriert sein, um den unterseitigen FET des schnellen Schenkels leitend zu machen, wenn die Spannung über dem unterseitigen FET des schnellen Schenkels unter einer ersten vorbestimmten Schwellenspannung liegt. Wenn der PFC-Regler den nachfolgenden Ladungszyklus während des negativen Halbwellenzyklus auslöst, kann der PFC-Regler ferner konfiguriert sein, um den oberseitigen FET des schnellen Schenkels leitend zu machen, wenn die Spannung über dem oberseitigen FET des schnellen Schenkels unter einem zweiten vorbestimmten Schwellwert liegt.
Der PFC-Regler des brückenlosen PFC-Wandlers kann ferner umfassen: der Mehrfachwicklungsboostinduktor umfasst ferner eine Sekundärwicklung mit einer ersten Leitung und einer zweiten Leitung, die zweite Leitung gekoppelt mit einer Referenzspannung; einen mit der ersten Leitung der Sekundärwicklung gekoppelten Wicklungserfassungsanschluss, einen mit dem Gate des oberseitigen FET des schnellen Schenkels gekoppelten oberen Anschluss, einen mit dem Gate des unterseitigen FET des schnellen Schenkels gekoppelten unteren Anschluss, einen mit dem Gate des oberseitigen FET des langsamen Schenkels gekoppelten oberseitigen Anschluss des langsamen Schenkels, einen mit dem Gate des unterseitigen FET des langsamen Schenkels gekoppelten unterseitigen Anschluss des langsamen Schenkels, und einen Rückkopplungsanschluss, der mit dem positiven Ausgang des Wandlers gekoppelt ist; einen leitungsseitigen Regler, der mit dem oberseitigen Anschluss des langsamen Schenkels und dem unterseitigen Anschluss des langsamen Schenkels gekoppelt ist, wobei der leitungsseitige Regler dazu konfiguriert ist, die Polarität der Wechselstromquelle zu erfassen, und der leitungsseitige Regler dazu konfiguriert ist, den unterseitigen Anschluss des langsamen Schenkels zu aktivieren und den oberseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität positiv ist, und der leitungsseitige Regler dazu konfiguriert ist, um den oberseitigen Anschluss des langsamen Schenkels zu aktivieren und den unterseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität negativ ist; einen wandlerseitigen Regler, der mit dem oberen Anschluss, dem unteren Anschluss und dem Wicklungserfassungsanschluss gekoppelt ist. Der wandlerseitige Regler kann Folgendes umfassen: den Komparator, der einen ersten Eingang, einen zweiten Eingang, einen nicht invertierten Ausgang und einen invertierten Ausgang definiert, wobei der erste Eingang mit dem Wicklungserfassungsanschluss gekoppelt ist und der zweite Eingang mit einer Referenzspannung gekoppelt ist; eine Maskenschaltung, die einen Maskeneingang, einen nicht invertierten Eingang, einen invertierten Eingang und einen Maskenausgang definiert, wobei der nicht invertierte Eingang mit dem nicht invertierten Ausgang des Komparators gekoppelt ist und der invertierte Eingang mit dem invertierten Ausgang des Komparators gekoppelt ist, und die Maskenschaltung dazu konfiguriert ist, den nicht invertierten Eingang zu maskieren, wenn der Maskeneingang aktiviert ist, und die Maskenschaltung dazu konfiguriert ist, den invertierten Eingang zu maskieren, wenn der Maskeneingang nicht aktiviert ist; einen Laderegler, der einen Rückkopplungseingang und einen Übergangseingang definiert, wobei der Rückkopplungseingang mit dem Rückkopplungsanschluss gekoppelt ist und der Übergangseingang mit dem Maskenausgang gekoppelt ist; der Laderegler ist konfiguriert, um während der Zeiträume, in denen die Polarität positiv ist, den unteren Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren; und der Laderegler ist konfiguriert, um während der Zeiträume, in denen die Polarität negativ ist, den oberen Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren.
Während der Zeiträume, in denen die Polarität positiv ist, kann der Laderegler des brückenlosen PFC-Wandlers ferner konfiguriert sein, um als Reaktion auf eine Aktivierung des Maskenausgangs: den unteren Anschluss zu aktivieren; und dann ein Signal zu überwachen, das einen Induktorstrom auf dem Wicklungserfassungsanschluss anzeigt; und wenn das Signal, das den Induktorstrom anzeigt, einen vorbestimmten Schwellenwert erreicht, den oberen Anschluss aktiviert und den unteren Anschluss deaktiviert. Während der Zeiträume, in denen die Polarität negativ ist, kann der Laderegler ferner konfiguriert sein, als Reaktion auf eine Aktivierung des Maskenausgangs: den oberen Anschluss zu aktivieren; und dann das Signal zu überwachen, das einen Induktorstrom auf dem Wicklungserfassungsanschluss anzeigt; und wenn das Signal, das den Induktorstrom anzeigt, den vorbestimmten Schwellenwert erreicht, den oberen Anschluss deaktiviert und den unteren Anschluss aktiviert.
Figurenliste
Für eine detaillierte Beschreibung der Beispielausführungsformen wird nun auf die beigefügten Zeichnungen verwiesen, wobei:

1 zeigt einen brückenlosen Leistungsfaktorkorrekturwandler (PFC-Wandler) gemäß zumindest einigen Ausführungsformen;
2 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines positiven Halbwellenzyklus und während des Ladens der Induktivität gemäß zumindest einigen Ausführungsformen;
3 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines positiven Halbwellenzyklus und während des Entladens der Induktivität gemäß zumindest einigen Ausführungsformen;
4 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen;
5 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines negativen Halbwellenzyklus und während des Ladens der Induktivität;
6 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines negativen Halbwellenzyklus und während des Entladens der Induktivität gemäß zumindest einigen Ausführungsformen;
7 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen;
8 zeigt partiell ein schematisches, partiell ein Blockdiagramm eines brückenlosen Leistungswandlers gemäß zumindest einigen Ausführungsformen;
9 zeigt ein Blockdiagramm eines wandlerseitigen Reglers gemäß zumindest einigen Ausführungsformen;
10 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen;
11 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen; und
12 zeigt ein Verfahren gemäß zumindest einigen Ausführungsformen.

Definitionen
Verschiedene Begriffe werden verwendet, um bestimmte Systemkomponenten zu bezeichnen. Unterschiedliche Firmen können eine Komponente mit unterschiedlichen Namen bezeichnen - dieses Dokument beabsichtigt nicht, zwischen Komponenten zu unterscheiden, die sich im Namen, aber nicht in der Funktion unterscheiden. In der nachfolgenden Erörterung und in den Ansprüchen werden die Bezeichnungen „einschließlich“ und „umfassend“ in einem offenen Sinne verwendet und sollten daher so ausgelegt werden, dass sie „einschließlich, aber nicht beschränkt auf ...“ bedeuten. Außerdem soll der Begriff „koppeln“ oder „koppelt“ entweder eine indirekte oder eine direkte Verbindung bezeichnen. Wenn daher ein erstes Gerät mit einem zweiten Gerät gekoppelt wird, kann diese Verbindung durch eine direkte Verbindung oder durch eine indirekte Verbindung über andere Geräte und Verbindungen erfolgen.
„Regler“ bezeichnet hier einzelne Schaltungskomponenten, eine anwendungsspezifische integrierte Schaltung (ASIC), eine Mikrosteuerung (mit steuernder Software), ein feldprogrammierbares Gate-Array (FPGA) oder Kombinationen davon, die konfiguriert sind, um Signale zu lesen und in Reaktion auf solche Signale eine Aktion auszuführen.
In Bezug auf elektrische Geräte beziehen sich die Begriffe „Eingang“ und „Ausgang“ auf elektrische Verbindungen zu den elektrischen Geräten und sind nicht als Handlungen zu verstehen. Zum Beispiel kann eine Steuerung einen Gate-Ausgang und einen oder mehrere Erfassungseingänge aufweisen.
AUSFÜHRLICHE BESCHREIBUNG
Die folgende Erläuterung ist auf verschiedene Ausführungsformen der Erfindung gerichtet. Obwohl eine oder mehrere dieser Ausführungsformen bevorzugt sein können, sollten die offenbarten Ausführungsformen nicht so interpretiert oder anderweitig verwendet werden, dass sie den Geltungsbereich der Offenbarung, einschließlich der Ansprüche, einschränken würden. Darüber hinaus wird der Fachmann verstehen, dass die folgende Beschreibung eine breite Anwendung findet, und die Erläuterung einer beliebigen Ausführungsform lediglich als Beispiel für diese Ausführungsform zu verstehen ist und nicht so, dass der Geltungsbereich der Offenbarung, einschließlich der Ansprüche, auf diese Ausführungsform beschränkt ist.
Verschiedene beispielhafte Ausführungsformen sind auf Verfahren und Systeme von brückenlosen Leistungsfaktorkorrekturwandlern (PFC-Wandlern) gerichtet (manchmal als Totem-Pole-Bridgeless-PFCs bezeichnet). Insbesondere sind beispielhafte Ausführungsformen auf Verfahren zum Betreiben brückenloser PFCs auf eine solche Weise gerichtet, um Schaltverluste durch Erfassen von Spitzen und Tälern einer oszillierenden Spannung an einem Schaltknoten mit einem vereinfachten und durchgängigen Satz von Komponenten zu reduzieren. Beispielsweise werden während positiver Halbwellenzyklen einer Wechselstromquelle (AC) Täler in der oszillierenden Spannung an einem Schaltknoten durch einen Komparator erfasst. Während negativer Halbwellenzyklen der Wechselstromquelle wird derselbe Komparator verwendet, um Spitzen der oszillierenden Spannung zu erfassen. Insbesondere werden in beispielhaften Ausführungsformen ein einzelner Komparator und eine Sekundärwicklung eines Mehrfachwicklungsboostinduktors verwendet, um sowohl abfallende Flanken der oszillierenden Spannung (zur Talerfassung) als auch ansteigende Flanken der oszillierenden Spannung (zur Spitzenerfassung) zu erfassen. Die erfassten abfallenden und ansteigenden Flanken werden verwendet, um eine reduzierte Spannungsumschaltung für den Wandler auszulösen. Die Beschreibung beginnt mit einem Beispiel eines brückenlosen PFC-Wandlers zur Orientierung des Lesers.
1 zeigt einen brückenlosen PFC-Wandler gemäß zumindest einigen Ausführungsformen. Insbesondere zeigt 1 einen brückenlosen PFC-Wandler 100, der einen ersten Leitungseingang 102 und einen zweiten Leitungseingang 104 definiert. Eine Wechselstromquelle 106 ist an die Leitungseingänge 102 und 104 gekoppelt. In einigen Fällen hat die Wechselstromquelle eine Leitungsfrequenz von 50 oder 60 Hertz, und quadratische Wurzelspannungen (RMS) im Bereich von etwa 85 bis etwa 265 V_RMS. Der brückenlose PFC-Wandler 100 definiert ferner einen oberseitigen Feldeffekttransistor (FET) des langsamen Schenkels 108, der ein Gate 110, eine mit dem ersten Leitungseingang 102 gekoppelte Source 112 und einen Drain 114 definiert, der mit einem positiven Ausgang 116 des Wandlers 100 gekoppelt ist. Der brückenlose PFC-Wandler 100 definiert ferner einen unterseitigen FET des langsamen Schenkels 118, der ein Gate 120, einen Drain 122, der mit dem ersten Leitungseingang 102 gekoppelt ist, und eine Source 124, die mit einem negativen Ausgang 126 gekoppelt ist, definiert. Der oberseitige FET des langsamen Schenkels 108 ist benannt basierend auf seiner Position in der Zeichnung (z. B. oberer Teil), auf der Tatsache, dass der oberseitige FET des langsamen Schenkels 108 basierend auf der Leitungsfrequenz der Wechselstromquelle 106 geschaltet wird, und auf der Tatsache, dass die Herstellung der vollständigen Leitfähigkeit des oberseitigen FET des langsamen Schenkels 108 eine Ansteuerung des Gates 110 auf eine Spannung, die etwas höher als eine Ausgangsspannung V_OUT des Wandlers ist, einschließen kann. Der unterseitige FET des langsamen Schenkels 118 ist benannt basierend auf seiner entgegengesetzten Position zu dem oberseitigen FET des langsamen Schenkels 108 in der Zeichnung (z. B., unterer Teil), und auf der Tatsache, dass der unterseitige FET des langsamen Schenkels 118 basierend auf der Frequenz der Wechselstromquelle 106 geschaltet wird. Die FETs 108 und 118 sind in vielen Fällen verwendete Beispiele; die FETs sind jedoch repräsentativ für jede Vorrichtung, die als elektrisch gesteuerter Schalter verwendet werden kann (z. B. Transistoren, Flächentransistoren, FETs anderer Typen und siliziumgesteuerte Gleichrichter). In beispielhaften Systemen definieren der positive Ausgang 116 und der negative Ausgang 126 die Ausgangsspannung V_OUT des brückenlosen PFC-Wandlers 100.
Der beispielhafte brückenlose PFC-Wandler 100 umfasst ferner eine Induktivität 128, die eine mit dem zweiten Leitungseingang 104 gekoppelte erste Leitung 130 und eine zweite Leitung 132 definiert, die einen Schaltknoten 134 definiert. Wie nachstehend detaillierter dargelegt, ist gemäß zumindest einigen Ausführungsformen der Induktivität 128 die Primärwicklung eines Mehrfachwicklungsboostinduktors.
Der beispielhafte brückenlose PFC-Wandler 100 weist ferner einen oberseitigen FET des schnellen Schenkels 136 auf, der ein Gate 138, eine mit dem Schaltknoten 134 gekoppelte Source 140 und einen mit dem positiven Ausgang 116 gekoppelten Drain 142 definiert. Ebenfalls eingeschlossen ist ein unterseitiger FET des schnellen Schenkels 144, der ein Gate 146, eine an den negativen Ausgang 126 gekoppelte Source 148 und einen an den Schaltknoten 134 gekoppelten Drain 150 definiert. Der oberseitige FET des schnellen Schenkels 136 ist benannt basierend auf seiner Position in der Zeichnung (z. B. oberer Teil), sowie der Tatsache, dass der oberseitige FET des schnellen Schenkels 136 mit einer höheren Schaltfrequenz als die Leitungsfrequenz der Wechselstromquelle 106 geschaltet wird, und der Tatsache, dass die Herstellung einer vollständigen Leitfähigkeit des oberseitigen FET des schnellen Schenkels 136 eine Ansteuerung des Gates 138 auf eine Spannung etwas höher als eine Ausgangsspannung V_OUT des Wandlers einschließen kann. Der unterseitige FET des schnellen Schenkels 144 ist benannt basierend auf seiner entgegengesetzten Position im Vergleich zu dem oberseitigen FET des schnellen Schenkels 136 in der Zeichnung (z. B. unterer Teil), und aufgrund der Tatsache, dass der unterseitige FET des schnellen Schenkels 144 mit einer Schaltfrequenz geschaltet wird, die höher ist als die Leitungsfrequenz der Wechselstromquelle 106. Die FETs 136 und 144 sind in den meisten Fällen verwendete Beispiele; die FETs 136 und 144 sind jedoch repräsentativ für jede Vorrichtung, die als elektrisch gesteuerter Schalter verwendet werden kann (z. B. Transistoren, Flächentransistoren, FETs anderer Typen und siliziumgesteuerte Gleichrichter).
Der beispielhafte brückenlose PFC-Regler 100 definiert einen Glättungs- oder Ausgangskondensator 152, der über den positiven Ausgang 116 und den negativen Ausgang 126 gekoppelt ist. Der Ausgangskondensator 152 glättet die Ausgangsspannung und speichert und liefert Ladung während der Zeiträume, in denen sich die Induktivität 128 im Lademodus befindet (weiter unten ausführlicher dargelegt). In einigen Fällen kann die Ausgangsspannung V_OUT 400 Volt Gleichspannung über den gesamten beispielhaften Wechselstrom-Quellenspannungsbereich von 85 zu 265 V_RMS betragen, aber andere Ausgangsspannungen sind möglich. Der brückenlose PFC-Wandler 100 liefert somit Strom an eine Last, die über den positiven Ausgang 116 und den negativen Ausgang 126 gekoppelt ist, wobei eine beispielhafte Last als Widerstand 154 gezeigt ist. In einigen Fällen kann die Last jedoch ein weiterer Leistungswandler sein, wie zum Beispiel ein Sperrwandler, der ausgelegt und konstruiert ist, um die 400 V Gleichspannung, die durch den brückenlosen PFC-Wandler erzeugt wurden, in eine niedrigere Spannung umzuwandeln, die für die nachgeschaltete Elektronik geeignet ist (z. B. 20 Volt, 12 Volt, oder 5 Volt).
Der Betrieb des beispielhaften brückenlosen PFC-Wandlers 100 kann konzeptionell in zwei breite Kategorien unterteilt werden: einen positiven Halbwellenzyklus der Wechselstromquelle 106; und einen negativen Halbwellenzyklus der Wechselstromquelle 106. In dem positiven Halbwellenzyklus weist die Wechselstromquelle 106 eine solche Polarität auf, dass die Spannung an dem zweiten Leitungseingang 104 höher ist als am ersten Leitungseingang 102. Im Gegenzug dazu weist in dem negativen Halbwellenzyklus die Wechselstromquelle 106 eine solche Polarität auf, dass die Spannung an dem ersten Leitungseingang 102 höher ist als die Spannung an dem zweiten Leitungseingang 104. Die Bezeichnungen „positiv“ oder „negativ“ sind willkürlich, werden jedoch einheitlich ausgewählt und verwendet, um Verwirrung zu vermeiden.
Während des positiven Halbwellenzyklus ist der oberseitige FET des langsamen Schenkels 108 nicht leitend und der unterseitige FET des langsamen Schenkels 118 ist leitend. Unter der Annahme, dass die Wechselstromquelle 106 eine Leitungsfrequenz von 60 Hz aufweist, bleibt der oberseitige FET des langsamen Schenkels 108 im nicht leitenden Zustand während des positiven Halbwellenzyklus für die Dauer von 1/120igstel einer Sekunde, und der unterseitige FET des langsamen Schenkels 118 bleibt für das gleiche 1/120igstel einer Sekunde leitend. Während des negativen Halbwellenzyklus ist der oberseitige FET des langsamen Schenkels 108 leitend, und der unterseitige FET des langsamen Schenkels 118 ist nicht leitend. Wieder unter der Annahme, dass die Wechselstromquelle 106 eine Leitungsfrequenz von 60 Hz aufweist, bleibt der oberseitige FET des langsamen Schenkels 108 im leitenden Zustand während des negativen Halbwellenzyklus für die Dauer von 1/120igstel einer Sekunde, und der unterseitige FET des langsamen Schenkels 118 bleibt für das gleiche 1/120igstel einer Sekunde nicht leitend. Der leitende und der nicht leitende Zustand der FETs 108 und 118 wechselt somit bei jeder Polaritätsänderung der Spannung der Wechselstromquelle 106 hin und her.
Innerhalb jeder konzeptionellen Aufteilung (z. B. positiver Halbwellenzyklus und negativer Halbwellenzyklus) hat der brückenlose PFC-Wandler 100 zwei mögliche Zustände: Laden der Induktivität 128 (manchmal als Lademodus bezeichnet); und Entladen der Induktivität 128 (manchmal als Entlademodus bezeichnet). Die Beschreibung geht nun über eine Reihe von Figuren zum Betrieb des brückenlosen PFC-Wandlers 100 über. In jeder Figur sind FETs, die leitfähig sind, als Kurzschlüsse und FETs, die nicht leitfähig sind, als offene Stromkreise dargestellt.
2 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines positiven Halbwellenzyklus und während des Ladens der Induktivität gemäß zumindest einigen Ausführungsformen. Insbesondere ist während des positiven Halbwellenzyklus der oberseitige FET des langsamen Schenkels 108 nicht leitend (als offener Stromkreis gezeigt), und der unterseitige FET 118 des langsamen Schenkels ist leitend (als ein Kurzschluss gezeigt). Der beispielhafte brückenlose PFC-Wandler 100 aus 2 ist so gezeigt, dass er die Induktivität 128 lädt, und somit ist der oberseitige FET des schnellen Schenkels 136 nicht leitend (als offener Stromkreis gezeigt) und der unterseitige FET des schnellen Schenkels 144 ist leitend (als ein Kurzschluss gezeigt). Die gezeigte Konfiguration führt zu einem Ladestrom I_CHARGE , der durch die Induktivität 128 fließt, wobei der Ladestrom eine erste Polarität aufweist (was z. B. zu einer positiven Spannung an der ersten Leitung 130 in Bezug auf den Schaltknoten 134 führt). Unter Annahme eines stationären Betriebs wird während des Ladens der Induktivität 128 die Ausgangsspannung V_OUT durch den Ausgangskondensator 152 geliefert. Der Ladestrom erzeugt und speichert Energie in dem Feld, das die Induktivität 128 umgibt. Noch während des beispielhaften positiven Halbwellenzyklus geht der brückenlose PFC-Wandler 100 dann zum Entladen der Induktivität 128 über.
3 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines positiven Halbwellenzyklus und während des Entladens der Induktivität gemäß zumindest einigen Ausführungsformen. Insbesondere ist wiederum während des positiven Halbwellenzyklus der oberseitige FET des langsamen Schenkels 108 nicht leitend, und der unterseitige FET des langsamen Schenkels 118 ist leitend. Der beispielhafte brückenlose PFC-Wandler 100 der 2 ist so gezeigt, dass er die Induktivität 128 entlädt, und somit ist der oberseitige FET des schnellen Schenkels 136 leitend (als ein Kurzschluss gezeigt) und der unterseitige FET des schnellen Schenkels 144 ist nicht leitend (gezeigt als offener Stromkreis). Da sich der Strom durch die Induktivität nicht augenblicklich ändern kann, fließt ein Entladestrom I_DISCHARGE durch die Induktivität 128, wenn der brückenlose PFC-Wandler 100 zum Entladen der Induktivität 128 übergeht, und der Entladestrom weist die erste Polarität auf. Genauer gesagt fließt der Entladestrom I_DISCHARGE zu der ersten Leitung des Ausgangskondensators 152 bzw. zu dem positiven Ausgang 116 der Ausgangsspannung V_OUT . Somit liefert während des Entlademodus der Entladestrom I_DISCHARGE die Ausgangsspannung und den Ausgangsstrom und lädt den Ausgangskondensator 152 erneut auf.
Während des beispielhaften positiven Halbwellenzyklus schaltet der brückenlose PFC-Wandler 100 zwischen dem Lademodus und dem Entlademodus hin und her, um die Ausgangsspannung V_OUT zu liefern. Insbesondere betreiben beispielhafte Ausführungsformen den brückenlosen PFC-Wandler 100 in einem Modus, in dem der Entladestrom I_DISCHARGE Null erreicht, bevor der nächste Lademodus beginnt. In einigen Fällen ist der Modus ein diskontinuierlicher Leitungsmodus (DCM), wobei der Strom durch den Induktor für einen längeren Zeitraum Null sein kann, und in anderen Fällen ist der Modus der eines kritischen Leitungsmodus (CRM), bei dem ein anschließender Lademodus beginnt, sobald der Entladestroms I_DISCHARGE Null erreicht. Wenn sie in einem diskontinuierlichen Leitungsmodus betrieben wird, hängt die Schaltfrequenz, die dem Umschalten zwischen dem Lade- und Entlademodus zugeordnet ist, von der Menge an Leistung ab, die der Last zugeführt wird, da das Tal, in dem das Schalten stattfindet, mit der Last variiert und im Bereich von etwa 50 Kilohertz (kHz) bis etwa 500 kHz liegen kann. Wenn der brückenlose PFC-Wandler 100 eine höhere Leistung liefert (z. B. 300 bis 500 Watt oder mehr), kann die Induktivität in einem kontinuierlichen Leitungsmodus betrieben werden, in dem keine Talerfassung verwendet wird. Die Schaltfrequenz im kontinuierlichen Leitungsmodus wird fixiert und der Arbeitszyklus eingestellt, um einen Sollwert-Spitzenladestrom I_CHARGE zu erreichen.
Noch unter Berücksichtigung des beispielhaften positiven Halbwellenzyklus der 2 und 3, bilden die Induktivität 128, der oberseitige FET des schnellen Schenkels 136 und der unterseitige FET des schnellen Schenkels 144 somit einen nichtisolierten Aufwärtswandler, der die Spannung der Wechselstromquelle 106 verstärkt, um die Ausgabespannung V_OUT zu erzeugen.
4 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen. Die Zeitskala in 4 ist nicht notwendigerweise maßstabsgetreu. Insbesondere zeigt das Diagramm 400 ein Signal, das an das Gate 146 des unterseitigen FET des schnellen Schenkels 144 (1) über etwa 1,5 Zyklen der Schaltfrequenz (und während des beispielhaften positiven Halbwellenzyklus) angelegt wird. Das Diagramm 402 zeigt die Spannung an dem Schaltknoten 134 während einer entsprechenden Zeit. Das Diagramm 404 zeigt einen Strom durch die Induktivität während einer entsprechenden Zeit. Das Diagramm 406 zeigt ein Signal, das während einer entsprechenden Zeit an das Gate 138 des oberseitigen FET des schnellen Schenkels 136 (1) angelegt wird. Insbesondere nimmt 4 einen diskontinuierlichen Strommodus des Stroms durch die Induktivität 128 (2, 3) an, und somit ist vor der Zeit t1 der Induktorstrom effektiv Null. Jedoch arbeitet in den anderen Fällen der brückenlose PFC-Wandler in einem kritischen Leitungsmodus. Vor der Zeit t1 oszilliert die Schaltknotenspannung (weiter unten ausführlicher dargelegt).
Zu dem Zeitpunkt t1 tritt der beispielhafte brückenlose PFC-Konverter (in dem beispielhaften positiven Halbwellenzyklus) in den Lademodus ein, indem er das Gate 146 des unterseitigen FET des schnellen Schenkels 144 (Diagramm 400) aktiviert. Wenn der oberseitige FET des schnellen Schenkels 136 nicht leitend und der unterseitige FET des schnellen Schenkels 144 leitend ist, sinkt die Spannung am Schaltknoten 134 auf etwa Null (Diagramm 402), und ein Ladestrom I_CHARGE mit einer ersten Polarität fließt in der Induktivität 128 (Diagramm 404). Der Ladestrom I_CHARGE baut sich linear auf. Wenn der Ladestrom I_CHARGE einen vorbestimmten Stromschwellenwert (der gemessen oder geschätzt werden kann) zum Zeitpunkt t2 erreicht, geht der beispielhafte brückenlose PFC-Wandler in den Entlademodus über. Somit ist der Beispiellademodus zwischen den Zeiten t1 und t2 definiert.
Zum Zeitpunkt t2 tritt der brückenlose PFC-Wandler (noch in dem beispielhaften positiven Halbwellenzyklus) in den Entlademodus ein, indem er das Gate 146 des unterseitigen FET des schnellen Schenkels 144 (Diagramm 400) deaktiviert und gleichzeitig das Gate 138 des oberseitigen FET des schnellen Schenkels 136 aktiviert (Diagramm 406). Um eine Querleitung durch die FETs 136 und 144 zu vermeiden (wodurch die Ausgangsspannung V_OUT kurzgeschlossen würde), folgt in der Praxis der Deaktivierung des Gates 146 des unterseitigen FET des schnellen Schenkels 144 eine kurze Abschaltzeit, bevor das Gate 138 des oberseitigen FET des schnellen Schenkels 136 aktiviert wird. Wenn der oberseitige FET des schnellen Schenkels 136 leitend und der unterseitige FET des schnellen Schenkels 144 nicht leitend ist, steigt der Schaltknoten 134 auf die Ausgangsspannung (Diagramm 402), und ein Entladestrom I_DISCHARGE fließt wieder in der Induktivität 128 (Diagramm 404). Der Entladestrom I_DISCHARGE fällt linear ab. Der Entladestrom I_DISCHARGE liefert die Ausgangsspannung und den Ausgangsstrom und lädt den Ausgangskondensator 152 erneut auf. Wenn der Entladestrom I_DISCHARGE zum Zeitpunkt t3 Null erreicht, wird der oberseitige FET des schnellen Schenkels 136 nicht leitend gemacht, indem Gate 138 deaktiviert wird.
In beispielhaften Ausführungsformen erreicht der Entladestrom I_DISCHARGE Null, bevor der nächste Lademodus beginnt. In 4 erreicht der Entladestrom I_DISCHARGE zum Zeitpunkt t3 Null. Zu dem Zeitpunkt, zu dem der Entladestrom I_DISCHARGE Null erreicht, beginnt die Spannung am Schaltknoten 134 basierend auf der Wechselwirkung der Induktivität 128 mit der Kapazität am Schaltknoten 134 zu oszillieren (Diagramm 402). Der Strom durch die Induktivität 128 beginnt in ähnlicher Weise zu oszillieren (Diagramm 404). Die in 4 gezeigte Oszillationsfrequenz ist übertrieben dargestellt, aber es ist zu beachten, dass die Schaltknotenspannung (Diagramm 402) innerhalb eines Bereichs von Spannungen zwischen Null Volt und der Ausgangsspannung V_OUT oszilliert. Wie nachstehend detaillierter dargelegt, werden beispielhafte brückenlose PFC-Wandler so betrieben (in dem beispielhaften positiven Halbwellenzyklus), dass ein unmittelbar nachfolgender Lademodus in einem Spannungstal beginnt, wenn die Spannung über den unterseitigen FET des schnellen Schenkels 144 unter einer vorbestimmten Schwellenspannung liegt. Äquivalent ausgedrückt, werden die beispielhaften brückenlosen PFC-Wandler so betrieben (in dem beispielhaften positiven Halbwellenzyklus), dass ein unmittelbar nachfolgender Lademodus beginnt, wenn die Spannung über dem unterseitigen FET des schnellen Schenkels 144 bei einer geringeren Spannung liegt, was an einem Minimum in der Spannungsoszillation am Schaltknoten 134 auftreten kann. In Situationen, in denen der brückenlose PFC-Wandler hohe Leistung liefert (z. B. 500 Watt oder mehr), kann der unmittelbar nachfolgende Lademodus in dem ersten Tal 408 der Oszillation der Spannung des Schaltknotens 134 beginnen (Diagramm 402). In Situationen, in denen der brückenlose PFC-Wandler niedrige Leistung liefert (z. B. weniger als 300 Watt), kann die unmittelbar anschließende aufgenommene Ladung im N-ten Tal beginnen (z. B. viertes Tal 410), wobei das N basierend auf einem Wert ausgewählt wird, der der Last bereitgestellt wird.
Die 2, 3 und 4 sind alle mit Bezug auf den positiven Halbwellenzyklus der Frequenz der Wechselstromquelle 106 zu betrachten. Genauer gesagt, während der Zeiträume, in denen die Spannung, die durch die Wechselstromquelle 106 an den zweiten Leitungseingang 104 angelegt wird, höher ist als die Spannung, die an den ersten Leitungseingang 102 angelegt wird. Die Spezifikation geht nun zu dem negativen Halbzeilenzyklus über; genauer gesagt, die Spezifikation geht nun zu den Zeiträumen über, in denen die Spannung, die von der Wechselstromquelle 106 an den ersten Leitungseingang 102 angelegt wird, höher ist als die Spannung, die an den zweiten Leitungseingang 104 angelegt wird.
5 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines negativen Halbwellenzyklus und während des Ladens der Induktivität in Übereinstimmung mit zumindest einigen Ausführungsformen. Insbesondere ist während des negativen Halbwellenzyklus der oberseitige FET des langsamen Schenkels 108 leitend (als ein Kurzschluss gezeigt), und der unterseitige FET des langsamen Schenkels 118 ist nicht leitend (als offener Stromkreis gezeigt). Der beispielhafte brückenlose PFC-Wandler 100 von 5 ist so gezeigt, dass er die Induktivität 128 lädt (d. h. im Lademodus), und somit ist der oberseitige FET des schnellen Schenkels 136 leitend (als ein Kurzschluss gezeigt) und der unterseitige FET des schnellen Schenkels 144 ist nicht leitend (als offener Stromkreis gezeigt). Die gezeigte Konfiguration führt zu einem Ladestrom I_CHARGE , der durch die Induktivität 128, die Wechselstromquelle 106, den oberseitigen FET des langsamen Schenkels 108 und den oberseitigen FET des schnellen Schenkels 136 fließt. Der Ladestrom hat eine zweite Polarität (was z. B. zu einer negativen Spannung an der ersten Leitung 130 bezüglich des Schaltknotens 134 führt), und somit ist die zweite Polarität entgegengesetzt zu der ersten Polarität. Unter Annahme eines stationären Betriebs wird während des gezeigten Ladens der Induktivität 128 die Ausgangsspannung V_OUT durch den Ausgangskondensator 152 geliefert. Der Ladestrom erzeugt und speichert Energie in dem Feld, das die Induktivität 128 umgibt. Der brückenlose PFC-Wandler 100 geht dann zum Entladen der Induktivität 128 (d. h. zum Entlademodus) über.
6 zeigt ein elektrisches Schema eines brückenlosen PFC-Wandlers während eines negativen Halbwellenzyklus und während des Entladens der Induktivität gemäß zumindest einigen Ausführungsformen. Insbesondere ist wiederum während des negativen Halbwellenzyklus der oberseitige FET des langsamen Schenkels 108 leitend, und der unterseitige FET des langsamen Schenkels 118 ist nicht leitend. Der beispielhafte brückenlose PFC-Wandler 100 von 6 ist so gezeigt, dass er die Induktivität 128 (d. h. den Lademodus) entlädt, und somit ist der oberseitige FET des schnellen Schenkels 136 nicht leitend und der unterseitige FET des schnellen Schenkels 144 ist leitend. Da der Strom durch die Induktivität sich nicht augenblicklich ändern kann, fließt, wenn der brückenlose PFC-Wandler 100 zum Entladen der Induktivität 128 übergeht, ein Entladestrom I_DISCHARGE durch die Induktivität 128, die Wechselstromquelle 106, den oberseitigen FET des langsamen Schenkels 108 und die Last, mit einem Rückstrom, der durch den unterseitigen FET des schnellen Schenkels 144 fließt (der Rückstrom ist durch die Linie 600 angezeigt). Der Entladestrom weist somit die zweite Polarität auf. Genauer gesagt fließt der Entladestrom I_DISCHARGE zu der ersten Leitung des Ausgangskondensators 152 bzw. zu dem positiven Ausgang 116 der Ausgangsspannung V_OUT . Somit liefert während des Entladens der Entladestrom I_DISCHARGE die Ausgangsspannung und den Ausgangsstrom und lädt wieder den Ausgangskondensator 152.
Während des beispielhaften negativen Halbwellenzyklus schaltet der brückenlose PFC-Wandler 100 zwischen dem Lademodus und dem Entlademodus hin und her, um die Ausgangsspannung V_OUT zu liefern. In einigen exemplarischen Ausführungsformen ist die Schaltfrequenz, die mit dem Umschalten zwischen Lade- und Entlademodus verbunden ist, die gleiche wie während des positiven Halbwellenzyklus, mit der Ausnahme, dass die exemplarischen Ausführungsformen im negativen Halbwellenzyklus eher Spitzen als Täler für das Umschalten erfassen.
Noch unter Berücksichtigung des beispielhaften negativen Halbwellenzyklus der 5 und 6 bilden die Induktivität 128, der oberseitige FET des schnellen Schenkels 136 und der unterseitige FET des schnellen Schenkels 144 somit einen nicht isolierten Aufwärtswandler, wodurch die Spannung der Wechselstromquelle 106 erhöht wird, um die Ausgangsspannung V_OUT während des negativen Halbwellenzyklus zu erzeugen.
7 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen. Die Zeitskala in 7 ist nicht notwendigerweise maßstabsgetreu. Insbesondere zeigt das Diagramm 700 ein Signal, das an das Gate 146 des unterseitigen FET des schnellen Schenkels 144 (1) über etwa 1,5 Zyklen der Schaltfrequenz (und während des beispielhaften negativen Halbwellenzyklus) angelegt wird. Das Diagramm 702 zeigt die Spannung an dem Schaltknoten 134 während einer entsprechenden Zeit. Das Diagramm 704 zeigt einen Strom durch die Induktivität während einer entsprechenden Zeit. Das Diagramm 706 zeigt ein Signal, das während einer entsprechenden Zeit an das Gate 138 des oberseitigen FET des schnellen Schenkels 136 (1) angelegt wird. Insbesondere nimmt 7 einen diskontinuierlichen Strommodus des Stroms durch die Induktivität 128 (5 und 6) an, und somit ist vor der Zeit t6 der Induktorstrom effektiv Null. Jedoch kann in den anderen Fällen der brückenlose PFC-Wandler in einem kritischen Leitungsmodus arbeiten. Vor der Zeit t6 oszilliert die Schaltknotenspannung (weiter unten ausführlicher dargelegt).
Zu dem Zeitpunkt t6 tritt der beispielhafte brückenlose PFC-Konverter (in dem beispielhaften negativen Halbwellenzyklus) in den Lademodus ein, indem er das Gate 138 des unterseitigen FET des schnellen Schenkels 136 (Diagramm 706) aktiviert. Wenn der oberseitige FET des schnellen Schenkels 136 leitend und der unterseitige FET des schnellen Schenkels 144 nicht leitend ist, geht die Spannung am Schaltknoten 134 zur Ausgangsspannung V_OUT (Diagramm 702), und ein Ladestrom I_CHARGE mit der zweiten Polarität fließt in der Induktivität 128 (Diagramm 704). Der Ladestrom I_CHARGE baut sich linear auf. Wenn der Ladestrom I_CHARGE einen vorbestimmten Stromschwellenwert (der gemessen oder geschätzt werden kann) zum Zeitpunkt t7 erreicht, geht der beispielhafte brückenlose PFC-Wandler in den Entlademodus über. Der beispielhafte Lademodus während des negativen Halbwellenzyklus ist somit zwischen den Zeiten t6 und t7 definiert.
Zum Zeitpunkt t7 tritt der brückenlose PFC-Wandler (noch in dem beispielhaften negativen Halbwellenzyklus) in den Entlademodus ein, indem er das Gate 138 des oberseitigen FET des schnellen Schenkels 136 (Diagramm 706) deaktiviert und gleichzeitig das Gate 146 des unterseitigen FET des schnellen Schenkels 144 aktiviert (Diagramm 700). In der Praxis kann wiederum eine kurze Abschaltzeit zur Vermeidung von Querleitungen führen. Wenn der oberseitige FET des schnellen Schenkels 136 nicht leitend ist und der unterseitige FET des schnellen Schenkels 144 leitend ist, fällt die Spannung am Schaltknoten 134 auf Masse und ein Entladestrom I_DISCHARGE fließt wieder in der Induktivität 128 mit der zweiten Polarität (Diagramm 704). Der Entladestrom I_DISCHARGE fällt linear ab. Der Entladestrom I_DISCHARGE liefert die Ausgangsspannung und den Ausgangsstrom und lädt den Ausgangskondensator 152 erneut auf. Wenn der Entladestrom I_DISCHARGE zum Zeitpunkt t8 Null erreicht, wird der unterseitige FET des schnellen Schenkels 144 nicht leitend gemacht, indem Gate 146 deaktiviert wird.
In beispielhaften Ausführungsformen erreicht der Entladestrom I_DISCHARGE Null, bevor der nächste Lademodus beginnt. In 7 erreicht der Entladestrom I_DISCHARGE zum Zeitpunkt t8 Null. Zu dem Zeitpunkt, zu dem der Entladestrom I_DISCHARGE Null erreicht, beginnt die Spannung am Schaltknoten 134 basierend auf der Wechselwirkung der Induktivität 128 mit der Kapazität am Schaltknoten 134 zu oszillieren (Diagramm 702). In ähnlicher Weise beginnt der Strom durch die Induktivität 128 zu oszillieren (Diagramm 704). Die in 7 gezeigte Oszillationsfrequenz ist der Klarheit halber übertrieben dargestellt, aber es ist zu beachten, dass die Schaltknotenspannung (Diagramm 702) innerhalb eines Bereichs von Spannungen zwischen der Ausgangsspannung und Null Volt oszilliert. Wie nachstehend detaillierter dargelegt, werden beispielhafte brückenlose PFC-Wandler so betrieben (in dem beispielhaften negativen Halbwellenzyklus), dass ein unmittelbar nachfolgender Lademodus an einem Spannungspeak beginnt, wenn die Spannung über den oberseitigen FET des schnellen Schenkels 136 unter einer vorbestimmten Schwellenspannung liegt. Äquivalent ausgedrückt, werden die beispielhaften brückenlosen PFC-Wandler so betrieben (in dem beispielhaften negativen Halbwellenzyklus), dass ein unmittelbar nachfolgender Lademodus beginnt, wenn die Spannung über dem oberseitigen FET des schnellen Schenkels 136 bei einer geringeren Spannung liegt, was an einem Maximum in der Spannungsoszillation am Schaltknoten 134 auftreten kann. Das heißt, die Spannung über dem oberseitigen FET des schnellen Schenkels 136 ist am niedrigsten, wenn die Spannung an dem Schaltknoten 134 der Ausgangsspannung V_OUT am nächsten ist. In Situationen, in denen der brückenlose PFC-Wandler eine hohe Leistung liefert (z. B. 500 Watt oder mehr), kann der unmittelbar nachfolgende Lademodus mit dem ersten Peak 708 der Oszillation der Spannung des Schaltknotens 134 beginnen (Diagramm 702). In Situationen, in denen der brückenlose PFC-Wandler niedrige Leistung liefert (z. B. weniger als 300 Watt), kann der unmittelbar anschließend aufgenommene Lademodus am N-ten Peak beginnen (z. B. vierter Peak 710), wobei N basierend auf einem Wert ausgewählt wird, der der Last bereitgestellt wird.
Die 5, 6 und 7 sind alle mit Bezug auf den negativen Halbwellenzyklus der Frequenz der Wechselstromquelle 106 zu betrachten. Genauer gesagt, während der Zeiträume, in denen die Spannung, die durch die Wechselstromquelle 106 an den zweiten Leitungseingang 104 angelegt wird, niedriger ist als die Spannung, die an den ersten Leitungseingang 102 angelegt wird.
Die verschiedenen Ausführungsformen des bis zu diesem Punkt diskutierten brückenlosen PFC-Wandlers haben das Vorhandensein eines PFC-Reglers angenommen, aber nicht ausdrücklich gezeigt, der die verschiedenen FETS steuert und die verschiedenen Signale überwacht. Die Beschreibung wendet sich nun einer ausführlicheren Beschreibung eines brückenlosen PFC-Wandlers einschließlich eines PFC-Reglers zu.
8 zeigt ein partielles elektrisches Blockdiagramm eines brückenlosen PFC-Wandlers gemäß zumindest einigen Ausführungsformen. Insbesondere zeigt 8 viele der in 1 eingeführten gleichen Komponenten, und diese Komponenten tragen die gleichen Bezugszeichen und werden mit Bezug auf 8 nicht erneut eingeführt. 8 zeigt ausdrücklich den PFC-Regler 800 innerhalb des gesamten brückenlosen PFC-Wandlers 100. Der beispielhafte PFC-Regler 800 ist eine gehäuste Vorrichtung mit einer integrierten Schaltung (IC) mit einer Vielzahl von Anschlüssen, die elektrisch auf einer Außenfläche der gehäusten IC freigelegt sind. In einigen beispielhaften Systemen ist die gehäuste IC ein Dual-In-Line-Gehäuse (DIP) mit 20 Pins, es kann jedoch jedes geeignete Gehäuse verwendet werden. Der beispielhafte PFC-Regler 800 definiert einen ersten Leitungserfassungsanschluss 802, einen zweiten Leitungserfassungsanschluss 804, einen Wicklungserfassungsanschluss 806, einen Rückkopplungsanschluss 808, einen oberen Anschluss 810, einen unteren Anschluss 812, einen unterseitigen Anschluss des langsamen Schenkels 814 und einen oberseitigen Anschluss des langsamen Schenkels 816. Zusätzliche Anschlüsse sind vorhanden (z. B. Leistung, Masse oder gemeinsam), aber die zusätzlichen Anschlüsse sind weggelassen, um die Figur nicht unnötig zu verkomplizieren.
In der beispielhaften Ausführungsform wird die Induktivität 128 von einem Mehrfachwicklungsboostinduktor 838 bereitgestellt. Der Mehrfachwicklungsboostinduktor 838 definiert eine Primärwicklung 840, magnetisch gekoppelt mit einer Sekundärwicklung 842. Die Primärwicklung 840 definiert eine erste Leitung 844, die mit dem zweiten Leitungseingang 104 gekoppelt ist. Die Primärwicklung 840 definiert eine zweite Leitung 846, die mit dem Schaltknoten 134 gekoppelt ist und diesen definiert. Somit ist die Induktivität 128 die Induktivität der Primärwicklung 840. Die Sekundärwicklung 842 definiert eine erste Leitung 848 und eine zweite Leitung 850. Die erste Leitung 848 ist an den Wicklungserfassungsanschluss 806 gekoppelt. Die zweite Leitung 850 ist an eine Referenzspannung, wie Masse oder gemeinsame Klemme gekoppelt. Während die erste Leitung 848 als direkt mit dem Wicklungserfassungsanschluss 806 gekoppelt gezeigt ist, können in anderen Fällen zusätzliche Widerstandsteilernetzwerke enthalten sein, um die Spannung zu reduzieren. In beispielhaften Ausführungsformen ist die Polarität der Spannungen in dem Symbol für den Mehrfachwicklungsboostinduktor wie durch die Punktkonvention definiert. Somit erzeugt ein Strom, der eine positive Spannung an der ersten Leitung 844 der Primärwicklung 840 in Bezug auf die zweite Leitung 846 erzeugt, eine negative Spannung an der ersten Leitung 848 der Sekundärwicklung 842 in Bezug auf die zweite Leitung 850 und umgekehrt. Bei entsprechender Einstellung kann der PFC-Regler 800 jedoch mit einem Mehrfachwicklungsboostinduktor 838 mit entgegengesetzter Polaritätsbeziehung betrieben werden.
Während in einigen Fällen der PFC-Regler 800 in der Lage sein kann, die Gates der FETs direkt anzusteuern, verwenden beispielhafte Ausführungsformen einen Gate-Treiber 828, um die Aufgabe in Bezug auf den oberseitigen FET des langsamen Schenkels 108 und den unterseitigen FET des langsamen Schenkels 118 auszuführen. Beispielhafte Ausführungsformen verwenden auch einen Gate-Treiber 852, um die Aufgabe in Bezug auf den oberseitigen FET des schnellen Schenkels 136 und den unterseitigen FET des schnellen Schenkels 144 auszuführen. Der beispielhafte Gate-Treiber 828 definiert einen oberseitigen Eingang des langsamen Schenkels 830, einen unterseitigen Eingang des langsamen Schenkels 832, einen oberen Gate-Ausgang 834 und einen unteren Gate-Ausgang 836. Der oberseitige Eingang des langsamen Schenkels 830 koppelt an den oberseitigen Anschluss des langsamen Schenkels 816. Der unterseitige Eingang des langsamen Schenkels 832 koppelt an den unterseitigen Anschluss des langsamen Schenkels 814. Der obere Gate-Ausgang 834 koppelt an Gate 110 des oberseitigen FET des langsamen Schenkels 108. Der untere Gate-Ausgang 836 koppelt an Gate 120 des unterseitigen FET des langsamen Schenkels 118. Der Gate-Treiber 828 macht die FETs 108 und 118 leitend und nicht leitend als Reaktion auf Signale, die zu den Anschlüssen 814 und 816 des PFC-Reglers 800 übermittelt werden. Der beispielhafte Gate-Treiber 852 definiert einen oberen Eingang 854 und einen unteren Eingang 856, einen oberen Gate-Ausgang 858 und einen unteren Gate-Ausgang 860. Der obere Eingang 854 koppelt an den oberen Anschluss 810. Der untere Eingang 856 koppelt an den unteren Anschluss 812. Der obere Gate-Ausgang 858 koppelt an das Gate 138 des oberseitigen FET des schnellen Schenkels 136. Der untere Gate-Ausgang 860 koppelt an Gate 146 des unterseitigen FET des schnellen Schenkels 144. Der Gate-Treiber 852 macht die FETs 136 und 144 leitend und nicht leitend als Reaktion auf Signale, die zu den Anschlüssen 810 und 812 des PFC-Reglers 800 übermittelt werden.
Gemäß mindestens einigen Ausführungsformen enthält der PFC-Regler 800 eine integrierte Schaltung, die auf einem Substrat 818 innerhalb des Gehäuses definiert ist; die Funktionalität des PFC-Reglers 800 kann jedoch auf mehreren Substraten verkörpert werden, die innerhalb des Gehäuses zusammen verpackt und elektrisch miteinander und mit den verschiedenen Anschlüssen gekoppelt sind. Die Funktionalität des PFC-Reglers 800 kann konzeptionell, aber nicht notwendigerweise physisch, in einen leitungsseitigen Regler 820 und einen wandlerseitigen Regler 822 unterteilt werden. Der beispielhafte leitungsseitige Regler 820 ist mit dem ersten Leitungserfassungsanschluss 802, dem zweiten Leitungserfassungsanschluss 804, dem oberseitigen Anschluss des langsamen Schenkels 816 und dem unterseitigen Anschluss des langsamen Schenkels 814 gekoppelt. Der erste Leitungserfassungsanschluss 802 ist mit dem ersten Leitungseingang 102 der Wechselstromquelle 106 gekoppelt. Der zweite Leitungserfassungsanschluss 804 ist mit dem zweiten Leitungseingang 104 der Wechselstromquelle 106 gekoppelt. Während 8 die Anschlüsse 802 und 804 zeigt, die jeweils direkt mit den Leitungsanschlüssen 102 und 104 gekoppelt sind, können die Verbindungen in der Praxis Spannungsteiler umfassen, um die von der Wechselstromquelle 106 an den PFC-Regler 800 angelegten Spannungen zu senken. Der beispielhafte leitungsseitige Regler 820 ist auch mit dem oberseitigen Anschluss des langsamen Schenkels 816 und dem unterseitigen Anschluss des langsamen Schenkels 814 gekoppelt. Der leitungsseitige Regler 820 ist konfiguriert, um die Polarität der Wechselstromquelle 102 über den ersten Leitungserfassungsanschluss 802 und den zweiten Leitungserfassungsanschluss 804 zu erfassen, und der leitungsseitige Regler 820 ist konfiguriert, um den unterseitigen Anschluss des langsamen Schenkels 814 zu aktivieren und den oberseitigen Anschluss des langsamen Schenkels 816 zu deaktivieren, wenn die Polarität positiv ist (z. B. höhere Spannung am zweiten Leitungseingang 104 als am ersten Leitungseingang 102). Ferner ist der leitungsseitige Regler 820 konfiguriert, um den oberseitigen Anschluss des langsamen Schenkels 816 zu aktivieren und den unterseitigen Anschluss des langsamen Schenkels 814 zu deaktivieren, wenn die Polarität negativ ist (z. B. höhere Spannung am ersten Leitungseingang 102 als am zweiten Leitungseingang 104). Entsprechend definiert der beispielhafte leitungsseitige Regler 802 zwei Ausgänge, einen Ausgang mit positiver Polarität 824 und einen Ausgang mit negativer Polarität 826. Der leitungsseitige Regler 820 aktiviert in beispielhaften Ausführungsformen den Ausgang mit positiver Polarität 824 und deaktiviert den Ausgang mit negativer Polarität 826, wenn die Polarität der Wechselstromquelle 106 positiv ist, und deaktiviert den Ausgang mit positiver Polarität 824, und aktiviert den Ausgang mit negativer Polarität 826, wenn die Polarität der Wechselstromquelle 106 negativ ist.
Der beispielhafte PFC-Regler 800 enthält ferner den wandlerseitigen Regler 822. Der wandlerseitige Regler 822 ist mit dem Wicklungserfassungsanschluss 806, dem Rückkopplungsanschluss 808, dem oberen Anschluss 810 und dem unteren Anschluss 812 gekoppelt. Während des positiven Halbwellenzyklus versetzt der wandlerseitige Regler 822 den Wandler 100 in den Lade- bzw. Entlademodus, um die Ausgangsspannung V_OUT zu liefern. Das heißt, der wandlerseitige Regler 822 lädt die Primärwicklung 840 des Mehrfachwicklungsboostinduktors 838 durch den unterseitigen FET des schnellen Schenkels 144 auf, indem er den unteren Anschluss 812 aktiviert und den oberen Anschluss 810 deaktiviert. Der wandlerseitige Regler 822 versetzt den Wandler in den Entlademodus und entlädt die Primärwicklung 840 durch den oberseitigen FET des schnellen Schenkels 136, indem er den oberen Anschluss 810 aktiviert und den unteren Anschluss 812 deaktiviert. Nach dem Entlademodus ist der wandlerseitige Regler 822 konfiguriert, um eine abfallende Flanke einer Spannung an dem Schaltknoten 134 über den Wicklungserfassungsanschluss 806 zu erfassen, wobei die abfallende Flanke ein Tal in der oszillierenden Spannung des Schaltknotens 134 anzeigt. Sobald eine geeignete abfallende Flanke bestimmt ist, ist der wandlerseitige Regler 822 dazu konfiguriert, einen nachfolgenden Lademodus der Primärwicklung 840 basierend auf der abfallenden Flanke (und wiederum während des positiven Halbwellenzyklus) auszulösen.
Während eines negativen Halbwellenzyklus versetzt der wandlerseitige Regler 822 den Wandler 100 in den Lade- bzw. Entlademodus, um die Ausgangsspannung V_OUT zu liefern. Das heißt, der wandlerseitige Regler 822 lädt die Primärwicklung 840 des Mehrfachwicklungsboostinduktors 838 durch den oberseitigen FET des schnellen Schenkels 136 auf, indem er den oberen Anschluss 810 aktiviert und den unteren Anschluss 812 deaktiviert. Der wandlerseitige Regler 822 versetzt den Wandler in den Entlademodus und entlädt die Primärwicklung 840 durch den unterseitigen FET des schnellen Schenkels 144. Nach dem Entlademodus ist der wandlerseitige Regler 822 konfiguriert, um eine ansteigende Flanke der Spannung an dem Schaltknoten 134 über den Wicklungserfassungsanschluss 806 zu erfassen, wobei die ansteigende Flanke einen Peak in der oszillierenden Spannung des Schaltknotens 134 anzeigt. Sobald eine geeignete ansteigende Flanke bestimmt ist, ist der wandlerseitige Regler 822 dazu konfiguriert, einen nachfolgenden Lademodus der Primärwicklung 840 basierend auf der ansteigenden Flanke (und wiederum während des negativen Halbwellenzyklus) auszulösen.
Bevor eine detailliertere Diskussion des wandlerseitigen Reglers 822 erfolgt, wird angemerkt, dass der beispielhafte PFC-Regler 800 die abfallenden Flanken der Spannungsoszillation auf dem Schaltknoten 134 während des positiven Halbwellenzyklus erfasst, indem er die Spannung an der ersten Leitung 848 der Sekundärwicklung 842 des Mehrfachwicklungsboostinduktors 838 erfasst. In ähnlicher Weise erfasst der beispielhafte PFC-Regler 800 die ansteigenden Flanken der Spannungsoszillation auf dem Schaltknoten 134 während des negativen Halbwellenzyklus, indem er die Spannung an der ersten Leitung 848 der Sekundärwicklung 842 des Mehrfachwicklungsboostinduktors 838 erfasst. In beiden Fällen ist und bleibt die erste Leitung mit dem Wicklungserfassungsanschluss gekoppelt. In ähnlicher Weise ist und bleibt in beiden Fällen die zweite Leitung 850 der Sekundärwicklung 842 mit einer Referenzspannung (z. B. Masse oder gemeinsam) gekoppelt. Somit wird kein Schaltnetzwerk außerhalb des PFC-Reglers 800 zwischen dem PFC-Regler 800 und dem Mehrfachwicklungsboostinduktor 838 implementiert.
9 zeigt ein Blockdiagramm eines wandlerseitigen Reglers gemäß zumindest einigen Ausführungsformen. Insbesondere umfasst der wandlerseitige Regler 822 einen Komparator 900, der einen ersten Eingang 902, einen zweiten Eingang 904, einen nicht invertierten Ausgang 906 und einen invertierten Ausgang 908 definiert. Der erste Eingang 902 ist mit dem Wicklungserfassungsanschluss 806 (8) gekoppelt, und der zweite Eingang 904 ist mit einer Referenzspannung gekoppelt. Der wandlerseitige Regler 822 umfasst ferner eine Maskenschaltung 910, die einen ersten Maskeneingang 912, einen zweiten Maskeneingang 914, einen nicht invertierten Eingang 916, einen invertierten Eingang 918 und einen Maskenausgang 920 definiert. Der nicht invertierte Eingang 916 ist mit dem nicht invertierten Ausgang 906 des Komparators 900 gekoppelt. Der invertierte Eingang 918 ist mit dem invertierten Ausgang 908 des Komparators 900 gekoppelt. Der erste Maskeneingang 912 ist mit dem Ausgang der positiven Polarität 824 (8) des leitungsseitigen Reglers 820 (8) gekoppelt. Der zweite Maskeneingang 914 ist mit dem Eingang der negativen Polarität 826 (8) des leitungsseitigen Reglers 820 gekoppelt.
Aus Gründen, die anhand der folgenden Erörterung klarer werden, kann der beispielhafte Komparator 900 entworfen und konstruiert sein, um eine Hysteresefunktion zu implementieren, wie durch das Schmidt-Trigger-Symbol im Komparator 900 angezeigt. Die Hysteresefunktion impliziert, dass der Komparator 900 die Zustände seiner Ausgänge bei unterschiedlichen Spannungen an den Eingängen in Abhängigkeit von den relativen Spannungen an den Eingängen ändert. In einigen Beispielfällen kann die Differenz im Triggerpunkt 100 Milli-Volt (mV) und in anderen Fällen 500 mV betragen. Genauer gesagt, wenn abfallende Flanken erfasst werden, kann sich der Komparator 900 bei niedrigeren Spannungen (z. B. 500 mV niedriger) ändern, als wenn ansteigende Spannungen erfasst werden. Die an dem ersten Eingang 902 erfasste Spannung ist eine Spannung, die die Schaltknotenspannung anzeigt, die durch die Sekundärwicklung 842 des Mehrfachwicklungsboostinduktors 838 erzeugt wird.
Die Maskenschaltung 910 ist konfiguriert, um ein Signal auf dem invertierten Eingang 918 zu maskieren, wenn der erste Maskeneingang 912 aktiviert ist. In ähnlicher Weise ist die Maskenschaltung 910 konfiguriert, um das Signal auf dem nicht invertierten Eingang 916 zu maskieren, wenn der zweite Maskeneingang 914 aktiviert ist. Eine beispielhafte Schaltung zum Implementieren der Maskierung wird unten diskutiert; in anderen Fällen kann jedoch ein einziger Maskeneingang verwendet werden (z. B. nur der erste Maskeneingang 912), und in solchen Fällen kann die Maskenschaltung 910 konfiguriert werden, um ein Signal am nicht invertierten Eingang 916 zu maskieren und das Signal am invertierten Eingang 918 zu demaskieren, wenn der erste Maskeneingang 912 aktiviert wird, und konfiguriert, um das Signal am nicht invertierten Eingang 916 zu demaskieren und das Signal am invertierten Eingang 918 zu maskieren, wenn der erste Maskeneingang 916 deaktiviert wird.
9 zeigt eine beispielhafte Maskenschaltung 910, die so entworfen und konstruiert ist, dass sie die Maskierungsfunktion ausführt. Insbesondere umfasst die beispielhafte Maskenschaltung 910 zwei UND-Gates 936 und 938 und ein ODER-Gate 940. Das UND-Gate 936 hat einen ersten Eingang 942, der mit dem ersten Maskeneingang 912 gekoppelt ist, einen zweiten Eingang 944, der mit dem nicht invertierten Ausgang 906 des Komparators 900 gekoppelt ist, und einen Ausgang 946. Das UND-Gate 938 hat einen ersten Eingang 950, der mit dem zweiten Maskeneingang 914 gekoppelt ist, einen zweiten Eingang 948, der mit dem invertierten Ausgang 908 des Komparators 900 gekoppelt ist, und einen Ausgang 952. Das ODER-Gate 940 hat einen ersten Eingang 954, der mit dem Ausgang 946 gekoppelt ist, einen zweiten Eingang 956, der mit dem Ausgang 952 gekoppelt ist, und einen Ausgang 958, der mit dem Maskenausgang 920 über ein NICHT-Gate 960 gekoppelt ist. Während der Zeiträume, in denen der erste Maskeneingang 912 eine hohe Spannung aufweist und der zweite Maskeneingang 914 eine niedrige Spannung aufweist (z. B. der positive Halbwellenzyklus), können sich die Signale auf dem nicht invertierten Ausgang 906 des Komparators 900 zu dem Maskenausgang 920 ausbreiten. Während der Zeiträume, in denen der erste Maskeneingang 912 eine niedrige Spannung aufweist und der zweite Maskeneingang 914 eine hohe Spannung aufweist (z. B. der negative Halbwellenzyklus), können sich die Signale auf dem invertierten Ausgang 908 des Komparators 900 durch den Maskenausgang 920 ausbreiten. Somit findet das Maskieren von bestimmten Signalen statt, wenn die jeweiligen Maskensignale eine niedrige Spannung sind (was als niedrig aktiviert bezeichnet werden kann). Ein Durchschnittsfachmann mit dem Vorteil dieser Offenbarung und dem Verständnis der Funktionalität der Maskenschaltung 910 könnte viele äquivalente Schaltungen erzeugen, um die selektive Maskierungsfunktion auszuführen, einschließlich des Austauschens von aktivierten Zuständen.
Weiterhin bezogen auf 9, umfasst der beispielhafte wandlerseitige Regler 822 weiterhin einen Laderegler 922, der einen Rückkopplungseingang 924, einen Übergangseingang 926, einen Wicklungserfassungseingang 928, einen oberen Treiberausgang 930, einen unteren Treiberausgang 932 und einen Polaritätseingang 934 definiert. Der Rückkopplungseingang 924 ist mit dem Rückkopplungsanschluss 808 ( 8) gekoppelt. Der Übergangseingang 926 ist mit dem Maskenausgang 920 gekoppelt. Der Wicklungserfassungseingang 928 ist mit dem Wicklungserfassungsanschluss 806 (8) gekoppelt. Der obere Treiberausgang 930 ist mit dem oberen Anschluss 810 (8) gekoppelt. Der untere Treiberausgang 932 ist mit dem unteren Anschluss 812 (8) gekoppelt. Und der Polaritätseingang 934 ist mit einem der Polaritätsausgänge 824 oder 826 (wie gezeigt, Ausgang positiver Polarität 824) gekoppelt.
Der Laderegler 922 ist so konfiguriert, dass er die Polarität der Wechselstromquelle 106 bestimmt, beispielsweise durch Lesen eines Signals an dem Polaritätseingang 934. Während der Zeiträume, in denen die Polarität positiv ist, ist der Laderegler 922 konfiguriert, um den unteren Treiberausgang 932 (und damit den unteren Anschluss 812) als Reaktion auf die Aktivierung des Übergangseingangs 926 durch den Maskenausgang 920 in den Lademodus zu versetzen. In einem beispielhaften kritischen Leitungsmodus kann der Laderegler 922 bei der ersten Aktivierung des Übergangseingangs 926 in den Lademodus eintreten. Das heißt, in den Lademodus kann in dem ersten Tal 408 (4) eingetreten werden. Während des diskontinuierlichen Leitungsmodus kann der Laderegler 922 in den Lademodus am N-ten Übergang des Übergangseingangs 926 eintreten. Das heißt, in den Lademodus kann auf dem N-ten Tal (z. B. dem vierten Tal 410 (4)) eingetreten werden. Somit startet die Aktivierung des Übergangseingangs 926 den Lademodus in dem positiven Halbwellenzyklus.
Während der Zeiträume, in denen die Polarität negativ ist, ist der Laderegler 922 konfiguriert, um den oberen Treiberausgang 930 (und damit den oberen Anschluss 810) als Reaktion auf die Aktivierung des Übergangseingangs 926 durch den Maskenausgang 920 in den Lademodus zu versetzen. In einem beispielhaften kritischen Leitungsmodus kann der Laderegler 922 bei der ersten Aktivierung des Übergangseingangs 926 in den Lademodus eintreten. Das heißt, in den Lademodus kann in dem Peak 708 (7) eingetreten werden. Während des diskontinuierlichen Leitungsmodus kann der Laderegler 922 in den Lademodus am N-ten Übergang des Übergangseingangs 926 eintreten. Das heißt, in den Lademodus kann auf dem N-ten Peak (z. B. dem vierten Peak 710 (7)) eingetreten werden. Somit startet die Aktivierung des Übergangseingangs 926 den Lademodus in dem negativen Halbwellenzyklus.
10 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen (z. B. kritischer oder diskontinuierlicher Leitungsmodus). Insbesondere zeigt das Diagramm 1000 eine beispielhafte Spannung des Schaltknotens 134 (1) während eines positiven Halbwellenzyklus, und das Diagramm 1002 zeigt die Spannung des Übergangseingangs 926 (9) während des gleichen Zeitraums dem Laderegler 922 an. Zum Zeitpunkt t10 tritt der beispielhafte brückenlose PFC-Regler in den Lademodus ein, und somit wird die Spannung an dem Schaltknoten 134 geerdet. In beispielhaften Ausführungsformen geht der Übergangseingang 926 während des Lademodus hoch. Zum Zeitpunkt t11 enden die Lademodi, und der Entlademodus beginnt. Der beispielhafte Übergangseingang 926 geht während des Entlademodus runter. Am Ende des Entlademodus fällt der Induktorstrom, und somit fällt die Spannung an dem Schaltknoten 134 ab. Gleichzeitig mit Bezug auf die 9 und 10 wird bei Beispielsystemen die abfallende Spannung am Schaltknoten 134 durch den Komparator 900 erfasst (durch die Sekundärwicklung des Mehrfachwicklungsboostinduktors erfasst), und der nicht invertierte Ausgang 906 wird deaktiviert, wenn die erfasste Spannungsversion am Schaltknoten 134 um den Hysteresewert unter die Referenzspannung fällt. Da sich der brückenlose PFC-Wandler in dem positiven Halbwellenzyklus befindet, wird der erste Maskeneingang 912 eine hohe Spannung aufweisen, und der Übergang des nicht invertierten Ausgangssignals 906 verläuft durch das UND-Gate 936, das ODER-Gate 940 und zum Übergangseingang 926, wie zum Zeitpunkt t12 gezeigt. Wenn die Spannung am Schaltknoten 134 oszilliert, beginnt die Spannung wieder anzusteigen, und der nicht invertierte Ausgang 906 wird aktiviert, wenn die erfasste Version der Spannung am Schaltknoten 134 um den Hysteresewert über die Referenzspannung ansteigt. Der Zyklus wird bei jeder Oszillation der Schaltknotenspannung fortgesetzt, wobei der Übergangseingang 926 bei jeder abfallenden Flanke der Schaltknotenspannung 134 aktiviert wird, wie zu den Zeiten t14, t16 und t18. Abhängig von der Belastung des brückenlosen PFC-Wandlers und vom Leitungsmodus des Induktors kann der Laderegler 922 den nächsten Lademodus als Reaktion auf eine beliebige Aktivierung des Übergangseingangs 926 starten.
11 zeigt ein Zeitdiagramm gemäß zumindest einigen Ausführungsformen. Insbesondere zeigt das Diagramm 1100 eine beispielhafte Schaltknotenspannung 134 (1) während eines negativen Halbwellenzyklus und Diagramm 1102 zeigt den Auslösereingang 926 (9) an den Laderegler 922 während desselben Zeitraums. Zum Zeitpunkt t20 tritt der beispielhafte brückenlose PFC-Regler in den Lademodus ein, und somit wird die Spannung an dem Schaltknoten 134 auf die Ausgangsspannung V_OUT gezogen. In beispielhaften Ausführungsformen geht der Übergangseingang 926 im Ladebetrieb hoch, wobei eine zusätzliche Maskierung vorhanden sein kann, so dass der Übergangseingang 926 im Lademodus maskiert oder ignoriert wird (unabhängig von der Polarität des Halbwellenzyklus).
Zum Zeitpunkt t21 enden die Lademodi, und der Entlademodus beginnt. Am Ende des Entlademodus fällt der Induktorstrom und somit steigt die Spannung am Schaltknoten 134 an. Gleichzeitig mit Bezug auf die 9 und 11 wird bei Beispielsystemen die ansteigende Spannung am Schaltknoten 134 durch den Komparator 900 erfasst (durch die Sekundärwicklung des Mehrfachwicklungsboostinduktors erfasst), und der invertierte Ausgang 908 wird deaktiviert, wenn die erfasste Spannungsversion am Schaltknoten 134 um den Hysteresewert über die Referenzspannung ansteigt. Da sich der brückenlose PFC-Wandler in dem negativen Halbwellenzyklus befindet, wird der zweite Maskeneingang 914 eine hohe Spannung aufweisen, und der Übergang des invertierten Ausgangssignals 908 verläuft durch das UND-Gate 938, das ODER-Gate 940 und zum Übergangseingang 926, wie zum Zeitpunkt t22 gezeigt. Wenn die Spannung am Schaltknoten 134 oszilliert, beginnt die Spannung wieder zu fallen, und der invertierte Ausgang 908 wird aktiviert, wenn die erfasste Version der Spannung am Schaltknoten 134 um den Hysteresewert unter die Referenzspannung fällt. Der Zyklus wird bei jeder Oszillation der Schaltknotenspannung fortgesetzt, wobei der Übergangseingang 926 bei jeder ansteigenden Flanke der Spannung des Schaltknotens 134 aktiviert wird, wie zu den Zeiten t24, t26 und t28. Abhängig von der Belastung des brückenlosen PFC-Wandlers und vom Leitungsmodus des Induktors kann der Laderegler 922 den nächsten Lademodus als Reaktion auf eine beliebige Aktivierung des Übergangseingangs 926 starten.
Unter gleichzeitiger Bezugnahme auf die 10 und 11. Einige beispielhafte Ausführungsformen verwenden einen einzelnen Komparator, um das Triggern für den Übergang in den Lademodus sowohl in dem positiven Halbwellenzyklus als auch in dem negativen Halbwellenzyklus durchzuführen. Während in einigen Fällen der einzige Komparator keine Hysterese implementieren kann, bewegt die Hysterese des beispielhaften Komparators den Triggerpunkt näher zu den Tälern (während der positiven Halbleitungszyklen) und näher zu den Spitzen (während der negativen Halbleitungszyklen). Der Hysteresewert kann während der Entwurfsstufe ausgewählt werden, um eine Ausbreitungsverzögerung zwischen einem Triggerereignis zum Eintreten in einen Lademodus und wenn die jeweiligen FETs vollständig leitend angesteuert werden können, zu berücksichtigen. In anderen Fällen kann die Breite der Hysterese durch Vorrichtungen außerhalb des PFC-Reglers 800 eingestellt werden, z. B. durch externe Widerstände bzw. Kapazitäten zur Abstimmung des Wandlers, um Schaltverluste unter Berücksichtigung externer Aspekte, wie z. B. Ausbreitungsverzögerung durch den Gate-Treiber 852 und Reaktionsfähigkeit der oberseitigen und unterseitigen FETs des schnellen Schenkels, zu reduzieren.
12 zeigt ein Verfahren gemäß zumindest einigen Ausführungsformen. Insbesondere startet das Verfahren (Block 1200) und beinhaltet: den Betrieb des Leistungswandlers während eines positiven Halbwellenzyklus einer Eingangswechselspannungsfrequenz (1202) durch: Laden einer Primärwicklung eines Mehrfachwicklungsboostinduktors mit einem Ladestrom mit einer ersten Polarität (Block 1204); und dann Entladen der Primärwicklung mit einem Entladestrom mit der ersten Polarität, wobei der Entladestrom zu einer ersten Leitung eines Glättungskondensators (Block 1206) fließt; Erfassen einer abfallenden Flanke einer Spannung an einem Schaltknoten mittels einer Sekundärwicklung des Mehrfachwicklungsboostinduktors, die mit einem Komparator gekoppelt ist (Block 1208); und Auslösen eines nachfolgenden Ladens der Primärwicklung während des positiven Halbwellenzyklus basierend auf der abfallenden Flanke (Block 1210). Das Verfahren beinhaltet ferner das Betreiben des Leistungswandlers während eines negativen Halbwellenzyklus der Frequenz der Wechselstromquelle (Block 1212) durch: Laden der Primärwicklung des Mehrfachwicklungsboostinduktors mit einem Ladestrom mit einer zweiten Polarität, die der ersten Polarität entgegengesetzt ist (Block 1214); und dann Entladen der Primärwicklung mit einem Entladestrom mit der zweiten Polarität, wobei der Entladestrom zu der ersten Leitung des Glättungskondensators (Block 1216) fließt; Erfassen einer ansteigenden Flanke der Spannung an dem Schaltknoten über die Sekundärwicklung des Mehrfachwicklungsboostinduktors, der mit dem Komparator gekoppelt ist (Block 1218); und Auslösen eines nachfolgenden Ladens der Primärwicklung in dem negativen Halbwellenzyklus basierend auf der ansteigenden Flanke (Block 1220). Danach endet das Verfahren (Block 1222).
Die obenstehende Erläuterung ist zu Illustrationszwecken der Prinzipien und der verschiedenen Ausführungsformen der vorliegenden Erfindung gedacht. Zahlreiche Variationen und Modifikationen werden für den Fachmann ersichtlich, sobald die vorstehende Offenbarung vollständig verstanden ist. Zum Beispiel kann der Mehrfachwicklungsboostinduktor ein Transformator sein. Es ist beabsichtigt, dass die folgenden Ansprüche so interpretiert werden, dass sie alle solchen Variationen, Modifikationen und Äquivalente einschließen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62655592 [0001]

Claims

Verfahren zum Betreiben eines Leistungswandlers, umfassend: Betreiben des Leistungswandlers während eines positiven Halbwellenzyklus einer Wechselstromquelle durch: Laden einer Primärwicklung eines Mehrfachwicklungsboostinduktors mit einem Ladestrom mit einer ersten Polarität; und dann Entladen der Primärwicklung mit einem ersten Entladestrom mit der ersten Polarität; Erfassen einer abfallenden Flanke einer Spannung an einem Schaltknoten mittels einer Sekundärwicklung des Mehrfachwicklungsboostinduktors, der mit einem Komparator gekoppelt ist; und Auslösen eines nachfolgenden Ladens der Primärwicklung während des positiven Halbwellenzyklus basierend auf der abfallenden Flanke; Betreiben des Leistungswandlers während eines negativen Halbwellenzyklus der Frequenz der Wechselstromquelle durch: Laden der Primärwicklung des Mehrfachwicklungsboostinduktors mit einem Ladestrom mit einer zweiten Polarität, die der ersten Polarität entgegengesetzt ist; und dann Entladen der Primärwicklung mit einem zweiten Entladestrom mit der zweiten Polarität; Erfassen einer ansteigenden Flanke der Spannung an dem Schaltknoten mittels der Sekundärwicklung des Mehrfachwicklungsboostinduktors, der mit dem Komparator gekoppelt ist; und Auslösen eines nachfolgenden Ladens der Primärwicklung in dem negativen Halbwellenzyklus basierend auf der ansteigenden Flanke.
Verfahren nach Anspruch 1: wobei das Erfassen der abfallenden Flanke ferner das Erfassen einer Spannung an einer ersten Leitung der Sekundärwicklung und einer zweiten Leitung der Sekundärwicklung, die mit einer Referenzspannung gekoppelt ist, umfasst; und wobei das Erfassen der ansteigenden Flanke ferner das Erfassen einer Spannung an der ersten Leitung der Sekundärwicklung und der zweiten Leitung der Sekundärwicklung, die mit der Referenzspannung gekoppelt ist, umfasst.
Verfahren nach Anspruch 1: wobei das Erfassen der abfallenden Flanke ferner das Erfassen durch den Komparator, der eine Hysteresespannung aufweist, umfasst; und wobei das Erfassen der ansteigenden Flanke ferner das Erfassen durch den Komparator, der die Hysteresespannung aufweist, umfasst.
Gehäuste Vorrichtung mit einer integrierten Schaltung (IC) zum Steuern eines brückenlosen Leistungsfaktorkorrekturwandlers (PFC-Wandlers), umfassend: einen Wicklungserfassungsanschluss, einen oberseitigen Anschluss des langsamen Schenkels, einen unterseitigen Anschluss des langsamen Schenkels, einen oberen Anschluss, einen unteren Anschluss und einen Rückkopplungsanschluss; einen leitungsseitigen Regler, der mit dem oberseitigen Anschluss des langsamen Schenkels und dem unterseitigen Anschluss des langsamen Schenkels gekoppelt ist, wobei der leitungsseitige Regler konfiguriert ist, um eine Polarität eines Wechselstromsignals (AC) zu erfassen, und der leitungsseitige Regler dazu konfiguriert ist, um den unterseitigen Anschluss des langsamen Schenkels zu aktivieren und den oberseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität positiv ist, und der leitungsseitige Regler dazu konfiguriert ist, den oberseitigen Anschluss des langsamen Schenkels zu aktivieren, und den unterseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität negativ ist; einen wandlerseitigen Regler, der mit dem oberen Anschluss, dem unteren Anschluss und dem Wicklungserfassungsanschluss gekoppelt ist, der wandlerseitige Regler umfassend: einen Komparator, der einen ersten Eingang, einen zweiten Eingang, einen nicht invertierten Ausgang und einen invertierten Ausgang definiert, wobei der erste Eingang mit dem Wicklungserfassungsanschluss gekoppelt ist und der zweite Eingang mit einer Referenzspannung gekoppelt ist; eine Maskenschaltung, die einen Maskeneingang, einen nicht invertierten Eingang, einen invertierten Eingang und einen Maskenausgang definiert, wobei der nicht invertierte Eingang mit dem nicht invertierten Ausgang des Komparators gekoppelt ist und der invertierte Eingang mit dem invertierten Ausgang des Komparators gekoppelt ist, und die Maskenschaltung dazu konfiguriert ist, den nicht invertierten Eingang zu maskieren, wenn der Maskeneingang aktiviert ist, und die Maskenschaltung dazu konfiguriert ist, den invertierten Eingang zu maskieren, wenn der Maskeneingang nicht aktiviert ist; einen Laderegler, der einen Rückkopplungseingang und einen Übergangseingang definiert, wobei der Rückkopplungseingang mit dem Rückkopplungsanschluss gekoppelt ist und der Übergangseingang mit dem Maskenausgang gekoppelt ist; der Laderegler ist konfiguriert, um während der Zeiträume, in denen die Polarität positiv ist, den unteren Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren; und wobei der Laderegler konfiguriert ist, um während der Zeiträume, in denen die Polarität negativ ist, den oberen Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren.
Gehäuste IC nach Anspruch 4, wobei während der Zeiträume, in denen die Polarität positiv ist, der Laderegler ferner konfiguriert ist, um als Reaktion auf die Aktivierung des Maskenausgangs: den unteren Anschluss zu aktivieren; und dann ein Signal zu überwachen, das einen Induktorstrom auf dem Wicklungserfassungsanschluss anzeigt; und wenn das Signal, das den Induktorstrom anzeigt, einen vorbestimmten Schwellenwert erreicht, den oberen Anschluss zu aktivieren und den unteren Anschluss zu deaktivieren.
Gehäuste IC nach Anspruch 5, wobei während der Zeiträume, in denen die Polarität negativ ist, der Laderegler ferner konfiguriert ist, um als Reaktion auf die Aktivierung des Maskenausgangs: den oberen Anschluss zu aktivieren; und dann das Signal zu überwachen, das einen Induktorstrom auf dem Wicklungserfassungsanschluss anzeigt; und wenn das Signal, das den Induktorstrom anzeigt, den vorbestimmten Schwellenwert erreicht, den oberen Anschluss zu deaktivieren und den unteren Anschluss zu aktivieren.
Gehäuste IC nach Anspruch 4, wobei während der Zeiträume, in denen die Polarität positiv ist, der Laderegler ferner konfiguriert ist, um den unteren Anschluss als Reaktion auf die Aktivierung des Maskenausgangs zu aktivieren und eine Anzeige der Ausgangsspannung an dem Rückkopplungsanschluss zu aktivieren.
Gehäuste IC nach Anspruch 4, wobei während der Zeiträume, in denen die Polarität positiv ist, der Laderegler ferner konfiguriert ist, um den unteren Anschluss als Reaktion auf die vorbestimmte Anzahl von Aktivierungen des Maskenausgangs und eine Anzeige der Ausgangsspannung an dem Rückkopplungsanschluss zu aktivieren.
Brückenloser Leistungsfaktorkorrekturwandler (PFC-Wandler), umfassend: einen ersten Leitungseingang und einen zweiten Leitungseingang; einen oberseitigen Feldeffekttransistor (FET) des langsamen Schenkels, der ein Gate, eine mit dem ersten Leitungseingang gekoppelte Source, und einen mit einem positiven Ausgang des Wandlers gekoppelten Drain definiert; einen unterseitigen FET des langsamen Schenkels, der ein Gate, einen mit dem ersten Leitungseingang gekoppelten Drain und eine mit einem negativen Ausgang des Wandlers gekoppelte Source definiert; einen Mehrfachwicklungsboostinduktor, der eine Primärwicklung definiert, wobei eine erste Leitung mit dem zweiten Leitungseingang gekoppelt ist, und eine zweite Leitung einen Schaltknoten definiert; einen oberseitigen FET des schnellen Schenkels, der ein Gate, eine mit dem Schaltknoten gekoppelte Source und einen mit dem positiven Ausgang des Wandlers gekoppelten Drain definiert; einen unterseitigen FET des schnellen Schenkels, der ein Gate, eine mit dem negativen Ausgang des Wandlers gekoppelte Source und einen mit dem Schaltknoten gekoppelten Drain definiert; einen PFC-Regler, der konfiguriert ist, um den Wandler während eines positiven Halbwellenzyklus einer Frequenz einer Wechselstromquelle zu betreiben, die mit dem ersten und dem zweiten Leitungseingang gekoppelt ist, wobei der Betrieb dadurch erfolgt, dass der Wandler: die Primärwicklung des Mehrfachwicklungsboostinduktors durch den unterseitigen FET des schnellen Schenkels mit einem Ladestrom mit einer ersten Polarität lädt; und dann die Primärwicklung durch den oberseitigen FET des schnellen Schenkels mit einem ersten Entladestrom mit der ersten Polarität entlädt; eine abfallende Flanke einer Spannung an dem Schaltknoten mittels eines Komparators erfasst; und anschließend eine Aufladung der Primärwicklung während des positiven Halbwellenzyklus auf der Grundlage der abfallenden Flanke auslöst; wobei der PFC-Regler konfiguriert ist, um den Wandler während eines negativen Halbwellenzyklus der Frequenz der Wechselstromquelle zu betreiben, indem der Wandler dazu veranlasst wird: die Primärwicklung des Mehrfachwicklungsboostinduktors durch den oberseitigen FET des schnellen Schenkels mit einem Ladestrom mit einer zweiten Polarität zu laden, die der ersten Polarität entgegengesetzt ist; und dann die Primärwicklung durch den unterseitigen FET des schnellen Schenkels mit einem zweiten Entladestrom mit einer zweiten Polarität zu entladen; eine ansteigende Flanke der Spannung an dem Schaltknoten mittels des Komparators zu erfassen; und und eine nachfolgende Aufladung der Primärwicklung in dem negativen Halbwellenzyklus basierend auf dem Erfassen der ansteigenden Flanke auszulösen.
Brückenloser PFC-Wandler nach Anspruch 9: der Mehrfachwicklungsboostinduktor umfasst ferner eine Sekundärwicklung mit einer ersten Leitung und einer zweiten Leitung, wobei die zweite Leitung mit einer Referenzspannung gekoppelt ist; wobei dann, wenn der PFC-Regler die abfallende Flanke erfasst, der PFC-Regler ferner konfiguriert ist, um eine Spannung an der ersten Leitung der Sekundärwicklung zu erfassen, wobei die erste Leitung der Sekundärwicklung mit dem Komparator gekoppelt ist, der eine Hysteresespannung aufweist; und wobei das Erfassen der ansteigenden Flanke ferner das Erfassen einer Spannung an der ersten Leitung der Sekundärwicklung mittels des Komparators, der eine Hysteresespannung aufweist, umfasst.
Brückenloser PFC-Wandler nach Anspruch 9, wobei der PFC-Regler ferner Folgendes umfasst: der Mehrfachwicklungsboostinduktor umfasst ferner eine Sekundärwicklung mit einer ersten Leitung und einer zweiten Leitung, wobei die zweite Leitung mit einer Referenzspannung gekoppelt ist; einen mit der ersten Leitung der Sekundärwicklung gekoppelten Wicklungserfassungsanschluss, einen mit dem Gate des oberseitigen FET des schnellen Schenkels gekoppelten oberen Anschluss, einen mit dem Gate des unterseitigen FET des schnellen Schenkels gekoppelten unteren Anschluss, einen mit dem Gate des oberseitigen FET des langsamen Schenkels gekoppelten oberseitigen Anschluss des langsamen Schenkels, einen mit dem Gate des unterseitigen FET des langsamen Schenkels gekoppelten unterseitigen Anschluss des langsamen Schenkels, und einen Rückkopplungsanschluss, der mit dem positiven Ausgang des Wandlers gekoppelt ist; einen leitungsseitigen Regler, der mit dem oberseitigen Anschluss des langsamen Schenkels und dem unterseitigen Anschluss des langsamen Schenkels gekoppelt ist, wobei der leitungsseitige Regler dazu konfiguriert ist, die Polarität der Wechselstromquelle zu erfassen, und der leitungsseitige Regler dazu konfiguriert ist, den unterseitigen Anschluss des langsamen Schenkels zu aktivieren und den oberseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität positiv ist, und der leitungsseitige Regler dazu konfiguriert ist, um den oberseitigen Anschluss des langsamen Schenkels zu aktivieren und den unterseitigen Anschluss des langsamen Schenkels zu deaktivieren, wenn die Polarität negativ ist; einen wandlerseitigen Regler, der mit dem oberen Anschluss, dem unteren Anschluss und dem Wicklungserfassungsanschluss gekoppelt ist, der wandlerseitige Regler umfassend: den Komparator, der einen ersten Eingang, einen zweiten Eingang, einen nicht invertierten Ausgang und einen invertierten Ausgang definiert, wobei der erste Eingang mit dem Wicklungserfassungsanschluss gekoppelt ist und der zweite Eingang mit einer Referenzspannung gekoppelt ist; eine Maskenschaltung, die einen Maskeneingang, einen nicht invertierten Eingang, einen invertierten Eingang und einen Maskenausgang definiert, wobei der nicht invertierte Eingang mit dem nicht invertierten Ausgang des Komparators gekoppelt ist und der invertierte Eingang mit dem invertierten Ausgang des Komparators gekoppelt ist, und die Maskenschaltung dazu konfiguriert ist, den nicht invertierten Eingang zu maskieren, wenn der Maskeneingang aktiviert ist, und die Maskenschaltung dazu konfiguriert ist, den invertierten Eingang zu maskieren, wenn der Maskeneingang nicht aktiviert ist; einen Laderegler, der einen Rückkopplungseingang und einen Übergangseingang definiert, wobei der Rückkopplungseingang mit dem Rückkopplungsanschluss gekoppelt ist und der Übergangseingang mit dem Maskenausgang gekoppelt ist; der Laderegler ist konfiguriert, um während der Zeiträume, in denen die Polarität positiv ist, den unteren Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren; und der Laderegler ist konfiguriert, um während der Zeiträume, in denen die Polarität negativ ist, den oberen Anschluss als Reaktion auf eine Aktivierung des Maskenausgangs zu aktivieren.