DE102018222414A1

DE102018222414A1 - Segmentierter Leistungstransistor mit Alterungsmanagement

Info

Publication number: DE102018222414A1
Application number: DE102018222414.5A
Authority: DE
Inventors: Franz Dietz; Alexander Mann
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2018-12-20
Filing date: 2018-12-20
Publication date: 2020-06-25

Abstract

Es wird ein Leistungstransistor (2) beschrieben, umfassend mindestens eine Metallschicht (3), die in Drain-Abschnitte (4) und Source-Abschnitte (5) unterteilt sind. Mindestens eine Detektionsleiterbahn (6) ist in den Metallschichten (3) angeordnet, wobei die Detektionsleiterbahn (6) getrennt von den Drain-Abschnitten (4) und Source-Abschnitten (5) angeordnet ist. Die Detektionsleiterbahn (6) ist mit einem Detektionsschaltkreis elektrisch leitend verbunden, der dazu eingerichtet ist, durch Vergleich einer an die Detektionsleiterbahn (6) angelegten Detektionsspannung Vmit einer Referenzspannung Veine Beschädigung der Metallschichten (3) im Bereich der Detektionsleiterbahn (6) zu detektieren. Erfindungsgemäß wird ein derartiger Leistungstransistor bereitgestellt, dadurch gekennzeichnet, dass der Leistungstransistor (2) in mindestens zwei Segmente (1) unterteilt ist. Jedem Segment (1) ist ein Gate-Segment des Gate-Anschlusses zugeordnet. In jedem Segment (1) befindet sich eine eigene Detektionsleiterbahn (6), wobei jedem Gate-Segment ein eigener Detektionsschaltkreis zugeordnet ist. Jeder Detektionsschaltkreis ist so eingerichtet, dass er infolge eines Detektierens einer vorbestimmten Größe einer Abweichung der jeweiligen Detektionsspannung Vvon der Referenzspannung Vin der zugehörigen Detektionsleiterbahn (6) keine Gate-Spannung Vmehr an das zugehörige Gate-Segment weiterleitet. Somit können beschädigte Segmente des Leistungstransistors (2) abgeschaltet werden und die Zuverlässigkeit und Lebensdauer wird gesteigert.

Description

Die vorliegende Erfindung betrifft einen Leistungstransistor umfassend mindestens eine Metallschicht, die in Drain-Abschnitte und Source-Abschnitte unterteilt sind, wobei mindestens eine Detektionsleiterbahn in der mindestens einen Metallschicht angeordnet ist, wobei die Detektionsleiterbahn getrennt von den Drain-Abschnitten und Source-Abschnitten angeordnet ist, und wobei die Detektionsleiterbahn mit einem Detektionsschaltkreis elektrisch leitend verbunden ist, der dazu eingerichtet ist, durch Vergleich einer an die Detektionsleiterbahn angelegten Detektionsspannung mit einer Referenzspannung eine Beschädigung der mindestens einen Metallschicht im Bereich der Detektionsleiterbahn zu detektieren.
Stand der Technik
Wiederkehrende Pulsereignisse führen insbesondere in integrierten MOS-Leistungstransistoren (Metal-Oxide-Semiconductor-Leistungstransistoren, das heißt Metall-Oxid-Halbleiter-Leistungstransistoren) zu schnellen thermischen Zyklen, die je nach Art des Ereignisses und des Lastprofiles zu einer mechanischen Alterung der Metallisierung der Bauelemente führen kann. Im Folgenden wird auf das Beispiel integrierter Treiber für Brems- und Einspritzventile eingegangen. Weitere Anwendungsfälle für die beschriebene Erfindung können jedoch auch Treiber für Signalgeber beispielsweise eines Parkpiloten, pulsweitenmoduliertes Einschalten von Kaltleitern (Lampentreiber) oder auch Betrieb unter Fehlerzuständen sein (beispielsweise zyklischer Betrieb mit Kurzschlusserkennung und Strombegrenzung). Die Erfindung ist aber nicht auf die genannten Beispiele begrenzt, sondern ist prinzipiell für alle Leistungstransistoren verwendbar.
In ihrer Anwendung als Ventiltreiber in ASIC (application-specific integrated circuit) beispielsweise für das ESP-System werden integrierte MOS-Leistungstransistoren häufig eingesetzt, um als Low-Side Schalter zyklisch induktive Lasten zu steuern. Dabei verfügt die Endstufe über eine Gate-Ansteuerung, beispielsweise eine Zener-Diodenkette zwischen Drain-Anschluss und Gate-Anschluss, die im Falle des Abschaltens der induktiven Last einen kontrollierten Abbau der in der Last gespeicherten Energie erlaubt, wobei die induzierte Spannung innerhalb der Bauelementspezifikation des Leistungstransistors verbleibt. Diese Betriebsart wird in der Fachliteratur als Clamped Inductive Switching (CIS) oder auch Repetitive Power Pulsing (RPP) bezeichnet. Im Rahmen dieser Anmeldung wird der Begriff Endstufe als Synonym für den Leistungstransistor verwendet.
Beispielsweise ein DMOS (double-diffused metal-oxide semiconductor), der als Low-Side Schalter eine induktive Last ansteuert, kann so mittels einer Zener-Diodenkette zwischen Drain-Anschluss und Gate-Anschluss vor kritischen Induktionsspannungen geschützt werden. Bei solchen Ausführungen der Endstufe ergibt sich beim Ausschaltvorgang ein Puls hoher Leistung. Steigt die Induktionsspannung über die Durchbruchspannung der Zener-Diodenkette an, so kommt es zu einer Aufladung des Gate-Anschlusses des DMOS, wodurch der Transistor exakt so weit über seine Schwellspannung aufgesteuert wird, dass er den induzierten Strom ableiten kann, sodass sich die in der induktiven Last gespeicherte Energie abbaut. Dieser Betriebszustand erzeugt aufgrund der hohen Drain-Spannung kurzzeitig eine hohe Verlustleistung und führt somit zu einer signifikanten Eigenerwärmung des Leistungstransistors. Je nach Größe des Leistungstransistors und der Pulslänge kann diese Erwärmung zu einer lateral sowie vertikal stark inhomogenen Temperaturverteilung, also hohen Temperaturgradienten, führen. Aufgrund stark unterschiedlicher thermischer Ausdehnungskoeffizienten der innerhalb der Leistungstransistor-Metallisierung verwendeten Materialien (typischerweise AICu oder Cu als Leiterbahn-Material und SiO₂ als Dielektrikum) führt der Pulsbetrieb zu zusätzlichem mechanischen Stress. Über die Produktlebenszeit kann es derart zu einer zunehmenden Alterung des Metallisierungsgefüges kommen.
Im Extremfall führt kumulative plastische Verformung der Leiterbahnen zu einer Metall-Verschiebung und daraus resultierend zu starkem mechanischen Stress, der auf das ILD (Inter Layer Dielektrikum) wirkt und letztlich zum Bruch desselben führt. Im entstandenen Riss kann anschließend Metall aus den Leiterbahnen durch plastische Verformung eindringen und zum Kurzschluss der Drain-Source-Metallisierung führen mit der Folge des Ausfalls des Bauelements. Der beschriebene Fehlermechanismus wird im Folgenden als TPMD (temperature induced plastic metal deformation) bezeichnet.
Die Erfinder haben durch gezielte Provokationsdauerläufe die Entstehung und Verteilung der Ausfallorte innerhalb bekannter Leistungstransistoren untersucht. In Abhängigkeit der experimentellen Randbedingungen ist der Ausfallort durch das Kurzschlussereignis im Metallisierungssystem der Endstufe direkt erkennbar. Trägt man die erkennbaren Ausfallorte bei verbreiteten näherungsweise quaderförmigen Leistungstransistoren auf, so kann man eine näherungsweise zirkulare Verteilung feststellen. Diese Verteilung deutet darauf hin, dass der entstandene mechanische Stress mit dem Ort des maximalen Temperaturgradienten korreliert. Die bekannten Leistungstransistorenaltern also lokal unterschiedlich schnell.
Weiterführende Untersuchungen zum RPP-Betrieb zeigen, dass im Allgemeinen keine Degradation der Bauelemente-Parameter während der Lebensdauer von MOS-Transistoren unter RPP-Stress festgestellt werden kann. Das Ausfallrisiko entsteht primär durch den beschriebenen Fehlermechanismus in der Metallisierung unter hohen Temperaturgradienten. Unterstrichen wird dies durch Querschnittsanalysen der Ausfallorte, die vollständig intakte aktive Bereiche des Leistungstransistors zeigen, wohingegen das Metallisierungssystem durch das Auftreten eines Kurzschlusses durch TPMD lokal aufgeschmolzen wurde. Der beschriebene Fehlermechanismus ist unter diesen Anwendungsbedingungen demnach signifikant für die Lebensdauer von MOS-Leistungstransistoren verantwortl i ch.
Zur Dämpfung des Fehlermechanismus kann die Schichtdicke der abgeschiedenen Aluminiumlevel reduziert werden. Dadurch erhöht sich die Fließspannung zusammen mit der Härte des Materials, wodurch sich die Widerstandsfähigkeit gegenüber TPMD erhöht. Dieses Vorgehen schränkt allerdings auch die maximal zulässige Stromdichte des Metalllevels ein, sodass die Reduzierung nicht uneingeschränkt als Lösung für Metallsysteme zur Kontaktierung von Leistungsbauelementen angesehen werden kann. Das zusätzliche Vorhandensein von extrinsischen Fehlerquellen, wie zum Beispiel eingebrachte Partikel während der Herstellung des Metallisierungssystems, kann zur Bildung von mechanischen Schwachstellen beitragen und den TPMD als Fehlermechanismus lokal begünstigen.
Um durch TPMD bedingte Ausfälle der ASIC zu verhindern, setzt man aktuell auf ein konservatives empirisches Lebensdauermodell der Endstufe gegenüber RPP Stress, das heißt, die Auslegung der (MOS-)Leistungstransistor-Endstufe erfolgt auf den Worst Case. Des Weiteren legt man den elektrischen Betriebszustand mit hohem Sicherheitsabstand gegenüber der technologiespezifischen SOA (save operating area) aus, sodass die auftretende Maximaltemperatur, der entstehende Temperaturgradient im Bauelement und der damit korrelierende Stress begrenzt werden.
Eventuell vorhandene extrinsische Defekte im Metallisierungssystem sind dabei noch nicht einkalkuliert und können die Belastbarkeit signifikant reduzieren. Diese können nur bedingt über Abfangmaßnahmen (typischerweise durch Hochspannungs-Screening) am Ende der Herstellung identifiziert und aussortiert werden. Die Testabdeckung ist dabei allerdings aus technologischen aber auch aus Zeit- und Kostengründen limitiert, sodass das Inverkehrbringen von Teilen mit herabgesetzter thermomechanischer Integrität möglich ist. Technologisch müssten für die Sicherstellung der Zuverlässigkeit im Feld eigentlich mehr als die 1.5fache Nutz-Spannung an dem Element angelegt werden. Hochspannungselemente, zum Beispiel ein 60 V spezifizierter DMOS, sind aber technisch meist nur mit maximal 70 V belastbar. Da integrierte Elemente meist in komplexen Schaltungen verbaut sind, ist der Test mit überhöhter Spannung oft auch nicht ohne großen Test- oder Flächenaufwand machbar. Selbst bei ordnungsgemäßem Hochspannungs-Screening wird also ein Teil der Leistungstransistoren eine verringerte Lebenserwartung durch nicht detektierte extrinsische Defekte im Metallisierungssystem aufweisen. Insgesamt müssen also insbesondere für sicherheitsrelevante Anwendungen besonders konservative Lebensdauermodelle verwendet werden und Leistungstransistoren in der Regel deutlich früher ausgetauscht werden, als dies in vielen Fällen notwendig wäre.
Aus „A Proposal for Early Warning Indicators to Detect Impending Metallization Failure of DMOS Transistors in Cyclic Operation", Matthias Ritter et al., IEEE Proc. ICMTS (International Conference on Microelectronic Test Structures), März 2015 ist bekannt, in einem DMOS-Leistungstransistor eine Detektionsleiterbahn in den Metallschichten anzuordnen. Die Detektionsleiterbahn ist dabei getrennt von Drain-Abschnitten und Source-Abschnitten in den Metallschichten angeordnet. Eine plastische Verformung in der Nähe der Detektionsleiterbahn verändert dabei regelmäßig den Widerstand der Detektionsleiterbahn und kann damit detektiert werden. Damit ist es möglich, zumindest einen Teil der durch TPMD verursachten Ausfälle zu vermeiden, indem nach Detektieren einer zu großen Abweichung der Leistungstransistor ausgetauscht wird.
Beträgt die relative Widerstandsänderung in den ersten Pulsen noch bis zu 20 % so erreicht sie noch vor Verbrauch der halben Lebensdauer des Leistungstransistors ihr Maximum und fällt anschließend leicht ab. Anhand dieser Charakteristik ist es technisch sehr aufwendig den Degradationsstatus im anwendungsrelevanten Bereich von circa 80 % bis 90 % der Lebensdauer abzuschätzen, da sich der Widerstandswert für bereits sehr sensitiv ausgelegte Detektorstruktur ab der Hälfte der mittleren Lebensdauer nur noch geringfügig ändert. Zudem erfordert jede Anpassung der Materialschichtkonfiguration eine erneute Evaluierung der Widerstandsänderung des Sensors, was bei Übertragung der Messmethodik auf andere Metallsysteme zu einem erhöhten Aufwand mit eventuellen Anpassungen im Design führt.
Offenbarung der Erfindung
Erfindungsgemäß wird ein Leistungstransistor der eingangs genannten Art zur Verfügung gestellt, der in mindestens zwei Segmente unterteilt ist, wobei jedem Segment ein Gate-Segment des Gates zugeordnet ist und sich in jedem Segment eine eigene Detektionsleiterbahn befindet, wobei jedem Gate-Segment ein eigener Detektionsschaltkreis zugeordnet ist, und wobei jeder Detektionsschaltkreis so eingerichtet ist, dass er infolge eines Detektierens einer vorbestimmten Größe einer Abweichung der jeweiligen Detektionsspannung von der Referenzspannung in der zugehörigen Detektionsleiterbahn keine Gate-Spannung mehr an das zugehörige Gate-Segment weiterleitet.
Vorteile der Erfindung
Der erfindungsgemäße Leistungstransistor hat den Vorteil, dass der Einsatz von Alterungsdetektoren eine Statusrückmeldung über den Lebensdauerzustand des Metallisierungssystems unter intrinsischen Degradationsmechanismen sowie extrinsischen Fehlstellen, wie eingeschlossene Partikel im Metallsystem, ermöglicht. Zur Detektion der Alterung des Leistungstransistors kommen (dünne) Detektionsleiterbahnen zum Einsatz, welche sich beispielsweise bei einem MOS-Leistungstransistor unterhalb der Power-Metall-Schicht in der mindestens einen stromverteilenden Metallschicht befinden können. Diese Metallschichten sind technologiespezifisch mindestens zu einer umgebenden stromtragenden Metallstruktur mit geringem Abstand zueinander angeordnet. Derart sollen sie als überkritische Struktur im Design wirken, das heißt, der RPP-Stress führt bei dieser Anordnung eher zu einem messbaren Effekt als im Fall der restlichen Nutzmetallisierung der Endstufe. So kann das Auftreten eines Risses zwischen einer Detektionsleiterbahn und dem stromtragenden Metallisierungssystem durch einen erhöhten Leckstrom / Widerstand gemessen werden und ein kritischer Lebensdauerzeitpunkt festgestellt werden.
Das Design der Detektionsleiterbahnen kann dabei so ausgelegt sein, dass dieser provozierte Alterungseffekt durch TPMD bei diesen sicher vor Erreichen der kritischen Alterungsgrenze des Leistungstransistors - aber nicht überkritisch früh - auftritt, also idealerweise nach circa 80 % bis 90 % der Nutzlebensdauer des Leistungstransistors. Einflussgrößen sind dabei die Breite, der Abstand der Detektionsleiterbahnen zu benachbarten Drain-Abschnitten und Source-Abschnitten und die Spezifikation der typischerweise geschalteten Leistungspulse.
Durch die Unterteilung in Segmente kann der Alterungsdetektor (insbesondere die Detektionsleiterbahnen und die Detektionsschaltkreise) dabei so designt werden, dass er für die gesamte aktive Fläche des Leistungstransistors sensitiv ist. So werden auch extrinsische Fehlerquellen zuverlässig erkannt. In Kombination mit einer Schaltung zur qualifizierten Reaktion auf eine kritische Statusmeldung eines Segments des Leistungstransistors kann die Zuverlässigkeit und Berechenbarkeit des Systems so signifikant gesteigert werden. Basierend auf einem segmentierten Leistungstransistor werden dabei einzelne Segmente des Leistungstransistors beim Auftreten von kritischen Lebensdauerzuständen abgeschaltet, wobei die Funktionsfähigkeit des Gesamtsystems ohne kurzfristige Einschränkungen erhalten bleibt. Die zu schaltende Leistung wird von den übrigen intakten Segmenten der Endstufe übernommen, die dazu in gewissem Maße bei einer konservativen Flächenauslegung des Leistungstransistors in der Lage sind. Alternativ können zu diesem Zeitpunkt auch bisher ungenutzte Leistungstransistorelemente zugeschaltet werden, um die reduzierte aktive Transistorfläche zu kompensieren.
Der Leistungstransistor kann eine, zwei, drei, vier, fünf oder mehr segmentierte Metallschichten umfassen.
Der Leistungstransistor kann eine obere und/oder eine untere Power-Metall-Schicht umfassen. Eine oder beide der Power-Metall-Schichten können flächenmäßig in Abschnitte unterteilt sein, die jeweils mit Drain-Abschnitten oder Source-Abschnitten oder einer Detektionsleiterbahn des Segments elektrisch leitend verbunden sind.
Vorzugsweise ist der Leistungstransistor in eine Vielzahl von Segmente mit jeweils einer unabhängigen Detektionsleiterbahn mit zugehörigem Detektionsschaltkreis und Gate-Segment unterteilt.
Ab einem definierten Verhältnis von abgeschalteter zu intakter aktiver Fläche des Leistungstransistors, die dem (externen) Gesamtsystem (beispielsweise einem ESP-System eines Automobils) zurückgemeldet wird, ist es zudem möglich, dass der Leistungstransistor an das externe Gesamtsystem ein Wartungssignal abgibt, beispielsweise durch das Setzen eines Wartungsbits. In Abhängigkeit der Sicherheitsrelevanz des Leistungstransistors im Gesamtsystem kann dies zu einer direkten Meldung an den Systemnutzer (zum Beispiel ein Warnsignal an einen Fahrzeugführer) führen oder erst während des nächsten Wartungszyklus Beachtung finden, indem das Wartungsbit einer Wartungsperson beispielsweise in einem Systemlogbuch angezeigt wird. Die betroffene Baugruppe kann so qualifiziert gewartet werden, wodurch ein abrupter Ausfall des Systems verhindert werden kann. Gleichzeitig kann in vielen Fällen ein Austausch des Leistungstransistors deutlich später erfolgen, da der erfindungsgemäße Leistungstransistor in einem gewissen Rahmen übermäßig gealterte Segmente selbst abschalten kann und noch normal funktionierende Segmente weiterverwendet werden können. Bereits gealterte Segmente werden abgeschaltet, degradieren praktisch nicht mehr weiter und können keinen Totalausfall des Leistungstransistors mehr verursachen.
Grundlage zur Umsetzung einer qualifizierten Reaktion auf einen detektierten lokalen kritischen Lebensdauerzustand des Metallisierungssystems ist die Integration einer segmentierten Endstufe, zum Beispiel in dem eingangs genannten Anwendungsfall als Low-Side-Schalter.
Nach diesem Prinzip wird für jedes Segment des Leistungstransistors entschieden, ob ein kritischer Lebensdauerzustand vorliegt und bei Bedarf die Weiterleitung der Gate-Spannung unterbunden. Die Verringerung des Anteils an stromtragendem Metall innerhalb der Metallisierung aufgrund des lateralen Flächenbedarfs des Alterungsdetektors ist hierbei so gering, dass die Verschlechterung der elektrischen Anbindung des Transistors vernachlässigt werden kann. Die zusätzlich notwendigen Detektionsschaltkreise zur Bewertung des Lebensdauerstatus und der etwaigen Reaktion darauf benötigen lediglich einen Bruchteil zusätzlicher Fläche im Vergleich zur Gesamtfläche des Leistungstransistors, sodass der entstehende Vorteil im Vergleich zum Nachteil der zusätzlich verbrauchten Fläche überwiegt. Durch die integrierten Sensoren (insbesondere Detektionsleiterbahnen und Detektionsschaltkreise) wird außerdem ein verbessertes Hochspannungs-Screening ermöglicht, wie später detaillierter beschrieben werden wird.
In einer bevorzugten Ausführungsform überlappen sich mindestens zwei Segmente des Leistungstransistors und die zugehörigen Gate-Segmente teilweise. Damit können Defekte im Grenzbereich der Segmente sicher abschaltet werden, ohne ein zusätzliches Auslösen des benachbarten Segments zu riskieren. Jedes Segment verfügt dabei über eigene Detektionsleiterbahnen, um einen kritischen Lebensdauerzustand der Metallisierung lokal zuordnen zu können. Die Detektionsschaltkreise können während der Produktlaufzeit autark arbeiten und benötigen keine zusätzlichen Steuersignale (beispielsweise eines ASIC) ausgenommen einer Versorgungsspannung für die verwendeten Logikoperationen. Diese kann jedoch durch die Source-Spannung und Drain-Spannung des Leistungstransistors bereitgestellt werden.
Es ist bevorzugt, wenn die Detektionsleiterbahn aus demselben Material ausgebildet ist wie die Drain-Abschnitte und Source-Abschnitte des zugehörigen Segments. Damit wird sichergestellt, dass die Detektionsleiterbahn, die Drain-Abschnitte und die Source-Abschnitten gleich empfindlich für TPMD sind und die Detektionsleiterbahn nicht zu früh oder zu spät eine Änderung des Widerstands beziehungsweise einen Leckstrom anzeigt. Die Detektionsleiterbahn (beispielsweise eine Mäanderstruktur) besteht also beispielsweise aus den identischen Materialien und erfährt den gleichen thermomechanischen Stress wie das restliche Metallisierungssystem des Leistungstransistors. Die Detektionsleiterbahnen können hierbei untereinander mit VIA verbunden sein, um die Sensitivität gegenüber der Rissbildung im ILD zwischen Detektionsleiterbahnen unterschiedlicher Metallschichten zu erhöhen. Mittels der Detektionsleiterbahn kann der Leckstrom in Bezug auf Drain beziehungsweise Source und/oder der sich ändernde Widerstand der Detektionsleiterbahn ohne Funktionsbeeinflussung des Produktes detektiert werden. Beide Größen werden durch TPMD beeinflusst und können derart Rückschlüsse auf den Alterungszustand des Leistungstransistors liefern.
In einer bevorzugten Ausführungsform sind die Metallschichten innerhalb mindestens eines Drain-Abschnitts und / oder die Metallschichten innerhalb mindestens eines Source-Abschnitts durch VIA miteinander verbunden. VIAs (englisch: vertical interconnect access) erlauben dabei ein flexibles Design der Segmente des Leistungstransistors. Die Metallschichten, innerhalb derer sich die Detektionsleiterbahn erstreckt, können alternativ oder zusätzlich auch durch VIAs verbunden sein.
Vorzugsweise erzeugt der Detektionsschaltkreis die Detektionsspannung und die Referenzspannung unter Verwendung einer am Drain-Anschluss des Leistungstransistors anliegenden Drain-Spannung und einer am Source-Anschluss des Leistungstransistors anliegenden Source-Spannung. Die Verwendung der Drain-Spannung und der Source-Spannung zur Erzeugung der Detektionsspannung und der Referenzspannung vereinfacht die Ausgestaltung der Erfindung, da keine zusätzliche externe Spannungsquelle benötigt wird und die Detektionsschaltkreise auch ohne externe Steuersignale auskommen. Zur Bereitstellung der Detektionsspannung und der Referenzspannung aus der vorhandenen Source-Spannung und Drain-Spannung kann der Detektionsschaltkreis einen Spannungswandler umfassen. Die Detektionsspannung kann dann direkt auf die Detektionsleiterbahn beaufschlagt werden und ist zu Beginn der Lebensdauer des Leistungstransistors / der Endstufe gleich groß zur Referenzspannung. Unter fortwährender Degradation durch TPMD und der damit einhergehenden Ausbildung eines Leckstrompfads zwischen Detektionsleiterbahn und Source-/Drain-Abschnitten (beziehungsweise der Source- /Drain-Metallisierung in der mindestens einen Metallschicht) wird dem Spannungswandler durch die Fehlstelle effektiv mindestens ein weiterer Widerstand parallelgeschaltet, sodass sich zwischen der Detektionsspannung und der Referenzspannung eine Differenz einstellt.
Vorzugsweise ist genau eine Zener-Diodenkette zwischen den Detektionsschaltkreisen und einer mit dem Leistungstransistor an dessen Drain-Anschluss verbundenen induktiven Last geschaltet, um einen Spannungsdurchbruch des Leistungstransistors beim Abschalten der induktiven Last zu vermeiden. Dadurch kann der Flächenverbrauch geringgehalten werden.
In einer Ausführungsform umfasst mindestens ein Detektionsschaltkreis einen Spannungswandler, einen Differenzverstärker und ein XNOR-Logikgatter, die in dieser Reihenfolge hintereinandergeschaltet sind. Der Spannungswandler dient beispielsweise zur Bereitstellung der Detektionsspannung und der Referenzspannung aus der vorhandenen Source-Spannung und Drain-Spannung. Die Spannungslevel werden zur leichteren Weiterverarbeitbarkeit mithilfe des Spannungswandlers auf ein niedrigeres Niveau übersetzt, bevor sie in einen Differenzverstärker eingeprägt werden. Dieser vergleicht beide Spannungen miteinander und verstärkt ihre Differenz. Diese Pegel werden in einem abschließenden XNOR-Logikgatter dazu genutzt, ein Steuersignal zu erzeugen mit dem ein Schaltelement zur Aktivierung oder Deaktivierung des Gate-Segments geschaltet werden kann. Das Schaltelement kann beispielsweise ein Transmission-Gate oder ein sekundärer (MOS-)Transistor, vorzugsweise im Pfad der externen Gate-Spannung und der Zener-Diodenkette, sein. Sind im Betrieb Detektionsspannung und Referenzspannung gleich groß, so wird die externe Gate-Spannung an das Gate-Segment weitergeleitet oder es kann sich während des Abschaltvorgangs mithilfe der Zener-Diodenkette eine Gate-Spannung für dieses Segment des Leistungstransistors einstellen, sodass das Segment an der Stromtragfähigkeit während des Pulsbetriebs teilnimmt. Kommt es hingegen zu mindestens einer vorbestimmten Größe der Abweichung der Detektionsspannung von der Referenzspannung, so sperrt das XNOR-Logikgatter das Schaltelement, sodass keine Gate-Spannung das zugehörige Gate-Segment erreichen kann, wodurch das entsprechende Segment vom Pulsbetrieb ausgeschlossen ist.
In einer bevorzugten Ausführungsform umfasst mindestens ein Detektionsschaltkreis ein Transmission-Gate, wobei an das Transmission-Gate der Ausgang des XNOR-Logikgatters angelegt wird, um über das Transmission-Gate zu steuern, ob die Gate-Spannung des Leistungstransistors an das zugehörige Gate-Segment des Leistungstransistors weitergeleitet wird. Vorzugsweise umfasst der entsprechende Detektionsschaltkreis dann auch mindestens einen Spannungswandler, einen Differenzverstärker vor dem XNOR-Logikgatter, die in dieser Reihenfolge hintereinandergeschaltet sind. Die vom Spannungswandler und Differenzverstärker bereitgestellten Spannungspegel werden dann im XNOR-Logikgatter dazu genutzt, ein Steuersignal zu erzeugen, mit dem das Transmission-Gate zur Aktivierung oder Deaktivierung des Gate-Segments geschaltet werden kann.
In einer bevorzugten Ausführungsform umfasst mindestens ein Detektionsschaltkreis einen sekundären Transistor, wobei an den sekundären Gate-Anschluss des sekundären Transistors der Ausgang des XNOR-Logikgatters angelegt wird, um über den sekundären Transistor zu steuern, ob die Gate-Spannung des Leistungstransistors an das zugehörige Gate-Segment des Leistungstransistors weitergeleitet wird. Vorzugsweise umfasst der entsprechende Detektionsschaltkreis dann auch mindestens einen Spannungswandler, einen Differenzverstärker vor dem XNOR-Logikgatter, die in dieser Reihenfolge hintereinandergeschaltet sind. Die vom Spannungswandler und Differenzverstärker bereitgestellten Spannungspegel werden dann im XNOR-Logikgatter dazu genutzt, ein Steuersignal zu erzeugen, mit dem der sekundäre Transistor zur Aktivierung oder Deaktivierung des Gate-Segments geschaltet werden kann. Hier und im Rahmen dieser Anmeldung betreffen alle mit „sekundär“ bezeichneten Transistor-Elemente nicht den Leistungstransistor selbst, sondern Elemente eines sekundären Transistors, der als Schaltelement dient. Das Steuersignal wird beispielsweise vom XNOR-Logikgatter an den sekundären Gate-Anschluss des sekundären Transistors geleitet, um diesen zu schalten.
Es ist bevorzugt, wenn in mindestens einem Segment der minimale Abstand mindestens einer Detektionsleiterbahn und dem Drain-Abschnitt und/oder dem Source-Abschnitt in der mindestens einen Metallschicht geringer ist als der minimale Abstand zwischen dem Drain-Abschnitt und dem Source-Abschnitt. Die entsprechend andere Seite wird mithilfe dieses Vorgehens zusätzlich durch den breiteren Steg an Inter Layer Dielektrikum mechanisch gestärkt, ein Übergreifen des Risses über die Detektionsleiterbahn hinweg verhindert werden kann.
Eventuell vorhandene extrinsische Defekte im Metallisierungssystem infolge der Herstellung können mithilfe der Detektionsleiterbahn einfacher durch Hochspannungs-Screening am Ende der Herstellung identifiziert und fehlerhafte Leistungstransistoren aussortiert werden. Wie eingangs erwähnt, ist es im Stand der Technik kaum möglich, die technologisch notwendigen Spannungen für einen voll belastbaren Hochspannungstest anzulegen, ohne den Leistungstransistor zu beschädigen. Erfindungsgemäß kann die Screening-Spannung nun direkt an den Detektionsleiterbahnen angelegt werden. Dadurch verringert sich der Abstand zwischen den potentialfreien Elektroden, in diesem Fall der Source-/Drain-Metallisierung, und der Elektrode mit angelegter Screening-Spannung, also der Detektionsleiterbahn. Im Vergleich zum größeren lateralen Abstand einer klassischen Source-/Drain-Metallisierung ohne Detektionsleiterbahn (insbesondere mit Mäanderstruktur), wobei entweder Drain-Abschnitte oder Source-Abschnitte die Aufgabe der Hochspannungs-Screening-Elektrode übernehmen, führt der geringere Abstand zu einem höheren elektrischen Feld, welches effektiver extrinsische Defekte anregen beziehungsweise detektieren kann. Der Anteil der Leistungstransistoren mit (insbesondere kleineren) Herstellungsdefekten, die in den Hochspannungs-Screenings bisher nicht entdeckt wurden, kann somit deutlich reduziert werden. Der erfindungsgemäße Leistungstransistor ist also nicht nur im Betrieb sicherer und langlebiger, er weist auch eine bessere Testbarkeit bei der Herstellung auf, was die Mindestlebensdauer des Leistungstransistors weiter erhöht.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.
Figurenliste
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

1 eine Schnittansicht durch ein Segment einer ersten Ausführungsform eines erfindungsgemäßen Leistungstransistors,
2 die Integration eines Detektionsschaltkreises in einer Ausführungsform eines erfindungsgemäßen Leistungstransistors,
3 eine schematische Schaltung eines Detektionsschaltkreises in einer Ausführungsform eines erfindungsgemäßen Leistungstransistors,
4 schematische Darstellungen der Segmentierung eines erfindungsgemäßen Leistungstransistors,
5 eine vereinfachte Darstellung eines Hochspannungsscreenings im Stand der Technik, und
6 eine vereinfachte Darstellung eines Hochspannungsscreenings eines erfindungsgemäßen Leistungstransistors,
7 eine Schnittansicht durch ein Segment einer zweiten Ausführungsform eines erfindungsgemäßen Leistungstransistors.

Ausführungsformen der Erfindung
1 ist eine Schnittansicht durch ein Segment 1 einer ersten Ausführungsform eines erfindungsgemäßen Leistungstransistors 2. Der Leistungstransistor 2 umfasst mindestens eine (hier drei) Metallschicht 3, die in Drain-Abschnitte 4 und Source-Abschnitte 5 unterteilt sind. Eine Detektionsleiterbahn 6 ist in den Metallschichten 3 angeordnet, wobei die Detektionsleiterbahn 6 getrennt von den Drain-Abschnitten 4 und Source-Abschnitten 5 angeordnet ist. Die Source-Abschnitte 5 der Metallschichten 3 sind beispielhaft mit einer oberen Power-Metall-Schicht 14 verbunden, die nicht notwendigerweise aus demselben Metall besteht wie die Metallschichten 3. In anderen Abschnitten des Segments 1 sind die Drain-Abschnitte 4 mit der oberen Power-Metall-Schicht 14 verbunden. Der erfindungsgemäße Leistungstransistor 2 umfasst mindestens zwei, vorzugsweise eine Vielzahl, Segmente 1. Das Inter Layer Dielektrikum zwischen den Metallschichten 3 der Drain-Abschnitte 4, Source-Abschnitte 5 und Detektionsleiterbahn 6 kann beispielsweise aus Siliziumdioxid bestehen (hier der Übersichtlichkeit halber nicht explizit dargestellt).
Die Metallschichten innerhalb eines Drain-Abschnitts 4 sind vorzugsweise durch VIAs 7 miteinander verbunden. Die Metallschichten innerhalb eines Source-Abschnitts 4 sind vorzugsweise durch VIA 8 miteinander verbunden.
1 zeigt ein „plated“-Layout (Plattenlayout) der oberen Power-Metall-Schicht 14. Hierbei stellen zwei große Platten (Power-Metall-Schichten 14) die Kontaktierung der Drain-Abschnitte / Source-Abschnitte des Leistungstransistors 2 sicher. Eine (nicht dargestellte) untere Power-Metall-Schicht kann hingegen in getrennte Abschnitte zur Verbindung für die Verbindung mit den Drain-Abschnitten 4, den Source-Abschnitten 5 und der Detektionsleiterbahn 6 unterteilt sein (vergleichbar der oberen Power-Metall-Schicht 14 in 7).
Die Abschnitte einer Detektionsleiterbahn 6 in unterschiedlichen Metallschichten 6 können hierbei untereinander mit VIA 9 verbunden sein, um die Sensitivität gegenüber der Rissbildung im ILD zwischen Abschnitten der Detektionsleiterbahn 6 in unterschiedlicher Metallschichten 3 zu erhöhen.
2 zeigt die Integration eines Detektionsschaltkreises 15 in einer Ausführungsform eines erfindungsgemäßen Leistungstransistors 2. Jedem Segment 1 ist ein Gate-Segment 16 eines Gate-Anschlusses 17 (siehe auch 4) des Leistungstransistors 2 zugeordnet und es befindet sich in jedem Segment 1 eine eigene Detektionsleiterbahn 6, die mit dem Detektionsschaltkreis 15 elektrisch leitend verbunden ist (hier nicht explizit dargestellt). Vorzugsweise ist der Leistungstransistor 2 in eine Vielzahl von Segmenten 1 mit jeweils einer unabhängigen Detektionsleiterbahn 6 mit zugehörigem Detektionsschaltkreis 15 und Gate-Segment 16 unterteilt.
Eine Zener-Diodenkette 18 ist vorzugsweise zwischen jedem Detektionsschaltkreis 15 und einer mit dem Leistungstransistor an dessen Drain-Anschluss verbundenen induktiven Last 19 geschaltet, um einen Spannungsdurchbruch des Leistungstransistors 2 beim Abschalten der induktiven Last 19 zu vermeiden. Ein Ableitwiderstand 20 erlaubt eine Ableitung im Falle der Deaktivierung des Gate-Segments 16. Der Detektionsschaltkreis 15 bestimmt, ob die Gate-Spannung V_G an das Gate-Segment 16 durchgeleitet wird oder nicht. Dies wird im Folgenden anhand von 3 näher erläutert.
3 zeigt eine schematische Schaltung eines Detektionsschaltkreises 15 in einer Ausführungsform eines erfindungsgemäßen Leistungstransistors 2. Der Detektionsschaltkreis 15 ist dazu eingerichtet, durch Vergleich einer an die Detektionsleiterbahn 6 angelegten Detektionsspannung V_DT mit einer Referenzspannung V_R eine Beschädigung der Metallschichten 3 im Bereich der Detektionsleiterbahn 6 zu detektieren. Jedem Gate-Segment 16 ist also ein eigener Detektionsschaltkreis 15 zugeordnet, wobei jeder Detektionsschaltkreis 15 so eingerichtet ist, dass er infolge eines Detektierens einer vorbestimmten Größe einer Abweichung einer Detektionsspannung V_DT von der Referenzspannung V_R in der zugehörigen Detektionsleiterbahn 6 keine Gate-Spannung V_G mehr an das zugehörige Gate-Segment 16 weiterleitet.
Dazu erzeugt der Detektionsschaltkreis 15 die Detektionsspannung V_DT und die Referenzspannung V_R unter Verwendung einer am Drain-Anschluss des Leistungstransistors anliegenden Drain-Spannung V_D und einer am Source-Anschluss des Leistungstransistors anliegenden Source-Spannung Vs. Die Verwendung der Drain-Spannung V_D und der Source-Spannung Vs zur Erzeugung der Detektionsspannung V_DT und der Referenzspannung V_R vereinfacht die Ausgestaltung der Erfindung, da keine zusätzliche externe Spannungsquelle benötigt wird und die Detektionsschaltkreise 15 auch ohne externe Steuersignale auskommen.
Die Detektionsspannung V_DT und die Referenzspannung V_R werden aus der vorhandenen Source-Spannung V_S und Drain-Spannung V_D mittels einer Widerstandsanordnung 21 erzeugt. Die Detektionsspannung V_DT wird dann an den Detektionsschaltkreis 6 angelegt, wobei die variablen Widerstände im Pfad der Detektionsspannung V_DT die Änderung des Widerstandes des Detektionsschaltkreises 6 infolge der Alterung der Metallisierung des zugehörigen Segments 1 repräsentieren. Die Widerstandsanordnung 21 ist so ausgestaltet, dass V_DT = V_R wenn das Segment „neu“ ist und keine Fehlerstellen aufweist. Die Detektionsspannung V_DT ist also zu Beginn der Lebensdauer der Endstufe (im Wesentlichen) gleich groß zur Referenzspannung V_R und weicht immer stärker von dieser ab, sobald sich beispielsweise plastische Verformungen der Metallschichten 3 in der Nähe der Detektionsleiterbahn 6 ausbilden.
Die Detektionsspannung V_DT und die Referenzspannung V_R werden in einen Spannungswandler 22 geleitet. Unter fortwährender Degradation durch TPMD und der damit einhergehenden Ausbildung eines Leckstrompfads zwischen Detektionsleiterbahn 6 und Source-/Drain-Abschnitten 4, 5 (beziehungsweise der Source-/Drain-Metallisierung in den Metallschichten 3) wird dem Spannungswandler 22 durch die Fehlstelle(n) effektiv mindestens ein weiterer Widerstand parallelgeschaltet, sodass sich zwischen der V_DT und der Referenzspannung V_R eine Differenz einstellt.
Die Spannungslevel werden zur leichteren Weiterverarbeitbarkeit mithilfe des Spannungswandlers 22 auf ein niedrigeres Niveau übersetzt, bevor sie in einen Differenzverstärker 23 eingeprägt werden. Dieser vergleicht beide Spannungen V_DT , V_R miteinander und verstärkt ihre Differenz. Diese Pegel werden in einem abschließenden XNOR-Logikgatter 24 dazu genutzt, ein Steuersignal zu erzeugen, mit dem ein Schaltelement, hier ein sekundärer (MOS-)Transistor 25, zur Aktivierung oder Deaktivierung des Gate-Segments 16 geschaltet werden kann. Das Schaltelement kann alternativ auch ein Transmission-Gate, ebenfalls im Pfad der externen Gate-Spannung V_G und der Zener-Diodenkette 18, sein.
Sind im Betrieb Detektionsspannung V_DT und die Referenzspannung V_R im Wesentlichen gleich groß, so wird die externe Gate-Spannung V_G an das Gate-Segment 16 weitergeleitet oder es kann sich während des Abschaltvorgangs mithilfe der Zener-Diodenkette 18 eine Gate-Spannung V_G für dieses Segment 1 des Leistungstransistors 2 einstellen, sodass das Segment 1 an der Stromtragfähigkeit während des Pulsbetriebs teilnimmt. Kommt es hingegen zur ausreichend großen Abweichung der Detektionsspannung V_DT von der Referenzspannung V_R , so sperrt das XNOR-Logikgatter 24 das Schaltelement, sodass keine Gate-Spannung das zugehörige Gate-Segment einstellen kann, wodurch das entsprechende Segment vom Pulsbetrieb ausgeschlossen ist.
4 zeigt schematische Darstellungen der Segmentierung eines erfindungsgemäßen Leistungstransistors 2. Auf der rechten Seite von 4 ist dargestellt, dass sich je zwei angrenzende Segmente 1 des Leistungstransistors 2 (und die zugehörigen Gate-Segmente 16) teilweise überlappen. Damit können Defekte im Grenzbereich der Segmente des Leistungstransistors 2 sicher abschaltet werden, ohne ein zusätzliches Auslösen des benachbarten Segments zu riskieren.
Auf der linken Seite von 4 ist die Aufteilung des Gate-Anschlusses 17 des Leistungstransistors 2 in Gate-Segmente 16 schematisch dargestellt. Der Leistungstransistor 2 umfasst jedoch nur einen Drain-Anschluss 26 und einen Source-Anschluss 27.
5 zeigt eine vereinfachte Darstellung eines Hochspannungs-Screenings im Stand der Technik. Ein zu 1 vergleichbarer Aufbau (gespiegelt) eines Leistungstransistors des Standes der Technik ist hier stark vereinfacht dargestellt. Eine Screening-Spannung ist hier an die Drain-Abschnitte 4 angelegt (schraffiert), während die Source-Abschnitte 5 geerdet sind. Ein durch das Design des Leistungstransistors vorgegebener Abstand A limitiert die elektrische Feldstärke, die bei der maximal verwendbaren Spannung erzeugt werden kann. Ein Teil der Fehlerstellen in der Metallisierung des Leistungstransistors können beim Hochspannungs-Screening daher übersehen werden und nicht alle Leistungstransistoren, die nach dem Testen aussortiert werden sollten, werden auch aussortiert.
6 zeigt eine vereinfachte Darstellung eines Hochspannungs-Screenings eines erfindungsgemäßen Leistungstransistors 2. Hier wird die Screening-Spannung an die Detektionsleiterbahn(en) 6 angelegt (schraffiert), während die Drain-Abschnitte 4 und die Source-Abschnitte 5 geerdet sind. Der durch das Design des Leistungstransistors vorgegebene Abstand A zwischen Drain-Abschnitten 4 und Source-Abschnitten 5 limitiert hier die elektrische Feldstärke bei der maximal verwendbaren Screening-Spannung nicht mehr, da ein Abstand a zwischen Detektionsleiterbahn 6 und den Drain-Abschnitten 4 (beziehungsweise den Source-Abschnitten 5) geringer gewählt werden kann als der Abstand A. Es wird also gegenüber dem Stand der Technik eine höhere elektrische Feldstärke beim Hochspannungs-Screening erreicht, ohne die sicheren Spannungsgrenzen des Leistungstransistors 2 zu überschreiten. Somit können Leistungstransistoren 2 mit Fehlerstellen in der Metallisierung zuverlässiger erkannt werden und die Mindestlebensdauer des Leistungstransistors 2 wird gegenüber dem Stand der Technik erhöht.
7 ist eine Schnittansicht durch ein Segment 1 einer zweiten Ausführungsform eines erfindungsgemäßen Leistungstransistors 2. Entsprechende Elemente sind mit den gleichen Bezugszeichen versehen wie zuvor. Im Unterschied zu 1 zeigt 7 zeigt ein Fingerlayout der Power-Metall-Schicht 14. Hierbei ist die obere Power-Metall-Schicht 14 wie die unteren Leiterbahnen in Finger 28 unterteilt, die mit jeweils einem eines Drain-Abschnitts 4, eines Source-Anschnitts 5 oder einer Detektionsleiterbahn 6 verbunden sind.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

„A Proposal for Early Warning Indicators to Detect Impending Metallization Failure of DMOS Transistors in Cyclic Operation“, Matthias Ritter et al., IEEE Proc. ICMTS (International Conference on Microelectronic Test Structures), März 2015 [0011]

Claims

Leistungstransistor (2), umfassend mindestens eine Metallschicht (3), die in Drain-Abschnitte (4) und Source-Abschnitte (5) unterteilt sind, wobei mindestens eine Detektionsleiterbahn (6) in der mindestens einen Metallschicht (3) angeordnet ist, wobei die Detektionsleiterbahn (6) getrennt von den Drain-Abschnitten (4) und Source-Abschnitten (5) angeordnet ist, und wobei die Detektionsleiterbahn (6) mit einem Detektionsschaltkreis (15) elektrisch leitend verbunden ist, der dazu eingerichtet ist, durch Vergleich einer an die Detektionsleiterbahn (6) angelegten Detektionsspannung V_DT mit einer Referenzspannung V_R eine Beschädigung der mindestens einen Metallschicht (3) im Bereich der Detektionsleiterbahn (6) zu detektieren, dadurch gekennzeichnet, dass der Leistungstransistor (2) in mindestens zwei Segmente (1) unterteilt ist, wobei jedem Segment (1) ein Gate-Segment (16) des Gate-Anschlusses (17) zugeordnet ist und sich in jedem Segment (1) eine eigene Detektionsleiterbahn (6) befindet, wobei jedem Gate-Segment (16) ein eigener Detektionsschaltkreis (15) zugeordnet ist, und wobei jeder Detektionsschaltkreis (15) so eingerichtet ist, dass er infolge eines Detektierens einer vorbestimmten Größe einer Abweichung der jeweiligen Detektionsspannung V_DT von der Referenzspannung V_R in der zugehörigen Detektionsleiterbahn (6) keine Gate-Spannung V_G mehr an das zugehörige Gate-Segment (16) weiterleitet.
Leistungstransistor (2) nach Anspruch 1, wobei sich mindestens zwei Segmente (1) des Leistungstransistors (2) und die zugehörigen Gate-Segmente (16) teilweise überlappen.
Leistungstransistor (2) nach Anspruch 1 oder 2, wobei die Detektionsleiterbahn (6) aus demselben Material ausgebildet ist wie die Drain-Abschnitte (4) und Source-Abschnitte (5) des zugehörigen Segments (1).
Leistungstransistor (2) nach einem der vorstehenden Ansprüche, wobei die Metallschichten innerhalb mindestens eines Drain-Abschnitts (4) und / oder die Metallschichten innerhalb mindestens eines Source-Abschnitts (5) durch VIAs miteinander verbunden sind.
Leistungstransistor (2) nach einem der vorstehenden Ansprüche, wobei der Detektionsschaltkreis (15) die Detektionsspannung V_DT und die Referenzspannung V_R unter Verwendung einer am Drain-Anschluss (26) des Leistungstransistors (2) anliegenden Drain-Spannung V_D und einer am Source-Anschluss (27) des Leistungstransistors (2) anliegenden Source-Spannung Vs erzeugt.
Leistungstransistor (2) nach einem der vorstehenden Ansprüche, wobei mindestens eine Zener-Diodenkette (18) zwischen den Detektionsschaltkreisen (15) und einer mit dem Leistungstransistor (2) an dessen Drain-Anschluss (26) verbundenen induktiven Last (19) geschaltet ist, um einen Spannungsdurchbruch des Leistungstransistors (2) beim Abschalten der induktiven Last (19) zu vermeiden.
Leistungstransistor (2) nach einem der vorstehenden Ansprüche, wobei mindestens ein Detektionsschaltkreis (15) einen Spannungswandler (22), einen Differenzverstärker (23) und ein XNOR-Logikgatter (24) umfasst, die in dieser Reihenfolge hintereinandergeschaltet sind.
Leistungstransistor (2) nach Anspruch 7, wobei mindestens ein Detektionsschaltkreis (15) ein Transmission-Gate umfasst, wobei an das Transmission-Gate der Ausgang des XNOR-Logikgatters (24) angelegt wird, um über das Transmission-Gate zu steuern, ob die Gate-Spannung V_G des Leistungstransistors (2) an das zugehörige Gate-Segment (16) des Leistungstransistors (2) weitergeleitet wird.
Leistungstransistor (2) nach Anspruch 7, wobei mindestens ein Detektionsschaltkreis (15) einen sekundären Transistor (25) umfasst, wobei an den sekundären Gate-Anschluss des sekundären Transistors (25) der Ausgang des XNOR-Logikgatters (24) angelegt wird, um über den sekundären Transistor (25) zu steuern, ob die Gate-Spannung V_G des Leistungstransistors (2) an das zugehörige Gate-Segment (16) des Leistungstransistors (2) weitergeleitet wird.
Leistungstransistor (2) nach einem der vorstehenden Ansprüche, wobei in mindestens einem Segment (1) der minimale Abstand (a) zwischen mindestens einer Detektionsleiterbahn (6) und dem Drain-Abschnitt (4) und/oder dem Source-Abschnitt (5) in der mindestens einen Metallschicht (3) geringer ist als der minimale Abstand (A) zwischen dem Drain-Abschnitt (4) und dem Source-Abschnitt (5).