DE102018214068B4 - wafer container - Google Patents

wafer container Download PDF

Info

Publication number
DE102018214068B4
DE102018214068B4 DE102018214068.5A DE102018214068A DE102018214068B4 DE 102018214068 B4 DE102018214068 B4 DE 102018214068B4 DE 102018214068 A DE102018214068 A DE 102018214068A DE 102018214068 B4 DE102018214068 B4 DE 102018214068B4
Authority
DE
Germany
Prior art keywords
wafer
tray
carrier
housing
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018214068.5A
Other languages
German (de)
Other versions
DE102018214068A1 (en
Inventor
Tamio Matsumura
Yoshiaki Terasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102018214068A1 publication Critical patent/DE102018214068A1/en
Application granted granted Critical
Publication of DE102018214068B4 publication Critical patent/DE102018214068B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H01L21/67316—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67366—Closed carriers characterised by materials, roughness, coatings or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67369—Closed carriers characterised by shock absorbing elements, e.g. retainers or cushions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67373—Closed carriers characterised by locking systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67396—Closed carriers characterised by the presence of antistatic elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

Waferbehälter, umfassend:eine Waferschale (Tr1), die einen Wafer (W1) hält;einen Waferträger (Cr1), der einen Schlitz (SL1) enthält, der die Waferschale (Tr1) hält; undein Waferträgergehäuse (Cs1), das den Waferträger (Cr1) beherbergt, wobeidie Waferschale (Tr1) einen Abdeckteil (10) umfasst, der eine seitliche Oberfläche (W1s) des Wafers (W1) bedeckt,das Waferträgergehäuse (Cs1) ein erstes Gehäuse (Cs1a) als einen Deckel und ein zweites Gehäuse (Cs1b) umfasst, das das erste Gehäuse (Cs1a) trägt,das erste Gehäuse (Cs1a) mit einer Waferhalterung (X1) versehen ist, unddie Waferhalterung (X1) einen Teil der Waferschale (Tr1), die den Wafer (W1) hält, festhält, so dass die Waferschale (Tr1) über den Waferträger (Cr1) am zweiten Gehäuse (Cs1b) fixiert ist, wobeider Wafer (W1) einen Chipbereich (Rgc) umfasst, wo ein Halbleiterelement ausgebildet ist,eine Anflachung (V1) an der Waferschale (Tr1) ausgebildet ist unddie Anflachung (V1) an der Waferschale (Tr1) ausgebildet ist, um einen Kontakt zwischen der Waferschale (Tr1) und dem Chipbereich (Rgc) zu vermeiden.A wafer container comprising:a wafer tray (Tr1) holding a wafer (W1);a wafer carrier (Cr1) including a slit (SL1) holding the wafer tray (Tr1); and a wafer carrier case (Cs1) accommodating the wafer carrier (Cr1), the wafer tray (Tr1) comprising a cover part (10) covering a side surface (W1s) of the wafer (W1), the wafer carrier case (Cs1) including a first case (Cs1a ) as a lid and a second housing (Cs1b) supporting the first housing (Cs1a), the first housing (Cs1a) is provided with a wafer holder (X1), and the wafer holder (X1) comprises a part of the wafer tray (Tr1), holding the wafer (W1), so that the wafer tray (Tr1) is fixed to the second housing (Cs1b) via the wafer carrier (Cr1), the wafer (W1) including a chip region (Rgc) where a semiconductor element is formed, a flat (V1) is formed on the wafer tray (Tr1), and the flat (V1) is formed on the wafer tray (Tr1) to avoid contact between the wafer tray (Tr1) and the chip area (Rgc).

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Gebiet der Erfindungfield of invention

Die vorliegende Erfindung bezieht sich auf einen Waferbehälter zum Unterbringen eines Halbleiterwafers.The present invention relates to a wafer container for accommodating a semiconductor wafer.

Beschreibung des Stands der TechnikDescription of the prior art

Neuerdings wird ein Halbleiterwafer (worauf im Folgenden auch als der „Wafer“ verwiesen wird) aus den folgenden Gründen dünner als je zuvor gemacht. Einer der Gründe ist, dass beispielsweise ein Bedarf an einem verkleinerten Aufbau in der Waferprozessierung besteht. Ein anderer der Gründe ist zum Beispiel die Notwendigkeit, einen Widerstand einer in einem Wafer enthaltenen Leistungsvorrichtung zu reduzieren. Ein weiterer der Gründe ist, Ionen in die Oberfläche eines Wafers, der ein Schleifen durchlaufen hat, injizieren zu müssen.Recently, a semiconductor wafer (hereinafter also referred to as the “wafer”) is made thinner than ever for the following reasons. One of the reasons is that there is a demand for downsizing in wafer processing, for example. Another of the reasons is, for example, the need to reduce a resistance of a power device included in a wafer. Another of the reasons is to need to inject ions into the surface of a wafer that has undergone grinding.

In einem Prozess zum Abdünnen eines Wafers wird, nachdem ein Halbleiterelement auf der Seite der vorderen Oberfläche des Wafers gebildet ist, die rückwärtige Oberflächenseite des Wafers geschliffen. Man beachte, dass ein aus Si bestehender Wafer geschliffen wird, um eine Dicke von etwa mehreren zehn Mikrometern bis etwa 200 Mikrometer zu erreichen. Solch ein dünner Wafer verzieht sich leicht und bricht leicht. Daher muss man beim Befördern eines dünnen Wafers eine gebührende Vorsicht walten lassen.In a process of thinning a wafer, after a semiconductor element is formed on the front surface side of the wafer, the back surface side of the wafer is ground. Note that a wafer made of Si is ground to have a thickness of about tens of microns to about 200 microns. Such a thin wafer is easily warped and easily broken. Therefore, due care must be taken when conveying a thin wafer.

Die JP H02- 26 249 U offenbart eine Struktur eines Waferträgers, der zum Befördern von Wafern genutzt wird (worauf im Folgenden als die „verwandte Struktur A“ verwiesen wird).JP H02-26249U discloses a structure of a wafer carrier used for conveying wafers (hereinafter referred to as the “related structure A”).

Beim Befördern eines Wafers muss, um ein Auftreten von Brüchen des Wafers zu unterdrücken, eine den Wafer haltende Schale fest an einem Gehäuse fixiert werden, das die Schale beherbergt. Die verwandte Struktur A sagt nichts über eine etwaige Struktur aus, die solch einer Anforderung genügt.When conveying a wafer, in order to suppress occurrence of breakage of the wafer, a tray holding the wafer must be firmly fixed to a case accommodating the tray. The related structure A says nothing about any structure that satisfies such a requirement.

JP 2012 - 164 748 A offenbart eine Waferschutzvorrichtung für einen Wafer, umfassend: eine Vorrichtungsplatte, die einen dünnen Halbleiterwafer lösbar und haftend auf einer Klebeschicht auf seiner Oberfläche hält; und eine Umfangswand für eine Formkante, die um einen Oberflächenumfangsteil der Aufspannplatte herum vorgesehen ist. Die Einspannplatte ist als eine kreisförmige Platte mit einem größeren Durchmesser als ein Durchmesser des Halbleiterwafers ausgebildet, und die Umfangswand ist so ausgebildet, dass sie einen rechteckigen Querschnitt und eine Höhe aufweist, die größer als die Dicke des Halbleiterwafers ist. Die Aufspannplatte und der Halbleiterwafer sind integriert. JP 2012 - 164 748 A discloses a wafer protection device for a wafer, comprising: a device plate releasably and adherently holding a thin semiconductor wafer on an adhesive layer on its surface; and a peripheral wall for a molding edge provided around a surface peripheral part of the platen. The chuck plate is formed as a circular plate having a larger diameter than a diameter of the semiconductor wafer, and the peripheral wall is formed to have a rectangular cross section and a height larger than the thickness of the semiconductor wafer. The clamping plate and the semiconductor wafer are integrated.

ZUSAMMENFASSUNGSUMMARY

Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Waferbehälter vorzusehen, mit dem eine einen Wafer haltende Schale fest an einem Gehäuse fixiert werden kann.An object of the present invention is to provide a wafer container capable of firmly fixing a tray holding a wafer to a case.

Die Lösung dieser Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche. Die Unteransprüche haben vorteilhafte Ausgestaltungen der Erfindung zum Inhalt.This problem is solved by the features of the independent claims. The dependent claims relate to advantageous configurations of the invention.

Gemäß der vorliegenden Erfindung umfasst das Waferträgergehäuse das erste Gehäuse als einen Deckel und das zweite Gehäuse, das das erste Gehäuse trägt. Das erste Gehäuse ist mit der Waferhalterung versehen. Die Waferhalterung hält einen Teil der einen Wafer haltenden Waferschale fest, so dass die Waferschale über den Waferträger am zweiten Gehäuse fixiert ist. Somit kann die einen Wafer haltende Schale fest am Gehäuse fixiert werden.According to the present invention, the wafer carrier case includes the first case as a lid and the second case supporting the first case. The first housing is provided with the wafer holder. The wafer holder holds part of the wafer tray holding a wafer, so that the wafer tray is fixed to the second housing via the wafer carrier. Thus, the tray holding a wafer can be firmly fixed to the case.

Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.These and other objects, features, aspects and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in connection with the accompanying drawings.

Figurenlistecharacter list

  • 1 ist eine Außenansicht eines Waferbehälters gemäß einer ersten bevorzugten Ausführungsform; 1 Fig. 14 is an external view of a wafer pod according to a first preferred embodiment;
  • 2 zeigt eine Vielzahl von Bestandteilen, die im Waferbehälter gemäß der ersten bevorzugten Ausführungsform enthalten sind; 2 Fig. 12 shows a variety of components included in the wafer container according to the first preferred embodiment;
  • 3 ist eine Draufsicht, die eine Waferschale gemäß der ersten bevorzugten Ausführungsform zeigt; 3 12 is a plan view showing a wafer tray according to the first preferred embodiment;
  • 4 ist eine Querschnittsansicht eines Waferträgergehäuses; 4 Fig. 12 is a cross-sectional view of a wafer carrier housing;
  • 5 ist eine Draufsicht eines Wafers; 5 Fig. 12 is a plan view of a wafer;
  • 6A und 6B zeigen jeweils die Struktur auf einer Seite einer seitlichen Oberfläche der Waferschale gemäß der ersten bevorzugten Ausführungsform; 6A and 6B each shows the structure on a side of a side surface of the wafer tray according to the first preferred embodiment;
  • 7A und 7B zeigen jeweils die Struktur auf einer anderen Seite einer seitlichen Oberfläche der Waferschale gemäß der ersten bevorzugten Ausführungsform; 7A and 7B each shows the structure on another side of a side surface of the wafer tray according to the first preferred embodiment;
  • 8A und 8B sind jeweils eine vergrößerte Ansicht eines Teils der Waferschale gemäß der ersten bevorzugten Ausführungsform; 8A and 8B 12 are each an enlarged view of a part of the wafer tray according to the first preferred embodiment;
  • 9 zeigt die Waferschale in einem platzierten Zustand; 9 shows the wafer tray in a placed condition;
  • 10 zeigt einen Zustand mit gehaltener Schale; 10 shows a tray-held state;
  • 11 ist eine Querschnittsansicht des Waferbehälters gemäß der ersten bevorzugten Ausführungsform; 11 12 is a cross-sectional view of the wafer container according to the first preferred embodiment;
  • 12 zeigt den Zustand von Waferhalterungen; 12 shows the state of wafer holders;
  • 13A und 13B zeigen jeweils einen Wafer eines anderen Typs; 13A and 13B each show a wafer of a different type;
  • 14A und 14B sind jeweils eine Veranschaulichung, um die Struktur gemäß einer Variante 1 der ersten bevorzugten Ausführungsform zu veranschaulichen; 14A and 14B 12 are each an illustration to illustrate the structure according to a variant 1 of the first preferred embodiment;
  • 15 zeigt den Zustand mit gehaltener Schale in der Struktur der Variante 1 der ersten bevorzugten Ausführungsform; 15 Fig. 12 shows the tray-held state in the structure of variant 1 of the first preferred embodiment;
  • 16 ist eine Draufsicht, die eine Waferschale mit der Struktur einer Variante 2 der ersten bevorzugten Ausführungsform zeigt; 16 Fig. 14 is a plan view showing a wafer tray having the structure of variation 2 of the first preferred embodiment;
  • 17 ist eine Querschnittsansicht eines Waferträgergehäuses eines Vergleichsbeispiels A; 17 Fig. 14 is a cross-sectional view of a wafer carrier case of Comparative Example A;
  • 18A und 18B sind jeweils eine Veranschaulichung, um Vergleichsbeispiel A zu beschreiben; und 18A and 18B are each an illustration to describe Comparative Example A; and
  • 19A bis 20B sind jeweils eine Veranschaulichung, um die Struktur eines Waferbehälters gemäß einem Vergleichsbeispiel B zu beschreiben. 19A until 20B are each an illustration to describe the structure of a wafer container according to a comparative example B. FIG.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDESCRIPTION OF THE PREFERRED EMBODIMENTS

Im Folgenden wird unter Bezugnahme auf die Zeichnungen eine Beschreibung einer bevorzugten Ausführungsform der vorliegenden Erfindung gegeben. In den Zeichnungen, auf die im Folgenden verwiesen wird, ist ein identischer Bestandteil durch ein identisches Bezugszeichen bezeichnet. Jene durch ein identisches Bezugszeichen bezeichneten Bestandteile sind in Bezeichnung und Funktion die gleichen. Dementsprechend kann eine detaillierte Beschreibung bezüglich eines Teils solcher Bestandteile, die durch ein identisches Bezugszeichen bezeichnet sind, weggelassen werden.A description will now be given of a preferred embodiment of the present invention with reference to the drawings. In the drawings referred to below, an identical component is denoted by an identical reference number. Those components denoted by an identical reference number are the same in name and function. Accordingly, a detailed description regarding a part of such components denoted by an identical reference numeral may be omitted.

Man beachte, dass die Abmessung, das Material und die Form von jedem der Bestandteile, die in der bevorzugten Ausführungsform beispielhaft dargestellt sind, und die relative Anordnung der Bestandteile wie jeweils anwendbar in Abhängigkeit von der Struktur, verschiedenen Bedingungen und dergleichen der Vorrichtung, auf die die vorliegende Erfindung angewendet wird, geändert werden können. Ferner kann sich die Abmessung von jedem der Bestandteile in den Zeichnungen von der tatsächlichen Abmessung unterscheiden.Note that the dimension, material and shape of each of the components exemplified in the preferred embodiment and the relative arrangement of the components may vary as appropriate depending on the structure, various conditions and the like of the device to which the present invention is applied can be changed. Furthermore, the dimension of each of the component parts in the drawings may differ from the actual dimension.

<Erste bevorzugte Ausführungsform><First Preferred Embodiment>

1 ist eine Außenansicht eines Waferbehälters 100 gemäß einer ersten bevorzugten Ausführungsform. In 1 sind eine X-Richtung, eine Y-Richtung und eine Z-Richtung zueinander senkrecht. Auch in den nachfolgenden Zeichnungen sind die X-Richtung, die Y-Richtung und die Z-Richtung zueinander senkrecht. Im Folgenden werden eine die X-Richtung einschließende Richtung und eine der X-Richtung entgegengesetzte Richtung (-X-Richtung) auch als die „X-Achsenrichtung“ bezeichnet. Ferner wird im Folgenden eine die Y-Richtung einschließende Richtung und eine der Y-Richtung entgegengesetzte Richtung (-Y-Richtung) auch als die „Y-Achsenrichtung“ bezeichnet. Ferner wird noch im Folgenden eine die Z-Richtung einschließende Richtung und eine der Z-Richtung entgegengesetzte Richtung (-Z-Richtung) auch als die „Z-Achsenrichtung“ bezeichnet. 1 12 is an external view of a wafer pod 100 according to a first preferred embodiment. In 1 an X-direction, a Y-direction and a Z-direction are perpendicular to each other. Also in the following drawings, the X-direction, the Y-direction and the Z-direction are perpendicular to each other. Hereinafter, a direction including the X-direction and a direction opposite to the X-direction (−X-direction) are also referred to as the “X-axis direction”. Further, a direction including the Y-direction and a direction opposite to the Y-direction (−Y-direction) are also referred to as the “Y-axis direction” hereinafter. Further, hereinafter, a direction including the Z direction and a direction opposite to the Z direction (−Z direction) are also referred to as the “Z axis direction”.

Im Folgenden wird eine die X-Achsenrichtung und die Y-Achsenrichtung enthaltende Ebene auch als „XY-Ebene“ bezeichnet. Ferner wird noch im Folgenden eine die X-Achsenrichtung und die Z-Achsenrichtung enthaltende Ebene auch als die „XZ-Ebene“ bezeichnet. Eine die Y-Achsenrichtung und die Z-Achsenrichtung enthaltende Ebene wird im Folgenden ferner noch auch als die „YZ-Ebene“ bezeichnet.Hereinafter, a plane including the X-axis direction and the Y-axis direction is also referred to as “XY plane”. Further, hereinafter, a plane including the X-axis direction and the Z-axis direction is also referred to as the “XZ plane”. A plane containing the Y-axis direction and the Z-axis direction is also referred to as the “YZ plane” hereinafter.

2 zeigt eine Vielzahl von Bestandteilen, die in dem Waferbehälter 100 gemäß der ersten bevorzugten Ausführungsform enthalten sind. 3 ist eine Draufsicht, die eine Waferschale Tr1 gemäß der ersten bevorzugten Ausführungsform zeigt. Bezug nehmend auf 1, 2 und 3 enthält der Waferbehälter 100 ein Waferträgergehäuse Cs1, die Waferschale Tr1 und einen Waferträger Cr1. 2 FIG. 12 shows a variety of components included in the wafer container 100 according to the first preferred embodiment. 3 12 is a plan view showing a wafer tray Tr1 according to the first preferred embodiment. Referring to 1 , 2 and 3 the wafer container 100 includes a wafer carrier case Cs1, the wafer tray Tr1, and a wafer carrier Cr1.

Das Waferträgergehäuse Cs1 ist ein Gehäuse, das den Waferträger Cr1 beherbergt. Das Waferträgergehäuse Cs1 ist zum Beispiel ein Gehäuse, das ein Waferhersteller zum Befördern von Wafern nutzt.The wafer carrier case Cs1 is a case that houses the wafer carrier Cr1. The wafer carrier case Cs1 is, for example, a case that a wafer maker uses to carry wafers.

Das Waferträgergehäuse Cs1 umfasst ein Gehäuse Cs1a und ein Gehäuse Cs1b. Das Gehäuse Cs1b entspricht dem unteren Teil des Waferträgergehäuse Cs1. Das Gehäuse Cs1b ist ein Gehäuse zum Unterbringen des unteren Teils des Waferträgers Cr1. Das Gehäuse Cs1a entspricht dem oberen Teil des Waferträgergehäuses Cs1. Das Gehäuse Cs1a ist der Deckel für das Gehäuse Cs1b. Das Gehäuse Cs1a ist so strukturiert, dass das Gehäuse Cs1a am Gehäuse Cs1b abnehmbar angebracht wird.The wafer carrier package Cs1 includes a package Cs1a and a package Cs1b. The case Cs1b corresponds to the lower part of the wafer carrier case Cs1. The case is Cs1b a case for accommodating the lower part of the wafer carrier Cr1. The case Cs1a corresponds to the upper part of the wafer carrier case Cs1. The case Cs1a is the cover for the case Cs1b. The case Cs1a is structured such that the case Cs1a is detachably attached to the case Cs1b.

Im Folgenden wird der Zustand, in dem das Gehäuse Cs1a am Gehäuse Cs1b angebracht ist, auch als der „angebrachte Zustand“ bezeichnet. Im angebrachten Zustand trägt das Gehäuse Cs1b das Gehäuse Cs1a. Im Folgenden wird der Zustand, in dem das Waferträgergehäuse Cs1 im angebrachten Zustand den Waferträger Cr1 beherbergt, auch als der „Unterbringungszustand“ bezeichnet. 4 ist eine entlang der XZ-Ebene des Waferträgergehäuses Cs1 in dem angebrachten Zustand und dem Unterbringungszustand genommene Querschnittsansicht.Hereinafter, the state where the case Cs1a is attached to the case Cs1b is also referred to as the “attached state”. When fitted, the case Cs1b supports the case Cs1a. Hereinafter, the state in which the wafer carrier case Cs1 houses the wafer carrier Cr1 in the attached state is also referred to as the “housing state”. 4 14 is a cross-sectional view taken along the XZ plane of the wafer carrier case Cs1 in the mounted state and the housed state.

Wie in 2 gezeigt ist, enthält der Waferträger Cr1 einen mit Schlitzen strukturierten Teil Cr1 s. Der mit Schlitzen strukturierte Teil Cr1s enthält eine Vielzahl von Schlitzen SL1. Jeder der Schlitze SL1 ist strukturiert, um die Waferschale Tr1 zu halten. Jeder der Schlitze SL1 ist eine Rille zum Halten einer Waferschale Tr1. Jeder der Schlitze SL1 ist durch einen Schlitz SL1a und einen Schlitz SL1b gestaltet.As in 2 As shown, the wafer carrier Cr1 includes a slit-patterned portion Cr1s. The slit-patterned portion Cr1s includes a plurality of slits SL1. Each of the slots SL1 is structured to hold the wafer tray Tr1. Each of the slits SL1 is a groove for holding a wafer tray Tr1. Each of the slits SL1 is formed by a slit SL1a and a slit SL1b.

Die Waferschale Tr1 ist strukturiert, um einen Wafer W1 zu halten. Die Waferschale Tr1 ist zum Beispiel mittels Metall oder leitfähigen Harzes gestaltet.The wafer tray Tr1 is structured to hold a wafer W1. The wafer tray Tr1 is configured using metal or conductive resin, for example.

5 ist eine Draufsicht, die den Wafer W1 zeigt. Der Wafer W1 hat eine seitliche Oberfläche W1s. 6A und 6B zeigen jeweils die Struktur auf einer Seite einer seitlichen Oberfläche der Waferschale Tr1 gemäß der ersten bevorzugten Ausführungsform. 6A ist eine Seitenansicht der Waferschale Tr1. 6B ist eine entlang einer Linie A1-A2 in 3 genommene Querschnittsansicht der Waferschale Tr1. 7A und 7B zeigen jeweils die Struktur auf einer anderen Seite einer seitlichen Oberfläche (der Unterseite) der Waferschale Tr1 gemäß der ersten bevorzugten Ausführungsform. 7A ist eine Unteransicht der Waferschale Tr1. 7B ist eine entlang einer Linie B1-B2 in 3 genommene Querschnittsansicht der Waferschale Tr1. 5 12 is a plan view showing the wafer W1. The wafer W1 has a side surface W1s. 6A and 6B 14 each show the structure on a side surface of the wafer tray Tr1 according to the first preferred embodiment. 6A 12 is a side view of the wafer tray Tr1. 6B is one along a line A1-A2 in 3 taken cross-sectional view of the wafer tray Tr1. 7A and 7B 14 each show the structure on another side of a side surface (the bottom) of the wafer tray Tr1 according to the first preferred embodiment. 7A 12 is a bottom view of the wafer tray Tr1. 7B is one along a line B1-B2 in 3 taken cross-sectional view of the wafer tray Tr1.

8A und 8B sind jeweils eine vergrößerte Ansicht der unteren Seite der Waferschale Tr1, die in 6B gezeigt ist. Man beachte, dass 8A und 8B keine Öffnung H1 zeigen, welche später beschrieben wird. 8A zeigt den Zustand, in dem der Wafer W1 nicht auf der Waferschale Tr1 platziert ist. 8B zeigt den Zustand, in dem der Wafer W1 auf der Waferschale Tr1 platziert ist. 8A and 8B are each an enlarged view of the lower side of the wafer tray Tr1 shown in FIG 6B is shown. Note that 8A and 8B do not show an opening H1 which will be described later. 8A shows the state where the wafer W1 is not placed on the wafer tray Tr1. 8B shows the state where the wafer W1 is placed on the wafer tray Tr1.

Bezug nehmend auf 3, 6A und 6B, 7A und 7B und 8A und 8B enthält die Waferschale Tr1 die Öffnung H1. Ferner enthält die Waferschale Tr1 einen Abdeckteil 10 (siehe 8A und 8B). Die Form des Abdeckteils 10, wie in einer Draufsicht (XZ-Ebene) ersichtlich, ist ringartig (wie eine geschlossene Schleife) (siehe 3). Der Abdeckteil 10 umfasst eine Oberfläche 11 und eine seitliche Oberfläche 13 (siehe 8A und 8B). Die Form der Oberfläche 11, wie in einer Draufsicht (XZ-Ebene) ersichtlich, ist ringartig (wie eine geschlossene Schleife) (siehe 3). Die Oberfläche 11 ist die Oberfläche zum Platzieren des Wafers W1. Die seitliche Oberfläche 13 ist die Oberfläche zum Bedecken der seitlichen Oberfläche W1s des Wafers W1. Die Höhe der seitlichen Oberfläche 13 des Abdeckteils 10 ist größer als die Dicke des Wafers W1. Man beachte, dass 3 eine Konturlinie 14 zeigt, die die Kontur der Waferschale Tr1 repräsentiert.Referring to 3 , 6A and 6B , 7A and 7B and 8A and 8B the wafer tray Tr1 includes the opening H1. Furthermore, the wafer tray Tr1 includes a cover part 10 (see FIG 8A and 8B ). The shape of the cover member 10 as seen in a plan view (XZ plane) is ring-like (like a closed loop) (see FIG 3 ). The cover part 10 comprises a surface 11 and a lateral surface 13 (see FIG 8A and 8B ). The shape of the surface 11, as seen in a plan view (XZ plane), is ring-like (like a closed loop) (see Fig 3 ). The surface 11 is the surface for placing the wafer W1. The side surface 13 is the surface for covering the side surface W1s of the wafer W1. The height of the side surface 13 of the cover member 10 is greater than the thickness of the wafer W1. Note that 3 shows a contour line 14 representing the contour of the wafer tray Tr1.

In der ersten bevorzugten Ausführungsform ist der gesamte Abdeckteil 10 ein L-förmiger Teil 10a. Das heißt, der Abdeckteil 10 enthält den L-förmigen Teil 10a. Die Form des L-förmigen Teils 10a, wie in einer Draufsicht (XZ-Ebene) ersichtlich, ist ringartig (wie eine geschlossene Schleife). Ferner ist, wie in 8A gezeigt ist, die Querschnittsform des L-förmigen Teils 10a L-förmig.In the first preferred embodiment, the entire cover part 10 is an L-shaped part 10a. That is, the cover part 10 includes the L-shaped part 10a. The shape of the L-shaped part 10a as seen in a plan view (XZ plane) is ring-like (like a closed loop). Furthermore, as in 8A As shown, the cross-sectional shape of the L-shaped part 10a is L-shaped.

Im Folgenden wird der Zustand der Waferschale Tr1, in dem der Wafer W1 auf der Oberfläche 11 der Waferschale Tr1 platziert ist, als der „platzierte Zustand“ bezeichnet. 8B und 9 zeigen jeweils die Waferschale Tr1 im platzierten Zustand. Die Waferschale Tr1 im platzierten Zustand hält den Wafer W1. Konkret bedeckt in der Waferschale Tr1 im platzierten Zustand der Abdeckteil 10 die seitliche Oberfläche W1s des Wafers W1 (siehe 8B). Konkreter bedeckt bei der Waferschale Tr1 im platzierten Zustand die seitliche Oberfläche 13 des Abdeckteils 10 die seitliche Oberfläche W1s des Wafers W1.Hereinafter, the state of the wafer tray Tr1 in which the wafer W1 is placed on the surface 11 of the wafer tray Tr1 is referred to as the “placed state”. 8B and 9 12 each show the wafer tray Tr1 in the placed state. The wafer tray Tr1 in the placed state holds the wafer W1. Concretely, in the wafer tray Tr1 in the placed state, the cover part 10 covers the side surface W1s of the wafer W1 (see FIG 8B ). More specifically, with the wafer tray Tr1 in the placed state, the side surface 13 of the cover member 10 covers the side surface W1s of the wafer W1.

Man beachte, dass der Wafer W1 einen Chipbereich Rgc enthält, wo das Halbleiterelement ausgebildet ist (siehe 8A und 8B). In der Waferschale Tr1 ist eine Anflachung V1 bzw. „spotface“ als eine Vertiefung ausgebildet. Konkret ist die Anflachung V1 an der Waferschale Tr1 ausgebildet, um einen Kontakt zwischen der Waferschale Tr1 und dem Chipbereich Rgc zu vermeiden.Note that the wafer W1 includes a chip region Rgc where the semiconductor element is formed (see FIG 8A and 8B ). A flat area V1 or “spot face” is formed as a depression in the wafer shell Tr1. Concretely, the flat V1 is formed on the wafer tray Tr1 to avoid contact between the wafer tray Tr1 and the chip region Rgc.

Ferner enthält der Wafer W1 einen Einfassungs- bzw. Randbereich Rge, der den Chipbereich Rgc umgibt. Die Form des Randbereichs Rge, wie in einer Draufsicht (der XZ-Ebene) ersichtlich, ist ringartig (wie eine geschlossene Schleife).Furthermore, the wafer W1 includes a border region Rge surrounding the chip region Rgc. The shape of the border region Rge, as in seen from a top view (of the XZ plane), is ring-like (like a closed loop).

Im Folgenden wird die Waferschale Tr1 im platzierten Zustand auch als die „bestückte Schale Tr1a“ (engl.: in-placement tray) bezeichnet. Ferner wird im Folgenden der Zustand, in dem die bestückte Schale Tr1a durch den Schlitz SL1 des Waferträgers Cr1 gehalten wird, auch als der „Zustand mit gehaltener Schale“ bezeichnet.In the following, the wafer tray Tr1 in the placed state is also referred to as the “equipped tray Tr1a” (in-placement tray). Further, hereinafter, the state in which the loaded tray Tr1a is held by the slot SL1 of the wafer carrier Cr1 is also referred to as the “tray held state”.

10 zeigt den Zustand mit gehaltener Schale. Man beachte, dass 10 auch den Zustand zeigt, in dem der Wafer W1 direkt durch den Schlitz SL1 gehalten wird, um die Struktur gegen diejenige gemäß der ersten bevorzugten Ausführungsform zu vergleichen. In dem Zustand mit gehaltener Schale hält, wie in 10 gezeigt ist, der Schlitz SL1 die Waferschale Tr1. Konkret wird die Waferschale Tr1 durch die Schlitze SL1 a, SL1b gehalten. 10 shows the state with the shell held. Note that 10 12 also shows the state where the wafer W1 is held directly by the slit SL1 to compare the structure with that according to the first preferred embodiment. Holds in the shell-held state as in 10 shown, the slot SL1 supports the wafer tray Tr1. Concretely, the wafer tray Tr1 is held by the slits SL1a, SL1b.

In dem in 10 gezeigten Zustand mit gehaltener Schale ist der Abdeckteil 10 (der L-förmige Teil 10a) der bestückten Schale Tr1a in den Schlitz SL1 des Waferträgers Cr1 gesetzt, ohne Zwischenräume übrig zu lassen. Somit ist die bestückte Schale Tr1a sicher am Waferträger Cr1 fixiert. Ferner ist, wie oben beschrieben wurde, die Höhe der seitlichen Oberfläche 13 des Abdeckteils 10 größer als die Dicke des Wafers W1. Daher ist in dem Zustand mit gehaltener Schale der Randbereich Rge des Wafers W1 mit dem mit Schlitzen strukturierten Teil Cr1s des Waferträgers Cr1 nicht in Kontakt (siehe 8B und 10). Das heißt, in dem Zustand mit gehaltener Schale wird der Randbereich Rge des Wafers W1 durch den Abdeckteil 10 (den L-förmigen Teil 10a) geschützt.in the in 10 In the tray-held state shown, the cover portion 10 (the L-shaped portion 10a) of the loaded tray Tr1a is fitted into the slot SL1 of the wafer carrier Cr1 without leaving any gaps. Thus, the loaded tray Tr1a is securely fixed to the wafer carrier Cr1. Further, as described above, the height of the side surface 13 of the cover member 10 is larger than the thickness of the wafer W1. Therefore, in the tray-held state, the peripheral portion Rge of the wafer W1 is not in contact with the slit-patterned portion Cr1s of the wafer carrier Cr1 (see FIG 8B and 10 ). That is, in the tray-held state, the peripheral portion Rge of the wafer W1 is protected by the cover portion 10 (the L-shaped portion 10a).

Ferner bedeckt in dem Zustand mit gehaltener Schale, wie in 8B gezeigt ist, die seitliche Oberfläche 13 des Abdeckteils 10 die seitliche Oberfläche W1s des Wafers W1. Dementsprechend wird die seitliche Oberfläche W1s des Wafers W1 durch den Abdeckteil 10 (den L-förmigen Teil 10a) der Waferschale Tr1 geschützt.Further covered in the shell-held state as in 8B As shown, the side surface 13 of the cover member 10 covers the side surface W1s of the wafer W1. Accordingly, the side surface W1s of the wafer W1 is protected by the cover portion 10 (the L-shaped portion 10a) of the wafer tray Tr1.

11 ist eine entlang der XZ-Ebene des Waferbehälters 100 in dem angebrachten Zustand, dem Unterbringungszustand und dem Zustand mit gehaltener Schale genommene Querschnittsansicht. Unter Bezugnahme auf 11 ist das Gehäuse Cs1a des Waferbehälters 100 mit einer Waferhalterung X1 versehen. Wie in 11 gezeigt ist, halten die Waferhalterungen X1 einen Teil (den oberen Teil) der Waferschale Tr1 im platzierten Zustand fest, so dass die Waferschale Tr1 über den Waferträger Cr1 am Gehäuse Cs1b fixiert ist. 11 14 is a cross-sectional view taken along the XZ plane of the wafer container 100 in the mounted state, the housed state, and the tray-held state. With reference to 11 For example, the case Cs1a of the wafer container 100 is provided with a wafer holder X1. As in 11 1, the wafer holders X1 hold a part (upper part) of the wafer tray Tr1 in the placed state, so that the wafer tray Tr1 is fixed to the case Cs1b via the wafer carrier Cr1.

Man beachte, dass das Gehäuse Cs1a mit einer Vielzahl von Waferhalterungen X1 versehen ist. 12 zeigt jede der Waferhalterungen X1 in dem angebrachten Zustand, dem Unterbringungszustand und dem Zustand mit gehaltener Schale. Man beachte, dass 12 auch den Zustand zeigt, in dem die Waferhalterung X1 den Wafer W1 direkt festhält, um die Struktur gegen diejenige gemäß der ersten bevorzugten Ausführungsform zu vergleichen. Ferner zeigt um eines einfacheren Verständnisses der Struktur willen 12 das Gehäuse Cs1a nicht.Note that the case Cs1a is provided with a plurality of wafer mounts X1. 12 12 shows each of the wafer holders X1 in the mounted state, the housed state, and the tray-held state. Note that 12 also shows the state where the wafer holder X1 directly holds the wafer W1 to compare the structure with that according to the first preferred embodiment. Also, for the sake of easier understanding of the structure, FIG 12 the case Cs1a not.

Bezug nehmend auf 11 und 12 halten in dem angebrachten Zustand, dem Unterbringungszustand und dem Zustand mit gehaltener Schale die Waferhalterungen X1 jeweils einen Teil (den oberen Teil) der Waferschale Tr1 fest. Konkret halten die Waferhalterungen X1 jeweils den Abdeckteil 10 fest, der ein Teil der Waferschale Tr1 ist. Da die Waferhalterungen X1 den Abdeckteil 10 festhalten, ist der Randbereich Rge (die seitliche Oberfläche W1s) des Wafers W1 nicht in Kontakt mit den Waferhalterungen X1. Somit ist der Randbereich Rge des Wafers W1 durch den Abdeckteil 10 (den L-förmigen Teil 10a) geschützt.Referring to 11 and 12 in the mounted state, the housed state, and the tray-held state, the wafer holders X1 each hold a part (upper part) of the wafer tray Tr1. Concretely, the wafer holders X1 each hold the cover part 10 which is a part of the wafer tray Tr1. Since the wafer holders X1 hold the cover part 10, the edge portion Rge (the side surface W1s) of the wafer W1 is not in contact with the wafer holders X1. Thus, the peripheral area Rge of the wafer W1 is protected by the cover part 10 (the L-shaped part 10a).

Ferner enthält, wie in 3 gezeigt ist, die Waferschale Tr1 Griffe 21a, 21b, 21c. Der Griff 21a ist auf der linken Seite der Waferschale Tr1 vorhanden. Der Griff 21b ist auf der rechten Seite der Waferschale Tr1 vorhanden. Der Griff 21c ist an dem oberen Teil (dem zentralen Teil) der Waferschale Tr1 vorhanden. Im Folgenden wird hier jeder der Griffe 21a, 21b, 21c auch als der „Griff 21“ bezeichnet. Der Griff 21 ist zum Beispiel ein Teil, das von einem Industrieroboter oder einem Bediener gegriffen werden soll.Also contains, as in 3 shown, the wafer tray Tr1 handles 21a, 21b, 21c. The handle 21a is provided on the left side of the wafer tray Tr1. The handle 21b is provided on the right side of the wafer tray Tr1. The handle 21c is provided on the upper part (the central part) of the wafer tray Tr1. In the following, each of the handles 21a, 21b, 21c is also referred to as the “handle 21”. The grip 21 is, for example, a part to be gripped by an industrial robot or an operator.

Wie oben beschrieben worden ist, umfasst gemäß der ersten bevorzugten Ausführungsform das Waferträgergehäuse Cs1 das Gehäuse Cs1a als den Deckel und das Gehäuse Cs1b, das das Gehäuse Cs1a trägt. Das Gehäuse Cs1a ist mit den Waferhalterungen X1 versehen. Die Waferhalterungen X1 halten jeweils einen Teil der Waferschale Tr1 fest, die den Wafer W1 hält, so dass die Waferschale Tr1 über den Waferträger Cr1 am Gehäuse Cs1b fixiert ist. Auf diese Weise kann die Schale (die Waferschale Tr1), die den Wafer W1 hält, fest am Gehäuse fixiert werden.As described above, according to the first preferred embodiment, the wafer carrier case Cs1 includes the case Cs1a as the lid and the case Cs1b supporting the case Cs1a. The housing Cs1a is provided with the wafer holders X1. The wafer holders X1 each hold a part of the wafer tray Tr1 holding the wafer W1, so that the wafer tray Tr1 is fixed to the case Cs1b via the wafer carrier Cr1. In this way, the tray (the wafer tray Tr1) holding the wafer W1 can be firmly fixed to the case.

Gemäß der ersten bevorzugten Ausführungsform ist ferner in dem in 10 dargestellten Zustand mit gehaltener Schale der Abdeckteil 10 (der L-förmige Teil 10a) der bestückten Schale Tr1a in den Schlitz SL1 des Waferträgers Cr1 gesetzt, ohne Zwischenräume übrig zu lassen. Somit ist die bestückte Schale Tr1a sicher am Waferträger Cr1 fixiert. Wie oben beschrieben worden ist, ist ferner die Höhe der seitlichen Oberfläche 13 des Abdeckteils 10 größer als die Dicke des Wafers W1. Dementsprechend ist im Zustand mit gehaltener Schale der Randbereich Rge des Wafers W1 mit dem mit Schlitzen strukturierten Teil Cr1s nicht in Kontakt. Das heißt, in dem Zustand mit gehaltener Schale ist der Randbereich Rge des Wafers W1 durch den Abdeckteil 10 (den L-förmigen Teil 10a) geschützt.According to the first preferred embodiment, in the in 10 In the tray-held state shown, the cover portion 10 (the L-shaped portion 10a) of the loaded tray Tr1a is fitted into the slot SL1 of the wafer carrier Cr1 without leaving any gaps. Thus, the loaded tray Tr1a is securely fixed to the wafer carrier Cr1. Furthermore, as described above the height of the side surface 13 of the cover member 10 is larger than the thickness of the wafer W1. Accordingly, in the tray-held state, the peripheral portion Rge of the wafer W1 is not in contact with the slit-patterned part Cr1s. That is, in the tray-held state, the peripheral portion Rge of the wafer W1 is protected by the cover portion 10 (the L-shaped portion 10a).

In dem Zustand mit gehaltener Schale bedeckt, wie in 8B gezeigt, überdies die seitliche Oberfläche 13 des Abdeckteils 10 die seitliche Oberfläche W1s des Wafers W1. Das heißt, die seitliche Oberfläche W1s des Wafers W1 ist durch den Abdeckteil 10 (den L-förmigen Teil 10a) der Waferschale Tr1 geschützt. Das heißt, der durch die Waferschale Tr1 gehaltene Wafer W1 ist am Waferträger Cr1 fest fixiert.Covered in the shell-held condition, as in 8B 1, moreover, the side surface 13 of the cover member 10 covers the side surface W1s of the wafer W1. That is, the side surface W1s of the wafer W1 is protected by the cover portion 10 (the L-shaped portion 10a) of the wafer tray Tr1. That is, the wafer W1 held by the wafer tray Tr1 is firmly fixed to the wafer carrier Cr1.

Dementsprechend kann, indem man den Waferbehälter 100 gemäß der ersten bevorzugten Ausführungsform nutzt, der Wafer W1 befördert werden, während ein Auftreten von Brüchen des Wafers W1 unterdrückt wird. Der Wafer W1 ist zum Beispiel ein Wafer, der dünn ist und leicht bricht. Selbst in dem Fall, in dem Schwingungen auftreten, während der Wafer W1 befördert wird, kann ferner ein Auftreten von Brüchen des Wafers W1 unterdrückt werden, und der Wafer W1 kann sicher geschützt werden.Accordingly, by using the wafer container 100 according to the first preferred embodiment, the wafer W1 can be conveyed while suppressing occurrence of breakage of the wafer W1. The wafer W1 is, for example, a wafer that is thin and easily broken. Furthermore, even in the case where vibration occurs while the wafer W1 is being conveyed, occurrence of breakage of the wafer W1 can be suppressed, and the wafer W1 can be surely protected.

Gemäß der ersten bevorzugten Ausführungsform kann ferner das Waferträgergehäuse Cs1 ein Waferträgergehäuse sein, das von einem Waferhersteller genutzt wird.Further, according to the first preferred embodiment, the wafer carrier case Cs1 may be a wafer carrier case used by a wafer manufacturer.

Gemäß der ersten bevorzugten Ausführungsform ist ferner nur der Randbereich Rge des Wafers W1 mit der Waferschale Tr1 in Kontakt. Das heißt, der Chipbereich Rgc des Wafers W1 ist mit der Waferschale Tr1 nicht in Kontakt. Dementsprechend kann ein Auftreten von Kratzern beim Chipbereich Rgc des Wafers W1 unterdrückt werden. Die Wahrscheinlichkeit, dass irgendein Fremdobjekt am Chipbereich Rgc haftet, kann ferner reduziert werden.Further, according to the first preferred embodiment, only the peripheral portion Rge of the wafer W1 is in contact with the wafer tray Tr1. That is, the chip area Rgc of the wafer W1 is not in contact with the wafer tray Tr1. Accordingly, occurrence of scratches in the chip area Rgc of the wafer W1 can be suppressed. The probability that any foreign object adheres to the chip area Rgc can be further reduced.

Gemäß der ersten bevorzugten Ausführungsform umfasst ferner die Waferschale Tr1 den Griff 21 (die Griffe 21a, 21b, 21c). Dementsprechend können unter Verwendung des Griffs 21 der Vorgang, bei dem die Waferschale Tr1 im platzierten Zustand aus dem Waferträger Cr1 herausgenommen wird, der Vorgang, bei dem die Waferschale Tr1 im Waferträger Cr1 untergebracht wird, und dergleichen einfach durchgeführt werden.According to the first preferred embodiment, the wafer tray Tr1 further includes the handle 21 (the handles 21a, 21b, 21c). Accordingly, by using the handle 21, the operation in which the wafer tray Tr1 is taken out from the wafer carrier Cr1 in the placed state, the operation in which the wafer tray Tr1 is accommodated in the wafer carrier Cr1, and the like can be easily performed.

Gemäß der ersten bevorzugten Ausführungsform ist ferner die Waferschale Tr1 mittels zum Beispiel Metall oder leitfähigen Harzes gestaltet. Demgemäß kann ein Anhaften von Staub an der Waferschale Tr1 aufgrund statischer Elektrizität oder dergleichen unterdrückt werden.Further, according to the first preferred embodiment, the wafer tray Tr1 is formed using, for example, metal or conductive resin. Accordingly, attachment of dust to the wafer tray Tr1 due to static electricity or the like can be suppressed.

Man beachte, dass, wie in 10 gezeigt ist, die bestückte Schale Tr1a, die den Wafer W1 hält, an dem Schlitz SL1 des Waferträgers Cr1 fixiert werden muss, ohne Zwischenräume übrig zu lassen. Dementsprechend ist basierend auf der Dicke des Wafers W1 nach Bedarf die Dicke Th1 (siehe 8A) eines Abschnitts des Abdeckteils 10, wo der Randbereich Rge des Wafers W1 abgestützt ist, eingestellt.Note that, as in 10 As shown, the loaded tray Tr1a holding the wafer W1 must be fixed to the slot SL1 of the wafer carrier Cr1 without leaving any gaps. Accordingly, based on the thickness of the wafer W1, the thickness Th1 (see 8A ) of a portion of the cover member 10 where the peripheral area Rge of the wafer W1 is supported.

Die erste bevorzugte Ausführungsform ist ferner auch auf einen Wafer W1A wie etwa in 13A und 13B gezeigt anwendbar. Der Wafer W1A ist ein Wafer, der strukturiert ist, um dessen Verzug zu vermeiden. 13A ist eine Draufsicht des Wafers W1A. 13B ist eine entlang einer Linie C1-C2 genommene Querschnittsansicht des Wafers W1A. Der Wafer W1A ist mit einer Vertiefung versehen, die von dem zentralen Teil des Wafers gebildet wird, der geschliffen ist. Der Wafer W1A umfasst einen Ringteil W1x. Die Form des Ringteils W1x ist ringartig.The first preferred embodiment is also applicable to a wafer W1A such as in 13A and 13B shown applicable. The wafer W1A is a wafer structured to avoid its warping. 13A 12 is a plan view of the wafer W1A. 13B 12 is a cross-sectional view of the wafer W1A taken along a line C1-C2. The wafer W1A is provided with a pit formed by the central portion of the wafer being ground. The wafer W1A includes a ring portion W1x. The shape of the ring part W1x is ring-like.

Falls der Wafer W1A verwendet wird, kann, indem die Dicke Th1 eingestellt wird, die Waferschale Tr1 mit dem darauf platzierten Wafer W1A am Schlitz SL1 des Waferträgers Cr1 fixiert werden, ohne Zwischenräume übrig zu lassen.If the wafer W1A is used, by adjusting the thickness Th1, the wafer tray Tr1 with the wafer W1A placed thereon can be fixed to the slot SL1 of the wafer carrier Cr1 without leaving any gaps.

Hier wird eine Beschreibung eines Vergleichsbeispiels gegeben, gegen das die erste bevorzugte Ausführungsform verglichen wird. Zunächst wird eine Beschreibung eines Vergleichsbeispiels (worauf im Folgenden auch als „Vergleichsbeispiel A“ verwiesen wird) zum Befördern des Wafers W1 unter Verwendung des Waferträgergehäuses Cs1 und des Waferträgers Cr1 gegeben.Here, a description is given of a comparative example against which the first preferred embodiment is compared. First, a description will be given of a comparative example (hereinafter also referred to as “Comparative Example A”) for conveying the wafer W1 using the wafer carrier case Cs1 and the wafer carrier Cr1.

Der Zustand, in dem der Schlitz SL1 des im Waferträgergehäuse Cs1 untergebrachten Waferträgers Cr1 den Wafer W1 direkt hält, wird hier im Folgenden auch als der „direkte Haltezustand“ bezeichnet.The state in which the slot SL1 of the wafer carrier Cr1 housed in the wafer carrier case Cs1 directly holds the wafer W1 is also referred to as the “direct holding state” hereinafter.

17 ist eine Querschnittsansicht des Waferträgergehäuses Cs1 in dem angebrachten Zustand, dem Unterbringungszustand und dem direkten Haltezustand. 18A und 18B sind jeweils eine Veranschaulichung, um Vergleichsbeispiel A zu beschreiben. 18A zeigt den Zustand, in dem die Waferhalterungen X1 den oberen Teil (die seitliche Oberfläche) des Wafers W1 jeweils direkt festhalten. 18B ist eine vergrößerte Ansicht, die den Zustand zeigt, in dem die Schlitze SL1 des Waferträgers Cr1 den Wafer W1 jeweils direkt festhalten. 17 14 is a cross-sectional view of the wafer carrier case Cs1 in the mounted state, the housed state, and the direct holding state. 18A and 18B are each an illustration to describe Comparative Example A. 18A 12 shows the state where the wafer holders X1 directly hold the top part (the side surface) of the wafer W1, respectively. 18B 14 is an enlarged view showing the state in which the slits SL1 of the wafer carrier Cr1 directly hold the wafer W1, respectively.

Bezug nehmend auf 17, 18A und 18B halten in der Struktur des Vergleichsbeispiels A die Waferhalterungen X1 den oberen Teil des Wafers W1 jeweils direkt fest. Das heißt, in der Struktur des Vergleichsbeispiels A wird der Wafer W1 durch die Waferhalterungen X1 festgehalten, und deshalb kann der Wafer W1 sehr wahrscheinlich brechen, wenn der W1 dünn ist.Referring to 17 , 18A and 18B For example, in the structure of Comparative Example A, the wafer holders X1 directly hold the top of the wafer W1, respectively. That is, in the structure of Comparative Example A, the wafer W1 is held by the wafer holders X1, and therefore the wafer W1 is likely to be broken when the W1 is thin.

Im Vergleichsbeispiel A ist ferner, wie in 18B gezeigt ist, der Wafer W1 nicht fest an dem Waferträger Cr1 fixiert. Dementsprechend weist die Struktur des Vergleichsbeispiels A ein Problem auf, dass der Wafer W1 aufgrund von Vibrationen, während der Wafer W1 befördert wird, sehr wahrscheinlich brechen kann.In Comparative Example A, as in 18B As shown, the wafer W1 is not firmly fixed to the wafer carrier Cr1. Accordingly, the structure of Comparative Example A has a problem that the wafer W1 is very likely to be broken due to vibration while the wafer W1 is being conveyed.

Als Nächstes wird eine Beschreibung eines Vergleichsbeispiels (worauf im Folgenden auch als „Vergleichsbeispiel B“ verwiesen wird) zum Befördern des Wafers W1 unter Verwendung eines Waferbehälters 40, um ein Auftreten von Brüchen des Wafers W1 zu verhindern, gegeben.Next, a description will be given of a comparative example (hereinafter also referred to as “Comparative Example B”) for conveying the wafer W1 using a wafer container 40 to prevent occurrence of breakage of the wafer W1.

19A und 19B und 20A und 20B sind jeweils eine Veranschaulichung, um die Struktur des Waferbehälters 40 gemäß Vergleichsbeispiel B zu beschreiben. 19A ist eine auseinandergezogene Ansicht des Waferbehälters 40. 19B ist eine Seitenansicht des Waferbehälters 40. 20A ist eine Draufsicht des Waferbehälters 40. 20B ist eine entlang einer Linie F1-F2 in 20A genommene Querschnittsansicht des Waferbehälters 40. 19A and 19B and 20A and 20B are each an illustration to describe the structure of the wafer container 40 according to Comparative Example B. FIG. 19A 12 is an exploded view of the wafer pod 40. 19B 12 is a side view of the wafer pod 40. 20A 12 is a plan view of the wafer pod 40. 20B is one along a line F1-F2 in 20A taken cross-sectional view of the wafer container 40.

Der Waferbehälter 40 beherbergt den Wafer W1 mit der parallel zur horizontalen Richtung gelegten Hauptoberfläche des Wafers W1. Konkret umfasst Bezug nehmend auf 19A und 19B und 20A und 20B, der Waferbehälter 40 einen Deckel 41 und ein Gehäuse 42. Wie in 20B gezeigt ist, ist in dem Zustand, in dem der Deckel 41 am Gehäuse 42 angebracht ist, der Wafer W1 zwischen zwei benachbarte Trennblätter 44 gelegt, die in einer Vielzahl von Trennblättern 44 enthalten sind. Die Vielzahl von Trennblättern 44 ist ferner zwischen zwei Stücken aus Schaumstoff 43 angeordnet.The wafer container 40 accommodates the wafer W1 with the main surface of the wafer W1 set parallel to the horizontal direction. Specifically, Referring to includes 19A and 19B and 20A and 20B , the wafer container 40 has a lid 41 and a housing 42. As in FIG 20B 1, in the state where the lid 41 is attached to the case 42, the wafer W1 is sandwiched between two adjacent partition sheets 44 included in a plurality of partition sheets 44. As shown in FIG. The plurality of separator sheets 44 are also sandwiched between two pieces of foam 43 .

In dieser Struktur des Vergleichsbeispiels B sind die Trennblätter 44 mit dem Chipbereich Rgc des Wafers W1 in Kontakt. Dementsprechend weist die Struktur des Vergleichsbeispiels B ein Problem auf, dass der Chipbereich Rgc des Wafers W1 von einer Anhaftung eines etwaigen Fremdobjekts, einer Verunreinigung, Brüchen und dergleichen sehr wahrscheinlich Schaden nehmen kann. Ferner weist die Struktur des Vergleichsbeispiels B ein Problem auf, dass sie einen Vorgang, bei dem der Wafer W1 aus dem Waferbehälter 40 herausgenommen wird, einen Vorgang, bei dem der Wafer W1 im Waferbehälter 40 untergebracht wird, und dergleichen erfordert.In this structure of Comparative Example B, the separator sheets 44 are in contact with the chip area Rgc of the wafer W1. Accordingly, the structure of the comparative example B has a problem that the chip region Rgc of the wafer W1 is very likely to be damaged by adhesion of any foreign object, contamination, cracks, and the like. Further, the structure of the comparative example B has a problem that it requires a process in which the wafer W1 is taken out from the wafer container 40, a process in which the wafer W1 is accommodated in the wafer container 40, and the like.

Um dies anzugehen bzw. zu beheben, hat der Waferbehälter 100 gemäß der ersten bevorzugten Ausführungsform die oben beschriebene Struktur. Somit kann der Waferbehälter 100 gemäß der ersten bevorzugten Ausführungsform die jeweiligen Probleme des Vergleichsbeispiels A und Vergleichsbeispiels B lösen.To address this, the wafer pod 100 according to the first preferred embodiment has the structure described above. Thus, the wafer container 100 according to the first preferred embodiment can solve the respective problems of the comparative example A and the comparative example B.

<Variante 1 der ersten bevorzugten Ausführungsform><Variation 1 of the First Preferred Embodiment>

In der ersten bevorzugten Ausführungsform ist der gesamte Abdeckteil 10 der Waferschale Tr1 der L-förmige Teil 10a. Im Folgenden wird die Struktur der Variante 1 auch als die „Struktur Ctm1“ bezeichnet. Die Struktur Ctm1 ist eine Struktur, in der ein Teil des Abdeckteils 10 in der Form von dem L-förmigen Teil 10a verschieden ist. Die Struktur Ctm1 wird auf die Waferschale Tr1 gemäß der ersten bevorzugten Ausführungsform angewendet.In the first preferred embodiment, the entire cover part 10 of the wafer tray Tr1 is the L-shaped part 10a. In the following, the structure of variant 1 is also referred to as the “Ctm1 structure”. The structure Ctm1 is a structure in which a part of the cover part 10 is different in shape from the L-shaped part 10a. The structure Ctm1 is applied to the wafer tray Tr1 according to the first preferred embodiment.

14A und 14B sind jeweils eine Veranschaulichung, um die Struktur Ctm1 gemäß der Variante 1 der ersten bevorzugten Ausführungsform zu beschreiben. 14A zeigt den Zustand, in dem der Wafer W1 nicht auf der Waferschale Tr1 platziert ist. 14B zeigt den Zustand, in dem der Wafer W1 auf der Waferschale Tr1 platziert ist. Man beachte, dass als ein Beispiel die Dicke des Wafers W1, der in Variante 1 genutzt wird, kleiner als die Dicke des in 8A und 8B gezeigten Wafers W1 ist. 14A and 14B are each an illustration to describe the Ctm1 structure according to variant 1 of the first preferred embodiment. 14A shows the state where the wafer W1 is not placed on the wafer tray Tr1. 14B shows the state where the wafer W1 is placed on the wafer tray Tr1. Note that, as an example, the thickness of the wafer W1 used in variant 1 is smaller than the thickness of the in 8A and 8B shown wafer W1.

Bezug nehmend auf 14A und 14B schließt in der Struktur Ctm1 der Abdeckteil 10 einen U-förmigen Teil 10b ein. Die Form des Querschnitts des U-förmigen Teils 10b ist U-förmig. In der Waferschale Tr1 im platzierten Zustand bedeckt, wie in 14B gezeigt ist, der U-förmige Teil 10b die seitliche Oberfläche W1s des Wafers W1 und die obere Oberfläche auf der Seite der seitlichen Oberfläche W1s des Wafers W1. Der U-förmige Teil 10b ist an zum Beispiel dem ringartigen Abdeckteil 10 vorgesehen, wobei jeder der Bereiche Rg1, Rg2 in 3 dargestellt ist. Das heißt, der Abdeckteil 10 umfasst zwei U-förmige Teile 10b. In der Struktur, in der der U-förmige Teil 10b bei jedem der Bereiche Rg1, Rg2 vorgesehen ist, ist an dem von den Bereichen Rg1, Rg2 verschiedenen Bereich im Abdeckteil 10 der L-förmige Teil 10a vorgesehen. Das heißt, der Abdeckteil 10 umfasst eine Vielzahl L-förmiger Teile 10a und zwei U-förmige Teile 10b.Referring to 14A and 14B in the structure Ctm1, the cover part 10 includes a U-shaped part 10b. The shape of the cross section of the U-shaped part 10b is U-shaped. Covered in the wafer tray Tr1 in the placed state, as in 14B As shown, the U-shaped part 10b covers the side surface W1s of the wafer W1 and the top surface on the side surface W1s of the wafer W1. The U-shaped part 10b is provided on, for example, the ring-like cover part 10, with each of the regions Rg1, Rg2 in 3 is shown. That is, the cover part 10 includes two U-shaped parts 10b. In the structure in which the U-shaped part 10b is provided at each of the regions Rg1, Rg2, at the region other than the regions Rg1, Rg2 in the cover part 10, the L-shaped part 10a is provided. That is, the cover part 10 includes a plurality of L-shaped parts 10a and two U-shaped parts 10b.

Man beachte, dass die Anzahl der U-förmigen Teile 10b, die im Abdeckteil 10 enthalten sind, nicht auf zwei beschränkt ist und eins oder drei oder mehr betragen kann. Ferner können die Bereiche, wo die U-förmigen Teile 10b vorgesehen sind, die von den Bereichen Rg1, Rg2 verschiedenen Bereiche sein.Note that the number of the U-shaped parts 10b included in the cover part 10 is not limited to two and may be one or three or more. Furthermore, the areas where the U-shaped parts 10b are provided, the areas other than the areas Rg1, Rg2.

Im Folgenden wird die Waferschale Tr1 im platzierten Zustand in der Struktur Ctm1 ebenfalls als die „bestückte Schale Tr1a“ bezeichnet. Ferner wird im Folgenden in der Struktur Ctm1 der Zustand, in dem die bestückte Schale Tr1a durch den Schlitz SL1 des Waferträgers Cr1 gehalten wird, auch als der „Zustand mit gehaltener Schale“ bezeichnet.In the following, the wafer tray Tr1 in the placed state in the structure Ctm1 is also referred to as the “loaded tray Tr1a”. Further, hereinafter in the structure Ctm1, the state in which the loaded tray Tr1a is held by the slot SL1 of the wafer carrier Cr1 is also referred to as the “tray held state”.

15 zeigt den Zustand mit gehaltener Schale in der Struktur Ctm1 gemäß Variante 1 der ersten bevorzugten Ausführungsform. Man beachte, dass zum Zweck eines Vergleichs gegen die Struktur Ctm1 15 auch den Zustand zeigt, in dem der Wafer W1 durch den Schlitz SL1 direkt gehalten wird. In dem in 15 dargestellten Zustand mit gehaltener Schale ist der Abdeckteil 10 (der U-förmige Teil 10b) der bestückten Schale Tr1a in den Schlitz SL1 des Waferträgers Cr1 gesetzt, ohne Zwischenräume übrig zu lassen. 15 Fig. 12 shows the shell held state in the structure Ctm1 according to variant 1 of the first preferred embodiment. Note that for the purpose of comparison against the structure Ctm1 15 also shows the state where the wafer W1 is directly held by the slot SL1. in the in 15 In the tray-held state shown, the cover portion 10 (the U-shaped portion 10b) of the loaded tray Tr1a is fitted into the slot SL1 of the wafer carrier Cr1 without leaving any gaps.

Somit ist die bestückte Schale Tr1a in der Struktur Ctm1 sicher an dem Waferträger Cr1 fixiert. Die U-förmigen Teile 10b bedecken ferner die obere Oberfläche auf der Seite der seitlichen Oberfläche W1s des Wafers W1 (siehe 14B). Dementsprechend ist in dem Zustand mit gehaltener Schale der Randbereich Rge des Wafers W1 mit dem mit Schlitzen strukturierten Teil Cr1s nicht in Kontakt. Das heißt, im Zustand mit gehaltener Schale ist der Randbereich Rge des Wafers W1 durch den Abdeckteil 10 (die U-förmigen Teile 10b) geschützt.Thus, the populated tray Tr1a in the structure Ctm1 is securely fixed to the wafer carrier Cr1. The U-shaped parts 10b also cover the upper surface on the side surface W1s side of the wafer W1 (see FIG 14B ). Accordingly, in the tray-held state, the peripheral portion Rge of the wafer W1 is not in contact with the slit-patterned part Cr1s. That is, in the tray-held state, the peripheral portion Rge of the wafer W1 is protected by the cover part 10 (the U-shaped parts 10b).

Wie oben beschrieben wurde, kann gemäß Variante 1 auch in dem in 15 dargestellten Zustand mit gehaltener Schale, in dem der Wafer W1 mit einer noch geringeren Dicke verwendet wird, der Randbereich Rge des Wafers W1 sicher geschützt werden. Dementsprechend kann ein Auftreten von Brüchen des Wafers W1 unterdrückt werden. Die Struktur der U-förmigen Teile 10b kann überdies ein Auftreten eines Verzugs des Wafers W1 unterdrücken.As described above, according to variant 1, in 15 In the illustrated tray-held state in which the wafer W1 is used with an even smaller thickness, the edge portion Rge of the wafer W1 can be securely protected. Accordingly, occurrence of cracks of the wafer W1 can be suppressed. Moreover, the structure of the U-shaped parts 10b can suppress an occurrence of warpage of the wafer W1.

Man beachte, dass in Variante 1, obgleich beschrieben ist, dass der Abdeckteil 10 die L-förmigen Teile 10a und die U-förmigen Teile 10b umfasst, die vorliegende Erfindung nicht darauf beschränkt ist. Der Abdeckteil 10 kann eine Struktur aufweisen, die zum Beispiel nur den U-förmigen Teil 10b umfasst. In dieser Struktur ist der U-förmige Teil 10b zum Beispiel in der Waferschale Tr1 über den gesamten Abschnitt vorgesehen, der in den Schlitz SL1 des Waferträgers Cr1, dargestellt in 2, eingesetzt wird.Note that in variant 1, although it is described that the cover part 10 includes the L-shaped parts 10a and the U-shaped parts 10b, the present invention is not limited thereto. The cover part 10 may have a structure including only the U-shaped part 10b, for example. In this structure, the U-shaped part 10b is provided, for example, in the wafer tray Tr1 over the entire portion that fits into the slot SL1 of the wafer carrier Cr1 shown in FIG 2 , is used.

<Variante 2 der ersten bevorzugten Ausführungsform><Variation 2 of the First Preferred Embodiment>

Im Folgenden wird die Struktur der Variante 2 auch als die „Struktur Ctm2“ bezeichnet. Die Struktur Ctm2 ist die Struktur, in der die Größe des Griffs 21 größer als diejenige in der ersten bevorzugten Ausführungsform ist.In the following, the structure of variant 2 is also referred to as the “Ctm2 structure”. The structure Ctm2 is the structure in which the size of the grip 21 is larger than that in the first preferred embodiment.

16 ist eine Draufsicht, die die Waferschale Tr1 mit der Struktur Ctm2 gemäß Variante 2 der ersten bevorzugten Ausführungsform zeigt. Bezug nehmend auf 16 ist die Größe der Griffe 21a, 21b der Waferschale Tr1 mit der Struktur Ctm2 größer als die Größe der Griffe 21a, 21b gemäß der ersten bevorzugten Ausführungsform. Konkret erstrecken sich die Griffe 21a, 21b der Waferschale Tr1 mit der Struktur Ctm2 zum oberen Ende des Waferträgers Cr1, der in 2 dargestellt ist. 16 12 is a plan view showing the wafer tray Tr1 having the structure Ctm2 according to variant 2 of the first preferred embodiment. Referring to 16 For example, the size of the handles 21a, 21b of the wafer tray Tr1 having the structure Ctm2 is larger than the size of the handles 21a, 21b according to the first preferred embodiment. Concretely, the handles 21a, 21b of the wafer tray Tr1 having the structure Ctm2 extend to the upper end of the wafer carrier Cr1 shown in FIG 2 is shown.

Wie oben beschrieben wurde, ist in Variante 2, da die Größe der Griffe 21a, 21b groß ist, die Fläche in den Griffen 21a, 21b (die Waferschale Tr1), die dafür vorgesehen ist, dass der Bediener sie mit seinen Händen greift, groß. Dementsprechend zeigt die Waferschale Tr1 mit der Struktur Ctm2 den Effekt einer ausgezeichneten Handhabbarkeit.As described above, in variant 2, since the size of the grips 21a, 21b is large, the area in the grips 21a, 21b (the wafer tray Tr1) intended for the operator to grip with his hands is large . Accordingly, the wafer tray Tr1 having the structure Ctm2 exhibits the effect of excellent handleability.

Beispielsweise kann der auf der Waferschale Tr1 gemäß der ersten bevorzugten Ausführungsform platzierte Wafer W1 zum Beispiel der Wafer W1 sein, der wie in 14A gezeigt eine geringe Dicke aufweist.For example, the wafer W1 placed on the wafer tray Tr1 according to the first preferred embodiment may be, for example, the wafer W1 placed as shown in FIG 14A shown has a small thickness.

Claims (8)

Waferbehälter, umfassend: eine Waferschale (Tr1), die einen Wafer (W1) hält; einen Waferträger (Cr1), der einen Schlitz (SL1) enthält, der die Waferschale (Tr1) hält; und ein Waferträgergehäuse (Cs1), das den Waferträger (Cr1) beherbergt, wobei die Waferschale (Tr1) einen Abdeckteil (10) umfasst, der eine seitliche Oberfläche (W1s) des Wafers (W1) bedeckt, das Waferträgergehäuse (Cs1) ein erstes Gehäuse (Cs1a) als einen Deckel und ein zweites Gehäuse (Cs1b) umfasst, das das erste Gehäuse (Cs1a) trägt, das erste Gehäuse (Cs1a) mit einer Waferhalterung (X1) versehen ist, und die Waferhalterung (X1) einen Teil der Waferschale (Tr1), die den Wafer (W1) hält, festhält, so dass die Waferschale (Tr1) über den Waferträger (Cr1) am zweiten Gehäuse (Cs1b) fixiert ist, wobei der Wafer (W1) einen Chipbereich (Rgc) umfasst, wo ein Halbleiterelement ausgebildet ist, eine Anflachung (V1) an der Waferschale (Tr1) ausgebildet ist und die Anflachung (V1) an der Waferschale (Tr1) ausgebildet ist, um einen Kontakt zwischen der Waferschale (Tr1) und dem Chipbereich (Rgc) zu vermeiden.A wafer container comprising: a wafer tray (Tr1) holding a wafer (W1); a wafer carrier (Cr1) including a slot (SL1) holding the wafer tray (Tr1); and a wafer carrier case (Cs1) accommodating the wafer carrier (Cr1), the wafer tray (Tr1) comprising a cover part (10) covering a side surface (W1s) of the wafer (W1), the wafer carrier case (Cs1) a first case (Cs1a) as a lid and a second housing (Cs1b) supporting the first housing (Cs1a), the first housing (Cs1a) is provided with a wafer holder (X1), and the wafer holder (X1) includes a part of the wafer tray ( Tr1) that holds the wafer (W1), so that the wafer tray (Tr1) is fixed to the second housing (Cs1b) via the wafer carrier (Cr1), the wafer (W1) comprising a chip area (Rgc) where a Semiconductor element is formed, a flat (V1) on the wafer tray (Tr1) is formed and the flat (V1) on the wafer tray (Tr1). is formed to avoid contact between the wafer tray (Tr1) and the chip area (Rgc). Waferbehälter, umfassend: eine Waferschale (Tr1), die einen Wafer (W1) hält; einen Waferträger (Cr1), der einen Schlitz (SL1) enthält, der die Waferschale (Tr1) hält; und ein Waferträgergehäuse (Cs1), das den Waferträger (Cr1) beherbergt, wobei die Waferschale (Tr1) einen Abdeckteil (10) umfasst, der eine seitliche Oberfläche (W1s) des Wafers (W1) bedeckt, das Waferträgergehäuse (Cs1) ein erstes Gehäuse (Cs1a) als einen Deckel und ein zweites Gehäuse (Cs1b) umfasst, das das erste Gehäuse (Cs1a) trägt, das erste Gehäuse (Cs1a) mit einer Waferhalterung (X1) versehen ist, und die Waferhalterung (X1) einen Teil der Waferschale (Tr1), die den Wafer (W1) hält, festhält, so dass die Waferschale (Tr1) über den Waferträger (Cr1) am zweiten Gehäuse (Cs1b) fixiert ist, wobei der Abdeckteil (10) der Waferschale (Tr1) einen U-förmigen Teil (10b) umfasst, dessen Querschnitt U-förmig ist.Wafer container comprising: a wafer tray (Tr1) holding a wafer (W1); a wafer carrier (Cr1) including a slot (SL1) holding the wafer tray (Tr1); and a wafer carrier housing (Cs1) housing the wafer carrier (Cr1), wherein the wafer tray (Tr1) comprises a cover part (10) covering a side surface (W1s) of the wafer (W1), the wafer carrier housing (Cs1) comprises a first housing (Cs1a) as a lid and a second housing (Cs1b) supporting the first housing (Cs1a), the first housing (Cs1a) is provided with a wafer holder (X1), and the wafer holder (X1) holds part of the wafer tray (Tr1) holding the wafer (W1), so that the wafer tray (Tr1) is fixed to the second housing (Cs1b) via the wafer carrier (Cr1), wherein the cover part (10) of the wafer tray (Tr1) comprises a U-shaped part (10b) whose cross section is U-shaped. Waferbehälter nach Anspruch 1 oder 2, wobei die Waferhalterung (X1) den Abdeckteil (10), der der Teil der Waferschale (Tr1) ist, festhält.wafer container after claim 1 or 2 , wherein the wafer holder (X1) holds the cover part (10) which is the part of the wafer tray (Tr1). Waferbehälter nach Anspruch 2 oder Anspruch 3 insofern von Anspruch 2 abhängig, wobei der Wafer (W1) einen Chipbereich (Rgc) umfasst, wo ein Halbleiterelement ausgebildet ist, eine Anflachung (V1) an der Waferschale (Tr1) ausgebildet ist und die Anflachung (V1) an der Waferschale (Tr1) ausgebildet ist, um einen Kontakt zwischen der Waferschale (Tr1) und dem Chipbereich (Rgc) zu vermeiden.wafer container after claim 2 or claim 3 insofar as claim 2 dependent, wherein the wafer (W1) comprises a chip region (Rgc) where a semiconductor element is formed, a flat (V1) is formed on the wafer tray (Tr1), and the flat (V1) is formed on the wafer tray (Tr1) to to avoid contact between the wafer tray (Tr1) and the chip area (Rgc). Waferbehälter nach einem der Ansprüche 1 bis 4, wobei der Abdeckteil (10) der Waferschale (Tr1) ein L-förmiger Teil (10a) ist, dessen Querschnitt L-förmig ist.Wafer container according to one of Claims 1 until 4 wherein the cover part (10) of the wafer tray (Tr1) is an L-shaped part (10a) whose cross section is L-shaped. Waferbehälter nach Anspruch 1 oder nach einem der Ansprüche 3 bis 5 insofern von Anspruch 1 abhängig, wobei der Abdeckteil (10) der Waferschale (Tr1) einen U-förmigen Teil (10b) umfasst, dessen Querschnitt U-förmig ist.wafer container after claim 1 or after one of the claims 3 until 5 insofar as claim 1 dependent, wherein the cover part (10) of the wafer tray (Tr1) comprises a U-shaped part (10b) whose cross section is U-shaped. Waferbehälter nach einem der Ansprüche 1 bis 6, wobei die Waferschale (Tr1) einen Griff (21, 21a, 21b, 21c) umfasst.Wafer container according to one of Claims 1 until 6 , wherein the wafer tray (Tr1) comprises a handle (21, 21a, 21b, 21c). Waferbehälter nach einem der Ansprüche 1 bis 7, wobei die Waferschale (Tr1) mittels Metall oder leitfähigen Harzes gestaltet ist.Wafer container according to one of Claims 1 until 7 , wherein the wafer tray (Tr1) is formed by metal or conductive resin.
DE102018214068.5A 2017-11-10 2018-08-21 wafer container Active DE102018214068B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017217337A JP6877317B2 (en) 2017-11-10 2017-11-10 Wafer container
JP2017-217337 2017-11-10

Publications (2)

Publication Number Publication Date
DE102018214068A1 DE102018214068A1 (en) 2019-05-16
DE102018214068B4 true DE102018214068B4 (en) 2022-10-20

Family

ID=66335857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018214068.5A Active DE102018214068B4 (en) 2017-11-10 2018-08-21 wafer container

Country Status (3)

Country Link
JP (1) JP6877317B2 (en)
CN (1) CN109768006A (en)
DE (1) DE102018214068B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113562309B (en) * 2021-09-27 2021-12-14 徐州和润电子材料有限公司 Silicon wafer lossless storage device for manufacturing communication electronic product

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226249U (en) 1988-08-09 1990-02-21
JP2012164748A (en) 2011-02-04 2012-08-30 Shin Etsu Polymer Co Ltd Wafer protection jig and wafer handling method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879483A (en) 1988-06-03 1989-11-07 Century Electric, Inc. Molded multi-part generator fan
JPH02312259A (en) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp Semiconductor wafer inspection jig
US5657879A (en) * 1996-02-05 1997-08-19 Seh America, Inc. Combination wafer carrier and storage device
JPH118294A (en) * 1997-06-18 1999-01-12 Seiko Epson Corp Wafer carrier
JP2002270683A (en) * 2001-03-13 2002-09-20 Sony Corp Magazine case for semiconductor wafer
JP4296296B2 (en) * 2001-04-01 2009-07-15 インテグリス・インコーポレーテッド Thin wafer insert
JP4003882B2 (en) * 2003-09-26 2007-11-07 シャープ株式会社 Substrate transfer system
JP5025962B2 (en) * 2006-02-15 2012-09-12 ミライアル株式会社 Thin plate storage container
KR101395467B1 (en) * 2006-06-13 2014-05-14 엔테그리스, 아이엔씨. Reusable resilient cushion for wafer container
JP4999597B2 (en) * 2007-08-08 2012-08-15 ミライアル株式会社 Single wafer type wafer case
EP2837024B1 (en) * 2012-04-09 2020-06-17 Entegris, Inc. Wafer shipper

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226249U (en) 1988-08-09 1990-02-21
JP2012164748A (en) 2011-02-04 2012-08-30 Shin Etsu Polymer Co Ltd Wafer protection jig and wafer handling method

Also Published As

Publication number Publication date
JP6877317B2 (en) 2021-05-26
DE102018214068A1 (en) 2019-05-16
CN109768006A (en) 2019-05-17
JP2019087706A (en) 2019-06-06

Similar Documents

Publication Publication Date Title
DE19781572C2 (en) Substrate support device and substrate carrier for a substrate housing
DE102015107698B4 (en) BOND-CHUCK, BONDING METHOD AND TOOL WITH BOND-CHUCK
DE112010005511B4 (en) Substrate storage container with movable support structures
DE102012220161B4 (en) Processing method for a wafer having a tapered portion along the outer periphery thereof
DE102017223555A1 (en) Manufacturing process for a semiconductor package
DE102017220047A1 (en) CUTTING TABLE FOR A PACKAGING SUBSTRATE
DE2931449A1 (en) LINE FRAME AND SEMICONDUCTOR DEVICE USING THE SAME
DE112007002404T5 (en) Method for holding a silicon wafer, heat treatment jig and heat-treated wafer
DE102018214068B4 (en) wafer container
DE102019211426A1 (en) Training device for a protective element
DE102017213961A1 (en) REMOVAL PROCEDURE AND REMOVAL DEVICE
EP1783831B1 (en) Assembly of power semiconductor modules and device for positioning and method for surface treatment of said power semiconductor modules
DE102013208835A1 (en) Adhesive tape fixing method
DE10101090B4 (en) Method of cutting CSP substrates
DE3234744C2 (en) Device for holding a plurality of semiconductor wafers, each provided with integrated circuits, when making contact with strip conductors formed on a film-shaped substrate
DE102019212796A1 (en) Wafer boat
DE112017003210T5 (en) Workpiece loader for a wet processing system
DE112007002287B4 (en) Method and fixture for holding a silicon wafer
DE19907295C1 (en) Electronic and/or optical component mounting method for rear side of flexible printed circuit board has molded material used for encasing components on front side of circuit board before inversion of latter
EP2338320B1 (en) Protective cover for a flexible printed circuit board
DE102020210750B4 (en) METHOD FOR REMOVING A CARRIER PLATE
DE102020211449B4 (en) Machining device for machining a workpiece
EP0525279B1 (en) Apparatus for transporting substrates
DE102017101591A1 (en) wafer cassette
DE112011100388T5 (en) Method and apparatus for transferring chips from a wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final