-
Stand der Technik
-
Die Erfindung betrifft ein Verfahren zur Herstellung von dünnen MEMS Chips auf SOI Substrat und ein mikromechanisches Bauelement.
-
In
DE102009002485 wird ein Verfahren gezeigt wie dünne MEMS-Chips hergestellt werden können. Dabei wird gezeigt wie besonders dünne Kappen auf ein vorhandenes MEMS-Substrat aufgebracht werden können.
-
In
DE000010350036B4 wird ein Verfahren beschrieben mit dem sehr dünne Chips ohne Rückdünnen erzeugt werden können. Dazu werden in einem Substrat vergrabenen Kavernen angelegt. Auf das Substrat werden Halbleiterbauelemente erzeugt. Mit einer Trennätzung werden Gräben bis zu den vergrabenen Hohlräumen erzeugt und damit werden die jetzt sehr dünnen Halbleiterbauelemente vereinzelt. Meist werden Hohlräume derart angeordnet, dass nach dem Anlegen der Trenngräben die Chips noch von einem kleinen Steg gehalten werden. Werden die Chips vom Substrat ab gepickt wird dieser Steg mechanisch gebrochen. Das Anlegen der vergrabenen Hohlräume ist sehr aufwendig und teuer. Aufgrund der Hohlräume ergeben sich auf für die Prozessführung Einschränkungen bezüglich der Stabilität und der thermischen Ankopplung. Zusätzlich ist dieses Verfahren nicht für MEMS-Sensoren mit empfindlichen freistehenden MEMS-Strukturen (Beschleunigungs- und Drehratensensoren) geeignet, da beim Abreißen der kleinen Stege Vibrationen im MEMS-Bauelement entstehen, die die beweglichen Strukturen des MEMS-Bauelements zerstören können.
-
Alternativ dazu wurden zur Herstellung dünnen Halbleiterbauelement Verfahren weiter entwickelt bei denen im Wesentlichen das Substrat von hinten so weit abgeschliffen wird bis nur noch sehr dünnen Wafer vorliegen. Auch derartige Verfahren sind natürlich sehr aufwendig, haben aber der wesentliche Vorteil, dass das Halbleitersubstrat und der Halbleiterherstellungsprozess nicht verändert werden muss.
-
Zur Herstellung von dünnen MEMS-Bauelementen wie Beschleunigungssensoren oder Drehratensensoren ist ein derartiger Prozess nicht geeignet. Beim Schleifen des Substrats werden Vibrationen in das Substrat eingekoppelt, die die frei beweglichen Strukturen der MEMS-Sensoren brechen lassen. Weiter entsteht beim Schleifen der Substrate während des Abtrags ein großer Druck auf das Substrat. Die MEMS-Bauelemente haben einen Hohlraum in dem die freigestellten MEMS-Strukturen liegen. Dieser Hohlraum würde durch den anliegenden Druck zusammengequetscht und die MEMS-Strukturen werden dadurch zerstört. Selbst wenn die Dicke noch so dick gewählt wird, dass der Hohlraum im Schleifprozess nicht vollständig zusammengequetscht würde, wird der Hohlraum eingebogen und der Schleifprozess wäre nicht in der Lage eine ebene Oberfläche zu erzeugen.
-
Prozesse ohne mechanischen Abtrag wie Nassätzen oder Plasmaätzen scheiden als Alternativen aus, da sie über den Wafer eine starke inhomogene Abtragsrate habe und daher nicht dazu geeignet sind sehr dünne Chips mit genau definierter Dicke herzustellen.
-
Aufgabe
-
Es ist die Aufgabe der Erfindung ein Herstellungsverfahren für sehr dünne MEMS-Chips mit einer Kaverne zu schaffen, sowie ein dünnes mikromechanisches Bauelement.
-
Vorteile der Erfindung
-
Die Erfindung betrifft ein Verfahren zur Herstellung von dünnen MEMS Chips auf SOI Substrat mit den Schritten:
- (A) Bereitstellen eines SOI Substrats mit einer Siliziumschicht an einer Vorderseite und mit einer Oxidzwischenschicht,
- (B) Erzeugen einer Schichtstruktur auf der Vorderseite des SOI Substrats und Herstellen einer MEMS Struktur aus dieser Schichtstruktur,
- (C) Verkappen der MEMS Struktur und Erzeugen einer Kaverne, und
- (D) Ätzen einer Rückseite des SOI Substrats bis zur Oxidzwischenschicht.
-
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Herstellungsverfahrens sieht vor, dass im Schritt (C) die MEMS Struktur mit einem Kappenwafer verkappt wird und nachfolgend in einem Schritt (C1) eine Rückseite des Kappenwafers mit einem Schleifprozess bearbeitet wird, wodurch der Kappenwafer abgedünnt wird, wobei der Schritt (C1) vor dem Schritt (D) erfolgt.
-
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Herstellungsverfahrens sieht vor, dass im Schritt (C) die MEMS Struktur mit einem weiteren SOI Substrat mit einer weiteren Oxidzwischenschicht verkappt wird und nachfolgend in einem Schritt (C2) eine Rückseite des weiteren SOI Substrats bis zur weiteren Oxidzwischenschicht geätzt wird.
-
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Herstellungsverfahrens sieht vor, dass im Schritt (C) die MEMS Struktur verkappt wird, indem
- - auf die MEMS Struktur eine weitere Oxidschicht und eine abschließende Polysiliziumschicht abgeschieden werden,
- - in die abschließende Polysiliziumschicht Ätzzugänge geätzt werden,
- - durch die Ätzzugänge die weitere Oxidschicht geätzt wird und eine freigestellte MEMS Struktur erzeugt wird und
- - die Ätzzugänge durch eine Abscheidung einer weiteren Schicht oder durch Zuschmelzen verschlossen werden.
-
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Herstellungsverfahrens sieht vor, dass im Schritt (A) ein SOI Substrat mit einer Polysiliziumschicht an der Vorderseite bereitgestellt wird.
-
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Herstellungsverfahrens sieht vor, dass im Schritt (A) ein SOI Substrat mit einer ersten strukturierten Oxidschicht als Oxidzwischenschicht bereitgestellt wird.
-
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Herstellungsverfahrens sieht vor, dass im Schritt (A) ein SOI Substrat mit einer mehrschichtigen Oxidzwischenschicht, insbesondere mit einer ersten strukturierten Oxidschicht und einer weiteren dünnen Oxidschicht, bereitgestellt wird.
-
Es wird vorgeschlagen ein SOI-Substrat als Grundsubstrat für den MEMS-Prozess zu verwenden. Auf dem neuen MEMS-Substrat wird eine MEMS-Struktur aufgebracht und verkappt. Das Substratmaterial wird bis zur Oxidschicht des SOI-Materials abgetragen, die Oxidschicht dient als Stoppschicht. Als abtragendes Verfahren wird ein nicht mechanischer Abtrag vorgeschlagen, zumindest für die letzten ca. 100 µm. Es entstehen damit keine Schwingungen, die die freistehenden MEMS-Elemente zerstören könnten und auch während dem Abtrag wird die Kaverne nicht eingedrückt. Den Nachteil, dass die Abtragsrate beim Verfahren wie Plasmaätzen oder Ätzen in einem Ätzgas oder Nassätzen eine große Streuung haben wird dadurch umgangen, dass die Oxidschicht des SOI-Substrats als Stoppschicht für den Ätzprozess fungiert.
-
Weiter wird vorgeschlagen ein SOI-Material mit strukturierter oder teilstrukturierte Oxidzwischenschicht zu verwenden. Mit dem Rückdünnen des Substrats können unter Verwendung der strukturierten SOI-Zwischenschicht mit dem Rückdünnen des Substrats auch gleichzeitig die Bauelemente vereinzelt werden.
-
Vorteilhaft können mit dem erfindungsgemäßen Verfahren sehr dünne MEMS-Elemente mit Kaverne oder auch empfindlichen beweglichen Strukturen hergestellt werden. Es können viel dünnere MEMS-Chips als bisher hergestellt werden.
-
Das Verfahren ist relative einfach und kostengünstig. Die Dicke der Bauteile ist sehr gut definiert und die Dickenschwankung ist gering. Das Verfahren ist unempfindlich auf Prozess-Schwankungen (z.B. Ätzraten). Das Verfahren verursacht keine mechanischen Schwingungen, die die MEMS-Bauteile zerstören könnten.
-
Das Verfahren erlaubt auch gleichzeitig eine Vereinzelung der Chips. Das Vereinzeln der Chips erlaubt viel kleinere Abstände zwischen den Bauelementen als bisher. Dünne MEMS-Chips sind flächenmäßig auch sehr klein geplant. Der Raum zwischen den Chips macht einen immer weiter steigenden Anteil der Waferfläche aus. Kann der Abstand zwischen den Chips reduziert werden, können die Herstellungskosten drastisch reduziert werden.
-
Das Vereinzeln der Chips mit einem Ätzverfahren wie Plasmaätzen erzeugt einen sehr defektfreien und rissfreien Chiprand. Risse am Waferand können Stress im Chip erzeugen und zu einer Verstimmung der MEMS-Strukturen führen. Dieser Effekt kann mit der neuer Vereinzelungsmethode vermieden werden. Die Chips sind dadurch in der Weiterverarbeitung robuster.
-
Die Erfindung betrifft auch ein mikromechanisches Bauelement mit einem Substrat, einer MEMS-Schichtstruktur mit einer MEMS-Struktur in einer Kaverne und einem Kappenelement, wobei die MEMS-Struktur und deren Kaverne durch das darunter liegende Substrat und das darüber liegende Kappenelement eingeschlossen sind, wobei das Substrat aus polykristallinem Silizium besteht. Ein Substrat aus Polysilizium ermöglicht es vorteilhaft ein mikromechanisches Bauelement mit besonders geringen mechanischen Spannungen zu schaffen. Vorteilhaft ist das mikromechanische Bauelement im Vergleich zu bisher bekannten oberflächen-mikromechanisch hergestellten Bauelementen sehr dünn.
-
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen mikromechanischen Bauelements sieht vor, dass das Kappenelement aus polykristallinem Silizium besteht.
-
Figurenliste
-
- Die 1 A und B zeigen das Bereitstellen eines SOI Substrats und das Herstellen einer MEMS Struktur auf dem SOI Substrat.
- 2 zeigt das Verkappen der MEMS Struktur mit einem Kappenwafer.
- Die 3 A und B zeigen das Abdünnen des Kappenwafers und das Freiätzen der Kontaktbereiche auf dem MEMS-Element und Aufbringen einer Trägerfolie oder eines Trägerwafers.
- Die 4 A und B zeigen das Ätzen einer Rückseite des SOI Substrats und Einbringen von Vereinzelungsgräben.
- Die 5 A bis D zeigen das Herstellen eines SOI Substrats mit Polysiliziumschicht mit vorher strukturierter Oxidschicht und das Herstellen einer MEMS Struktur auf diesem SOI Substrat.
- Die 6 A bis C zeigen das Verkappen der MEMS Struktur mit einer Schichtabscheidung.
- Die 7 A bis D zeigen das Freistellen einer MEMS Struktur und Wiederverschließen einer Verkappung durch Schichtabscheidung.
- Die 8 A bis C zeigen das Ätzen einer Rückseite eines SOI Substrats mit strukturierter Opferschicht.
- Die 9 A bis C zeigen das Vereinzeln von MEMS mittels Trench-Ätzen.
- 10 zeigt schematisch das erfindungsgemäße Verfahren zur Herstellung von dünnen MEMS Chips auf SOI Substrat.
-
Beschreibung
-
Erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung von dünnen MEMS Chips auf SOI Substrat
-
Auf einem SOI-Wafer 1 wird mit bekannten Herstellungsverfahren eine MEMS-Struktur 2 erzeugt. Dazu wird an einer Vorderseite 101 des SOI Wafers, also auf der Siliziumschicht 110 eine Schichtstruktur erzeugt, aus der die MEMS Struktur 2 hergestellt wird. Der Wafer wird mit einem Kappenwafer 3 verschlossen. Der Kappenwafer kann, während der SOI-Wafer noch ungedünnt ist, mit einem Schleifprozess abgetragen werden (3 A). Optional werden Kontaktflächen freigestellt oder erzeugt (3 A). Der Wafer wird mit der Kappenseite auf einen Trägerwafer oder eine Trägerfolie 4 aufgebracht (3 B). Eine Rückseite 102 des SOI-Substrats 1 wird mit einem Ätzverfahren bis zur Oxidzwischenschicht 5 heruntergeätzt (4 A). Optional kann die Oxidschicht entfernt werden (9 B). Vorteilhafter weise kann der Wafer mit einem klassischer Vereinzelungsprogress wie ein Sägeprozess vereinzelt werden, indem Vereinzelungsgräben 6 eingebracht werden noch während der Wafer auf dem Trägerwafer oder der Trägerfolie gehalten wird (4 B).
-
Zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens mit einem Kappensubstrat als SOI-Wafer
-
Wie das Substratmaterial des MEMS kann auch das Kappensubstrat aus einem SOI-Wafer gebildet werden, und das Rückdünnen der Kappe kann mit einem Naßätzverfahren oder einem Plasmaätzverfahren mit Stopp auf der Zwischenoxidschicht des Kappen-SOI-Wafers ausgeführt werden (hier nicht bildlich gezeigt).
-
Drittes Ausführungsbeispiel des erfindungsgemäßen Verfahrens mit einer Schichtabscheidung zur Verkappung
-
Es ist besonders günstig, wenn als Verkappungsverfahren für das MEMS-Element eine Schichtabscheidung verwendet wird. Insbesondere günstig ist eine Polysiliziumabscheidung. Die Freistellung der MEMS-Elemente wird meist mit einer Opferschichtätzung mit gasförmigem HF vorgenommen. Daher kann vor der Opferschichtätzung auf die letzte MEMS-Schicht eine weitere Oxidschicht
7 und eine abschließende Polysiliziumschicht
8 abgeschieden werden (
6 A bis
C). Über in die abschließende Polysiliziumschicht
8 hineingeätzte Zugänge
9 kann dann die weitere Oxidschicht
7 entfernt und es können freigestellte MEMS-Strukturen
10 geschaffen werden. Die Ätzzugänge können über eine weitere Schichtabscheidung
11 oder über ein thermisches Zuschmelzen der Ätzzugänge (z.B.
DE102014202801A1 ) verschlossen werden. Danach können elektrische Kontakte
12 zur MEMS-Struktur hergestellt werden (
7 A bis
D). Günstig an diesem Verfahren ist, dass eine dünne Verschlussschicht erzeugt wird, die als Kappe dient und kein Rückdünnen des Kappenwafers wie in den oben beschriebenen ersten und zweiten Ausführungsbeispielen des Verfahrens notwendig ist.
-
Weiterhin kann bei diesem Prozess in günstiger Weise auch, wie in den 7 A bis D gezeigt, mit der Herstellung der Ätzzugänge und dem anschießenden Verschluss auch der elektrische Zugang zu den MEMS-Elementen erzeugt werden.
-
Viertes Ausführungsbeispiel des erfindungsgemäßen Verfahrens mit einem SOI-Wafer mit einer strukturierten Oxidschicht
-
Anstelle eines klassischen SOI-Wafers mit zwei einkristallinen Siliziumbereichen und eine Oxidschicht dazwischen kann auch ein SOI-Wafer mit einer strukturierten Oxidschicht verwendet werden. Im Anschluss wird der MEMS-Herstellungsprozess auf die strukturierte Oxidschicht ausgerichtet. In den Bereichen zwischen den einzelnen Chips ist die Oxidschicht unterbrochen. Der MEMS-Wafer wird in der einfachsten Variante oder wie in Variante 2 beschrieben verkappt und auf eine Folie oder ein Trägerwafer aufgebracht. Wie in der Grundvariante wird der SOI-Wafer bis auf die Zwischen-Oxidschicht gedünnt. Die Oxidschicht dient als Maske zur weiteren Strukturierung des Wafers. Günstigerweise wird zumindest ab der Oxidschicht ein Ätzverfahren, das senkrechte Kanten erzeugt, wie ein Trenchverfahren verwendet. Durch das Trenchverfahren werden die Chips durch Gräben 18 vereinzelt (9 A und B) und können nach dem Ätzen einzeln vom Träger abgelöst werden (9 C).
-
Fünftes Ausführungsbeispiel des erfindungsgemäßen Verfahrens mit einem SOI-Wafer mit einer strukturierten Oxidschicht
-
Die Oxidschicht im SOI-Wafer kann auch aus mehreren Schichten aufgebaut sein von denen zumindest eine Strukturiert ist oder eine dünnen und eine dickeren Bereich aufweisen, wobei der dicke Bereich strukturiert ist. Dadurch wird es möglich zuerst mit einem nicht sehr senkrecht ätzendem Abtragungsverfahren wie einer Nassätzung oder einer reinem Plasmaätzung mit SF6 sehr schnell das Material bis zur Oxidschicht abzutragen. Danach kann man entweder den dünnen Teil der Oxidschicht über eine Oxidätzung bis zur darunterliegenden Siliziumschicht abtragen, oder durch eine selektive Ätzung einer der mehreren Schichten eine strukturierte Oberfläche auf dem darunterliegenden Silizium erzeugen. Die 8 A bis C zeigen beispielhaft das Ätzen einer Rückseite 102 eines SOI Substrats mit strukturierter Opferschicht. Anschließend kann mit einem Ätzverfahren welches senkrechte Kanten erzeugt, insbesondere einem Trenchverfahren Ätzgräben 18 erzeugt und so die Chips vereinzelt (9 A bis C). Aufgrund der jetzt sehr gut definierten Restdicke und Ätzgeometrie kann ein Kosten und Parameter optimiertes Ätzverfahren verwendet werden. Da es sich beim der Vereinzelung der Chips um einen selbstjustierenden Prozess auf die strukturierte Oxidschicht handelt, kann die Vereinzelung sehr genau und kostengünstig erfolgen.
-
Sechstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens mit einem SOI Substrat mit einer polykristallinen Siliziumschicht als oberste Schicht.
-
Anstelle eines klassischen SOI-Wafers, der über ein Direktbondverfahren zweier Wafer mit einer Zwischenoxidschicht hergestellt wird, kann auch ein Substrat mit einer polykristallinen Siliziumschicht als oberste Schicht verwendet werden. Dazu wird vorgeschlagen einen normalen, einkristallinen Si-Wafer 13 zu nehmen und darauf eine erste Oxidschicht 14 abzuscheiden oder zu wachsen. Daraus wird die erste strukturierte Oxidschicht 15 hergestellt (5 A). Anschließend kann optional nach 5 B eine weitere dünne Oxidschicht 16 aufgewachsen oder abgeschieden werden. Dann wird eine dicke Polysiliziumschicht abgeschieden 17 (5 C). Es ist vorteilhaft die meist raue Polysiliziumoberfläche zu planarisieren. Mit diesem neuen speziellen für diesen Zweck hergestellten Substrat kann nun der dünne MEMS-Sensor hergestellt werden (5 D). Günstig ist bei diesem Ansatz, dass das neue Substrat in den Herstellungskosten günstiger ist als die bekannten Herstellungsverfahren für SOI-Wafer. Weiter ist sehr vorteilhaft, dass nun als Substratmaterial für den dünnen MEMS-Sensor das gleiche Material wie die MEMS-Funktionsschicht, die meist auch aus polykristallinem Silizium besteht verwendet werden kann. Weiter ist es günstig dieses Herstellungsverfahren mit einer polykristallinen Kappe zu kombinieren. Wenn sowohl als Kappenmaterial, also auch als Substratmaterial, als auch als Funktionsschicht jeweils das auch kristallographisch gleiche Material verwendet wird, wird erwartet, dass die Funktionsschicht keine Stresseffekte mehr erfährt. Günstig ist insbesondere in solchen Ansätzen natürlich auch, dass die Substratdicke unter dem MEMS und die Kappendicke nicht stark voneinander abweichen, so dass die neutrale Faser möglichst in der Funktionsschicht und damit in der MEMS-Struktur liegt. Der Unterschied zwischen Kappendicke und Substratdicke sollte deshalb nicht die doppelte Funktionsschichtdicke übersteigen.
-
10 zeigt schematisch das erfindungsgemäße Verfahren zur Herstellung von dünnen MEMS Chips auf SOI Substrat mit den wesentlichen Schritten:
- (A) Bereitstellen eines SOI Substrats (1) mit einer Siliziumschicht an einer Vorderseite (101) und mit einer Oxidzwischenschicht (5),
- (B) Erzeugen einer Schichtstruktur auf der Vorderseite (101) des SOI Substrats (1) und Herstellen einer MEMS Struktur (2) aus dieser Schichtstruktur,
- (C) Verkappen der MEMS Struktur (2) und Erzeugen einer Kaverne, und
- (D) Ätzen einer Rückseite (102) des SOI Substrats bis zur Oxidzwischenschicht (5).
-
Bezugszeichenliste
-
- 1
- SOI Substrat
- 2
- MEMS Struktur
- 3
- Kappenwafer
- 4
- Träger-wafer oder -folie
- 5
- Oxidzwischenschicht
- 6
- Vereinzelungsgraben
- 7
- weitere Oxidschicht
- 8
- abschließende Polysiliziumschicht
- 9
- Ätzzugang
- 10
- freigestellte MEMS Struktur
- 11
- weitere Schichtabscheidung
- 12
- elektrischer Kontakt
- 13
- einkristalliner Si-Wafer
- 14
- erste Oxidschicht
- 15
- erste strukturierte Oxidschicht
- 16
- weitere dünne Oxidschicht
- 17
- dicke Polysiliziumschicht
- 18
- Ätzgraben
- 101
- Vorderseite des SOI Substrats
- 102
- Rückseite des SOI Substrats
- 110
- Siliziumschicht des SOI Substrats
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- DE 102009002485 [0002]
- DE 000010350036 B4 [0003]
- DE 102014202801 A1 [0026]
