DE102016108569B4 - Method and device for exchanging data - Google Patents

Method and device for exchanging data Download PDF

Info

Publication number
DE102016108569B4
DE102016108569B4 DE102016108569.3A DE102016108569A DE102016108569B4 DE 102016108569 B4 DE102016108569 B4 DE 102016108569B4 DE 102016108569 A DE102016108569 A DE 102016108569A DE 102016108569 B4 DE102016108569 B4 DE 102016108569B4
Authority
DE
Germany
Prior art keywords
unit
computing unit
access
processor
computing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016108569.3A
Other languages
German (de)
Other versions
DE102016108569A1 (en
Inventor
Heiko KALTE
Dominik LUBELEY
Robert Polnau
Marc SCHLENGER
Thorsten Brehm
Jürgen Klahold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dspace GmbH
Original Assignee
Dspace GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dspace GmbH filed Critical Dspace GmbH
Priority to DE102016108569.3A priority Critical patent/DE102016108569B4/en
Publication of DE102016108569A1 publication Critical patent/DE102016108569A1/en
Application granted granted Critical
Publication of DE102016108569B4 publication Critical patent/DE102016108569B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

Verfahren zum Austausch von Daten zwischen einer ersten Recheneinheit (2) und zweiten Recheneinheit (4), wobeidie erste Recheneinheit (2) und zweite Recheneinheit (4) jeweils:- einen Prozessoreinheit (6),- eine Datenbusschnittstelle (14),- einen System-Takt-Eingang (12) und- eine Zugriffszeit-Schnittstelle (10)umfassen und eine Speichereinheit (8) vorgesehen ist, wobei mittels der Prozessoreinheit (6) der ersten Recheneinheit (2) ein Lese- und/oder Schreibzugriff auf die Speichereinheit (8) durchgeführt wird, die erste Recheneinheit (2) einen ersten zeitlichen Ablaufplan für die Abarbeitung von einem ersten Aufgabensatz umfasst und die zweite Recheneinheit (4) einen zweiten zeitlichen Ablaufplan für die Abarbeitung von einem zweiten Aufgabensatz umfasst, wobei der Lesezugriff der Prozessoreinheit (6) der zweiten Recheneinheit (4) auf die Speichereinheit (8) mittels des zweiten Ablaufplan festgelegt wird,der Prozessoreinheit (6) der ersten Recheneinheit (2) keinen Zugriff auf den zweiten zeitlichen Ablaufplan für die Abarbeitung des zweiten Aufgabensatzes ermöglicht wird und der Prozessoreinheit (6) der zweiten Recheneinheit (4) keinen Zugriff auf den ersten zeitlichen Ablaufplan für die Abarbeitung des ersten Aufgabensatzes ermöglicht wird, mittels der Prozessoreinheit (6) der ersten Recheneinheit (2) Daten, über die Datenbusschnittstelle (14) der ersten Recheneinheit (2), gesendet und/oder empfangen werden,mittels der Prozessoreinheiten (6) der beiden Recheneinheiten (2, 4) ein System-Takt (16) an den jeweiligen System-Takt-Eingängen (12) empfangen wird,mittels der Prozessoreinheit (6) der zweiten Recheneinheit (4) ein Zugriffs-Datum auf die Speichereinheit (8) über die Zugriffszeit-Schnittstelle (10) von der zweiten Recheneinheit (4) gesendet wird,mittels der Prozessoreinheit (6) der ersten Recheneinheit (2) das Zugriffs-Datum auf die Speichereinheit (8) über die Zugriffszeit-Schnittstelle (10) der ersten Recheneinheit (2) empfangen wird,mittels der Prozessoreinheit (6) der zweiten Recheneinheit (4) an dem Zugriffs-Datum ein Lesezugriff auf die Speichereinheit (8) durchgeführt wird.Method for exchanging data between a first computing unit (2) and second computing unit (4), wherein the first computing unit (2) and second computing unit (4) each: - a processor unit (6), - a data bus interface (14), - a system - Clock input (12) and - an access time interface (10) and a memory unit (8) is provided, with the processor unit (6) of the first computing unit (2) providing read and/or write access to the memory unit ( 8), the first computing unit (2) comprises a first time schedule for the processing of a first set of tasks and the second computing unit (4) comprises a second time schedule for the processing of a second set of tasks, wherein the read access of the processor unit (6 ) the second computing unit (4) is set to the storage unit (8) by means of the second schedule, the processor unit (6) of the first computing unit (2) is not allowed access to the second time schedule for processing the second set of tasks and the processor unit ( 6) the second computing unit (4) is not allowed access to the first time schedule for processing the first set of tasks, by means of the processor unit (6) of the first computing unit (2) data, via the data bus interface (14) of the first computing unit (2) , are sent and/or received, by means of the processor units (6) of the two computing units (2, 4), a system clock (16) is received at the respective system clock inputs (12), by means of the processor unit (6). second computing unit (4) an access date to the storage unit (8) is sent via the access time interface (10) by the second computing unit (4), by means of the processor unit (6) of the first computing unit (2) the access date the storage unit (8) is received via the access time interface (10) of the first computing unit (2), by means of the processor unit (6) of the second computing unit (4) a read access to the storage unit (8) is carried out on the access date.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Austausch von Daten.The invention relates to a method and a device for exchanging data.

Aus dem, von der Firma dSPACE angebotenen, Produkt „RTI FPGA Programming Blockset“, zu finden im Produktkatalog 2015 auf den Seiten 86 und 87, ist ein Verfahren zum Austausch von Daten zwischen programmierbare Logik-Gatter-Anordnungen, sog. „field programmable gate array“ (FPGA) und echtzeitfähigen Computersystemen bekannt. Hierbei tauschen das FPGA und das Computersystem Daten über einen gemeinsam zugreifbaren Speicherbereich aus.
Ebefalls aus dem Stand der Technik bekannt sind ein unter DE102005039450B4 veröffentlichtes Verfahren zur synchronen Breitstellung von Daten auf verteilten Geräten mittels eines Extrapolationsdatensatzes, sowie ein unter US7949801B2 veröffentlichtes System, bei welchem Daten zwischen einer zentralen Prozessoreinheit (CPU) einem Coprozessor mittels Zugriff auf einen „direct memory access“ (DMA) Kannal ausgetauscht werden.From the product “RTI FPGA Programming Blockset” offered by the company dSPACE, which can be found in the 2015 product catalog on pages 86 and 87, there is a method for exchanging data between programmable logic gate arrangements, so-called “field programmable gates”. array” (FPGA) and real-time capable computer systems. The FPGA and the computer system exchange data via a shared memory area.
Also known from the prior art are: DE102005039450B4 published method for the synchronous provision of data on distributed devices using an extrapolation data set, as well as one below US7949801B2 published system in which data is exchanged between a central processing unit (CPU) and a coprocessor by accessing a direct memory access (DMA) channel.

Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, ein Verfahren anzugeben, das den Stand der Technik weiterbildet.Against this background, the object of the invention is to provide a method that advances the prior art.

Die Aufgabe wird durch ein Verfahren und eine Vorrichtung zum Austausch von Daten mit den Merkmalen des Patentanspruchs 1 und den Merkmalen des Patentanspruchs 8 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von abhängigen Unteransprüchen.The task is solved by a method and a device for exchanging data with the features of patent claim 1 and the features of patent claim 8. Advantageous embodiments of the invention are the subject of dependent subclaims.

Gemäß dem ersten Gegenstand der Erfindung wird eine Verfahren zum Austausch von Daten zwischen einer ersten Recheneinheit und zweiten Recheneinheit beansprucht, wobei die erste Recheneinheit und zweite Recheneinheit jeweils einen Prozessoreinheit und eine Datenbusschnittstelle und einen System-Takt-Eingang und eine Zugriffszeit-Schnittstelle umfassen und eine Speichereinheit vorgesehen ist, wobei mittels der Prozessoreinheit der ersten Recheneinheit ein Lese- und/oder Schreibzugriff auf die Speichereinheit durchgeführt wird und die erste Recheneinheit einen ersten zeitlichen Ablaufplan für die Abarbeitung von einem ersten Aufgabensatz umfasst und die zweite Recheneinheit einen zweiten zeitlichen Ablaufplan für die Abarbeitung von einem zweiten Aufgabensatz umfasst, wobei der Lesezugriff der Prozessoreinheit der zweiten Recheneinheit auf die Speichereinheit mittels des zweiten Ablaufplan festge-legt wird und der Prozessoreinheit der ersten Recheneinheit keinen Zugriff auf den zweiten zeitlichen Ablaufplan für die Abarbeitung des zweiten Aufgabensatzes ermöglicht wird und der Prozessoreinheit der zweiten Recheneinheit keinen Zugriff auf den ersten zeitlichen Ablaufplan für die Abarbeitung des ersten Aufgabensatzes ermöglicht wird und mittels der Prozessoreinheit der ersten Recheneinheit Daten, über die Datenbusschnittstelle der ersten Recheneinheit, gesendet und/oder empfangen werden und mittels der Prozessoreinheiten der beiden Recheneinheiten ein System-Takt an den jeweiligen System-Takt-Eingängen empfangen wird und mittels der Prozessoreinheit der zweiten Recheneinheit ein Zugriffs-Datum auf die Speichereinheit über die Zugriffszeit-Schnittstelle von der zweiten Recheneinheit gesendet wird und mittels der Prozessoreinheit der ersten Recheneinheit das Zugriffs-Datum auf die Speichereinheit über die Zugriffszeit-Schnittstelle der ersten Recheneinheit empfangen wird und mittels der Prozessoreinheit der zweiten Recheneinheit an dem Zugriffs-Datum ein Lesezugriff auf die Speichereinheit durchgeführt wird.According to the first subject of the invention, a method for exchanging data between a first computing unit and a second computing unit is claimed, wherein the first computing unit and second computing unit each comprise a processor unit and a data bus interface and a system clock input and an access time interface and a Storage unit is provided, wherein a read and/or write access to the storage unit is carried out by means of the processor unit of the first computing unit and the first computing unit comprises a first time schedule for the processing of a first set of tasks and the second computing unit includes a second time schedule for the processing of a second set of tasks, wherein the read access of the processor unit of the second computing unit to the storage unit is determined by means of the second schedule and the processor unit of the first computing unit is not allowed access to the second schedule for processing the second set of tasks and the processor unit of second computing unit is not allowed access to the first time schedule for processing the first set of tasks and data is sent and/or received by means of the processor unit of the first computing unit via the data bus interface of the first computing unit and a system clock is generated by means of the processor units of the two computing units is received at the respective system clock inputs and an access date to the storage unit is sent from the second computing unit via the access time interface by means of the processor unit of the second computing unit and the access date is sent to the storage unit by means of the processor unit of the first computing unit the access time interface of the first computing unit is received and a read access to the storage unit is carried out by means of the processor unit of the second computing unit on the access date.

Gemäß dem zweiten Gegenstand der Erfindung wird eine Vorrichtung zum Austausch von Daten zwischen einer ersten Recheneinheit und zweiten Recheneinheit umfassend eine erste Recheneinheit und eine zweite Recheneinheit und eine Speichereinheit beansprucht, wobei die erste Recheneinheit und die zweite Recheneinheit jeweils einen Prozessoreinheit und eine Datenbusschnittstelle und einen System-Takt-Eingang umfassen und die erste Recheneinheit einen ersten zeitlichen Ablaufplan für die Abarbeitung von einem ersten Aufgabensatz umfasst und die zweite Recheneinheit einen zweiten zeitlichen Ablaufplan für die Abarbeitung von einem zweiten Aufgabensatz umfasst, wobei der Lesezugriff der Prozessoreinheit der zweiten Recheneinheit auf die Speichereinheit mittels des zweiten Ablaufplan festgelegt wird und der Prozessoreinheit der ersten Recheneinheit keinen Zugriff auf den zweiten zeitlichen Ablaufplan für die Abarbeitung des zweiten Aufgabensatzes ermöglicht wird und der Prozessoreinheit der zweiten Recheneinheit keinen Zugriff auf den ersten zeitlichen Ablaufplan für die Abarbeitung des ersten Aufgabensatzes ermöglicht wird, und dass bei der ersten Recheneinheit und bei der zweiten Recheneinheit eine Zugriffzeit-Schnittstelle vorgesehen ist.According to the second subject of the invention, a device for exchanging data between a first computing unit and a second computing unit is claimed, comprising a first computing unit and a second computing unit and a memory unit, wherein the first computing unit and the second computing unit each have a processor unit and a data bus interface and a system -Clock input and the first arithmetic unit comprises a first time schedule for the processing of a first set of tasks and the second arithmetic unit comprises a second time schedule for the processing of a second set of tasks, wherein the read access of the processor unit of the second arithmetic unit to the memory unit by means of the second schedule is determined and the processor unit of the first computing unit is not allowed access to the second time schedule for processing the second set of tasks and the processor unit of the second computing unit is not allowed access to the first time schedule for processing the first set of tasks, and that An access time interface is provided in the first computing unit and in the second computing unit.

Es sei angemerkt dass unter Prozessoreinheiten auch Multiprozessoreinheiten oder Multi-Core-Prozessoren zu verstehen sind. Weiter sei angemerkt dass unter System-Takt ein von der ersten Recheneinheit erzeugter zeitlicher Takt oder ein von der zweiten Recheneinheit erzeugter zeitlicher Takt oder eine extern vorgegebener zeitlicher Takt zu verstehen ist.It should be noted that processor units also include multiprocessor units or multi-core processors. It should also be noted that system clock is to be understood as meaning a time clock generated by the first computing unit or a time clock generated by the second computing unit or an externally specified time clock.

Ein Vorteil der erfindungsgemäßen Vorrichtung ist es, dass durch die Mitteilung des Zugriffzeit-Datums der Zeitpunkt des Lesezugriffs der zweiten Recheneinheit auf die Speichereinheit in der ersten Recheneinheit bekannt ist und damit endscheidbar ist, welche Berechnungen noch vollständig ausführbar sind, bevor der Lesezugriff der zweiten Recheneinheit auf die Speichereinheit durchgeführt wird. Somit sind Berechnungen in Abhängigkeit des Empfangszeitpunktes und des Inhaltes des Zugriffszeit-Datums mittels der ersten Recheneinheit ausführbar. Mittels der Berechnungen in Abhängigkeit des Empfangszeitpunktes und des Inhaltes des Zugriffszeit-Datums, sind die Berechnungen der ersten Recheneinheit und der zweiten Recheneinheit synchronisierbar.An advantage of the device according to the invention is that by communicating the access time date, the time of the read access of the second computing unit to the storage unit in the first computing unit is known and can therefore be decided is which calculations can still be fully carried out before the read access of the second computing unit to the storage unit is carried out. Calculations can thus be carried out depending on the time of reception and the content of the access time data using the first computing unit. By means of the calculations depending on the time of reception and the content of the access time date, the calculations of the first computing unit and the second computing unit can be synchronized.

In einer Ausführungsform wird das Zugriffs-Datum mittels eines, über die Zugriffzeit-Schnittstellen der zweiten Recheneinheit gesendeten und über die Zugriffzeit-Schnittstelle der ersten Recheneinheit empfangenen, Aktivitäts-Signal übertragen.In one embodiment, the access date is transmitted by means of an activity signal sent via the access time interfaces of the second computing unit and received via the access time interface of the first computing unit.

Das Aktivitäts-Signal wird dabei eine bestimmbare Zeitspanne vor dem Lesezugriff der Prozessoreinheit der ersten Recheneinheit auf die Speichereinheit gesendet. Das Aktivitäts-Signal stellt somit eine „Pre-Trigger-Signal“ dar, da das Aktivitäts-Signal nicht, einem „Trigger-Signal“ entsprechend, zu dem Zeitpunkt erfolgt an dem eine Aktion ausgeführt wird, sondern die bestimmbare Zeitspanne vor dem Zeitpunkt an dem eine Aktion ausgeführt wird, gesendet wird.The activity signal is sent to the storage unit a determinable period of time before the processor unit of the first computing unit reads it. The activity signal therefore represents a “pre-trigger signal”, since the activity signal does not occur, like a “trigger signal”, at the point in time at which an action is carried out, but rather the definable period of time before the point in time which an action is carried out is sent.

In einer weiteren Ausführungsform wird das Zugriffs-Datum mittels eines, über die Zugriffzeit-Schnittstellen der zweiten Recheneinheit gesendeten und über die Zugriffzeit-Schnittstelle der ersten Recheneinheit empfangenen, Zähler-Signal übertragen.In a further embodiment, the access date is transmitted by means of a counter signal sent via the access time interfaces of the second computing unit and received via the access time interface of the first computing unit.

Das Zähler-Signal wird dabei periodisch gesendet und beinhaltet als Information eine zeitliche Information. Die zeitliche Information des periodisch gesendeten Zähler-Signal ist monoton fallend oder monoton steigend. Es stellt somit eine „Countdown-Signal“ dar.The counter signal is sent periodically and contains time information as information. The time information of the periodically sent counter signal is monotonically decreasing or monotonically increasing. It therefore represents a “countdown signal”.

In einer weiteren Ausführungsform wird ein Zugriffszeitpunkt auf die Speichereinheit aus dem Zugriffzeit-Datum mittels des System-Taktes mittels der Prozessoreinheit der ersten Recheneinheit berechnet.In a further embodiment, an access time to the storage unit is calculated from the access time data using the system clock using the processor unit of the first computing unit.

Der System-Takt stellt dabei eine gemeinsame Zeitbasis für die Prozessoreinheit der ersten Recheneinheit und die Prozessoreinheit der zweiten Recheneinheit dar. Mittels dieser gemeinsamen Zeitbasis und des Zugriffzeit-Datum wird von der Prozessoreinheit der ersten Recheneinheit der Zeitpunkt des Lesezugriffs der Prozessoreinheit der zweiten Recheneinheit berechnet.The system clock represents a common time base for the processor unit of the first arithmetic unit and the processor unit of the second arithmetic unit. Using this common time base and the access time date, the time of the read access of the processor unit of the second arithmetic unit is calculated by the processor unit of the first arithmetic unit.

In einer weiteren Ausführungsform umfasst die erste Recheneinheit einen ersten zeitlichen Ablaufplan für die Abarbeitung von einem ersten Aufgabensatz und umfasst die zweite Recheneinheit einen zweiten zeitlicher Ablaufplan für die Abarbeitung von einem zweiten Aufgabensatz, wobei der Lesezugriff der Prozessoreinheit der zweiten Recheneinheit auf die Speichereinheit mittels des zweiten Ablaufplan festgelegt wird.In a further embodiment, the first arithmetic unit comprises a first time schedule for the processing of a first set of tasks and the second arithmetic unit comprises a second time schedule for the processing of a second set of tasks, wherein the read access of the processor unit of the second arithmetic unit to the storage unit by means of the second Schedule is determined.

Prozessoreinheiten arbeiten Aufgaben (z.B. Lese- oder Schreibzugriffe auf Speichereinheiten oder Rechenoperationen) in einer festgelegten Reihenfolge ab. Ein Satz aus einer oder mehr der abzuarbeitenden Aufgaben der Prozessoreinheiten wird auch als „Task“ bezeichnet. Ein zeitlicher Ablaufplan des Aufgabensatzes wird häufig als „Task-Schedule“ bezeichnet.Processor units process tasks (e.g. read or write access to storage units or arithmetic operations) in a defined order. A set of one or more of the tasks to be processed by the processor units is also referred to as a “task”. A time schedule of the task set is often referred to as a “task schedule”.

In einer weiteren Ausführungsform wird der Prozessoreinheit der ersten Recheneinheit keinen Zugriff auf den zweiten zeitlichen Ablaufplan für die Abarbeitung des zweiten Aufgabensatzes ermöglicht und der Prozessoreinheit der zweiten Recheneinheit keinen Zugriff auf den ersten zeitlichen Ablaufplan für die Abarbeitung des ersten Aufgabensatzes ermöglicht.In a further embodiment, the processor unit of the first computing unit is not allowed access to the second time schedule for processing the second set of tasks and the processor unit of the second computing unit is not allowed access to the first time schedule for processing the first set of tasks.

Der erste Ablaufplan der Prozesseinheit der ersten Recheneinheit und der zweite Ablaufplan der Prozesseinheit der zweiten Recheneinheit sind voneinander unabhängig. Diese Unabhängigkeit der Ablaufpläne ist eine Voraussetzung für eine Ausführung von unabhängig voneinander entwickelten Rechnerprogrammen auf der ersten Recheneinheit und der zweiten Recheneinheit.The first flow chart of the process unit of the first computing unit and the second flow chart of the process unit of the second computing unit are independent of one another. This independence of the flowcharts is a prerequisite for the execution of computer programs developed independently of one another on the first computing unit and the second computing unit.

In einer weiteren Ausführungsform wird die Speichereinheit der ersten Recheneinheit und/oder der zweiten Recheneinheit zugeordnet.In a further embodiment, the storage unit is assigned to the first computing unit and/or the second computing unit.

In einer weiteren Ausführungsform werden die Lese- und/oder Schreibzugriffe der beiden Prozessoreinheiten auf die Speichereinheit über die Datenbusschnittstelle ausgeführt.In a further embodiment, the read and/or write accesses of the two processor units to the memory unit are carried out via the data bus interface.

In einer weiteren Ausführungsform wird das erste Zugriffs-Datum auf die Speichereinheit zeitlich vor dem Schreibzugriff der Prozessoreinheit der ersten Recheneinheit über die Zugriffzeit-Schnittstelle gesendet.In a further embodiment, the first access date to the storage unit is sent via the access time interface before the write access of the processor unit of the first computing unit.

In einer Ausführungsform des zweiten Gegenstandes der Erfindung ist die Zugriffzeit-Schnittstelle keine Datenbusschnittstelle und keine Trigger-Schnittstelle ist.In an embodiment of the second subject of the invention, the access time interface is not a data bus interface and is not a trigger interface.

In einer weiteren Ausführungsform des zweiten Gegenstandes der Erfindung umfasst die erste Recheneinheit und/oder die zweite Recheneinheit einen programmierbarer Logikbaustein.In a further embodiment of the second subject of the invention, the first computing unit and/or the second computing unit comprises a programmable logic module.

Programmierbare Logikbausteine sind Recheneinheiten, welche mindestens einmal für die Ausführung eines Satzes von Rechenoperationen konfiguriert werden. Die programmierbaren Logikbausteine sind für die Ausführung des Satz von Rechenoperationen mittels der Konfiguration für die Ausführung des Satz von Rechenoperationen optimiert. Unterschiedlich programmierbare Logikbausteine sind bekannt. Beispiele für unterschiedliche programmierbare Logikbausteine sind „Complex Programmable Logic Device“ (CLPD) oder „Field Programmable Gate Array“ (FPGA).Programmable logic devices are arithmetic units that are configured at least once to execute a set of arithmetic operations. The programmable logic devices are optimized for executing the set of arithmetic operations using the configuration for executing the set of arithmetic operations. Differently programmable logic components are known. Examples of different programmable logic components are “Complex Programmable Logic Device” (CLPD) or “Field Programmable Gate Array” (FPGA).

In einer weiteren Ausführungsform des zweiten Gegenstandes der Erfindung sind die erste Recheneinheit und/oder die zweite Recheneinheit als Teil eines echtzeitfähigen Computersystems ausgebildet.In a further embodiment of the second subject of the invention, the first computing unit and/or the second computing unit are designed as part of a real-time capable computer system.

Echtzeitfähige Computersystem sind Computersysteme, welche für die Ausführung einzelner Aufgaben eine vorgegebene Zeit zur Verfügung gestellt bekommen. Wird die vorgegebene Zeit bei der Ausführung der einzelnen Aufgaben überschritten, wird eine zuvor festgelegte Aktion vom Computersystem ausgelöst. Beispiele für die zuvor festgelegte Aktion sind die Ausgabe einer Fehlermeldung oder der Abbruch der einzelnen Aufgabe oder der Abbruch einer die einzelne Aufgabe umfassende übergeordneten Aufgabe.Real-time capable computer systems are computer systems that are given a specified amount of time to carry out individual tasks. If the specified time is exceeded when executing the individual tasks, a predetermined action is triggered by the computer system. Examples of the previously defined action are the output of an error message or the cancellation of the individual task or the cancellation of a higher-level task that includes the individual task.

In einer weiteren Ausführungsform des zweiten Gegenstandes der Erfindung umfasst die Speichereinheit ein Register und/oder Puffer.In a further embodiment of the second subject of the invention, the memory unit comprises a register and/or buffer.

Register und Puffer (engl. „Butter“) sind in der elektronischen Datenverarbeitung häufig verwendete Speichereinheiten.Registers and buffers (“butter”) are storage units commonly used in electronic data processing.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die mittels Pfeilen dargestellten Daten- und/oder Signalflüsse geben nur eine Richtung des Daten- und/oder Signalflusses an und sind in verschiedener Form umsetzbar (z.B. mittels elektrischer Leitungen, Funkübertragungen oder gemeinsamem Speicherzugriff). Darin zeigt:

  • 1 eine schematische Ansicht auf eine erste erfindungsgemäße Ausführungsform einer Vorrichtung zum Austausch von Daten,
  • 2 eine schematische Ansicht auf eine weitere erfindungsgemäße Ausführungsform einer Vorrichtung zum Austausch von Daten,
  • 3 eine schematische Ansicht auf eine weitere erfindungsgemäße Ausführungsform einer Vorrichtung zum Austausch von Daten.
The invention is explained in more detail below with reference to the drawings. Similar parts are labeled with identical names. The embodiments shown are highly schematized, ie the data and/or signal flows shown by arrows only indicate one direction of the data and/or signal flow and can be implemented in various forms (eg by means of electrical lines, radio transmissions or shared memory access). It shows:
  • 1 a schematic view of a first embodiment of a device according to the invention for exchanging data,
  • 2 a schematic view of a further embodiment of a device according to the invention for exchanging data,
  • 3 a schematic view of a further embodiment of a device according to the invention for exchanging data.

Die Abbildung der 1 zeigt eine Ansicht einer ersten Ausführungsform, aufweisend einer Vorrichtung zum Austausch von Daten zwischen einer ersten Recheneinheit (2) und einer zweiten Recheneinheit (4). Die erste Recheneinheit (2) und die zweite Recheneinheit (4) umfassen jeweils eine Prozessoreinheit (6) und jeweils eine Datenbusschnittstelle (14) und jeweils einen System-Takt-Eingang (12) und jeweils eine Zugriffzeit-Schnittstelle (10). Die Vorrichtung zum Austausch von Daten umfasst weiter eine Speichereinheit (8). Die Prozessoreinheiten (6) der ersten Recheneinheit (2) und der zweiten Recheneinheit (4) sind ausgelegt über die Datenbusschnittstellen (14) der ersten Recheneinheit (2) und der zweiten Recheneinheit (4) Daten auszutauschen. Weiter sind die Prozessoreinheit (6) der ersten Recheneinheit (2) und die Prozessoreinheit (6) der zweiten Recheneinheit (4) ausgelegt einen Lese- und/oder Schreibzugriff auf die Speichereinheit (8) auszuführen. Weiter sind die Prozessoreinheit (6) der ersten Recheneinheit (2) und die Prozessoreinheit (6) der zweiten Recheneinheit (4) ausgelegt über den System-Takt-Eingang (12) einen ersten System-Takt (16) zu empfangen. Weiter ist die Prozessoreinheit (6) der zweiten Recheneinheit (4) ausgelegt über die Zugriffzeit-Schnittstelle (10) der der zweiten Recheneinheit (4) ein Zugriffzeit-Datum zu senden. Weiter ist die Prozessoreinheit (6) der ersten Recheneinheit (4) ausgelegt über die Zugriffzeit-Schnittstelle (10) der der ersten Recheneinheit (4) das Zugriffzeit-Datum zu empfangen.The illustration of the 1 shows a view of a first embodiment, comprising a device for exchanging data between a first computing unit (2) and a second computing unit (4). The first computing unit (2) and the second computing unit (4) each comprise a processor unit (6) and a data bus interface (14) and a system clock input (12) and an access time interface (10). The device for exchanging data further comprises a storage unit (8). The processor units (6) of the first computing unit (2) and the second computing unit (4) are designed to exchange data via the data bus interfaces (14) of the first computing unit (2) and the second computing unit (4). Furthermore, the processor unit (6) of the first computing unit (2) and the processor unit (6) of the second computing unit (4) are designed to carry out read and/or write access to the storage unit (8). Furthermore, the processor unit (6) of the first computing unit (2) and the processor unit (6) of the second computing unit (4) are designed to receive a first system clock (16) via the system clock input (12). Furthermore, the processor unit (6) of the second computing unit (4) is designed to send an access time data to the second computing unit (4) via the access time interface (10). Furthermore, the processor unit (6) of the first computing unit (4) is designed to receive the access time data via the access time interface (10) of the first computing unit (4).

In der Abbildung der 2 ist eine weitere Ausführungsform der Vorrichtung zum Austausch von Daten zwischen einer ersten Recheneinheit (2) und einer zweiten Recheneinheit (4) dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert. In der in 2 dargestellten Ausführungsform der Vorrichtung zum Austausch von Daten ist die Prozessoreinheit (6) der ersten Recheneinheit (2) ausgelegt den Lese- und/oder Schreibzugriff auf die Speichereinheit (8) über die Datenbusschnittstellen (14) der ersten Recheneinheit (2) auszuführen. Weiter ist die Prozessoreinheit (6) der zweiten Recheneinheit (4) ausgelegt den Lese- und/oder Schreibzugriff auf die Speichereinheit (8) über die Datenbusschnittstellen (14) der zweiten Recheneinheit (4) auszuführen.In the illustration the 2 a further embodiment of the device for exchanging data between a first computing unit (2) and a second computing unit (4) is shown. Below we only show the differences to the illustration 1 explained. In the in 2 In the illustrated embodiment of the device for exchanging data, the processor unit (6) of the first computing unit (2) is designed to carry out read and/or write access to the memory unit (8) via the data bus interfaces (14) of the first computing unit (2). Furthermore, the processor unit (6) of the second computing unit (4) is designed to carry out read and/or write access to the memory unit (8) via the data bus interfaces (14) of the second computing unit (4).

In der Abbildung der 3 ist eine weitere Ausführungsform der Vorrichtung zum Austausch von Daten zwischen einer ersten Recheneinheit (2) und einer zweiten Recheneinheit (4) dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert. In der in 3 dargestellten Ausführungsform der Vorrichtung zum Austausch von Daten umfasst die erste Recheneinheit (2) eine Speichereinheit (8) und umfasst die die zweite Recheneinheit (2) eine Speichereinheit (8). Für das erfindungsgemäße Verfahren zum Datenaustausch erforderlich ist jedoch nur entweder die der ersten Recheneinheit (2) zugeordnete Speichereinheit (8) oder die der zweiten Recheneinheit (2) zugeordnete Speichereinheit (8). Die Prozessoreinheit (6) der ersten Recheneinheit (2) ist für einen direkte Lese- und/oder Schreibzugriff auf die Speichereinheit (8) der ersten Recheneinheit (2) ausgeführt und für einen Lese- und/oder Schreibzugriff über die Datenbusschnittstelle (14) der ersten Recheneinheit (2) und die Datenbusschnittstelle (14) der zweiten Recheneinheit (4) ausgelegt. Weiter ist die Prozessoreinheit (6) der zweiten Recheneinheit (4) für einen direkte Lese- und/oder Schreibzugriff auf die Speichereinheit (8) der zweiten Recheneinheit (4) ausgeführt und für einen Lese- und/oder Schreibzugriff über die Datenbusschnittstelle (14) der zweiten Recheneinheit (4) und die Datenbusschnittstelle (14) der ersten Recheneinheit (2) ausgelegt.In the illustration the 3 a further embodiment of the device for exchanging data between a first computing unit (2) and a second computing unit (4) is shown. Below we only show the differences to the illustration 1 explained. In the in 3 In the illustrated embodiment of the device for exchanging data, the first computing unit (2) comprises a storage unit (8) and the second computing unit (2) comprises a storage unit (8). However, only either the storage unit (8) assigned to the first computing unit (2) or the storage unit (8) assigned to the second computing unit (2) is required for the data exchange method according to the invention. The processor unit (6) of the first computing unit (2) is designed for direct read and/or write access to the memory unit (8) of the first computing unit (2) and for read and/or write access via the data bus interface (14). first computing unit (2) and the data bus interface (14) of the second computing unit (4). Furthermore, the processor unit (6) of the second computing unit (4) is designed for direct read and/or write access to the memory unit (8) of the second computing unit (4) and for read and/or write access via the data bus interface (14). the second computing unit (4) and the data bus interface (14) of the first computing unit (2).

Claims (12)

Verfahren zum Austausch von Daten zwischen einer ersten Recheneinheit (2) und zweiten Recheneinheit (4), wobei die erste Recheneinheit (2) und zweite Recheneinheit (4) jeweils: - einen Prozessoreinheit (6), - eine Datenbusschnittstelle (14), - einen System-Takt-Eingang (12) und - eine Zugriffszeit-Schnittstelle (10) umfassen und eine Speichereinheit (8) vorgesehen ist, wobei mittels der Prozessoreinheit (6) der ersten Recheneinheit (2) ein Lese- und/oder Schreibzugriff auf die Speichereinheit (8) durchgeführt wird, die erste Recheneinheit (2) einen ersten zeitlichen Ablaufplan für die Abarbeitung von einem ersten Aufgabensatz umfasst und die zweite Recheneinheit (4) einen zweiten zeitlichen Ablaufplan für die Abarbeitung von einem zweiten Aufgabensatz umfasst, wobei der Lesezugriff der Prozessoreinheit (6) der zweiten Recheneinheit (4) auf die Speichereinheit (8) mittels des zweiten Ablaufplan festgelegt wird, der Prozessoreinheit (6) der ersten Recheneinheit (2) keinen Zugriff auf den zweiten zeitlichen Ablaufplan für die Abarbeitung des zweiten Aufgabensatzes ermöglicht wird und der Prozessoreinheit (6) der zweiten Recheneinheit (4) keinen Zugriff auf den ersten zeitlichen Ablaufplan für die Abarbeitung des ersten Aufgabensatzes ermöglicht wird, mittels der Prozessoreinheit (6) der ersten Recheneinheit (2) Daten, über die Datenbusschnittstelle (14) der ersten Recheneinheit (2), gesendet und/oder empfangen werden, mittels der Prozessoreinheiten (6) der beiden Recheneinheiten (2, 4) ein System-Takt (16) an den jeweiligen System-Takt-Eingängen (12) empfangen wird, mittels der Prozessoreinheit (6) der zweiten Recheneinheit (4) ein Zugriffs-Datum auf die Speichereinheit (8) über die Zugriffszeit-Schnittstelle (10) von der zweiten Recheneinheit (4) gesendet wird, mittels der Prozessoreinheit (6) der ersten Recheneinheit (2) das Zugriffs-Datum auf die Speichereinheit (8) über die Zugriffszeit-Schnittstelle (10) der ersten Recheneinheit (2) empfangen wird, mittels der Prozessoreinheit (6) der zweiten Recheneinheit (4) an dem Zugriffs-Datum ein Lesezugriff auf die Speichereinheit (8) durchgeführt wird.Method for exchanging data between a first computing unit (2) and second computing unit (4), wherein the first computing unit (2) and second computing unit (4) each: - a processor unit (6), - a data bus interface (14), - a system clock input (12) and - an access time interface (10) include and a memory unit (8) is provided, wherein a read and/or write access to the memory unit (8) is carried out by means of the processor unit (6) of the first computing unit (2), the first computing unit (2) provides a first time schedule for the processing of a first set of tasks and the second computing unit (4) comprises a second time schedule for the processing of a second set of tasks, wherein the read access of the processor unit (6) of the second computing unit (4) to the storage unit (8) by means of the second schedule is determined, the processor unit (6) of the first computing unit (2) is not allowed access to the second time schedule for processing the second set of tasks and the processor unit (6) of the second computing unit (4) is not allowed access to the first time schedule for processing the first Task set is made possible by means of the processor unit (6) of the first computing unit (2), data can be sent and/or received via the data bus interface (14) of the first computing unit (2), a system clock (16) is received at the respective system clock inputs (12) by means of the processor units (6) of the two computing units (2, 4), an access date to the storage unit (8) is sent from the second computing unit (4) via the access time interface (10) by means of the processor unit (6) of the second computing unit (4), the access date to the storage unit (8) is received via the access time interface (10) of the first computing unit (2) by means of the processor unit (6) of the first computing unit (2), A read access to the storage unit (8) is carried out on the access date by means of the processor unit (6) of the second computing unit (4). Verfahren nach Anspruch 1 dadurch gekennzeichnet dass, das Zugriffs-Datum mittels eines, über die Zugriffzeit-Schnittstellen (10) der zweiten Recheneinheit (4) gesendeten und über die Zugriffzeit-Schnittstelle (10) der ersten Recheneinheit (2) empfangenem, Aktivitäts-Signal übertragen wird.Procedure according to Claim 1 characterized in that the access date is transmitted by means of an activity signal sent via the access time interfaces (10) of the second computing unit (4) and received via the access time interface (10) of the first computing unit (2). Verfahren nach Anspruch 1 dadurch gekennzeichnet dass, das Zugriffs-Datum mittels eines, über die Zugriffzeit-Schnittstellen (10) der zweiten Recheneinheit (4) gesendeten und über die Zugriffzeit-Schnittstelle (10) der ersten Recheneinheit (2) empfangenem, Zähler-Signal übertragen wird.Procedure according to Claim 1 characterized in that the access date is transmitted by means of a counter signal sent via the access time interfaces (10) of the second computing unit (4) and received via the access time interface (10) of the first computing unit (2). Verfahren nach Anspruch 2 oder 3 dadurch gekennzeichnet dass, ein Zugriffszeitpunkt auf die Speichereinheit (8) aus dem Zugriff-Datum mittels des System-Taktes (16) mittels der Prozessoreinheit (6) der ersten Recheneinheit (2) berechnet wird.Procedure according to Claim 2 or 3 characterized in that an access time to the storage unit (8) is calculated from the access date using the system clock (16) using the processor unit (6) of the first computing unit (2). Verfahren nach einem der vorherigen Ansprüche dadurch gekennzeichnet dass, die Speichereinheit (8) der ersten Recheneinheit (2) und/oder der zweiten Recheneinheit (4) zugeordnet wird.Method according to one of the preceding claims , characterized in that the storage unit (8) is assigned to the first computing unit (2) and/or the second computing unit (4). Verfahren nach einem der vorherigen Ansprüche dadurch gekennzeichnet dass, die Lese- und/oder Schreibzugriffe der beiden Prozessoreinheiten (6) auf die Speichereinheit (8) über die Datenbusschnittstelle (14) ausgeführt wird.Method according to one of the preceding claims , characterized in that the read and/or write accesses of the two processor units (6) to the memory unit (8) are carried out via the data bus interface (14). Verfahren nach einem der vorherigen Ansprüche dadurch gekennzeichnet dass, das erste Zugriffs-Datum auf die Speichereinheit (8) zeitlich vor dem Schreibzugriff der Prozessoreinheit (6) der ersten Recheneinheit (2) über die Zugriffzeit-Schnittstelle (10) gesendet wird.Method according to one of the preceding claims, characterized in that the first access date to the storage unit (8) is sent via the access time interface (10) before the write access of the processor unit (6) of the first computing unit (2). Vorrichtung zum Austausch von Daten umfassend eine erste Recheneinheit (2) und eine zweite Recheneinheit (4) und eine Speichereinheit (8), wobei die erste Recheneinheit (2) und die zweite Recheneinheit (4) jeweils: - einen Prozessoreinheit (6), - eine Datenbusschnittstelle (14), - einen System-Takt-Eingang (12) umfassen dadurch gekennzeichnet dass, die erste Recheneinheit (2) einen ersten zeitlichen Ablaufplan für die Abarbeitung von einem ersten Aufgabensatz umfasst und die zweite Recheneinheit (4) einen zweiten zeitlichen Ablaufplan für die Abarbeitung von einem zweiten Aufgabensatz umfasst, wobei der Lesezugriff der Prozessoreinheit (6) der zweiten Recheneinheit (4) auf die Speichereinheit (8) mittels des zweiten Ablaufplan festgelegt wird, der Prozessoreinheit (6) der ersten Recheneinheit (2) keinen Zugriff auf den zweiten zeitlichen Ablaufplan für die Abarbeitung des zweiten Aufgabensatzes ermöglicht wird und der Prozessoreinheit (6) der zweiten Recheneinheit (4) keinen Zugriff auf den ersten zeitlichen Ablaufplan für die Abarbeitung des ersten Aufgabensatzes ermöglicht wird, und dass bei der ersten Recheneinheit (2) und bei der zweiten Recheneinheit (3) eine Zugriffzeit-Schnittstelle (10) vorgesehen ist.Device for exchanging data comprising a first computing unit (2) and a second computing unit (4) and a storage unit (8), the first computing unit (2) and the second computing unit (4) each: - a processor unit (6), - a data bus interface (14), - a system clock input (12), characterized in that, the first arithmetic unit (2) comprises a first time schedule for the processing of a first set of tasks and the second arithmetic unit (4) comprises a second time schedule for the processing of a second set of tasks, wherein the read access of the processor unit (6) of the second arithmetic unit ( 4) is determined on the storage unit (8) by means of the second schedule, the processor unit (6) of the first computing unit (2) is not allowed access to the second time schedule for processing the second set of tasks and the processor unit (6) of the second computing unit (4) no access to the first time schedule for processing the first set of tasks is permitted, and that an access time interface (10) is provided in the first computing unit (2) and in the second computing unit (3). Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Zugriffzeit-Schnittstelle (10) keine Datenbusschnittstelle (14) und keine Trigger-Schnittstelle ist.Device according to Claim 8 , characterized in that the access time interface (10) is not a data bus interface (14) and not a trigger interface. Vorrichtung nach Anspruch 8 oder 9 dadurch gekennzeichnet dass, die erste Recheneinheit (2) und/oder die zweite Recheneinheit (4) einen programmierbaren Logikbaustein umfasst.Device according to Claim 8 or 9 characterized in that the first computing unit (2) and/or the second computing unit (4) comprises a programmable logic module. Vorrichtung nach einem der Ansprüche 8 bis 10 dadurch gekennzeichnet dass, die erste Recheneinheit (2) und/oder die zweite Recheneinheit (4) als Teil eines echtzeitfähigen Computersystems ausgebildet ist.Device according to one of the Claims 8 until 10 characterized in that the first computing unit (2) and/or the second computing unit (4) is designed as part of a real-time capable computer system. Vorrichtung nach einem der Ansprüche 8 bis 11 dadurch gekennzeichnet dass, die Speichereinheit (8) ein Register und/oder Puffer umfasst.Device according to one of the Claims 8 until 11 characterized in that the storage unit (8) comprises a register and/or buffer.
DE102016108569.3A 2016-05-10 2016-05-10 Method and device for exchanging data Active DE102016108569B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016108569.3A DE102016108569B4 (en) 2016-05-10 2016-05-10 Method and device for exchanging data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016108569.3A DE102016108569B4 (en) 2016-05-10 2016-05-10 Method and device for exchanging data

Publications (2)

Publication Number Publication Date
DE102016108569A1 DE102016108569A1 (en) 2017-11-16
DE102016108569B4 true DE102016108569B4 (en) 2024-02-22

Family

ID=60163253

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016108569.3A Active DE102016108569B4 (en) 2016-05-10 2016-05-10 Method and device for exchanging data

Country Status (1)

Country Link
DE (1) DE102016108569B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020215332A1 (en) 2020-12-04 2022-06-09 Robert Bosch Gesellschaft mit beschränkter Haftung Method for performing a computation on two different computational units

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039450B4 (en) 2005-08-18 2008-04-30 Dspace Digital Signal Processing And Control Engineering Gmbh Method and network for synchronous processing and provision of data
US7949801B2 (en) 2007-01-31 2011-05-24 Pitney Bowes Inc. Main processor initiating command timing signal via DMA to coprocessor in order to synchronize execution of instructions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039450B4 (en) 2005-08-18 2008-04-30 Dspace Digital Signal Processing And Control Engineering Gmbh Method and network for synchronous processing and provision of data
US7949801B2 (en) 2007-01-31 2011-05-24 Pitney Bowes Inc. Main processor initiating command timing signal via DMA to coprocessor in order to synchronize execution of instructions

Also Published As

Publication number Publication date
DE102016108569A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
EP0687363B1 (en) Process for testing electronic controllers
DE4017902C2 (en)
EP0057756B1 (en) Data exchange unit in multi-microcomputer systems operating in parallel
DE2319753A1 (en) DATA PROCESSING SYSTEM
DE102011107169A1 (en) Control of a robot
DE102013113262A1 (en) Trigger-routing unit
DE102016108569B4 (en) Method and device for exchanging data
DE19960574B4 (en) Peripheral Component Interconnection (PCI) debugging device and method
DE102013106572A1 (en) Fieldbus coupler for connecting input / output modules to a fieldbus and operating procedures for a fieldbus coupler
EP3080668A1 (en) Method for manipulating a control program of a control device
EP2685377B1 (en) Method and assembly for synchronising two processes running on a hardware platform
EP2287742B1 (en) Program controlled unit
DE2749226C3 (en) Data exchange control for two microcomputers
DE4332144A1 (en) Method for testing the function of signal-insecure non-secure memory for at least two-channel stored user data and device for carrying out the method
EP0554485B1 (en) Method for updating timer cells of an automation apparatus and automation apparatus
DE19544723C2 (en) Processor analysis system
DE10207831A1 (en) Procedure for configuring and / or configuring a project
EP1594063A1 (en) Method for monitoring control programs
DE4497671B4 (en) Method and system for transferring data between processors
DE3932863A1 (en) METHOD AND ARRANGEMENT FOR BUS ASSIGNMENT TO DATA PROCESSING DEVICES
DE10136151C2 (en) Multiprocessor system with at least two microprocessors with optimal use of the available resources
DE4318087C1 (en) Fault-tolerant data processing machine
DE19739380A1 (en) Testing control system of physical process
EP2840503A1 (en) Method for operating a buffer storage device of a data processing system and data processing system
DE102007004794A1 (en) Controller block with monitoring by a watchdog

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: DSPACE GMBH, DE

Free format text: FORMER OWNER: DSPACE DIGITAL SIGNAL PROCESSING AND CONTROL ENGINEERING GMBH, 33102 PADERBORN, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division