DE102015209889A1 - Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung - Google Patents

Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102015209889A1
DE102015209889A1 DE102015209889.3A DE102015209889A DE102015209889A1 DE 102015209889 A1 DE102015209889 A1 DE 102015209889A1 DE 102015209889 A DE102015209889 A DE 102015209889A DE 102015209889 A1 DE102015209889 A1 DE 102015209889A1
Authority
DE
Germany
Prior art keywords
intermediate layer
semiconductor material
trenches
layer
cavities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015209889.3A
Other languages
English (en)
Other versions
DE102015209889B4 (de
Inventor
Brian Murphy
Reinhold Wahlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102015209889.3A priority Critical patent/DE102015209889B4/de
Publication of DE102015209889A1 publication Critical patent/DE102015209889A1/de
Application granted granted Critical
Publication of DE102015209889B4 publication Critical patent/DE102015209889B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die strukturierte Halbleiterscheibe umfasst eine Basisschicht aus Halbleitermaterial, die sich von einem Zentrum bis zu einem Rand der Halbleiterscheibe erstreckt; auf der Basisschicht eine Zwischenschicht des Halbleitermaterials, in der Hohlräume eingebettet sind; eine obere Schicht des Halbleitermaterials, die die Zwischenschicht bedeckt; Gräben in der oberen Schicht und der Zwischenschicht und Inselstrukturen zwischen den Gräben; und eine oder mehrere Schichten, die eine Abscheidefläche der jeweiligen Inselstruktur bedecken und ein Gruppe(III)nitrid enthalten.

Description

  • Gegenstand der Erfindung ist eine strukturierte Halbleiterscheibe und ein Verfahren zu deren Herstellung. Die strukturierte Halbleiterscheibe ist als Ausgangsprodukt zur Herstellung elektronischer Bauelemente vorgesehen, die mit hoher elektrischer Leistung und/oder mit hohen Schaltgeschwindigkeiten betrieben werden sollen, insbesondere von elektronischen Bauelementen wie beispielsweise LEDs (light emitting diodes), LDs (laser diodes) und HEMTs (high electron mobility transistors).
  • Es besteht ein Bedarf an Werkstoffen, die geeignet sind, solche Bauelemente in großen Stückzahlen herstellen zu können. Scheiben aus Galliumnitrid wären beispielsweise geeignete Werkstoffe. Deren Herstellung ist jedoch technisch aufwendig und es können, anders als beispielsweise im Fall des Werkstoffs Silizium, nur Scheiben mit vergleichsweise kleinem Durchmesser hergestellt werden.
  • Man versucht daher, Gruppe(III)nitride auf Halbleiterscheiben aus Siliziumcarbid, Saphir oder Silizium abzuscheiden. Die abgeschiedenen Schichten weisen jedoch insbesondere im Fall von Silizium aufgrund von Gitterfehlanpassung (lattice mismatch) und nicht übereinstimmender Wärmeausdehnungs-Koeffizienten vergleichsweise hohe Defektdichten auf.
  • Diesem Problem wird in der WO 2011/084269 A2 versucht zu begegnen, indem Inseln von einem Nitrid der Gruppe III auf einem an sich wenig geeignetem Werkstoff geschaffen und lateral durch einen Stapel aus Schichten stabilisiert werden. Der Stapel steht unter Druckspannung und entlastet die unter Zugspannung stehenden Inseln.
  • Es ist Aufgabe der vorliegenden Erfindung, eine alternative und vorteilhaftere Lösung des geschilderten Problems anzubieten.
  • Gelöst wird die Aufgabe durch eine strukturierte Halbleiterscheibe, umfassend
    eine Basisschicht aus Halbleitermaterial, die sich von einem Zentrum bis zu einem Rand der Halbleiterscheibe erstreckt;
    auf der Basisschicht eine Zwischenschicht des Halbleitermaterials, in der Hohlräume eingebettet sind;
    eine obere Schicht des Halbleitermaterials, die die Zwischenschicht bedeckt;
    Gräben in der oberen Schicht und der Zwischenschicht und Inselstrukturen zwischen den Gräben; und
    eine oder mehrere Schichten, die eine Abscheidefläche der jeweiligen Inselstrukturen bedecken und ein Gruppe(III)nitrid enthalten.
  • Die Erfinder haben herausgefunden, dass die Defektdichten zurückgehen, wenn die Schicht mit Gitterfehlanpassung auf einer Unterlage liegt, die dünn ist und wenig Kontaktfläche zum Untergrund hat. Eine solche Unterlage wird erfindungsgemäß durch Inselstrukturen bereitgestellt, in denen Hohlräume vorhanden sind, die mit einer dünnen Schicht aus Halbleitermaterial bedeckt sind.
  • Als Halbleitermaterial kommt vorzugsweise Silizium, insbesondere einkristallines Silizium in Betracht. Es können aber auch andere Halbleitermaterialien verwendet werden, beispielsweise Silizium-Germanium, Germanium, Siliziumcarbid oder Galliumarsenid. Die Substratscheibe kann in poliertem oder unpoliertem Zustand vorliegen oder mit einer epitaktisch abgeschiedenen Schicht versehen sein. Die Substratscheibe kann auch eine SOI-Scheibe (silicon on insulator) oder eine gebondete Scheibe sein. Besonders bevorzugt ist eine Substratscheibe aus <111>-orientiertem einkristallinen Silizium. Die Substratscheibe hat vorzugsweise einen Durchmesser von nicht weniger als 200 mm, besonders bevorzugt einen Durchmesser von nicht weniger als 300 mm. Durchmesser bis zu 450 mm sind möglich.
  • Des Weiteren wird die Aufgabe gelöst durch ein Verfahren zur Herstellung einer strukturierten Halbleiterscheibe. Gemäß einer ersten, bevorzugten Ausführungsform umfasst das Verfahren das Bereitstellen einer Substratscheibe aus Halbleitermaterial;
    das Bilden von Vertiefungen in der Substratscheibe;
    das Bilden von Gräben in der Substratscheibe, die breiter und tiefer sind, als die Vertiefungen, wobei benachbarte Gräben einen Abstand zueinander haben, der größer ist, als ein Abstand, den benachbarte Vertiefungen zueinander haben;
    das Unterziehen der Substratscheibe einer thermischen Behandlung unter Umwandlung der Vertiefungen in Hohlräume, wobei Inselstrukturen zwischen den Gräben entstehen und die Inselstrukturen jeweils eine Zwischenschicht aus dem Halbleitermaterial und eine die Zwischenschicht bedeckende obere Schicht aus dem Halbleitermaterial umfassen und die Hohlräume in der Zwischenschicht eingebettet sind; und
    das Bedecken der Inselstrukturen mit einer oder mehreren Schichten, die ein Gruppe(III)nitrid enthalten.
  • Gemäß einer zweiten Ausführungsform umfasst das Verfahren das Bereitstellen einer Substratscheibe aus Halbleitermaterial;
    das Bilden von Vertiefungen in der Substratscheibe;
    das Unterziehen der Substratscheibe einer thermischen Behandlung unter Umwandlung der Vertiefungen in Hohlräume, wobei eine Zwischenschicht aus dem Halbleitermaterial und eine die Zwischenschicht bedeckende obere Schicht aus dem Halbleitermaterial entstehen und die Hohlräume in der Zwischenschicht eingebettet sind;
    das Bilden von Gräben in der oberen Schicht und in der Zwischenschicht, wobei Inselstrukturen zwischen den Gräben entstehen; und
    das Bedecken der Inselstrukturen mit einer oder mehreren Schichten, die ein Gruppe(III)nitrid enthalten.
  • Die Substratscheibe bildet das Ausgangsprodukt zur Herstellung der strukturierten Halbleiterscheibe. Zunächst wird die Oberfläche der Substratscheibe mit Vertiefungen versehen. Die Vorgehensweise entspricht im Wesentlichen derjenigen, die in der WO 03/003430 A2 beschrieben ist. Die Vertiefungen werden vorzugsweise mittels fotolithographischer Maskierung und anschließendem nasschemischen Ätzen oder Trockenätzen, beispielsweise Ionenstrahlätzen, Plasmaätzen, reaktives Ionenätzen oder Ätzen mittels Laser erzeugt.
  • Die Dimensionen der Vertiefungen werden dabei hinsichtlich Form, Breite, Durchmesser, Tiefe und Abstand vorgegeben. Die möglichen Formen unterliegen im Prinzip keinen besonderen Beschränkungen. Gegenüber unregelmäßigen Formen sind regelmäßige Formen bevorzugt. Besonders bevorzugt sind Löcher mit rundem, quadratischem oder rechteckigem Querschnitt.
  • Die Vertiefungen werden in hoher Dichte zwischen dem Zentrum und dem Rand der Substratscheibe verteilt, vorzugsweise derart, dass Muster der Vertiefungen entstehen, die sich periodisch wiederholen. Die Herstellung der strukturierten Halbleiterscheibe umfasst das Umwandeln der Vertiefungen in Hohlräume, die mit einer oberen Schicht des Halbleitermaterials bedeckt sind. Breite, Tiefe, Durchmesser und der Abstand, den benachbarte Vertiefungen zueinander haben, werden derart gewählt, dass die obere Schicht des Halbleitermaterials nach dem Umwandeln der Vertiefungen eine vorgesehene Dicke D hat. Die Dicke D der oberen Schicht beträgt vorzugsweise nicht weniger als 20 nm und nicht mehr als 10 µm. Sind die Vertiefungen Löcher mit rundem oder quadratischem Querschnitt, betragen der Durchmesser beziehungsweise die Kantenlänge des Querschnitts vorzugsweise D/5 bis 2·D, besonders bevorzugt D/3 bis D, die Tiefe der Vertiefungen vorzugsweise D bis 4·D und der Abstand benachbarter Vertiefungen vorzugsweise D/2 bis 3·D.
  • Die Abstände zwischen benachbarten Vertiefungen können variieren. Wird ein Mindestabstand unterschritten, können sich die benachbarten Vertiefungen beim Umwandeln zu einem dann entsprechend größer werdenden Hohlraum vereinigen. Bevorzugt ist es jedoch, die Abstände benachbarter Vertiefungen ausreichend groß zu wählen, dass eine Vertiefung in einen Hohlraum umgewandelt wird.
  • Das Umwandeln von Vertiefungen in Hohlräume umfasst eine thermische Behandlung der Substratscheibe, die eine Migration von Atomen des Halbleitermaterials auslöst. Im Verlauf der Migration schließen sich die Vertiefungen zu Hohlräumen und über den Hohlräumen bildet sich eine obere Schicht aus dem Halbleitermaterial. Aus der Region mit den Vertiefungen wird eine Zwischenschicht, in der die Hohlräume, getrennt durch Halbleitermaterial, eingebettet sind. Die thermische Behandlung der Substratscheibe umfasst das Erhitzen der Substratscheibe auf eine Temperatur von nicht weniger als 200 °C und nicht mehr als 1500 °C und das Halten der Substratscheibe im genannten Temperaturbereich über einen Zeitraum von nicht weniger als 3 Sekunden und nicht mehr als 6 Stunden. Temperaturbereich und Dauer der thermischen Behandlung richten sich nach dem Halbleitermaterial, aus dem die Substratscheibe besteht. Im Fall von einkristallinem Silizium beträgt der Temperaturbereich 700 °C bis 1370 °C, vorzugsweise 900 °C bis 1250 °C, und die Behandlungsdauer beträgt 3 Sekunden bis 6 Stunden, vorzugsweise 60 Sekunden bis 1800 Sekunden. Die thermische Behandlung wird bei einem Druck von 100 Pa bis 15000 Pa, vorzugsweise 130 Pa bis 7500 Pa, und in einer nicht oxidierenden Atmosphäre durchgeführt, vorzugsweise in einer reduzierenden Atmosphäre oder in einer Edelgas-Atmosphäre oder in einem Gemisch beider Atmosphären, besonders bevorzugt in einer Atmosphäre aus Wasserstoff oder aus Argon oder einem Gemisch beider Gase.
  • Nach dem Umwandeln der Vertiefungen in Hohlräume oder vorzugsweise davor werden Gräben in der Substratscheibe gebildet. Die Gräben sind vorzugsweise breiter und tiefer als die Vertiefungen, und der Abstand zwischen benachbarten Gräben ist größer als der Abstand zwischen benachbarten Vertiefungen. Die Gräben haben vorzugsweise eine Breite von nicht weniger als 200 nm und nicht mehr als 200 µm und vorzugsweise eine Tiefe von nicht weniger als 25 nm und nicht mehr als 100 µm. Sie werden so angelegt, dass sie sich schneiden und Flächen zwischen den sich schneidenden Gräben entstehen, deren Form vorzugsweise quadratisch, rechteckig oder rautenförmig ist.
  • Gemäß der bevorzugten ersten Ausführungsform des Verfahrens erfolgt das Umwandeln der Vertiefungen mittels thermischer Behandlung der Substratscheibe erst nach dem Bilden der Gräben. In diesem Fall entstehen beim Umwandeln der Vertiefungen Inselstrukturen zwischen den Gräben. Die Inselstrukturen umfassen jeweils eine Zwischenschicht aus dem Halbleitermaterial und eine obere Schicht aus dem Halbleitermaterial, die auf der Zwischenschicht liegt. Die Hohlräume sind im Halbleitermaterial der Zwischenschicht eingebettet. Die obere Schicht der jeweiligen Inselstruktur bildet die Unterlage für mindestens eine Schicht aus einem Gruppe(III)nitrid.
  • Gemäß der zweiten Ausführungsform des Verfahrens erfolgt das Umwandeln der Vertiefungen mittels thermischer Behandlung der Substratscheibe vor dem Bilden der Gräben. In diesem Fall erstrecken sich die Zwischenschicht und die obere Schicht aus dem Halbleitermaterial nach dem Umwandeln der Vertiefungen zunächst vom Zentrum bis zum Rand der Substratscheibe. Die Inselstrukturen entstehen erst anschließend durch das Bilden der Gräben in der oberen Schicht und der Zwischenschicht.
  • Die Gräben werden unabhängig von der gewählten Ausführungsform vorzugsweise mittels fotolithographischer Maskierung und anschließendem nasschemischen Ätzen oder Trockenätzen, beispielsweise Ionenstrahlätzen, Plasmaätzen, reaktives Ionenätzen oder Ätzen mittels Laser erzeugt.
  • Unabhängig von der gewählten Ausführungsform des Herstellungsverfahrens stellt die jeweils entstehende Inselstruktur mit ihrer oben liegenden Seite der oberen Schicht eine Abscheidefläche zur Verfügung, die vorzugsweise nicht weniger als 100 µm2 und nicht mehr als 10 cm2, besonders bevorzugt nicht weniger als 10000 µm2 und nicht mehr als 5 cm2 beträgt. Die Form der Abscheidefläche ist vorzugsweise quadratisch, rechteckig oder rautenförmig.
  • Die Dicke der Zwischenschicht der jeweiligen Inselstruktur beträgt vorzugsweise nicht weniger als 5 nm und nicht mehr als 5 µm, besonders bevorzugt nicht weniger als 8 nm und nicht mehr als 2 µm. Die Hohlräume, die in der Zwischenschicht der jeweiligen Inselstruktur eingebettet sind, sind vorzugsweise geschlossene Hohlräume.
  • Die jeweilige Inselstruktur zeichnet sich insbesondere dadurch aus, dass die Kontaktfläche, die die obere Schicht zum Untergrund hat, deutlich kleiner ist, als die zur Verfügung gestellte Abscheidefläche. Bestünde die Zwischenschicht nur aus dem Halbleitermaterial, wäre die Kontaktfläche ebenso groß wie die Abscheidefläche. Wegen des Vorhandenseins der Hohlräume in der Zwischenschicht beträgt die Kontaktfläche, die die obere Schicht zur Zwischenschicht hat vorzugsweise nicht mehr als 10 %, besser nicht mehr als 1 % und besonders bevorzugt nicht mehr als 0,01 % der von der Inselstruktur zur Verfügung gestellten Abscheidefläche.
  • Wegen dieses Aufbaus kann die jeweilige Inselstruktur Spannungen, die nach dem Bedecken mit einer Schicht aus einem Gruppe(III)nitrid aufgrund von Gitterfehlanpassung und nicht übereinstimmender Wärmeausdehnungs-Koeffizienten auftreten, eher absorbieren als Unterlagen mit massivem Untergrund. Die Dichte von durch Spannungen hervorgerufenen Defekten in einer auf einer Inselstruktur abgeschiedenen Schicht aus einem Gruppe(III)nitrid ist geringer und die Schicht ist frei von Rissen.
  • Vor dem Bedecken der Inselstrukturen mit einer oder mehreren Schichten, die ein Gruppe(III)nitrid enthalten, können die Abscheideflächen der Inselstrukturen geglättet werden, beispielsweise durch Abscheiden einer epitaktischen Schicht aus dem Halbleitermaterial auf den Abscheideflächen oder durch chemisch mechanisches Polieren der Abscheideflächen oder durch beide Maßnahmen.
  • Vorzugsweise ist mindestens eine der Schichten, die ein Gruppe(III)nitrid enthalten, eine elektronisch oder optoelektronisch aktive Schicht und enthält ein Nitrid eines oder mehrerer der Elemente von vorzugsweise Al, Ga und In und gegebenenfalls weitere Elemente. Die weiteren Elemente sind vorzugsweise Dotierstoffe, die sich auf die Konzentration von Ladungsträgern in der Schicht auswirken, oder Elemente, die Spannungen in der Schicht hervorrufen oder abbauen wie Silizium oder Germanium, oder Elemente, deren Anwesenheit den Abstand von Leitungs- und Valenzband in der Schicht beeinflusst. Es können mehrere elektronisch oder optoelektronisch aktive Schichten vorhanden sein, beispielsweise Schichtenfolgen, die Heterostrukturen oder ein Übergitter (superlattice) bilden. Die elektronisch oder optoelektronisch aktiven Schichten können sich bezüglich ihrer Zusammensetzung und Konzentration von Elementen unterscheiden.
  • Die Anwesenheit einer oder mehrerer elektronisch oder optoelektronisch aktiver Schichten aus GaN, AlGaN, InGaN oder InAlGaN ist besonders bevorzugt. Neben elektronisch oder optoelektronisch aktiven Schichten können eine oder mehrere weitere Schichten vorgesehen sein, insbesondere Nukleationsschichten und Pufferschichten. Beispiele hierfür sind Schichten aus AlN und GaN.
  • Besonders bevorzugt ist es, wenn die Inselstrukturen mit Schichtenstapeln bedeckt sind, die zur Herstellung von Leistungsbauelementen, Leuchtdioden, Laserdioden oder HEMTs geeignet sind. Die Dicke der Schichtenstapel auf den Inselstrukturen beträgt vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 10 µm.
  • Das Bedecken der Inselstrukturen mit einer oder mehreren Schichten, die ein Gruppe(III)nitrid enthalten, und gegebenenfalls weiterer Schichten erfolgt vorzugsweise durch Abscheiden der Schichten mittels CVD (chemical vapor deposition), MOCVD (metallorganic chemical vapor deposition) oder MBE (molecular beam epitaxy). Es empfiehlt sich, auf der erfindungsgemäß hergestellten Inselstruktur möglichst viele Merkmale der vorgesehenen Bauelemente zu verwirklichen, bevor die Inseln voneinander getrennt und zu fertigen Bauelementen weiterverarbeitet werden.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf Zeichnungen erläutert. Die Zeichnungen sind schematisch und nicht maßstabsgetreu.
  • 1 zeigt eine Substratscheibe im Querschnitt mit vertikaler Schnittebene.
  • 2 zeigt einen vergrößerten Ausschnitt der Substratscheibe nach dem Bilden von Vertiefungen.
  • 3 zeigt einen vergrößerten Ausschnitt der Substratscheibe nach dem Bilden von Vertiefungen und Gräben.
  • 4 zeigt den Ausschnitt gemäß 2 nach dem Umwandeln der Vertiefungen zu Hohlräumen.
  • 5 zeigt den Ausschnitt gemäß 3 nach dem Umwandeln der Vertiefungen zu Hohlräumen und dem Abscheiden einer Schicht aus einem Gruppe(III)nitrid auf der entstandenen Inselstruktur.
  • 6 und 7 zeigen exemplarisch jeweils eine mögliche Inselstruktur mit abgewandeltem Aufbau, die von einer Schicht aus einem Gruppe(III)nitrid bedeckt ist.
  • 8 zeigt einen kreisförmigen Ausschnitt auf eine strukturierte Halbleiterscheibe in Draufsicht.
  • 1 zeigt eine Substratscheibe 1, beispielsweise eine Substratscheibe aus einkristallinem Silizium.
  • 2 zeigt den in 1 angedeuteten ovalen Ausschnitt der Substratscheibe in vergrößerter Form nach dem Bilden von Vertiefungen 2 in der Substratscheibe 1.
  • 3 zeigt den in 1 angedeuteten ovalen Ausschnitt der Substratscheibe 1 nach dem Bilden von Vertiefungen 2 und Gräben 3.
  • 4 zeigt den Ausschnitt gemäß 2 nach dem Umwandeln der Vertiefungen 2 zu Hohlräumen 4. Die Hohlräume 4 sind im Halbleitermaterial eingebettet und Teil einer Zwischenschicht 5, die von einer oberen Schicht 6 aus dem Halbleitermaterial bedeckt ist.
  • 5 zeigt den Ausschnitt gemäß 3 nach dem Umwandeln der Vertiefungen 2 zu Hohlräumen 4 und dem Abscheiden einer Schicht 9 aus einem Gruppe(III)nitrid auf der entstandenen Inselstruktur 8. Die Hohlräume 4 sind geschlossen und im Halbleitermaterial eingebettet und Teil einer Zwischenschicht 5, die von einer oberen Schicht 6 aus dem Halbleitermaterial bedeckt ist. Die Gräben 3 isolieren die Inselstrukturen 8 und die jeweilige Inselstruktur trägt eine oder mehrere Schichten 9 eines Gruppe(III)nitrids. Zu diesem Zweck stellt die Inselstruktur 8 eine Abscheidefläche 10 zur Verfügung, die von der oben liegenden Seite der oberen Schicht 6 gebildet wird. Das von der Substratscheibe 1 stammende Material unterhalb der Gräben 3 bildet eine Basisschicht 7, die sich vom Zentrum bis zum Rand der Substratscheibe erstreckt.
  • In 6 ist eine Inselstruktur 8 gezeigt mit einem vergleichsweise großen Hohlraum 4 in der Zwischenschicht 5 und einer auf der oberen Schicht 6 abgeschiedenen Schicht 9 aus einem Gruppe(III)nitrid. Ein solcher größerer Hohlraum entsteht, wenn benachbarte Vertiefungen 2 vor deren Umwandlung einen Abstand zueinander haben, der kleiner ist als ein Mindestabstand.
  • Die in 7 gezeigte Inselstruktur weist als Besonderheit offene Hohlräume 4 in der Zwischenschicht 5 auf. Eine solche Inselstruktur entsteht, wenn der Verlauf der Gräben 3 derart gewählt wird, dass Hohlräume 4, die zunächst geschlossen waren, beim Anlegen der Gräben 3 geöffnet werden.
  • 8 zeigt einen kreisförmigen Ausschnitt auf eine strukturierte Halbleiterscheibe in Draufsicht. Der Verlauf der Gräben 3 folgt exemplarisch einem Schachbrettmuster, so dass die zwischen den Gräben isolierten Inselstrukturen 8 einen quadratischen Querschnitt haben.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2011/084269 A2 [0004]
    • WO 03/003430 A2 [0011]

Claims (10)

  1. Strukturierte Halbleiterscheibe, umfassend eine Basisschicht aus Halbleitermaterial, die sich von einem Zentrum bis zu einem Rand der Halbleiterscheibe erstreckt; auf der Basisschicht eine Zwischenschicht des Halbleitermaterials, in der Hohlräume eingebettet sind; eine obere Schicht des Halbleitermaterials, die die Zwischenschicht bedeckt; Gräben in der oberen Schicht und der Zwischenschicht und Inselstrukturen zwischen den Gräben; und eine oder mehrere Schichten, die eine Abscheidefläche der jeweiligen Inselstruktur bedecken und ein Gruppe(III)nitrid enthalten.
  2. Strukturierte Halbleiterscheibe nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der oberen Schicht und der Zwischenschicht der jeweiligen Inselstruktur eine Kontaktfläche besteht, deren Fläche nicht mehr als 10 % der Fläche der Abscheidefläche beträgt.
  3. Strukturierte Halbleiterscheibe nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Fläche der Abscheidefläche nicht weniger als 100 µm2 und nicht mehr als 10 cm2 ist.
  4. Strukturierte Halbleiterscheibe nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Zwischenschicht der jeweiligen Inselstruktur eine Dicke hat, die nicht weniger als 5 nm und nicht mehr als 5 µm beträgt.
  5. Strukturierte Halbleiterscheibe nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die obere Schicht der jeweiligen Inselstruktur eine Dicke hat, die nicht weniger als 20 nm und nicht mehr als 10 µm beträgt.
  6. Strukturierte Halbleiterscheibe nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Gräben eine Breite von nicht weniger als 200 nm und nicht mehr als 200 µm und eine Tiefe von nicht weniger als 25 nm und nicht mehr als 100 µm haben.
  7. Verfahren zur Herstellung einer strukturierten Halbleiterscheibe, umfassend das Bereitstellen einer Substratscheibe aus Halbleitermaterial; das Bilden von Vertiefungen in der Substratscheibe; das Bilden von Gräben in der Substratscheibe, die breiter und tiefer sind, als die Vertiefungen, wobei benachbarte Gräben einen Abstand zueinander haben, der größer ist, als ein Abstand, den benachbarte Vertiefungen zueinander haben; das Unterziehen der Substratscheibe einer thermischen Behandlung unter Umwandlung der Vertiefungen in Hohlräume, wobei Inselstrukturen zwischen den Gräben entstehen und die Inselstrukturen jeweils eine Zwischenschicht aus dem Halbleitermaterial und eine die Zwischenschicht bedeckende obere Schicht aus dem Halbleitermaterial umfassen und die Hohlräume in der Zwischenschicht eingebettet sind; und das Bedecken der Inselstrukturen mit einer oder mehreren Schichten, die ein Gruppe(III)nitrid enthalten.
  8. Verfahren zur Herstellung einer strukturierten Halbleiterscheibe, umfassend das Bereitstellen einer Substratscheibe aus Halbleitermaterial; das Bilden von Vertiefungen in der Substratscheibe; das Unterziehen der Substratscheibe einer thermischen Behandlung unter Umwandlung der Vertiefungen in Hohlräume, wobei eine Zwischenschicht aus dem Halbleitermaterial und eine die Zwischenschicht bedeckende obere Schicht aus dem Halbleitermaterial entsteht und die Hohlräume in der Zwischenschicht eingebettet sind; das Bilden von Gräben in der oberen Schicht und in der Zwischenschicht, wobei Inselstrukturen zwischen den Gräben entstehen; und das Bedecken der Inselstrukturen mit einer oder mehreren Schichten, die ein Gruppe(III)nitrid enthalten.
  9. Verfahren nach Anspruch 7 oder Anspruch 8, dadurch gekennzeichnet, dass die thermische Behandlung das Erhitzen der Substratscheibe auf eine Temperatur von nicht weniger als 200 °C und nicht mehr als 1500 °C und das Halten der Substratscheibe im genannten Temperaturbereich über einen Zeitraum von nicht weniger als 3 Sekunden und nicht mehr als 6 Stunden umfasst.
  10. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die eine oder mehreren Schichten, die ein Gruppe(III)nitrid enthalten, auf einer Abscheidefläche der jeweiligen Inselstruktur mittels CVD, MOCVD oder MBE abgeschieden werden.
DE102015209889.3A 2015-05-29 2015-05-29 Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung Active DE102015209889B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015209889.3A DE102015209889B4 (de) 2015-05-29 2015-05-29 Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015209889.3A DE102015209889B4 (de) 2015-05-29 2015-05-29 Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102015209889A1 true DE102015209889A1 (de) 2016-12-01
DE102015209889B4 DE102015209889B4 (de) 2018-12-06

Family

ID=57281702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015209889.3A Active DE102015209889B4 (de) 2015-05-29 2015-05-29 Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102015209889B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003430A2 (de) 2001-06-28 2003-01-09 Wacker Siltronic Ag Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
US20070020876A1 (en) * 2005-07-19 2007-01-25 Micron Technology, Inc. Integrated circuitry, dynamic random access memory cells, electronic systems, and semiconductor processing methods
WO2011084269A2 (en) 2009-12-16 2011-07-14 National Semiconductor Corporation Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
US8173513B2 (en) * 2004-03-19 2012-05-08 Stmicroelectronics S.R.L. Method for manufacturing a semiconductor pressure sensor
US8586351B2 (en) * 2008-12-30 2013-11-19 Stmicroelectronics S.R.L. Electronic detection of biological materials
US8884385B2 (en) * 2012-01-27 2014-11-11 Fuji Electric Co., Ltd. Physical quantity sensor with son structure, and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406551B2 (en) 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003430A2 (de) 2001-06-28 2003-01-09 Wacker Siltronic Ag Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
US8173513B2 (en) * 2004-03-19 2012-05-08 Stmicroelectronics S.R.L. Method for manufacturing a semiconductor pressure sensor
US20070020876A1 (en) * 2005-07-19 2007-01-25 Micron Technology, Inc. Integrated circuitry, dynamic random access memory cells, electronic systems, and semiconductor processing methods
US8586351B2 (en) * 2008-12-30 2013-11-19 Stmicroelectronics S.R.L. Electronic detection of biological materials
WO2011084269A2 (en) 2009-12-16 2011-07-14 National Semiconductor Corporation Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
US8884385B2 (en) * 2012-01-27 2014-11-11 Fuji Electric Co., Ltd. Physical quantity sensor with son structure, and manufacturing method thereof

Also Published As

Publication number Publication date
DE102015209889B4 (de) 2018-12-06

Similar Documents

Publication Publication Date Title
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
WO2007025497A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102004030603A1 (de) Verfahren zum Herstellen von Halbleiterchips
AT521082A2 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102012103686A1 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016103346A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102006027841B4 (de) Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils
DE102014015782B4 (de) Verfahren zur Herstellung von Galliumnitridmaterialien und Halbleitervorlage
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112004001230T5 (de) Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten
DE112014000633B4 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE10260937A1 (de) Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
DE102015209889B4 (de) Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102011113775B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE112019007835T5 (de) Halbleiter-Wafer und Verfahren zu dessen Herstellung
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102008020321A1 (de) NanoLEDs mit 3D-strukturiertem Substrat
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final