DE102015205695B4 - Semiconductor component, contact arrangement and method of manufacture - Google Patents
Semiconductor component, contact arrangement and method of manufacture Download PDFInfo
- Publication number
- DE102015205695B4 DE102015205695B4 DE102015205695.3A DE102015205695A DE102015205695B4 DE 102015205695 B4 DE102015205695 B4 DE 102015205695B4 DE 102015205695 A DE102015205695 A DE 102015205695A DE 102015205695 B4 DE102015205695 B4 DE 102015205695B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor component
- metallization
- semiconductor
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04034—Bonding areas specifically adapted for strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
- H01L2224/84815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Halbleiterbauelement (100) mit einer Halbleitermaterialebene (20) umfassend zumindest zwei Dotierbereiche (20') von unterschiedlicher Leitfähigkeit, und mit einer Metallisierungsebene (30), wobei die Metallisierungsebene (30) auf der Halbleitermaterialebene (20) angeordnet ist und die zumindest zwei Dotierbereiche (20') elektrisch kontaktiert und zur elektrischen Kontaktierung des Halbleiterbauelements (100) mit einem Kontaktelement (40, 45, 51, 52, 100') die Metallisierungsebene (30) in zumindest einem Bereich als Außenkontakt (11.1, 11.2, 12.1) ausgebildet ist, wobei die Metallisierungsebene (30) zumindest eine Schicht (10) aus Neusilber umfasst, und wobei die Metallisierungsebene (30) in zumindest einem Bereich aus mehreren übereinander angeordneten Schichten gebildet ist, umfassend eine einzige Schicht (10) aus Neusilber und zumindest eine weitere Schicht (30') aus AI, aus Au, aus Cu, aus Ni, aus Ag oder einer deren Legierungen, wobei die einzige Schicht (10) aus Neusilber auf der zumindest einen weiteren Schicht (30') als abschließende Schicht in dem zumindest einen Bereich des Außenkontaktes angrenzend angeordnet ist.Semiconductor component (100) with a semiconductor material level (20) comprising at least two doping areas (20 ') of different conductivity, and with a metallization level (30), the metallization level (30) being arranged on the semiconductor material level (20) and the at least two doping areas ( 20 ') electrically contacted and for electrical contacting of the semiconductor component (100) with a contact element (40, 45, 51, 52, 100') the metallization plane (30) is formed in at least one area as an external contact (11.1, 11.2, 12.1), wherein the metallization plane (30) comprises at least one layer (10) made of German silver, and wherein the metallization plane (30) is formed in at least one area from several layers arranged one above the other, comprising a single layer (10) made of German silver and at least one further layer ( 30 ') of Al, of Au, of Cu, of Ni, of Ag or one of their alloys, the only layer (10) made of nickel silver on the at least one further layer (30 ') as a final layer in which at least one area of the external contact is arranged adjacent.
Description
Die Erfindung betrifft ein Halbleiterbauelement, ein Verfahren zur Herstellung desselben sowie eine das Halbleiterbauelement enthaltene Kontaktanordnung gemäß den Oberbegriffen der unabhängigen Ansprüche.The invention relates to a semiconductor component, a method for producing the same and a contact arrangement containing the semiconductor component according to the preambles of the independent claims.
Stand der TechnikState of the art
Die Halbleitertechnologie hat eine Vielzahl von Halbleiterbauelementen für einen vielseitigen Einsatz in elektrischen und/oder elektronischen Geräten hervorgebracht. Die Halbleiterbauelemente weisen jeweils eine Halbleitermaterialebene auf, welche zumindest eine oder eine Kombination von Halbleiterschichten mit Bereichen unterschiedlicher Dotierung umfasst. Durch eine Dotierung ist in maßgeblicher Weise eine elektrische Leitfähigkeit der Halbleiterschicht beeinflusst bzw. eingestellt. Die Halbleitermaterialebene kann neben Bereichen unterschiedlicher Dotierung ferner isolierende Trennbereiche aufweisen. Die Halbleitermaterialebene kann beispielsweise in der bekannten Planartechnik durch einen schichtweisen Aufbau erfolgen. Gleiches gilt auch für eine Metallisierungsebene, welche auf der Halbleitermaterialebene angeordnet ist. Aufgetragene Schichten der Metallisierungsebene wiederum können beispielsweise durch ein lithographisches Verfahren strukturiert werden. Hierdurch bilden sich zum Beispiel integrierte Schaltungen und Leiterbahnen aus. Dabei verbinden die innerhalb der Metallisierungsebene gebildeten Leiterbahnen die in der Halbleitermaterialebene vorliegenden unterschiedlichen Dotierbereiche, insbesondere als ausgebildete Komponenten der integrierten Schaltungen, elektrisch miteinander. Des Weiteren sind auch Verbindungen zu großflächigen Kontakten der Halbleiterbauelemente sowie die Kontakte selbst durch die Metallisierungsebene erfasst. Über die Kontakte sind die Halbleiterbauelemente beispielsweise unter Ausbildung einer übergeordneten elektrischen und/oder elektronischen Schaltung mit weiteren elektrischen Bauelementen und/oder einem Schaltungsträger elektrisch kontaktiert. Für die Metallisierungsebene der Halbleiterbauelemente, insbesondere die oberseitige Metallisierungsebene, wird vorrangig AI oder eine AI-Legierung vorgesehen. Es sind auch Metallisierungen aus Au, Cu oder Ag sowie aus deren jeweiligen Legierungen bekannt.Semiconductor technology has produced a large number of semiconductor components for versatile use in electrical and / or electronic devices. The semiconductor components each have a semiconductor material level which comprises at least one or a combination of semiconductor layers with regions of different doping. An electrical conductivity of the semiconductor layer is significantly influenced or set by doping. In addition to regions of different doping, the semiconductor material plane can also have insulating separating regions. The semiconductor material level can, for example, take place in the known planar technology through a layered structure. The same also applies to a metallization level which is arranged on the semiconductor material level. Applied layers of the metallization plane can in turn be structured, for example, by a lithographic method. As a result, for example, integrated circuits and conductor tracks are formed. In this case, the conductor tracks formed within the metallization plane electrically connect the different doping regions present in the semiconductor material plane, in particular as constructed components of the integrated circuits, to one another. Furthermore, connections to large-area contacts of the semiconductor components as well as the contacts themselves through the metallization level are also recorded. The semiconductor components are electrically contacted via the contacts, for example with the formation of a superordinate electrical and / or electronic circuit, with further electrical components and / or a circuit carrier. Al or an Al alloy is primarily provided for the metallization level of the semiconductor components, in particular the top metallization level. Metallizations made of Au, Cu or Ag and their respective alloys are also known.
Die zuvor genannten Metallisierungen der Halbleiterbauelemente sind während der Prozesskette zur Herstellung der Halbleiterbauelemente und auch später in deren betrieblichen Einsatz zum Teil hohen Temperaturen, sowie oxidierenden und/oder korrodierenden Medien oder Substanzen ausgesetzt.The aforementioned metallizations of the semiconductor components are exposed to high temperatures and oxidizing and / or corrosive media or substances during the process chain for the production of the semiconductor components and also later in their operational use.
Um beispielsweise während eines Lötvorganges eine Oxidation der Kontaktfläche des Halbleiterbauelementes zu vermeiden, wird dieser Prozess beispielsweise unter Schutzgasen - wie z.B. N2 oder N2+H2 Formiergas - durchgeführt. Dies stellt hohe Ansprüche an den Anlagenbau und ist mit Kosten für die Bereitstellung der Gase verbunden. Schwierig wird es bei Vorsehen von Sinterprozessen als Verbindungtechnik, wie z.B. mit einer silberhaltigen Sinterschicht als Verbindung zwischen dem Halbleiterbauelement und einem Schaltungsträger. Hierbei ist für den Sinterprozess eine entsprechend notwendige Reaktion der Silberhaltigen Sinterpasten erforderlich, welche allerdings die Anwesenheit von Sauerstoff notwendig macht. Nachteilig ist daher, dass beispielsweise eine Kontaktoberfläche des Halbleiterbauelementes aus Cu bei den üblichen Sinterprozesstemperaturen, beispielsweise von 160 -300°C in Anwesenheit von Sauerstoff oxidiert. Das erschwert oder verhindert sogar die Anbindung der Cu - Kontaktoberfläche während des Sinterprozesses.In order to avoid oxidation of the contact surface of the semiconductor component during a soldering process, for example, this process is carried out under protective gases - e.g. N2 or N2 + H2 forming gas - carried out. This places high demands on the plant construction and is associated with costs for the provision of the gases. It becomes difficult when providing sintering processes as a connection technique, e.g. with a sintered layer containing silver as a connection between the semiconductor component and a circuit carrier. A correspondingly necessary reaction of the silver-containing sintering pastes is required for the sintering process, which, however, makes the presence of oxygen necessary. It is therefore disadvantageous that, for example, a contact surface of the semiconductor component made of Cu oxidizes at the usual sintering process temperatures, for example from 160-300 ° C. in the presence of oxygen. This makes it difficult or even prevents the connection of the Cu contact surface during the sintering process.
Löt- und Drahtbondbare Oberflächen zeichnen sich oftmals dadurch aus, dass sie - zumindest als abschließende oberste Schicht eines Kontaktes eines Halbleiterbauelementes- eine oxidationsbeständige Schicht aufweisen. Bei drahtbondbaren Kontaktoberflächen ist eine zusätzlich wichtige Funktion der Metallisierungsschicht ein mechanischer Schutz der darunterliegenden Strukturen, insbesondere der innerhalb der Halbleitermaterialebene liegenden Schichten. Für einen derartigen mechanischen Schutz ist es bekannt, dass der Kontakt einen abschließenden Metallisierungsstapel aus NiP-Pd-Au auf einer Grundmetallisierung des Halbleiterbauelementes aus AI, Cu oder aus einer ihrer Legierungen abgeschieden wird. Dieser dann aus den genannten Schichten gebildete Kontakt kann gelötet oder mit Bond-Drähten kontaktiert werden. Die Abscheidung dieses Metallisierungsstapels ist aber vergleichsweise aufwendig und kostspielig, besonders aufgrund der enthaltenen Edelmetalle.Solderable and wire-bondable surfaces are often distinguished by the fact that they have an oxidation-resistant layer - at least as the final top layer of a contact of a semiconductor component. In the case of wire-bondable contact surfaces, an additional important function of the metallization layer is mechanical protection of the underlying structures, in particular the layers lying within the semiconductor material plane. For such mechanical protection, it is known that the contact is a final metallization stack made of NiP-Pd-Au on a base metallization of the semiconductor component made of Al, Cu or one of their alloys is deposited. This contact, which is then formed from the layers mentioned, can be soldered or contacted with bonding wires. The deposition of this metallization stack is, however, comparatively complex and expensive, especially because of the noble metals it contains.
Aus der Offenlegungsschrift
Die veröffentliche japanische Schutzrechtsschrift
Offenbarung der ErfindungDisclosure of the invention
Vorteileadvantages
Der Erfindung liegt die Aufgabe zu Grunde, ein Halbleiterbauelement mit einer kostengünstigen Metallisierung vorzusehen, insbesondere derart, dass ein die Metallisierung aufweisender Kontakt des Halbleiterbauelementes eine vielseitige Kontaktierbarkeit durch verschiedene Verbindungstechniken, wie beispielsweise durch Löten, Versintern, Verkleben und/oder einer Bondtechnik, erlaubt.The invention is based on the object of a semiconductor component with a Provide inexpensive metallization, in particular in such a way that a contact of the semiconductor component having the metallization allows versatile contactability through various connection techniques, such as soldering, sintering, gluing and / or a bonding technique.
Ferner ist es Aufgabe, eine vorteilhafte Kontaktanordnung umfassend das Halbleiterbauelement sowie ein Verfahren zur Herstellung des Halbleiterbauelementes anzugeben.A further object is to specify an advantageous contact arrangement comprising the semiconductor component and a method for producing the semiconductor component.
Diese Aufgabe wird durch ein Halbleiterbauelement, eine das Halbleiterbauelement umfassende Kontaktanordnung und ein Verfahren zur Herstellung des Halbleiterbauelementes mit den kennzeichnenden Merkmalen der unabhängigen Ansprüche gelöst.This object is achieved by a semiconductor component, a contact arrangement comprising the semiconductor component and a method for producing the semiconductor component with the characterizing features of the independent claims.
Die Erfindung geht aus von einem Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement, mit einer Halbleitermaterialebene, umfassend zumindest zwei Dotierbereiche von unterschiedlicher Leitfähigkeit. Als Halbleitermaterial kommt beispielsweise Silizium zum Einsatz, wobei aber auch andere in der Halbleitertechnik eingesetzte Halbleitermaterialien geeignet sind. The invention is based on a semiconductor component, in particular a power semiconductor component, with a semiconductor material plane comprising at least two doping regions of different conductivity. Silicon, for example, is used as the semiconductor material, although other semiconductor materials used in semiconductor technology are also suitable.
Ferner umfasst das Halbleiterbauelement auch eine Metallisierungsebene. Die Metallisierungsebene ist dabei auf der Halbleitermaterialebene angeordnet. Durch sogenannte Durchkontaktierungen kann die Metallisierungsebene auch bereichsweise in die Halbleitermaterialebene eindringen. Der Grenzbereich zwischen der Metallisierungsebene und der Halbleitermaterialebene muss strukturell nicht zwingend eben ausgeführt sein. Je nach Ausbildung der in der Halbleitermaterialebene vorliegenden Dotierbereiche, insbesondere in Form von ausgebildeten Komponenten der vorgesehenen integrierten Schaltung, sind strukturelle Erhebungen und Vertiefungen möglich. Ferner ist die Metallisierungsebene derart ausgebildet, dass sie die zumindest zwei Dotierbereiche der Halbleitermaterialebene elektrisch kontaktiert. Hierfür ist die Metallisierungsebene derart strukturiert, dass durch diese eine Leiterbahn- und/oder Verbindungsstruktur zur Ausbildung der integrierten Schaltung vorliegt. Zusätzlich ist die Metallisierungsebene zur elektrischen Kontaktierung des Halbleiterbauelements mit einem Kontaktelement, beispielsweise mit einem weiteren elektrischen Bauelement, einem Schaltungsträger, einem Verbindungselement wie beispielsweise einem Draht- oder Bändchenbond oder einem Metallclip, in zumindest einem Bereich als Außenkontakt des Halbleiterbauelementes ausgebildet. Die Metallisierungsebene umfasst in vorteilhafter Weise zumindest eine Schicht aus Neusilber. Das Neusilber ist hierbei eine Legierung aus den Elementen Kupfer, Nickel und Zink, wobei die Legierung anteilig 47-64 % Kupfer, 10-25 % Nickel und 15-42 % Zink enthält. Ferner ist eine Beimengungen weiterer Elemente im Bereich von unter 5% zulässig. So können beispielsweise Mn, Fe, Pb oder Sn im Neusilber enthalten sein. Neusilber ist eine Legierung, welche sehr kostengünstig herzustellen ist und insbesondere keine Edelmetalle aufweist.Furthermore, the semiconductor component also comprises a metallization level. The metallization level is arranged on the semiconductor material level. The metallization level can also penetrate into the semiconductor material level in areas through so-called through-contacts. The boundary area between the metallization level and the semiconductor material level does not necessarily have to be designed to be planar structurally. Depending on the design of the doping regions present in the semiconductor material plane, in particular in the form of designed components of the integrated circuit provided, structural elevations and depressions are possible. Furthermore, the metallization level is designed such that it makes electrical contact with the at least two doping regions of the semiconductor material level. For this purpose, the metallization level is structured in such a way that it provides a conductor track and / or connection structure for forming the integrated circuit. In addition, the metallization level for electrically contacting the semiconductor component with a contact element, for example with a further electrical component, a circuit carrier, a connecting element such as a wire or ribbon bond or a metal clip, is formed in at least one area as an external contact of the semiconductor component. The metallization level advantageously comprises at least one layer made of nickel silver. The German silver is an alloy of the elements copper, nickel and zinc, with the alloy proportionally containing 47-64% copper, 10-25% nickel and 15-42% zinc. The addition of other elements in the range of less than 5% is also permitted. For example, Mn, Fe, Pb or Sn can be contained in German silver. German silver is an alloy that is very inexpensive to manufacture and in particular does not contain any precious metals.
Eine vorteilhafte Ausführungsform sieht beispielsweise vor, dass die Metallisierungsebene vollständig oder alternativ überwiegend, z.B. zu mehr als 10%, aus Neusilber gebildet ist. Es hat sich in überraschender Weise gezeigt, dass das Neusilber aufgrund seines sehr oxidations- und korrosionsträgen Materialverhaltens sich in einfacher Weise innerhalb der Fertigungsprozesse der Halbleitertechnologie als zumindest ein Teil der Metallisierungsebene ohne besondere Vorkehrungen integrieren lässt. Auf dieser Basis und aufgrund der ansonsten aufweisenden elektrischen Eigenschaften, beispielsweise der elektrischen Leitfähigkeit, zeigt sich ein vorteilhafter Einsatz des Neusilbers innerhalb der Aufbau- und Verbindungstechnik eines Halbleiterbauelementes. Hierbei lässt sich für das Aufbringen des Neusilbers auf die Halbleitermaterialebene in vorteilhafter Weise die in der Halbleitertechnologie für das Abscheiden von Metallisierungen bekannten Prozesstechniken nutzen. Weiterhin lässt sich nach einem Aufbringen der Metallisierung aus Neusilber eine Strukturierung durch beispielsweise eine Ätztechnik, alternativ durch beispielsweise einen „Lift Off“-Maskenprozess oder eine andere zur Strukturierung bekannte Prozesstechnik, ausführen.
Erste Versuche zeigen, dass Neusilber eine gute gleichbleibende Materialstabilität auch noch bei hohen Temperaturen zeigt, beispielsweise bis zu 300°C, vor allem bis zu 250°C, so dass es ermöglicht dahin gehend ermöglicht ist, dass Halbleiterbauelemente, beispielsweise auf Basis einer SiC-Technologie, bei erhöhten Einsatztemperaturen betrieben werden könnten. Es ist zu erwarten, dass auch bei hohen Betriebstemperaturen das Neusilber keine oder nur eine sehr geringe Metalldiffusion zulässt. Auf diese Weise könnte durch das Neusilber selbst bereits der Bedarf und/oder der Umfang an sonst üblichen zusätzlichen als Diffusionsbarrieren eingesetzten Materialien innerhalb der Metallisierungsebene eines Halbleiterbauelementes zumindest verringert werden.An advantageous embodiment provides, for example, that the metallization plane is formed entirely or, alternatively, predominantly, for example more than 10%, from nickel silver. It has been shown in a surprising way that the nickel silver, due to its very low oxidation and corrosion resistance, can be easily integrated within the manufacturing processes of semiconductor technology as at least a part of the metallization level without special precautions. On this basis and because of the electrical properties otherwise exhibiting, for example electrical conductivity, an advantageous use of nickel silver within the construction and connection technology of a semiconductor component is shown. In this case, the process techniques known in semiconductor technology for the deposition of metallizations can advantageously be used for the application of the nickel silver to the semiconductor material level. Furthermore, after the nickel silver metallization has been applied, structuring can be carried out using an etching technique, for example, or alternatively using a “lift-off” mask process or another process technology known for structuring, for example.
First tests show that nickel silver shows good, constant material stability even at high temperatures, for example up to 300 ° C, especially up to 250 ° C, so that it is possible to the effect that semiconductor components, for example based on a SiC- Technology that could be operated at elevated operating temperatures. It is to be expected that even at high operating temperatures, the German silver does not allow any or only very little metal diffusion. In this way, the German silver itself could at least reduce the need and / or the scope of otherwise customary additional materials used as diffusion barriers within the metallization level of a semiconductor component.
Ferner weist das Neusilber im Vergleich zu ansonsten bekannter Metallisierung, wie beispielsweise aus AI oder aus Cu, eine deutlich erhöhte mechanische Belastbarkeit auf. Auf diese Weise wirkt eine in der Metallisierungsebene enthaltene Schicht aus Neusilber als eine Art Verstärkungsstruktur, so dass das Halbleiterbauelement insgesamt höheren mechanischen Beanspruchungen ausgesetzt werden kann, ohne dass die sensible Halbleitermaterialebene nachteilig in Mitleidenschaft gezogen wird.Furthermore, compared to otherwise known metallization, such as, for example, made of Al or Cu, the German silver has a significantly increased mechanical load capacity. In this way, a layer of nickel silver contained in the metallization plane acts as a type of reinforcement structure, so that the semiconductor component can be subjected to higher mechanical loads overall without the sensitive semiconductor material plane being adversely affected.
Weiterhin ergibt sich eine vorteilhafte Ausführungsform dadurch, dass die Metallisierungsebene die zumindest eine Schicht aus Neusilber als abschließende Schicht aufweist. Auf diese Weise sind die durch die abschließende Schicht aus Neusilber überdeckten darunterliegenden Schichten und Strukturen, insbesondere die integrierte Schaltung, in besonders einfacher Art vor äußeren Einflüssen, beispielsweise vor Ionen und/oder korrosiven bzw. oxidierenden Medien, geschützt. Ein besonders großer Vorteil ergibt sich dadurch, dass die zumindest eine Schicht aus Neusilber als abschließende Schicht in dem zumindest einen Bereich des Außenkontaktes vorliegt. Derart bietet das Neusilber eine sehr flexible und vielseitig nutzbare Kontaktiermetallisierung zur elektrischen Kontaktierung des Halbleiterbauelementes mit einem weiteren Kontaktelement, zum Beispiel zur Ausbildung zumindest einer Kontaktanordnung innerhalb einer übergeordneten elektrischen Schaltung. Je nach Ausführungsvariante des Halbleiterbauelementes kann dieses an verschiedenen Stellen seines Außenbereiches einen derartigen Außenkontakt aufweisen. In vielen Fällen ist ein Halbleiterbauelement mit einer Oberseite und/oder einer Unterseite ausgeführt. Bevorzugt weist die Oberseite und/oder die Unterseite dann zumindest einen derartigen Außenkontakt auf. Zur Kontaktierung des Halbleiterbauelementes über den Außenkontakt kann für die weitere Aufbau- und Verbindungstechnik eine Löt-, Sinter-, Kleb- , Schweiß- oder Bondtechnik zum Einsatz kommen. Zur Anwendung einer dieser Verbindungstechniken ist es nicht notwendig, den Außenkontakt in Abhängigkeit einer dieser Techniken besonders oder andersartig auszuführen und/oder anzupassen. Eine übliche Metallisierung aus AI ist beispielsweise sehr weich und wird z.B. durch Cu-Drahtbonds sehr stark deformiert. Zur mechanischen Verstärkung erfordern derartige Metallisierungen einen teuren zusätzlichen Metallstapel, wie zum Beispiel einen NiP-Pd-Au Schichtstapel. Die Schicht aus Au wird als zusätzlicher Oxidations- und Korrosionsschutz benötigt. Eine übliche Metallisierung aus Cu wiederum oxidiert bereits bei Raumtemperaturen, wodurch schlechte Haftbedingungen für eine aufgebrachte Sinter- und/oder Lotschicht gegeben sind. Eine Verbesserung erfordert dann ebenso auf dem Cu aufgebrachte zusätzliche Metallstapel als Oxidations- und Korrosionsschutz. Zusätzlich ist nicht selten insgesamt eine aufwändige und teure Prozessführung dafür erforderlich.Furthermore, an advantageous embodiment results from the fact that the metallization plane has the at least one layer made of nickel silver as the final layer. In this way, the underlying layers and structures covered by the final layer of nickel silver, in particular the integrated circuit, are protected in a particularly simple manner from external influences, for example from ions and / or corrosive or oxidizing media. A particularly great advantage arises from the fact that the at least one layer made of nickel silver is present as the final layer in the at least one area of the external contact. In this way, the German silver offers a very flexible and versatile contact metallization for making electrical contact with the semiconductor component with a further contact element, for example for forming at least one contact arrangement within a higher-level electrical circuit. Depending on the embodiment variant of the semiconductor component, it can have such an external contact at various points in its external area. In many cases, a semiconductor component is designed with an upper side and / or a lower side. The top side and / or the bottom side then preferably has at least one such external contact. To make contact with the semiconductor component via the external contact, a soldering, sintering, gluing, welding or bonding technique can be used for the further construction and connection technique. To use one of these connection techniques, it is not necessary to design and / or adapt the external contact in a particular or different manner as a function of one of these techniques. A customary metallization made of Al is, for example, very soft and is severely deformed, for example, by Cu wire bonds. For mechanical reinforcement, such metallizations require an expensive additional metal stack, such as a NiP-Pd-Au layer stack. The layer of Au is required as additional protection against oxidation and corrosion. A customary metal plating made of Cu in turn oxidizes at room temperature, which means that poor adhesion conditions exist for an applied sintered and / or solder layer. An improvement then also requires additional metal stacks applied to the Cu as protection against oxidation and corrosion. In addition, it is not uncommon for complex and expensive process management to be required for this.
Besonders vorteilhaft ist es daher, dass alle Außenkontakte des Halbleiterbauelementes eine abschließende Schicht aus Neusilber aufweisen. Wird ein derartig ausgeführtes Halbleiterbauelement innerhalb einer übergeordneten Schaltung elektrisch kontaktiert, so kann in vorteilhafter Weise die in der elektrischen Schaltung einzige oder überwiegend festgelegte Verbindungstechnik uneingeschränkt auch auf die Kontaktierung des Halbleiterbauelementes angewendet werde. Auf diese Weise ergibt sich eine sehr kostengünstige Ausführungsform eines Halbleiterbauelementes, da eine immer gleichbleibende Ausführung flexibel gleich mehrere Arten der Kontaktierung erlaubt.It is therefore particularly advantageous that all external contacts of the semiconductor component have a final layer made of nickel silver. If a semiconductor component embodied in this way is electrically contacted within a higher-level circuit, the connection technology that is single or predominantly specified in the electrical circuit can advantageously also be applied without restriction to the contacting of the semiconductor component. This results in a very cost-effective embodiment of a semiconductor component, since an always constant embodiment flexibly allows several types of contact to be made at the same time.
Zur Erreichung eines ausreichenden Oxidationsschutzes, beispielsweise um eine ausreichende Haftgrundlage für eine aufzubringenden Lot- oder Sinterschicht zu gewährleisten, ist für die zumindest eine Schicht aus Neusilber, insbesondere als abschließende Schicht, eine Schichtdicke im Bereich von 50 nm - 500 nm vorteilhaft vorzusehen. Ist darüber hinaus ein zusätzlicher mechanischer Schutz beabsichtigt, beispielsweise um die elektrische Kontaktierung durch ein kraftbelastendes Bondverfahren auszuführen, sind vorteilhafte Schichtdicken ab 200 nm, insbesondere in einem Bereich von 1 - 50 µm auszuführen.
Eine weiterbildende Ausführungsform sieht vor, dass die Metallisierungsebene zumindest eine weitere Schicht aus AI, aus Au, aus Cu, aus Ni oder aus Ag umfasst, wobei die zumindest eine Schicht aus Neusilber auf der zumindest einen weiteren Schicht angrenzend angeordnet ist. Gleiches gilt für eine solche weitere Schicht, welche als eine jeweilige Legierung der genannten Materialien vorliegt. So sind in Bezug auf AI beispielsweise deren Legierungen AICu, AISi, AlSiCu beispielhaft zu nennen. Typische Schichtdicken für eine weitere Schicht aus Al und/oder einer AI-Legierung ist in einem Bereich von 1 - 5 µm ausgeführt. Die Schichtdicke bei einer Cu-Metallisierung und/oder einer Metallisierung aus einer Cu-Legierung bewegt sich vorteilhaft in einem Bereich von 1 - 15 µm, jene bei einer Ag-Metallisierung bzw. einer Metallisierung aus einer Ag-Legierung bevorzugt in einem Bereich von 0,05 - 2 µm.
Demnach können Halbleiterbauelemente mit bisherigen Metallisierungen weiterhin als Zukaufteile bezogen werden und lediglich die zumindest eine Schicht aus Neusilber als abschließende Schicht auf die oben genannten bereits vorliegenden Metallisierungen nachträglich aufgebracht werden. Somit können derart angepasste Halbleiterbauelemente in gleicher Weise die durch die Schicht Neusilber aufgeführten Vorteile erhalten.To achieve sufficient protection against oxidation, for example to ensure a sufficient adhesive base for a solder or sintered layer to be applied, a layer thickness in the range of 50 nm - 500 nm is advantageous for the at least one layer made of nickel silver, in particular as the final layer. If, in addition, additional mechanical protection is intended, for example to make the electrical contact using a force-loading bonding process, advantageous layer thicknesses from 200 nm, in particular in a range of 1-50 μm, are to be implemented.
A further developing embodiment provides that the metallization level comprises at least one further layer made of Al, Au, Cu, Ni or Ag, the at least one layer made of nickel silver being arranged adjacent to the at least one further layer. The same applies to such a further layer, which is present as a respective alloy of the materials mentioned. With regard to Al, for example, their alloys AICu, AISi, AlSiCu are to be named as examples. Typical layer thicknesses for a further layer made of Al and / or an Al alloy are in a range of 1-5 µm. The layer thickness in the case of a Cu metallization and / or a metallization made of a Cu alloy is advantageously in a range of 1-15 μm, that in the case of an Ag metallization or a metallization made of an Ag alloy preferably in a range of 0 .05 - 2 µm.
Accordingly, semiconductor components with previous metallizations can continue to be purchased as purchased parts and only the at least one layer made of nickel silver can be subsequently applied as a final layer to the aforementioned metallizations. Semiconductor components adapted in this way can thus obtain the advantages listed by the nickel silver layer in the same way.
In vorteilhafter Weise sind hierbei auch beispielsweise als Zukaufteile erhältliche Halbleiterbauelemente abgedeckt, bei welchen die Metallisierungsebene zumindest eine weitere Schicht als Haftvermittler, als Diffusionsbarriere und/oder als Spannungsausgleich umfasst, wobei die zumindest eine weitere Schicht zwischen der zumindest einen Schicht aus Neusilber und der Halbleitermaterialebene angeordnet ist. Eine zu diesem Funktionszweck vorliegende weitere Schicht ist bevorzugt aus Cr, Ti, Ta, W, Ni, Cu, Al, oder einer deren Legierungen, insbesondere aus TiW, TiN, TaN, TaSiN, AlCu, AlSiCu, AlSi, NiV, gebildet. Oft ist eine derartige weitere Schicht als eine von mehreren Schichten einer sogenannten OPM (over pad metallization) gebildet, insbesondere in der Form eines Kontaktpads. Ein OPM ist in vielen Fällen als Oxidations- und/oder Korrosionsschutz auf einer AI oder Cu enthaltenden Grundmetallisierung des Halbleiterbauelementes abgeschieden. Mögliche Metallstapel eines OPMs sind beispielsweise NiP-Pd-Au, NiP-Au, NiP-Pd, NiP-Pd-Ag, Ni-Pd-Au, Ti-NiV-Ag, Ti-NiV-Au, Cr-NiV-Ag, Cr-NiV-Au, welche in dieser Art insbesondere auch als sogenannten Rückseiten Metallisierungen vorgesehen sind. Auf alle diese Metallstapel kann eine abschließende Schicht aus Neusilber abgeschieden werden. Es gibt eine Vielzahl von Ausführungsmöglichkeiten hinsichtlich der Schichtdicken der einen weiteren Schicht oder der diese enthaltenden Metallstapel. Nur beispielhaft sei hier ein Schichtdickenbereich von 02, - 3 µm für eine Schicht aus NiP, 0,2 - 0,5 µm für eine Schicht aus Pd und 10 - 100 nm für eine Schicht aus Au genannt.Advantageously, semiconductor components available as purchased parts are also covered in this case, in which the metallization level comprises at least one further layer as an adhesion promoter, as a diffusion barrier and / or as a voltage compensation, the at least one further layer being arranged between the at least one layer made of nickel silver and the semiconductor material level is. A further layer present for this functional purpose is preferably formed from Cr, Ti, Ta, W, Ni, Cu, Al, or one of their alloys, in particular from TiW, TiN, TaN, TaSiN, AlCu, AlSiCu, AlSi, NiV. Often is one such further layer is formed as one of several layers of a so-called OPM (over pad metallization), in particular in the form of a contact pad. In many cases, an OPM is deposited as protection against oxidation and / or corrosion on a base metallization of the semiconductor component containing Al or Cu. Possible metal stacks of an OPM are, for example, NiP-Pd-Au, NiP-Au, NiP-Pd, NiP-Pd-Ag, Ni-Pd-Au, Ti-NiV-Ag, Ti-NiV-Au, Cr-NiV-Ag, Cr-NiV-Au, which in this way are also provided in particular as so-called rear-side metallizations. A final layer of nickel silver can be deposited on all of these metal stacks. There are a large number of possible designs with regard to the layer thicknesses of the one further layer or the metal stacks containing it. A layer thickness range of 0.2-3 μm for a layer made of NiP, 0.2-0.5 μm for a layer made of Pd and 10-100 nm for a layer made of Au is mentioned here only as an example.
Grundsätzlich ist zur Herstellung eines Halbleiterbauelements die zumindest eine Schicht aus Neusilber durch einen galvanischen Prozess, durch thermisches Spritzen (z.B. Plasma.oder Kaltgas-Spritzen), durch Walzplattieren oder durch eine physikalische (z.B. Aufdampfen, Lichtbogenverdampfen, Kathodenzerstäuben (Sputtern), lonenplattieren) oder chemische Gasphaseabscheidung innerhalb der Metallisierungsebene aufgebracht.In principle, the at least one layer of nickel silver is used to manufacture a semiconductor component using a galvanic process, thermal spraying (e.g. plasma or cold gas spraying), roll plating or physical (e.g. vapor deposition, electric arc evaporation, cathode atomization (sputtering), ion plating) or chemical vapor deposition applied within the metallization level.
Insbesondere hinsichtlich einer Anpassung der Metallisierung eines als Kaufteil beziehbaren Halbleiterbauelementes ist es in vorteilhafter Weise ausreichend, dass die Metallisierungsebene zwar in zumindest einem Bereich aus mehreren übereinander angeordneten Schichten gebildet ist, in welchem allerdings dann eine einzige Schicht aus Neusilber vorgesehen ist, insbesondere als die eine abschließende Schicht in dem zumindest einen Bereich des Außenkontaktes. Bereits dadurch ist eine Verbesserung in der bereits beschriebenen vorteilhaften Art und Weise aufgrund der einen Schicht aus Neusilber gegeben.In particular with regard to an adaptation of the metallization of a semiconductor component that can be purchased as a purchase part, it is advantageously sufficient that the metallization plane is formed in at least one area from several layers arranged one above the other, but in which a single layer of nickel silver is then provided, in particular as the one final layer in the at least one area of the external contact. This already results in an improvement in the advantageous manner already described due to the one layer of nickel silver.
Weitere Vorteile ergeben sich durch Vorsehen der zumindest einen Schicht aus Neusilber in entsprechend einer der beschriebenen Ausführungsformen eines Halbleiterbauelementes, indem das Halbleiterbauelement als Transistor, insbesondere als Leistungshalbleiterbauelement, beispielsweise ein IGBT, ein MOSFET oder ein J-Fet, oder als ein Microcontroller, insbesondere ein ASIC, oder als eine Diode oder ein Speichermodul, oder als Sensor, insbesondere ein MEMS, ausgebildet ist. Besonders Halbleiterbauelemente, welche hohen Temperaturen und korrosiven Medien ausgesetzt sind - wie z.B. Sensoren im Abgasstrang oder Brennraum eines Verbrennungsmotors - können sehr von der Neusilber-Metallisierung profitieren.Further advantages result from the provision of the at least one layer of nickel silver in one of the described embodiments of a semiconductor component, by using the semiconductor component as a transistor, in particular as a power semiconductor component, for example an IGBT, a MOSFET or a J-Fet, or as a microcontroller, in particular a ASIC, or as a diode or a memory module, or as a sensor, in particular a MEMS. Especially semiconductor components that are exposed to high temperatures and corrosive media - such as Sensors in the exhaust system or combustion chamber of an internal combustion engine can benefit greatly from nickel silver metallization.
Die Erfindung führt auch zu einer Kontaktanordnung umfassend zumindest ein Halbleiterbauelement in einer der zuvor dargestellten Ausführungsform. Dabei ist zumindest ein Außenkontakt des Halbleiterbauelementes mit zumindest einem Kontaktelement elektrisch verbunden, insbesondere durch eine Lot-, Sinter- oder Kleberschicht oder einen Draht- oder Bändchenbond oder einen Metallclip. Aufgrund der flexiblen Kontaktierungsmöglichkeit eines erfindungsgemäßen Halbleiterbauelementes ergeben sich Kontaktanordnungen zur Ausbildung einer elektrischen Schaltung, wobei für die elektrische Schaltung durchgehend oder zumindest überwiegend die gleiche Verbindungstechnik verwendet ist. Ebenso kann sich eine Verbindungstechnik zum Erhalt der Kontaktanordnung an die für die gesamte die Kontaktanordnung umfassende elektrische Schaltung orientieren.The invention also leads to a contact arrangement comprising at least one semiconductor component in one of the previously illustrated embodiment. In this case, at least one external contact of the semiconductor component is electrically connected to at least one contact element, in particular by a solder, sintered or adhesive layer or a wire or ribbon bond or a metal clip. The flexible contacting possibility of a semiconductor component according to the invention results in contact arrangements for forming an electrical circuit, the same connection technology being used throughout or at least predominantly for the electrical circuit. Likewise, a connection technique for maintaining the contact arrangement can be based on the electrical circuit comprising the entire contact arrangement.
In Weiterbildung der Kontaktanordnung ist das mit dem Außenkontakt des Halbleiterbauelementes verbundene Kontaktelement ein weiteres elektrisches und/oder elektronisches Bauelement oder eine Leiterbahnstruktur oder ein Kontaktfläche auf einem Schaltungsträger. Ebenso ist als ein mögliches Kontaktelement ein Drahtbond, ein Bändchenbond oder ein Metallclip vorteilhaft denkbar.In a further development of the contact arrangement, the contact element connected to the external contact of the semiconductor component is a further electrical and / or electronic component or a conductor track structure or a contact surface on a circuit carrier. A wire bond, a ribbon bond or a metal clip is also advantageously conceivable as a possible contact element.
Die Erfindung führt auch zu einem Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterbauelementes. Dieses sieht vor, dass die zumindest eine Schicht aus Neusilber durch einen galvanischen Prozess, durch thermisches Spritzen (z.B. Plasma.oder Kaltgas-Spritzen), durch Walzplattieren oder durch eine physikalische (z.B. Aufdampfen, Lichtbogenverdampfen, Kathodenzerstäuben (Sputtern), lonenplattieren) oder chemische Gasphaseabscheidung innerhalb der Metallisierungsebene aufgebracht wird. In vorteilhafter Weise ist eine Vielzahl von Techniken zum Aufbringen der zumindest einen Schicht aus Neusilber innerhalb der Metallisierungsebene möglich. Besonders einfach erfolgt dies, bei Vorsehen einer abschließenden Schicht aus Neusilber, insbesondere in zumindest einem Bereich, welcher als Außenkontakt des Halbleiterbauelementes ausgebildet ist.The invention also leads to a method for producing a semiconductor component according to the invention. This provides that the at least one layer of nickel silver is deposited by a galvanic process, by thermal spraying (e.g. plasma or cold gas spraying), by roll plating or by a physical (e.g. vapor deposition, arc evaporation, cathode atomization (sputtering), ion plating) or chemical Gas phase deposition is applied within the metallization level. A large number of techniques for applying the at least one layer of nickel silver within the metallization level are advantageously possible. This is done in a particularly simple manner when a final layer of nickel silver is provided, in particular in at least one region which is designed as an external contact of the semiconductor component.
Eine sehr einfache und kostengünstige Verfahrensform ergibt sich dadurch, dass ein beispielsweise als Kaufteil beziehbares Halbleiterbauelement mit bereits innerhalb der Metallisierungsebenen enthaltenen Metallisierungsschichten bereitgehalten wird. In Vorsehen einer der zuvor genannten Auftragungstechniken wird eine abschließende Schicht aus Neusilber auf die bereits dem Halbleiterbauelement als Kaufteil vorliegende Abschlussmetallisierung zumindest eines Außenkontaktes, bevorzugt allen Außenkontakten des Halbleiterbauelementes, aufgebracht. Ebenso kann vor dem Auftragen noch ein Reinigen der Außenkontakte, auf welchen die abschließende Schicht aus Neusilber aufzubringen ist, durchgeführt werden, Die Reinigung kann mit einschließen, beispielsweise eine Oxidschicht der vorliegenden Abschlussmetallisierung zu entfernen, beispielsweise durch eine physikalische Gasphasenabscheidung, wie Rücksputtern, Plasma Reinigen. Alternativ erfolgt die Reinigung mittels eines chemischen Verfahrens, beispielsweise durch Ätzen oder Beizen mit Ameisensäure oder Zitronensäure.A very simple and cost-effective form of the method results from the fact that a semiconductor component, which can be obtained, for example, as a purchased part, with metallization layers already contained within the metallization levels, is kept ready. In the provision of one of the aforementioned application techniques, a final layer of nickel silver is applied to the final metallization of at least one external contact, preferably all external contacts of the semiconductor component, which is already present on the semiconductor component as a purchased part. Likewise, the external contacts can also be cleaned before application the final layer of nickel silver is to be applied. The cleaning can include, for example, removing an oxide layer of the existing final metallization, for example by a physical vapor deposition, such as back sputtering, plasma cleaning. Alternatively, cleaning is carried out using a chemical process, for example by etching or pickling with formic acid or citric acid.
FigurenlisteFigure list
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnung. Diese zeigt in:
-
1 : eine beispielhafte Kontaktanordnung eines Halbleiterbauelementes, -
2 : ein Ausschnitt im Bereich eines Außenkontaktes eines Halbleiterbauelementes in detaillierter Darstellung der Metallisierungsebene.
-
1 : an exemplary contact arrangement of a semiconductor component, -
2 : a section in the area of an external contact of a semiconductor component in a detailed representation of the metallization level.
Ausführungsformen der ErfindungEmbodiments of the invention
Durch die abschließende Schicht
Grundsätzlich kann das Halbleiterbauelement
So kann ein erfindungsgemäßes Halbleiterbauelement
A semiconductor component according to the invention can
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015205695.3A DE102015205695B4 (en) | 2015-03-30 | 2015-03-30 | Semiconductor component, contact arrangement and method of manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015205695.3A DE102015205695B4 (en) | 2015-03-30 | 2015-03-30 | Semiconductor component, contact arrangement and method of manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015205695A1 DE102015205695A1 (en) | 2016-10-06 |
DE102015205695B4 true DE102015205695B4 (en) | 2020-09-24 |
Family
ID=56937026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015205695.3A Active DE102015205695B4 (en) | 2015-03-30 | 2015-03-30 | Semiconductor component, contact arrangement and method of manufacture |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102015205695B4 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119140A (en) * | 1988-10-28 | 1990-05-07 | Seiko Epson Corp | Integrated circuit device |
US20050186707A1 (en) * | 2000-04-04 | 2005-08-25 | International Rectifier Corp. | Chip scale surface mounted device and process of manufacture |
-
2015
- 2015-03-30 DE DE102015205695.3A patent/DE102015205695B4/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119140A (en) * | 1988-10-28 | 1990-05-07 | Seiko Epson Corp | Integrated circuit device |
US20050186707A1 (en) * | 2000-04-04 | 2005-08-25 | International Rectifier Corp. | Chip scale surface mounted device and process of manufacture |
Also Published As
Publication number | Publication date |
---|---|
DE102015205695A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006044691B4 (en) | Method for producing a terminal conductive structure of a component | |
DE69414929T2 (en) | Lead frame for an integrated circuit arrangement | |
DE102005028951B4 (en) | Arrangement for the electrical connection of a semiconductor circuit arrangement with an external contact device | |
DE102006052202B3 (en) | Semiconductor component has metal layer comprising coherent section, and other metal layer is arranged on coherent section of former metal layer, where latter metal layer is structured between layered regions | |
DE69500388T2 (en) | Film circuit metal system for use in IC components with bumps | |
DE102012111654B4 (en) | Method of manufacturing an electronic component | |
DE102012213548A1 (en) | Bond pad for thermocompression bonding, method of making a bond pad and device | |
WO2012034752A1 (en) | Carrier substrate for an optoelectronic component, method for producing same and optoelectronic component | |
DE112012006812T5 (en) | Electronic component and manufacturing process for electronic components | |
DE102012211952A1 (en) | Power semiconductor module with at least one stress-reducing matching element | |
WO2016062464A1 (en) | Electronic device and method for producing an electronic device | |
DE10336747A1 (en) | Semiconductor component used as a power transistor comprises a layer structure with a semiconductor chip, a support for the chip and an electrically insulating layer made from nano-particles of an electrically insulating material | |
DE102005044510B4 (en) | Semiconductor device with front side metallization and method for its production and power diode | |
WO2014079657A1 (en) | Method for producing a connection region of an optoelectronic semiconductor chip | |
DE102006060899A1 (en) | Lead wire, method of making such and assembly | |
WO2009146987A1 (en) | Contact structure, electronic component comprising a contact structure and method for the manufacture thereof | |
DE10350707B4 (en) | Electrical contact for optoelectronic semiconductor chip and method for its production | |
DE102015205695B4 (en) | Semiconductor component, contact arrangement and method of manufacture | |
DE102008033410A1 (en) | Power electronic connection device and manufacturing method for this purpose | |
DE102007002807A1 (en) | Chip arrangement and method for producing a chip arrangement | |
WO2010012267A1 (en) | Optoelectronic semiconductor chip and optoelectronic component | |
WO2008142081A2 (en) | Component with mechanically loadable connection surfaces | |
DE112016007388B4 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
EP2028686B1 (en) | Method for electrodepositing a metal, especially copper, and use of said method | |
DE1764572A1 (en) | Multi-layer, solderable semiconductor connection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |