Die Erfindung betrifft eine elektronische Steuereinheit, die eine Vielzahl von Mikrocomputern und eine Oszillationsschaltung beinhaltet.The invention relates to an electronic control unit which includes a plurality of microcomputers and an oscillation circuit.
Die JP H05-189385 A offenbart ein Zeitgebersynchronisationssystem, das eine Zeit einer Taktgebereinrichtung, die in jedem von einer Vielzahl von Prozessoren enthalten ist, korrigiert. Jeder der Vielzahl von Prozessoren überträgt die durch seine eigene Taktgebereinrichtung gemessene Zeit an die anderen Prozessoren. Jeder der Vielzahl von Prozessoren vergleicht die empfangene Zeit und seine eigene Zeit, und falls der Unterschied einen vorbestimmten zulässigen Fehlerbereich überschreitet, korrigiert jeder der Vielzahl von Prozessoren die Zeit seiner eigenen Taktgebereinrichtung auf der Grundlage von empfangener Zeitinformation.The JP H05-189385 A discloses a timing synchronization system that corrects a timing of a clocking device included in each of a plurality of processors. Each of the plurality of processors transmits the time measured by its own clock means to the other processors. Each of the plurality of processors compares the received time and its own time, and if the difference exceeds a predetermined allowable error range, each of the plurality of processors corrects the time of its own clock device based on received time information.
Die JP H05-189385 offenbart keine Einzelheiten über die in jedem der Vielzahl von Prozessoren enthaltene Taktgebereinrichtung. Jedoch wird für gewöhnlich ein Zähler, der ein Impulssignal zählt, als eine Taktgebereinrichtung verwendet. Jeder der Vielzahl von Prozessoren beinhaltet den vorstehend beschriebenen Zähler und eine Schaltung (einen Impulssignalgenerator), der ein Impulssignal erzeugt. In einem Fall, in dem die Prozessoren ihre eigene Zeit zu der empfangenen Zeit entsprechend machen bzw. mit dieser in Übereinstimmung bringen, korrigiert jeder der Prozessoren derart, dass die Anzahlen von Impulsen (Zählzahlen bzw. Zählwerte), die in den durch jeden der Zähler gemessenen Impulssignalen enthalten sind, einander entsprechen bzw. miteinander übereinstimmen.The JP H05-189385 does not disclose details about the clocking means included in each of the plurality of processors. However, a counter counting a pulse signal is usually used as a clock means. Each of the plurality of processors includes the above-described counter and a circuit (a pulse signal generator) that generates a pulse signal. In a case where the processors make their own time corresponding to the received time, respectively, each of the processors corrects so that the numbers of pulses (counts) included in each of the counters contained pulse signals, correspond to each other or agree with each other.
Jedoch unterscheiden sich in einem Fall, in dem jeder der Prozessoren seinen eigenen Pulssignalgenerator beinhaltet, die durch jeden der Pulssignalgeneratoren erzeugte Impulssignale voneinander. Folglich besteht die Möglichkeit, dass der Unterschied zwischen den Zählwerten der in den Prozessoren enthaltenen Zähler groß wird.However, in a case where each of the processors includes its own pulse signal generator, the pulse signals generated by each of the pulse signal generators differ from each other. Consequently, there is a possibility that the difference between the counts of the counters included in the processors becomes large.
Der Erfindung liegt als eine Aufgabe zugrunde, eine elektronische Steuereinheit bereitzustellen, die eine Zunahme des Unterschieds zwischen Zählwerten beschränkt.It is an object of the invention to provide an electronic control unit which limits an increase in the difference between counts.
Eine elektronische Steuereinheit gemäß einem Aspekt der Erfindung beinhaltet eine Vielzahl von Mikrocomputern und eine Oszillationsschaltung. Jeder der Vielzahl von Mikrocomputern beinhaltet einen Zeitgeber, der durch Zählen einer Anzahl von Impulsen, die in einem Taktsignal enthalten sind, eine Zeit misst, und einen Prozessor, der einen Zählwert des Zeitgebers einstellt. Die Oszillationsschaltung gibt das Taktsignal aus. Die Oszillationsschaltung beinhaltet einen Oszillator, der mit einer bestimmten Frequenz schwingt, und einen Generator, der das Taktsignal auf der Grundlage der Schwingung des Oszillators erzeugt. Der Zeitgeber in jedem der Vielzahl von Mikrocomputern zählt die Anzahl von Impulsen, die in dem von der einen Oszillationsschaltung ausgegebenen Taktsignal enthalten sind. Der Zeitgeber in jedem der Vielzahl von Mikrocomputern ist bzw. wird mit jedem anderen auf der Grundlage des Zählwerts synchronisiert.An electronic control unit according to one aspect of the invention includes a plurality of microcomputers and an oscillation circuit. Each of the plurality of microcomputers includes a timer that measures a time by counting a number of pulses included in a clock signal, and a processor that sets a count value of the timer. The oscillation circuit outputs the clock signal. The oscillation circuit includes an oscillator that oscillates at a certain frequency and a generator that generates the clock signal based on the oscillation of the oscillator. The timer in each of the plurality of microcomputers counts the number of pulses included in the clock signal output from the one oscillation circuit. The timer in each of the plurality of microcomputers is synchronized with each other based on the count value.
Bei der elektronischen Steuereinheit sind bzw. werden die Zeitgeber in jedem der Vielzahl von Mikrocomputern auf der Grundlage des von der einen Oszillationsschaltung ausgegebenen Taktsignals miteinander synchronisiert. Demgemäß wird eine Zunahme eines Unterschieds zwischen den Zählwerten der Vielzahl von Mikrocomputern verglichen mit einem Fall, in dem die Zeitgeber in jedem der Vielzahl von Mikrocomputern auf der Grundlage von Taktsignalen synchronisiert werden, die von unterschiedlichen Oszillationsschaltungen ausgegeben werden, beschränkt.In the electronic control unit, the timers in each of the plurality of microcomputers are synchronized with each other on the basis of the clock signal output from the one oscillation circuit. Accordingly, an increase in a difference between the count values of the plurality of microcomputers is restricted as compared with a case where the timers in each of the plurality of microcomputers are synchronized based on clock signals output from different oscillation circuits.
Weitere Ziele und Vorteile der Erfindung sind der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen leichter zu entnehmen. Es zeigen:Other objects and advantages of the invention will be more readily apparent from the following detailed description with reference to the accompanying drawings. Show it:
1 ein Blockdiagramm, das eine elektronische Steuerschaltung gemäß einem ersten Ausführungsbeispiel darstellt; 1 a block diagram illustrating an electronic control circuit according to a first embodiment;
2 ein Zeitverlaufsdiagramm, das verschiedene Signale in der elektronischen Steuereinheit gemäß dem ersten Ausführungsbeispiel darstellt; 2 a timing chart illustrating various signals in the electronic control unit according to the first embodiment;
3 ein Zeitverlaufsdiagramm, das verschiedene Signale in der elektronischen Steuereinheit gemäß dem ersten Ausführungsbeispiel darstellt; 3 a timing chart illustrating various signals in the electronic control unit according to the first embodiment;
4 ein Zeitverlaufsdiagramm, das verschiedene Signale in der elektronischen Steuereinheit gemäß dem ersten Ausführungsbeispiel darstellt; 4 a timing chart illustrating various signals in the electronic control unit according to the first embodiment;
5 ein Zeitverlaufsdiagramm, das verschiedene Signale in der elektronischen Steuereinheit gemäß einer Modifikation darstellt; 5 a timing chart illustrating various signals in the electronic control unit according to a modification;
6 ein Zeitverlaufsdiagramm, das verschiedene Signale in einer elektronischen Steuereinheit gemäß einem zweiten Ausführungsbeispiel darstellt; 6 a timing chart illustrating various signals in an electronic control unit according to a second embodiment;
7 ein Zeitverlaufsdiagramm, das verschiedene Signale in der elektronischen Steuereinheit gemäß dem zweiten Ausführungsbeispiel darstellt; 7 a timing chart illustrating various signals in the electronic control unit according to the second embodiment;
8 ein Zeitverlaufsdiagramm, das verschiedene Signale in einer elektronischen Steuereinheit gemäß einer anderen Modifikation darstellt; 8th a timing chart illustrating various signals in an electronic control unit according to another modification;
9 ein Blockdiagramm, das eine elektronische Steuereinheit gemäß einer anderen Modifikation darstellt; und 9 a block diagram illustrating an electronic control unit according to another modification; and
10 ein Blockdiagramm, das eine elektronische Steuereinheit gemäß einer anderen Modifikation darstellt. 10 a block diagram illustrating an electronic control unit according to another modification.
(Erstes Ausführungsbeispiel)(First embodiment)
Nachstehend wird eine elektronische Steuereinheit 100 gemäß einem ersten Ausführungsbeispiel der Erfindung unter Bezugnahme auf 1 bis 4 beschrieben. Wie in 1 dargestellt, beinhaltet die elektronische Steuereinheit 100 eine Vielzahl von Mikrocomputern, d. h. einen Hauptmikrocomputer 10 und einen Nebenmikrocomputer 20, und eine Oszillationsschaltung 30. Nach dem ein durch die Oszillationsschaltung 30 zugeführtes Taktsignal dem Hauptmikrocomputer 10 zugeführt ist, wird das Taktsignal über eine Taktsignalleitung 90 dem Nebenmikrocomputer 20 zugeführt. Jeder der Mikrocomputer 10, 20 führt eine synchrone Verarbeitung bzw. Synchronverarbeitung auf der Grundlage des Taktsignals der Oszillationsschaltung 30 durch. Die synchrone Verarbeitung der Mikrocomputer 10, 20 beinhaltet zum Beispiel eine Motorsteuerung. Während der Hauptmikrocomputer 10 eine Einspritzsteuerung durchführt, führt der Nebenmikrocomputer 20 eine Zündsteuerung durch, um eine Verbrennung in dem Motor zu veranlassen.Below is an electronic control unit 100 according to a first embodiment of the invention with reference to 1 to 4 described. As in 1 shown, includes the electronic control unit 100 a plurality of microcomputers, ie a main microcomputer 10 and a slave microcomputer 20 , and an oscillation circuit 30 , After the one by the oscillation circuit 30 supplied clock signal to the main microcomputer 10 is supplied, the clock signal via a clock signal line 90 the secondary microcomputer 20 fed. Each of the microcomputers 10 . 20 performs synchronous processing based on the clock signal of the oscillation circuit 30 by. Synchronous processing of microcomputers 10 . 20 includes, for example, a motor controller. While the main microcomputer 10 performs injection control, the slave microcomputer performs 20 an ignition control to cause combustion in the engine.
Der Hauptmikrocomputer 10 beinhaltet einen Hauptzeitzähler bzw. Hauptzeitgeber 11 und einen Hauptprozessor 12. Der Hauptzeitgeber 11 misst eine Zeit durch Zählen der Anzahl von Impulsen, die in dem Taktsignal enthalten sind, das von der Oszillationsschaltung 30 ausgegeben wird. Der Hauptprozessor 12 stellt eine Zählzahl bzw. einen Zählwert des Hauptzeitgebers 11 (nachstehend als eine Hauptzählzahl bzw. ein Hauptzählwert bezeichnet) ein. Wie vorstehend beschrieben wurde, führt der Hauptprozessor 12 die Einspritzsteuerung zusätzlich zu der Einstellung des Hauptzählwerts durch. Der Hauptmikrocomputer 10 gemäß dem vorliegenden Ausführungsbeispiel beinhaltet einen Teil der Oszillationsschaltung 30 wie in 1 dargestellt.The main microcomputer 10 includes a main time counter 11 and a main processor 12 , The main timer 11 measures a time by counting the number of pulses included in the clock signal from the oscillation circuit 30 is issued. The main processor 12 represents a count or count of the main timer 11 (hereinafter referred to as a main count). As described above, the main processor performs 12 the injection control in addition to the setting of the main count value. The main microcomputer 10 According to the present embodiment includes a part of the oscillation circuit 30 as in 1 shown.
Der Nebenmikrocomputer 20 beinhaltet einen Nebenzeitzähler bzw. Nebenzeitgeber 21 und einen Nebenprozessor 22. Der Nebenzeitgeber 21 misst eine Zeit durch Zählen der Anzahl von Impulsen, die in dem Taktsignal enthalten sind, das von der Oszillationsschaltung 30 ausgegeben wird. Der Nebenprozessor 22 stellt eine Zählzahl bzw. einen Zählwert des Nebenzeitgebers 21 (nachstehend als eine Nebenzählzahl bzw. ein Nebenzählwert bezeichnet) ein. Wie vorstehend beschrieben wurde, führt der Nebenprozessor 22 die Zündsteuerung zusätzlich zu der Einstellung des Nebenzählwerts durch.The sub-microcomputer 20 includes a slave time counter 21 and a slave processor 22 , The secondary timer 21 measures a time by counting the number of pulses included in the clock signal from the oscillation circuit 30 is issued. The secondary processor 22 represents a count number or a counter value of the sub-timer 21 (hereinafter referred to as a sub-count). As described above, the slave processor performs 22 the ignition control in addition to the setting of the sub-count value.
Jeder der Zeitgeber 11, 21 zählt die Anzahl von Impulsen, die in dem Taktsignal enthalten sind, das von der einen Oszillationsschaltung 30 ausgegeben wird. Dann synchronisiert jeder der Zeitgeber 11, 21 die Anzahl von Impulsen auf der Grundlage des Zählwerts.Each of the timers 11 . 21 counts the number of pulses included in the clock signal from the one oscillation circuit 30 is issued. Then each of the timers will sync 11 . 21 the number of pulses based on the count.
Wie in 1 dargestellt, sind der Hauptmikrocomputer 10 und der Nebenmikrocomputer 20 über eine Synchronsignalleitung 91 miteinander verbunden. Der Hauptprozessor 12 ändert einen Spannungspegel eines Synchronisierungssignals bzw. Synchronsignals, das auf die Synchronsignalleitung 91 ausgegeben wird, auf der Grundlage des Werts des Hauptzählwerts. Demgemäß wird der Spannungspegel der Synchronsignalleitung 91 geändert. Wenn der Spannungspegel der Synchronsignalleitung 91 (des Synchronsignals) geändert wird, macht der Nebenprozessor 22 den Nebenzählwert entsprechend zu dem Hauptzählwert bzw. ändert der Nebenprozessor 22 den Nebenzählwert so, dass dieser dem Hauptzählwert entspricht bzw. mit diesem übereinstimmt. Demgemäß werden der Nebenzeitgeber 21 und der Hauptzeitgeber 11 synchronisiert. Der Hauptprozessor 12 ändert den Spannungspegel des Synchronsignals auf zwei Pegel, d. h. einen ersten Pegel und einen zweiten Pegel, der höher ist als der erste Pegel. Nachstehend wird der erste Pegel als der niedrige Pegel bezeichnet, und wird der weite Pegel als der hohe Pegel bezeichnet.As in 1 are the main microcomputer 10 and the sub-microcomputer 20 via a synchronizing signal line 91 connected with each other. The main processor 12 changes a voltage level of a sync signal applied to the sync signal line 91 is output based on the value of the main count. Accordingly, the voltage level of the synchronizing signal line becomes 91 changed. When the voltage level of the synchronizing signal line 91 (the sync signal) is changed by the slave processor 22 the sub-count corresponding to the main count or changes the slave processor 22 the secondary count so that it corresponds to or matches the main count. Accordingly, the sub-timer 21 and the main timer 11 synchronized. The main processor 12 changes the voltage level of the synchronizing signal to two levels, ie, a first level and a second level, which is higher than the first level. Hereinafter, the first level will be referred to as the low level, and the wide level will be referred to as the high level.
Die Oszillationsschaltung 30 beinhaltet einen Oszillator 31 und einen Hauptgenerator 32. Der Oszillator 31 schwingt mit einer bestimmten Frequenz. Der Hauptgenerator 32 erzeugt das Taktsignal auf der Grundlage der Schwingung des Oszillators 31. Der Oszillator 31 ist ein so genannter Quarzoszillator und gibt ein Oszillationssignal bzw. Schwingungssignal vermittels eines piezoelektrischen Effekts eines Kristalls an den Hauptgenerator 32 aus. Der Hauptgenerator 32 wandelt das von dem Oszillator 31 ausgegebene Oszillationssignal in ein digitales Signal um und stellt bzw. justiert eine Frequenz und eine Impulsbreite des umgewandelten Oszillationssignals ein, um das Taktsignal zu erzeugen. Der Hauptgenerator 32 ist in dem Hauptmikrocomputer 10 enthalten. Nachstehend wird das von dem Hauptgenerator 32 ausgegebene Taktsignal als ein Haupttaktsignal bezeichnet.The oscillation circuit 30 includes an oscillator 31 and a main generator 32 , The oscillator 31 vibrates with a certain frequency. The main generator 32 generates the clock signal based on the oscillation of the oscillator 31 , The oscillator 31 is a so-called quartz oscillator and outputs an oscillation signal by means of a piezoelectric effect of a crystal to the main generator 32 out. The main generator 32 convert that from the oscillator 31 outputting the oscillation signal into a digital signal and adjusting a frequency and a pulse width of the converted oscillation signal to generate the clock signal. The main generator 32 is in the main microcomputer 10 contain. The following will be the main generator 32 output clock signal referred to as a main clock signal.
Der Nebenmikrocomputer 20 gemäß dem vorliegenden Ausführungsbeispiel beinhaltet einen Nebengenerator 33 wie in 1 dargestellt. Der Nebengenerator 33 stellt die Frequenz und die Impulsbreite des von dem Hauptgenerator 32 ausgegebenen Haupttaktsignals ein, um ein Nebentaktsignal zu erzeugen, das für Betriebsabläufe des Nebenzeitgebers 21 und des Nebenprozessors 22 geeignet ist.The sub-microcomputer 20 according to the present embodiment includes a subgenerator 33 as in 1 shown. The auxiliary generator 33 Sets the frequency and the pulse width of the main generator 32 output main clock signal to generate a sub-clock signal indicative of operations of the sub-timer 21 and the slave processor 22 suitable is.
Der Nebengenerator 33 ist zum Beispiel eine Multiplikationsschaltung bzw. Multipliziererschaltung oder eine Divisionsschaltung bzw. Teilerschaltung.The auxiliary generator 33 is, for example, a multiplier circuit or a divider circuit.
Das von dem Nebengenerator 33 an den Nebenzeitgeber 21 ausgegebene Nebentaktsignal hat jedoch dieselbe Frequenz und dieselbe Impulsbreite wie das Haupttaktsignal, wie in 3 und 4 dargestellt. Obwohl es einige Unterschiede in den Zeitpunkten ansteigender Flanken und abfallender Flanken der Impulse zwischen dem Haupttaktsignal und dem Nebentaktsignal gibt, ist dies deshalb so, weil es eine Verzögerung gibt, bevor das Haupttaktsignal von dem Hauptmikrocomputer 10 dem Nebenmikrocomputer 20 zugeführt wird. Auf diese Art und Weise empfängt der Nebenzeitgeber 21 im Wesentlichen das Haupttaktsignal. In einem Fall, in dem ein Betriebstakt (das Nebentaktsignal) des Nebenmikrocomputers 20 derselbe ist wie ein Betriebstakt des Hauptmikrocomputers 10, ist der Nebentaktgenerator 33 unnötig.That of the auxiliary generator 33 to the sub-timer 21 However, the output secondary clock signal has the same frequency and the same pulse width as the main clock signal, as in 3 and 4 shown. Although there are some differences in the timing of rising edges and falling edges of the pulses between the main clock signal and the sub clock signal, this is because there is a delay before the main clock signal from the main microcomputer 10 the secondary microcomputer 20 is supplied. In this way, the sub-timer receives 21 essentially the main clock signal. In a case where an operation clock (the sub-clock signal) of the sub-microcomputer 20 the same is like an operating clock of the main microcomputer 10 , is the secondary clock generator 33 unnecessary.
Als Nächstes wird die synchrone Verarbeitung bzw. Synchronverarbeitung des Hauptprozessors 12 unter Bezugnahme auf 2 beschrieben. Der Hauptprozessor 12 führt die in 2 dargestellte Verarbeitung durch, wenn der Hauptzeitgeber 11 das Haupttaktsignal zählt. Jedes Mal wenn der Hauptzählwert in einem Schritt S10 um 1 inkrementiert bzw. erhöht wird, ermittelt der Hauptprozessor 12 in einem Schritt S20, ob der Hauptzählwert einen vorbestimmten Wert annimmt. Falls der Hauptzählwert den vorbestimmten Wert annimmt (JA in Schritt S20), ändert der Hauptprozessor 12 den Spannungspegel des Synchronsignals in einem Schritt S30 und beendet die Verarbeitung. Dann wiederholt der Hauptprozessor 12 die Verarbeitung von Schritt S10 bis Schritt S30. Falls der Hauptzählwert nicht der vorbestimmte Wert ist (NEIN in Schritt S20), kehrt der Hauptprozessor 12 zu Schritt S10 zurück und wiederholt die Verarbeitung von Schritt S10 bis Schritt S30.Next, the synchronous processing of the main processor becomes 12 with reference to 2 described. The main processor 12 leads the in 2 represented processing when the main timer 11 the main clock signal counts. Each time the main count is incremented by 1 in a step S10, the main processor determines 12 in step S20, if the main count value assumes a predetermined value. If the main count value assumes the predetermined value (YES in step S20), the main processor changes 12 the voltage level of the synchronizing signal in a step S30 and terminates the processing. Then the main processor repeats 12 the processing from step S10 to step S30. If the main count value is not the predetermined value (NO in step S20), the main processor returns 12 to step S10 and repeats the processing from step S10 to step S30.
Als Nächstes werden verschiedene Signale in der elektronischen Steuereinheit 100 unter Bezugnahme auf 3 und 4 beschrieben. Wie in 3 und 4 dargestellt, sind das Haupttaktsignal und die Nebentaktsignale jeweils ein Impulssignal mit einem Tastverhältnis von 50%. Wie vorstehend beschrieben wurde, wird das Haupttaktsignal zunächst dem Hauptzeitgeber 11 zugeführt. In dem vorliegenden Ausführungsbeispiel inkrementiert dann, wenn der Hauptzeitgeber 11 eine ansteigende Flanke eines in dem Haupttaktsignal enthaltenen Impulses erfasst, der Hauptzeitgeber 11 den Hauptzählwert um 1. Wie in 3 und 4 beschrieben bzw. gezeigt ist, wird der Hauptzählwert ein wenig später als die ansteigende Flanke des Haupttaktsignals um 1 inkrementiert. Dies ist deshalb so, weil eine Verzögerungszeit erzeugt wird, bevor der Hauptzeitgeber 11 den Hauptzählwert um 1 inkrementiert, nachdem die ansteigende Flanke des Haupttaktsignals erfasst wird. Die Impulsperiode des Haupttaktsignals ist so festgelegt, dass sie länger ist als die Verzögerungszeit.Next, various signals will be in the electronic control unit 100 with reference to 3 and 4 described. As in 3 and 4 The main clock signal and the sub-clock signals are each a pulse signal having a duty ratio of 50%. As described above, the main clock signal first becomes the main timer 11 fed. In the present embodiment, then increments when the main timer 11 detects a rising edge of a pulse contained in the main clock signal, the main timer 11 the main count by 1. As in 3 and 4 is written, the main count value is incremented by 1 a little later than the rising edge of the master clock signal. This is because a delay time is generated before the main timer 11 increments the main count by one, after detecting the rising edge of the main clock signal. The pulse period of the main clock signal is set to be longer than the delay time.
Wie vorstehend beschrieben wurde, ändert der Hauptprozessor 12 den Spannungspegel des Synchronsignals, wenn der Hauptzählwert den vorbestimmten Wert annimmt. Zum Beispiel ändert, wie in 3 und 4 dargestellt, dann, wenn der Hauptzählwert einen oberen Grenzwert oder einen ersten vorbestimmten Wert erreicht, der Hauptprozessor 12 den Spannungspegel des Synchronsignals. Die Spannungspegeländerung des Synchronsignals wird an den Nebenmikrocomputer 20 ausgegeben. Wie in 3 und 4 dargestellt, ändert der Hauptprozessor 12 gemäß dem vorliegenden Ausführungsbeispiel den Spannungspegel des Synchronsignals, nachdem eine der Hälfte der Impulsperiode entsprechende Zeit verstrichen ist, seit der Hauptzählwert den vorbestimmten Wert erreicht hat. Ein Spannungspegel des Eingangs bzw. der Zufuhr des Synchronsignals wird ein wenig später geändert als eine Änderung des Spannungspegels des Ausgangs bzw. der Ausgabe des Synchronsignals erfolgt. Dies ist deshalb so, weil eine Verzögerungszeit erzeugt wird, bevor das Synchronsignal von dem Hauptmikrocomputer 10 dem Nebenmikrocomputer 20 zugeführt wird. Die Hälfte der Impulsperiode des Haupttaktsignals ist so festgelegt, dass sie länger ist als die Verzögerungszeit. Demgemäß steigt der Impuls des Haupttaktsignals nicht an, bevor das Synchronsignal dem Nebenmikrocomputer 20 zugeführt ist bzw. wird.As described above, the main processor changes 12 the voltage level of the synchronizing signal when the main counter value assumes the predetermined value. For example, as in 3 and 4 when the main count reaches an upper limit or a first predetermined value, the main processor 12 the voltage level of the sync signal. The voltage level change of the sync signal is sent to the sub-microcomputer 20 output. As in 3 and 4 shown, the main processor changes 12 According to the present embodiment, the voltage level of the sync signal after a time corresponding to half of the pulse period has elapsed since the main count value has reached the predetermined value. A voltage level of the input or the supply of the synchronizing signal is changed a little later than a change in the voltage level of the output or the output of the synchronizing signal takes place. This is because a delay time is generated before the sync signal from the main microcomputer 10 the secondary microcomputer 20 is supplied. Half the pulse period of the main clock signal is set to be longer than the delay time. Accordingly, the pulse of the main clock signal does not increase before the sync signal to the sub-microcomputer 20 is supplied or is.
Wie ebenfalls vorstehend beschrieben wurde, wird das Haupttaktsignal von dem Hauptmikrocomputer 10 dem Nebenmikrocomputer 20 zugeführt, und erzeugt der Nebenmikrocomputer 20 das Taktsignal auf der Grundlage des Haupttaktsignals. Folglich steigt eine Flanke eines in dem Nebentaktsignal enthaltenen Impulses ein wenig später an als die ansteigende Flanke des in dem Haupttaktsignal enthaltenen Impulses. Wenn der Nebenzeitgeber 21 die ansteigende Flanke des in dem Impulssignal enthaltenen Impulses erfasst, inkrementiert der Nebenzeitgeber 21 den Nebenzählwert um 1. Der Nebenzählwert wird ein wenig später als die ansteigende Flanke des Nebentaktsignals um 1 inkrementiert. Dies ist deshalb so, weil eine Verzögerungszeit erzeugt wird, bevor der Nebenzeitgeber 21 den Nebenzählwert um 1 inkrementiert, nachdem die ansteigende Flanke des Nebentaktsignals erfasst ist bzw. wird.As also described above, the main clock signal from the main microcomputer 10 the secondary microcomputer 20 supplied, and generates the sub-microcomputer 20 the clock signal based on the main clock signal. Consequently, an edge of a pulse contained in the sub clock signal rises a little later than the rising edge of the pulse contained in the main clock signal. If the sub-timer 21 detects the rising edge of the pulse contained in the pulse signal, the sub-timer increments 21 the sub-count value is incremented by 1 a little later than the rising edge of the sub-clock signal. This is because a delay time is generated before the sub-timer 21 increments the sub count value by 1 after the rising edge of the sub clock signal is detected.
Als Nächstes wird die Synchronverarbeitung jedes des Hauptmikrocomputers 10 und des Nebenmikrocomputers 20 unter Bezugnahme auf 3 und 4 beschrieben. Wie in 3 dargestellt, wird jedes Mal, wenn die ansteigende Flanke des in dem Haupttaktsignal enthaltenen Impulses dem Hauptzeitgeber 11 zugeführt wird, der Hauptzählwert um 1 inkrementiert bzw. erhöht. Die Zählung schreitet fort, und der Hauptzählwert erreicht einen oberen Grenzwert (FFFF). Wenn danach die ansteigende Flanke des Impulses des Haupttaktsignals erneut dem Hauptzeitgeber 11 zugeführt wird, wird der Hauptzählwert zurückgesetzt. Darauf folgend inkrementiert dann, wenn die ansteigende Flanke des Haupttaktsignals dem Hauptzeitgeber 11 erneut zugeführt wird, der Hauptzeitgeber 11 den Hauptzählwert ausgehend von einem Anfangswert (0000) um 1.Next, the synchronous processing of each of the main microcomputer becomes 10 and the sub-microcomputer 20 with reference to 3 and 4 described. As in 3 is pictured each time the rising edge of the pulse contained in the main clock signal goes to the main timer 11 is supplied, the main count is incremented by 1 or increased. The count proceeds and the main count reaches an upper limit (FFFF). After that, the rising edge of the main clock pulse again returns to the main timer 11 is supplied, the main count is reset. Subsequently, when the rising edge of the master clock signal increments, the main timer increments 11 is fed again, the main timer 11 the main count from an initial value (0000) by 1.
Der Hauptprozessor 12 ändert den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel, wenn der Hauptzählwert den oberen Grenzwert erreicht. Demgemäß wird die Änderung des Spannungspegels des Synchronsignals dem Nebenmikrocomputer 20 zugeführt. Wenn sich der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel ändert, gibt der neben Prozessor 22 ein Rücksetzsignal an den Nebenzeitgeber 21 aus, um mit dem Hauptzeitgeber 11 zu synchronisieren. Demgemäß wird der Nebenzählwert zurückgesetzt, beginnt die Zählung des Hauptzeitgebers 11 und des Nebenzeitgebers 21 zur gleichen Zeit, und sind die Zählwerte synchronisiert. Wenn die ansteigende Flanke des Nebentaktsignals dem Nebenzeitgeber 21 erneut zugeführt wird, inkrementiert der Nebenzeitgeber 21 den Nebenzählwert ausgehend von einem Anfangswert (0000) um 1, in einer Weise ähnlich zu dem Hauptzeitgeber 11.The main processor 12 changes the voltage level of the sync signal from the low level to the high level when the main count reaches the upper limit. Accordingly, the change of the voltage level of the synchronizing signal becomes the sub-microcomputer 20 fed. When the voltage level of the synchronizing signal line 91 from the low level to the high level, the one next to the processor 22 a reset signal to the sub-timer 21 off to the main timer 11 to synchronize. Accordingly, the sub-count is reset, the count of the main timer starts 11 and the sub-timer 21 at the same time, and the counts are synchronized. When the rising edge of the slave clock signal is the slave timer 21 is re-fed, the sub-timer increments 21 the sub-count starting from an initial value (0000) by 1, in a manner similar to the main timer 11 ,
Darüber hinaus ändert, wie in 4 dargestellt, dann, wenn der Hauptzählwert einen ersten vorbestimmten Wert (7FFF) zwischen dem oberen Grenzwert und dem unteren Grenzwert erreicht, der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem hohen Pegel auf den niedrigen Pegel. Der Nebenprozessor 22 speichert den ersten vorbestimmten Wert, und wenn sich der Spannungspegel der Synchronsignalleitung 91 von dem hohen Pegel auf den niedrigen Pegel ändert, macht der Nebenprozessor 22 auf der Grundlage einer Differenz zwischen dem Nebenzählwert und dem ersten vorbestimmten Wert den Nebenzählwert entsprechend zu dem Hauptzählwert, bzw. ändert den Nebenzählwert so, dass dieser dem Hauptzählwert entspricht bzw. mit diesem übereinstimmt. Demgemäß können der Nebenzeitgeber 21 und der Hauptzeitgeber 11 synchronisiert werden.In addition, changes, as in 4 when the main count reaches a first predetermined value (7FFF) between the upper limit and the lower limit, the main processor 12 the voltage level of the sync signal from the high level to the low level. The secondary processor 22 stores the first predetermined value, and when the voltage level of the synchronizing signal line 91 from the high level to the low level, the slave processor makes 22 on the basis of a difference between the sub-count value and the first predetermined value, the sub-count corresponding to the main count value, or changes the sub-count value to correspond to or coincide with the main count value. Accordingly, the sub-timer can 21 and the main timer 11 be synchronized.
Als Nächstes werden Wirkungen der elektronischen Steuereinheit 100 gemäß dem vorliegenden Ausführungsbeispiel beschrieben. Wie vorstehend beschrieben wurde, werden der Hauptzeitgeber 11 in dem Hauptmikrocomputer 10 und der Nebenzeitgeber 21 in dem Nebenmikrocomputer 20 auf der Grundlage des von der einen Oszillationsschaltung 30 ausgegebenen Taktsignals synchronisiert. Demgemäß kann eine Zunahme der Differenz bzw. des Unterschieds zwischen dem Zählwert des Hauptzeitgebers 11 und dem Zählwert des Nebenzeitgebers 21 verglichen mit einem Fall, in dem Zeitgeber in einer Vielzahl von Mikrocomputern auf der Grundlage von von unterschiedlichen Oszillationsschaltungen ausgegebenen Taktsignalen synchronisiert werden, beschränkt werden.Next will be effects of the electronic control unit 100 described according to the present embodiment. As described above, the main timer 11 in the main microcomputer 10 and the sub-timer 21 in the sub-microcomputer 20 on the basis of the one oscillation circuit 30 output clock signal synchronized. Accordingly, an increase in the difference between the count of the main timer 11 and the counter value of the sub-timer 21 compared with a case where timers in a plurality of microcomputers are synchronized based on clock signals output from different oscillation circuits.
Wenn der Hauptzählwert den oberen Grenzwert erreicht, ändert der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel. Dann setzt der Nebenprozessor 22 den Nebenzeitgeber 21 zurück, um die Zählwerte zu synchronisieren. Wenn der Hauptzählwert den ersten vorbestimmten Wert erreicht, ändert der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem hohen Pegel auf den niedrigen Pegel. Dann macht der Nebenprozessor 22 den Nebenzählwert entsprechend zu dem Hauptzählwert. Demgemäß können der Hauptzeitgeber 11 und der Nebenzeitgeber 21 zweimal synchronisiert werden, während der Hauptzeitgeber 11 von dem unteren Grenzwert zu dem oberen Grenzwert wechselt.When the main count reaches the upper limit, the main processor changes 12 the voltage level of the sync signal from the low level to the high level. Then the slave processor sets 22 the secondary timer 21 back to synchronize the counts. When the main count reaches the first predetermined value, the main processor changes 12 the voltage level of the sync signal from the high level to the low level. Then the slave processor makes 22 the sub-count corresponding to the main count. Accordingly, the main timer 11 and the sub-timer 21 be synchronized twice while the main timer 11 changes from the lower limit to the upper limit.
In dem vorliegenden Ausführungsbeispiel ändert, wie in 3 dargestellt, dann, wenn der Hauptzählwert den oberen Grenzwert (FFFF) erreicht, der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel. Dann setzt, wenn der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel wechselt, der Nebenprozessor 22 den Nebenzeitgeber 21 zurück, um den Hauptzeitgeber 11 und den Nebenzeitgeber 21 zu synchronisieren. Jedoch kann, wie in 5 dargestellt ist, eine gegenüber der vorstehend beschriebenen Synchronverarbeitung unterschiedliche Synchronverarbeitung durchgeführt werden. In einer in 5 dargestellten Modifikationen ändert dann, wenn der Hauptzählwert einen dritten vorbestimmten Wert, der um einen zweiten vorbestimmten Wert kleiner ist als der obere Grenzwert (FFFF), erreicht, der Hauptprozessor 12 den Spannungspegel von dem niedrigen Pegel auf den hohen Pegel. In diesem Fall wird, nachdem der Hauptzählwert um den zweiten vorbestimmten Wert fortschreitet und den oberen Grenzwert erreicht, dann, wenn die ansteigende Flanke des Impulses des Haupttaktsignals dem Hauptzeitgeber 11 erneut zugeführt wird, der Hauptzählwert zurückgesetzt. Andererseits prüft dann, wenn der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel wechselt, jedes Mal wenn der in dem Nebentaktsignal enthaltene Impuls dem Nebenzeitgeber 21 zugeführt wird, der Nebenprozessor 22, ob der Spannungspegel der Synchronsignalleitung 91 der hohe Pegel ist. Der Nebenprozessor 22 speichert den zweiten vorbestimmten Wert und führt die Prüfung durch, während der in dem Nebentaktsignal enthaltene Impuls dem Nebenzeitgeber 21 für den zweiten vorbestimmten Wert zugeführt wird. Dann setzt, wenn der Nebenprozessor 22 ermittelt, dass der Spannungspegel der Synchronsignalleitung 91 auf dem hohen Pegel gehalten ist, der Nebenprozessor 22 den Zählwert des Nebenzeitgeber 21 mit dem Hauptzeitgeber 11 zurück, um den Nebenzeitgeber 21 und den Hauptzeitgeber 11 zu synchronisieren.In the present embodiment, as in FIG 3 then, when the main count reaches the upper limit (FFFF), the main processor 12 the voltage level of the sync signal from the low level to the high level. Then set when the voltage level of the synchronizing signal line 91 from the low level to the high level, the slave processor 22 the secondary timer 21 back to the main timer 11 and the sub-timer 21 to synchronize. However, as in 5 1, a synchronous processing different from that described above is performed. In an in 5 When the main count value reaches a third predetermined value that is smaller than the upper limit value (FFFF) by a second predetermined value, the main processor changes 12 the voltage level from the low level to the high level. In this case, after the main count advances by the second predetermined value and reaches the upper limit, when the rising edge of the pulse of the main clock signal becomes the main timer 11 is returned, the main count reset. On the other hand, when the voltage level of the synchronizing signal line 91 from the low level to the high level, every time the pulse contained in the sub-clock signal changes to the sub-timer 21 is supplied, the secondary processor 22 whether the voltage level of the synchronizing signal line 91 the high level is. The secondary processor 22 stores the second predetermined value and performs the test during the pulse contained in the sub-clock signal to the sub-timer 21 is supplied for the second predetermined value. Then set if the slave processor 22 determines that the voltage level of the synchronizing signal line 91 held high, the slave processor 22 the count of the sub-timer 21 with the main timer 11 back to the sub-timer 21 and the main timer 11 to synchronize.
In der Modifikation prüft, wie vorstehend beschrieben wurde, der Nebenprozessor 22, ob der Spannungspegel der Synchronsignalleitung 91 der hohe Pegel ist, und setzt den Zählwert des Nebenzeitgebers 21 zurück, wenn der Nebenprozessor 22 ermittelt, dass die Synchronsignalleitung 91 auf dem hohen Pegel gehalten ist.In the modification, as described above, the slave processor checks 22 whether the voltage level of the synchronizing signal line 91 is the high level, and sets the counter value of the sub-timer 21 back when the slave processor 22 determines that the sync signal line 91 is held at the high level.
Demgemäß wird auch dann, wenn ein Rauschen in der Synchronsignalleitung 91 enthalten ist, der Nebenprozessor 22 daran gehindert, zu ermitteln, dass sich der Spannungspegel der Synchronsignalleitung 91 aufgrund des Rauschen ändert. Folglich kann eine unerwartete Synchronverarbeitung eingeschränkt bzw. verhindert werden.Accordingly, even when noise in the synchronizing signal line 91 is included, the slave processor 22 prevented from detecting that the voltage level of the synchronizing signal line 91 due to the noise changes. As a result, unexpected synchronous processing can be restrained.
In dem vorstehend beschriebenen Ausführungsbeispiel ändert der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel, wenn der Hauptzählwert den oberen Grenzwert oder den dritten vorbestimmten Wert erreicht, und ändert den Spannungspegel des Synchronsignals von dem hohen Pegel auf den niedrigen Pegel, wenn der Hauptzählwert den ersten vorbestimmten Wert erreicht. Alternativ kann der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem hohen Pegel auf den niedrigen Pegel ändern, wenn der Hauptzählwert den oberen Grenzwert oder den dritten vorbestimmten Wert erreicht, und kann den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel ändern, wenn der Hauptzählwert den ersten vorbestimmten Wert erreicht. In diesem Fall gibt der Nebenprozessor 22 das Rücksetzsignal an den Nebenzeitgeber 21 aus, wenn sich der Spannungspegel der Synchronsignalleitung 91 von dem hohen Pegel auf den niedrigen Pegel ändert, und macht den Nebenzählwert zu dem Hauptzählwert entsprechend, wenn sich der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel ändert.In the embodiment described above, the main processor changes 12 the voltage level of the sync signal from the low level to the high level when the main count reaches the upper limit or the third predetermined value, and changes the voltage level of the sync signal from the high level to the low level when the main count reaches the first predetermined value. Alternatively, the main processor 12 change the voltage level of the synchronous signal from the high level to the low level when the main count reaches the upper limit or the third predetermined value, and can change the voltage level of the synchronous signal from the low level to the high level when the main count value is the first predetermined value reached. In this case, the slave processor returns 22 the reset signal to the sub-timer 21 off when the voltage level of the synchronizing signal line 91 changes from the high level to the low level, and makes the sub count value corresponding to the main count value when the voltage level of the synchronizing signal line 91 changes from the low level to the high level.
(Zweites Ausführungsbeispiel)Second Embodiment
Als Nächstes wird eine elektronische Steuereinheit 100 gemäß einem zweiten Ausführungsbeispiel der Erfindung unter Bezugnahme auf 6 und 7 beschrieben. Die elektronische Steuereinheit 100 gemäß dem vorliegenden Ausführungsbeispiel hat viele Merkmale mit dem vorstehend beschriebenen Ausführungsbeispiel gemeinsam. Daher wird in der nachfolgenden Beschreibung eine Beschreibung der gemeinsamen Merkmale weggelassen, und werden hauptsächlich unterschiedliche Merkmale beschrieben. Außerdem sind dieselben Symbole Elementen zugewiesenen, die gleiche Elemente wie in dem vorstehend beschriebenen Ausführungsbeispiel sind.Next will be an electronic control unit 100 according to a second embodiment of the invention with reference to 6 and 7 described. The electronic control unit 100 According to the present embodiment, many features are common to the embodiment described above. Therefore, in the following description, a description of the common features will be omitted and mainly different features will be described. In addition, the same symbols are assigned to elements that are the same elements as in the above-described embodiment.
In dem ersten Ausführungsbeispiel ändert dann, wenn der Hauptzählwert den vorbestimmten Wert erreicht, der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel oder von dem hohen Pegel auf den niedrigen Pegel. In dem vorliegenden Ausführungsbeispiel jedoch ändert dann, wenn der Hauptzählwert einen vorbestimmten Wert erreicht, der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel, und führt dann die Spannungspegel auf den niedrigen Pegel zurück.In the first embodiment, when the main count reaches the predetermined value, the main processor changes 12 the voltage level of the sync signal from the low level to the high level or from the high level to the low level. However, in the present embodiment, when the main count reaches a predetermined value, the main processor changes 12 the voltage level of the sync signal from the low level to the high level, and then returns the voltage level to the low level.
Wenn sich der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel oder von dem hohen Pegel auf den niedrigen Pegel ändert, macht der Nebenprozessor 22 den Nebenzählwert auf der Grundlage einer Differenz zwischen dem Nebenzählwert und dem vorbestimmten Wert zu dem Hauptzählwert entsprechend. Demgemäß werden der Nebenzeitgeber 21 und der Hauptzeitgeber 11 synchronisiert.When the voltage level of the synchronizing signal line 91 from the low level to the high level or from the high level to the low level, the slave processor makes 22 the sub-count based on a difference between the sub-count and the predetermined value corresponding to the main count. Accordingly, the sub-timer 21 and the main timer 11 synchronized.
Im Einzelnen ändert, wie in 6 und 7 dargestellt, dann, wenn der Hauptzählwert einen vierten vorbestimmten Wert zwischen dem oberen Grenzwert und dem unteren Grenzwert erreicht, der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel, und führt dann den Spannungspegel wieder auf den niedrigen Pegel zurück. Der Nebenprozessor 22 speichert den vierten vorbestimmten Wert. Wenn sich der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel ändert, macht der Nebenprozessor 22 den Nebenzählwert auf der Grundlage einer Differenz zwischen dem Nebenzählwert und dem vierten vorbestimmten Wert zu dem Hauptzählwert entsprechend. Demgemäß werden der Nebenzeitgeber 21 und der Hauptzeitgeber 11 synchronisiert.Specifically, as in 6 and 7 when the main count reaches a fourth predetermined value between the upper limit and the lower limit, the main processor 12 the voltage level of the sync signal from the low level to the high level, and then returns the voltage level to the low level. The secondary processor 22 stores the fourth predetermined value. When the voltage level of the synchronizing signal line 91 from the low level to the high level, the slave processor does 22 the sub-count value based on a difference between the sub-count value and the fourth predetermined value corresponding to the main counter value. Accordingly, the sub-timer 21 and the main timer 11 synchronized.
Wie vorstehend beschrieben wurde, kann die Synchronverarbeitung durch optionales Festlegen des vierten vorbestimmten Werts zu einer gewünschten Zeit durchgeführt werden. Darüber hinaus können durch Festlegen mehrerer vierter vorbestimmter Werte mit unterschiedlichen Werten der Hauptzeitgeber 11 und der Nebenzeitgeber 21 mehrere Male bzw. mehrmals synchronisiert werden, während der Hauptzeitgeber 11 von dem unteren Grenzwert zu dem oberen Grenzwert wechselt.As described above, the synchronous processing can be performed by optionally setting the fourth predetermined value at a desired time. In addition, by setting a plurality of fourth predetermined values having different values, the main timers 11 and the sub-timer 21 be synchronized several times or more times during the Main timer 11 changes from the lower limit to the upper limit.
In einem Fall, in dem der Nebenzählwert größer ist als der Hauptzählwert, kann eine Synchronverarbeitung nach 8 anstelle der Synchronverarbeitung nach 6 durchgeführt werden. Wenn der Hauptzählwert einen fünften vorbestimmten Wert zwischen dem oberen Grenzwert und dem unteren Grenzwert erreicht, ändert der Hauptprozessor 12 den Spannungspegel des Synchronsignals von dem niedrigen Pegel auf den hohen Pegel, und führt dann den Spannungspegel wieder auf den niedrigen Pegel zurück. Der Nebenprozessor 22 speichert den fünften vorbestimmten Wert. Wenn der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel wechselt, stoppt der Nebenprozessor 22 das Zählen des Nebenzeitgeber 21, bis der Nebenzählwert dem Hauptzählwert entspricht. Wenn dann der Nebenzählwert dem Hauptzählwert entspricht, startet der Nebenprozessor 22 das Zählen des Nebenzeitgebers 21 neu. Der Nebenzeitgeber 21 und der Hauptzeitgeber 11 können auf die vorstehend beschriebene Weise synchronisiert werden. In einem Fall, in dem die Synchronverarbeitung nach 8 verwendet wird, führen dann, wenn der Nebenzählwert kleiner ist als der Hauptzählwert, der Hauptprozessor 12 und der Nebenprozessor 22 die in 7 dargestellte Synchronverarbeitung aus.In a case where the sub count value is larger than the main count value, synchronous processing may after 8th instead of synchronous processing after 6 be performed. When the main count reaches a fifth predetermined value between the upper limit and the lower limit, the main processor changes 12 the voltage level of the sync signal from the low level to the high level, and then returns the voltage level to the low level. The secondary processor 22 stores the fifth predetermined value. When the voltage level of the synchronizing signal line 91 from the low level to the high level, the slave processor stops 22 counting the sub-timer 21 until the sub-count equals the main count. Then, when the sub-count equals the main count, the slave processor starts 22 counting the sub-timer 21 New. The secondary timer 21 and the main timer 11 can be synchronized in the manner described above. In a case where the synchronous processing after 8th is used, then, if the minor count is less than the main count, the main processor 12 and the slave processor 22 in the 7 shown synchronous processing off.
In dem vorstehenden Ausführungsbeispiel macht der Nebenprozessor 22 den Nebenzählwert entsprechend zu dem Hauptzählwert, wenn der Spannungspegel der Synchronsignalleitung 91 von dem niedrigen Pegel auf den hohen Pegel wechselt. Alternativ kann der Nebenprozessor 22 den Nebenzählwert zu dem Hauptzählwert entsprechend machen, wenn der Spannungspegel der Synchronsignalleitung 91 von dem hohen Pegel auf den niedrigen Pegel wechselt.In the above embodiment, the slave processor makes 22 the sub-count corresponding to the main counter value when the voltage level of the synchronizing signal line 91 changes from the low level to the high level. Alternatively, the secondary processor 22 make the sub count value corresponding to the main count value when the voltage level of the sync signal line 91 changes from the high level to the low level.
(Andere Ausführungsbeispiele)Other Embodiments
Während die Erfindung unter Bezugnahme auf Ausführungsbeispiele derselben beschrieben wurde, versteht sich, dass die Offenbarung nicht auf die Ausführungsbeispiele und Konstruktionen beschränkt ist. Die vorliegende Offenbarung soll verschiedene Modifikationen und äquivalente Anordnungen mit abdecken.While the invention has been described with reference to embodiments thereof, it should be understood that the disclosure is not limited to the embodiments and constructions. The present disclosure is intended to cover various modifications and equivalent arrangements.
In jedem der vorstehend beschriebenen Ausführungsbeispiele beinhaltet die elektronische Steuereinheit 100 den Hauptmikrocomputer 10 und den Nebenmikrocomputer 20. Die Anzahl von Mikrocomputern ist jedoch nicht auf das vorstehend beschriebene Beispiel beschränkt, und kann eine beliebige Anzahl sein. Zum Beispiel kann, wie in 9 dargestellt, die elektronische Steuereinheit 100 einen Hauptmikrocomputer 10 und mehrere Nebenmikrocomputer 20 beinhalten.In each of the above-described embodiments, the electronic control unit includes 100 the main microcomputer 10 and the sub-microcomputer 20 , However, the number of microcomputers is not limited to the above-described example, and may be any number. For example, as in 9 represented, the electronic control unit 100 a main microcomputer 10 and several sub-microcomputers 20 include.
In jedem der vorstehend beschriebenen Ausführungsbeispiele führt, während der Hauptmikrocomputer 10 die Einspritzsteuerung durchführt, der Nebenmikrocomputer 20 die Zündsteuerung durch, um die synchrone Steuerung der Verbrennung des Motors durchzuführen. Die synchrone Steuerung ist jedoch nicht auf das vorstehend beschriebene Beispiel beschränkt.In each of the embodiments described above, while the main microcomputer 10 performs the injection control, the sub-microcomputer 20 the ignition control to perform the synchronous control of the combustion of the engine. However, the synchronous control is not limited to the example described above.
In jedem der vorstehend beschriebenen Ausführungsbeispiele beinhaltet der Hauptmikrocomputer 10 einen Teil der Oszillationsschaltung 30 (d. h. den bzw. des Hauptgenerator(s) 32). Der Hauptmikrocomputer 10 braucht jedoch nicht einen Teil der Oszillationsschaltung 30 zu beinhalten.In each of the above-described embodiments, the main microcomputer includes 10 a part of the oscillation circuit 30 (ie the main generator (s) 32 ). The main microcomputer 10 does not need a part of the oscillation circuit 30 to include.
In jedem der vorstehend beschriebenen Ausführungsbeispiele beinhaltet der Nebenmikrocomputer 20 den Nebengenerator 33, und erzeugt der Nebengenerator 33 das Nebentaktsignal als das Betriebstaktsignal des Nebenprozessors 22 auf der Grundlage des Haupttaktsignals. Alternativ kann, wie in 10 dargestellt, der Nebenmikrocomputer 20 ferner einen Nebenoszillator 34 beinhalten, und können der Nebenoszillator 34 und der Nebengenerator 33 eine Nebenoszillationsschaltung bilden. In diesem Fall hat der Nebengenerator 33 eine Funktion ähnlich zu dem Hauptgenerator 32 und erzeugt er das Betriebstaktsignal des Nebenprozessor 22 auf der Grundlage eines Oszillationssignals, das durch den Nebenoszillator 34 erzeugt wird. Der Nebenzeitgeber 21 empfängt das Haupttaktsignal selbst, dass von der Oszillationsschaltung 30 ausgegeben wird. Wie durch weiße Kreise in 10 dargestellt ist, benötigt der Mikrocomputer 20 vier Anschlüsse, und nimmt die Anzahl von Anschlüssen zu. Folglich sind die in 1 und 9 dargestellten Konfigurationen zu bevorzugen.In each of the above-described embodiments, the sub-microcomputer includes 20 the auxiliary generator 33 , and generates the auxiliary generator 33 the sub clock signal as the operating clock signal of the sub processor 22 based on the main clock signal. Alternatively, as in 10 shown, the secondary microcomputer 20 also a secondary oscillator 34 and can be the sub oscillator 34 and the auxiliary generator 33 form a Nebenoszillationsschaltung. In this case, the auxiliary generator has 33 a function similar to the main generator 32 and generates the operating clock signal of the slave processor 22 based on an oscillation signal generated by the sub oscillator 34 is produced. The secondary timer 21 the main clock signal itself receives that from the oscillation circuit 30 is issued. As by white circles in 10 is shown requires the microcomputer 20 four ports, and increases the number of ports. Consequently, the in 1 and 9 preferred configurations.
In jedem der vorstehend beschriebenen Ausführungsbeispiele inkrementiert dann, wenn der Hauptzeitgeber 11 die ansteigende Flanke des in dem Haupttaktsignal enthaltenen Impulses erfasst, der Hauptzeitgeber 11 den Hauptzählwert um 1. Alternativ kann der Hauptzeitgeber 11 den Hauptzählwert um 1 inkrementieren, wenn die fallende Flanke des Haupttaktsignals erfasst wird.In each of the embodiments described above, when the main timer is incremented 11 detects the rising edge of the pulse contained in the main clock signal, the main timer 11 the main count by 1. Alternatively, the main timer 11 increment the main count by 1 when the falling edge of the master clock signal is detected.
In jedem der vorstehend beschriebenen Ausführungsbeispiele ändert der Hauptprozessor 12 den Spannungspegel des Synchronsignals, nachdem eine der halben Impulsperiode des Haupttaktsignals entsprechende Zeit verstrichen ist, seit der Hauptzählwert den vorbestimmten Wert erreicht hat. Jedoch kann eine Zeit zum Ändern des Spannungspegel des Synchronsignals so festgelegt werden, dass der Impuls des Haupttaktsignals daran gehindert wird, anzusteigen, bis das Synchronsignal dem Nebenmikrocomputer 20 zugeführt wird. Folglich kann, falls die Verzögerungszeit des Synchronsignals nicht berücksichtigt wird, gesagt werden, dass der Spannungspegel des Synchronsignals geändert werden kann, nachdem eine Zeit kürzer als die Impulsperiode des Haupttaktsignals verstrichen ist, seit der Hauptzählwert den vorbestimmten Wert erreicht hat. Demgegenüber kann, falls eine Zeit länger als die Verzögerungszeit des Synchronsignals und kürzer als die Impulsperiode des Haupttaktsignals auf α festgelegt ist, die Zeit zum Ändern des Spannungspegels des Synchronsignals auf einen Wert festgelegt werden, der durch Multiplizieren von α mit der Impulsperiode des Haupttaktsignals erhalten wird.In each of the above-described embodiments, the main processor changes 12 the voltage level of the sync signal after a time corresponding to the half pulse period of the main clock signal has elapsed since the main count value has reached the predetermined value. However, a time for changing the voltage level of the synchronizing signal may be set so as to prevent the pulse of the main clock signal from being changed is going to rise until the sync signal to the slave microcomputer 20 is supplied. Consequently, if the delay time of the sync signal is not taken into account, it can be said that the voltage level of the sync signal can be changed after a time shorter than the pulse period of the main clock signal has elapsed since the main count value has reached the predetermined value. On the other hand, if a time longer than the delay time of the sync signal and shorter than the pulse period of the master clock signal is set to α, the time for changing the voltage level of the sync signal can be set to a value obtained by multiplying α by the pulse period of the main clock signal ,
In jedem der vorstehend beschriebenen Ausführungsbeispiele inkrementiert dann, wenn der Nebenzeitgeber 21 die ansteigende Flanke des in dem Nebentaktsignal enthaltenen Impulses erfasst, der Nebenzeitgeber 21 den Nebenzählwert um 1. Alternativ kann der Nebenzeitgeber 21 den Nebenzählwert um 1 inkrementieren, wenn die fallende Flanke des Nebentaktsignals erfasst wird.In each of the embodiments described above, when the sub-timer is incremented 21 detects the rising edge of the pulse contained in the sub-clock signal, the sub-timer 21 the secondary count by 1. Alternatively, the secondary timer 21 increment the sub-count by 1 when the falling edge of the sub-clock signal is detected.
In jedem der vorstehend beschriebenen Ausführungsbeispiele wird das Synchronsignal von der Synchronsignalleitung 91 zugeführt. Jedoch kann der Hauptprozessor 12 einen sich von dem Synchronsignal unterscheidenden Befehl von der Synchronsignalleitung 91 entgegennehmen. Der Befehl beinhaltet Identifikationsinformation, die sich von dem Synchronsignal unterscheidet, und der Nebenprozessor 22 unterscheidet das Synchronsignal von dem Befehl durch Lesen der Identifikationsinformation.In each of the embodiments described above, the synchronizing signal from the synchronizing signal line 91 fed. However, the main processor can 12 a command different from the synchronizing signal from the synchronizing signal line 91 answer. The instruction includes identification information different from the sync signal and the sub-processor 22 distinguishes the synchronous signal from the command by reading the identification information.
In jedem der vorstehend beschriebenen Ausführungsbeispiele wird ein Betriebsablauf an einem Betriebsbeginn der elektronischen Steuereinheit 100 nicht näher beschrieben. Jedoch kann bei einem Anlaufen der elektronischen Steuereinheit 100 der Mikrocomputer 20 in einem Wartezustand sein, bis das Synchronsignal von dem Hauptmikrocomputer 10 zugeführt wird.In each of the above-described embodiments, an operation is started at an operation start of the electronic control unit 100 not described in detail. However, at start-up of the electronic control unit 100 the microcomputer 20 in a wait state until the sync signal from the main microcomputer 10 is supplied.
In jedem der vorstehend beschriebenen Ausführungsbeispiele wird eine Erfassung einer Verkabelungs- oder Verdrahtungs-Abnormalität nicht näher beschrieben. Jedoch kann zum Beispiel dann, wenn ein Signal von der Taktsignalleitung 90 oder der Synchronsignalleitung 91 nicht zugeführt wird, der Nebenmikrocomputer 20 ermitteln, dass eine Abnormalität in einer Verdrahtung bzw. Verkabelung, durch welche das nicht zugeführte Signal zu übertragen wäre, aufgetreten ist.In each of the above-described embodiments, detection of a wiring or wiring abnormality will not be described in detail. However, for example, when a signal from the clock signal line 90 or the synchronizing signal line 91 is not supplied, the sub-microcomputer 20 determine that an abnormality has occurred in a wiring through which the non-supplied signal is to be transmitted.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
JP 05-189385 A [0002] JP 05-189385 A [0002]
-
JP 05-189385 [0003] JP 05-189385 [0003]
