DE102015200629B4 - Verfahren zur gleichzeitigen Strukturierung und Chip-Vereinzelung - Google Patents

Verfahren zur gleichzeitigen Strukturierung und Chip-Vereinzelung Download PDF

Info

Publication number
DE102015200629B4
DE102015200629B4 DE102015200629.8A DE102015200629A DE102015200629B4 DE 102015200629 B4 DE102015200629 B4 DE 102015200629B4 DE 102015200629 A DE102015200629 A DE 102015200629A DE 102015200629 B4 DE102015200629 B4 DE 102015200629B4
Authority
DE
Germany
Prior art keywords
substrate
major surface
individual chips
until
future
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015200629.8A
Other languages
English (en)
Other versions
DE102015200629A1 (de
Inventor
Thomas Grille
Ursula Hedenig
Michael Rösner
Gudrun Stranzl
Martin Zgaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015200629A1 publication Critical patent/DE102015200629A1/de
Application granted granted Critical
Publication of DE102015200629B4 publication Critical patent/DE102015200629B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0061Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00904Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D67/00Processes specially adapted for manufacturing semi-permeable membranes for separation processes or apparatus
    • B01D67/0002Organic membrane manufacture
    • B01D67/0023Organic membrane manufacture by inducing porosity into non porous precursor membranes
    • B01D67/0032Organic membrane manufacture by inducing porosity into non porous precursor membranes by elimination of segments of the precursor, e.g. nucleation-track membranes, lithography or laser methods
    • B01D67/0034Organic membrane manufacture by inducing porosity into non porous precursor membranes by elimination of segments of the precursor, e.g. nucleation-track membranes, lithography or laser methods by micromachining techniques, e.g. using masking and etching steps, photolithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0257Microphones or microspeakers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/10Microfilters, e.g. for gas or fluids
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Mechanical Engineering (AREA)

Abstract

Verfahren, umfassend:Bereitstellen eines Substrats mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei das Substrat an einer Trägeranordnung an der zweiten Hauptfläche fixiert ist, wobei die Trägeranordnung ein Klebemittel zum Fixieren des Substrats an der Trägeranordnung und einen Glasträger aufweist, und wobei das Substrat ein Halbleitersubstrat oder ein Glassubstrat ist;Durchführen eines Fotolithografieschritts an der ersten Hauptfläche des Substrats, um eine Mehrzahl von Stellen auf der ersten Hauptfläche zu markieren, wobei die Mehrzahl von Stellen zukünftigen Perforationsstrukturen und zukünftigen Einschnittgebieten für eine Mehrzahl von zukünftigen einzelnen Chips entspricht, die aus dem Substrat zu erhalten sind; undPlasmaätzen des Substrats an der Mehrzahl von Stellen, bis das Klebemittel der Trägeranordnung erreicht wird, wodurch die Perforationsstrukturen innerhalb der Mehrzahl von einzelnen Chips erzeugt und gleichzeitig die einzelnen Chips entlang der Einschnittgebiete getrennt werden, wobei die Mehrzahl von einzelnen Chips wenigstens eines von Membranfiltern, Sieben, Gittern, Lochplatten und Druckimpulsdämpfern aufweist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung beziehen sich auf ein Verfahren, das bei der Herstellung von Halbleitervorrichtungen verwendet werden kann. Einige Ausführungsformen beziehen sich auf ein Verfahren zur gleichzeitigen Strukturierung und schadensfreien Trennung von Membranfiltern.
  • HINTERGRUND
  • Es ist möglich, Miniaturlochplatten, Membranfilter, Drahtfilter und ähnliche Strukturen mittels Prozessen auf der Basis einer Halbleiterherstellung zu erzeugen, wie Lithografie und Ätzen. Diese Miniaturstrukturen oder Elemente können beispielsweise als Fluidfilter verwendet werden.
  • Zur Herstellung von Membranfiltern aus dünnen Halbleiter- oder Glas-Wafern, z.B. aus Si- (Silicium-) Wafern, z.B. für MEMS-Anwendungen (MEMS: mikroelektromechanisches System), kann die Strukturierung der Filtermembran beispielsweise durch chemisches Nassätzen oder Trockenätzen vor oder nach dem Filtertrennprozess erfolgen. Der Filtertrennprozess ist auch als „Schneiden“ oder „Vereinzelung“ bekannt. Da die Handhabung der strukturierten Halbleiter-Filtermembran etwas kritisch und heikel ist, kann der Trennprozess durch getrennte Schneidetechniken (z.B. mechanisches Schneiden, Laserschneiden, Stealth-Schneiden) vor oder nach der Strukturierung der Filtermembran erfolgen. Diese Trennprozesse könnten entweder mechanische Schäden, z.B. ein Absplittern, oder eine Amorphisierung/mechanische Spannung des Bulk-Halbleiters oder Glases an den Filterrändern verursachen, was die mechanische Stabilität der Membran verschlechtert, was zu einer signifikanten Abnahme ihrer mechanischen Bruchfestigkeit führt.
  • Insbesondere wenn der Bulk-Halbleiter relativ dünn ist (beispielsweise 100 µm oder weniger), wird ein schadensfreies Schneiden zunehmend schwierig. Die Bruchfestigkeit ist tatsächlich typischerweise eine quadratische Funktion der Substratdicke, so dass die Wahrscheinlichkeit eines Bruchs mit abnehmender Dicke signifikant steigt.
  • Die US 2008/0087634 A1 bezieht sich auf ein Herstellungsverfahren für ein Halbleiterbauelement. Das Verfahren umfasst ein Bilden einer Metallmaske auf einem Substrat oder auf einer auf dem Substrat vorgesehenen Schicht und ein selektives Entfernen des Substrats und/oder der an dem Substrat vorgesehenen Schicht mittels einer Trockenätzbehandlung unter Verwendung der Metallmaske. Die Metallmaske weist eine erste und zweite offene Struktur auf. Die erste offene Struktur ist an einem vorgegebenen Bereich des Metallmusters geöffnet, während der zweite offene Bereich an einem Bereich, der die Metallmaske unterteilt, geöffnet ist.
  • Die US 2013/0270658 A1 bezieht sich auf Verfahren zur Herstellung einer Kavität innerhalb eines Halbleitersubstrats unter Verwendung eines Trockenätzvorgangs.
  • Die DE 10 2007 030 284 A1 bezieht sich auf ein Verfahren zum Verpacken von HalbleiterBauelementen und auf ein verfahrensgemäß hergestelltes Erzeugnis.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung schafft ein Verfahren zur gleichzeitigen Strukturierung und Vereinzelung von Chips gemäß den unabhängigen Patentansprüchen 1 und 11.
  • Weitere Ausgestaltungen, Implementierungen und Weiterbildungen der vorliegenden Erfindung sind in den abhängigen Patentansprüchen definiert.
  • Jegliche Ausführungsbeispiele und Beispiele der Beschreibung, die nicht in den Schutzbereich der Ansprüche fallen, bilden nicht Teil der Erfindung und dienen nur der Veranschaulichung.
  • Gemäß einer Ausführungsform umfasst ein Verfahren: Vorsehen eines Substrats mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei das Substrat an einer Trägeranordnung an der zweiten Hauptfläche fixiert ist. Das Verfahren umfasst ferner: Vornehmen eines Fotolithografieschritts an der ersten Hauptfläche des Substrats, um eine Mehrzahl von Stellen auf der ersten Hauptfläche zu markieren, wobei die Mehrzahl von Stellen zukünftigen Perforationsstrukturen und zukünftigen Einschnittgebieten für eine Mehrzahl von zukünftigen einzelnen Halbleiterchips entspricht, die aus dem Substrat zu erhalten sind. Das Verfahren umfasst auch: Plasmaätzen des Substrats an der Mehrzahl von Stellen, bis die Trägeranordnung erreicht wird, wodurch die Perforationsstrukturen innerhalb der Mehrzahl von einzelnen Halbleiterchips erzeugt werden, und gleichzeitiges Trennen der einzelnen Halbleiterchips entlang der Einschnittgebiete.
  • Gemäß einer weiteren Ausführungsform umfasst eine Lochplatte ein Substrat mit einer ersten Hauptfläche, einer zweiten Hauptfläche und einer lateralen Fläche. Die Lochplatte umfasst auch eine Perforationsstruktur, die innerhalb des Substrats gebildet ist, welche Perforationsstruktur eine Mehrzahl von Durchgangslöchern durch das Substrat umfasst. Die Durchgangslöcher und die laterale Fläche sind ein Ergebnis eines gleichzeitigen Trockenätzschritts.
  • Gemäß noch einer weiteren Ausführungsform umfasst eine MEMS-Mikrofonanordnung ein MEMS-Mikrofon mit einer Membran, die quer über einen Chiphohlraum aufgehängt ist, der innerhalb eines Halbleiterchips des MEMS-Mikrofons gebildet ist. Die MEMS-Mikrofonanordnung umfasst ferner eine Lochplatte, die ein Substrat umfasst, welche Lochplatte am Halbleiterchip quer über den Chiphohlraum angebracht ist. Die Lochplatte umfasst eine Mehrzahl von Durchgangslöchern und eine laterale Fläche, welche Durchgangslöcher und welche laterale Fläche ein Ergebnis eines gleichzeitigen Trockenätzschritts während der Herstellung der Lochplatte sind.
  • Bevor Ausführungsformen unter Verwendung der beigeschlossenen Zeichnungen detailliert beschrieben werden, ist anzumerken, dass dieselben oder funktionell gleichen Elemente in den Figuren dieselben Bezugszahlen erhalten, und dass eine wiederholte Beschreibung für mit denselben Bezugszahlen versehene Elemente weggelassen wird. Daher sind Beschreibungen, die für Elemente mit denselben Bezugszahlen vorgesehen werden, untereinander austauschbar.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 A bis 1G veranschaulichen schematisch einen Prozess zur gleichzeitigen Strukturierung und Chiptrennung;
    • 2 zeigt eine schematische perspektivische Ansicht eines Halbleiter-Wafers, nachdem Perforationsstrukturen und Einschnittgebiete über Plasmaätzen gebildet wurden;
    • 3 zeigt ein schematisches Flussdiagramm eines Verfahrens zur gleichzeitigen Strukturierung und Trennung;
    • 4A bis 4H zeigen Draufsichten verschiedener Perforationsstrukturentwürfe; und
    • 5 zeigt einen schematischen Schnitt durch eine MEMS-Mikrofonanordnung und eine schematische Draufsicht der entsprechenden Lochplatte.
  • DETAILLIERTE BESCHREIBUNG VERANSCHAULICHENDER AUSFÜHRUNGSFORMEN
  • Wenn eine Prozesssequenz vorgenommen wird, die aus anschließenden Filterstrukturierungs- und Filtertrennschritten besteht, können insbesondere jene Filtertrennschritte, die auf einer mechanischen Schneidetechnologie oder Laserschneidetechnologie basieren, dazu führen, dass eine relativ hohe mechanische Spannung an den Filterrändern auftritt, was zu einer verringerten mechanischen Bruchfestigkeit und zu einer Einschränkung der Anwendungen dieser strukturell geschwächten Filtermembranen führt.
  • Anstelle des Vornehmens der Strukturierung und Trennung von Halbleiter- oder Glas-Filtermembranen nacheinander und unter Verwendung verschiedener Herstellungstechnologien wird vorgeschlagen, beide Schritte im Wesentlichen gleichzeitig und unter Verwendung derselben Herstellungstechnologie vorzunehmen. Die gleichzeitige Strukturierung und Trennung der Halbleiter- oder Glas-Filtermembranen durch einen Plasma-Trockenätzprozess, z.B. DRIE (einen tiefen reaktiven Ionenätz-Trockenätzprozess), führt typischerweise zu einer im Wesentlichen schadensfreien Filterstrukturierung und Filtertrennung ohne mechanisches Absplittern oder eine Seitenwand-Amorphisierung/mechanische Spannung. Durch die Anwendung von z.B. Plasmaschneiden nach dem Schleifen kann die Strukturierung des Filters durch einen Lithografieschritt erfolgen, der die Trennung der Filtermembran umfasst. Durch die Verwendung einer angepassten Lithografiemaske können Einschnittstrukturen, auch nicht-rechteckige äußere Filterformen (z.B. kreisförmige oder hexagonale Formen) und angepasste Filteröffnungsgeometrien (z.B. Kreise, Sechsecke, Dreiecke, etc.) erzeugt werden. Durch die Verwendung eines geeigneten Substrats, z.B. eines Glasträgers, können sehr dünne freistehende Halbleiter- oder Glasmembranen auf verschiedenen Wafer-Größen, z.B. 6", 8" oder 12", massenproduziert werden. Die Halbleiter- oder Glasmembranen können für Transport und Lagerung auf einem dünnen Haftband angebracht werden und können am Montageort durch einen Abnahmeprozess für die anschließende Montage und Integration der Filtermembran in die Anwendungsvorrichtung abgenommen werden.
  • 1A bis 1G veranschaulichen schematisch Prozessflussbeispiele des vorgeschlagenen Verfahrens zur gleichzeitigen Strukturierung und Trennung eines Filters (die Bilder sind nicht maßstabgetreu gezeichnet). Diese Prozessflussbeispiele können für fast jede Filtermembrangeometrie und jeden Ätzprozess zur gleichzeitigen Strukturierung und Trennung dünner Halbleiter- oder Glasfilter verwendet werden. Insbesondere zeigen 1A bis 1G schematische Schnitte eines Prozessflusses zur gleichzeitigen Filterstrukturierung und -trennung durch Plasmaschneiden nach einem Schleifen.
  • 1A zeigt einen schematischen Schnitt eines Bereichs eines Substrats 102, nachdem es auf einem Glasträger 106 montiert wurde. Das Substrat 102 kann ein Halbleitersubstrat sein, beispielsweise Silicium. Alternativ dazu kann das Substrat ein Glassubstrat sein. Andere Materialien, beispielsweise anorganische Materialien oder kristalline Materialien, können für das Substrat 102 auch möglich sein. Das Substrat 102 kann insbesondere ein Wafer oder ein Bereich eines Wafers sein. Das Substrat 102 ist am Glasträger 106 unter Verwendung eines Klebemittels 104 oder Haftmittels montiert. Der Glasträger 106 bildet eine Trägeranordnung oder ist ein Teil einer Trägeranordnung, die das Substrat 102 während der anschließenden Prozessschritte stabilisiert und/oder die Handhabung des Substrats 102 ermöglicht.
  • Der in 1A gezeigte Bereich des Substrats umfasst einen Bereich eines ersten Chips 109a und einen Bereich eines benachbarten Chips 109b. Der erste und der zweite Chip 109a, 109b sind durch ein zukünftiges Einschnittgebiet 108 getrennt. Das Einschnittgebiet 108 wird auch „Schnittlinie“ genannt. Das Klebemittel 104 ist im Einschnittgebiet 108 dicker dargestellt, dies ist jedoch nicht unbedingt der Fall. Insbesondere kann das Substrat 102 eine Vertiefung an einer zweiten Hauptfläche des Substrats 102 umfassen. Die zweite Hauptfläche ist die Hauptfläche des Substrats 102, die mit dem Klebemittel 104 in Kontakt steht. Das Substrat 102 umfasst auch eine erste Hauptfläche, die der zweiten Hauptfläche entgegengesetzt ist, d.h. die „obere Fläche“ gemäß der Richtung, in der das Substrat in 1A gezeichnet ist. Es ist anzumerken, dass die Orientierung des Substrats typischerweise zum Vornehmen des vorgeschlagenen Verfahrens nicht wichtig ist, obwohl Ausnahmen dieser Regel möglich sein können.
  • 1B zeigt das Substrat 102, nachdem ein Prozess des Dünnens vorgenommen wurde, um das Substrat 102 auf eine Zieldicke zu bringen. Die Zieldicke kann die gewünschte Dicke zukünftiger Membranfilter sein, die durch das vorgeschlagene Verfahren hergestellt werden können. Das Dünnen kann auf einem Schleifschritt oder auf einem Ätzschritt oder einer Kombination von Schleifen und Ätzen basieren. Andere Technologien zum Dünnen von Wafern können auch verwendet werden. Die Dicke des Substrats 102 nach dem Dünnen kann weniger als 100 µm betragen, beispielsweise 50 um.
  • In 1C wurde ein Fotoresist 120 auf die erste Hauptfläche des Substrats 102 aufgebracht. Das Fotoresist 120 kann ein negatives Fotoresist (beispielsweise NFR) mit einer Dicke zwischen 10 µm und 50 µm sein, beispielsweise 35 µm. Ein positives Fotoresist ist prinzipiell auch möglich. Eine Fotolithografiemaske oder ein Retikel 110 ist in 1C zum Belichten ausgewählter Bereiche des Fotoresists mit Licht, typischerweise Ultraviolett-Licht, veranschaulicht. Die Fotolithografiemaske 110 umfasst eine Mehrzahl von transparenten Gebieten 112 und eine Mehrzahl von opaken Gebieten 114. Die opaken Gebiete 114 können Chrom (Cr) umfassen. Das Fotoresist 120 wird innerhalb von Bereichen 122 belichtet, wo die Fotolithografiemaske 110 die transparenten Gebiete 112 umfasst. Das Fotoresist 120 wird innerhalb von Gebieten 124 nicht belichtet, wo die Fotolithografiemaske 110 die opaken Gebiete 114 umfasst. Das Fotoresist 120 wird dann entwickelt und selektiv gelöst, so dass die nicht-belichteten Gebiete 122 entfernt werden und die belichteten Gebiete 124 behalten werden. Die Fotolithografiemaske 110 ist opak in den zukünftigen Einschnittgebieten 108, so dass das Fotoresist auch in diesem Gebiet entfernt wird.
  • 1D zeigt einen schematischen Schnitt des Substrats 102 und der Trägeranordnung, nachdem ein Plasmaätzschritt vorgenommen wurde. Das Plasmaätzen kann ein tiefes reaktives Ionenätzen (DRIE), ein Bosch-Prozess, etc., sein. Der Plasmaätzschritt wird vorgenommen, bis das Klebemittel 104 erreicht wird. Das Klebemittel 104 kann als Ätzstopp dienen. Das Plasmaätzen entfernt das Substrat in einer im Wesentlichen anisotropen Weise an den Stellen, die nicht durch das Fotoresist 120 geschützt werden. Im zukünftigen Einschnittgebiet 108 wurde das Fotoresist 120 auch entfernt, so dass der Plasmaätzschritt auch auf die Fläche des Halbleitersubstrats 102 im zukünftigen Einschnittgebiet 108 wirkt. Wenn der Plasmaätzschritt beendet ist, wird das Einschnittgebiet 138 erhalten. Die beiden Chips 109a und 109b sind nun effektiv getrennt, wobei nur die Trägeranordnung die beiden Chips 109a, 109b temporär aneinander bindet (sowie alle anderen Chips, die üblicherweise gleichzeitig auf einem Wafer gebildet werden). Gleichzeitig mit der Bildung des Einschnittgebiets 138 wurde eine Mehrzahl von Durchgangslöchern 132 im Substrat 102 mittels des Plasmaätzschritts gebildet. 1D zeigt als Beispiel das Ergebnis eines Aviza-Plasma-Trockenätzschritts. Die Aviza-Plasma-Trockenätztechnologie scheidet ein Polymer 132 auf Seitenwänden des Hohlraums ab, der während des Ätzens gebildet wird. Dieses Polymer 132 wirkt als Schutzbeschichtung für die Seitenwände, während das Plasmaätzen fortgesetzt wird.
  • In 1E wurden das Fotoresist 120 und das Polymer 132 beispielsweise mittels eines Lösungsmittels entfernt. Siehe 2 für eine entsprechende schematische perspektivische Ansicht.
  • 1F zeigt das Substrat 102, nachdem es auf ein Band 142 laminiert wurde. Das Band 142 wird von einem Rahmen 144 getragen. Die Laminierung kann durch Ultraviolett-Licht oder Laser unterstützt werden, um ein Haftmittel an einer Fläche des Bands 142 zu aktivieren.
  • Der Glasträger 106 und das Klebemittel 104 können dann durch das Abheben des Bands 142 zusammen mit dem daran haftenden Substrat 102 entfernt werden, wie schematisch in 1G veranschaulicht. Die Chips 109a und 109b werden getrennt, können aber weiterhin aufgrund des Bands 142 und des Rahmens 144 gemeinsam handgehabt werden. Insbesondere ist es möglich, die Mehrzahl bereits getrennter Chips, die aus einem Wafer erhalten wurden, zu einem Abnehmer-und-Absetzwerkzeug für eine Montage und Integration der Chips 109a, 109b und weiterer Chips in der Anwendungsvorrichtung zu transportieren. Das Ablösen der Chips 109a, 109b vom Klebemittel 104 kann chemisch durch ein geeignetes Lösungsmittel oder optisch unter Verwendung eines Lasers unterstützt werden.
  • 2 zeigt eine schematische perspektivische Ansicht von vier (typischerweise unter vielen) getrennten Substraten 102, die noch am Klebemittel 104 angebracht sind. Daher entspricht 2 im Wesentlichen 1E. Die Durchgangslöcher 132 und auch die Einschnittgebiete 138 sind ersichtlich. Die Durchgangslöcher in jedem Substrat 102 bilden eine Perforationsstruktur. Die Perforationsstrukturen sind im Wesentlichen ringförmig.
  • 3 zeigt ein schematisches Flussdiagramm eines Verfahrens, wie hier vorgeschlagen. Das Verfahren umfasst einen Schritt 302 eines Vorsehens eines Substrats mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei das Substrat an einer Trägeranordnung an der zweiten Hauptfläche fixiert ist. Das Verfahren umfasst ferner einen Schritt 304 eines Vornehmens eines Fotolithografieschritts an der ersten Hauptfläche des Substrats, um eine Mehrzahl von Stellen auf der ersten Hauptfläche zu markieren, wobei die Mehrzahl von Stellen zukünftigen Perforationsstrukturen und zukünftigen Einschnittgebieten für eine Mehrzahl von zukünftigen einzelnen Halbleiterchips entspricht, die aus dem Substrat zu erhalten sind. Das Verfahren umfasst auch einen Schritt 306 eines Plasmaätzens des Substrats an der Mehrzahl von Stellen, bis die Trägeranordnung erreicht wird, wodurch die Perforationsstrukturen innerhalb der Mehrzahl von einzelnen Halbleiterchips erzeugt werden, und eines gleichzeitigen Trennens der einzelnen Halbleiterchips entlang der Einschnittgebiete.
  • Das vorgeschlagene Verfahren ergibt im Wesentlichen spannungsfreie Substrate nach dem Trennschritt. Ferner vermeidet das vorgeschlagene Verfahren ein mechanisches Sägen des Wafers oder Laserschneiden. Ein mechanisches Sägen des Wafers, um die einzelnen Chips voneinander zu trennen, führt typischerweise zur Erzeugung von mechanischer Spannung entlang der lateralen Flächen der letztendlichen Chips. Ein Sägen kann dazu führen, dass eine vorher im Wesentlichen monokristalline Struktur in eine polykristalline Struktur transformiert wird. Ein Laserschneiden erzeugt typischerweise Schmelzzonen in der Nähe des Einschnittgebiets, was wiederum zur Bildung polykristalliner Strukturen führen kann.
  • Die Trägeranordnung kann einen Glasträger und einen Klebstoffschicht umfassen. Das Verfahren kann ferner einen Schritt eines Dünnens des Substrats an der ersten Hauptfläche umfassen, bevor der Fotolithografieschritt vorgenommen wird.
  • Die Mehrzahl von getrennten Halbleiterchips kann haftend auf ein Band an ihren ersten Flächen nach dem Plasmaätzen aufgebracht werden. Anschließend kann die Trägeranordnung entfernt werden.
  • Das Plasmaätzen kann wenigstens einen von einem reaktiven Ionenätzprozess (RIE), einem tiefen reaktiven Ionenätz-Trockenätz- (DRIE-) prozess und einem Bosch-Prozess umfassen.
  • Die Trägeranordnung kann als Ätzstopp für das Plasmaätzen dienen.
  • Wenigstens einer der Mehrzahl von einzelnen Halbleiterchips kann durch ein nicht-rechteckiges Einschnittgebiet begrenzt werden. Beispielsweise können kreisförmige, dreieckige, hexagonale oder oktagonale Formen erhalten werden. Dies kann besonders nützlich sein, falls die durch das vorgeschlagene Verfahren hergestellten Chips Filtermembranen sind, die in Leitungen oder Rohre mit einer bestimmten Querschnittform eingesetzt werden.
  • Die Mehrzahl von einzelnen Halbleiterchips kann wenigstens eines von Membranfiltern, Sieben, Gittern, Lochplatten und Druckimpulsdämpfern umfassen.
  • Die Perforationsstruktur kann eine Mehrzahl von Durchgangslöchern durch die Halbleiteranordnung umfassen, die in einer Umfangsstrukturierung rund um ein nicht-perforiertes Gebiet 452 jedes Halbleiterchips angeordnet sind (siehe 4A bis 4H). Auf diese Weise kann verhindert werden, dass ein Fluid die Perforationsanordnung in einem zentralen Gebiet eines gesamten verfügbaren Querschnitts passiert. Insbesondere falls die Perforationsstruktur als Druckverringerer für Druckimpulse wirken soll, verhindert das nicht-perforierte zentrale Gebiet, dass der Druckimpuls die Perforation über einen direkten Weg quert.
  • Wenigstens einer der Halbleiterchips kann eine druckdämpfende Lochplatte für ein Mikrofon bilden. Die Perforationsstruktur kann wenigstens ein Durchgangsloch umfassen, das an einer Position lokalisiert ist, die mit einer Aufhängungsanordnung einer Membran des Mikrofons ausgerichtet ist. Falls ein Druckimpuls durch die Lochplatte hindurchgeht, kann die Positionierung der Durchgangslöcher 132 bewirken, dass der Druckimpuls auf die Aufhängungsanordnungen der Membran auftrifft, anstatt auf einem freien, aufgehängten Membranbereich. Als Ergebnis wird die Membran vom Druckimpuls nur in einer relativ schwachen Weise ausgelenkt, so dass ein Risiko einer Beschädigung der Membran signifikant reduziert werden kann. Andererseits können tatsächliche Schallwellen, die vom Mikrofon abzufühlen sind, die Membran weiterhin erreichen und veranlassen zu oszillieren, trotz des Vorliegens der Lochplatte.
  • Das Substrat kann eine Dicke von weniger als 100 µm aufweisen, wenn das Plasmaätzen startet. Ein maximaler mechanischer Stress innerhalb des Substrats getrennter Halbleiterchips nach dem Plasmaätzen kann weniger als 50 MPa betragen (alternativ dazu weniger als 40 MPa, 30 MPa, 20 MPa, 10 MPa, ...), was typischerweise zur Verbesserung der mechanischen Bruchfestigkeit vorteilhaft ist.
  • 4A bis 4H zeigen Draufsichten verschiedener möglicher Entwürfe der Perforationsstruktur und der entsprechenden Durchgangslöcher 132. Diese Entwürfe können insbesondere für Lochplatten in Mikrofonen und/oder Lautsprechern verwendet werden. Die Bezugszahl 452 bezeichnet einen zentralen Bereich, in dem aus oben erläuterten Gründen keine Durchgangslöcher 132 lokalisiert sind. 4B veranschaulicht ferner Arme 454, in denen keine Durchgangslöcher 132 vorliegen. Die vier Arme in 4B stützen den zentralen Bereich 452. Es ist zu beachten, dass zwei benachbarte Durchgangslöcher 132 typischerweise durch eine Distanz voneinander beabstandet sind, die größer ist als der Durchmesser der Durchgangslöcher 132, so dass Substratmaterial zwischen den Durchgangslöchern 132 existiert. Auf diese Weise kann der zentrale Bereich 452 gestützt werden.
  • 4H zeigt insbesondere einen Entwurf einer Lochplatte, die vier Durchgangslöcher 132 umfasst, welche in einer rechteckigen Strukturierung, präziser einer quadratischen Strukturierung, angeordnet sind. Diese Lochplatte kann beispielsweise in Verbindung mit einem MEMS-Mikrofon verwendet werden, das auch einen quadratischen Entwurf aufweist. Beispielsweise haben einige MEMS-Mikrofone einen quadratischen Entwurf der Membran, und die Membran wird an den Ecken des Quadrats getragen. Die vier Durchgangslöcher 132 in 4H entsprechen den vier Ecken des quadratischen Membranentwurfs. Ferner kann die Membran durch sogenannte elektrostatische Kammantriebe angetrieben werden, die entlang der Seiten der quadratischen Membran angeordnet sind.
  • Ein weiterer möglicher Entwurf der Perforationsstruktur kann im Wesentlichen rechteckig oder quadratisch mit abgerundeten Ecken sein. Insbesondere kann der Umfangsbereich, in dem eine Mehrzahl von Durchgangslöchern 132 angeordnet ist (beispielsweise mehr als 10 Löcher), die beschriebene rechteckige oder quadratische Form mit abgerundeten Ecken aufweisen.
  • 5 zeigt einen schematischen Schnitt einer MEMS-Mikrofonanordnung und eine Draufsicht einer entsprechenden Lochplatte 509. Die MEMS-Mikrofonanordnung umfasst das MEMS-Mikrofon 560 per se und die Lochplatte 509. Die MEMS-Mikrofonanordnung ist auf einer Leiterplatte (PCB) 570 montiert. In einigen Ausführungsformen kann die PCB oder ein Bereich davon ein Teil der MEMS-Mikrofonanordnung sein.
  • Das MEMS-Mikrofon 560 ist in einer vereinfachten Weise dargestellt und umfasst eine Membran 562, ein Mikrofonsubstrat 564 und einen Chiphohlraum 566. Der Chiphohlraum 566 ist offen zu einer Schallöffnung 574, die innerhalb der PCB 570 gebildet ist.
  • Die Lochplatte 509 ist zwischen der PCB 570 und dem Mikrofonsubstrat 564 angeordnet. Der zentrale Bereich 452 behindert die direkte Verbindung zwischen der Schallöffnung 572 und dem Chiphohlraum 566. Die Durchgangslöcher 132 sind radial außerhalb des zentralen Bereichs 452 angeordnet. Daher sind die Durchgangslöcher 132 nicht innerhalb des zentralen Bereichs des Chiphohlraums 566 lokalisiert.
  • Wie vorstehend angegeben, kann ein Bereich der PCB 570 als Teil der MEMS-Mikrofonanordnung angesehen werden. Dieser Bereich der PCB 570 kann eine Basisstruktur für die MEMS-Mikrofonanordnung vorsehen. Die Lochplatte 509 kann zwischen der Basisstruktur 570 und dem Halbleiterchip 564 angeordnet sein. Die Basisstruktur 570 kann die Schallöffnung 572 umfassen, die kleiner ist als der Chiphohlraum 566 und mit dem Chiphohlraum 566 ausgerichtet ist. Die Basisstruktur 570 kann ferner eine Vertiefung oder Leitung 574 an einer Fläche umfassen, die der Lochplatte 590 zugewandt ist, wobei die Vertiefung 574 die Schallöffnung 572 mit den Durchgangslöchern 132 verbindet, um eine Passage für Schallwellen von der Schallöffnung 572 zu den Durchgangslöchern 132 vorzusehen.
  • Das Mikrofonsubstrat 564 kann eine Dicke di zwischen 200 µm und 1000 µm aufweisen, beispielsweise 300 µm. Die Lochplatte 509 kann eine Dicke d2 zwischen 30 µm und 300 µm aufweisen, beispielsweise 100 µm. Die lateralen Plattenabmessungen der Lochplatte 509 können zwischen 0,7 mm und 3 mm liegen, beispielsweise 1,6 mm x 1,6 mm. Der Chiphohlraum 566 kann einen Durchmesser oder eine Breite zwischen 0,5 mm und 2 mm aufweisen, beispielsweise 1,1 mm. Die Schallöffnung 572 kann einen Durchmesser oder eine Breite zwischen 0,1 mm und 1 mm aufweisen, beispielsweise 0,25 mm.
  • Obwohl einige Aspekte im Kontext einer Vorrichtung beschrieben wurden, ist es klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, wobei ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog repräsentieren Aspekte, die im Kontext eines Verfahrensschritts beschrieben wurden, auch eine Beschreibung einer entsprechenden Einheit oder eines Elements oder eines Merkmals einer entsprechenden Vorrichtung.
  • Die oben beschriebenen Ausführungsformen dienen nur der Veranschaulichung der Prinzipien der vorliegenden Erfindung. Es ist klar, dass Modifikationen und Variationen der Anordnungen und der Details, die hier beschrieben werden, für Fachleute ersichtlich sind. Daher soll sie nur durch den Umfang der folgenden Patentansprüche und nicht durch spezifische Details eingeschränkt werden, die hier zur Beschreibung und Erläuterung der Ausführungsformen präsentiert werden.

Claims (11)

  1. Verfahren, umfassend: Bereitstellen eines Substrats mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei das Substrat an einer Trägeranordnung an der zweiten Hauptfläche fixiert ist, wobei die Trägeranordnung ein Klebemittel zum Fixieren des Substrats an der Trägeranordnung und einen Glasträger aufweist, und wobei das Substrat ein Halbleitersubstrat oder ein Glassubstrat ist; Durchführen eines Fotolithografieschritts an der ersten Hauptfläche des Substrats, um eine Mehrzahl von Stellen auf der ersten Hauptfläche zu markieren, wobei die Mehrzahl von Stellen zukünftigen Perforationsstrukturen und zukünftigen Einschnittgebieten für eine Mehrzahl von zukünftigen einzelnen Chips entspricht, die aus dem Substrat zu erhalten sind; und Plasmaätzen des Substrats an der Mehrzahl von Stellen, bis das Klebemittel der Trägeranordnung erreicht wird, wodurch die Perforationsstrukturen innerhalb der Mehrzahl von einzelnen Chips erzeugt und gleichzeitig die einzelnen Chips entlang der Einschnittgebiete getrennt werden, wobei die Mehrzahl von einzelnen Chips wenigstens eines von Membranfiltern, Sieben, Gittern, Lochplatten und Druckimpulsdämpfern aufweist.
  2. Verfahren nach Anspruch 1, ferner umfassend ein Dünnen des Substrats an der ersten Hauptfläche vor dem Durchführen des Fotolithografieschritts.
  3. Verfahren nach einem der Ansprüche 1 oder 2, ferner umfassend: haftendes Aufbringen der Mehrzahl von getrennten Chips an einem Band an ihren ersten Flächen nach dem Plasmaätzen; und Entfernen der Trägeranordnung.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei welchem das Plasmaätzen wenigstens einen von einem tiefen reaktiven Ionenätz-Trockenätzprozess und einem Bosch-Prozess umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei welchem die Trägeranordnung als Ätzstopp für das Plasmaätzen dient.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei welchem wenigstens einer der Mehrzahl von einzelnen Chips von einem nicht-rechteckigen Einschnittgebiet begrenzt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei welchem die Perforationsstruktur eine Mehrzahl von Durchgangslöchern durch das Substrat umfasst, die in einer Umfangsstrukturierung rund um ein nicht-perforiertes Gebiet jedes Chips angeordnet sind.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei welchem wenigstens einer der Chips eine druckdämpfende Lochplatte für ein Mikrofon bildet, wobei die Perforationsstruktur wenigstens ein Durchgangsloch umfasst, das an einer Position lokalisiert ist, die mit einer Aufhängungsanordnung einer Membran des Mikrofons ausgerichtet ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei welchem das Substrat eine Dicke von weniger als 100 µm aufweist, wenn das Plasmaätzen startet.
  10. Verfahren nach einem der Ansprüche 1 bis 9, bei welchem eine maximale mechanische Spannung innerhalb des Substrats der Mehrzahl von einzelnen Chips nach dem Plasmaätzen weniger als 50 MPa beträgt.
  11. Verfahren, umfassend: Bereitstellen eines Substrats mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei das Substrat an einer Trägeranordnung an der zweiten Hauptfläche fixiert ist, wobei die Trägeranordnung ein Klebemittel zum Fixieren des Substrats an der Trägeranordnung und einen Glasträger aufweist, und wobei das Substrat ein Halbleitersubstrat oder ein Glassubstrat ist; Durchführen eines Fotolithografieschritts an der ersten Hauptfläche des Substrats, um eine Mehrzahl von Stellen auf der ersten Hauptfläche zu markieren, wobei die Mehrzahl von Stellen zukünftigen Perforationsstrukturen und zukünftigen Einschnittgebieten für eine Mehrzahl von zukünftigen einzelnen Chips entspricht, die aus dem Substrat zu erhalten sind; Plasmaätzen des Substrats an der Mehrzahl von Stellen, bis das Klebemittel der Trägeranordnung erreicht wird, wodurch die Perforationsstrukturen innerhalb der Mehrzahl von einzelnen Chips erzeugt und gleichzeitig die einzelnen Chips entlang der Einschnittgebiete getrennt werden; haftendes Aufbringen der Mehrzahl von getrennten Chips an einem Band an ihren ersten Flächen nach dem Plasmaätzen; und Entfernen der Trägeranordnung.
DE102015200629.8A 2014-01-31 2015-01-16 Verfahren zur gleichzeitigen Strukturierung und Chip-Vereinzelung Active DE102015200629B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/170,187 US9610543B2 (en) 2014-01-31 2014-01-31 Method for simultaneous structuring and chip singulation
US14/170,187 2014-01-31

Publications (2)

Publication Number Publication Date
DE102015200629A1 DE102015200629A1 (de) 2015-08-27
DE102015200629B4 true DE102015200629B4 (de) 2024-01-11

Family

ID=53754233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015200629.8A Active DE102015200629B4 (de) 2014-01-31 2015-01-16 Verfahren zur gleichzeitigen Strukturierung und Chip-Vereinzelung

Country Status (2)

Country Link
US (2) US9610543B2 (de)
DE (1) DE102015200629B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154356B1 (ko) * 2011-01-28 2012-06-14 (주) 엘비스가버 신체 균형 및 혈류 흐름 개선용 완충시트
US9439017B2 (en) * 2014-02-10 2016-09-06 Infineon Technologies Ag Method for manufacturing a plurality of microphone structures, microphone and mobile device
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
CN107161945B (zh) * 2017-05-24 2019-02-22 成都泰美克晶体技术有限公司 一种at切型石英晶片mems加工方法
GB2563461B (en) * 2017-06-16 2021-11-10 Cirrus Logic Int Semiconductor Ltd Transducer packaging
CN111320133B (zh) * 2020-02-27 2022-03-25 西人马联合测控(泉州)科技有限公司 芯片的分离方法以及晶圆
DE102020120370B3 (de) 2020-08-03 2022-02-03 Infineon Technologies Ag Mems-sensor mit partikelfilter und verfahren zu seiner herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087634A1 (en) 2006-10-13 2008-04-17 Eudyna Devices Manufacturing method of semiconductor device
DE102007030284A1 (de) 2007-06-29 2009-02-26 Schott Ag Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestellten Erzeugnis
US20130270658A1 (en) 2012-04-17 2013-10-17 Infineon Technologies Ag Methods for producing a cavity within a semiconductor substrate
US20140117469A1 (en) 2012-10-26 2014-05-01 Texas Instruments Incorporated Tsv-mems combination

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
US7199449B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Wafer backside removal to complete through-holes and provide wafer singulation during the formation of a semiconductor device
JP4773307B2 (ja) * 2006-09-15 2011-09-14 Okiセミコンダクタ株式会社 半導体装置の製造方法
KR20080034407A (ko) * 2006-10-16 2008-04-21 야마하 가부시키가이샤 정전 압력 변환기 및 그 제조 방법
US7902638B2 (en) * 2007-05-04 2011-03-08 Stats Chippac, Ltd. Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP2012080165A (ja) * 2010-09-30 2012-04-19 Yamaha Corp コンデンサマイクロホンアレイチップ
TW201225684A (en) * 2010-12-08 2012-06-16 Ind Tech Res Inst Microphone packaging structure and method for fabricating the same
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8778738B1 (en) * 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087634A1 (en) 2006-10-13 2008-04-17 Eudyna Devices Manufacturing method of semiconductor device
DE102007030284A1 (de) 2007-06-29 2009-02-26 Schott Ag Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestellten Erzeugnis
US20130270658A1 (en) 2012-04-17 2013-10-17 Infineon Technologies Ag Methods for producing a cavity within a semiconductor substrate
US20140117469A1 (en) 2012-10-26 2014-05-01 Texas Instruments Incorporated Tsv-mems combination

Also Published As

Publication number Publication date
DE102015200629A1 (de) 2015-08-27
US10005659B2 (en) 2018-06-26
US20150217997A1 (en) 2015-08-06
US9610543B2 (en) 2017-04-04
US20170158493A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
DE102015200629B4 (de) Verfahren zur gleichzeitigen Strukturierung und Chip-Vereinzelung
DE102015108918A1 (de) System und Verfahren für ein Mikrofon
DE69531580T2 (de) Fabrikationsmethode von aufhängungsteilen für mikrogefertigte sensoren
DE102014100238B4 (de) MEMS-Vorrichtung mit Polymerschicht, System einer MEMS-Vorrichtung mit einer Polymerschicht, Verfahren zum Herstellen einer MEMS-Vorrichtung mit einer Polymerschicht
EP2438767B1 (de) Bauelement mit einer mikromechanischen mikrofonstruktur und verfahren zu dessen herstellung
DE102015103311B4 (de) Schallwandlerstruktur mit Einzeldiaphragma
DE102013111163B4 (de) MEMS-Bauelement und Verfahren zum Fertigen eines MEMS-Bauelements
DE102013209479B4 (de) Verfahren zur Verarbeitung eines Wafers an unmaskierten Bereichen und zuvor maskierten Bereichen zur Reduzierung einer Waferdicke
DE112013005128T5 (de) Produktion mikromechanischer Vorrichtungen
DE102016109101A1 (de) Vorrichtungen für ein mikroelektromechanisches system
DE102006025671A1 (de) Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
DE102017204006B3 (de) MEMS-Schallwandler, MEMS-Mikrophon und Verfahren zum Bereitstellen eines MEMS-Schallwandlers
DE102008001952A1 (de) Verfahren zur Herstellung von vereinzelten, auf einem Siliziumsubstrat angeordneten mikromechanischen Bauteilen und hieraus hergestellte Bauteile
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE102020108433B4 (de) Vorrichtung mit einer Membran und Herstellungsverfahren
DE102010062009B4 (de) Verfahren zum Herstellen von Schrägflächen in einem Substrat und Wafer mit Schrägfläche
DE102017121055A1 (de) Verfahren und system einer dehnungsmessstreifenherstellung
WO2023217781A1 (de) Verfahren und trägersubstrat zur herstellung eines halbleiterbauelementes
DE102016110378B4 (de) Entfernen eines Verstärkungsrings von einem Wafer
EP2803635B1 (de) Vorrichtung mit einer Feder und einem daran aufgehängten Element und Verfahren zum Herstellen desselben
EP2265980B1 (de) Diffraktives element mit hoher wellenfrontebenheit
DE102015213714A1 (de) Mikromechanisches Bauteil und Verfahren zur Herstellung eines piezoelektrischen mikromechanischen Bauteils
DE102015120881A1 (de) Verfahren zur Herstellung einer räumlichen Struktur in einem Halbleitersubstrat sowie Sensorstruktur
DE102009026639B4 (de) Verfahren zum Herstellen einer elektromechanischen Mikrostruktur
EP3651479B1 (de) Herstellungsverfahren für zumindest eine membraneinheit eines mems-wandlers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division