DE102015104814A1

DE102015104814A1 - Eine Digital-Analog-Wandler-Schaltung, eine Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals und eines Verfahrens einer Digital-Analog-Wandlung

Info

Publication number: DE102015104814A1
Application number: DE102015104814.0A
Authority: DE
Inventors: Stephan Leuschner; Michael Fulde; Daniel Sira; Gerhard Knoblinger
Original assignee: Intel IP Corp
Current assignee: Apple Inc
Priority date: 2015-03-27
Filing date: 2015-03-27
Publication date: 2016-09-29
Anticipated expiration: 2035-03-28
Also published as: DE102015104814B4; US9490834B2; CN106027056A; CN106027056B; US20160285470A1

Abstract

Eine Digital-Analog-Wandler-Schaltung, die eine Mehrzahl von Digital-Analog-Wandler-Zellen umfasst, wird bereitgestellt. Eine erste Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen umfasst ein Zellsteuerungsmodul, das ausgebildet ist, um abwechselnd eine erste Spannung und eine zweite Spannung an eine erste Elektrode eines kapazitiven Elements der ersten Digital-Analog-Wandler-Zelle basierend auf einem digitalen Eingangssignal während eines vordefinierten Zeitintervalls bereitzustellen. Eine zweite Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen umfasst ein Zellsteuerungsmodul, das ausgebildet ist, um eine dritte Spannung an eine erste Elektrode eines kapazitiven Elements der zweiten Digital-Analog-Wandler-Zelle während des vordefinierten Zeitintervalls bereitzustellen. Die erste Spannung ist höher als eine obere Schwellenspannung, die einem ersten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und die zweite Spannung ist geringer als eine untere Schwellenspannung, die einem zweiten digitalen Schwellenpegel des digitalen Eingangssignals entspricht. Die dritte Spannung ist ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung.

Description

Gebiet
Beispiele beziehen sich auf die Digital-Analog-Wandlung von elektrischen Signalen und insbesondere auf eine Digital-Analog-Wandler-Schaltung, eine Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals und ein Verfahren einer Digital-Analog-Wandlung.
Hintergrund
Bei Mobilkommunikation wird eine Vielfalt unterschiedlicher Frequenzbänder für Sendung und Empfang von Radiofrequenz-Signalen (RF-Signalen; RF = radio frequency) verwendet. Dementsprechend soll ein RF-Sendeempfänger oder ein RF-Sender einer Mobilkommunikationsvorrichtung in der Lage sein, innerhalb dieser Frequenzbänder zu arbeiten, was hohe Anforderungen an den RF-Sendeempfänger oder RF-Sender stellt. Zum Beispiel musste 2014 ein Sendeempfänger einer Mobilkommunikationsvorrichtung innerhalb von Frequenzen zwischen 704 MHz und 2690 MHz arbeiten. Zum Beispiel mussten Frequenzbänder 1, 2, 3, 5, 7, 8, 9, 11, 18, 19, 20, 21, 25, 26 und 28, die für Frequenzduplex-Kommunikation (FDD-Kommunikation; FDD = Frequency Division Duplex) innerhalb des Systems für Langzeitentwicklung (LTE-System; LTE = Long Term Evolution) verwendet werden, Frequenzbänder 38, 39, 40 und 41, die für Zeitduplex-Kommunikation (TDD-Kommunikation; TDD = Time Division Duplex) innerhalb des LTE-Systems verwendet werden, Frequenzbänder 34 und 39, die für Zeit-Synchron-Codemultiplexzugriffs-Kommunikation (TD-SCDMA-Kommunikation; TD-SCDMA = Time Division Synchronous Code Division Multiple Access) innerhalb des Universellen Mobilen Telekommunikationssystems (UMTS = Universal Mobile Telecommunication System) verwendet werden, und Frequenzbänder 1 bis 6, 8, 9 und 19, die für Breitband-Codemultiplexzugriffs-Kommunikation (WCDMA-Kommunikation; WCDMA = Wideband Code Division Multiple Access) innerhalb des UMTS verwendet werden, unterstützt werden. Somit muss der Sendeempfänger eine relative Bandbreite von 117 % abdecken. Zum Beispiel können 2015 zusätzliche Frequenzbänder 30, 42, 43, 10, 23, 24, 33, 35, 36, 37, 12, 13, 14, 17, 27, 44 und TV600 unterstützt werden, sodass ein Sendeempfänger einer Mobilkommunikationsvorrichtung in der Lage sein kann, mit Frequenzen zwischen 570 MHz und 3800 MHz zu arbeiten. Somit muss der Sendeempfänger eine relative Bandbreite von 148 % abdecken. In den kommenden Jahren wird eine weitere Ausweitung des Frequenzspektrums erwartet, die durch einen Sendeempfänger einer Mobilkommunikationsvorrichtung unterstützt werden soll. Zum Beispiel kann eine untere Grenze des Frequenzspektrums auf 450 MHz verschoben werden. Relative Bandbreiten von 150 % und mehr können erwartet werden.
Ferner können RF-Sendeempfänger Trägeraggregation unterstützen, d. h. die Aggregation von zwei oder mehr Komponententrägern.
Mit verfügbarer Sendeempfängertechnologie ist eine erhöhte Anzahl von Sendeausgangsstufen, z. B. einschließlich Digital-Analog-Wandlern (DAC = Digital-to-Analog-Converters) und Induktivitätsanpassungsnetzen für RF-Anwendungen, bei einer Mobilkommunikationsvorrichtung notwendig, um den obigen Anforderungen gerecht zu werden. Somit kann eine verbesserte Sendestufe erwünscht sein.
Kurze Beschreibung der Figuren
Einige Beispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und bezugnehmend auf die beiliegenden Figuren erläutert, in denen
1 ein Beispiel einer Digital-Analog-Wandler-Schaltung darstellt;
2 ein Beispiel eines Verhältnisses zwischen einer Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen, die ein Beispiel einer Digital-Analog-Wandler-Schaltung umfasst, und einem Anteil von kapazitiven Elementen, an deren erste Elektroden das dritte Potential bereitgestellt wird, darstellt;
3 ein Beispiel eines Verhältnisses zwischen einer optimalen Induktivität, die einem Beispiel einer Digital-Analog-Wandler-Schaltung präsentiert wird und einer Frequenz eines Signals, das durch das Beispiel einer Digital-Analog-Wandler-Schaltung ausgegeben wird, darstellt;
4 ein Beispiel eines Schaltkondensator-RF-DAC (RF DAC = Radio Frequency Digital-to-Analog-Converter = Radiofrequenz-Digital-Analog-Wandler) und eines verbundenen Induktivitätselements darstellt;
5 eine detaillierte Ansicht von Abschnitt A des in 4 dargestellten Schaltkondensator-RF-DAC darstellt;
6 ein Beispiel eines Verhältnisses zwischen einer optimalen Induktivität, die einem Schaltkondensator-RF-DAC präsentiert wird, und einer Frequenz eines analogen Signals, das durch den Schaltkondensator-RF-DAC ausgegeben wird, darstellt;
7 ein Beispiel einer Digital-Analog-Wandler-Zelle darstellt;
8 ein Beispiel einer Digital-Analog-Wandler-Zelle in einem Zustand darstellt, wobei die dritte Spannung an die erste Elektrode des kapazitiven Elements bereitgestellt wird;
9 ein Beispiel einer Digital-Analog-Wandler-Zelle in einem Zustand darstellt, wobei die erste oder die zweite Spannung an die erste Elektrode der Kapazität bereitgestellt wird;
10 ein Beispiel einer Digital-Analog-Wandler-Zelle darstellt;
11 ein Beispiel einer Digital-Analog-Wandler-Zelle darstellt;
12 ein Beispiel einer Digital-Analog-Wandler-Zelle darstellt;
13 ein Beispiel einer Digital-Analog-Wandler-Zelle darstellt;
14 ein weiteres Beispiel einer Digital-Analog-Wandler-Zelle darstellt;
15 ein Beispiel einer Vorrichtung zum Bereitstellen eines RF-Sendesignals darstellt, das ein Beispiel einer Digital-Analog-Wandler-Schaltung umfasst;
16 ein Beispiel eines Verhältnisses zwischen einer optimalen Induktivität, die den Beispielen von Digital-Analog-Wandler-Schaltungen präsentiert wird, und einer Trägerfrequenz eines analogen Radiofrequenz-Sendesignals, das durch die Digital-Analog-Wandler-Schaltungen ausgegeben wird, darstellt;
17 ein Beispiel einer Mobilkommunikationsvorrichtung darstellt, die ein Beispiel einer Digital-Analog-Wandler-Schaltung umfasst;
18 ein Flussdiagramm eines Beispiels eines Verfahrens von Digital-Analog-Signal-Wandlung darstellt; und
19 ein Flussdiagramm eines Beispiels eines anderen Verfahrens von Digital-Analog-Signal-Wandlung darstellt.
Detaillierte Beschreibung
Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind einige Beispiele derselben in den Figuren beispielhaft gezeigt und werden hierin ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Beispiele alle in den Schutzbereich der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
Die hier verwendete Terminologie bezweckt nur das Beschreiben von bestimmten Beispielen und soll nicht begrenzend für weitere Beispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, sofern sie nicht ausdrücklich so definiert sind.
Nachfolgendend beziehen sich verschiedene Beispiele auf Geräte (z. B. Mobiltelefon, Basisstation) oder Komponenten (z. B. Sender, Sendeempfänger) von Geräten, die in drahtlosen oder Mobilkommunikationssystemen verwendet werden. Ein Mobilkommunikationssystem kann z.B. einem der Mobilkommunikationssysteme entsprechen, die durch das Generations-Partnerschafts-Projekt der 3. Generation (3rd Generation Partnership Project = 3GPP) standardisiert sind, z.B. das Globale System für Mobilkommunikation (Global System for Mobile Communications = GSM), Erhöhte Datenraten für GSM-Weiterentwicklung (Enhanced Data rates for GSM Evolution = EDGE), GSM EDGE-Funkzugriffsnetz (GSM EDGE Radio Access Network = GERAN), Hochgeschwindigkeits-Paketzugriff (High Speed Packet Access = HSPA), Universelles, Terrestrisches Funkzugriffsnetz (Universal Terrestrial Radio Access Network = UTRAN) oder Entwickeltes UTRAN (Evolved UTRAN = E-UTRAN), Langzeitentwicklung (Long Term Evolution = LTE) oder fortschrittliche LTE (LTE-Advanced = LTE-A), oder Mobilkommunikationssysteme mit unterschiedlichen Standards, z.B. Weltweite Interoperabilität für Mikrowellenzugriff (Worldwide Interoperability for Microwave Access = WIMAX) IEEE 802.16 oder Drahtloses, Lokales Netz (Wireless Local Area Network = WLAN) IEEE 802.11, im Allgemeinen jegliches System basierend auf Zeitmultiplexzugriff (Time Division Multiple Access = TDMA), Frequenzmultiplexzugriff (Frequency Division Multiple Access = FDMA), Orthogonalfrequenzmultiplexzugriff (Orthogonal Frequency Division Multiple Access = OFDMA), Codemultiplexzugriff (Code Division Multiple Access = CDMA), etc. Die Ausdrücke Mobilkommunikationssystem und Mobilkommunikationsnetz können synonym verwendet werden.
Das Mobilkommunikationssystem kann eine Mehrzahl von Sendepunkten oder Basisstations-Sendeempfängern umfassen, die wirksam sind, um Funksignale an einen mobilen Sendeempfänger zu kommunizieren. Bei diesen Beispielen kann das Mobilkommunikationssystem mobile Sendeempfänger, Relaisstations-Sendeempfänger und Basisstations-Sendeempfänger umfassen. Die Relaisstations-Sendeempfänger und Basisstations-Sendeempfänger können aus einer oder mehreren zentralen Einheiten und einer oder mehreren entfernten Einheiten zusammengesetzt sein.
Ein mobiler Sendeempfänger oder ein mobiles Gerät kann einem Smartphone, einem Mobiltelefon, einer Benutzereinrichtung (UE = User Equipment), einem Laptop, einem Notebook, einem Personal-Computer, einem Personaldigitalassistenten (PDA = Personal Digital Assistant), einem Universellen-Seriellen-Bus-Stecker (USB-Stecker) (USB = Universal Serial Bus), einem Tablet-Computer, einem Auto usw. entsprechen. Ein mobiler Sendeempfänger oder Anschluss kann auch als UE oder Benutzer entsprechend der 3GPP-Terminologie bezeichnet werden. Ein Basisstations-Sendeempfänger kann sich in dem festen oder stationären Teil des Netzwerks oder Systems befinden. Ein Basisstations-Sendeempfänger kann einem Radio Remote Head (entferntem Funkkopf), einem Sendepunkt, einem Zugangspunkt, einer Makrozelle, einer Kleinzelle, einer Mikrozelle, einer Picozelle, einer Femtozelle, einer Metrozelle usw. entsprechen. Der Begriff Kleinzelle kann sich auf jegliche Zelle beziehen, die kleiner als eine Makrozelle ist, d. h. eine Mikrozelle, eine Picozelle, eine Femtozelle oder eine Metrozelle. Außerdem wird eine Femtozelle als kleiner als eine Picozelle angesehen, die als kleiner als eine Mikrozelle angesehen wird. Ein Basisstations-Sendeempfänger kann eine drahtlose Schnittstelle eines verdrahteten Netzwerks sein, die die Sendung und den Empfang von Funksignalen an eine UE, einen mobilen Sendeempfänger oder einen Relais-Sendeempfänger ermöglicht. Ein solches Funksignal kann mit Funksignalen übereinstimmen, die z. B. durch 3GPP standardisiert sind, oder im Allgemeinen einem oder mehreren der oben aufgeführten Systeme entsprechen. Somit kann ein Basisstations-Sendeempfänger einem NodeB, einem eNodeB, einem BTS, einem Zugangspunkt usw. entsprechen. Ein Relaisstations-Sendeempfänger kann einem Zwischennetzknoten in dem Kommunikationspfad zwischen einem Basisstations-Sendeempfänger und einem Mobilstations-Sendeempfänger entsprechen. Ein Relaisstations-Sendeempfänger kann ein von einem mobilen Sendeempfänger empfangenes Signal an einen Basisstations-Sendeempfänger bzw. von dem Basisstations-Sendeempfänger empfangene Signale an den Mobilstations-Sendeempfänger weiterleiten.
Das Mobilkommunikationssystem kann zellular sein. Der Begriff Zelle bezieht sich auf ein Abdeckungsgebiet von Funkdiensten, die durch einen Sendepunkt, eine entfernte Einheit, einen Remote Head (entfernten Kopf), einen Remote Radio Head, einen Basisstations-Sendeempfänger, einen Relais-Sendeempfänger oder einen NodeB bzw. einen eNodeB bereitgestellt werden. Die Begriffe Zelle und Basisstations-Sendeempfänger können synonym verwendet werden. Bei einigen Beispielen kann eine Zelle einem Sektor entsprechen. Zum Beispiel können Sektoren unter Verwendung von Sektorantennen erreicht werden, die eine Charakteristik zum Abdecken eines Winkelsektors rund um einen Basisstations-Sendeempfänger oder eine entfernte Einheit bereitstellen. Bei einigen Beispielen kann ein Basisstations-Sendeempfänger oder eine entfernte Einheit zum Beispiel drei bis sechs Zellen betreiben, die Sektoren von 120° (im Fall von drei Zellen) bzw. 60° (im Fall von sechs Zellen) abdecken. Gleichermaßen kann ein Relais-Sendeempfänger eine oder mehrere Zellen in seinem Abdeckungsbereich einrichten. Ein mobiler Sendeempfänger kann an zumindest einer Zelle registriert sein oder dieser zugeordnet sein, d. h. er kann einer Zelle derart zugeordnet sein, dass Daten zwischen dem Netzwerk und dem Mobiltelefon in dem Abdeckungsbereich der zugeordneten Zelle unter Verwendung eines dedizierten Kanals, einer Verknüpfung oder einer Verbindung ausgetauscht werden können. Ein mobiler Sendeempfänger kann somit direkt oder indirekt an einem Relaisstations- oder Basisstations-Sendeempfänger registriert oder diesem zugeordnet sein, wobei eine indirekte Registrierung oder Zuordnung durch einen oder mehrere Relais-Sendeempfänger erfolgen kann.
1 stellt ein Beispiel einer Digital-Analog-Wandler-Schaltung 100 dar. Die Digital-Analog-Wandler-Schaltung 100 umfasst eine Mehrzahl von Digital-Analog-Wandler-Zellen.
Eine erste Digital-Analog-Wandler-Zelle 410-1 aus der Mehrzahl von Digital-Analog-Wandler-Zellen umfasst ein Zellsteuerungsmodul 414-1, das ausgebildet ist, um abwechselnd eine erste Spannung und eine zweite Spannung an eine erste Elektrode 412-1 eines kapazitiven Elements 411-1 der ersten Digital-Analog-Wandler-Zelle 410-1 basierend auf einem digitalen Eingangssignal 444 während eines vordefinierten Zeitintervalls bereitzustellen.
Eine zweite Digital-Analog-Wandler-Zelle 410-2 aus der Mehrzahl von Digital-Analog-Wandler-Zellen umfasst ein Zellsteuerungsmodul 414-2, das ausgebildet ist, um eine dritte Spannung an eine erste Elektrode 412-2 eines kapazitiven Elements 411-2 der zweiten Digital-Analog-Wandler-Zelle 410-2 während des vordefinierten Zeitintervalls bereitzustellen.
Die erste Spannung ist höher als eine obere Schwellenspannung, die einem ersten digitalen Schwellenpegel des digitalen Eingangssignals 444 entspricht, und die zweite Spannung ist geringer als eine untere Schwellenspannung, die einem zweiten digitalen Schwellenpegel des digitalen Eingangssignals 444 entspricht. Die dritte Spannung ist während des vordefinierten Zeitintervalls ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung.
Das Zellsteuerungsmodul 414-2 erlaubt, während des vordefinierten Zeitintervalls ständig eine Spannung an die erste Elektrode 412-2 bereitzustellen, die nicht den zwei Logikpegeln des digitalen Eingangssignals 444 entspricht. Zum Beispiel kann die an die erste Elektrode 412-2 bereitgestellte, dritte Spannung bezogen sein auf einen Hochimpedanzzustand des Zellsteuerungsmoduls 414-2. Eine Kapazität des kapazitiven Elements 411-2 kann dementsprechend aus der Gesamtkapazität der Digital-Analog-Wandler-Schaltung 100 effektiv entfernt werden, die die Summe der individuellen Kapazitäten der Mehrzahl von Digital-Analog-Wandler-Zellen sein kann. Zum Beispiel trägt die Kapazität des kapazitiven Elements 411-2 nicht zu einer Gesamtkapazität der Digital-Analog-Wandler-Schaltung 100 bei. Eine Gesamtkapazität der Digital-Analog-Wandler-Schaltung 100 kann dementsprechend skaliert werden, indem die dritte Spannung an die erste Elektrode 412-2 der ersten Digital-Analog-Wandler-Zelle 410-2 bereitgestellt wird.
Eine Spannung an der ersten Elektrode 412-2 des kapazitiven Elements 411-2 der Digital-Analog-Wandler-Zelle 410-2 kann bei einigen Beispielen während des vordefinierten Zeitintervalls nicht zu der dritten Spannung sein. Die Spannung an der ersten Elektrode 412-2 des kapazitiven Elements 411-2 der ersten Digital-Analog-Wandler-Zelle 410-2 kann ferner durch eine zweite Elektrode 413-2 des kapazitiven Elements 411-2 der ersten Digital-Analog-Wandler-Zelle 410-2 beeinflusst werden. Zum Beispiel kann die zweite Elektrode 413-2 die Spannung an der ersten Elektrode 412-2 basierend auf einer Operation von einer oder mehreren der anderen Digital-Analog-Wandler-Zellen der Digital-Analog-Wandler-Schaltung 100 modifizieren.
Jede Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen kann ein Ausgangssignal basierend auf einem digitalen Signal, das in die Digital-Analog-Wandler-Zelle eingegeben wird, bereitstellen. Das Ausgangssignal kann analoge Signalcharakteristika aufweisen. Die erste Digital-Analog-Wandler-Zelle 410-1 kann jegliche Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen sein, die die Digital-Analog-Wandler-Schaltung 100 umfasst. Die zweite Digital-Analog-Wandler-Zelle 410-2 kann jegliche Zelle sein mit Ausnahme der ersten Digital-Analog-Wandler-Zelle 410-1 aus der Mehrzahl von Digital-Analog-Wandler-Zellen, die die Digital-Analog-Wandler-Schaltung 100 umfasst.
Zum Beispiel kann das kapazitive Element 411-1 oder das kapazitive Element 411-2 ein chipintegrierter Kondensator sein (z. B. implementiert innerhalb der Metallschichten oder durch Gräben innerhalb des Halbleitersubstrats). Allerdings kann das kapazitive Element 411-1 oder das kapazitive Element 411-2 auch jegliches andere geeignete Mittel zum Bereitstellen einer Kapazität sein.
Das Zellsteuerungsmodul 414-1 und das Steuerungsmodul 414-2 können z. B. ein oder mehrere digitale Logikmodule umfassen, wie beispielsweise ein AND-Gate, ein OR-Gate, ein NAND-Gate, ein NOR-Gate, NOT-Gate und dergleichen. Das Zellsteuerungsmodul 414-1 und das Steuerungsmodul 414-2 können optional eine weitere analoge und / oder digitale Schaltungsanordnung umfassen. Das eine oder die mehreren digitalen Logikmodule können z. B. kombiniert werden, um ein oder mehrere Schaltmittel zu steuern, die mit einer jeweiligen Spannungsquelle gekoppelt sind. Zum Beispiel können das eine oder die mehreren digitalen Logikmodule das eine oder die mehreren Schaltmittel steuern, um die erste Spannung, die zweite Spannung oder die dritte Spannung an die erste Elektrode des jeweiligen kapazitiven Elements 411-1 oder 411-2 während des vordefinierten Zeitintervalls bereitzustellen. Die digitalen Logikmodule können ausgebildet sein, um das eine oder die mehreren Schaltmittel basierend auf dem digitalen Eingangssignal zu schalten.
Zum Beispiel kann ein erster digitaler Pegel des digitalen Eingangssignals 444 ein hoher Logikpegel sein und ein zweiter digitaler Pegel des digitalen Eingangssignals 444 kann ein niedriger Logikpegel sein. Der erste digitale Schwellenpegel des digitalen Eingangssignals 444 kann eine Spannungsschwelle bezeichnen, die dem ersten digitalen Pegel entspricht. Wenn eine Signalspannung über dem ersten digitalen Schwellenpegel ist, kann angenommen werden, dass das Signal den ersten digitalen Pegel anzeigt. Der zweite digitale Schwellenpegel des digitalen Eingangssignals 444 kann eine Spannungsschwelle bezeichnen, die dem zweiten digitalen Pegel entspricht. Wenn eine Signalspannung unter dem zweiten digitalen Schwellenpegel ist, kann angenommen werden, dass das Signal den zweiten digitalen Pegel anzeigt. Zum Beispiel kann in einem binären Fall der erste digitale Pegel „1“ anzeigen und der zweite digitale Pegel kann „0“ anzeigen.
Die erste Spannung ist höher als eine obere Schwellenspannung. Die obere Schwellenspannung entspricht dem ersten digitalen Schwellenpegel des digitalen Eingangssignals 444. Auf diese Weise kann die erste Digital-Analog-Wandler-Zelle eine Spannung höher als die obere Schwellenspannung ausgeben, wenn das digitale Eingangssignal 444 den ersten digitalen Pegel (z. B. eine logische 1) umfasst. Ferner ist die zweite Spannung geringer als eine untere Schwellenspannung. Die geringere Schwellenspannung entspricht dem zweiten digitalen Schwellenpegel des digitalen Eingangssignals 444. Auf diese Weise kann die erste Digital-Analog-Wandler-Zelle eine Spannung geringer als die untere Schwellenspannung ausgeben, wenn das digitale Eingangssignal 444 den zweiten digitalen Pegel (z. B. eine logische 0) umfasst. Die dritte Spannung ist während des vordefinierten Zeitintervalls ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung. Auf diese Weise kann die zweite Digital-Analog-Wandler-Zelle in einen Tristate-Modus geschaltet werden und der Beitrag der zweiten Digital-Analog-Wandler-Zelle zu der Ausgangskapazität der Digital-Analog-Wandler-Schaltung 100 kann reduziert werden.
Ein abwechselndes Bereitstellen der ersten Spannung und der zweiten Spannung an die erste Elektrode 412-1 des kapazitiven Elements 411-1 der ersten Digital-Analog-Wandler-Zelle 410-1 während des vordefinierten Zeitintervalls kann ein abwechselndes Bereitstellen der ersten Spannung und der zweiten Spannung zumindest zehn Mal an die erste Elektrode 412-1 während des vordefinierten Zeitintervalls umfassen. Bei einigen Beispielen können die erste Spannung und die zweite Spannung abwechselnd zumindest 50 Mal, 100 Mal oder mehr als 100 Mal an die erste Elektrode 412-1 während des vordefinierten Zeitintervalls bereitgestellt werden. Bei einigen Ausführungsbeispielen können die erste Spannung und die zweite Spannung oszillatorisch an die erste Elektrode 412-1 bereitgestellt werden, sodass das abwechselnde Bereitstellen der ersten Spannung und der zweiten Spannung an die erste Elektrode 412-1 ein Bereitstellen von zumindest 10 Schwingungen an die ersten Elektrode 412-1 während des vordefinierten Zeitintervalls umfassen kann. Dementsprechend kann ein Bereitstellen von weniger als 10 Schwingungen an die erste Elektrode 412-1 während des vordefinierten Zeitintervalls als ein konstantes Bereitstellen einer Spannung angesehen werden.
Einige Beispiele beziehen sich auf ein Mittel für Digital-Analog-Wandlung. Das Mittel für Digital-Analog-Wandlung umfasst eine Mehrzahl von zellularen Mitteln für Digital-Analog-Wandlung. Ein erstes zellulares Mittel für Digital-Analog-Wandlung aus der Mehrzahl von zellularen Mitteln für Digital-Analog-Wandlung umfasst ein Mittel zum Steuern der Zelle, das ausgebildet ist, um abwechselnd die erste Spannung und die zweite Spannung an ein erstes Mittel zur Akkumulation von Ladungen eines Mittels zum Bereitstellen einer Kapazität des ersten zellularen Mittels für Digital-Analog-Wandlung basierend auf einem digitalen Eingangssignal während des vordefinierten Zeitintervalls bereitzustellen. Ein zweites zellulares Mittel für Digital-Analog-Wandlung aus der Mehrzahl von zellularen Mitteln für Digital-Analog-Wandlung umfasst ein Mittel zum Steuern der Zelle, das ausgebildet ist, um die dritte Spannung an ein erstes Mittel zur Akkumulation von Ladungen eines Mittels zum Bereitstellen einer Kapazität des zweiten zellularen Mittels für Digital-Analog-Wandlung während des vordefinierten Zeitintervalls bereitzustellen.
Das zellulare Mittel für Digital-Analog-Wandlung kann durch eine vor- oder nachstehend (z. B. 1) beschriebene Digital-Analog-Wandler-Zelle implementiert sein. Das Mittel zum Steuern der Zelle kann durch ein vor- oder nachstehend (z. B. 1) beschriebenes Zellsteuerungsmodul implementiert sein. Das erste Mittel zur Akkumulation von Ladungen und das zweite Mittel zur Akkumulation von Ladungen können durch eine jeweils vor- oder nachstehend (z. B. 1) beschriebene Elektrode implementiert sein. Das Mittel zum Bereitstellen einer Kapazität kann durch ein vor- oder nachstehend (z. B. 1) beschriebenes, kapazitives Element implementiert sein.
Die Digital-Analog-Wandler-Schaltung kann eine oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
Das kapazitive Element 411-1 der ersten Digital-Analog-Wandler-Zelle 410-1 kann ferner die zweite Elektrode 413-2 umfassen, die mit einem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung 100 gekoppelt ist, und das kapazitive Element 411-2 der zweiten Digital-Analog-Wandler-Zelle 410-2 kann ferner eine zweite Elektrode 413-2 umfassen, die mit dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung 100 verbunden ist.
Das Zellsteuerungsmodul 414-2 kann die dritte Spannung basierend auf einem digitalen Tristate-Steuerungssignal 466-2 bereitstellen, das eine Aktivierung eines Tristate-Modus anzeigt. Das digitale Tristate-Steuerungssignal 466-2 kann z. B. aus einem digitalen Basisband-Sendesignal hergeleitet werden, das durch eine Basisbandverarbeitungseinheit bereitgestellt wird, die mit einer Sendestufe, einem Sender, einem Sendeempfänger oder allgemeiner einer Vorrichtung zum Bereitstellen eines analogen RF-Sendesignals verbunden ist, die die Digital-Analog-Wandler-Schaltung 100 umfasst. Das digitale Basisband-Sendesignal kann Informationen tragen, die übertragen werden sollen. Das digitale Tristate-Steuerungssignal 466-2 (sowie jeweilige digitale Tristate-Steuerungssignale für die anderen Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen) können z. B. aus einer gewünschten Trägerfrequenz zum Übertragen des digitalen Basisband-Sendesignals hergeleitet werden.
Das Zellsteuerungsmodul 414-2 (sowie die jeweiligen Zellsteuerungsmodule der anderen Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen) können eine Tristate-Logik aktivieren. Zum Beispiel kann die dritte Spannung, die an die erste Elektrode 412-2 bereitgestellt wird, auf einen Hochimpedanzzustand des Zellsteuerungsmoduls 414-2 bezogen sein. Zum Beispiel erlaubt das Zellsteuerungsmodul 414-2, eine Spannung an die erste Elektrode 412-2 konstant bereitzustellen, was nicht den zwei Logikpegeln des digitalen Eingangssignals 444 entspricht. Eine Kapazität des kapazitiven Elements 411-2 kann dementsprechend aus der Gesamtkapazität der Digital-Analog-Wandler-Schaltung 100 effektiv entfernt werden, die die Summe der einzelnen Kapazitäten der Mehrzahl von Digital-Analog-Wandler-Zellen ist. Zum Beispiel trägt die Kapazität des kapazitiven Elements 411-2 nicht zu der Gesamtkapazität der Digital-Analog-Wandler-Schaltung 100 bei. Eine Gesamtkapazität der Digital-Analog-Wandler-Schaltung 100 kann dementsprechend durch Bereitstellen der dritten Spannung an die erste Elektrode 412-2 der Digital-Analog-Wandler-Zelle 410-2 skaliert werden.
Das Steuerungsmodul 414-1 kann die erste Spannung basierend auf dem digitalen Eingangssignal 444, das den ersten digitalen Pegel anzeigt, und einem digitalen Tristate-Steuerungssignal 466-1, das eine Deaktivierung des Tristate-Modus anzeigt, bereitstellen.
Zum Beispiel kann das digitale Eingangssignal 444 ein Oszillatorsignal z. B. eines Lokaloszillator-Moduls sein, das in einer Sendestufe, einem Sender, einem Sendeempfänger oder einer Vorrichtung zum Bereitstellen eines analogen RF-Sendesignals enthalten ist. Die Phase eines Oszillatorsignals, das durch das Lokaloszillator-Modul erzeugt wird, kann z. B. durch eine Phasenkomponente eines digitalen Basisband-Sendesignals gesteuert werden, das durch eine Basisbandverarbeitungseinheit bereitgestellt wird. Zum Beispiel kann das digitale Basisband-Sendesignal in einer Polardarstellung mit einem Amplitudenkomponentensignal und einem Phasenkomponentensignal durch die Basisbandverarbeitungseinheit bereitgestellt werden. Wenn das digitale Basisband-Sendesignal in einer kartesischen Darstellung bereitgestellt wird, kann eine Polarkoordinaten-Bereitstellungseinrichtung, die z. B. entworfen ist, um einen sogenannten CORDIC-Algorithmus (CORDIC = COordinate Rotation DIgital Computer = Koordinatenrotationsdigitalcomputer) auszuführen, um die kartesische Darstellung des digitalen Basisband-Sendesignals in die Polardarstellung mit Amplitudenkomponente und Phasenkomponente umzuwandeln, in der Sendestufe, dem Sender, dem Sendeempfänger oder der Vorrichtung zum Bereitstellen eines analogen RF-Sendesignals bereitgestellt werden. Das digitale Basisband-Sendesignal kann Informationen tragen, die übertragen werden sollen. Die Informationen können z. B. durch einen oder mehrere Datenwerte oder Datensymbole dargestellt sein. Ein Symbol kann während eines Symbol-Zeitintervalls (z. B. eine Zeitdauer des Symbols) übertragen werden. Eine Phase des Oszillatorsignals kann für unterschiedliche Symbol-Zeitintervalle basierend auf einer Sequenz von Symbolen, die übertragen werden sollen, adaptiert werden. Bei einigen Beispielen kann das vordefinierte Zeitintervall das Symbol-Zeitintervall sein.
Das Zellsteuerungsmodul 414-1 der ersten Digital-Analog-Wandler-Zelle 410-1 erlaubt es, abwechselnd Spannungen an die erste Elektrode 412-1 bereitzustellen, die den zwei Logikpegeln des digitalen Eingangssignals 444 während des vordefinierten Zeitintervalls entsprechen. Zum Beispiel können die abwechselnd bereitgestellten Spannungen zwei Logikpegeln, z. B. einem hohen und einem niedrigen Pegel, des Oszillatorsignals entsprechen. Ein Spannungssignal kann dementsprechend durch die zweite Elektrode 413-1 der ersten Digital-Analog-Wandler-Zelle 410-1 während des vordefinierten Zeitintervalls bereitgestellt werden. Das Spannungssignal kann auf eine Sequenz der zwei abwechselnden Logikpegel in dem digitalen Eingangssignal 444 bezogen sein. Zum Beispiel kann die zweite Elektrode 413-1 ein Spannungssignal bereitstellen, das auf das Oszillatorsignal bezogen sein kann, z. B. kann ein Spannungssignal durch die zweite Elektrode 413-1 bereitgestellt werden, das auf die Phasenkomponente des digitalen Basisband-Sendesignals bezogen sein kann.
Die anderen Digital-Analog-Wandler-Zellen 410 aus der Mehrzahl von Digital-Analog-Wandler-Zellen können ähnlich zu oder wie eine der ersten und der zweiten Digital-Analog-Wandler-Zelle 410-1 und 410-2 strukturiert sein und arbeiten.
Eine Anzahl von Digital-Analog-Wandler-Zellen, die abwechselnd die erste und die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellen, können basierend auf einem digitalen Amplitudensteuerungssignal ausgewählt werden. Das digitale Amplitudensteuerungssignal kann auf die Amplitudenkomponente eines digitalen Basisband-Sendesignals bezogen sein. Zum Beispiel kann das digitale Amplitudensteuerungssignal an die Digital-Analog-Wandler-Schaltung durch ein anderes Modul der Sendestufe, des Senders, des Sendeempfängers oder der Vorrichtung zum Bereitstellen eines analogen RF-Sendesignals, die die Digital-Analog-Wandler-Schaltung umfasst, bereitgestellt werden. Zum Beispiel kann die Digital-Analog-Wandler-Schaltung ein oder mehrere Module zum Erzeugen des digitalen Amplitudensteuerungssignals aus z. B. der Amplitudenkomponente des digitalen Basisband-Sendesignals umfassen.
Eine Anzahl von Digital-Analog-Wandler-Zellen, die die erste oder die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls ständig bereitstellen, können basierend auf dem digitalen Amplitudensteuerungssignal ausgewählt werden.
Ein Auswählen der Anzahl von Digital-Analog-Wandler-Zellen, die abwechselnd die erste und die zweite Spannung an die erste Elektrode bereitstellen und ein Auswählen einer Anzahl von Digital-Analog-Wandler-Zellen, die konstant die erste Spannung oder die zweite Spannung an die erste Elektrode bereitstellen, kann erlauben, die Ausgangsspannung einzustellen, die an dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung bereitgestellt wird. Zum Beispiel kann die Ausgangsspannung V_out der Digital-Analog-Wandler-Schaltung bestimmt werden gemäß
wobei C_tot die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandlern ist und C_alt die Kapazität eines kapazitiven Elements ist, an das abwechselnd die erste Spannung V_first und die zweite Spannung V_second bereitgestellt werden.
Wie in 1 dargestellt kann die Mehrzahl von Digital-Analog-Wandler-Zellen in einem Array, z. B. in Zeilen und Spalten, angeordnet sein. An einen Zeilen- und / oder Spaltendecodierer kann das Amplitudensteuerungssignal bereitgestellt werden, um eine Anzahl von Digital-Analog-Wandler-Zellen in den Spalten und Zeilen auszuwählen, in denen die erste und die zweite Spannung abwechselnd an die erste Elektrode bereitgestellt werden.
Zum Beispiel kann eine Anzahl von Digital-Analog-Wandler-Zellen, die konstant die dritte Spannung an die erste Elektrode bereitstellen, basierend auf einer Frequenz des Oszillatorsignals ausgewählt werden (z. B. entsprechend einer aktuell verwendeten Trägerfrequenz). Die Gesamtkapazität der Digital-Analog-Wandler-Schaltung kann dementsprechend basierend auf der Frequenz des Oszillatorsignals eingestellt werden. Zum Beispiel ist C_tot in Gleichung (1) möglicherweise nicht konstant, kann aber mit der Anzahl von Digital-Analog-Wandler-Zellen variieren, die konstant die dritte Spannung an die erste Elektrode bereitstellen.
Zum Beispiel kann eine Anzahl von Digital-Analog-Wandler-Zellen, die die dritte Spannung, die konstant zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist, an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellen, von der Frequenz des Oszillatorsignals und / oder einer Ausgangsleistung der Digital-Analog-Wandler-Schaltung abhängen. Zum Beispiel kann die Anzahl von Digital-Analog-Wandler-Zellen, die die dritte Spannung an die erste Elektrode bereitstellen, geringer für eine erste Frequenz des Oszillatorsignals sein, die geringer ist verglichen mit einer zweiten Frequenz des Oszillatorsignals. Zum Beispiel kann das Oszillatorsignal die erste Frequenz während eines ersten Sendezeitintervalls und die zweite Frequenz während eines zweiten Sendezeitintervalls umfassen. Das erste Sendezeitintervall kann ein Zeitintervall sein, wobei z. B. die Sendestufe, der Sender, der Sendeempfänger oder die Vorrichtung zum Bereitstellen eines analogen RF-Sendesignals, die die Digital-Analog-Wandler-Schaltung umfasst, das RF-Sendesignal in einem ersten Sendeband überträgt. Dementsprechend kann das zweite Sendezeitintervall ein Zeitintervall sein, wobei das RF-Sendesignal in einem zweiten Sendeband übertragen wird, das sich von dem ersten Sendeband unterscheidet. Zum Beispiel kann die erste Frequenz eine Frequenz innerhalb von LTE-Frequenzband 8 sein und die zweite Frequenz kann eine Frequenz innerhalb von LTE-Frequenzband 22 sein. Zum Beispiel kann die Frequenz des Oszillatorsignals, z. B. die Trägerfrequenz des analogen RF-Sendesignals, das an dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung bereitgestellt wird, durch die Basisbandverarbeitungseinheit gesteuert werden.
Um eine Leistungsübertragung von dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung an ein gekoppeltes Antennenelement zu maximieren, kann eine Induktivität optimiert werden, die dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung 100 präsentiert wird. Die optimierte Induktivität kann es erlauben, eine Signalreflexion zu minimieren. Die optimale Induktivität lässt sich bestimmen gemäß
wobei ein Verhältnis zwischen einer Resonanzfrequenz f, einer Induktivität L und einer Kapazität C einer LC-Schaltung beschrieben wird.
In Bezug auf obige Gleichung (2) ist eine optimale Induktivität, die dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung präsentiert wird, auf die Gesamtkapazität der Digital-Analog-Wandler-Schaltung und eine Frequenz des Signals bezogen, das an dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung bereitgestellt wird. Somit kann ein Einstellen der Gesamtkapazität der Digital-Analog-Wandler-Schaltung basierend auf der Frequenz des Oszillatorsignals es erlauben, einen geforderten Wertebereich für die Induktivität einzuengen. Zum Beispiel kann die Sendestufe, der Sender, der Sendeempfänger oder die Vorrichtung zum Bereitstellen eines analogen RF-Sendesignals eine Digital-Analog-Wandler-Schaltung und eine Anpassungsschaltung umfassen, die mit der Digital-Analog-Wandler-Schaltung gekoppelt sind, um in der Lage zu sein, analoge RF-Sendesignale mit Frequenzen zwischen z. B. 450 MHz und 3800 MHz bereitzustellen. Somit kann eine Anzahl von Sendepfaden in einer Sendestufe reduziert werden verglichen mit, z. B. einem Sender mit mehreren Sendepfaden für unterschiedliche Sendebänder.
Zum Beispiel kann die Bandbreite eines kapazitiven RF-DAC / Schaltkondensator-Leistungsverstärkers durch ein skalierbares Kondensatorzellenfeld mit Tristate-Modus erhöht werden. Durch Skalieren des Wertes der Gesamt-Array-Kapazität kann es möglich sein, den kapazitiven DAC selbst als ein adaptives Abstimmelement zu verwenden. Für unterschiedliche Betriebsfrequenzen kann die durch das Anpassungsnetz bereitgestellte Lastimpedanz optimal sein, indem der geeignete Abstimmzustand in dem kapazitiven DAC ausgewählt wird. Für niedrige Frequenzen ist möglicherweise eine verhältnismäßig hohe Gesamtkapazität erforderlich, um mit dem Anpassungsnetz mitzuschwingen, was eine gewisse Induktivität präsentiert, während die Kapazität bei höheren Frequenzen für den gleichen Induktivitätswert geringer sein kann. Um den Breitbandbetrieb für CAPDACs zu aktivieren, kann der notwendige Induktivitätswerte-Bereich reduziert werden. Durch Übernehmen einer Tristate-fähigen Einheitszelle kann die effektive Gesamtkapazität des Kondensator-Arrays des CAPDAC, was dem Anpassungsnetz präsentiert wird, skaliert werden. Ein CAPDAC mit Tristate-fähigen Schaltkondensatorzellen, um die Gesamt-Array-Kapazität mit der Frequenz zu skalieren, kann einen Breitbandbetrieb des CAPDAC erlauben. In Verbindung mit einem einfachen abstimmbaren Anpassungsnetz, das die notwendigen Frequenzbänder abdeckt, kann zum Beispiel ein Minimum an TX-Pfaden in einer Sendestufe möglich sein.
2 stellt ein Beispiel eines Verhältnisses zwischen einer Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen, die ein Beispiel einer Digital-Analog-Wandler-Schaltung (z. B. in 1 dargestellte Digital-Analog-Wandler-Schaltung 100) umfasst, und einem Anteil von kapazitiven Elementen, an die das dritte Potential bereitgestellt wird, dar.
Die Abszisse bezeichnet den Anteil von kapazitiven Elementen unter der Mehrzahl von Digital-Analog-Wandler-Zellen, an deren erste Elektrode das dritte Potential bereitgestellt wird. Die Ordinate bezeichnet die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen, z. B. die Gesamtkapazität der Digital-Analog-Wandler-Schaltung. Insbesondere gibt die Ordinate eine relative Gesamtkapazität der Digital-Analog-Wandler-Schaltung in Bezug auf die maximale Gesamtkapazität der Digital-Analog-Wandler-Schaltung an. Die maximale Gesamtkapazität der Digital-Analog-Wandler-Schaltung wird erreicht, wenn das dritte Potential nicht an die erste Elektrode von einem der kapazitiven Elemente bereitgestellt wird, die in der Mehrzahl von Digital-Analog-Wandler-Zellen enthalten sind.
Linie 510 stellt ein idealisiertes Szenario dar, wobei parasitäre Kapazitäten der kapazitiven Elemente, die Zellsteuerungsmodule oder jegliche Verdrahtung der Digital-Analog-Wandler-Schaltung vernachlässigt werden. Wie aus Linie 510 ersichtlich ist, ist die Gesamtkapazität der Digital-Analog-Wandler-Schaltung die maximale Gesamtkapazität, wenn das dritte Potential nicht an die erste Elektrode von einem der kapazitiven Elemente bereitgestellt wird, die in der Mehrzahl von Digital-Analog-Wandler-Zellen enthalten sind. Die Gesamtkapazität der Digital-Analog-Wandler-Schaltung nimmt mit einer ansteigenden Anzahl von kapazitiven Elementen, an deren erste Elektrode das dritte Potential bereitgestellt wird, linear ab. Wenn das dritte Potential an die erste Elektrode aller kapazitiven Elemente bereitgestellt wird, die in der Mehrzahl von Digital-Analog-Wandler-Zellen enthalten sind, ist die Gesamtkapazität der Digital-Analog-Wandler-Schaltung null. Wie aus 2 ersichtlich ist, kann die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen, z. B. die Gesamtkapazität der Digital-Analog-Wandler-Schaltung, linear skaliert werden, indem die dritte Spannung an eine erste Elektrode von einem oder mehreren kapazitiven Elementen bereitgestellt wird, die in der Mehrzahl von Digital-Analog-Wandler-Zellen enthalten sind.
Linie 520 stellt ein Beispiel eines Szenarios dar, wobei parasitäre Kapazitäten innerhalb der Digital-Analog-Wandler-Schaltung berücksichtigt werden. Wie aus Linie 520 ersichtlich ist, kann die Gesamtkapazität der Digital-Analog-Wandler-Schaltung linear skaliert werden. Die minimale Gesamtkapazität der Digital-Analog-Wandler-Schaltung ist jedoch aufgrund der parasitären Kapazitäten nicht null. Durch Vergleichen der Linien 510 und 520 kann man erkennen, dass die Gesamtkapazität für das durch Linie 520 dargestellte Szenario etwas höher ist verglichen mit dem durch Linie 510 dargestellten, idealisierten Szenario. Eine Skalierung der Gesamtkapazität der Digital-Analog-Wandler-Schaltung von ca. 10 % auf 100 % ihrer maximalen Gesamtkapazität kann für das Szenario jedoch unter Berücksichtigung der parasitären Kapazitäten erreicht werden. Zum Beispiel kann die Gesamtkapazität der Digital-Analog-Wandler-Schaltung um eine Größenordnung skaliert werden.
Zum Beispiel kann aufgrund von parasitären Kapazitäten an beiden Platten des DAC-Einheit-Kondensators an dem Ausgang des Inverters und aufgrund von Verdrahtung die effektive Array-Kapazität von der idealen Skalierung abweichen.
In der vorangehenden Beschreibung umfasste die Mehrzahl von Digital-Analog-Wandler-Zellen jeweils ein einzelnes kapazitives Element. Jedoch kann z. B. die erste Digital-Analog-Wandler-Zelle 410-1 zumindest ein weiteres kapazitives Element umfassen. Das Zellsteuerungsmodul 414-1 der ersten Digital-Analog-Wandler-Zelle 410-1 kann ausgebildet sein, um während des vordefinierten Zeitintervalls entweder abwechselnd die erste und die zweite Spannung an eine erste Elektrode des weiteren kapazitiven Elements bereitzustellen oder konstant die dritte Spannung an die erste Elektrode des weiteren kapazitiven Elements bereitzustellen. Die zweite Digital-Analog-Wandler-Zelle kann ferner zumindest ein weiteres kapazitives Element umfassen. Das Zellsteuerungsmodul 414-2 der zweiten Digital-Analog-Wandler-Zelle 410-2 kann ausgebildet sein, um während des vordefinierten Zeitintervalls entweder abwechselnd die erste und die zweite Spannung an eine erste Elektrode des weiteren kapazitiven Elements bereitzustellen oder konstant die dritte Spannung an die erste Elektrode des weiteren kapazitiven Elements bereitzustellen.
Bei einigen Beispielen kann eine Anzahl von kapazitiven Elementen, an die abwechselnd die erste und die zweite Spannung bereitgestellt werden, für die erste Digital-Analog-Wandler-Zelle 410-1 und die zweite Digital-Analog-Wandler-Zelle 410-2 gleich sein. Bei einigen Beispielen können eine oder mehrere andere Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen zumindest jeweils ein weiteres kapazitives Element umfassen.
Ein Bereitstellen von einem oder mehreren weiteren kapazitiven Elementen in der Digital-Analog-Wandler-Zelle kann es erlauben, eine Auflösung der Digital-Analog-Wandler-Schaltung zu erhöhen. Zum Beispiel kann die Digital-Analog-Wandler-Schaltung ausgebildet sein, um ein digitales Mehrbit-Basisband-Sendesignal in ein analoges Signal umzuwandeln. Die Anzahl von in dem digitalen Mehrbit-Basisband-Sendesignal vorhandenen Bits kann zum Beispiel einer Anzahl von diskreten Werten entsprechen, zwischen denen das analoge Signal variiert. Je größer die Anzahl von vorhandenen Bits, desto größer ist die Anzahl von diskreten Werten für das analoge Signal. Zum Beispiel kann für ein 5-Volt-System (5 V-System), d. h. ein System, wobei die erste Spannung 5 V ist und die zweite Spannung 0 V ist, ein digitales Acht-Bit-Basisband-Sendesignal 256 (d. h. 2⁸) unterschiedliche Spannungswerte darstellen; wobei Spannungswerte von einem Minimum von 0 V bis zu einem Maximum von 5 V mit 254 Spannungsstufen dazwischen reichen. Jede Spannungsstufe kann zum Beispiel im Abstand von 5/255 V von benachbarten Spannungsstufen beabstandet sein. Durch Variieren des digitalen Mehrbit-Basisband-Sendesignal, das an die Digital-Analog-Wandler-Schaltung geliefert wird, können durch die Digital-Analog-Wandler-Schaltung ausgegebene Signale auf eine stückweise kontinuierliche Weise variieren und aufgrund ihres analogen Charakters immer noch als analoge Signale bezeichnet werden.
Die Digital-Analog-Wandler-Schaltung kann z. B. 256 Digital-Analog-Wandler-Zellen mit einem kapazitiven Element umfassen, das jeweils in der Lage sein soll, ein Ausgangssignal von 0 V bis 5 V mit 254 Spannungsstufen dazwischen bereitzustellen. Ein Schalten einer der Digital-Analog-Wandler-Zellen in den Tristate-Modus, um die Gesamtkapazität der Digital-Analog-Wandler-Schaltung zu adaptieren, kann jedoch die Auflösung der Digital-Analog-Wandler-Schaltung reduzieren. Lediglich 255 Digital-Analog-Wandler-Zellen können für ein abwechselndes Bereitstellen der ersten Spannung und der zweiten Spannung (oder ein konstantes Bereitstellen der ersten oder der zweiten Spannung) an die erste Elektrode des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls verwendet werden. Somit kann ein Ausgangssignal von 0 V bis 5 V mit lediglich 253 Spannungsschritten dazwischen bereitgestellt werden, wenn eine der Digital-Analog-Wandler-Zellen im Tristate-Modus betrieben wird.
Ein Bereitstellen zumindest eines weiteren kapazitiven Elements in den Digital-Analog-Wandler-Zellen kann es erlauben, die Auflösung der Digital-Analog-Wandler-Schaltung zu erhöhen, da an mehr als ein kapazitives Element in der Digital-Analog-Wandler-Zelle abwechselnd die erste Spannung und die zweite Spannung (oder konstant die erste oder die zweite Spannung) bereitgestellt werden können. Zum Beispiel kann ein Bereitstellen eines weiteren kapazitiven Elements pro Digital-Analog-Wandler-Zelle es erlauben, die Auflösung zu verdoppeln. Ein Bereitstellen von zwei weiteren kapazitiven Elementen pro Digital-Analog-Wandler-Zelle kann es erlauben, die Auflösung zu verdreifachen. Ein Bereitstellen von drei weiteren kapazitiven Elementen pro Digital-Analog-Wandler-Zelle kann es erlauben, die Auflösung zu vervierfachen. Die Kapazität der individuellen kapazitiven Elemente kann basierend auf einer gewünschten maximalen Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen adaptiert werden.
Um das obige Beispiel weiterzuführen, an eines oder mehrere der weiteren kapazitiven Elemente kann ständig die dritte Spannung während des vordefinierten Zeitintervalls bereitgestellt werden, um die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen, z. B. die Gesamtkapazität der Digital-Analog-Wandler-Schaltung, zu skalieren. Die Digital-Analog-Wandler-Schaltung kann es jedoch erlauben, ein Ausgangssignal von 0 V bis 5 V mit zumindest 254 Spannungsschritten dazwischen bereitzustellen, da zumindest an das jeweilige erste kapazitive Element aus der Mehrzahl von Digital-Analog-Wandler-Zellen abwechselnd die erste Spannung und die zweite Spannung (oder ständig die erste oder die zweite Spannung) bereitgestellt werden können.
Auf Linie 520 von 2 dargestellte Punkte 530 stellen ein Beispiel dar, wobei eine Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen insgesamt vier kapazitive Elemente umfasst. Punkt 530-4 stellt eine Situation dar, wobei an alle vier kapazitiven Elemente abwechselnd die erste Spannung und die zweite Spannung (oder ständig die erste oder die zweite Spannung) während des vordefinierten Zeitintervalls bereitgestellt werden. Die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen ist maximal, z. B. 100 %. Punkt 530-3 stellt eine Situation dar, wobei während des vordefinierten Zeitintervalls an drei der vier kapazitiven Elemente abwechselnd die erste Spannung und die zweite Spannung (oder ständig die erste oder die zweite Spannung) bereitgestellt werden und an eines der vier kapazitiven Elemente konstant die dritte Spannung bereitgestellt wird. Die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen wird reduziert, z. B. auf 77 % der maximalen Gesamtkapazität. Punkt 530-2 stellt eine Situation dar, wobei während des vordefinierten Zeitintervalls an zwei der vier kapazitiven Elemente abwechselnd die erste Spannung und die zweite Spannung (oder konstant die erste oder die zweite Spannung) bereitgestellt werden und an zwei der vier kapazitiven Elemente konstant die dritte Spannung bereitgestellt wird. Die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen wird weiter reduziert, z. B. auf 53 % der maximalen Gesamtkapazität. Punkt 530-2 stellt eine Situation dar, wobei an eines der vier kapazitiven Elemente abwechselnd die erste Spannung und die zweite Spannung (oder konstant die erste oder die zweite Spannung) bereitgestellt werden und an drei der vier kapazitiven Elemente konstant die dritte Spannung während des vordefinierten Zeitintervalls bereitgestellt wird. Die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen wird weiter reduziert, z. B. auf 30 % der maximalen Gesamtkapazität.
Punkte 530 stellen eine eher einfache Möglichkeit dar, um die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen zu skalieren, während eine konstante Auflösung der Digital-Analog-Wandler-Schaltung bereitgestellt wird, da die Kapazität in allen Digital-Analog-Wandler-Zellen der Mehrzahl von Digital-Analog-Wandler-Zellen gleichermaßen reduziert wird.
Zum Beispiel kann durch Skalieren der Array-Kapazität durch einfaches aufeinanderfolgendes „Tristaten“ von mehr und mehr Einheitszellen (Digital-Analog-Wandler-Zellen) eine DAC-Auflösung (hinsichtlich eines Quantisierungsrauschens) reduziert werden, wenn die Kapazität reduziert wird. Aus diesem Grund können Einheitszellen, die in diskreten Stufen skalierbar sind, verwendet werden. Somit kann die Kapazität in allen Einheitszellen gleichzeitig reduziert werden, während die Auflösung des DAC aufrechterhalten wird. 2 zeigt eine Implementierung eines CAPDAC unter Verwendung von Einheitszellen mit vier Zuständen: ein Aktivieren von 1...4 Teilzellen kann – gemäß den Punkten 530 in 5 – Gesamtkapazitäten von 30 %, 53 %, 77 % und 100 % ergeben.
Bei einigen Beispielen kann die dritte Spannung an alle kapazitiven Elemente in einer oder mehreren Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen bereitgestellt werden. Damit lässt sich der verfügbare Skalierungsbereich für die Gesamtkapazität der Digital-Analog-Wandler-Schaltung vergrößern, obwohl die Auflösung der Digital-Analog-Wandler-Schaltung verringert werden kann, wenn an alle kapazitiven Elemente einer Digital-Analog-Wandler-Zelle die dritte Spannung bereitgestellt wird. Anders ausgedrückt, eine oder mehrere Digital-Analog-Wandler-Zellen können deaktiviert werden, um den verfügbaren Skalierungsbereich für die Gesamtkapazität der Digital-Analog-Wandler-Schaltung zu vergrößern.
Zum Beispiel kann die erste Digital-Analog-Wandler-Zelle einer ersten Zellenzeile aus der Mehrzahl von Zellenzeilen und einer ersten Zellenspalte aus der Mehrzahl von Zellenspalten zugewiesen werden, wie z. B. in 1 dargestellt. Die zweite Digital-Analog-Wandler-Zelle kann einer zweiten Zellenzeile aus der Mehrzahl von Zellenzeilen und einer zweiten Zellenspalte aus der Mehrzahl von Zellenspalten zugewiesen werden. Das gleiche digitale Tristate-Steuerungssignal kann an alle Zellen der zweiten Zellenzeile bereitgestellt werden, um einen Tristate-Modus der Digital-Analog-Wandler-Zellen der zweiten Zellenzeile zu steuern oder an alle Zellen der zweiten Zellenspalte bereitgestellt werden, um einen Tristate-Modus der Digital-Analog-Wandler-Zellen der zweiten Zellenspalte zu steuern. Somit kann an eine gleiche Anzahl von kapazitiven Elementen die dritte Spannung in jeder Digital-Analog-Wandler-Zelle bereitgestellt werden, die der zweiten Zellenzeile oder der zweiten Zellenspalte zugewiesen ist. Im Allgemeinen kann das gleiche digitale Tristate-Steuerungssignal an alle Digital-Analog-Wandler-Zellen einer Zellenspalte oder einer Zellenzeile bereitgestellt werden. Zum Beispiel kann die Gesamtkapazität der Digital-Analog-Wandler-Schaltung zellenzeilen- oder zellenspaltenweise gesteuert werden.
Wenn eine Sendestufe, ein Sender, ein Sendeempfänger oder eine Vorrichtung zum Bereitstellen eines analogen RF-Sendesignals die Digital-Analog-Wandler-Schaltung umfasst, können zum Beispiel eine oder mehrere Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen zum Erzeugen von analogen RF-Sendesignalen mit einer Frequenz in einem rauschtoleranten Frequenzband deaktiviert werden. Zum Beispiel kann es LTE-Band 42 und 43 mit Frequenzen zwischen 3400 MHz und 3800 MHz erlauben, gewisse Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen in den Tristate-Modus zu schalten.
Weitere andere Beispiele sind jedoch realisierbar. Zum Beispiel können die Mehrzahl von Digital-Analog-Wandler-Zellen in Quadranten oder jeglichen anderen geeigneten Teilarrays zusammengefasst werden und ein gleiches digitales Tristate-Steuerungssignal kann an den Quadranten oder das Teilarray bereitgestellt werden. Somit kann ein Steuern einer Gesamt-Array-Kapazität der Digital-Analog-Wandler-Schaltung möglich gemacht werden, da das gleiche digitale Tristate-Steuerungssignal an eine Mehrzahl von Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen bereitgestellt werden kann.
Bei einigen Beispielen können gewisse Zellen vollständig deaktiviert werden, um den effektiven Kapazität-Abstimmbereich in gewissen Bändern zu verbessern (und auf Auflösung zu verzichten), in denen mehr TX-Rauschen toleriert werden kann (z. B. in TDD-Modi in Bändern 42 und 43 mit Frequenzen zwischen 3400 MHz und 3800 MHz.). Wenn zum Beispiel die z. B. 4 Tristate-Zustände für die Teilzellen, für jede Spalte unterschiedlich, in dem Array individuell gesteuert werden, kann dies erlauben, den verfügbaren Kapazität-Abstimmbereich zu verbessern. Ein vollständiges Deaktivieren von Teilen des Zellfeldes auf Kosten einer Zellfeldauflösung kann zusätzliche Abstimmbarkeit für Fälle bieten, in denen eine Verringerung der Anzahl von Bits erlaubt ist, z. B. TDD bei Frequenzen innerhalb von 3400–3800 MHz.
Linie 610 in 3 stellt ein Beispiel eines Verhältnisses zwischen einer optimalen Induktivität, die durch eine Anpassungsschaltung einem Beispiel einer Digital-Analog-Wandler-Schaltung präsentiert wird, und einer Frequenz des Spannungssignals, das durch das Beispiel einer Digital-Analog-Wandler-Schaltung ausgegeben wird, dar. Als Referenz stellt Linie 620 ein gleichwertiges Verhältnis für eine Digital-Analog-Wandler-Schaltung dar, d. h. eine Digital-Analog-Wandler-Schaltung, die nicht in der Lage ist, eines oder mehrere ihrer kapazitiven Elemente in einen Tristate-Modus zu versetzen.
Linie 610 kann ein Szenario darstellen, wobei das digitale Eingangssignal ein Oszillatorsignal ist und die Anzahl von Digital-Analog-Wandler-Zellen aus der Mehrzahl von Digital-Analog-Wandler-Zellen, die die dritte Spannung an die erste Elektrode während des vordefinierten Zeitintervalls bereitstellen, basierend auf einer Frequenz des Oszillatorsignals ausgewählt wird. Zum Beispiel kann die Gesamtkapazität der Mehrzahl von Digital-Analog-Wandler-Zellen, z. B. die Gesamtkapazität der Digital-Analog-Wandler-Schaltung, an die Frequenz des Oszillatorsignals adaptiert werden. Zum Beispiel kann ein Sender oder eine Sendestufe zum Bereitstellen eines analogen RF-Sendesignals basierend auf einem digitalen Basisband-Sendesignal die Digital-Analog-Wandler-Schaltung umfassen. Dementsprechend kann die Frequenz des Oszillatorsignals z. B. auf eine gewünschte Trägerfrequenz des analogen RF-Sendesignals bezogen sein.
Die Abszisse bezeichnet die Frequenz des Oszillatorsignals. Ein Frequenzbereich von 0 GHz bis 1 GHz, z. B. Niedrigbandfrequenzen, ist als Beispiel dargestellt. Die Ordinate bezeichnet die optimale Impedanz, die durch ein Anpassungsnetz präsentiert wird, das mit dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung gekoppelt ist, um Signalreflexion zu minimieren. Somit kann eine Leistungsübertragung von der Digital-Analog-Wandler-Schaltung zu einem gekoppelten Antennenelement maximiert werden. Die optimale Induktivität kann z. B. gemäß Gleichung (2) bestimmt werden.
Wie durch Linie 610 angezeigt, kann das Anpassungsnetz Induktivitätswerte zwischen ca. 2 nano-Henry (nH) und 3 nH für den in 6 dargestellten Frequenzbereich präsentieren. Ein Maximum-Minimum-Induktivitätsverhältnis ist ca. 1,5. Als Referenz zeigt Linie 620 Induktivitätswerte an, die durch das Anpassungsnetz der herkömmlichen Digital-Analog-Wandler-Schaltung präsentiert werden sollen. Für den gegebenen Frequenzbereich können der herkömmlichen Digital-Analog-Wandler-Schaltung Induktivitätswerte zwischen 2,5 nH und 0,6 nH präsentiert werden. Ein Maximum-Minimum-Induktivitätsverhältnis ist ca. 5. Zum Beispiel ist es möglicherweise notwendig, dass die Anpassungsschaltung dem Beispiel einer Digital-Analog-Wandler-Schaltung verglichen mit einer herkömmlichen Digital-Analog-Wandler-Schaltung einen deutlich engeren Induktivitätswertebereich präsentiert. Somit kann das Beispiel einer Digital-Analog-Wandler-Schaltung es erlauben, verglichen mit herkömmlichen Digital-Analog-Wandler-Schaltungen geringere Anforderungen an das Anpassungsnetz zu stellen. Zum Beispiel kann ein Herabsetzen der Anforderungen es erlauben, einen Einfügungsverlust, d. h. einen Verlust der Signalleistung, der sich aus der Einfügung der Anpassungsschaltung ergibt, und einen Stromverbrauch der Anpassungsschaltung zu reduzieren.
Zum Beispiel kann das skalierbare Array der Digital-Analog-Wandler-Schaltung zu einem konstanteren Wert der optimalen Induktivität führen, die durch das Anpassungsnetz realisiert werden soll. 3 stellt ein Beispiel von Induktivitätswerten für unterschiedliche Niedrigbandfrequenzen dar: Ohne Skalierung der Kapazität kann das Maximum-Minimum-Induktivitätsverhältnis etwa 5 sein (Maximum: 2,5 nH, Minimum: 0,6 nH), während das Tristate-Einheitszellen-Array Werte zwischen 2...3 nH verlangen kann. Dies kann zu einem reduzierten Abstimmbereich in dem Ausgangsanpassungsnetz führen, da das Kondensator-Array selbst als Teil der abstimmbaren Anpassung betrachtet werden kann. Somit können ein geringerer Einfügungsverlust und ein geringerer Stromverbrauch erreicht werden.
4 stellt ein Beispiel eines Schaltkondensator-RF-DAC 400 und eines Induktivitätselements 190 zum Koppeln des Schaltkondensator-RF-DAC 400 mit einem Antennenelement (nicht dargestellt) dar.
Der Schaltkondensator-RF-DAC 400 umfasst eine Mehrzahl von kapazitiven Elementen 130-1, 130-2, ..., 130-n. Eine erste Elektrode aus der Mehrzahl von kapazitiven Elementen 130-1, 130-2, ..., 130-n wird basierend auf einer Phasenkomponente (PM) und einer Amplitudenkomponente (AM) eines digitalen Basisband-Sendesignals gesteuert.
Der Schaltkondensator-RF-DAC 400 kann einen Taktgenerator 150 umfassen. Der Taktgenerator 150 kann nicht überlappende Taktsignale Φ_N und Φ_P bezogen auf ein Phasensignal Φ umfassen, das an den Taktgenerator 150 bereitgestellt wird. Zum Beispiel kann das Phasensignal Φ die Phasenkomponente des digitalen Basisband-Sendesignals sein, das mit einem RF-Trägersignal moduliert wird. Der Taktgenerator 150 kann z. B. einen Lokaloszillator (LO; LO = Local Oscillator) umfassen, der durch das Phasensignal Φ gesteuert wird. Die nicht überlappenden Taktsignale Φ_N und Φ_P werden an eine Auswahllogik 160 bereitgestellt. Die Auswahllogik 160 kann eines der nicht überlappenden Taktsignale Φ_N und Φ_P auswählen und es an einen Schalttreiber 170 bereitstellen.
Der Schaltkondensator-RF-DAC 400 kann ferner einen Binär-Thermometer-Decodierer 140 umfassen. Ein digitales Binärcodewort B_in(A) kann in den Binär-Thermometer-Decodierer 140 eingegeben werden. Das digitale Binärcodewort B_in(A) kann die Amplitudenkomponente des digitalen Basisband-Sendesignals darstellen. Der Binär-Thermometer-Decodierer 140 kann ein logisches Steuerungssignal D_in basierend auf durch das digitale Binärcodewort B_in(A) dargestellten Informationen bereitstellen. Zum Beispiel können die Informationen aus einer Anzahl von höchstwertigen Bits (MSB; MSB = Most Significant Bit) des digitalen Binärcodewortes B_in(A) hergeleitet werden.
Für einige kapazitive Elemente der kapazitiven Elemente 130-1, 130-2, ..., 130-n kann die Auswahllogik 160 die nicht überlappenden Taktsignale Φ_N und Φ_P an den Schalttreiber 170 basierend auf dem Steuerungssignal D_in bereitstellen, das durch den Binär-Thermometer-Decodierer 140 bereitgestellt wird. Für die anderen kapazitiven Elemente der kapazitiven Elemente 130-1, 130-2, ..., 130-n kann die Auswahllogik 160 die nicht überlappenden Taktsignale Φ_N und Φ_P an den Schalttreiber 170 basierend auf einer Anzahl von niederwertigsten Bits (LSB; LSB = Least Significant Bit) des digitalen Binärcodewortes B_in(A) bereitstellen.
Die Auswahllogik 160 kann ferner eine Tristate-Steuerung umfassen. Die Tristate-Steuerung kann das kapazitive Element 130 in einen Tristate-Modus schalten. Somit kann eine Kapazität des kapazitiven Elements 130 aus der Gesamtkapazität der Mehrzahl von kapazitiven Elementen 130-1, 130-2, ..., 130-n effektiv entfernt werden. Eine Gesamtkapazität des Schaltkondensator-RF-DAC 400 kann somit skaliert werden.
Der Schalttreiber 170 treibt einen Schalter 180. Der Schalter 180 schaltet ein kapazitives Element 130. Somit kann die Phasenkomponente des digitalen Basisband-Sendesignals verwendet werden, um ein analoges Ausgangsspannungssignal über das kapazitive Element 130 zu erzeugen. Durch Kombinieren der Ausgaben der Mehrzahl von kapazitiven Elementen 130-1, 130-2, ..., 130-n, kann ein analoges RF-Sendesignal basierend auf dem digitalen Basisband-Sendesignal durch den Schaltkondensator-RF-DAC 400 bereitgestellt werden.
Das analoge RF-Sendesignal kann an das Induktivitätselement 190 bereitgestellt werden. Das Induktivitätselement 190 kann sicherstellen, dass dem Ausgangsanschluss des Schaltkondensator-RF-DAC 400 eine genaue oder optimale Induktivität präsentiert wird. Das Induktivitätselement 190 kann eine Gesamteffizienz eines RF-Senders erhöhen, da eine Leistungsübertragung von dem Schaltkondensator-RF-DAC 400 an ein Antennenelement aufgrund minimierter Signalreflexion maximiert werden kann. Zum Beispiel kann das Induktivitätselement 190 eine Induktivitätsanpassungsschaltung sein, die z. B. ein kapazitives Element 191 und zwei induktive Elemente 192, 193 umfasst. Die Induktivität des Induktivitätselements 190 kann auf eine Gesamtkapazität des Schaltkondensator-RF-DAC 400 eingestellt werden. Insbesondere kann die Induktivität des Induktivitätselements 190 über einen definierten Bereich einstellbar sein.
Der Schaltkondensator-RF-DAC kann ein oder mehrere zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
5 stellt eine detaillierte Ansicht von Abschnitt A des Schaltkondensator-RF-DAC 400 dar, der in 4 dargestellt ist. Die Auswahllogik 160 umfasst zwei ODER-Gates 162-1 und 162-2. Das Taktsignal Φ_N wird in das ODER-Gate 162-1 eingegeben und das Taktsignal Φ_P wird in das ODER-Gate 162-2 eingegeben. Ferner umfasst die Auswahllogik 160 ein NOT-Gate 161. Das NOT-Gate 161 invertiert das Steuerungssignal D_in und stellt es an die ODER-Gates 162-1 und 162-2 bereit. Basierend auf dem invertierten Steuerungssignal D_in werden die nicht überlappenden Taktsignale Φ_N und Φ_P an Treiberelemente 172-1 und 172-2 des Schalttreibers 170 bereitgestellt.
Die Auswahllogik 160 umfasst ferner ein Tristate-Steuerungsmodul 169. Basierend auf dem digitalen Tristate-Steuerungssignal 466, das eine Aktivierung eines Tristate-Modus anzeigt, kann die Tristate-Steuerung das kapazitive Element 130 in den Tristate-Modus schalten. Somit kann eine Kapazität des kapazitiven Elements 130 aus der Gesamtkapazität der Mehrzahl von kapazitiven Elementen 130-1, 130-2, ..., 130-n effektiv entfernt werden. Eine Gesamtkapazität des Schaltkondensator-RF-DAC 400 kann somit skaliert werden. Das Tristate-Steuerungsmodul 169 kann die nicht überlappenden Taktsignale Φ_N und Φ_P an die Treiberelemente 172-1 und 172-2 des Schalttreibers 170 weiterleiten, wenn das digitale Tristate-Steuerungssignal 466 eine Deaktivierung des Tristate-Modus anzeigt. Wenn das digitale Tristate-Steuerungssignal 466 eine Aktivierung des Tristate-Modus anzeigt, kann das Tristate-Steuerungsmodul 169 ein Tristate-Signal an die Treiberelemente 172-1 und 172-2 des Schalttreibers 170 weiterleiten.
Ein Pegelwandler 171 wird bereitgestellt, um einen gleichwertigen Signalpegel an einen Feldeffekttransistor 181 des Schalters 180 bereitzustellen.
Die nicht überlappenden Ausgaben der Treiberelemente 172-1 und 172-2 steuern die Transistoren 181, 184 des Schalters 180. Zum Beispiel kann der Transistor 181 ein p-Typ-Metall-Oxid-Halbleiter-Feldeffekt-Transistor (MOSFET; MOSFET = Metal-Oxide-Semiconductor Field-Effect Transistor) sein und der Transistor 184 kann ein n-Typ-MOSFET sein. Der Transistor 181 ist mit einem Potential 2V_DD und über einen anderen Transistor 182 mit dem kapazitiven Element 130 gekoppelt. Der andere Transistor 182 kann z. B. ein p-Typ-MOSFET sein. Der Transistor 184 ist mit einem weiteren Potential, z. B. Masse, und über einen anderen Transistor 183 mit dem kapazitiven Element 130 gekoppelt. Der andere Transistor 183 kann z. B. ein n-Typ-MOSFET sein. Die Gates der Transistoren 182 und 183 sind jeweils mit einem Potential V_DD gekoppelt, sodass die Transistoren 182 und 183 in einem leitfähigen Zustand sind. Die Transistoren 181 und 184 werden durch die nicht überlappenden Taktsignale Φ_P und Φ_N, die an die Gates der Transistoren 181 bzw. 184 bereitgestellt werden, abwechselnd in einen leitfähigen Zustand geschaltet. Folglich ist die erste Elektrode des kapazitiven Elements 130 entweder mit 2 V_DD oder Masse gekoppelt. Somit erlauben es die Transistoren 181 und 184, die erste Elektrode des kapazitiven Elements 130 basierend auf den nicht überlappenden Taktsignalen Φ_N und Φ_P zu laden oder zu entladen. Dementsprechend kann das kapazitive Element 130 eine entsprechende Ausgangsspannung an seiner zweiten Elektrode bereitstellen, die mit einer Frequenz der nicht überlappenden Taktsignale Φ_N und Φ_P oszilliert, z. B. wird ein Bruchteil des analogen RF-Sendesignals an der zweiten Elektrode des kapazitiven Elements 130 bereitgestellt.
Wenn das Tristate-Signal an die Treiberelemente 172-1 und 172-2 bereitgestellt wird, können die Treiberelemente 172-1 und 172-2 den Transistor 181 und den Transistor 184 jeweils in einen nichtleitfähigen Zustand schalten. Dementsprechend kann die erste Elektrode des kapazitiven Elements 130 schwebend sein, sodass die Kapazität des kapazitiven Elements 130 nicht zu der Gesamtkapazität der Mehrzahl von kapazitiven Elementen 130-1, 130-2, ..., 130-n beiträgt.
Die durch den Schaltkondensator-RF-DAC 400 bereitgestellte Ausgangsspannung kann berechnet werden gemäß
wobei C_tot die Gesamtkapazität der Mehrzahl von kapazitiven Elementen 130-1, 130-2, ..., 130-n ist und C_alt die Kapazität eines kapazitiven Elements 130-i ist, das zwischen 2V_DD und Masse geschaltet wird. Die Gesamtkapazität C_tot kann basierend auf der Anzahl kapazitiver Elemente 130-1, 130-2, ..., 130-n skaliert werden, die in den Tristate-Modus geschaltet werden. Zum Beispiel kann C_tot die Summe der Kapazitäten aller kapazitiven Elemente 130-i sein, die zwischen 2V_DD und Masse geschaltet oder entweder bei 2 V_DD oder Masse gehalten werden. Zum Beispiel tragen kapazitive Elemente, die in den Tristate-Modus geschaltet werden, nicht zu der Gesamtkapazität C_tot bei.
Der Schaltkondensator-RF-DAC 400 kann z. B. in einer komplementären Metall-Oxid-Halbleiter-Technologie (komplementären CMOS-Technologie; CMOS = Complementary Metal-Oxide-Semiconductor) implementiert sein.
Der Schaltkondensator-RF-DAC kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
6 stellt ein Beispiel eines Verhältnisses zwischen einer optimalen Induktivität, die einem herkömmlichen Schaltkondensator-RF-DAC durch das Induktivitätselement präsentiert wird, und einer Frequenz eines analogen Signals, das durch den herkömmlichen Schaltkondensator-RF-DAC an das Induktivitätselement ausgegeben wird, dar. Der herkömmliche Schaltkondensator-RF-DAC ist nicht in der Lage, ein Kapazitäts-Element in einen Tristate-Modus zu schalten. Die optimale Induktivität kann gemäß obiger Gleichung (2) bestimmt werden.
Die Gesamtkapazität C_tot des herkömmlichen Schaltkondensator-RF-DAC ist ein fester Wert. Die Kapazität des herkömmlichen Schaltkondensator-RF-DAC kann zum Beispiel C_tot = 20,48 pF sein. Das Verhältnis zwischen der optimalen Induktivität L_opt, die durch eine Anpassungsschaltung dem herkömmlichen Schaltkondensator-RF-DAC präsentiert wird, und einer Frequenz f des analogen RF-Sendesignals, das durch den herkömmlichen Schaltkondensator-RF-DAC ausgegeben wird, ist in 2 für das obige Beispiel dargestellt.
Die Abszisse bezeichnet die Frequenz f und die Ordinate bezeichnet die optimale Induktivität L_opt. Wie aus 2 ersichtlich ist, variiert die optimale Induktivität L_opt von ~5 nH bis ~100 pH innerhalb eines Frequenzbereichs von 500 MHz bis 3500 MHz, was ein Betriebsbereich für einen Sender einer Mobilkommunikationsvorrichtung sein kann. Ein einstellbares Induktivitätselement sollte dementsprechend um etwa zwei Größenordnungen abstimmbar sein, um die optimale Induktivität an den herkömmlichen Schaltkondensator-RF-DAC bereitzustellen. Dies ist jedoch mit herkömmlichen Halbleiterschaltungen nicht durchführbar. Eine Mehrzahl von Sendestufen, die jeweils einen herkömmlichen Schaltkondensator-RF-DAC umfassen, kann dementsprechend verwendet werden, um unterschiedliche Frequenzbänder abzudecken.
7 stellt ein Beispiel 700 einer Digital-Analog-Wandler-Zelle dar. Zum Beispiel kann die Digital-Analog-Wandler-Zelle 700 in CMOS-Technologie implementiert sein. Das Beispiel ist jedoch nicht darauf beschränkt und verschiedene andere Technologien können zur Implementierung verwendet werden.
Die Digital-Analog-Wandler-Zelle 700 umfasst ein kapazitives Element 411. Das kapazitive Element 411 umfasst eine erste Elektrode 412 und eine zweite Elektrode 413. Die zweite Elektrode 413 kann mit einem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung 700 über einen Ausgangsknoten 760 der Digital-Analog-Wandler-Zelle 700 verbunden sein.
Die Digital-Analog-Wandler-Zelle 700 kann eine Inverterschaltung 770 umfassen. Ein erster Feldeffekttransistor 710 und ein zweiter Feldeffekttransistor 720 der Inverterschaltung 770 können mit einem Ausgangsknoten 750 der Inverterschaltung verbunden sein. Zum Beispiel kann der erste Feldeffekttransistor 710 ein p-Typ-Feldeffekttransistor sein und der zweite Feldeffekttransistor 720 kann ein n-Typ-Feldeffekttransistor sein. Eine Source des ersten Feldeffekttransistors 710 kann mit einem ersten Anschluss 730 verbunden sein. Der erste Anschluss 730 kann an einem ersten Potential, z. B. einem positiven Potential, sein. Ein Drain des ersten Feldeffekttransistors 710 kann mit dem Ausgangsknoten 750 verbunden sein. Eine Source des zweiten Feldeffekttransistors 720 kann mit einem zweiten Anschluss 740 verbunden sein. Der zweite Anschluss 740 kann an einem zweiten Potential, z. B. Masse, sein. Ein Drain des zweiten Feldeffekttransistors 720 kann mit dem Ausgangsknoten 750 verbunden sein. Die erste Elektrode 412 des kapazitiven Elements 411 kann mit dem Ausgangsknoten 750 gekoppelt sein.
Das Gate des ersten Feldeffekttransistors 710 und das Gate des zweiten Feldeffekttransistors 720 können mit einem Zellsteuerungsmodul 414 verbunden sein. Ein digitales Eingangssignal 444 und ein digitales Tristate-Steuerungssignal 466 können an das Zellsteuerungsmodul 414 bereitgestellt werden. Das Zellsteuerungsmodul kann den ersten Feldeffekttransistor 710 und den zweiten Feldeffekttransistor 720 basierend auf dem digitalen Eingangssignal 444 und dem digitalen Tristate-Steuerungssignal 466 schalten.
Die Digital-Analog-Wandler-Zelle kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
8 stellt ein Beispiel 800 einer Digital-Analog-Wandler-Zelle in einem Tristate dar. Zum Beispiel kann die Digital-Analog-Wandler-Zelle 800 in CMOS-Technologie implementiert sein. Das Beispiel ist jedoch nicht darauf beschränkt und verschiedene andere Technologien können zur Implementierung verwendet werden.
Das Zellsteuerungsmodul 414 kann den ersten Feldeffekttransistor 710 und den zweiten Feldeffekttransistor 720 gleichzeitig in einem nichtleitfähigen Zustand halten, um die Digital-Analog-Wandler-Zelle 700 in den Tristate-Modus zu schalten. Das Zellsteuerungsmodul 414 kann den ersten Feldeffekttransistor 710 und den zweiten Feldeffekttransistor 720 basierend auf dem digitalen Tristate-Steuerungssignal 466, das eine Aktivierung des Tristate-Modus anzeigt, in dem nichtleitfähigen Zustand halten. Daher kann das Zellsteuerungsmodul 414 konstant eine Spannung an das Gate des ersten Feldeffekttransistors 710 bereitstellen, die gleich oder nahe an der Spannung ist, die durch den ersten Anschluss 730 an die Source des ersten Feldeffekttransistors 710 bereitgestellt wird. Insbesondere kann das Zellsteuerungsmodul 414 eine Spannung an das Gate des ersten Feldeffekttransistors 710 derart bereitstellen, dass eine Gate-Source-Spannung des ersten Feldeffekttransistors 710 unter der Schwellenspannung des ersten Feldeffekttransistors 710 ist. Die Schwellenspannung eines Feldeffekttransistors kann als die minimale Gate-Source-Spannungsdifferenz definiert sein, die benötigt wird, um eine Leiterbahn zwischen der Source und dem Drain des Feldeffekttransistors einzurichten. Ferner kann das Zellsteuerungsmodul 414 ständig eine Spannung an das Gate des zweiten Feldeffekttransistors 720 bereitstellen, die gleich oder nahe an der Spannung ist, die durch den zweiten Anschluss 740 an die Source des zweiten Feldeffekttransistors 720 bereitgestellt wird. Insbesondere kann das Zellsteuerungsmodul 414 eine Spannung an das Gate des zweiten Feldeffekttransistors 720 derart bereitstellen, dass eine Gate-Source-Spannung des zweiten Feldeffekttransistors 710 unter der Schwellenspannung des zweiten Feldeffekttransistors 710 ist.
Wenn sich sowohl der erste Feldeffekttransistor 710 als auch der zweite Feldeffekttransistor 720 gleichzeitig in dem nichtleitfähigen Zustand befinden, kann Ausgangsknoten 750 schwebend sein, z. B. kann ein Hochimpedanzzustand an dem Ausgangsknoten 750 angenommen werden. Die Digital-Analog-Wandler-Zelle 700 ist in dem Tristate-Modus. Dementsprechend kann eine Kapazität des kapazitiven Elements 411 durch irgendwelche anderen Vorrichtungen, die mit der Digital-Analog-Wandler-Zelle 700 über den Zellausgangsknoten 760 gekoppelt sind, effektiv nicht gesehen werden. Der Tristate-Modus kann verwendet werden, um eine Gesamtkapazität einer Digital-Analog-Wandler-Schaltung zu skalieren, die eine Mehrzahl der Digital-Analog-Wandler-Zellen 800 umfasst.
Die Digital-Analog-Wandler-Zelle kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
9 stellt ein Beispiel 900 einer Digital-Analog-Wandler-Zelle in einem aktiven Zustand da, wobei entweder das erste oder das zweite Potential an die erste Elektrode 412 des kapazitiven Elements 411 bereitgestellt wird. Zum Beispiel kann die Digital-Analog-Wandler-Zelle 900 in CMOS-Technologie implementiert sein. Das Beispiel ist jedoch nicht darauf beschränkt und verschiedene andere Technologien können zur Implementierung verwendet werden.
Das Zellsteuerungsmodul 414 kann eine gemeinsame Spannung an das Gate des ersten Feldeffekttransistors 710 und das Gate des zweiten Feldeffekttransistors 720 bereitstellen basierend auf dem digitalen Eingangssignal 444, das den ersten digitalen Pegel oder den zweiten digitalen Pegel anzeigt, und dem digitalen Tristate-Steuerungssignal 466, das eine Deaktivierung eines Tristate-Modus anzeigt. Wenn das digitale Eingangssignal 444 den ersten digitalen Pegel anzeigt, kann zum Beispiel ein gemeinsames Spannungssignal an das Gate des ersten Feldeffekttransistors 710 und das Gate des zweiten Feldeffekttransistors 720 bereitgestellt werden, um den ersten Feldeffekttransistor 710 in den leitfähigen Zustand und den zweiten Feldeffekttransistor 720 in den nichtleitfähigen Zustand zu schalten. Somit kann der Ausgangsknoten 750 mit dem ersten Anschluss 730 verbunden werden. Das Potential des ersten Anschlusses 730 kann derart gewählt werden, dass die erste Spannung an die erste Elektrode 412 bereitgestellt wird, wenn der erste Feldeffekttransistor 710 in dem leitfähigen Zustand ist. Wenn das digitale Eingangssignal 444 den zweiten digitalen Pegel anzeigt, kann ein gemeinsames Spannungssignal an das Gate des ersten Feldeffekttransistors 710 und das Gate des zweiten Feldeffekttransistors 720 bereitgestellt werden, um den zweiten Feldeffekttransistor 720 in den leitfähigen Zustand und den ersten Feldeffekttransistor 710 in den nichtleitfähigen Zustand zu schalten. Somit kann der Ausgangsknoten 750 mit dem zweiten Anschluss 740 verbunden werden. Das Potential des zweiten Anschlusses 740 kann derart gewählt werden, dass die zweite Spannung an die erste Elektrode 412 bereitgestellt wird, wenn der zweite Feldeffekttransistor 720 in dem leitfähigen Zustand ist. Das Zellsteuerungsmodul kann während des vordefinierten Zeitintervalls basierend auf dem digitalen Eingangssignal 444 abwechselnd oder konstant einen von dem ersten Feldeffekttransistor 710 und dem zweiten Feldeffekttransistor 720 in den leitfähigen Zustand schalten.
Wie in Verbindung mit 8 erörtert, kann der Ausgangsknoten 750 und folglich auch der Zellausgangsknoten 760 der Digital-Analog-Wandler-Zelle 700 schwebend sein, wenn der erste Feldeffekttransistor 710 und der zweite Feldeffekttransistor 720 gleichzeitig in dem nichtleitfähigen Zustand sind. Der Ausgangsknoten 750 und der Zellausgangsknoten 760 sind jedoch auf einem undefinierten Potential oder Spannung. Wenn die Digital-Analog-Wandler-Zelle 700 mit einer oder mehreren anderen Digital-Analog-Wandler-Zellen 700 verbunden ist, kann eine Ausgangsspannung dieser Digital-Analog-Wandler-Zellen 700 über das kapazitive Element 411 an den Drain des ersten Feldeffekttransistors 710 und den Drain des zweiten Feldeffekttransistors 720 angelegt werden. Wenn die Spannung, die an den Drain des ersten Feldeffekttransistors 710 und den Drain des zweiten Feldeffekttransistors 720 angelegt wird, zu hoch ist, kann sich der Drain-Übergang des ersten Feldeffekttransistors 710 und /oder der Drain-Übergang des zweiten Feldeffekttransistors 720 öffnen. Dementsprechend sollte der Ausgangsknoten 750 auf einem definierten geringeren Potential in dem Tristate-Modus gehalten werden, um die oben beschriebene Öffnung der Drain-Übergänge des ersten Feldeffekttransistors 710 und des zweiten Feldeffekttransistors 720 zu verhindern.
Die Digital-Analog-Wandler-Zelle kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
10 stellt ein Beispiel 1000 einer Digital-Analog-Wandler-Zelle dar, das es erlauben kann, eine Öffnung der Drain-Übergänge des ersten Feldeffekttransistors 710 und des zweite Feldeffekttransistors 720 zu verhindern. Zum Beispiel kann die Digital-Analog-Wandler-Zelle 1000 in CMOS-Technologie implementiert sein. Das Beispiel ist jedoch nicht darauf beschränkt und verschiedene andere Technologien können zur Implementierung verwendet werden.
Die Digital-Analog-Wandler-Zelle 1000 kann zumindest ein Vorspannungsmodul 1010 umfassen, um den Ausgangsknoten 750 der Inverterschaltung 770 auf die dritte Spannung vorzuspannen, wenn die zumindest zwei Feldeffekttransistoren 710, 720 gleichzeitig in dem nichtleitfähigen Zustand sind. Anders ausgedrückt, das Vorspannungsmodul 1010 kann eine Spannung des Ausgangsknotens 750 auf eine gewünschte Vorspannungsspannung bringen, wenn die Digital-Analog-Wandler-Zelle 1000 in dem Tristate-Modus ist. Der Ausgangsknoten 750 der Inverterschaltung 770 kann als ein Zwischenknoten der Digital-Analog-Wandler-Zelle 1000 angesehen werden. Das Vorspannungsmodul 1010 kann einen Widerstandswert aufweisen, der geringer ist als der Widerstandswert von jedem der zwei Feldeffekttransistoren 710, 720 in dem nichtleitfähigen Zustand und höher ist als der Widerstandswert von jedem der zwei Feldeffekttransistoren 710, 720 in dem leitfähigen Zustand.
Die dritte Spannung kann derart ausgewählt werden, dass der Drain-Übergang des ersten Feldeffekttransistors 710 und der Drain-Übergang des zweiten Feldeffekttransistors 720 sich nicht öffnen. Zum Beispiel kann die dritte Spannung die Hälfte der ersten Spannung sein oder kann zwischen der ersten Spannung und der zweiten Spannung zentriert sein.
Der Widerstandswert des Vorspannungselements 1010 kann hoch genug gewählt werden, dass das Vorspannungselement 1010 Hochfrequenzeigenschaften der Digital-Analog-Wandler-Zelle 1000 nicht beeinflusst. Bei einigen Beispielen können eine Zeitkonstante des Widerstandswertes der Digital-Analog-Wandler-Zelle 1000 und die Kapazität der Digital-Analog-Wandler-Zelle 1000, z. B. die Kapazität des kapazitiven Elements 411, zehn Mal höher sein als eine Betriebsfrequenz, z. B. eine Frequenz zum abwechselndes Bereitstellen der ersten Spannung und der zweiten Spannung an die erste Elektrode des kapazitiven Elements 411. Zum Beispiel kann die Betriebsfrequenz f = 2 GHz sein und die Kapazität der Digital-Analog-Wandler-Zelle 1000 kann C = 30 fF sein und der Widerstandswert des Vorspannungselements 1010 kann bestimmt werden gemäß
Zum Beispiel R~26 kΩ (kilo-Ohm) für das obige Beispiel. Ferner kann der Widerstandswert des Vorspannungselements 1010 niedrig genug gewählt werden, sodass ein Einfluss von Leckströmen des ersten Feldeffekttransistors 710 und des zweiten Feldeffekttransistors 720 auf die Spannung an dem Ausgangsknoten 750 minimiert wird. Zum Beispiel kann ein Zehntel des effektiven Leckwiderstandswertes des ersten Feldeffekttransistors 710 und des zweiten Feldeffekttransistors 720 als obere Grenze für den Widerstandswert des Vorspannungselements 1010 gewählt werden. Wenn der effektive Leckwiderstandswert des ersten Feldeffekttransistors 710 und des zweiten Feldeffekttransistors 720 1 MΩ ist, kann zum Beispiel der Widerstandswert des Vorspannungselements 1010 kleiner als 100 kΩ sein.
Anders ausgedrückt, wenn beide Transistoren ausgeschaltet sind, wie in 8 gezeigt, kann der Ausgangsknoten schwebend (eine gewollte Eigenschaft), aber undefiniert (nicht gewollt) sein. Der Kondensator in jeder Zelle, die in diesem Tristate-Modus arbeitet, kann Teile der CAPDAC-Ausgangsspannung durchleiten. Dies kann dazu führen, dass sich die Drain-Übergänge der Transistoren öffnen. Um dies zu verhindern, können die Drain-Knoten auf z. B. die Hälfte der ersten Spannung vorgespannt sein.
Weitere Einzelheiten und Aspekte der Digital-Analog-Wandler-Zelle 1000 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vor- oder nachstehend (z. B. 1–9 und 10–19) beschriebenen Beispielen erwähnt. Die Digital-Analog-Wandler-Zelle 1000 kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
Einige Beispiele beziehen sich auf ein Mittel zur Digital-Analog-Wandlung. Das Mittel zur Digital-Analog-Wandlung umfasst eine Mehrzahl von zellularen Mitteln zur Digital-Analog-Wandlung. Ein zellulares Mittel zur Digital-Analog-Wandlung aus der Mehrzahl von zellularen Mitteln zur Digital-Analog-Wandlung umfasst ein Mittel zum Steuern, das mit einem Mittel zum Schaltersteuern eines ersten Mittels zum Schalten und einem Mittel zum Schaltersteuern eines zweiten Mittels zum Schalten verbunden ist. Das erste Mittel zum Schalten und das zweite Mittel zum Schalten sind mit einem Mittel zum Bereitstellen eines Zwischenknotens des Mittels zum Steuern verbunden. Das Mittel zum Steuern ist ausgebildet, um das erste Mittel zum Schalten und das zweite Mittel zum Schalten gleichzeitig in einem nichtleitfähigen Zustand zu halten, um das zellulare Mittel zur Digital-Analog-Wandlung in einen Tristate-Modus zu schalten. Das Mittel zur Digital-Analog-Wandlung umfasst ferner ein Mittel zum Vorspannen, das mit dem Mittel zum Bereitstellen eines Zwischenknotens gekoppelt ist. Das Mittel zum Vorspannen ist ausgebildet, um eine Spannung des Mittels zum Bereitstellen eines Zwischenknotens auf eine gewünschte Vorspannungsspannung zu bringen, wenn das zellulare Mittel zur Digital-Analog-Wandlung in dem Tristate-Modus ist.
Das zellulare Mittel zur Digital-Analog-Wandlung kann durch eine vor- oder nachstehend (z. B. 10) beschriebene Digital-Analog-Wandler-Zelle implementiert sein. Das Mittel zum Steuern der Zelle kann durch ein vor- oder nachstehend (z. B. 10) beschriebenes Zellsteuerungsmodul implementiert sein. Das erste zweite Mittel zum Schalten und das zweite Mittel zum Schalten können jeweils durch einen vor- oder nachstehend (z. B. 10) beschriebenen Feldeffekttransistor implementiert sein. Das Mittel zum Schaltersteuern kann durch ein Gate des vor- oder nachstehend (z. B. 10) beschriebenen Feldeffekttransistors implementiert sein. Das Mittel zum Bereitstellen eines Zwischenknotens kann durch einen vor- oder nachstehend (z. B. 10) beschriebenen Ausgangsknoten oder einen Zwischenknoten implementiert sein. Das Mittel zum Vorspannen kann durch ein vor- oder nachstehend (z. B. 10) beschriebenes Vorspannungselement implementiert sein.
Einige Beispiele beziehen sich auf eine Digital-Analog-Wandler-Schaltung, die eine Mehrzahl von Digital-Analog-Wandler-Zellen umfasst. Eine Digital-Analog-Wandler-Zelle 1000 aus der Mehrzahl von Digital-Analog-Wandler-Zellen umfasst ein Zellsteuerungsmodul 414, das mit dem Gate des ersten Feldeffekttransistors 710 und dem Gate des zweiten Feldeffekttransistors 720 verbunden ist. Der erste Feldeffekttransistor 710 und der zweite Feldeffekttransistor 720 sind mit einem Zwischenknoten 750 der Digital-Analog-Wandler-Zelle 1000 verbunden. Das Zellsteuerungsmodul 414 kann den ersten Feldeffekttransistor 710 und den zweiten Feldeffekttransistor 720 gleichzeitig in einem nichtleitfähigen Zustand halten, um die Digital-Analog-Wandler-Zelle 1000 in einen Tristate-Modus zu schalten. Die Digital-Analog-Wandler-Zelle 1000 kann ferner ein Vorspannungsmodul 1010 umfassen, das mit dem Zwischenknoten 750 der Digital-Analog-Wandler-Zelle 1000 gekoppelt ist. Das Vorspannungsmodul 1010 kann eine Spannung des Zwischenknotens auf eine gewünschte Vorspannungsspannung bringen, wenn die Digital-Analog-Wandler-Zelle 1000 in dem Tristate-Modus ist.
Die Digital-Analog-Wandler-Zelle kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
11 stellt ein Beispiel 1100 für eine Digital-Analog-Wandler-Zelle dar. Zum Beispiel kann die Digital-Analog-Wandler-Zelle 1100 in CMOS-Technologie implementiert sein. Das Beispiel ist jedoch nicht darauf beschränkt und verschiedene andere Technologien können zur Implementierung verwendet werden.
Zum Beispiel kann zumindest ein Widerstand 1110 zwischen eine Vorspannungsspannungsquelle 1120 und den Ausgangsknoten 750 der Inverterschaltung 770 geschaltet sein. Der Widerstandswert des Widerstands 1110 und die Spannung der Vorspannungsspannungsquelle 1120 können derart ausgewählt werden, dass die dritte Spannung an den Ausgangsknoten 750 bereitgestellt wird, wenn die zumindest zwei Feldeffekttransistoren 710, 720 gleichzeitig in dem nichtleitfähigen Zustand sind. Zum Beispiel kann ein Verwenden von zumindest einem Widerstand, um die notwendige Vorspannungsspannung anzulegen, eine einfache Implementierung sein.
Die Digital-Analog-Wandler-Zelle kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
12 stellt ein Beispiel 1200 einer Digital-Analog-Wandler-Zelle dar. Zum Beispiel kann die Digital-Analog-Wandler-Zelle 1200 in CMOS-Technologie implementiert sein. Das Beispiel ist jedoch nicht darauf beschränkt und verschiedene andere Technologien können zur Implementierung verwendet werden.
Zum Beispiel kann ein Sendungs-Gate 1210 verwendet werden, um den Ausgangsknoten 750 der Inverterschaltung vorzuspannen. Das Sendungs-Gate 1210 kann zumindest zwei Feldeffekttransistoren 1211, 1212 umfassen. Zum Beispiel kann der Feldeffekttransistor 1211 ein n-Typ-Feldeffekttransistor sein und der Feldeffekttransistor 1212 kann ein p-Typ-Feldeffekttransistor sein. Ein Drain des Feldeffekttransistors 1211 kann mit einem Drain des Feldeffekttransistors 1212 und der Vorspannungsspannungsquelle 1120 verbunden sein. Eine Source des Feldeffekttransistors 1211 kann mit einer Source des Feldeffekttransistors 1212 und dem Ausgangsknoten 750 verbunden sein. Zum Beispiel kann das digitale Tristate-Steuerungssignal 466 an ein Gate des Feldeffekttransistors 1211 bereitgestellt werden. Ein auf das digitale Tristate-Steuerungssignal 466 bezogenes Signal 466’ kann an ein Gate des Feldeffekttransistors 1212 bereitgestellt werden. Zum Beispiel kann das Signal 466’ das invertierte digitale Tristate-Steuerungssignal 466 sein. Die Signale 466 und 466’ können die Feldeffekttransistoren 1211, 1212 in einen leitfähigen Zustand schalten, wenn das digitale Tristate-Steuerungssignal 466 die Aktivierung des Tristate-Modus anzeigt.
Der Widerstandswert des Sendungs-Gates 1210 und die Spannung der Vorspannungsspannungsquelle 1120 können derart ausgewählt werden, dass die dritte Spannung an den Ausgangsknoten 750 bereitgestellt wird, wenn die zumindest zwei Feldeffekttransistoren 710, 720 gleichzeitig in dem nichtleitfähigen Zustand sind. Die Feldeffekttransistoren 1211, 1212 können ausgewählt werden, um einen genauen Widerstandswert des Sendungs-Gates 1210 sicherzustellen.
Die Digital-Analog-Wandler-Zelle kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
13 stellt ein Beispiel 1300 einer Digital-Analog-Wandler-Zelle dar. Zum Beispiel kann die Digital-Analog-Wandler-Zelle 1300 in CMOS-Technologie implementiert sein. Das Beispiel ist jedoch nicht darauf beschränkt und verschiedene andere Technologien können zur Implementierung verwendet werden.
Zum Beispiel kann zumindest ein Feldeffekttransistor 1310 zwischen die Vorspannungsspannungsquelle 1120 und den Ausgangsknoten der Inverterschaltung 750 geschaltet sein. Der zumindest eine Feldeffekttransistor 1310 kann die dritte Spannung bereitstellen, wenn die zumindest zwei Feldeffekttransistoren 710, 720 gleichzeitig in dem nichtleitfähigen Zustand sind. 13 stellt eine Situation dar, wobei eine Mehrzahl von in Reihe geschalteten Feldeffekttransistoren 1310-1, 1310-2, 1310-3 zwischen der Vorspannungsspannungsquelle 1120 und dem Ausgangsknoten 750 der Inverterschaltung 770 bereitgestellt ist. Zum Beispiel kann der zumindest eine Feldeffekttransistor 1310 ein n-Typ-Feldeffekttransistor oder ein p-Typ-Feldeffekttransistor sein. Zum Beispiel kann das digitale Tristate-Steuerungssignal 466 an die Gates der Feldeffekttransistoren 1310-1, 1310-2, 1310-3 bereitgestellt werden. Das digitale Tristate-Steuerungssignal 466 kann die Feldeffekttransistoren 1310-1, 1310-2, 1310-3 in einen leitfähigen Zustand schalten, wenn das digitale Tristate-Steuerungssignal 466 die Aktivierung des Tristate-Modus anzeigt.
Der Widerstandswert des zumindest einen Feldeffekttransistors 1310 und die Spannung der Vorspannungsspannungsquelle 1120 können derart ausgewählt werden, dass die dritte Spannung an den Ausgangsknoten 750 bereitgestellt wird, wenn die zumindest zwei Feldeffekttransistoren 710, 720 gleichzeitig in dem nichtleitfähigen Zustand sind. Eine Anzahl n von in Reihe geschalteten Feldeffekttransistoren 1310 kann ausgewählt werden, um einen genauen Gesamtwiderstandswert der Mehrzahl von Feldeffekttransistoren sicherzustellen.
Das Beispiel 1200 und das Beispiel 1300 können es erlauben, eine erforderliche Fläche für ein Mittel zum Vorspannen des Ausgangsknotens 750 auf einer Halbleiterschaltung verglichen mit dem Beispiel 1100 zu reduzieren. Anders ausgedrückt, Sendungs-Gates (12) oder Sendetransistoren (13) sind möglicherweise flächeneffizientere Lösungen. Andere Implementierungen für das Vorspannungselement 1010 können jedoch auch möglich sein.
Die Digital-Analog-Wandler-Zelle kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
14 stellt ein anderes Beispiel einer Digital-Analog-Wandler-Schaltung 1400 dar. Die Digital-Analog-Wandler-Schaltung 1400 umfasst eine Mehrzahl von Digital-Analog-Wandler-Zellen. Die Mehrzahl von Digital-Analog-Wandler-Zellen kann in einem Array angeordnet sein, das mehrere Spalten und Zeilen aufweist. Zumindest eine Digital-Analog-Wandler-Zelle 1410 kann zumindest zwei kapazitive Elemente 1411-1 und 1411-2 umfassen. Die zwei kapazitiven Elemente 1411-1, 1411-2 können ein differentielles kapazitives Element 1419 bilden. Das Zellsteuerungsmodul der Digital-Analog-Wandler-Zelle 1410 kann die erste Spannung an die erste Elektrode eines der zwei kapazitiven Elemente 1411-1, 1411-2 des differentiellen kapazitiven Elements 1419 bereitstellen, während es die zweite Spannung an das andere der zwei kapazitiven Elemente 1411-1, 1411-2 der differentiellen Kapazität 1419 bereitstellt. Bei einigen Beispielen kann das Zellsteuerungsmodul Zellsteuerungs-Teilmodule 1414-1, 1414-2 umfassen, um die erste Spannung an die erste Elektrode eines der zwei kapazitiven Elemente 1411-1, 1411-2 des differentiellen kapazitiven Elements 1419 bereitzustellen, während es die zweite Spannung an das andere der zwei kapazitiven Elemente 1411-1, 1411-2 des differentiellen kapazitiven Elements 1419 während des vordefinierten Zeitintervalls bereitstellt. Eine Differenzspannung (z. B. RFO-RFOX) zwischen den zweiten Elektroden der zwei kapazitiven Elemente 1411-1, 1411-2 des differentiellen kapazitiven Elements 1419 kann als Ausgabe des differentiellen kapazitiven Elements 1419 bereitgestellt werden. Das Zellsteuerungsmodul der Digital-Analog-Wandler-Zelle 1410 kann ferner ständig die dritte Spannung an die erste Elektrode der zwei kapazitiven Elemente 1411-1, 1411-2 des differentiellen kapazitiven Elements 1419 während des vordefinierten Zeitintervalls bereitstellen, um das differentielle kapazitive Element 1419 in einen Tristate-Modus zu schalten.
Ein Spaltendecodierer 1450 kann eine Spaltenoperation der Mehrzahl von Digital-Analog-Wandler-Zellen 1410 steuern. Ein Zeilendecodierer 1460 kann eine Zeilenoperation der Mehrzahl von Digital-Analog-Wandler-Zellen 1410 steuern. Ein Register 1470 kann eingehende digitale Daten 1498 an den Spaltendecodierer 1450 und / oder den Zeilendecodierer 1460 bereitstellen. Zum Beispiel können die eingehenden Daten 1498 ein digitales Basisband-Sendesignal sein.
Das digitale Tristate-Steuerungssignal 466 kann an die Digital-Analog-Wandler-Zelle 1410 durch den Spaltendecodierer 1450 und / oder den Zeilendecodierer 1460 bereitgestellt werden. Zum Beispiel kann der Spaltendecodierer 1450 und / oder der Zeilendecodierer 1460 das digitale Tristate-Steuerungssignal 466 basierend auf in den eingehenden digitalen Daten 1498 gegebenen Informationen bereitstellen. Der Spaltendecodierer 1450 und / oder der Zeilendecodierer 1460 kann z. B. ein separates digitales Tristate-Steuerungssignal 466 für jede Digital-Analog-Wandler-Zelle 1410 bereitstellen. Bei einigen Beispielen kann der Spaltendecodierer 1450 und / oder der Zeilendecodierer 1460 eine gemeinsame digitale Tristate-Steuerung für eine Mehrzahl von Digital-Analog-Wandler-Zellen 1410 bereitstellen. Zum Beispiel kann der Spaltendecodierer 1450 und / oder der Zeilendecodierer 1460 eine gemeinsame digitale Tristate-Steuerung für alle Digital-Analog-Wandler-Zellen 1410 bereitstellen, die einer gleichen Spalte oder einer gleichen Zeile zugewiesen sind. Die Digital-Analog-Wandler-Schaltung 1400 kann jedoch auch ein separates Modul umfassen, um das digitale Tristate-Steuerungssignal 466 basierend auf den eingehenden digitalen Daten 1498 bereitzustellen.
Die eingehenden digitalen Daten 1498 können ferner Daten bezogen auf das digitale Amplitudensteuerungssignal umfassen. Der Spaltendecodierer 1450 und / oder der Zeilendecodierer 1460 kann eine Anzahl von Digital-Analog-Wandler-Zellen 1410 bestimmen, die abwechselnd die erste Spannung und die zweite Spannung an die erste Elektrode während des vordefinierten Zeitintervalls basierend auf dem digitalen Amplitudensteuerungssignal bereitstellen. Der Spaltendecodierer 1450 und / oder der Zeilendecodierer 1460 können eine oder mehrere Zellsteuerungssignale 1440 an das Zellsteuerungsmodul einer Digital-Analog-Wandler-Zelle 1410 bereitstellen. Das Zellsteuerungssignal 1440 kann z. B. Signalkomponenten bezogen auf die individuelle Zelle und /oder Signalkomponenten bezogen auf mehrere oder alle Zellen einer Zellenspalte (col, col_n, col_on, col_on_n) oder einer Zellenzeile (lin, lin_n, lin_on, lin_on_n) umfassen. Somit kann eine Amplitude des Spannungssignals, das durch die Digital-Analog-Wandler-Schaltung 1400 ausgegeben wird, gesteuert werden.
Für das in 14 dargestellte, differenzielle kapazitive Element 1419 können an das Zellsteuerungs-Teilmodul 1414-1 für das erste kapazitive Element 1411-1 ein invertiertes Zellsteuerungssignal 1440’, das digitale Eingangssignal 444, das digitale Tristate-Steuerungssignal 466 und ein invertiertes digitales Tristate-Steuerungssignal 466’ bereitgestellt werden. An das Zellsteuerungs-Teilmodul 1414-2 für das zweite kapazitive Element 1411-2 können das Zellsteuerungssignal 1440, ein invertiertes digitales Eingangssignal 444’, das digitale Tristate-Steuerungssignal 466 und ein invertiertes digitales Tristate-Steuerungssignal 466’ bereitgestellt werden.
Das Zellsteuerungs-Teilmodul 1414-1 für das erste kapazitive Element 1411-1 und das Zellsteuerungs-Teilmodul 1414-2 für das zweite kapazitive Element 1411-2 können jeweils eine Mehrzahl von Logik-Gates umfassen, um den jeweiligen ersten Feldeffekttransistor 710-1, 710-2 und den jeweiligen Feldeffekttransistor 720-1, 720-2 zu steuern. Verschiedene Implementierungen für das Zellsteuerungs-Teilmodul 1414-1 für das erste kapazitive Element 1411-1 und das Zellsteuerungs-Teilmodul 1414-2 für das zweite kapazitive Element 1411-2 können möglich sein.
Die Signale tristate/tristate_n können entweder den ersten Feldeffekttransistor 710 und den zweiten Feldeffekttransistor 720 abschalten (tristate = 1) oder Signale XXX & YYY passieren lassen (tristate = 0). Die Logiksignale lin/col/col_on können, z. B. thermometer-codierte, Informationen verarbeiten, die von dem Spaltendecodierer 1450 und /oder dem Zeilendecodierer 1460 kommen. Die Signale XXX & YYY können z. B. die jeweilige Digital-Analog-Wandler-Zelle aktivieren/deaktivieren, z. B. durch dig = (lin AND col) OR col_on. Ein Implementieren der Decodiererlogik auf andere Weise als in 14 angezeigt unter Verwendung auch von negierten Logiksignalen lin_n/col_n/col_on_n kann ein parasitäres Koppeln von Logiksignalen mit dem z. B. RF-Ausgang des differentiellen kapazitiven Elements 1419 verbessern.
Bei einigen Beispielen kann die Digital-Analog-Wandler-Zelle 1410 mehr als ein differentielles kapazitives Element umfassen. Zum Beispiel können enable/enable_n-Signale [enable = aktivieren] verwendet werden, um die unterschiedlichen differentiellen kapazitiven Elemente innerhalb einer Digital-Analog-Wandler-Zelle 1410 individuell zu aktivieren/deaktivieren. Bei einigen Beispielen können diese Signale gemeinsam für das gesamte Array oder differenziert für individuelle Spalten oder Zeilen bereitgestellt werden, um eine feinere Auflösung zu erreichen.
Die Digital-Analog-Wandler-Schaltung 1400 kann über eine Anpassungsschaltung 1480 mit einem Antennenelement 1490 verbunden sein. Die Anpassungsschaltung 1480 kann eine einstellbare Induktivität an die Digital-Analog-Wandler-Schaltung 1400 bereitstellen, um die Digital-Analog-Wandler-Schaltung 1400 zu aktivieren, um mit dem Antennenelement 1490 mitzuschwingen.
Die Digital-Analog-Wandler-Schaltung kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
15 stellt ein Beispiel einer Vorrichtung 1600 zum Bereitstellen eines Radiofrequenz-Sendesignals da, die zumindest ein Beispiel einer hierin beschriebenen Digital-Analog-Wandler-Schaltung 100 umfasst. Die Vorrichtung 1600 kann eine Mehrzahl von Digital-Analog-Wandler-Schaltungen gemäß hierin beschriebenen Beispielen umfassen. Die Mehrzahl von Digital-Analog-Wandler-Schaltungen kann jeweils in einem Sendepfad 1630-1, 1630-2, ..., enthalten sein. Die Sendepfade 1630-1, 1630-2, ..., können aus ähnlichen Elementen oder Elementen mit einer gleichen Funktionalität bestehen.
Eine Digital-Analog-Wandler-Schaltung 100-1 erzeugt ein analoges Radiofrequenz-Sendesignal basierend auf einem digitalen Basisband-Sendesignal 1698, das in die Digital-Analog-Wandler-Schaltung 100-1 eingegeben wird. Eine Anpassungsschaltung 1610-1 ist mit der Digital-Analog-Wandler-Schaltung 100-1 gekoppelt. Die Anpassungsschaltung 1610-1 kann ein oder mehrere kapazitive Elemente und ein oder mehrere induktive Elemente umfassen. Eine Induktivität der Anpassungsschaltung 1610, die der Digital-Analog-Wandler-Schaltung 100-1 präsentiert wird, ist einstellbar. Die Anpassungsschaltung 1610-1 kann der Digital-Analog-Wandler-Schaltung 100-1 eine optimale Induktivität präsentieren, sodass die Digital-Analog-Wandler-Schaltung 100-1 mit einem Antennenelement (nicht gezeigt), das mit dem Sendepfad 1630-1 gekoppelt ist, mitschwingen kann. Somit kann eine Leistungsübertragung von der Digital-Analog-Wandler-Schaltung 100-1 an das Antennenelement maximiert werden.
Optional kann der Sendepfad 1630-1 einen Leistungsverstärker 1620-1 umfassen, der zwischen dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung 100-1 und der Anpassungsschaltung 1610-1 gekoppelt ist. Der Leistungsverstärker 1620-1 kann das Radiofrequenz-Sendesignal verstärken und das verstärkte Radiofrequenz-Sendesignal an das Antennenelement bereitstellen.
Die Digital-Analog-Wandler-Schaltung 100-1 erlaubt es, ihre Gesamtkapazität zu skalieren. Dementsprechend kann ein notwendiger einstellbarer Induktivitätsbereich der Anpassungsschaltung 1610-1 vergleichsweise klein sein, um die Digital-Analog-Wandler-Schaltung 100-1 zu aktivieren, um mit dem Antennenelement mitzuschwingen, das mit dem Sendepfad 1630-1 gekoppelt ist. Somit kann eine Frequenz des analogen Radiofrequenz-Sendesignals innerhalb eines breiten Frequenzbereichs liegen. Zum Beispiel kann der Frequenzbereich von 400 MHz bis 3800 MHz sein. Verglichen mit herkömmlichen Sendern, die mehrere Sendepfade für die unterschiedlichen Sendebänder verwenden, kann die Anzahl von Sendepfaden für eine Vorrichtung 1600 verringert werden. Dementsprechend kann eine erforderliche Fläche auf einer Halbleiterschaltung, die die Vorrichtung 1600 umfasst, verglichen mit einer Halbleiterschaltung, die einen herkömmlichen Sender umfasst, reduziert werden. Ferner kann die gesparte Fläche auf der Halbleiterschaltung verwendet werden, um die Anpassungsschaltung 1610-1 zu optimieren, um den Einfügungsverlust zu minimieren. Daher kann ein Stromverbrauch der Vorrichtung 1600 verglichen mit einem herkömmlichen Sender reduziert werden.
Bei einigen Beispielen kann die Vorrichtung 1600 eine zweite Digital-Analog-Wandler-Schaltung 100-2 umfassen. Die erste Digital-Analog-Wandler-Schaltung 100-1 kann ein analoges Radiofrequenz-Sendesignal mit einer Trägerfrequenz innerhalb eines ersten Frequenzbereichs erzeugen. Die zweite Digital-Analog-Wandler-Schaltung 100-2 kann ein analoges Radiofrequenz-Sendesignal mit einer Trägerfrequenz innerhalb eines zweiten Frequenzbereichs erzeugen. Zum Beispiel kann der erste Frequenzbereich von 400 MHz bis 1200 MHz sein und der zweite Frequenzbereich kann von 1200 MHz bis 3800 MHz sein. Bei einigen Beispielen kann der erste Frequenzbereich von 400 MHz bis 2000 MHz sein und der zweite Frequenzbereich kann von 2000 MHz bis 3800 MHz sein. Bei einigen Beispielen kann der erste Frequenzbereich von 400 MHz bis 2300 MHz sein und der zweite Frequenzbereich kann von 2300 MHz bis 3800 MHz sein. Bei einigen Beispielen kann der erste Frequenzbereich von 400 MHz bis 2700 MHz sein und der zweite Frequenzbereich kann von 2700 MHz bis 3800 MHz sein. Bei einigen Beispielen kann der erste Frequenzbereich von 400 MHz bis 3400 MHz und der zweite Frequenzbereich kann von 3400 MHz bis 3800 MHz sein.
Die Vorrichtung kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
16 stellt ein Beispiel eines Verhältnisses zwischen einer optimalen Induktivität, die einem ersten Beispiel einer Digital-Analog-Wandler-Schaltung und einem zweiten Beispiel einer Digital-Analog-Wandler-Schaltung eines Beispiels einer Vorrichtung zum Bereitstellen eine Radiofrequenz-Sendesignals präsentiert wird, und einer Trägerfrequenz des analogen Radiofrequenz-Sendesignals, das durch die Digital-Analog-Wandler-Schaltungen ausgegeben wird, dar. Zum Beispiel kann die erste Digital-Analog-Wandler-Schaltung –1 ein analoges Radiofrequenz-Sendesignal mit einer Trägerfrequenz innerhalb von 500 MHz bis 1200 MHz erzeugen und die zweite Digital-Analog-Wandler-Schaltung –2 kann ein analoges Radiofrequenz-Sendesignal mit einer Trägerfrequenz innerhalb von 1500 MHz bis 3800 MHz erzeugen.
Die Abszisse bezeichnet die Trägerfrequenz des analogen Radiofrequenz-Sendesignals, das durch die Digital-Analog-Wandler-Schaltungen ausgegeben wird. Ein Frequenzbereich von 500 MHz bis 3800 GHz, z. B. das vollständige LTE-Frequenzspektrum, ist als Beispiel dargestellt. Die Ordinate bezeichnet die optimale Impedanz, die der jeweiligen Digital-Analog-Wandler-Schaltung durch eine erste Anpassungsschaltung und eine zweite Anpassungsschaltung präsentiert wird, um eine Signalreflexion zu minimieren.
Wie durch Linie 1510 angezeigt, kann die erste Anpassungsschaltung z. B. Induktivitätswerte zwischen ca. 1,7 nH und 2,5 nH der ersten Digital-Analog-Wandler-Schaltung für den Frequenzbereich von 500 MHz bis 1200 MHz präsentieren. Ein Maximum-Minimum-Induktivitätsverhältnis ist ca. 1,5. Linie 1510 zeigt ferner an, dass die zweite Anpassungsschaltung der zweiten Digital-Analog-Wandler-Schaltung für den Frequenzbereich von 1500 MHz bis 3800 MHz z. B. Induktivitätswerte zwischen ca. 0,6 nH und 0,9 nH präsentieren kann. Ein Maximum-Minimum-Induktivitätsverhältnis ist ca. 1,5. Somit können es die erste Digital-Analog-Wandler-Schaltung und die zweite Digital-Analog-Wandler-Schaltung erlauben, geringere Anforderungen an die erste Anpassungsschaltung und die zweite Anpassungsschaltung zu stellen verglichen mit herkömmlichen Digital-Analog-Wandler-Schaltungen, die z. B. ein Maximum-Minimum-Induktivitätsverhältnis von ca. 50–100 verlangen (siehe 6).
Die erste Digital-Analog-Wandler-Schaltung und die zweite Digital-Analog-Wandler-Schaltung können es erlauben, eine analoge Radiofrequenz-Sendung in allen für Mobilkommunikation verwendeten, kommerziellen Frequenzbändern zu erzeugen. Verglichen mit einem herkömmlichen Sender, der mehrere Sendepfade für unterschiedliche Sendebänder verwendet, kann eine Anzahl von Sendepfaden reduziert werden. Zum Beispiel können nur zwei Sendestufen 1630-1, 1630-2 verwendet werden anstelle von z. B. fünf oder mehr Sendestufen bei herkömmlichen Sendern. Somit kann eine erforderliche Fläche auf einer Halbleiterschaltung, die die Vorrichtung 1600 umfasst, verglichen mit einem herkömmlichen Sender verringert werden. Ein Teil der gesparten Fläche kann verwendet werden, um Einfügungsverluste zu minimieren, um den Stromverbrauch der Halbleiterschaltung zu reduzieren.
Anders ausgedrückt, ein CAPDAC mit Schaltkondensator-Array(s), die aus Einheitszellen mit den drei Betriebszuständen AN / AUS / Tristate bestehen, können zusammen mit einem abstimmbaren Anpassungsnetz einen effizienten Breitbandbetrieb erlauben, da das Kondensator-Array Teil der Abstimmungsschaltungsanordnung sein kann. Die Anzahl von Sendepfaden kann reduziert werden. Ein Abstimmen der Array-Kapazität kann die Abstimmbarkeitsbedürfnisse der Anpassungsnetze reduzieren. Ein Teil der gesparten Fläche kann darauf verwendet werden, den Einfügungsverlust der Anpassungsnetze zu verbessern und somit den Stromverbrauch zu verringern. Dies kann den Einfügungsverlust sowie den Stromverbrauch verringern. Um alle LTE-Bänder (570 MHz–3800 MHz) effizient abzudecken, braucht es möglicherweise nur zwei CAPDACs. Verglichen mit standardmäßigen Implementierungsansätzen kann die zu einer gewaltigen Flächenreduktion führen.
Ein neu entstehender Ansatz für LTE-Kommunikation ist Trägeraggregation, d. h. die Aggregation einer Mehrzahl von Komponententrägern, um eine erhöhte Gesamtübertragungsbandbreite zu erreichen. Ein Ansatz ist die Zwischen-Band-Trägeraggregation, wobei Komponententräger in nahegelegenen Frequenzbändern aggregiert werden. Um eine Aggregation von Komponententrägern in zwei unterschiedlichen Frequenzbändern zu erlauben, kann ein Beispiel einer Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals vier Sendepfade umfassen, wobei z. B. jeder ein Beispiel einer Digital-Analog-Wandler-Schaltung aufweist. Zum Beispiel können zwei der vier Digital-Analog-Wandler-Schaltungen für niedrigere Frequenzbänder, z. B. von 400 MHz bis 1200 MHz verwendet werden, und die anderen zwei Digital-Analog-Wandler-Schaltungen können für höhere Frequenzbänder, z. B. von 1200 MHz bis 3800 MHz, verwendet werden. Somit können zwei Komponententräger in niedrigeren Frequenzbändern oder zwei Komponententräger in höheren Frequenzbändern aggregiert werden. Zum Beispiel können Komponententräger in Bändern 5 und 12, 5 und 17, 1 und 21 oder 2 und 4 aggregiert werden. Ein herkömmlicher Sender erfordert zumindest sieben Sendepfade, d. h. sieben herkömmliche Schaltkondensator-RF-DACs, um jegliche Kombination von Komponententrägern zu erlauben. Daher kann eine erforderliche Fläche auf einer Halbleiterschaltung, die ein Beispiel einer Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals umfasst, verglichen mit einem herkömmlichen Sender reduziert werden. Ein Teil der gesparten Fläche kann verwendet werden, um Einfügungsverluste zu minimieren, um Stromverbrauch der Halbleiterschaltung zu reduzieren.
Anders ausgedrückt, für eine Zwischen-Band-Trägeraggregation (CA; CA = carrier aggregation) von nahen Bändern (z. B. Bänder 5&12, 5&17, 1&21 oder 2&4), die eine Verdopplung der jeweiligen Sendepfade erfordern würden, kann das Argument der Flächeneinsparung noch stärker werden. In Bezug auf herkömmliche Sender und die obigen Bandkombinationen würden sieben herkömmliche CAPDACs notwendig sein. Wenn die vorgeschlagene Breitband-CAPDAC-Lösung verwendet wird, können nur vier CAPDACs ausreichend sein, um jegliches 2×CA-Szenario abzudecken.
Verglichen mit dem herkömmlichen Ansatz kann es eine reduzierte Anzahl von Digital-Analog-Wandler-Schaltungen ferner erlauben, eine Länge eines Signalpfades zum Bereitstellen eines Lokaloszillator-Signals als das digitale Eingangssignal 444 an die Digital-Analog-Wandler-Schaltungen 400 zu reduzieren. Ein Reduzieren der Länge des Signalpfades kann den Stromverbrauch der Halbleiterschaltung weiter senken, die ein Beispiel einer Vorrichtung 1600 zum Bereitstellen eines Radiofrequenz-Sendesignals umfasst.
Anders ausgedrückt, ein Reduzieren der Anzahl von CAPDACs kann auch die notwendigen Längen für die Lokaloszillator-Pfade reduzieren – was verglichen zu herkömmlichen Ansätzen weiteres Stromeinsparungspotential bereitstellt.
Einige Beispiele beziehen sich auf einen rekonfigurierbaren Schaltkondensator-RF-DAC / Schaltkondensator-PA (Leistungsverstärker; PA = power amplifier) für Breitbandbetrieb.
Einige Beispiele beziehen sich auf eine Implementierung des vorgeschlagenen Konzepts bei Hochvolumenarchitekturen, bei Computersystemarchitekturen, wobei Merkmale und Schnittstellen, die in großen Volumen hergestellte werden, IA (integrierte Architekturen; IA = integrated architectures), Vorrichtungen (z. B. Transistoren) und zugeordnete Herstellungsprozesse (mfg = manufacturing = Herstellung) umfassen.
17 stellt schematisch ein Beispiel einer Mobilkommunikationsvorrichtung oder eines Mobiltelefons oder eines Benutzergeräts 1700 dar, das eine Digital-Analog-Wandler-Schaltung 100 gemäß einem hierin beschriebenen Beispiel umfasst. Die Digital-Analog-Wandler-Schaltung 100 kann in einer Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals 1600 gemäß einem hierin beschriebenen Beispiel enthalten sein. Die Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals 1600 kann ferner eine Anpassungsschaltung 1610 umfassen, die mit der Digital-Analog-Wandler-Schaltung 100 gekoppelt ist. Ein Antennenelement 1710 der Mobilkommunikationsvorrichtung 1700 kann mit der Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals 1600 gekoppelt sein, um das RF-Sendesignal in die Umgebung abzustrahlen und das Signal drahtlos zu übertragen. Dazu können Mobilkommunikationsvorrichtungen bereitgestellt werden, die vereinfachte Sendestufen und einen reduzierten Stromverbrauch aufweisen.
Die Mobilkommunikationsvorrichtung kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
Ein Beispiel eines Verfahrens von Digital-Analog-Signal-Wandlung unter Verwendung einer Mehrzahl von Digital-Analog-Wandler-Zellen ist mittels eines Flussdiagramms in 18 dargestellt. Das Verfahren umfasst ein abwechselndes Bereitstellen 1800 einer ersten Spannung und einer zweiten Spannung an eine erste Elektrode eines kapazitiven Elements einer ersten Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen basierend auf einem digitalen Eingangssignal während eines vordefinierten Zeitintervalls. Das Verfahren umfasst ferner ein Bereitstellen 1802 ständig einer dritten Spannung an eine erste Elektrode eines kapazitiven Elements einer zweiten Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen während des vordefinierten Zeitintervalls. Die erste Spannung ist höher als eine obere Schwellenspannung, die einem ersten digitalen Pegel des digitalen Eingangssignals entspricht, und die zweite Spannung ist geringer als eine untere Schwellenspannung, die einem zweiten digitalen Pegel des digitalen Eingangssignals entspricht, wobei die dritte Spannung geringer ist als die obere Schwellenspannung und höher als die untere Schwellenspannung.
Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispiele (z. B. 1–17) erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
Ein Beispiel eines anderen Verfahrens von Digital-Analog-Signal-Wandlung unter Verwendung einer Mehrzahl von Digital-Analog-Wandler-Zellen ist mittels eines Flussdiagramms in 19 dargestellt. Das Verfahren umfasst ein Halten 1900 eines ersten Feldeffekttransistors und eines zweiten Feldeffekttransistors gleichzeitig in einem nichtleitfähigen Zustand, um die Digital-Analog-Wandler-Zelle in einen Tristate-Modus zu schalten, wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor mit einem Zwischenknoten des Zellsteuerungsmoduls verbunden sind. Das Verfahren umfasst ferner ein Bringen 1902 einer Spannung des Zwischenknotens auf eine gewünschte Vorspannungsspannung, wenn die Digital-Analog-Wandler-Zelle in dem Tristate-Modus ist.
Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispiele (z. B. 1–17) erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vor- oder nachstehend beschriebenen Beispielen entsprechen.
Die Beispiele, wie hierin beschrieben, können wie folgt zusammengefasst werden:
Beispiel 1 ist eine Digital-Analog-Wandler-Schaltung, umfassend eine Mehrzahl von Digital-Analog-Wandler-Zellen, umfassend: eine erste Digital-Analog-Wandler-Zelle, umfassend ein Zellsteuerungsmodul, das ausgebildet ist, um abwechselnd eine erste Spannung und eine zweite Spannung an eine erste Elektrode eines kapazitiven Elements der ersten Digital-Analog-Wandler-Zelle basierend auf einem digitalen Eingangssignal während eines vordefinierten Zeitintervalls bereitzustellen, wobei die erste Spannung höher ist als eine obere Schwellenspannung, die einem ersten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und die zweite Spannung geringer ist als eine untere Schwellenspannung, die einem zweiten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und eine zweite Digital-Analog-Wandler-Zelle, umfassend ein Zellsteuerungsmodul, das ausgebildet ist, um eine dritte Spannung an eine erste Elektrode eines kapazitiven Elements der zweiten Digital-Analog-Wandler-Zelle während des vordefinierten Zeitintervalls bereitzustellen, wobei die dritte Spannung während des vordefinierten Zeitintervalls ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist.
Bei Beispiel 2 umfasst das kapazitive Element der ersten Digital-Analog-Wandler-Zelle eine zweite Elektrode, die mit einem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung gekoppelt ist, wobei das kapazitive Element der zweiten Digital-Analog-Wandler-Zelle eine zweite Elektrode umfasst, die mit dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung verbunden ist.
Bei Beispiel 3 ist das Zellsteuerungsmodul der zweiten Digital-Analog-Wandler-Zelle ausgebildet, um die dritte Spannung basierend auf einem digitalen Tristate-Steuerungssignal bereitzustellen, das eine Aktivierung eines Tristate-Modus anzeigt.
Bei Beispiel 4 ist das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle der Digital-Analog-Wandler-Schaltung von Beispiel 1 oder Beispiel 2 ausgebildet, um die erste Spannung basierend auf dem digitalen Eingangssignal, das den ersten digitalen Pegel anzeigt, und einem digitalen Tristate-Steuerungssignal, das eine Deaktivierung eines Tristate-Modus anzeigt, bereitzustellen.
Bei Beispiel 5 ist das digitale Eingangssignal ein Oszillatorsignal.
Bei Beispiel 6 wird eine Phase des Oszillatorsignals von Beispiel 5 für unterschiedliche Symbol-Zeitintervalle adaptiert.
Bei Beispiel 7 wird eine Anzahl von Digital-Analog-Wandler-Zellen der Digital-Analog-Wandler-Schaltung von Beispiel 5 oder Beispiel 6, die die dritte Spannung, die ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist, an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellt, basierend auf einer Frequenz des Oszillatorsignals und / oder einer Ausgangsleistung der Digital-Analog-Wandler-Schaltung ausgewählt.
Bei Beispiel 8 umfasst das Oszillatorsignal von Beispiel 5, 6 oder 7 eine erste Frequenz während eines ersten Sendezeitintervalls und eine zweite Frequenz während eines zweiten Sendezeitintervalls.
Bei Beispiel 9 wird eine Anzahl von Digital-Analog-Wandler-Zellen, die abwechselnd die erste Spannung und die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellt, basierend auf einem digitalen Amplitudensteuerungssignal ausgewählt.
Bei Beispiel 10 wird eine Anzahl von Digital-Analog-Wandler-Zellen der Digital-Analog-Wandler-Schaltung von Beispiel 9, die ständig die erste Spannung oder die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellt, basierend auf dem digitalen Amplitudensteuerungssignal ausgewählt.
Bei Beispiel 11 umfasst das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle eine Inverterschaltung, wobei ein Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle mit der ersten Elektrode des kapazitiven Elements der ersten Digital-Analog-Wandler-Zelle gekoppelt ist.
Bei Beispiel 12 umfasst die Inverterschaltung der ersten Digital-Analog-Wandler-Zelle der Digital-Analog-Wandler-Schaltung von Beispiel 11 zumindest zwei Feldeffekttransistoren, die mit dem Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle gekoppelt sind, wobei die zumindest zwei Feldeffekttransistoren ausgebildet sind, um basierend auf dem digitalen Eingangssignal geschaltet zu werden.
Bei Beispiel 13 umfasst das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle der Digital-Analog-Wandler-Schaltung von Beispiel 12 ferner zumindest ein Vorspannungsmodul, das ausgebildet ist, um den Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle auf die dritte Spannung vorzuspannen, wenn die zumindest zwei Feldeffekttransistoren gleichzeitig in einem nichtleitfähigen Zustand sind, wobei das Vorspannungsmodul einen Widerstandswert aufweist, der geringer ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Inverterschaltung in dem nichtleitfähigen Zustand und höher ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren in einem leitfähigen Zustand.
Bei Beispiel 14 umfasst das Vorspannungsmodul der Digital-Analog-Wandler-Schaltung von Beispiel 13 zumindest einen Widerstand, der zwischen eine Vorspannungsspannungsquelle und den Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle geschaltet ist, wobei der zumindest eine Widerstand einen Widerstandswert aufweist, der geringer ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Inverterschaltung in dem nichtleitfähigen Zustand und höher ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Inverterschaltung in einem leitfähigen Zustand.
Bei Beispiel 15 umfasst das Vorspannungsmodul der Digital-Analog-Wandler-Schaltung von Beispiel 13 zumindest einen Feldeffekttransistor, der zwischen eine Vorspannungsspannungsquelle und den Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle geschaltet ist, wobei der zumindest eine Feldeffekttransistor des Vorspannungsmoduls ausgebildet ist, um die dritte Spannung bereitzustellen, wenn die zumindest zwei Feldeffekttransistoren der Inverterschaltung gleichzeitig in dem nichtleitfähigen Zustand sind.
Bei Beispiel 16 umfasst das Vorspannungsmodul der Digital-Analog-Wandler-Schaltung von Beispiel 15 eine Mehrzahl von in Reihe geschalteten Feldeffekttransistoren zwischen der Vorspannungsspannungsquelle und dem Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle, wobei die Mehrzahl von Feldeffekttransistoren des Vorspannungsmoduls ausgebildet ist, um die dritte Spannung bereitzustellen, wenn die zumindest zwei Feldeffekttransistoren der Inverterschaltung gleichzeitig in dem nichtleitfähigen Zustand sind.
Bei Beispiel 17 ist die erste Digital-Analog-Wandler-Zelle einer ersten Zellenzeile aus der Mehrzahl von Zellenzeilen und einer ersten Zellenspalte aus einer Mehrzahl von Zellenspalten zugewiesen, wobei die zweite Digital-Analog-Wandler-Zelle einer zweiten Zellenzeile aus der Mehrzahl von Zellenzeilen und einer zweiten Zellenspalte aus der Mehrzahl von Zellenspalten zugewiesen ist.
Bei Beispiel 18 wird das gleiche digitale Tristate-Steuerungssignal an alle Zellen der zweiten Zellenzeile der Digital-Analog-Wandler-Schaltung von Beispiel 17 bereitgestellt, um einen Tristate-Modus der Digital-Analog-Wandler-Zellen der zweiten Zellenzeile zu steuern, oder an alle Zellen der zweiten Zellenspalte bereitgestellt, um einen Tristate-Modus der Digital-Analog-Wandler-Zellen der zweiten Zellenspalte zu steuern.
Bei Beispiel 19 umfasst die erste Digital-Analog-Wandler-Zelle zumindest ein weiteres kapazitives Element, wobei das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle ausgebildet ist, um entweder abwechselnd die erste und die zweite Spannung an eine erste Elektrode des weiteren kapazitiven Elements bereitzustellen oder ständig die dritte Spannung an die erste Elektrode des weiteren kapazitiven Elements während des vordefinierten Zeitintervalls bereitzustellen.
Bei Beispiel 20 umfasst die zweite Digital-Analog-Wandler-Zelle der Digital-Analog-Wandler-Schaltung von Beispiel 19 zumindest ein weiteres kapazitives Element, wobei das Zellsteuerungsmodul der zweiten Digital-Analog-Wandler-Zelle ausgebildet ist, um während des vordefinierten Zeitintervalls entweder abwechselnd die erste und die zweite Spannung an eine erste Elektrode des weiteren kapazitiven Elements bereitzustellen oder ständig die dritte Spannung an die erste Elektrode des weiteren kapazitiven Elements bereitzustellen, und wobei eine Anzahl von kapazitiven Elementen, an die abwechselnd die erste Spannung und die zweite Spannung bereitgestellt werden, für die erste Digital-Analog-Wandler-Zelle und die zweite Digital-Analog-Wandler-Zelle gleich ist.
Bei Beispiel 21 bilden zwei kapazitive Elemente der kapazitiven Elemente der ersten Digital-Analog-Wandler-Zelle der Digital-Analog-Wandler-Schaltung von Beispiel 19 oder Beispiel 20 ein differentielles kapazitives Element, wobei das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle ausgebildet ist, um die erste Spannung an die erste Elektrode von einem der zwei kapazitiven Elemente des differenziellen kapazitiven Elements bereitzustellen, während die zweite Spannung an das andere der zwei kapazitiven Elemente des Differentieller-Kapazität-Elements bereitgestellt wird.
Beispiel 22 ist eine Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals, umfassend: zumindest eine Digital-Analog-Wandler-Schaltung gemäß einem der Beispiele 1 bis 21, ausgebildet, um ein analoges Radiofrequenz-Sendesignal basierend auf einem digitalen Basisband-Sendesignal zu erzeugen; und eine Anpassungsschaltung, die mit der Digital-Analog-Wandler-Schaltung gekoppelt ist, wobei eine Induktivität der Anpassungsschaltung einstellbar ist, die der Digital-Analog-Wandler-Schaltung präsentiert wird.
Bei Beispiel 23 umfasst die Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals von Beispiel 22 eine zweite Digital-Analog-Wandler-Schaltung gemäß einem der Beispiele 1 bis 21, wobei die erste Digital-Analog-Wandler-Schaltung ausgebildet ist, um ein analoges Radiofrequenz-Sendesignal mit einer Trägerfrequenz innerhalb eines ersten Frequenzbereichs zu erzeugen, und wobei die zweite Digital-Analog-Wandler-Schaltung ausgebildet ist, um ein analoges Radiofrequenz-Sendesignal mit einer Trägerfrequenz innerhalb eines zweiten Frequenzbereichs zu erzeugen.
Bei Beispiel 24 ist der erste Frequenzbereich von 400 MHz bis 1200 MHz und der zweite Frequenzbereich ist von 1200 MHz bis 3800 MHz in der Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals von Beispiel 23.
Bei Beispiel 25 umfasst die Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals ferner einen Leistungsverstärker, der zwischen dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung und der Anpassungsschaltung gekoppelt ist, wobei der Leistungsverstärker ausgebildet ist, um das Radiofrequenz-Sendesignal zu verstärken und das verstärkte Radiofrequenz-Sendesignal an ein Antennenelement bereitzustellen.
Beispiel 26 ist eine Digital-Analog-Wandler-Schaltung, umfassend eine Mehrzahl von Digital-Analog-Wandler-Zellen, wobei eine Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen umfasst: ein Zellsteuerungsmodul, das mit einem Gate eines ersten Feldeffekttransistors und einem Gate eines zweiten Feldeffekttransistors verbunden ist, wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor mit einem Zwischenknoten der Digital-Analog-Wandler-Zelle verbunden sind, wobei das Zellsteuerungsmodul ausgebildet ist, um den ersten Feldeffekttransistor und den zweiten Feldeffekttransistor gleichzeitig in einem nichtleitfähigen Zustand zu halten, um die Digital-Analog-Wandler-Zelle in einen Tristate-Modus zu schalten; und ein Vorspannungsmodul, das mit dem Zwischenknoten der Digital-Analog-Wandler-Zelle gekoppelt ist, wobei das Vorspannungsmodul ausgebildet ist, um eine Spannung des Zwischenknotens auf eine gewünschte Vorspannungsspannung zu bringen, wenn die Digital-Analog-Wandler-Zelle in dem Tristate-Modus ist.
Bei Beispiel 27 ist das Zellsteuerungsmodul der Digital-Analog-Wandler-Schaltung von Beispiel 26 ausgebildet, um den ersten Feldeffekttransistor und den zweiten Feldeffekttransistor basierend auf einem digitalen Tristate-Steuerungssignal, das eine Aktivierung des Tristate-Modus anzeigt, in dem nichtleitfähigen Zustand zu halten.
Bei Beispiel 28 umfasst das Vorspannungsmodul der Digital-Analog-Wandler-Schaltung von Beispiel 26 oder Beispiel 27 zumindest einen Widerstand, der zwischen eine Vorspannungsspannungsquelle und den Zwischenknoten der Digital-Analog-Wandler-Zelle geschaltet ist, wobei der zumindest eine Widerstand einen Widerstandswert aufweist, der geringer ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle in dem nichtleitfähigen Zustand und höher ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle in einem leitfähigen Zustand.
Bei Beispiel 29 umfasst das Vorspannungsmodul der Digital-Analog-Wandler-Schaltung von Beispiel 26 oder Beispiel 27 zumindest einen Feldeffekttransistor, der zwischen eine Vorspannungsspannungsquelle und den Zwischenknoten der Digital-Analog-Wandler-Zelle geschaltet ist, wobei der zumindest eine Feldeffekttransistor ausgebildet ist, um die Vorspannungsspannung bereitzustellen, wenn die zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle gleichzeitig in dem nichtleitfähigen Zustand sind.
Bei Beispiel 30 umfasst das Vorspannungsmodul der Digital-Analog-Wandler-Schaltung von Beispiel 29 eine Mehrzahl von in Reihe geschalteten Feldeffekttransistoren zwischen der Vorspannungsspannungsquelle und dem Zwischenknoten der Digital-Analog-Wandler-Zelle, wobei die Mehrzahl von in Reihe geschalteten Feldeffekttransistoren ausgebildet ist, um die Vorspannungsspannung bereitzustellen, wenn die zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle gleichzeitig in dem nichtleitfähigen Zustand sind.
Beispiel 31 ist eine Sendeempfänger, umfassend eine Digital-Analog-Wandler-Schaltung gemäß einem der Beispiele 1 bis 21, eine Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals gemäß einem der Beispiele 22 bis 25 oder eine Digital-Analog-Wandler-Schaltung gemäß einem der Beispiele 26 bis 30.
Beispiel 32 ist eine Mobilkommunikationsvorrichtung, umfassend eine Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals gemäß einem der Beispiele 22 bis 25 oder einen Sendeempfänger gemäß Beispiel 31.
Beispiel 33 ist ein Mittel für Digital-Analog-Wandlung, umfassend eine Mehrzahl von zellularen Mitteln für Digital-Analog-Wandlung, umfassend: ein erstes zellulares Mittel für Digital-Analog-Wandlung, umfassend ein Mittel zum Steuern der Zelle, das ausgebildet ist, um abwechselnd eine erste Spannung und eine zweite Spannung an ein erstes Mittel zur Akkumulation von Ladungen eines Mittels zum Bereitstellen einer Kapazität des ersten zellularen Mittels für Digital-Analog-Wandlung basierend auf einem digitalen Eingangssignal während des vordefinierten Zeitintervalls bereitzustellen, wobei die erste Spannung höher ist als eine obere Schwellenspannung, die einem ersten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und die zweite Spannung geringer ist als eine untere Schwellenspannung, die einem zweiten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und ein zweites zellulares Mittel für Digital-Analog-Wandlung, umfassend ein Mittel zum Steuern der Zelle, das ausgebildet ist, um eine dritte Spannung an ein erstes Mittel zur Akkumulation von Ladungen eines Mittels zum Bereitstellen einer Kapazität des zweiten zellularen Mittels für Digital-Analog-Wandlung während des vordefinierten Zeitintervalls bereitzustellen, wobei die dritte Spannung während des vordefinierten Zeitintervalls ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist.
Bei Beispiel 33 umfasst das Mittel zum Bereitstellen einer Kapazität des ersten zellularen Mittels für Digital-Analog-Wandlung ein zweites Mittel zur Akkumulation von Ladungen, das mit einem gemeinsamen Mittel zum Bereitstellen eines Ausgangs des Mittels für Digital-Analog-Wandlung gekoppelt ist, wobei das Mittel zum Bereitstellen einer Kapazität des zweiten zellularen Mittels für Digital-Analog-Wandlung ein zweites Mittel zur Akkumulation von Ladungen umfasst, das mit dem gemeinsamen Mittel zum Bereitstellen eines Ausgangs des Mittels für Digital-Analog-Wandlung verbunden ist.
Beispiel 35 ist ein Mittel für Digital-Analog-Wandlung, umfassend eine Mehrzahl von zellularen Mitteln für Digital-Analog-Wandlung, wobei ein zellulares Mittel für Digital-Analog-Wandlung aus der Mehrzahl von zellularen Mitteln für Digital-Analog-Wandlung umfasst: ein Mittel zum Steuern, das verbunden ist mit einem Mittel zum Schaltersteuern eines ersten Mittels zum Schalten und einem Mittel zum Schaltersteuern eines zweiten Mittels zum Schalten, wobei das erste Mittel zum Schalten und das zweite Mittel zum Schalten mit einem Mittel zum Bereitstellen eines Zwischenknotens des zellularen Mittels für Digital-Analog-Wandlung verbunden sind, wobei das Mittel zum Steuern ausgebildet ist, um das erste Mittel zum Steuern und das zweite Mitteln zum Steuern gleichzeitig in einen nichtleitfähigen Zustand zu schalten, um das zellulare Mittel für Digital-Analog-Wandlung in einen Tristate-Modus zu schalten; und ein Mittel zum Vorspannen, das mit dem Mittel zum Bereitstellen eines Zwischenknotens gekoppelt ist, wobei das Mittel zum Vorspannen ausgebildet ist, um eine Spannung des Mittels zum Bereitstellen eines Zwischenknotens auf eine gewünschte Vorspannungsspannung zu bringen, wenn das zellulare Mittel für Digital-Analog-Wandlung in dem Tristate-Modus ist.
Bei Beispiel 36 ist das Mittel zum Steuern des Mittels für Digital-Analog-Wandlung von Beispiel 35 ausgebildet, um das erste Mittel zum Schalten und das zweite Mittel zum Schalten basierend auf einem digitalen Tristate-Steuerungssignal, das eine Aktivierung des Tristate-Modus anzeigt, in dem nichtleitfähigen Zustand zu halten.
Beispiel 37 ist ein Verfahren für Digital-Analog-Wandlung unter Verwendung einer Mehrzahl von Digital-Analog-Wandler-Zellen, umfassend: abwechselndes Bereitstellen einer ersten Spannung und einer zweiten Spannung an eine erste Elektrode eines kapazitiven Elements einer ersten Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen basierend auf einem digitalen Eingangssignal während eines vordefinierten Zeitintervalls, wobei während des vordefinierten Zeitintervalls die erste Spannung höher ist als eine obere Schwellenspannung, die einem ersten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und die zweite Spannung geringer ist als eine untere Schwellenspannung, die einem zweiten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und Bereitstellen einer dritten Spannung an eine erste Elektrode eines kapazitiven Elements einer zweiten Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen, wobei die dritte Spannung während des vordefinierten Zeitintervalls ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist.
Bei Beispiel 38 basiert ein Bereitstellen der dritten Spannung auf einem digitalen Tristate-Steuerungssignal, das eine Aktivierung eines Tristate-Modus bei dem Verfahren von Beispiel 37 anzeigt.
Bei Beispiel 39 basiert ein Bereitstellen der ersten Spannung auf dem digitalen Eingangssignal, das den ersten digitalen Pegel anzeigt, und einem digitalen Tristate-Steuerungssignal, das eine Deaktivierung eines Tristate-Modus bei dem Verfahren von Beispiel 37 anzeigt.
Bei Beispiel 40 ist das digitale Eingangssignal ein Oszillatorsignal bei den Verfahren von einem der vorangehenden Beispiele.
Bei Beispiel 41 wird eine Phase des Oszillatorsignals für unterschiedlichen Symbol-Zeitintervalle bei dem Verfahren von Beispiel 40 adaptiert.
Bei Beispiel 42 umfasst das Verfahren von Beispiel 40 oder Beispiel 41 ferner ein Auswählen einer Anzahl von Digital-Analog-Wandler-Zellen, die die dritte Spannung, die ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist, an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls basierend auf einer Frequenz des Oszillatorsignals und / oder einer kombinierten Ausgangsleistung der Mehrzahl von Digital-Analog-Wandler-Zellen bereitstellt.
Bei Beispiel 43 umfasst das Oszillatorsignal eine erste Frequenz während eines ersten Sendezeitintervalls und eine zweite Frequenz während eines zweiten Sendezeitintervalls bei dem Verfahren von einem der Beispiele 40 bis 42.
Bei Beispiel 44 umfasst das Verfahren ferner ein Auswählen einer Anzahl von Digital-Analog-Wandler-Zellen, die abwechselnd die erste Spannung und die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls basierend auf einem digitalen Amplitudensteuerungssignal bereitstellt.
Bei Beispiel 45 umfasst das Verfahren von Beispiel 44 ferner ein Auswählen einer Anzahl von Digital-Analog-Wandler-Zellen, die ständig die erste Spannung oder die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls basierend auf dem digitalen Amplitudensteuerungssignal bereitstellt.
Bei Beispiel 46 wird die erste Digital-Analog-Wandler-Zelle des Verfahrens von einem der Beispiele 37 bis 45 einer ersten Zellenzeile aus einer Mehrzahl von Zellenzeilen und einer ersten Zellenspalte aus einer Mehrzahl von Zellenspalten zugewiesen, wobei die zweite Digital-Analog-Wandler-Zelle einer zweiten Zellenzeile aus der Mehrzahl von Zellenzeilen und einer zweiten Zellenspalte aus der Mehrzahl von Zellespalten zugewiesen ist, und wobei das Verfahren ferner umfasst: Bereitstellen des gleichen digitalen Tristate-Steuerungssignal an alle Zellen der zweiten Zellenzeile zum Steuern eines Tristate-Modus der Digital-Analog-Wandler-Zellen der zweiten Zellenzeile und an alle Zellen der zweiten Zellenspalte zum Steuern eines Tristate-Modus der Digital-Analog-Wandler-Zellen der zweiten Zellenspalte.
Bei Beispiel 47 umfasst die erste Digital-Analog-Wandler-Zelle des Verfahrens von einem der vorangehenden Beispiele zumindest ein weiteres kapazitives Element, wobei das Verfahren ferner umfasst: entweder ein abwechselndes Bereitstellen der ersten und der zweiten Spannung an eine erste Elektrode des weiteren kapazitiven Elements oder ein konstantes Bereitstellen der dritten Spannung an die erste Elektrode des weiteren kapazitiven Elements während des vordefinierten Zeitintervalls.
Bei Beispiel 48 umfasst die zweite Digital-Analog-Wandler-Zelle des Verfahrens von Beispiel 47 zumindest ein weiteres kapazitives Element, wobei das Verfahren ferner umfasst: entweder das abwechselnde Bereitstellen der ersten und der zweiten Spannung an eine erste Elektrode des weiteren kapazitiven Elements oder das konstante Bereitstellen der dritten Spannung an die erste Elektrode des weiteren kapazitiven Elements während des vordefinierten Zeitintervalls, und wobei eine Anzahl von kapazitiven Elementen, an die abwechselnd die erste Spannung und die zweite Spannung bereitgestellt werden, für die erste Digital-Analog-Wandler-Zelle und die zweite Digital-Analog-Wandler-Zelle gleich ist.
Bei Beispiel 49 bilden zwei kapazitive Elemente der kapazitiven Elemente der ersten Digital-Analog-Wandler-Zelle des Verfahrens von Beispiel 47 oder Beispiel 48 ein differenzielles kapazitives Element, wobei das Verfahren ferner umfasst: Bereitstellen der ersten Spannung an die erste Elektrode von einem der zwei kapazitiven Elemente des differenziellen kapazitiven Elements, während die zweite Spannung an das andere der zwei kapazitiven Elemente des Differentieller-Kapazität-Elements bereitgestellt wird.
Beispiel 50 ist ein Verfahren für Digital-Analog-Wandlung unter Verwendung einer Mehrzahl von Digital-Analog-Wandler-Zellen, wobei ein Betreiben einer Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen ein Halten eines ersten Feldeffekttransistors und eines zweiten Feldeffekttransistors gleichzeitig in einem nichtleitfähigen Zustand umfasst, um die Digital-Analog-Wandler-Zelle in einen Tristate-Modus zu schalten, wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor mit einem Zwischenknoten der Digital-Analog-Wandler-Zelle verbunden sind, und ein Bringen einer Spannung des Zwischenknotens auf eine gewünschte Vorspannungsspannung, wenn die Digital-Analog-Wandler-Zelle in dem Tristate-Modus ist.
Beispiel 51 ist ein computerlesbares Speichermedium, auf dem ein Programm mit einem Programmcode zum Durchführen des Verfahrens gemäß einem der Beispiele 37 bis 50 gespeichert ist, wenn das Programm auf einem Computer oder Prozessor ausgeführt wird.
Beispiel 52 ist ein Computerprogramm mit einem Programmcode, der ausgebildet ist, um das Verfahren gemäß einem der Beispiele 37 bis 50 auszuführen, wenn das Programm auf einem Computer oder Prozessor ausgeführt wird.
Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Beispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA – (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA – (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Schutzbereich enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion ausgebildet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel ausgebildet für oder geeignet für etwas“ verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
Funktionen verschiedener in den Figuren dargestellter Elemente einschließlich jeder als „Mittel“, „Mittel zur Bereitstellung eines Sensorsignals“, „Mittel zum Erzeugen eines Sendesignals“ usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel“ beschriebene Instanz als „ein oder mehrere Module“, „eine oder mehrere Vorrichtungen“, „eine oder mehrere Einheiten“, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen geteilten Prozessor oder durch eine Mehrzahl einzelner Prozessoren bereitgestellt werden, von denen einige geteilt sein können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor“ oder „Steuerung“ nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit), feldprogrammierbare Logikanordnung (FPGA – Field Programmable Gate Array), Nurlesespeicher (ROM – Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM – Random Access Memory) und nichtflüchtige Speichervorrichtung (storage) einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifische, eingeschlossen sein.
Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Ablaufdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Schritte dieser Verfahren implementiert sein können.
Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims

Eine Digital-Analog-Wandler-Schaltung (400) umfassend eine Mehrzahl von Digital-Analog-Wandler-Zellen (410) umfassend: eine erste Digital-Analog-Wandler-Zelle (410-1), umfassend ein Zellsteuerungsmodul (414-1), das ausgebildet ist, um abwechselnd eine erste Spannung und eine zweite Spannung an eine erste Elektrode (412-1) eines kapazitiven Elements (411-1) der ersten Digital-Analog-Wandler-Zelle (410-1) basierend auf einem digitalen Eingangssignal (444) während eines vordefinierten Zeitintervalls bereitzustellen, wobei die erste Spannung höher ist als eine obere Schwellenspannung, die einem ersten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und die zweite Spannung geringer ist als eine untere Schwellenspannung, die einem zweiten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und eine zweite Digital-Analog-Wandler-Zelle (410-2), umfassend ein Zellsteuerungsmodul (414-2), das ausgebildet ist, um eine dritte Spannung an eine erste Elektrode (412-2) eines kapazitiven Elements (411-2) der zweiten Digital-Analog-Wandler-Zelle (410-2) während des vordefinierten Zeitintervalls bereitzustellen, wobei die dritte Spannung während des vordefinierten Zeitintervalls ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 1, wobei das kapazitive Element der ersten Digital-Analog-Wandler-Zelle eine zweite Elektrode umfasst, die mit einem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung gekoppelt ist, wobei das kapazitive Element der zweiten Digital-Analog-Wandler-Zelle eine zweite Elektrode umfasst, die mit dem gemeinsamen Ausgangsknoten der Digital-Analog-Wandler-Schaltung verbunden ist.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 1 oder Anspruch 2, wobei das Zellsteuerungsmodul der zweiten Digital-Analog-Wandler-Zelle ausgebildet ist, um die dritte Spannung basierend auf einem digitalen Tristate-Steuerungssignal (466) bereitzustellen, das eine Aktivierung eines Tristate-Modus anzeigt.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 1 oder Anspruch 2, wobei das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle ausgebildet ist, um die erste Spannung basierend auf dem digitalen Eingangssignal, das den ersten digitalen Pegel anzeigt, und einem digitalen Tristate-Steuerungssignal (466), das eine Deaktivierung eines Tristate-Modus anzeigt, bereitzustellen.
Die Digital-Analog-Wandler-Schaltung gemäß einem der vorangehenden Ansprüche, wobei das digitale Eingangssignal ein Oszillatorsignal ist.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 5, wobei eine Phase des Oszillatorsignals für unterschiedliche Symbol-Zeitintervalle adaptiert wird.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 5 oder Anspruch 6, wobei eine Anzahl von Digital-Analog-Wandler-Zellen, die die dritte Spannung, die ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist, an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellt, basierend auf einer Frequenz des Oszillatorsignals und / oder einer Ausgangsleistung der Digital-Analog-Wandler-Schaltung ausgewählt wird.
Die Digital-Analog-Wandler-Schaltung gemäß einem der Ansprüche 5 bis 7, wobei das Oszillatorsignal eine erste Frequenz während eines ersten Sendezeitintervalls und eine zweite Frequenz während eines zweiten Sendezeitintervalls umfasst.
Die Digital-Analog-Wandler-Schaltung gemäß einem der vorangehenden Ansprüche, wobei eine Anzahl von Digital-Analog-Wandler-Zellen, die abwechselnd die erste Spannung und die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellt, basierend auf einem digitalen Amplitudensteuerungssignal ausgewählt wird.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 9, wobei eine Anzahl von Digital-Analog-Wandler-Zellen, die ständig die erste Spannung oder die zweite Spannung an die ersten Elektroden des jeweiligen kapazitiven Elements während des vordefinierten Zeitintervalls bereitstellt, basierend auf dem digitalen Amplitudensteuerungssignal ausgewählt wird.
Die Digital-Analog-Wandler-Schaltung gemäß einem der vorangehenden Ansprüche, wobei das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle eine Inverterschaltung (770) umfasst; und wobei ein Ausgangsknoten (750) der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle mit der ersten Elektrode des kapazitiven Elements der ersten Digital-Analog-Wandler-Zelle gekoppelt ist.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 11, wobei die Inverterschaltung der ersten Digital-Analog-Wandler-Zelle zumindest zwei Feldeffekttransistoren (710, 720) umfasst, die mit dem Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle gekoppelt sind, und wobei die zumindest zwei Feldeffekttransistoren ausgebildet sind, um basierend auf dem digitalen Eingangssignal geschaltet zu werden.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 12, wobei das Zellsteuerungsmodul der ersten Digital-Analog-Wandler-Zelle ferner zumindest ein Vorspannungsmodul (1010) umfasst, das ausgebildet ist, um den Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle auf die dritte Spannung vorzuspannen, wenn die zumindest zwei Feldeffekttransistoren gleichzeitig in einem nichtleitfähigen Zustand sind, wobei das Vorspannungsmodul einen Widerstandswert aufweist, der geringer ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Inverterschaltung in dem nichtleitfähigen Zustand und höher ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren in einem leitfähigen Zustand.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 13, wobei das Vorspannungsmodul zumindest einen Widerstand (1110) umfasst, der zwischen eine Vorspannungsspannungsquelle (1120) und den Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle geschaltet ist, und wobei der zumindest eine Widerstand (1110) einen Widerstandswert aufweist, der geringer ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Inverterschaltung in dem nichtleitfähigen Zustand und höher ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Inverterschaltung in einem leitfähigen Zustand.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 13, wobei das Vorspannungsmodul zumindest einen Feldeffekttransistor (1211, 1212, 1310) umfasst, der zwischen eine Vorspannungsspannungsquelle und den Ausgangsknoten der Inverterschaltung der ersten Digital-Analog-Wandler-Zelle geschaltet ist, und wobei der zumindest eine Feldeffekttransistor des Vorspannungsmoduls ausgebildet ist, um die dritte Spannung bereitzustellen, wenn die zumindest zwei Feldeffekttransistoren der Inverterschaltung gleichzeitig in dem nichtleitfähigen Zustand sind.
Eine Digital-Analog-Wandler-Schaltung, umfassend eine Mehrzahl von Digital-Analog-Wandler-Zellen (1000), wobei eine Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen Folgendes umfasst: ein Zellsteuerungsmodul (414), das mit einem Gate eines ersten Feldeffekttransistors (710) und einem Gate eines zweiten Feldeffekttransistors (720) verbunden ist, wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor mit einem Zwischenknoten (750) der Digital-Analog-Wandler-Zelle (1000) verbunden sind, wobei das Zellsteuerungsmodul (414) ausgebildet ist, um den ersten Feldeffekttransistor (710) und den zweiten Feldeffekttransistor (720) gleichzeitig in einem nichtleitfähigen Zustand zu halten, um die Digital-Analog-Wandler-Zelle in einen Tristate-Modus zu schalten; und ein Vorspannungsmodul (1010), das mit dem Zwischenknoten der Digital-Analog-Wandler-Zelle (1000) gekoppelt ist, wobei das Vorspannungsmodul (1010) ausgebildet ist, um eine Spannung des Zwischenknotens auf eine gewünschte Vorspannungsspannung zu bringen, wenn die Digital-Analog-Wandler-Zelle in dem Tristate-Modus ist.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 16, wobei das Zellsteuerungsmodul ausgebildet ist, um den ersten Feldeffekttransistor und den zweiten Feldeffekttransistor basierend auf einem digitalen Tristate-Steuerungssignal (466), das eine Aktivierung des Tristate-Modus anzeigt, in dem nichtleitfähigen Zustand zu halten.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 16 oder Anspruch 17, wobei das Vorspannungsmodul zumindest einen Widerstand (1110) umfasst, der zwischen eine Vorspannungsspannungsquelle (1120) und den Zwischenknoten der Digital-Analog-Wandler-Zelle (1000) geschaltet ist, und wobei der zumindest eine Widerstand (1110) einen Widerstandswert aufweist, der geringer ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle (1000) in dem nichtleitfähigen Zustand und höher ist als der Widerstandswert von jedem der zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle (1000) in einem leitfähigen Zustand.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 16 oder Anspruch 17, wobei das Vorspannungsmodul zumindest einen Feldeffekttransistor (1211, 1212, 1310) umfasst, der zwischen eine Vorspannungsspannungsquelle (1120) und den Zwischenknoten der Digital-Analog-Wandler-Zelle (1000) geschaltet ist, und wobei der zumindest eine Feldeffekttransistor ausgebildet ist, um die Vorspannungsspannung bereitzustellen, wenn die zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle (1000) gleichzeitig in dem nichtleitfähigen Zustand sind.
Die Digital-Analog-Wandler-Schaltung gemäß Anspruch 19, wobei das Vorspannungsmodul eine Mehrzahl von in Reihe geschalteten Feldeffekttransistoren (1310-1, 1310-2, 1310-3) zwischen der Vorspannungsspannungsquelle und dem Zwischenknoten der Digital-Analog-Wandler-Zelle (1000) umfasst, und wobei die Mehrzahl von in Reihe geschalteten Feldeffekttransistoren (1310-1, 1310-2, 1310-3) ausgebildet ist, um die Vorspannungsspannung bereitzustellen, wenn die zumindest zwei Feldeffekttransistoren der Digital-Analog-Wandler-Zelle (1000) gleichzeitig in dem nichtleitfähigen Zustand sind.
Ein Sendeempfänger, umfassend eine Digital-Analog-Wandler-Schaltung gemäß einem der Ansprüche 1 bis 15 und eine Digital-Analog-Wandler-Schaltung gemäß einem der Ansprüche 16 bis 20.
Eine Mobilkommunikationsvorrichtung (1700), umfassend einen Sendeempfänger gemäß Anspruch 21.
Ein Verfahren einer Digital-Analog-Wandlung unter Verwendung einer Mehrzahl von Digital-Analog-Wandler-Zellen, umfassend: abwechselndes Bereitstellen einer ersten Spannung und einer zweiten Spannung an eine erste Elektrode eines kapazitiven Elements einer ersten Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen basierend auf einem digitalen Eingangssignal während eines vordefinierten Zeitintervalls, wobei die erste Spannung höher ist als eine obere Schwellenspannung, die einem ersten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und die zweite Spannung geringer ist als eine untere Schwellenspannung, die einem zweiten digitalen Schwellenpegel des digitalen Eingangssignals entspricht, und Bereitstellen einer dritten Spannung an eine erste Elektrode eines kapazitiven Elements einer zweiten Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen während des vordefinierten Zeitintervalls, wobei die dritte Spannung während des vordefinierten Zeitintervalls ständig zwischen der oberen Schwellenspannung und der unteren Schwellenspannung ist.
Ein Verfahren einer Digital-Analog-Wandlung unter Verwendung einer Mehrzahl von Digital-Analog-Wandler-Zellen, wobei ein Betreiben einer Digital-Analog-Wandler-Zelle aus der Mehrzahl von Digital-Analog-Wandler-Zellen Folgendes umfasst: Halten eines ersten Feldeffekttransistors und eines zweiten Feldeffekttransistors gleichzeitig in einem nichtleitfähigen Zustand, um die Digital-Analog-Wandler-Zelle in einen Tristate-Modus zu schalten, wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor mit einem Zwischenknoten der Digital-Analog-Wandler-Zelle verbunden sind, und Bringen einer Spannung des Zwischenknotens auf eine gewünschte Vorspannungsspannung, wenn die Digital-Analog-Wandler-Zelle in dem Tristate-Modus ist.
Ein computerlesbares Speichermedium, auf dem ein Programm mit einem Programmcode zum Durchführen des Verfahrens gemäß Anspruch 23 oder Anspruch 24 gespeichert ist, wenn das Programm auf einem Computer oder Prozessor ausgeführt wird.