DE102014003642A1 - Digital-zeit-wandler mit redundanter verzögerung - Google Patents
Digital-zeit-wandler mit redundanter verzögerung Download PDFInfo
- Publication number
- DE102014003642A1 DE102014003642A1 DE201410003642 DE102014003642A DE102014003642A1 DE 102014003642 A1 DE102014003642 A1 DE 102014003642A1 DE 201410003642 DE201410003642 DE 201410003642 DE 102014003642 A DE102014003642 A DE 102014003642A DE 102014003642 A1 DE102014003642 A1 DE 102014003642A1
- Authority
- DE
- Germany
- Prior art keywords
- delay
- fine
- coarse
- fine delay
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 53
- 230000007704 transition Effects 0.000 claims description 5
- 238000010926 purge Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 230000001934 delay Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003121 nonmonotonic effect Effects 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Pulse Circuits (AREA)
Abstract
Description
- HINTERGRUND
- Digital-Zeit-Wandler (digital-to-time converters, DTC) sind viel versprechende Bausteine für zukünftige Phasenmodulatoren sowie zur Verwendung in der Pulsweitenmodulation u. ä. Ein DTC ist ein Baustein, der eintreffende Signalflanken gemäß digitalen Abstimminformationen an seinem Eingang verzögert. Ein DTC kann beispielsweise ein digitales Signal oder einen digitalen Wert in eine Zeitverzögerung umwandeln. Er kann spezielle Verzögerungen bereitstellen, die zum Auslösen, Synchronisieren, Verzögern und/oder Ausblenden bestimmter Ereignisse verwendet werden können. In einem Phasenmodulator kann der DTC beispielsweise als ein variables Verzögerungselement wirken, das die Phase eines eintreffenden quasiperiodischen Signals durch dynamisches Ändern seiner Verzögerung verändert.
- Es gibt einige mehrstufige Ansätze, die gegenwärtig zum Bau von DTC mit hohem Dynamikbereich verwendet werden. In einer ersten Stufe können beispielsweise Grobverzögerungen durch Äuswählen von Grobphasen des Eingangssignals erzeugt werden. In einer zweiten Stufe kann ein unabhängiges Verzögerungselement verwendet werden, um zwischen den Grobphasen zu interpolieren. Probleme können jedoch auftreten, wenn der Abstimmbereich des unabhängigen Verzögerungselementes nicht perfekt in die Grobintervalle passt. Dies kann beispielsweise erfolgen, wenn die Zunahme der unabhängigen Verzögerung nicht genau bekannt ist, und/oder auf Grund von Variationen der Grobverzögerungselemente.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die ausführliche Beschreibung erfolgt unter Bezugnahme auf die beigefügten Figuren. In den Figuren bezeichnet/bezeichnen die ganz linke(n) Ziffer(n) einer Bezugsnummer die Figur, in der die Bezugsnummer zum ersten Mal auftaucht. Die Verwendung derselben Bezugsnummern in verschiedenen Figuren kennzeichnet ähnliche oder identische Elemente.
- Für diese Erörterung sind die in den Figuren veranschaulichten Vorrichtungen und Systeme als mehrere Komponenten aufweisende Vorrichtungen und Systeme dargestellt. Verschiedene Implementierungen von Vorrichtungen und/oder Systemen, wie hierin beschrieben, können weniger Komponenten beinhalten und innerhalb des Umfangs der Offenbarung bleiben. Alternativ können andere Implementierungen von Vorrichtungen und/oder Systemen zusätzliche Komponenten oder verschiedene Kombinationen der beschriebenen Komponenten beinhalten und innerhalb des Umfangs der Offenbarung bleiben.
-
1 ist gemäß Implementierung eine Prinzipskizze einer exemplarischen Verzögerungsschaltung, wobei die hierin offenbarten Techniken und Vorrichtungen angewendet sein können. Auch ist eine exemplarische Verzögerungscharakteristik in Form eines Diagrammpaares dargestellt. -
2 veranschaulicht anhand von zwei Beispielen ein Paar Verzögerungscharakteristika, die jeweils in Form eines Diagrammpaares dargestellt sind. -
3 veranschaulicht gemäß einer Implementierung ein Paar Verzögerungscharakteristika, die jeweils in Form eines einzelnen Diagramms dargestellt sind. -
4 ist gemäß einer Implementierung eine Prinzipskizze einer exemplarischen Verzögerungsschaltung, bei der eine Kombination einer Grobverzögerungsstufe und einer Feinverzögerungsstufe verwendet wird. -
5 ist gemäß einer Implementierung ein Ablaufdiagramm, das ein exemplarisches Verfahren zum Erzeugen einer digitalen Verzögerung auf Grundlage von überlappenden Feinverzögerungsintervallen veranschaulicht. - AUSFÜHRLICHE BESCHREIBUNG
- Überblick
- Typische Implementierungen von Vorrichtungen und Techniken wandeln ein digitales Signal oder einen digitalen Wert in eine Zeitverzögerung um. Eine digitale Zeitverzögerung kann auf Grundlage einer Kombination einer Grobverzögerung und einer Feinverzögerung erzeugt werden. Die Grobverzögerung kann beispielsweise auf Grundlage des Eingangswertes ausgewählt werden. Die Feinverzögerung kann auf Grundlage der ausgewählten Grobverzögerung aus einem überlappenden Satz von Feinverzögerungsintervallen ausgewählt werden. In einigen Implementierungen kann eine Steuerkomponente verwendet werden, um die Feinverzögerung auf Grundlage der ausgewählten Grobverzögerung auszuwählen, wenn mehr als ein Feinverzögerungsintervall angezeigt ist.
- In einer Implementierung kann ein Zufalls- oder Pseudozufallsgenerator verwendet werden, um das Feinverzögerungsintervall auszuwählen, wenn mehr als ein Feinverzögerungsintervall des Satzes von überlappenden Feinverzögerungsintervallen angezeigt ist. In einer weiteren Implementierung kann eine Kalibrierkomponente eingerichtet sein, um dynamisch für Kalibrierung der Feinverzögerungsintervalle zu sorgen und/oder den Eingangswert zu skalieren, um die Feinverzögerungsintervalle an die Grobverzögerungsintervalle anzupassen. Wenn die Feinverzögerungsintervalle an die Grobverzögerungsintervalle angepasst sind, kann auf Grundlage des Eingangswertes eine präzise Verzögerung ohne Lücken oder Sprenge zwischen Intervallen erzeugt werden.
- In dieser Offenbarung werden verschiedene Implementierungen und Techniken für Verzögerungsanordnungen erörtert. Techniken und Vorrichtungen werden unter Bezugnahme auf exemplarische Verzögerungsschaltungen erörtert, die in den Figuren veranschaulicht sind. Dies soll aber nicht einschränkend sein und ist zum Zwecke der einfachen Erörterung und annehmlichen Veranschaulichung. Die erörterten Techniken und Vorrichtungen können auf verschiedene Ausgestaltungen von Verzögerungsschaltungen, Strukturen, Vorrichtungen und dergleichen angewandt werden und bleiben innerhalb des Umfangs der Offenbarung.
- Implementierungen sind unten unter Benutzen mehrerer Beispiele ausführlicher erklärt. Obwohl verschiedene Implementierungen und Beispiele hier und weiter unten erörtert werden, können weitere Implementierungen und Beispiele durch Kombinieren der Merkmale und Elemente einzelner Implementierungen und Beispiele möglich sein.
- Exemplarische Verzögerungsschaltung
-
1 ist gemäß einer Implementierung eine Prinzipskizze einer exemplarischen Verzögerungsschaltung100 , wobei die hierin offenbarten Techniken und Vorrichtungen angewendet sein können. Auch ist eine exemplarische Verzögerungscharakteristik in Form eines Diagrammpaares120 ,122 dargestellt. - Allgemein erzeugt die Verzögerungsschaltung
100 eine gewünschte Zeitverzögerung bei einer Eingangsfrequenz (z. B. „feste Frequenz von PRS”). Anders ausgedrückt: Die Verzögerungsschaltung100 verzögert eintreffende Signalflanken gemäß Abstimminformationen an ihrem Eingang. In verschiedenen Implementierungen kann die Eingangsfrequenz von einer Phasenregelschleife (PRS) o. ä. bereitgestellt werden. Die Eingangsfrequenz kann beispielsweise durch einen Teiler104 geteilt werden und anschließend auf Grundlage der gewünschten Verzögerung durch ein oder mehrere Grobverzögerungselemente106 geführt werden. - In einer Implementierung wird eine Grobverzögerung durch Auswählen von Grobphasen des Eingangssignals erzeugt. Beispielsweise können die Grobphasen auf dem Teiler
104 basiert werden, der die Eingangsfrequenz in Vorbereitung auf das Hindurchführen des resultierenden Signals durch das eine oder die mehreren Verzögerungselemente106 teilt. - In einer Implementierung fügt jedes Grobverzögerungselement
106 der Ausgangsverzögerung einen vorbestimmten Betrag an Verzögerungszeit (z. B. 100 ns usw.) hinzu. Demgemäß kann eine gewünschte Grobverzögerungsdauer durch Akkumulieren einer Anzahl von Verzögerungszeiten von dem einen oder den mehreren Verzögerungselementen106 erzeugt werden (das Hindurchführen durch drei Grobverzögerungselemente106 kann beispielsweise eine Zeitverzögerung von 3 × 100 ns = 300 ns ergeben usw.). In einem Beispiel sind die Grobverzögerungselemente106 in einem festen Verzögerungsintervall voneinander entfernt. Dies ist in dem Diagramm der exemplarischen Verzögerungscharakteristik120 dargestellt, wie in1 (d. h. „GROBVERZÖGERUNG”) anhand der Verzögerungsintervalle mit durchgezogenen Linien dargestellt. - In einer Implementierung wird das Grobverzögerungsintervall beispielsweise mit einem Multiplexer
108 akkumuliert. In einer Implementierung beinhaltet die Verzögerungsschaltung100 eine Feinverzögerungsstufe110 , die ein feineres Verzögerungsinkrement (z. B. 2 ns, 5 ns, 10 ns usw.) als das Grobverzögerungsintervall aufweist. Diese zweite Stufe kann ein unabhängiges Verzögerungselement112 mit Feinabstimmungsfähigkeit beinhalten, das zum Interpolieren zwischen den Grobphasen verwendet wird. Anders ausgedrückt: Die Feinverzögerungsintervalle können in jedes der Grobverzögerungsintervalle hinein interpoliert sein, wie in der exemplarischen Verzögerungscharakteristik120 von1 durch die gestrichelten Linien gezeigt (d. h. „FEINVERZÖGERUNG”). In alternativen Implementierungen kann eine exemplarische Verzögerungsschaltung100 weniger, zusätzliche oder alternative Komponenten beinhalten. - Wenn die Feinverzögerungsintervalle gut an die Grobverzögerungsintervalle angepasst sind, ist das Ergebnis die ideale Abstimmkurve
122 , wie in1 gezeigt. Die ideale Abstimmkurve122 wird frei von Lücken, Sprüngen usw. auf Grundlage von Feinabstimmungsintervallen dargestellt, die idealerweise in jedes der Grobverzögerungsintervalle hinein interpoliert sind (wie beispielsweise im Diagramm120 gezeigt). - Probleme entstehen jedoch, wenn der Abstimmbereich der Feinverzögerungsstufe
110 nicht perfekt in die Grobintervalle passt. Dies kann in der Praxis erfolgen, wenn die Zunahme der Feinverzögerung110 nicht genau bekannt ist, und/oder auf Grund von Variation der Grobverzögerungselemente106 erfolgt. Die Diagramme der Verzögerungscharakteristik von2 zeigen potenzielle Auswirkungen dieser Möglichkeiten. Große Sprünge und sogar nichtmonotones Verhalten können an den Übergängen zwischen aufeinanderfolgenden groben Sprüngen auftreten. Dies ist in den Diagrammen202 und206 dadurch dargestellt, dass die Feinverzögerungsintervalle (die gestrichelten Linien) nicht vollständig in die Grobverzögerungsintervalle (die durchgezogenen Linien) hinein interpoliert sind. Dies zeigt sich in den Diagrammen204 und208 auch durch die Sprünge und/oder Lücken in der Gesamtverzögerungscharakteristik. - Exemplarischer Digital-Zeit-Wandler mit redundanter Verzögerung
- In verschiedenen Implementierungen kann die Feinverzögerungsinterpolation einer Verzögerungsschaltung (wie beispielsweise Verzögerungsschaltung
100 ) verbessert werden, wodurch die Leistungsfähigkeit der Schaltung100 verbessert wird und Lücken und/oder Sprünge in der Verzögerungscharakteristik für den Bereich der Schaltung100 verringert oder beseitigt werden. -
3 veranschaulicht gemäß einer Implementierung ein Paar Verzögerungscharakteristiken302 und304 . Das Diagramm302 stellt die ideale Verzögerungscharakteristik (oder eine enge Annäherung an die ideale Charakteristik) dar, wobei die Feinverzögerungsintervalle (die gestrichelten Linien) in jedes der Grobverzögerungsintervalle (die durchgezogenen Linien) hinein interpoliert (oder eingepasst) sind. Die Verzögerungscharakteristik302 ergibt eine Verzögerungskurve, wie beispielsweise in1 bei120 dargestellt. In einer Implementierung kann eine Verzögerungsschaltung400 (siehe4 ) verwendet werden, um die Kurve302 auf Grundlage der Erzeugung der Kurve304 zu erzeugen, wie nachstehend erläutert. -
4 ist gemäß einer Implementierung eine Prinzipskizze einer exemplarischen Verzögerungsschaltung400 , bei der eine Kombination einer Grobverzögerungsstufe, die ein oder mehrere Grobverzögerungselemente106 umfasst, und einer Feinverzögerungsstufe einschließlich einer Feinverzögerungskomponente110 und eines Feinabstimmungselementes112 verwendet wird. In einer Implementierung sind viele der Merkmale der Verzögerungsschaltung100 , wie oben erörtert, auch Merkmale der Verzögerungsschaltung400 . Jedoch ist die Verzögerungsschaltung400 so eingerichtet, dass ein Satz von überlappenden Feinverzögerungsintervallen306 verwendet wird, wie in3 bei304 dargestellt, um eine digitale Verzögerung zu erzeugen. Die Grobverzögerungsstufe und die Feinverzögerungsstufe sind beispielsweise so eingerichtet, dass sie auf Grundlage des Eingangssignals einen digitalen Verzögerungswert erzeugen. - In einer Implementierung der Schaltung
400 ist die Grobverzögerungsstufe so eingerichtet, dass sie eine Grobverzögerung aus einem Satz von Grobzeitintervallen auf Grundlage eines Eingangssignals (d. h. „FESTE FREQUENZ VON PRS”) und der einen oder mehreren Verzögerungskomponenten106 auswählt. In einem Beispiel verzögert die Verzögerungsschaltung400 eintreffende Signalflanken gemäß Abstimminformationen an ihrem Eingang. In verschiedenen Implementierungen kann die Eingangsfrequenz von einer Phasenregelschleife (PRS) o. ä. bereitgestellt werden. Die Eingangsfrequenz kann beispielsweise durch den Teiler104 geteilt werden und anschließend auf Grundlage der gewünschten Verzögerung durch den einen oder die mehreren Grobverzögerungselemente106 geführt werden. - In einer Implementierung ermittelt die Verzögerungsschaltung
400 , wenn die gewünschte Verzögerung in einen Überlappungsbereich306 fällt. Wie in3 bei304 dargestellt, umfasst ein Überlappungsbereich306 beispielsweise einen Teilsatz des Satzes von Grobzeitintervallen, wobei mehr als ein Feinverzögerungsintervall innerhalb des Satzes von überlappenden Feinverzögerungsintervalle eine Grobverzögerung schneidet. Der Teilsatz von Grobverzögerungsintervallen, wobei mehr als eine Feinverzögerung eine Grobverzögerung schneidet, wird beispielsweise bei306 in fetten durchgezogenen Linien dargestellt. Für jedes der Grobverzögerungsintervalle von Teilsatz306 kann mehr als ein Feinabstimmungsintervall verwendet werden, um die Grobverzögerung auf den gewünschten Verzögerungswert feinabzustimmen. - In einer Implementierung ist die Feinverzögerungsstufe so eingerichtet, dass sie auf Grundlage der ausgewählten Grobverzögerung ein Feinverzögerungsintervall aus dem Satz von überlappenden Feinverzögerungsintervallen
306 festlegt. Die Schaltung400 beinhaltet beispielsweise in einer Implementierung ein Steuermodul402 , das so eingerichtet ist, das Feinverzögerungsintervall auf Grundlage der ausgewählten Grobverzögerung auszuwählen, wenn mehr als ein Feinverzögerungsintervall des Satzes von überlappenden Feinverzögemngsintervallen306 angezeigt werden. In verschiedenen Implementierungen können unterschiedliche Techniken angewandt werden, um in diesem Fall das Feinverzögerungsintervall zu bestimmen. - In einer Implementierung ist das Steuermodul
402 eingerichtet, um zu ermitteln, ob die ausgewählte Grobverzögerung in einen Feinverzögerung-Überlappungsbereich306 fällt. Das Steuermodul402 ist ferner so eingerichtet, dass es festlegt, ob ein oberer Teil eines ersten Feinabstimmungsintervalls oder ein unterer Teil eines zweiten Feinabstimmungsintervalls (wie in3 bei306 dargestellt) durch die Feinverzögerungsstufe bestimmt wird. - In einer exemplarischen Implementierung beinhaltet das Steuermodul
402 einen Zufallsgenerator oder einen Pseudozufallsgenerator, der so eingerichtet ist, dass es das Feinverzögerungsintervall auswählt. In alternativen Implementierungen können andere Komponenten, Module usw. verwendet werden, um das Feinverzögerungsintervall auszuwählen. In einer Implementierung bestimmt der Zufalls- oder Pseudozufallsgenerator, welche mögliche Realisierung (d. h. Feinverzögerungsintervall) der Verzögerungskurve gewählt wird, d. h., ob der obere Teil des Feinverzögerungsintervalls oder der untere Teil eines anderen Feinverzögerungsintervall innerhalb der Abstimmcharakteristik verwendet wird. In einem Beispiel verwendet der Zufalls- oder Pseudozufallsgenerator einen Zufalls- oder Pseudozufallswert, um das Feinverzögerungsintervall auszuwählen. - In einer Implementierung wird die resultierende Verzögerung mit der jeweiligen ausgewählten Grobverzögerung verglichen. Es ist beispielsweise ein Komparator
404 eingerichtet, um einen Ausgang der Grobverzögerungsstufe mit einem Ausgang der Feinverzögerungsstufe zu vergleichen. - In einer Implementierung sind ein oder mehrere Abstimmwerte für die Schaltung
100 darauf basiert, ob das bestimmte Feinverzögerungsintervall der ausgewählten Grobverzögerung voreilt oder nacheilt. Der Komparator404 kann beispielsweise entsprechend eingerichtet sein, das Zeitverhalten zwischen dem Ausgang der Feinverzögerungsstufe und dem Ausgang der Grobverzögerungsstufe zu vergleichen. Anders ausgedrückt: Der Komparator404 ermittelt, ob das Feinverzögerungssignal oder das Grobverzögerungssignal zuerst eintrifft. Auf Grundlage dieses Vergleiches können die Abstimmwerte, bei denen die Feinverzögerung gleich der Grobverzögerung ist (z. B. die Schnittpunkte der Feinverzögerungsintervalle und der Grobverzögerungsintervalle im Diagramm304 ), berechnet werden. In einer Implementierung werden die Abstimmwerte iterativ berechnet. - In einer Implementierung wird bei bereits berechneten Schnittpunkten der Feinverzögerungsintervalle und der Grobverzögerungsintervalle das Eingangssignal auf Grundlage dieser Schnittpunkte skaliert, derart, dass die Feinabstimmungscharakteristiken (d. h. die Feinverzögerungsintervalle) in die Grobzeitintervalle passen, wie in
3 an Diagramm302 dargestellt. - In einer Implementierung beinhaltet die Verzögerungsschaltung
400 eine Kalibrierschaltung406 . In einer Implementierung ist die Kalibrierschaltung404 eingerichtet, um das Eingangssignal auf Grundlage des einen oder der mehreren Werte, bei denen das Feinverzögerungsintervall die Grobverzögerung schneidet, zu skalieren. Beispielsweise ist die Kalibrierschaltung406 eingerichtet, um das Eingangssignal so zu skalieren, dass das Feinverzögerungsintervall in ein Grobverzögerungsintervall passt. - In einer Implementierung ist die Kalibrierschaltung
400 eingerichtet, um Zunahmevariationen der Feinverzögerungselemente110 und112 und lokale Variationen der Grobverzögerungselemente106 zu berücksichtigen und dynamisch zu bereinigen. Insbesondere ist die Kalibrierschaltung400 eingerichtet, um die Zunahme der Feinverzögerungsstufe (oder Feinverzögerungs-Abstimmelement112 ) auf Grundlage eines Ausgangs des Komparators404 und des bestimmten Feinverzögerungsintervalls automatisch und dynamisch zu kalibrieren. - In einer anderen Implementierung ist die Kalibrierschaltung
406 eingerichtet, um eine Schätzung eines Übergangspunktes, der mit einem Übergang von einem ersten Feinverzögerungsintervall zu einem nächsten Feinverzögerungsintervall assoziiert ist, auf Grundlage eines Ausgangs des Komparators404 und des bestimmten Feinverzögerungsintervalls zu aktualisieren. - Wie oben erörtert, sind die Techniken, Komponenten und Vorrichtungen, die hierin bezüglich der Implementierungen beschrieben sind, nicht auf die Veranschaulichung von
1 bis4 beschränkt und können auf andere Verzögerungsvorrichtungen, Schaltungen und Ausgestaltungen angewandt werden, ohne den Umfang der Offenbarung zu verlassen. In einigen Fällen können zusätzliche oder alternative Komponenten verwendet werden, um die hierin beschriebenen Techniken zu implementieren. Ferner können die Komponenten in verschiedenen Kombinationen eingerichtet und/oder kombiniert werden, solange sie zu einer gewünschten Verzögerung führen Es versteht sich, dass eine Verzögerungsschaltung400 als eine eigenständige Vorrichtung oder als Teil eines anderen Systems (z. B. integriert mit anderen Komponenten, Systemen usw.) implementiert werden kann. In verschiedenen Implementierungen können zusätzliche oder alternative Komponenten verwendet werden, um die offenbarten Techniken und Anordnungen zu realisieren. - Typisches Verfahren
-
5 ist ein Ablaufdiagramm, das ein exemplarisches Verfahren500 zum Bereitstellen einer gewünschten Verzögerung unter Benutzen einer Verzögerungsschaltung (wie beispielsweise Verzögerungsschaltung400 ) gemäß verschiedenen Implementierungen veranschaulicht. Das Verfahren500 beschreibt das Benutzen einer Technik auf Grundlage von überlappenden Feinverzögerungsintervallen. Das Verfahren500 wird unter Bezugnahme auf1 bis4 beschrieben. - Die Reihenfolge, in der das Verfahren beschrieben wird, soll nicht als eine Einschränkung aufgefasst werden, und jede Nummer der beschriebenen Verfahrensblöcke kann in einer beliebigen Reihenfolge kombiniert werden, um das Verfahren oder alternative Verfahren zu implementieren. Außerdem können einzelne Blöcke aus dem Verfahren gelöscht werden, ohne die Idee und den Umfang des hierin beschriebenen Gegenstandes zu verlassen. Zudem kann das Verfahren in beliebigen geeigneten Materialien oder Kombinationen dieser implementiert werden, ohne den Umfang des hierin beschriebenen Gegenstandes zu verlassen.
- In Block
502 beinhaltet das Verfahren500 das Auswählen einer Grobverzögerung auf Grundlage eines Eingangssignals. In einer Implementierung wird beispielsweise die Grobverzögerung aus einem Satz von groben Zeitverzögerungsintervallen ausgewählt. In verschiedenen Implementierungen kann das Eingangssignal von einer PRS oder dergleichen bereitgestellt werden. - In Block
504 beinhaltet das Verfahren das Ermitteln, ob die ausgewählte Grobverzögerung in einen Feinverzögerung-Überlappungsbereich (wie beispielsweise Verzögerungsüberlappungsbereich306 ) fällt. In verschiedenen Implementierungen umfasst der Feinverzögerung-Überlappungsbereich einen Teilsatz des Satzes von Grobzeitintervallen, wobei mehr als ein Feinverzögerungsintervall innerhalb eines Satzes von überlappenden Feinverzögerungsintervallen eine Grobverzögerung schneidet. - In einer Implementierung beinhaltet das Verfahren das Abstimmen der Feinverzögerungsintervalle des Satzes von überlappenden Feinverzögerungsintervallen auf ein größeres Zeitintervall als das Grobzeitintervall (siehe beispielsweise Diagramm
304 von3 ). - In Block
506 beinhaltet das Verfahren das Bestimmen eines Feinverzögerungsintervalls aus einem Satz von überlappenden Feinverzögerungsintervallen auf Grundlage der ausgewählten Grobverzögerung. In einer Implementierung beinhaltet das Verfahren das Benutzen eines Zufalls- oder Pseudozufallswertes, um das Feinverzögerungsintervall auf Grundlage der ausgewählten Grobverzögerung zu bestimmen, wenn mehr als ein Feinverzögerungsintervall innerhalb des Satzes von überlappenden Feinverzögerungsintervallen angezeigt ist. In einem Beispiel beinhaltet das Verfahren das Benutzen eines Zufalls- oder Pseudozufallswertes, um das Feinverzögerungsintervall zu bestimmen, wenn mehr als ein Feinverzögerungsintervall innerhalb des Satzes von überlappenden Feinverzögerungsintervallen die ausgewählte Grobverzögerung schneidet. - In Block
508 beinhaltet das Verfahren das Bestimmen eines oder mehrerer Werte, bei denen das Feinverzögerungsintervall die Grobverzögerung schneidet. - In Block
510 beinhaltet das Verfahren das Skalieren des Eingangssignals auf Grundlage des einen oder der mehreren Werte, bei denen das Feinverzögerungsintervall die Grobverzögerung schneidet. In einem Beispiel beinhaltet das Verfahren das Bestimmen von mindestens zwei Werten, bei denen das Feinverzögerungsintervall die Grobverzögerung schneidet, und das Skalieren des Eingangssignals auf Grundlage der mindestens zwei Werte. In einem weiteren Beispiel beinhaltet das Verfahren das Skalieren des Eingangssignals, derart, dass das Feinverzögerungsintervall in ein Grobzeitintervall passt (siehe beispielsweise Diagramm302 von3 ). - In einer Implementierung beinhaltet das Verfahren das Vergleichen des bestimmten Feinverzögerungsintervalls mit der ausgewählten Grobverzögerung und das iterative Berechnen von Abstimmwerten, bei denen das Feinverzögerungsintervall gleich der Grobverzögerung ist. Das Verfahren beinhaltet beispielsweise in einer Implementierung das Vergleichen eines Zeitverhaltens des Feinverzögerungsintervalls mit einem Zeitverhalten der Grobverzögerung und das Berechnen von Abstimmwerten, bei denen die Feinverzögerung gleich der Grobverzögerung ist, auf der Grundlage, ob das Feinverzögerungsintervall der Grobverzögerung voreilt oder nacheilt.
- In einer Implementierung beinhaltet das Verfahren das dynamische Kalibrieren einer Zunahme einer Feinverzögerungs-Abstimmkomponente auf Grundlage des Vergleichens und des bestimmten Feinverzögerungsintervalls. In einem Beispiel beinhaltet das Verfahren das dynamische Bereinigen von Fein- und/oder lokalen Variationen von Grobverzögerungskomponenten.
- In einer Implementierung beinhaltet das Verfahren das Erzeugen eines digitalen Verzögerungswertes auf Grundlage des Eingangssignals, wobei der digitale Verzögerungswert entweder durch ein (erstes) Feinabstimmen einer unteren Grobverzögerung innerhalb des Feinverzögerung-Überlappungsbereiches oder durch ein (zweites) Feinabstimmen einer oberen Grobverzögerung innerhalb des Feinverzögerung-Überlappungsbereiches erzeugt wird. Beispielsweise ist das erste Feinabstimmen mit einem ersten Feinverzögerungsintervall assoziiert und das zweite Feinabstimmen mit einem zweiten Feinverzögerungsintervall assoziiert. In dem Beispiel überlappt das erste Feinverzögerungsintervall das zweite Feinverzögerungsintervall.
- In alternativen Implementierungen können in das Verfahren
500 andere Techniken in verschiedenen Kombinationen einbezogen werden und innerhalb des Umfangs der Offenbarung bleiben. - Schlussfolgerung
- Obwohl die Implementierungen der Offenbarung in einer Sprache beschrieben wurden, die spezifisch für Strukturmerkmale und/oder methodologische Vorgänge ist, versteht es sich, dass die Implementierungen nicht notwendigerweise auf die beschriebenen spezifischen Merkmale oder Vorgänge beschränkt sind. Vielmehr sind die spezifischen Merkmale und Vorgänge als typische Formen zum Implementieren exemplarischer Vorrichtungen und Techniken offenbart.
Claims (20)
- Vorrichtung, umfassend: eine Grobverzögerungsstufe, die so eingerichtet ist, dass sie eine Grobverzögerung auf Grundlage eines Eingangssignals auswählt; und eine Feinverzögerungsstufe, die so eingerichtet ist, dass sie auf Grundlage der ausgewählten Grobverzögerung ein Feinverzögerungsintervall aus einem Satz von überlappenden Feinverzögerungsintervallen festlegt.
- Vorrichtung nach Anspruch 1, ferner umfassend ein Steuermodul, das eingerichtet ist, um das Feinverzögerungsintervall auf Grundlage der ausgewählten Grobverzögerung auszuwählen, wenn mehr als ein Feinverzögerungsintervall des Satzes von überlappenden Feinverzögerungsintervallen angezeigt ist.
- Vorrichtung nach Anspruch 2, wobei das Steuermodul einen Zufallsgenerator oder einen Pseudozufallsgenerator umfasst, der eingerichtet ist, um das Feinverzögerungsintervall auszuwählen.
- Vorrichtung nach einem der Ansprüche 1 bis 3, ferner umfassend einen Komparator, der so eingerichtet ist, dass er ein Zeitverhalten eines Ausgangs der Feinverzögerungsstufe mit einem Ausgang der Grobverzögerungsstufe vergleicht.
- Vorrichtung nach Anspruch 4, ferner umfassend eine Kalibrierschaltung, die eingerichtet ist, um eine Schätzung eines Übergangspunktes, der mit einem Übergang von einem ersten Feinverzögerungsintervall zu einem nächsten Feinverzögerungsintervall assoziiert ist, auf Grundlage eines Ausgangs des Komparators und des bestimmten Feinverzögerungsintervalls zu aktualisieren.
- Vorrichtung nach einem der Ansprüche 1 bis 5, ferner umfassend eine Kalibrierschaltung, die eingerichtet ist, um das Eingangssignal auf Grundlage eines oder mehrerer Werte, bei denen das Feinverzögerungsintervall die Grobverzögerung schneidet, zu skalieren.
- Vorrichtung nach Anspruch 6, wobei die Kalibrierschaltung eingerichtet ist, um das Eingangssignal so zu skalieren, dass das Feinverzögerungsintervall in ein Grobzeitintervall passt.
- Digital-Zeit-Wandler (DTC), umfassend: eine Grobverzögerungsstufe, die eingerichtet ist, um auf Grundlage eines Eingangssignals eine Grobverzögerung aus einem Satz von Grobzeitintervallen auszuwählen; eine Feinverzögerungsstufe, die eingerichtet ist, um auf Grundlage der ausgewählten Grobverzögerung ein Feinverzögerungsintervall aus einem Satz von überlappenden Feinverzögerungsintervallen zu bestimmen, wobei die Grobverzögerungsstufe und die Feinverzögerungsstufe eingerichtet sind, um auf Grundlage des Eingangssignals einen digitalen Verzögerungswert zu erzeugen; ein Steuermodul, das eingerichtet ist, um zu ermitteln, ob die ausgewählte Grobverzögerung in einen Feinverzögerung-Überlappungsbereich fällt, und um zu bestimmen, ob ein oberer Teil eines ersten Feinabstimmungsintervalls oder ein unterer Teil eines zweiten Feinabstimmungsintervalls von der Feinverzögerungsstufe bestimmt wird; einen Komparator, der eingerichtet ist, um einen Ausgang der Grobverzögerungsstufe mit einem Ausgang der Feinverzögerungsstufe zu vergleichen; wobei ein oder mehrere Abstimmwerte für den DTC darauf basieren, ob das bestimmte Feinverzögerungsintervall der ausgewählten Grobverzögerung voreilt oder nacheilt; und eine Kalibrierschaltung, die eingerichtet ist, um eine Zunahme der Feinverzögerungsstufe auf Grundlage eines Ausgangs des Komparators und des bestimmten Feinverzögerungsintervalls automatisch und dynamisch zu kalibrieren.
- Verfahren, umfassend: Auswählen einer Grobverzögerung auf Grundlage eines Eingangssignals; Ermitteln, ob die ausgewählte Grobverzögerung in einen Feinverzögerung-Überlappungsbereich fällt; Bestimmen, auf Grundlage der ausgewählten Grobverzögerung, eines Feinverzögerungsintervalls aus einem Satz von überlappenden Feinverzögerungsintervallen; Bestimmen eines oder mehrerer Werte, bei denen das Feinverzögerungsintervall die Grobverzögerung schneidet; und Skalieren des Eingangssignals auf Grundlage des einen oder der mehreren Werte.
- Verfahren nach Anspruch 9, ferner umfassend das Auswählen der Grobverzögerung aus einem Satz von Grobverzögerungsintervallen und Abstimmen der Feinverzögerungsintervalle des Satzes von überlappenden Feinverzögerungsintervallen auf ein größeres Zeitintervall als ein Grobzeitintervall.
- Verfahren nach Anspruch 9 oder 10, ferner umfassend das Benutzen eines Zufalls- oder Pseudozufallswertes, um das Feinverzögerungsintervall auf Grundlage der ausgewählten Grobverzögerung zu bestimmen, wenn mehr als ein Feinverzögerungsintervall innerhalb des Satzes von überlappenden Feinverzögerungsintervallen angezeigt ist.
- Verfahren nach Anspruch 9 oder 10, ferner umfassend das Benutzen eines Zufalls- oder Pseudozufallswertes, um das Feinverzögerungsintervall festzulegen, wenn mehr als ein Feinverzögerungsintervall innerhalb des Satzes von überlappenden Feinverzögerungsintervallen die ausgewählte Grobverzögerung schneidet.
- Verfahren nach einem der Ansprüche 9 bis 12, ferner umfassend das Bestimmen von mindestens zwei Werten, bei denen das Feinverzögerungsintervall die Grobverzögerung schneidet, und das Skalieren des Eingangssignals auf Grundlage der mindestens zwei Werte.
- Verfahren nach einem der Ansprüche 9 bis 13, ferner umfassend das Vergleichen des bestimmten Feinverzögerungsintervalls mit der ausgewählten Grobverzögerung und das iterative Berechnen von Abstimmwerten, bei denen das Feinverzögerungsintervall gleich der Grobverzögerung ist.
- Verfahren nach einem der Ansprüche 9 bis 14, ferner umfassend das Vergleichen eines Zeitverhaltens des Feinverzögerungsintervalls mit einem Zeitverhalten der Grobverzögerung und das Berechnen von Abstimmwerten, bei denen die Feinverzögerung gleich der Grobverzögerung ist, auf der Grundlage, ob das Feinverzögerungsintervall der Grobverzögerung voreilt oder nacheilt.
- Verfahren nach Anspruch 15, ferner umfassend das dynamische Kalibrieren einer Zunahme einer Feinverzögerung-Abstimmkomponente auf Grundlage des Vergleichens und des bestimmten Feinverzögerungsintervalls.
- Verfahren nach einem der Ansprüche 9 bis 16, ferner umfassend das dynamische Bereinigen von Fein- und/oder lokalen Variationen von Grobverzögerungskomponenten.
- Verfahren nach einem der Ansprüche 9 bis 17, ferner umfassend das Auswählen der Grobverzögerung aus einem Satz von Grobzeitintervallen und das Skalieren des Eingangssignals, derart, dass das Feinverzögerungsintervall in ein Grobverzögerungsintervall passt.
- Verfahren nach einem der Ansprüche 9 bis 18, wobei der Feinverzögerung-Überlappungsbereich einen Teilsatz des Satzes von Grobzeitintervallen umfasst, wobei mehr als ein Feinverzögerungsintervall innerhalb eines Satzes von überlappenden Feinverzögerungsintervallen eine Grobverzögerung schneidet.
- Verfahren nach einem der Ansprüche 9 bis 19, ferner umfassend das Erzeugen eines digitalen Verzögerungswertes auf Grundlage des Eingangssignals, wobei der digitale Verzögerungswert durch ein erstes Feinabstimmen einer unteren Grobverzögerung innerhalb des Feinverzögerung-Überlappungsbereiches oder durch ein zweites Feinabstimmen einer oberen Grobverzögerung innerhalb des Feinverzögerung-Überlappungsbereiches erzeugt wird, wobei das erste Feinabstimmen mit einem ersten Feinverzögerungsintervall assoziiert ist und das zweite Feinabstimmen mit einem zweiten Feinverzögerungsintervall assoziiert ist, wobei das erste Feinverzögerungsintervall das zweite Feinverzögerungsintervall überlappt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/839,480 US9130588B2 (en) | 2013-03-15 | 2013-03-15 | Redundant delay digital-to-time converter |
US13/839,480 | 2013-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014003642A1 true DE102014003642A1 (de) | 2014-09-18 |
DE102014003642B4 DE102014003642B4 (de) | 2018-02-08 |
Family
ID=51418943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014003642.1A Expired - Fee Related DE102014003642B4 (de) | 2013-03-15 | 2014-03-13 | Digital-zeit-wandler mit redundanter verzögerung |
Country Status (2)
Country | Link |
---|---|
US (1) | US9130588B2 (de) |
DE (1) | DE102014003642B4 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735952B2 (en) | 2015-09-22 | 2017-08-15 | Intel IP Corporation | Calibration of dynamic error in high resolution digital-to-time converters |
US10630075B2 (en) | 2015-10-30 | 2020-04-21 | Intel IP Corporation | Multi-level output circuit having centralized ESD protection |
US9520890B1 (en) * | 2015-12-23 | 2016-12-13 | Intel IP Corporation | Dual digital to time converter (DTC) based differential correlated double sampling DTC calibration |
US9584105B1 (en) | 2016-03-10 | 2017-02-28 | Analog Devices, Inc. | Timing generator for generating high resolution pulses having arbitrary widths |
US9641185B1 (en) | 2016-06-30 | 2017-05-02 | Intel IP Corporation | Digital time converter systems and method |
US10122378B2 (en) | 2017-03-16 | 2018-11-06 | Samsung Electronics Co., Ltd. | Digital-to-time converter and operating method thereof |
KR102419641B1 (ko) * | 2017-03-16 | 2022-07-12 | 삼성전자주식회사 | 디지털-타임 컨버터 및 디지털-타임 컨버터의 동작 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963074A (en) * | 1997-06-18 | 1999-10-05 | Credence Systems Corporation | Programmable delay circuit having calibratable delays |
US6774694B1 (en) * | 2001-12-26 | 2004-08-10 | Analog Devices, Inc. | Timing vernier architecture for generating high speed, high accuracy timing edges |
US9316729B2 (en) * | 2007-05-25 | 2016-04-19 | Niitek, Inc. | Systems and methods for providing trigger timing |
GB201015730D0 (en) * | 2010-09-20 | 2010-10-27 | Novelda As | Continuous time cross-correlator |
-
2013
- 2013-03-15 US US13/839,480 patent/US9130588B2/en not_active Expired - Fee Related
-
2014
- 2014-03-13 DE DE102014003642.1A patent/DE102014003642B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102014003642B4 (de) | 2018-02-08 |
US20140266837A1 (en) | 2014-09-18 |
US9130588B2 (en) | 2015-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014003642A1 (de) | Digital-zeit-wandler mit redundanter verzögerung | |
DE2820425C2 (de) | Binärer Zufallsrauschgenerator zur stochastischen Kodierung | |
DE2541163C2 (de) | Anordnung zur Bestimmung der Phasendifferenz | |
DE102008047163B4 (de) | Bestimmen eines Zeitintervalls auf der Grundlage eines ersten Signals, eines zweiten Signals und eines Jitters des ersten Signals | |
DE4442403C2 (de) | Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes | |
DE102014103092B4 (de) | Bipolarer Zeit-Digital-Wandler | |
DE102012014512A1 (de) | Spreizung eines Taktsignals | |
EP1554803B1 (de) | Verfahren und vorrichtung zum erzeugen eines taktsignals mit vorbestimmten taktsignaleigenschaften | |
DE102007024403A1 (de) | Hochauflösender Zeit/Digitalumwandler und darauf bezogenes Verfahren | |
DE102009052053A1 (de) | Schaltung mit Mehrphasenoszillator | |
DE102017122871A1 (de) | Erzeugung einer schnell einschwingenden Sägezahnrampe in einer Phasenregelschleife | |
DE102012107647A1 (de) | Fraktionaler Frequenzteiler | |
EP1271173A2 (de) | Verfahren zum Betrieb eines NMR-Spektrometers mit einem DDS-Generator | |
DE3027653C2 (de) | Frequenz-Synthesizer | |
DE2515969B2 (de) | Mehrkanalgenerator | |
EP0828360A1 (de) | Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes | |
DE69517604T2 (de) | Zeitgeber mit mehreren kohärenten synchronisierten takten | |
DE4205346C2 (de) | Taktgeber | |
DE102013021987A1 (de) | Analyse von Taktsignal-Jitter und Rauschen der Leistungsversorgung | |
DE102013005055A1 (de) | Erzeugen einer abgestimmten Frequenzausgabe aus einem Signalgenerator | |
DE102017100148B4 (de) | Detektion und Verringerung einer Nichtlinearität eines Phaseninterpolators | |
DE102007063468A1 (de) | Jitterverstärkerschaltung, Signalerzeugungsschaltung, Halbleiterchip und Prüfvorrichtung | |
DE10219857B4 (de) | PLL-Schaltung und Verfahren zur Eliminierung von Eigenjitter eines von einer Regelungsschaltung empfangenen Signals | |
DE2430018B2 (de) | Anordnung zur stufenlosen Kompression digital gespeicherter Datenfolgen zwecks analoger Wiedergabe | |
DE112019006429T5 (de) | Filter zur Beseitigung von Störungen aus Signalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 102014019880 Country of ref document: DE |
|
R020 | Patent grant now final | ||
R082 | Change of representative |
Representative=s name: WITHERS & ROGERS LLP, DE |
|
R081 | Change of applicant/patentee |
Owner name: APPLE INC., CUPERTINO, US Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: WITHERS & ROGERS LLP, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |