DE102013109363A1

DE102013109363A1 - Chipkarte

Info

Publication number: DE102013109363A1
Application number: DE102013109363.9A
Authority: DE
Inventors: Richard Sbüll
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-08-30
Filing date: 2013-08-29
Publication date: 2014-03-06
Anticipated expiration: 2033-08-30
Also published as: DE102013109363B4; US20140062594A1; US8854134B2

Abstract

Gemäß einer Ausführungsform wird eine Chipkarte (200) bereitgestellt, die Folgendes umfasst:
eine Signalquelle (217), die dafür ausgelegt ist, ein mittels Funk zu übertragendes Signal zu erzeugen; einen p-Kanal-Feldeffekttransistor (201), der über seinen Source-Anschluss (203) mit einem höheren Versorgungspotenzial (205) und über seinen Drain-Anschluss (204) mit einem gemeinsamen Knoten (206) verbunden ist; einen n-Kanal-Feldeffekttransistor (207), der über seinen Drain-Anschluss (210) mit dem gemeinsamen Knoten (206) und über seinen Source-Anschluss (209) mit einem niedrigeren Versorgungspotenzial (211) verbunden ist; einen Operationsverstärker (212) mit einem positiven Eingangsanschluss (213), einem negativen Eingangsanschluss (214) und einem Ausgangsanschluss (215), wobei der positive Eingangsanschluss (213) mit dem gemeinsamen Knoten (206) verbunden ist, der negative Eingangsanschluss (214) mit der Signalquelle (217) verbunden ist und der Ausgangsanschluss (215) mit dem Gate-Anschluss (202) des p-Kanal-Feldeffekttransistors (201) und mit dem Gate-Anschluss (208) des n-Kanal-Feldeffekttransistors (207) verbunden ist; und eine Antenne (216), die mit dem gemeinsamen Knoten (206) verbunden ist.

Description

Die vorliegende Offenbarung betrifft Chipkarten.
Bei Chipkartenanwendungen bestehen üblicherweise Einschränkungen hinsichtlich des Werts der verfügbaren Versorgungsspannung. Da die Spannungsdifferenz zwischen einem Hochspannungsausgang und einem Niederspannungsausgang eines Verstärkers, der mit einer solchen beschränkten Versorgungsspannung versorgt wird, entsprechend durch den maximalen Wert der Versorgungsspannung begrenzt ist, ist es wünschenswert, dass die erzielte Spannungsdifferenz so nah wie möglich an diesem Grenzwert liegt.
Gemäß einer Ausführungsform wird eine Chipkarte bereitgestellt, die Folgendes aufweist: eine Signalquelle, die dafür ausgelegt ist, ein mittels Funk zu übertragendes Signal zu erzeugen; einen p-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Source-Anschluss mit einem höheren Versorgungspotenzial und über seinen Drain-Anschluss mit einem gemeinsamen Knoten verbunden ist; einen n-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Drain-Anschluss mit dem gemeinsamen Knoten und über seinen Source-Anschluss mit einem niedrigeren Versorgungspotenzial verbunden ist; einen Operationsverstärker mit einem positiven Eingangsanschluss, einem negativen Eingangsanschluss und einem Ausgangsanschluss, wobei der positive Eingangsanschluss mit dem gemeinsamen Knoten verbunden ist, der negative Eingangsanschluss mit der Signalquelle verbunden ist und der Ausgangsanschluss mit dem Gate-Anschluss des p-Kanal-Feldeffekttransistors und mit dem Gate-Anschluss des n-Kanal-Feldeffekttransistors verbunden ist; und eine Antenne, die mit dem gemeinsamen Knoten verbunden ist.
In einer Ausgestaltung kann der Operationsverstärker ein Transkonduktanzverstärker sein. In noch einer Ausgestaltung können der Gate-Anschluss des p-Kanal-Feldeffekttransistors und der Gate-Anschluss des n-Kanal-Feldeffekttransistors durch einen Widerstand und/oder einen Kondensator miteinander verbunden sein. In noch einer Ausgestaltung kann die Chipkarte ferner eine Pol-Nullstellen-Kompensationsschaltung enthalten, die zwischen den Gate-Anschluss des p-Kanal-Feldeffekttransistors, den Gate-Anschluss des n-Kanal-Feldeffekttransistors und den gemeinsamen Knoten geschaltet ist. In noch einer Ausgestaltung können der Operationsverstärker, der p-Kanal-Feldeffekttransistor und der n-Kanal-Feldeffekttransistor eine erste Verstärkerstufe bilden und die Chipkarte kann eine zweite Verstärkerstufe enthalten. In noch einer Ausgestaltung kann die zweite Verstärkerstufe Folgendes aufweisen: einen weiteren p-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Source-Anschluss mit dem höheren Versorgungspotenzial und über seinen Drain-Anschluss mit einem weiteren gemeinsamen Knoten verbunden ist; einen weiteren n-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Drain-Anschluss mit dem weiteren gemeinsamen Knoten und über seinen Source-Anschluss mit dem niedrigeren Versorgungspotenzial verbunden ist; einen weiteren Operationsverstärker mit einem positiven Eingangsanschluss, einem negativen Eingangsanschluss und einem Ausgangsanschluss, wobei der positive Eingangsanschluss mit dem weiteren gemeinsamen Knoten verbunden ist, der negative Eingangsanschluss mit der Signalquelle verbunden ist und der Ausgangsanschluss mit dem Gate-Anschluss des weiteren p-Kanal-Feldeffekttransistors und mit dem Gate-Anschluss des weiteren n-Kanal-Feldeffekttransistors verbunden ist; wobei die Antenne mit dem weiteren gemeinsamen Knoten verbunden ist. In noch einer Ausgestaltung kann die Antenne zwischen den gemeinsamen Knoten und den weiteren gemeinsamen Knoten geschaltet sein. In noch einer Ausgestaltung kann das Signal ein Differenzsignal sein und die Signalquelle kann dafür ausgelegt sein, eine positive Signalkomponente an den negativen Eingang des Operationsverstärkers bereitzustellen und eine negative Signalkomponente an den negativen Eingang des weiteren Operationsverstärkers bereitzustellen. In noch einer Ausgestaltung kann die Chipkarte ferner eine erste Einstellstromquelle, die zwischen das höhere Versorgungspotenzial und den Gate-Anschluss des p-Kanal-Feldeffekttransistors geschaltet ist, und eine zweite Einstellstromquelle, die zwischen das niedrigere Versorgungspotenzial und den Gate-Anschluss des n-Kanal-Feldeffekttransistors geschaltet ist, enthalten. In noch einer Ausgestaltung kann die Chipkarte ferner einen Ruhestromregler enthalten, der dafür ausgelegt ist, die erste Einstellstromquelle und die zweite Einstellstromquelle auf Basis eines Ruhestrom-Reduzierungskriteriums zu regeln. In noch einer Ausgestaltung kann der Ruhestromregler dafür ausgelegt sein, den Ruhestrom durch den p-Kanal-Feldeffekttransistor und den n-Kanal-Feldeffekttransistor zu bestimmen und die erste Einstellstromquelle und die zweite Einstellstromquelle auf Grundlage des bestimmten Ruhestroms zu regeln. In noch einer Ausgestaltung kann der Ruhestromregler dafür ausgelegt sein, die erste Einstellstromquelle und die zweite Einstellstromquelle auf Basis eines Vergleichs des bestimmten Ruhestroms mit einem Bezugsstrom zu regeln. In noch einer Ausgestaltung kann der Ruhestromregler dafür ausgelegt sein, basierend auf dem Ergebnis des Vergleichs eine Größe des Stroms zu bestimmen, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll. In noch einer Ausgestaltung kann die Chipkarte dafür ausgelegt sein, in einem Kalibriermodus zu arbeiten, in dem der Ruhestromregler die Größe des Stroms bestimmt, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll, und dafür ausgelegt ist, nach der Bestimmung der Größe des Stroms, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll, in einen Verstärkungsmodus zu schalten, in dem der Ruhestromregler die erste Einstellstromquelle und die zweite Einstellstromquelle derart regelt, dass sie den Strom in der bestimmten Größe bereitstellen.
In den Zeichnungen beziehen sich gleiche Bezugszeichen in den verschiedenen Figuren in der Regel auf dieselben Komponenten. Die Figuren sind nicht notwendigerweise maßstabsgetreu; Schwerpunkt ist im Allgemeinen vielmehr die Veranschaulichung der Prinzipien der Erfindung. In der nachfolgenden Beschreibung werden verschiedene Aspekte unter Bezugnahme auf die folgenden Zeichnungen beschrieben. Es zeigen:
1 eine Verstärkerschaltung.
2 eine Chipkarte gemäß einer Ausführungsform.
3 eine Verstärkerschaltung gemäß einer Ausführungsform.
4A und 4B eine Verstärkerschaltung gemäß einer Ausführungsform.
5 einen Fehlersignalverstärker gemäß einer Ausführungsform.
6 fünf Diagramme, die eine Ruhestromkalibrierung veranschaulichen.
7 fünf Diagramme, die das Verhalten der in 4 dargestellten Verstärkerschaltung im eingeschwungenen Zustand zeigen.
Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zu Veranschaulichungszwecken spezifische Einzelheiten und Aspekte der vorliegenden Offenbarung darstellen, in denen die Erfindung realisiert werden kann. Diese Aspekte der vorliegenden Offenbarung werden mit ausreichender Genauigkeit beschrieben, um es Fachleuten zu ermöglichen, die Erfindung praktisch zu nutzen. Andere Aspekte dieser Offenbarung können verwendet werden, und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Die verschiedenen Aspekte der vorliegenden Offenbarung schließen sich nicht notwendigerweise gegenseitig aus, da einige Aspekte dieser Offenbarung mit einem oder mehreren anderen Aspekt(en) der Offenbarung kombiniert werden können, um neue Aspekte zu bilden.
1 zeigt eine Verstärkerschaltung 100.
In diesem Beispiel ist die Verstärkerschaltung 100 eine Gegentakt-Differenzverstärkerschaltung (Klasse AB), die auch als Differenzialtreiber für eine Last 103, z. B. eine Antenne, angesehen werden kann.
Die Verstärkerschaltung 100 weist eine erste einpolige Verstärkerschaltung 101 und eine zweite einpolige Verstärkerschaltung 102 auf.
Die erste einpolige Verstärkerschaltung 101 enthält einen Eingang, der mit der positiven Komponente eines Differenzeingangs Vi versorgt wird, und einen Ausgang, der mit einer Last 103 verbunden ist. Die zweite einpolige Verstärkerschaltung 102 enthält einen Eingang, der mit der negativen Komponente des Differenzeingangs Vi versorgt wird, und einen Ausgang, der mit der Last 103 verbunden ist, sodass die Last zwischen den Ausgang der ersten einpoligen Verstärkerschaltung 101 und den Ausgang der zweiten einpoligen Verstärkerschaltung 102 geschaltet ist.
Da die erste einpolige Verstärkerschaltung 101 und die zweite einpolige Verstärkerschaltung 102 einen gleichartigen Aufbau aufweisen, wird nachstehend nur die erste einpolige Verstärkerschaltung 101 beschrieben.
Die erste einpolige Verstärkerschaltung 101 enthält einen Transkonduktanzverstärker (Operational Transconductance Amplifier, OTA) 104, dessen positiver Eingang der Eingang der ersten einpoligen Verstärkerschaltung 101 ist und dessen negativer Eingang mit dem Ausgang der ersten einpoligen Verstärkerschaltung 101 verbunden ist. Die erste einpolige Verstärkerschaltung 101 enthält ferner einen n-Kanal-Feldeffekttransistor 105, dessen Drain-Anschluss mit dem höheren Versorgungspotenzial (d. h. der Versorgungsspannung) VDD verbunden ist und dessen Source-Anschluss mit dem Ausgang der ersten einpoligen Verstärkerschaltung 101 verbunden ist. Die erste einpolige Verstärkerschaltung 101 enthält ferner einen p-Kanal-Feldeffekttransistor 106, dessen Source-Anschluss mit dem Ausgang der ersten einpoligen Verstärkerschaltung 101 verbunden ist und dessen Drain-Anschluss mit dem niedrigeren Versorgungspotenzial VSS verbunden ist.
Die erste einpolige Verstärkerschaltung 101 enthält ferner eine erste Stromquelle 107, die zwischen VDD und den Gate-Anschluss des n-Kanal-Feldeffekttransistors 105 geschaltet ist, und eine zweite Stromquelle 108, die zwischen VSS und den Gate-Anschluss des p-Kanal-Feldeffekttransistors 106 geschaltet ist.
Die erste einpolige Verstärkerschaltung 101 enthält ferner einen ersten Widerstand 109, der zwischen den Ausgang des OTA 104 und den Gate-Anschluss des n-Kanal-Feldeffekttransistors 105 geschaltet ist, und einen zweiten Widerstand 110 der zwischen den Ausgang des OTA 104 und den Gate-Anschluss des p-Kanal-Feldeffekttransistors 106 geschaltet ist.
Die erste einpolige Verstärkerschaltung 101, die als eine einpolige Stufe betrachtet werden kann, kann somit als mittels eines Fehlersignalverstärkers (in diesem Beispiel des OTA 104) und einer Gegentakt-Komplementärendstufe (gebildet durch den n-Kanal-Feldeffekttransistor 105 und den p-Kanal-Feldeffekttransistor 106) implementierbar betrachtet werden. Der Fehlersignalverstärker vergleicht die Eingangsspannung Vi+ (bzw. Vi– für die zweite einpolige Verstärkerschaltung 102) mit der Ausgangsspannung Vo+ (bzw. Vo– für die zweite einpolige Verstärkerschaltung 102) und stellt die Ausgangsspannung des Fehlersignalverstärkers Verr+ (bzw. Verr– für die zweite einpolige Verstärkerschaltung 102) so ein, dass Vo+ (bzw. Vo– für die zweite einpolige Verstärkerschaltung 102) Vi+ (bzw. Vi– für die zweite einpolige Verstärkerschaltung 102) entspricht. Die Differenzausgangsspannung der Verstärkerschaltung 100 Vo wird angegeben mit Vo+ – Vo– = Vi = Vi+ – Vi–.
Der Ruhestrom Iq in der Endstufe wird durch den Spannungsabfall über den ersten Widerstand 109 R1 und den zweiten Widerstrand 110 R2 und somit durch den Einstellstrom I_bias, der von der ersten Stromquelle 107 und der zweiten Stromquelle 108 bereitgestellt wird, eingestellt. Um den Ruhestrom zu minimieren, kann der Einstellstrom so eingestellt werden, dass der Spannungsabfall Ibias × (R1 + R2) geringfügig größer ist als VTHn + VTHp.
Wenn wie in dem Beispiel von 1 gezeigt die erste einpolige Verstärkerschaltung 101 ohne eine zusätzliche Ladungspumpe mit VDD versorgt wird, ist die Ausgangsspannung der Gegentakt-Endstufe auf ungefähr VDD – V_THn (für die hohe Ausgangsspannung) und VSS + V_THp (für die niedrige Ausgangsspannung) begrenzt, wobei V_THn die Schwellwertspannung des n-Kanal-Feldeffekttransistors 105 und V_THp die Schwellwertspannung des p-Kanal-Feldeffekttransistors 106 ist.
Das bedeutet, dass, wenn die Summe aus VTHn + VTHp nahe VDD liegt, was bei Schaltkreisarchitekturen mit geringer Leistungsaufnahme, wie sie beispielsweise im Bereich der kontaktlosen Chipkarten zum Einsatz kommen, der Fall sein kann, der durch VDD – VTHn – VTHp – VSS gegebene Ausgangsspannungsbereich sehr begrenzt sein kann.
Gemäß einer Ausführungsform wird ein Konzept für eine Gegentakt-Differenzverstärkerschaltung für eine Chipkarte, die mit einer sehr niedrigen Versorgungsspannung (selbst wenn die Summe aus V_THn + V_THp nahe VDD liegt) arbeitet, bereitgestellt, indem ein hoher Wirkungsgrad und eine hohe Schaltungsstabilität gewahrt werden, wie sie zum Ansteuern hoher induktiver Lasten (z. B. Antennen) erforderlich sind.
Ein Beispiel einer Chipkarte gemäß einer Ausführungsform ist in 2 dargestellt.
2 zeigt eine Chipkarte 200.
Die Chipkarte 200 enthält eine Signalquelle 217, die dafür ausgelegt ist, ein mittels Funk zu übertragendes Signal zu erzeugen.
Die Chipkarte 200 enthält ferner einen p-Kanal-Feldeffekttransistor 201 mit einem Gate-Anschluss 202, einem Source-Anschluss 203 und einem Drain-Anschluss 204, der über seinen Source-Anschluss 203 mit einem höheren Versorgungspotenzial 205 (z. B. V_DD) und über seinen Drain-Anschluss 204 mit einem gemeinsamen Knoten 206 verbunden ist,
Die Chipkarte 200 enthält ferner einen n-Kanal-Feldeffekttransistor 207 mit einem Gate-Anschluss 208, einem Source-Anschluss 209 und einem Drain-Anschluss 210, der über seinen Drain-Anschluss 210 mit dem gemeinsamen Knoten 206 und über seinen Source-Anschluss 209 mit einem niedrigeren Versorgungspotenzial 211 (z. B. V_SS) verbunden ist.
Die Chipkarte 200 enthält ferner einen Operationsverstärker 212 mit einem positiven Eingangsanschluss 213, einem negativen Eingangsanschluss 214 und einem Ausgangsanschluss 215, wobei der positive Eingangsanschluss 213 mit dem gemeinsamen Knoten 206 verbunden ist, der negative Eingangsanschluss 214 mit der Signalquelle 217 verbunden ist und der Ausgangsanschluss 215 mit dem Gate-Anschluss 202 des p-Kanal-Feldeffekttransistors 201 und mit dem Gate-Anschluss 208 des n-Kanal-Feldeffekttransistors 207 verbunden ist, und eine Antenne 216, die mit dem gemeinsamen Knoten 206 verbunden ist.
Gemäß einer Ausführungsform wird, mit anderen Worten, eine Chipkarte (z. B. eine kontaktlose Chipkarte) bereitgestellt, die eine Gegentakt-Endstufe enthält, welche von einem n-Kanal-Feldeffekttransistor (z. B. einem NMOS), der mit dem hohen Versorgungspotenzial (z, B. VDD) verbunden ist, und einem p-Kanal-Feldeffekttransistor (z. B. einem PMOS), der mit dem niedrigen Versorgungspotenzial verbunden ist, gebildet wird. Beispielsweise sind verglichen mit der in 1 dargestellten Chipkarte 100 der NMOS- und der PMOS-Transistor der Endstufen der einpoligen Chipkarten 101, 102 umgekehrt (sodass der Source-Anschluss des PMOS-Bauelements mit VDD und der Source-Anschluss des NMOS-Bauelements mit VSS verbunden ist).
Dieser Aufbau der Chipkarte 200 ermöglicht den Betrieb mit sehr niedrigen Versorgungsspannungen (z. B. nahe der Summe aus VTHn – VTHp) und kann beispielsweise (beinahe) einen Rail-to-Rail-Ausgangsspannungsbereich bereitstellen. Die Chipkarte 200 kann mit dem Operationsverstärker realisiert werden, ohne dass eine Ladepumpe zum Versorgen des Operationsverstärkers benötigt wird, so dass die gesamte Chipkarte 200 mithilfe von Niederspannungsbauelementen realisiert werden kann.
Die Schaltung, die den Operationsverstärker 212, den p-Kanal-Feldeffekttransistor 201 und den n-Kanal-Feldeffekttransistor 207 enthält, kann als eine Verstärkerschaltung zum Verstärken des zu sendenden Signals und zum Ansteuern der Antenne 216 betrachtet werden.
Gemäß einer Ausführungsform wird der Wirkungsgrad der Verstärkerschaltung, die als Ausgangstreiber für die Antenne 216 dient, durch einen Regelkreis maximiert, der den Ruhestrom in einer Endstufe (z. B. in den Komplementärendstufen, wenn sie als Differenzverstärker realisiert ist) in Abhängigkeit von der Treiberlast und der Charakteristik des angelegten Eingangssignals auf ein Minimum reduziert. Dieser Ansatz kann beispielsweise genutzt werden, um eine in eine kontaktlose Chipkarte integrierte Sendeantenne anzusteuern, da sich die Lastimpedanz und die Eingangssignalcharakteristik üblicherweise mit der Zeit nicht (oder nur wenig) verändern. Aufgrund dieser Tatsache kann die Kalibrierung einmalig erfolgen (z. B. beim Hochfahren der Chipkarte). Wenn an die Chipkarte eine andere Antenne angeschlossen wird, kann sich die Chipkarte automatisch anpassen, um den bestmöglichen Wirkungsgrad zu erzielen.
Gemäß einer Ausführungsform wird die Stabilität des Treibers gewahrt, indem eine Pol-Nullstellen-Kompensationsschaltung in die Endstufe oder Endstufen (z. B. in die Komplementärendstufen bei Realisierung als Differenzverstärker) eingefügt wird.
Der p-Kanal-Feldeffekttransistor 201 und der n-Kanal-Feldeffekttransistor 207 können vom Verarmungs- oder vom Anreicherungstyp sein und können Feldeffekttransistoren unterschiedlicher Art sein, etwa MOSFETS (Metal Oxide Semiconductor Field Effect Transistors), MESFETS (Metal Semiconductor Field Effect Transistors) und so fort.
In einer Ausführungsform ist der Operationsverstärker ein Transkonduktanzverstärker.
Gemäß einer Ausführungsform sind der Gate-Anschluss des p-Kanal-Feldeffekttransistors und der Gate-Anschluss des n-Kanal-Feldeffekttransistors durch einen Widerstand und/oder einen Kondensator miteinander verbunden.
Die Chipkarte kann ferner eine Pol-Nullstellen-Kompensationsschaltung enthalten, die zwischen den Gate-Anschluss des p-Kanal-Feldeffekttransistors, den Gate-Anschluss des n-Kanal-Feldeffekttransistors und den gemeinsamen Knoten geschaltet ist.
Der Operationsverstärker, der p-Kanal-Feldeffekttransistor und der n-Kanal-Feldeffekttransistor bilden beispielsweise eine erste Verstärkerstufe, und die Chipkarte kann ferner eine zweite Verstärkerstufe enthalten.
Die zweite Verstärkerstufe enthält beispielsweise einen weiteren p-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Source-Anschluss mit dem höheren Versorgungspotenzial und über seinen Drain-Anschluss mit einem weiteren gemeinsamen Knoten verbunden ist; einen weiteren n-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Drain-Anschluss mit dem weiteren gemeinsamen Knoten und über seinen Source-Anschluss mit dem niedrigeren Versorgungspotenzial verbunden ist; einen weiteren Operationsverstärker mit einem positiven Eingangsanschluss, einem negativen Eingangsanschluss und einem Ausgangsanschluss, wobei der positive Eingangsanschluss mit dem weiteren gemeinsamen Knoten verbunden ist, der negative Eingangsanschluss mit der Signalquelle verbunden ist und der Ausgangsanschluss mit dem Gate-Anschluss des weiteren p-Kanal-Feldeffekttransistors und mit dem Gate-Anschluss des weiteren n-Kanal-Feldeffekttransistors verbunden ist, wobei die Antenne mit dem weiteren gemeinsamen Knoten verbunden ist. Die zweite Verstärkerstufe kann ähnlich der ersten Verstärkerstufe sein und somit ebenfalls die vorstehend beschriebenen Merkmale (etwa die Pol-Kompensationsschaltung) besitzen.
Die Antenne ist beispielsweise zwischen den gemeinsamen Knoten und den weiteren gemeinsamen Knoten geschaltet.
Das Signal ist beispielsweise ein Differenzsignal und die Signalquelle ist dafür ausgelegt, eine positive Signalkomponente an den negativen Eingang des Operationsverstärkers bereitzustellen und eine negative Signalkomponente an den negativen Eingang des weiteren Operationsverstärkers bereitzustellen. Das Differenzsignal ist das zu verstärkende Signal, z. B. ein Sendesignal wie etwa ein moduliertes Trägersignal.
Die Chipkarte kann ferner eine erste Einstellstromquelle, die zwischen das höhere Versorgungspotenzial und den Gate-Anschluss des p-Kanal-Feldeffekttransistors geschaltet ist, und eine zweite Einstellstromquelle, die zwischen das niedrigere Versorgungspotenzial und den Gate-Anschluss des n-Kanal-Feldeffekttransistors geschaltet ist, enthalten.
Gemäß einer Ausführungsform enthält die Chipkarte ferner einen Ruhestromregler, der dafür ausgelegt ist, die erste Einstellstromquelle und die zweite Einstellstromquelle auf Basis eines Ruhestrom-Reduzierungskriteriums zu regeln.
Der Ruhestromregler ist beispielsweise dafür ausgelegt, den Ruhestrom durch den p-Kanal-Feldeffekttransistor und den n-Kanal-Feldeffekttransistor zu bestimmen und die erste Einstellstromquelle und die zweite Einstellstromquelle auf Grundlage des bestimmten Ruhestroms zu regeln.
Der Ruhestromregler ist beispielsweise dafür ausgelegt, die erste Einstellstromquelle und die zweite Einstellstromquelle auf Basis eines Vergleichs des bestimmten Ruhestroms mit einem Bezugsstrom zu regeln.
Beispielsweise ist der Ruhestromregler dafür ausgelegt, basierend auf dem Ergebnis des Vergleichs eine Größe des Stroms zu bestimmen, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll.
Die Chipkarte ist beispielsweise dafür ausgelegt, in einem Kalibriermodus zu arbeiten, in dem der Ruhestromregler die Größe des Stroms bestimmt, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll, und ist beispielsweise dafür ausgelegt, nach der Bestimmung der Größe des Stroms, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll, in einen Verstärkungsmodus zu schalten, in dem der Ruhestromregler die erste Einstellstromquelle und die zweite Einstellstromquelle derart regelt, dass sie den Strom in der bestimmten Größe bereitstellen.
Im Folgenden wird ein Beispiel einer Verstärkerschaltung für eine Chipkarte gemäß einer Ausführungsform ausführlicher beschrieben.
3 zeigt eine Verstärkerschaltung 300 gemäß einer Ausführungsform.
Die Verstärkerschaltung 300 kann beispielsweise als Verstärkerschaltung für die Chipkarte 200 verwendet werden.
Die Verstärkerschaltung 300 weist eine erste einpolige Verstärkerschaltung 301 und eine zweite einpolige Verstärkerschaltung 302 auf.
Die erste einpolige Verstärkerschaltung 301 enthält einen Eingang, der mit der positiven Komponente eines Differenzeingangs Vi versorgt wird, und einen Ausgang, der mit einer Last 311 verbunden ist.
Die zweite einpolige Verstärkerschaltung 302 enthält einen Eingang, der mit der negativen Komponente des Differenzeingangs Vi versorgt wird, und einen Ausgang, der mit der Last 311 verbunden ist, sodass die Last 311 zwischen den Ausgang der ersten einpoligen Verstärkerschaltung 301 und den Ausgang der zweiten einpoligen Verstärkerschaltung 302 geschaltet ist.
Da die erste einpolige Verstärkerschaltung 301 und die zweite einpolige Verstärkerschaltung 302 einen gleichartigen Aufbau aufweisen, wird nachstehend nur die erste einpolige Verstärkerschaltung 301 beschrieben.
Die erste einpolige Verstärkerschaltung 301 enthält einen Transkonduktanzverstärker (OTA) 304. In dieser Implementierung wird ein OTA 304 verwendet, der einen ersten Ausgang 309 und einen zweiten Ausgang 310 besitzt. Beispielsweise dient der erste Ausgang 309 als Stromquelle und dient der zweite Ausgang 310 als Stromsenke, sodass die Differenz zwischen dem von dem ersten Ausgang 309 gelieferten Strom und dem von dem zweiten Ausgang 310 aufgenommenen Strom durch die Spannungsdifferenz zwischen der Spannung an dem positiven Eingang und der Spannung an dem negativen Eingang des OTA 304 geregelt wird (z. B. proportional zu dieser Spannungsdifferenz ist). Anders ausgedrückt kann beispielsweise die Differenz zwischen dem von dem ersten Ausgang 309 gelieferten Strom und dem von dem zweiten Ausgang 310 aufgenommenen Strom gleich dem Strom sein, der von einem OTA geliefert wird, welcher nur einen Ausgang besitzt, der einen spannungsgeregelten Strom bereitstellt. Eine beispielhafte Implementierung des OTA 304 wird weiter unten unter Bezugnahme auf 5 beschrieben.
Der negative Eingang des OTA 304 ist der Eingang (für das zu verstärkende Signal) der ersten einpoligen Verstärkerschaltung 302, und der positive Eingang des OTA 302 ist mit dem Ausgang der ersten einpoligen Verstärkerschaltung 302 verbunden. Die erste einpolige Verstärkerschaltung 301 enthält ferner einen p-Kanal-Feldeffekttransistor 305, dessen Source-Anschluss mit dem höheren Versorgungspotenzial (d. h. der Versorgungsspannung) VDD verbunden ist und dessen Drain-Anschluss mit dem Ausgang der ersten einpoligen Verstärkerschaltung 301 verbunden ist. Die erste einpolige Verstärkerschaltung 301 enthält ferner einen n-Kanal-Feldeffekttransistor 306, dessen Drain-Anschluss mit dem Ausgang der ersten einpoligen Verstärkerschaltung 301 verbunden ist und dessen Source-Anschluss mit dem niedrigeren Versorgungspotenzial VSS verbunden ist.
Die erste einpolige Verstärkerschaltung 301 enthält ferner eine erste Stromquelle 307, die zwischen VDD und den Gate-Anschluss des p-Kanal-Feldeffekttransistors 305 geschaltet ist, und eine zweite Stromquelle 308, die zwischen VSS und den Gate-Anschluss des n-Kanal-Feldeffekttransistors 306 geschaltet ist.
Der erste Ausgang 309 des OTA 304 ist mit dem Gate-Anschluss des p-Kanal-Feldeffekttransistors 305 verbunden. Der zweite Ausgang 310 des OTA 304 ist mit dem Gate-Anschluss des n-Kanal-Feldeffekttransistors 306 verbunden.
Die erste einpolige Verstärkerschaltung 301 enthält einen ersten Widerstand 312 und einen ersten Kondensator 313, die jeweils zwischen den ersten Ausgang des OTA 304 und den zweiten Ausgang des OTA 304 geschaltet sind.
Ferner enthält die erste einpolige Verstärkerschaltung 301 einen zweiten Kondensator 314, der zwischen den Gate-Anschluss des p-Kanal-Feldeffekttransistors 305 und einen Knoten 317 geschaltet ist, einen dritten Kondensator, der zwischen den Gate-Anschluss des n-Kanal-Feldeffekttransistors 306 und den Knoten 317 geschaltet ist, und einen zweiten Widerstand, der zwischen den Ausgang der ersten einpoligen Verstärkerschaltung 301 und den Knoten 317 geschaltet ist.
Im Folgenden wird das Potenzial an dem ersten Ausgang (hoher Ausgang) des OTA 304 als Ve + H und das Potenzial an dem zweiten Ausgang (niedriger Ausgang) des OTA 304 als Ve + L bezeichnet. Die entsprechenden Potenziale der zweiten einpoligen Verstärkerschaltung 302 werden analog dazu als Ve – H bzw. Ve – L bezeichnet.
Da der p-Kanal-Feldeffekttransistor 305 (z. B. ein PMOS-Bauelement) zu leiten beginnt, wenn Ve + H < VDD – VTHp (bzw. Ve – H < VDD – VTHp im Fall der zweiten einpoligen Verstärkerschaltung 302), und der n-Kanal-Feldeffekttransistor-NMOS zu leiten beginnt, wenn Ve + L > VSS + VTHn (bzw. Ve – L > VSS – VTHn im Fall der zweiten einpoligen Verstärkerschaltung 302), kann der OTA 304 direkt mit VDD versorgt werden, ohne dass eine Ladepumpe erforderlich ist.
Die erste einpolige Verstärkerschaltung 301 (und analog die zweite einpolige Verstärkerschaltung 302) kann einen Rail-to-Rail-Ausgangsspannungsbereich bereitstellen, der durch VDD – VSATp (hoher Pegel) und VSS + VSATn (niedriger Pegel) gegeben ist, wobei VSATp die Source-Drain-Sättigungsspannung des p-Kanal-Feldeffekttransistors und VSATPn die Drain-Source-Sättigungsspannung des n-Kanal-Feldeffekttransistors ist. Dies kann eine ausreichende Spannungsdifferenz (zwischen hohem Ausgangsspannungspegel und niedrigem Ausgangsspannungspegel) selbst bei niedriger Versorgungsspannung ermöglichen.
Um den Ruhestrom Iq in der Endstufe (die von dem p-Kanal-Feldeffekttransistor 305 und dem n-Kanal-Feldeffekttransistor 306 gebildet wird) auf ein Minimum zu begrenzen, sollte die Spannung Ve + H im Bereich von VDD – VTHp liegen und die Spannung Ve + L im Bereich von VSS + VTHn liegen. Dieser Zustand kann erreicht werden, indem der Spannungsabfall über den ersten Widerstand 312 Rb dadurch variiert wird, dass der Einstellstrom Ibias, der von der ersten Stromquelle 307 und der zweiten Stromquelle 308 geliefert wird, geregelt wird.
Gemäß einer Ausführungsform wird die Regelung des Einstellstroms durch einen digitalen Regelkreis realisiert, der durch eine Stromregelungsschaltung 318 der Verstärkerschaltung 300 implementiert ist.
Bevor beispielsweise die Verstärkerschaltung 300 im Normalbetrieb verwendet wird (z. B. zum Ausstrahlen eines modulierten Sendesignals mittels einer Sendeantenne, die die Last 311 bildet), wird der Ruhestrom für eine bestimmte Last- und Eingangsspannungscharakteristik kalibriert. Beispielsweise erfolgt die Kalibrierung, indem eine Nenneingangsspannung (in Form von Frequenz und Amplitude, z. B. Anlegen eines nominalen Trägersignals) an den Eingang der Verstärkerschaltung 300 (d. h. als Vi) angelegt wird.
Die Stromregelungsschaltung 318 enthält einen Komparator 319, der mit einem Maß des Stroms in den Source-Anschluss des p-Kanal-Feldeffekttransistors 305 versorgt wird.
Der digitale Regelkreis passt den Spannungsabfall über den ersten Widerstand 312 an, indem die Stromquellen 307, 308 mithilfe eines Reglers 320 geregelt werden, der das Vergleichsergebnis von dem Komparator 319 empfängt, sodass der von dem Komparator 319 erkannte Minimalwert des Laststroms i(t) einem Bezugsstrom Imin entspricht, der an den Komparator 319 bereitgestellt wird. Der maximale Ruhestrom Iq ist gleich dem minimalen Laststrom i(t) und sollte so klein wie möglich sein, um den Wirkungsgrad der Verstärkerschaltung 300 zu maximieren, jedoch auch groß genug, um eine Verzerrung des Signals zu vermeiden. Die Strominformation i(t) wird nur in einer der beiden einpoligen Verstärkerschaltungen 301, 302 (in diesem Beispiel der ersten einpoligen Verstärkerschaltung 301) von dem Regelkreis abgegriffen, da die beiden einpoligen Verstärkerschaltungen 301, 302 symmetrisch ausgerichtet und thermisch gut gekoppelt sind.
Der zweite Kondensator 314, der dritte Kondensator 315 und der zweite Widerstand 316 bilden eine Pol-Nullstellen-Kompensationsschaltung, die die Stabilität der ersten einpoligen Verstärkerschaltung 301 sicherstellt.
Der erste Kondensator 313 verbindet per AC-Kopplung die Ausgänge des OTA 304, um die Verzerrug des Signals auf ein Minimum zu begrenzen.
Eine beispielhafte Implementierung ist in 4 dargestellt, die in eine 4A (linke Seite der Schaltung) und eine 4B (rechte Seite der Schaltung) untergliedert ist, wobei die Verbindungspunkte zwischen dem in 4A dargestellten Teil der Schaltung und dem in 4B dargestellten Teil der Schaltung mit A bis E bezeichnet sind.
4A und 4B zeigen eine Verstärkerschaltung 400 gemäß einer Ausführungsform.
Die Verstärkerschaltung 400 enthält eine erste einpolige Verstärkerschaltung 401 und eine zweite einpolige Verstärkerschaltung 402. Die erste einpolige Verstärkerschaltung 401 und eine zweite einpolige Verstärkerschaltung 402 weisen einen gleichartigen Aufbau auf. Daher wird im Folgenden lediglich die erste einpolige Verstärkerschaltung 401 beschrieben.
Die erste einpolige Verstärkerschaltung 401 und die zweite einpolige Verstärkerschaltung 402 fungieren als einpolige Komplementärverstärkerschaltungen und verstärken das Eingangssignal Vi, das gleich der Differenz von Vi+ und Vi– (in 4 als VIP und ViN bezeichnet) ist, und erzeugen das Ausgangssignal Vo, das gleich der Differenz Vo+ und Vo– (in 4 als Vo_p und Vo_n bezeichnet) ist.
Die erste einpolige Verstärkerschaltung 401 enthält einen OTA 403, einen ersten PMOS 404, einen ersten NMOS 405, einen ersten Kondensator 406, einen zweiten Kondensator 407, einen ersten Widerstand 408 und einen zweiten Widerstand 409. Der erste Kondensator 406 ist zwischen einen ersten Ausgang (hoher Ausgang) des OTA 403 und einen ersten Knoten 410 geschaltet. Der zweite Kondensator 407 ist zwischen einen zweiten Ausgang (niedriger Ausgang) des OTA 403 und den ersten Knoten 410 geschaltet. Der erste Ausgang des OTA 403 ist ferner mit dem Gate-Anschluss des ersten PMOS 404 verbunden und der zweite Ausgang des OTA 403 ist ferner mit dem Gate-Anschluss des ersten NMOS 405 verbunden. Der Source-Anschluss des ersten NMOS 405 ist über den zweiten Widerstand 409 mit VSS verbunden und der Source-Anschluss des ersten PMOS 404 ist über einen dritten Widerstand 411 der Verstärkerschaltung 410 mit VDD (in diesem Beispiel VDD = 1,35 V) verbunden. Der Drain-Anschluss des ersten PMOS 404 und der Drain-Anschluss des ersten NMOS sind mit einem ersten Ausgang 412 (hoher Ausgang) der Verstärkerschaltung 400 verbunden. Die zweite einpolige Verstärkerschaltung 402 ist entsprechend mit einem zweiten Ausgang 413 (niedriger Ausgang) der Verstärkerschaltung 400 verbunden, und eine Last 414 ist zwischen den ersten Ausgang 412 und den zweiten Ausgang 413 geschaltet. In diesem Beispiel ist die Last 414 eine ohmsche-induktive Treiberlast von 1,9 Ohm und 430 nH.
Der erste Widerstand 408 ist zwischen den ersten Knoten 410 und den ersten Ausgang 412 geschaltet.
Die übrigen Komponenten der Verstärkerschaltung 400, die in den 4A und 4B (noch nicht beschrieben) gezeigt werden, können als Realisierung eines Ruhestromregelkreises betrachtet werden. Der Regelkreis enthält einen Komparator 415, der einen ersten Eingang 416 und einen zweiten Eingang 417 besitzt und ein Signal, das das Ergebnis des Vergleichs repräsentiert, an ein Puffergatter 418 bereitstellt. Der Ausgang des Puffergatters 418 ist mit dem Takteingang eines D-Flipflop 419 verbunden, dessen D-Eingang mit VDD verbunden ist und dessen Q-Ausgang mit einer Zählerschaltung 420 verbunden ist, um anzuzeigen, ob die Zählerschaltung 420 ihren Zählerwert erhöhen oder verringern soll. Ein Takteingang der Zählerschaltung 420 wird mit einem Taktsignal von einem Taktgenerator 421 versorgt. Ein Rücksetzeingang der Zählerschaltung 420 ist mit einer Rücksetzschaltung 422 verbunden, die den Zählerwert zurücksetzen kann. Die Zählerschaltung 420 besitzt ferner einen Rücksetzausgang, der mit dem Rücksetzeingang des D-Flipflop 419 verbunden ist. Die Zählerschaltung 420 gibt den aktuellen Zählerwert als einen Digitalwert von beispielsweise 4 Bits (nummeriert von 0 bis 3) aus, wobei Bit 0 an den Gate-Anschluss eines zweiten NMOS 423, Bit 1 an den Gate-Anschluss eines dritten NMOS 424, Bit 2 an den Gate-Anschluss eines vierten NMOS 425 und Bit 3 an den Gate-Anschluss eines fünften NMOS 426 bereitgestellt wird. Die Source-Anschlüsse des zweiten NMOS 423, des dritten NMOS 424, des vierten NMOS 425 und des fünften NMOS 426 sind mit VSS verbunden. Der Drain-Anschluss des zweiten NMOS 423 ist mit dem Source-Anschluss eines sechsten NMOS 427 verbunden, der Drain-Anschluss des dritten NMOS 424 ist mit dem Source-Anschluss eines siebten NMOS 428 verbunden, der Drain-Anschluss des vierten NMOS 425 ist mit dem Source-Anschluss eines achten NMOS 428 verbunden und der Drain-Anschluss des dritten NMOS 426 ist mit dem Source-Anschluss eines neunten NMOS 430 verbunden.
Die Gate-Anschlüsse des sechsten NMOS 427, des siebten NMOS 428, des achten NMOS 429 und des neunten NMOS 430 sind mit dem Gate-Anschluss eines zehnten NMOS 431 und dem Gate-Anschluss eines elften NMOS 432 verbunden.
Der Source-Anschluss des zehnten NMOS 431 ist mit dem Drain-Anschluss eines zwölften NMOS 433 verbunden, dessen Source-Anschluss mit VSS und dessen Gate-Anschluss mit VDD verbunden ist.
Der Source-Anschluss des elften NMOS 432 ist mit dem Drain-Anschluss eines dreizehnten NMOS 434 verbunden, dessen Source-Anschluss mit VSS und dessen Gate-Anschluss mit VDD verbunden ist.
Der Gate-Anschluss des zehnten NMOS 443 ist mit dem Drain-Anschluss des zehnten NMOS 443 verbunden. Ferner ist der Drain-Anschluss des zehnten NMOS 443 mittels einer ersten Stromquelle 435 mit VDD verbunden.
Der Drain-Anschluss des elften NMOS 432 ist mit den Gate-Anschlüssen eines zweiten PMOS 436, eines dritten PMOS 437 und eines vierten PMOS 438 verbunden. Die Source-Anschlüsse des zweiten PMOS 436, des dritten PMOS 437 und des vierten PMOS 438 sind mit VDD verbunden. Der Drain-Anschluss des zweiten PMOS 436 ist mit dem Drain-Anschluss des elften NMOS 432 verbunden. Der Drain-Anschluss des dritten PMOS 437 ist mit dem Einstellstromeingang (als irc_ota_i bezeichnet) des OTA der zweiten einpoligen Verstärkerschaltung 402 verbunden. Der Drain-Anschluss des vierten PMOS 438 ist mit dem Einstellstromeingang des OTA 403 der ersten einpoligen Verstärkerschaltung 401 verbunden.
Die Drain-Anschlüsse des sechsten NMOS 427, des siebten NMOS 428, des achten NMOS 429 und des neunten NMOS 430 sind mit den Gate-Anschlüssen eines fünften PMOS 439, eines sechsten PMOS 440 und eines siebten PMOS 441 verbunden. Die Source-Anschlüsse des fünften PMOS 439, des sechsten PMOS 440 und des siebten PMOS 441 sind mit VDD verbunden.
Der Drain-Anschluss des fünften PMOS 439 ist mit den Drain-Anschlüssen des sechsten NMOS 427, des siebten NMOS 428, des achten NMOS 429 und des neunten NMOS 430 verbunden.
Der Drain-Anschluss des sechsten PMOS 440 ist mit dem Ruhestrom-Regelstromeingang (als irc_cloop_i bezeichnet) des OTA der zweiten einpoligen Verstärkerschaltung 402 verbunden. Der Drain-Anschluss des siebten PMOS 441 ist mit dem Ruhestrom-Regelstromeingang des OTA 403 der ersten einpoligen Verstärkerschaltung 401 verbunden.
Der erste Eingang 416 des Komparators 415 ist mit dem Drain-Anschluss eines vierzehnten NMOS 442 verbunden, dessen Source-Anschluss mit VSS verbunden ist. Der zweite Eingang 417 des Komparators 415 ist mit dem Drain-Anschluss eines fünfzehnten NMOS 443 verbunden, dessen Source-Anschluss mit VSS verbunden ist.
Der Gate-Anschluss des vierzehnten NMOS 442 und der Gate-Anschluss des fünfzehnten NMOS 443 sind mit einem sechzehnten NMOS 444 verbunden, dessen Drain-Anschluss mit seinem Gate-Anschluss und über eine zweite Stromquelle 445 mit VDD verbunden ist.
Der Gate-Anschluss des fünfzehnten NMOS 442 ist ferner mit einem Einstellstromeingang des Komparators 415 verbunden.
Der erste Eingang 416 des Komparators 415 ist ferner mit dem Drain-Anschluss eines achten PMOS 446 verbunden, dessen Source-Anschluss mittels des dritten Widerstands 411 mit VDD verbunden ist und dessen Gate-Anschluss mittels eines dritten Kondensators 447 mit seinem Drain-Anschluss verbunden ist.
Der zweite Eingang 417 des Komparators 415 ist ferner mit dem Drain-Anschluss eines neunten PMOS 448 verbunden, dessen Source-Anschluss mittels eines vierten Widerstands 449 mit VDD verbunden ist und dessen Gate-Anschluss mittels eines vierten Kondensators 450 mit seinem Drain-Anschluss verbunden ist.
Als Eingang zur Verstärkerschaltung 200 wird der negative Eingang des OTA der ersten einpoligen Verstärkerschaltung 401 mit einem Signal von einem ersten Oszillator 451 versorgt und wird der negative Eingang des OTA der zweiten einpoligen Verstärkerschaltung 402 mit einem Signal von einem zweiten Oszillator 452 versorgt. Der erste Oszillator 451 und der zweite Oszillator 452 sind über eine Gleichspannungsquelle 453 mit VSS verbunden. Der erste Oszillator 451 stellt die positive Komponente ViP des Differenzeingangs an die Verstärkerschaltung 400 bereit und der zweite Oszillator 452 stellt die negative Komponente ViN des Differenzeingangs an die Verstärkerschaltung 400 bereit. Beispielsweise liefern der erste Oszillator 451 und der zweite Oszillator 452 das Trägersignal (die Signalstimuli z. B. mit Frequenz f = 13,56 MHz und Amplitude Vi+ = 500 mV +/– 200 mV, Vi– = 500 mV –/+ 200 mV), das in Amplitude, Phase oder Frequenz für die Ausstrahlung moduliert sein kann.
Die erste einpolige Komplementärverstärkerstufe 40 list durch den ersten PMOS 404, den ersten NMOS 405 und den OTA 403 (zur Verstärkung von ViP) realisiert, wobei der PMOS 404 und der erste NMOS 405 die Gegentaktstufe der Verstärkerstufe 401 bilden. Die zweite einpolige Komplementärverstärkerstufe 402 ist in gleicher Weise durch einen PMOS, einen NMOS und einen OTA (zur Verstärkung von ViN) realisiert. Der OTA 403 der ersten einpoligen Verstärkerschaltung 401 und der OTA der zweiten einpoligen Verstärkerschaltung 402 sind mittels Konstantstrom durch den dritten PMOS 437 und den vierten PMOS 438, die als Stromquellen fungieren, vorgespannt.
Der Ruhestromregler reduziert den Ruhestrom iqP = iqPh – iqP_l in der ersten einpoligen Komplementärverstärkerstufe 401 und iqN = iqN_h – iqN_l in der zweiten einpoligen Komplementärverstärkerstufe 402 auf ein Minimum, indem er den Minimalwert von iqP_h und iqN_h derart regelt, dass er einem definierten Bezugswert entspricht. Da die Komplementärverstärkerstufen 401, 402 symmetrisch sind, greift der Regelkreis den Strom iqP_h in der ersten Verstärkerstufe 401 (zur Verstärkung von ViP) nur ab und verwendet diese Information, um den Ruhestrom in beiden Verstärkerstufen 401, 402 zu minimieren. Der Strom iqP_h wird von einem dritten Widerstand 411 in eine Spannung umgewandelt, von dem achten PMOS 446, der als Diode fungiert, pegelgewandelt und durch das Signal curr_shft repräsentiert. Ein Strombezugssignal ref_shft wird durch den Spannungsabfall über den vierten Widerstand 449 erzeugt und durch den neunten PMOS 448, der als Diode fungiert, pegelgewandelt. Der dritte Widerstand 411 und der vierte Widerstand 449 sowie der achte PMOS 446 und der neunte PMOS 448 sind paarig. Der zweite Widerstand 409 und die Widerstände der zweiten einpoligen Verstärkerstufe 402, die dem zweiten Widerstand 409 entsprechen, sowie der dritte Widerstand 411 wurden in die Komplementärverstärkerstufen 401, 402 eingefügt, um die Schaltungssymmetrie zu wahren.
Wenn das Signal curr_shft dem Bezugssignal ref_shft entspricht, kann der Strom iqP_h berechnet werden, indem der von der zweiten Stromquelle bereitgestellte Strom mit dem Verhältnis des dritten Widerstands 411 zu dem vierten Widerstand 449 multipliziert wird, in diesem Beispiel iqP_h = 1 μA·5k/10R = 500 μA (wobei μA für Mikroampere steht). Solange die Spannung des Signals curr_shft größer ist als die Spannung des Signals ref_shft (das heißt, iqP_h ist größer als 500 μA), ist das von dem Komparator 415 erzeugte Signal inc_dec hoch. Das Signal inc_dec wird von dem Flipflop 419 abgegriffen und steuert den 4-Bit-Zähler 420. Der Binärwert des Zählers 420 wird durch das Signal dac<3:0> repräsentiert und erhöht sich, solange das Signal inc_dec hoch bleibt (das heißt, iqP_h ist größer als 500 μA). Das Signal dac<3:0> steuert die binär gewichtete Stromquelle, die von dem sechsten bis neunten NMOS-Transistor 427 bis 430 gebildet wird und den Strom isrc_cloop erzeugt, der an die Fehlersignalverstärker (d. h. die OTAs der Verstärkerstufen 401, 402) über den sechsten PMOS 440 und den siebten PMOS 441, die als Stromquellen fungieren, bereitgestellt wird. Wenn der Binärwert des Signals dac<3:0> ansteigt, steigt das Stromsignal isrc_cloop ebenfalls an und umgekehrt. Das Stromsignal isrc_cloop steuert die statische Spannungsdifferenz zwischen den Signalen VeP_h und VeP_l bzw. VeN_h und VeN_l und regelt so den Ruhestrom in jeder einpoligen Verstärkerstufe. Wenn das Signal curr_shft gleich oder geringfügig unter dem Bezugssignal ref_shft ist (d. h. iqP_h ist gleich oder kleiner 500 μA), wird das Signal inc_dec niedrig und behält der Zähler 420 seinen binären Ausgangswert. in diesem Fall ist die Kalibrierung des Ruhestroms beendet, da der Minimalstrom in jede der beiden Komplementärverstärkerstufen gleich 500 μA (dem durch das Bezugssignal ref_shft definierten Wert) ist. Daher wird der Ruhestrom in jeder Verstärkerstufe 401, 402 für eine bestimmte Lastimpedanz- und Eingangssignalcharakteristik (Frequenz, Amplitude) minimiert, was den optimalen Wirkungsgrad der Schaltung für diese Parameter garantiert.
Um die Stabilität jeder Verstärkerstufe 401, 402 zu erhalten, wurde eine symmetrische Pol-Nullstellen-Kompensationsstruktur in die Schaltung eingefügt (erster Widerstand 408, erster Kondensator 406 und zweiter Kondensator 407 für die erste Verstärkerstufe 401 und analog dazu für die zweite Verstärkerstufe 402). Diese Art der Kompensation funktioniert gut für ohmsche/induktive Verstärkerlasten, wie dies beim Ansteuern einer Antenne der Fall ist.
Die Fehlerverstärker, d. h. der OTA 403 der ersten Verstärkerstufe 401 und der OTA der zweiten Verstärkerstufe 402, sind jeweils beispielsweise durch eine vollkommen symmetrische OTA-Struktur realisiert. Dies ist in dargestellt.
5 zeigt einen Fehlersignalverstärker 500 gemäß einer Ausführungsform.
Es ist zu erkennen, dass der Fehlerverstärker 500 eine symmetrische OTA-Struktur 501 und eine Ruhestrom-Einstellstruktur 502 enthält.
Der Fehlerverstärker 500 verstärkt die Differenz zwischen der Spannung an einem ersten Eingang 503 (positiver Eingang) und einem zweiten Eingang 504 (negativer Eingang). Der Fehlerverstärker 500 enthält ferner einen Einstellstromeingang 505 und einen Ruhestrom-Regelstromeingang 506. Die Verstärkerschaltung 500 enthält ferner einen ersten Ausgang (positiver Ausgang) 510 (der als Stromquelle fungiert) und einen zweiten Ausgang (negativer Ausgang) 511 (der als Stromsenke fungiert).
Der erste Eingang 503 ist mit einem ersten PMOS 507 verbunden, dessen Source-Anschluss mit dem Einstellstromeingang 505 verbunden ist und dessen Drain-Anschluss mit einem ersten NMOS 508 verbunden ist, dessen Source-Anschluss mit VSS verbunden ist und dessen Gate-Anschluss mit seinem Drain-Anschluss sowie mit dem Gate-Anschluss eines zweiten NMOS 509 verbunden ist. Der Source-Anschluss des zweiten NMOS 509 ist mit VSS verbunden und sein Drain-Anschluss ist mit dem zweiten Ausgang 511 verbunden.
Der zweite Eingang 504 ist mit einem zweiten PMOS 512 verbunden, dessen Source-Anschluss mit dem Einstellstromeingang 505 verbunden ist und dessen Drain-Anschluss mit dem Drain-Anschluss eines dritten NMOS 513 verbunden ist, dessen Source-Anschluss mit VSS verbunden ist und dessen Gate-Anschluss mit seinem Drain-Anschluss sowie mit dem Gate-Anschluss eines vierten NMOS 514 verbunden ist. Der Source-Anschluss des vierten NMOS 514 ist mit VSS verbunden und der Drain-Anschluss des vierten NMOS 514 ist mit dem Drain-Anschluss eines dritten PMOS 515 verbunden, dessen Source-Anschluss mit VDD verbunden ist und dessen Gate-Anschluss mit seinem Drain-Anschluss und mit dem Gate-Anschluss eines vierten PMOS 516 verbunden ist, dessen Source-Anschluss mit VDD verbunden ist und dessen Drain-Anschluss mit dem ersten Ausgang 510 verbunden ist.
Der erste Ausgang 510 und der zweite Ausgang 511 sind mittels eines Widerstands 517 und eines Kondensators 523 miteinander verbunden.
Der erste Ausgang 510 ist ferner mit dem Drain-Anschluss eines fünften PMOS 518 verbunden, dessen Source-Anschluss mit VDD verbunden ist und dessen Gate-Anschluss mit dem Gate-Anschluss eines sechsten PMOS 519 verbunden ist, dessen Source-Anschluss mit VDD und dessen Drain-Anschluss mit seinem Gate-Anschluss verbunden ist.
Der zweite Ausgang 511 ist ferner mit dem Drain-Anschluss eines fünften NMOS 520 verbunden, dessen Source-Anschluss mit VSS verbunden ist und dessen Gate-Anschluss mit dem Gate-Anschluss eines sechsten NMOS 521 verbunden ist, dessen Source-Anschluss mit VSS und dessen Drain-Anschluss mit dem Drain-Anschluss des sechsten PMOS 519 verbunden ist.
Die Gate-Anschlüsse des fünften NMOS 520 und des sechsten NMOS 521 sind ferner mit dem Gate-Anschluss eines siebten NMOS 522 verbunden, dessen. Gate-Anschluss ferner mit seinem Drain-Anschluss, dessen Source-Anschluss mit VSS und dessen Drain-Anschluss mit dem Ruhestrom-Regelstromeingang 506 verbunden ist.
Der Spannungsabfall über den Widerstand 517 ist gleich der statischen Spannungsdifferenz zwischen der Spannung am positiven Eingang 504 und der Spannung am negativen Eingang 504 und definiert daher den Ruhestrom in den einpoligen Komplementärverstärkerstufen 401, 402. Der Spannungsabfall und daher der Ruhestrom werden durch das Einstellstromsignal isrc_cloop_i geregelt, das von dem vorstehend beschriebenen Ruhestrom-Regelkreis erzeugt wird.
Es ist zu beachten, dass in den vorstehenden Schaltungen 400, 500 die PMOS-Transistorgruppen mit VDD verbunden sein können.
Ein Simulationsergebnis, das das Verhalten der Verstärkerschaltung 400 aus 4 im Ruhestromkalibrierungs-Modus veranschaulicht, ist in 6 dargestellt.
6 zeigt fünf Diagramme 601, 602, 603, 604, 605, die eine Ruhestromkalibrierung darstellen.
Das erste Diagramm 601 veranschaulicht die Ausgangsspannung der Last 414.
Das zweite Diagramm 602 veranschaulicht den Strom durch die Last 414.
Das dritte Diagramm zeigt die Werte der Signale curr-shft 606 und ref-shft 607 (konstanter Wert), die von dem Komparator 415 bereitgestellt werden.
Das vierte Diagramm 604 zeigt die hohe Komponente des Ruhestroms iqp_h (d. h., den Ruhestrom durch den PMOS der Gegentaktstufe der Verstärkerstufe 401, 402).
Das fünfte Diagramm 605 veranschaulicht ein Signal cal_done, das anzeigt, ob die Kalibrierung beendet ist (hoher Wert) oder nicht (niedriger Wert).
Die Zeit nimmt von links nach rechts entlang einer Zeitachse 608 zu, die für alle Diagramme 601 bis 605 gilt.
Der Regelkreis begrenzt den maximalen Ruhestrom auf ungefähr 500 μA. Die Ruhestromkalibrierungsphase ist aktiv (cal_done niedrig), solange der Minimalwert des Stroms iqP_h größer ist als 500 μA (in diesem Fall ist das Signal curr_shft kleiner als das Bezugssignal ref_shft).
Das Verhalten der Verstärkerschaltung 400 aus 4 im eingeschwungenen Zustand ist in 7 veranschaulicht.
7 zeigt fünf Diagramme 701, 702, 703, 704, 705, die das Verhalten der Verstärkerschaltung 400 im eingeschwungenen Zustand veranschaulichen.
Das erste Diagramm 701 veranschaulicht die Ausgangsspannung der Last 414.
Das zweite Diagramm 702 veranschaulicht den Strom durch die Last 414.
Das dritte Diagramm zeigt die Werte der Signale curr-shft 706 und ref-shft 707 (konstanter Wert), die von dem Komparator 415 bereitgestellt werden.
Das vierte Diagramm 704 zeigt die hohe Komponente des Ruhestroms iqp_h. Es ist zu beachten, dass die niedrige Komponente des Ruhestroms iqp_l (d. h., der Ruhestrom durch den NMOS der Gegentaktstufe der Verstärkerstufe 401, 402) einen ähnlichen Graphen wie iqp_h aufweist, jedoch um 180° phasenverschoben.
Das fünfte Diagramm 705 veranschaulicht ein Signal cal_done, das anzeigt, ob die Kalibrierung beendet ist (hoher Wert) oder nicht (niedriger Wert). In diesem Fall wird angenommen, dass die Kalibrierung erfolgt ist und das Signal cal_done den hohen Wert hat.
Die Zeit nimmt von links nach rechts entlang einer Zeitachse 708 zu, die für alle Diagramme 701 bis 705 gilt.
Das Simulationsergebnis für den eingeschwungenen Zustand in 7 zeigt die Sinusausgangsspannung (erstes Diagramm 701) und den Ausgangsstrom (zweites Diagramm 702). Es zeigt auch, dass der Minimalwert des Stroms iqP_h bei ungefähr 500 μA liegt wie mit dem Ruhestrom-Regelkreis beabsichtigt.
Obwohl vorstehend bestimmte Aspekte beschrieben worden sind, ist für den Fachmann auf diesem Gebiet der Technik leicht einzusehen, dass verschiedene Veränderungen in Form und Detail daran vorgenommen werden können, ohne den Geist und Schutzbereich der Aspekte dieser Offenbarung zu verlassen, der durch die beigefügten Patentansprüche definiert ist. Der Schutzbereich wird somit durch die beigefügten Patentansprüche definiert, und alle in die Begriffsinhalte und Begriffsumfänge der Patentansprüche fallenden Änderungen sollen hierin inbegriffen sein.

Claims

Chipkarte (200), die Folgendes aufweist: eine Signalquelle (217), die dafür ausgelegt ist, ein mittels Funk zu übertragendes Signal zu erzeugen; einen p-Kanal-Feldeffekttransistor (201) mit einem Gate-Anschluss (202), einem Source-Anschluss (203) und einem Drain-Anschluss (204), der über seinen Source-Anschluss mit einem höheren Versorgungspotenzial (205) und über seinen Drain-Anschluss mit einem gemeinsamen Knoten (206) verbunden ist; einen n-Kanal-Feldeffekttransistor (207) mit einem Gate-Anschluss (208), einem Source-Anschluss (209) und einem Drain-Anschluss (210), der über seinen Drain-Anschluss (210) mit dem gemeinsamen Knoten (206) und über seinen Source-Anschluss (209) mit einem niedrigeren Versorgungspotenzial (211) verbunden ist; einen Operationsverstärker (212) mit einem positiven Eingangsanschluss (213), einem negativen Eingangsanschluss (214) und einem Ausgangsanschluss (215), wobei der positive Eingangsanschluss (213) mit dem gemeinsamen Knoten (206) verbunden ist, der negative Eingangsanschluss (214) mit der Signalquelle (217) verbunden ist und der Ausgangsanschluss (215) mit dem Gate-Anschluss (202) des p-Kanal-Feldeffekttransistors (201) und mit dem Gate-Anschluss (208) des n-Kanal-Feldeffekttransistors (207) verbunden ist; und eine Antenne (216), die mit dem gemeinsamen Knoten (206) verbunden ist.
Chipkarte (200) gemäß Anspruch 1, wobei der Operationsverstärker (212) ein Transkonduktanzverstärker ist.
Chipkarte (200) gemäß Anspruch 1 oder 2, wobei der Gate-Anschluss (202) des p-Kanal-Feldeffekttransistors (201) und der Gate-Anschluss (208) des n-Kanal-Feldeffekttransistors (207) durch einen Widerstand und/oder einen Kondensator miteinander verbunden sind.
Chipkarte (200) gemäß einem der Ansprüche 1 bis 3, die ferner eine Pol-Nullstellen-Kompensationsschaltung enthält, die zwischen den Gate-Anschluss (202) des p-Kanal-Feldeffekttransistors (201), den Gate-Anschluss (208) des n-Kanal-Feldeffekttransistors (207) und den gemeinsamen Knoten (206) geschaltet ist.
Chipkarte (200) gemäß einem der Ansprüche 1 bis 4, wobei der Operationsverstärker (212), der p-Kanal-Feldeffekttransistor (201) und der n-Kanal-Feldeffekttransistor (207) eine erste Verstärkerstufe bilden und die Chipkarte (200) eine zweite Verstärkerstufe enthält.
Chipkarte (200) gemäß Anspruch 5, wobei die zweite Verstärkerstufe Folgendes aufweist: einen weiteren p-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Source-Anschluss mit dein höheren Versorgungspotenzial (205) und über seinen Drain-Anschluss mit einem weiteren gemeinsamen Knoten verbunden ist; einen weiteren n-Kanal-Feldeffekttransistor mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, der über seinen Drain-Anschluss mit dem weiteren gemeinsamen Knoten und über seinen Source-Anschluss mit dem niedrigeren Versorgungspotenzial (211) verbunden ist; einen weiteren Operationsverstärker mit einem positiven Eingangsanschluss, einem negativen Eingangsanschluss und einem Ausgangsanschluss, wobei der positive Eingangsanschluss mit dem weiteren gemeinsamen Knoten verbunden ist, der negative Eingangsanschluss mit der Signalquelle (217) verbunden ist und der Ausgangsanschluss mit dem Gate-Anschluss des weiteren p-Kanal-Feldeffekttransistors und mit dem Gate-Anschluss des weiteren n-Kanal-Feldeffekttransistors verbunden ist; wobei die Antenne (216) mit dem weiteren gemeinsamen Knoten verbunden ist.
Chipkarte (200) gemäß Anspruch 6, wobei die Antenne (216) zwischen den gemeinsamen Knoten (206) und den weiteren gemeinsamen Knoten geschaltet ist.
Chipkarte (200) gemäß Anspruch 6 oder 7, wobei das Signal ein Differenzsignal ist und die Signalquelle (217) dafür ausgelegt ist, eine positive Signalkomponente an den negativen Eingang (214) des Operationsverstärkers (212) bereitzustellen und eine negative Signalkomponente an den negativen Eingang des weiteren Operationsverstärkers bereitzustellen.
Chipkarte (200) gemäß einem der Ansprüche 1 bis 8, die ferner eine erste Einstellstromquelle, die zwischen das höhere Versorgungspotenzial (205) und den Gate-Anschluss (202) des p-Kanal-Feldeffekttransistors (201) geschaltet ist, und eine zweite Einstellstromquelle, die zwischen das niedrigere Versorgungspotenzial (211) und den Gate-Anschluss (208) des n-Kanal-Feldeffekttransistors (207) geschaltet ist, enthält.
Chipkarte (200) gemäß Anspruch 9, die ferner einen Ruhestromregler enthält, der dafür ausgelegt ist, die erste Einstellstromquelle und die zweite Einstellstromquelle auf Basis eines Ruhestrom-Reduzierungskriteriums zu regeln.
Chipkarte (200) gemäß Anspruch 10, wobei der Ruhestromregler dafür ausgelegt ist, den Ruhestrom durch den p-Kanal-Feldeffekttransistor (201) und den n-Kanal-Feldeffekttransistor (207) zu bestimmen und die erste Einstellstromquelle und die zweite Einstellstromquelle auf Grundlage des bestimmten Ruhestroms zu regeln.
Chipkarte (200) gemäß Anspruch 11, wobei der Ruhestromregler dafür ausgelegt ist, die erste Einstellstromquelle und die zweite Einstellstromquelle auf Basis eines Vergleichs des bestimmten Ruhestroms mit einem Bezugsstrom zu regeln.
Chipkarte (200) gemäß Anspruch 12, wobei der Ruhestromregler dafür ausgelegt ist, basierend auf dem Ergebnis des Vergleichs eine Größe des Stroms zu bestimmen, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll.
Chipkarte (200) gemäß einem der Ansprüche 10 bis 13, wobei die Chipkarte (200) dafür ausgelegt ist, in einem Kalibriermodus zu arbeiten, in dem der Ruhestromregler die Größe des Stroms bestimmt, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll, und dafür ausgelegt ist, nach der Bestimmung der Größe des Stroms, der von der ersten Einstellstromquelle und der zweiten Einstellstromquelle geliefert werden soll, in einen Verstärkungsmodus zu schalten, in dem der Ruhestromregler die erste Einstellstromquelle und die zweite Einstellstromquelle derart regelt, dass sie den Strom in der bestimmten Größe bereitstellen.