DE102013018384B4 - Prozessor und Leiterplatte mit dem Prozessor - Google Patents

Prozessor und Leiterplatte mit dem Prozessor Download PDF

Info

Publication number
DE102013018384B4
DE102013018384B4 DE102013018384.7A DE102013018384A DE102013018384B4 DE 102013018384 B4 DE102013018384 B4 DE 102013018384B4 DE 102013018384 A DE102013018384 A DE 102013018384A DE 102013018384 B4 DE102013018384 B4 DE 102013018384B4
Authority
DE
Germany
Prior art keywords
processing unit
processor
data processing
signal
operating voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013018384.7A
Other languages
English (en)
Other versions
DE102013018384A1 (de
Inventor
Yu Zhao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE102013018384A1 publication Critical patent/DE102013018384A1/de
Application granted granted Critical
Publication of DE102013018384B4 publication Critical patent/DE102013018384B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Ein Prozessor (200) mit:
einer Datenverarbeitungseinheit (201), und
einer externen Leistungsversorgungskomponente (203), die mit der Datenverarbeitungseinheit verbunden ist, wobei
die Datenverarbeitungseinheit eine Leistungsverwaltungseinheit (202) umfasst, die in der Datenverarbeitungseinheit integriert ist, und wobei die Leistungsverwaltungseinheit zum Ausführen einer Leistungsverwaltung für die Datenverarbeitungseinheit verwendet ist; und
die Leistungsverwaltungseinheit ferner einen Pulssignalausgangsanschluss aufweist, der zur Ausgabe eines Pulsbreitenmodulationssignals verwendet ist, und wobei das Pulsbreitenmodulationssignal die externe Leistungsversorgungskomponente für die Zuleitung einer stabilen Betriebsspannung zu der Datenverarbeitungseinheit steuert;
einen Detektieranschluss zum Empfang eines Signals einer Betriebsspannung, die in einer Kernverarbeitungseinheit der Datenverarbeitungseinheit abgetastet ist;
einen Betriebsstatussignalausgangsanschluss zur Ausgabe des Signals der Betriebsspannung an die Kernverarbeitungseinheit, um ein Steuersignal für ein Tastverhältnis des Pulsbreitenmodulationssignals zur Verarbeitung durch die Kernverarbeitungseinheit zu erhalten; und
einen Steuersignaleingangsanschluss zum Empfang des Steuersignals für das Tastverhältnis aus der Kernverarbeitungseinheit zur Steuerung des Pulsbreitenmodulationssignals.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Datenverarbeitung und insbesondere einen Prozessor und eine Leiterplatte mit dem Prozessor.
  • Beschreibung des Stands der Technik
  • Mit der immer leistungsfähigeren Funktionsweise eines Prozessors und mit Zunahme des Integrationsgrades des Prozessors sind auch die Anforderungen für die Leistungsverwaltung immer weiter angestiegen. Da jedoch ein aktueller Prozessor wesentlich größeren Schwankungen in einem Leistungsverwaltungsprozess unterliegt, hat auch die Leistungsverwaltung gewisse Probleme, etwa die Verzögerung. Diese Probleme beeinflussen das Leistungsvermögen und die Zuverlässigkeit eines Systems in schwerwiegender Weise.
  • Der Prozessor umfasst einen zentralen Prozessor, einen grafischen Prozessor usw. Im Folgenden wird als Darstellungsbeispiel ein grafischer Prozessor verwendet. In der bestehenden Technik sind eine grafische Verarbeitungseinheit (GPU) und eine Leistungsverwaltungseinheit zwei individuelle Teile in dem grafischen Prozessor. Die Gestaltung und die Herstellung der Leistungsverwaltungseinheit und der GPU sind getrennt voneinander. Die beiden Teile kommunizieren miteinander über einen Steuerbus und einige Schnittstellen. 1 zeigt einen Prozessor 100 im Stand der Technik, der eine GPU 101, eine Leistungsverwaltungseinheit 104 und eine externe Leistungsversorgungskomponente 105 aufweist. Die GPU 101 sendet ein digitales Steuersignal für die Spannung von ihrer Steuerschnittstelle zu der Leistungsverwaltungseinheit 104 über einen Steuerbus 103 in Übereinstimmung etwa mit dem I2C-Protokoll und der Spannungserkennungs-(VID)Technik. Die Leistungsverwaltungseinheit 104 sendet ein Pulsbreitenmodulations-(PWM)Signal an die externe Leistungsversorgungskomponente 105 entsprechend dem empfangenen digitalen Steuersignal. Die externe Leistungsversorgungskomponente 105 gibt ein Leistungsversorgungssignal entsprechend dem empfangenen PWM-Signal aus. Das Leistungsversorgungssignal wurde der GPU 101 über einen Strompfad 106 eingespeist. Während dieses Vorganges gibt es Leistungsänderungen und Rauschen in dem Prozessor 100, da die GPU 101 und die Leistungsverwaltungseinheit 1042 einzelne Teile sind.
  • Die Druckschrift US 2012/086416 A1 offenbart eine Leistungsversorgungssteuereinheit, in die eine Mikrosteuereinheit, eine Speichereinheit und eine analoge Steuereinheit auf einem einzelnen Chip ausgebildet sind, und mehrere mit PWM versehene Ansteuereinheiten und mehrere Induktivitäten eine Mehrphasen-Leistungsversorgung bilden.
  • Die Druckschrift US 2009/0224732 A1 offenbart eine Anordnung, in der jedes von mehreren Halbleiterbauelementen einen Trigger-Eingangsanschluss, einen Trigger-Ausgangsanschluss und eine Zeitgeberschaltung aufweist, die ein Pulssignal, das am Eingangsanschluss eingespeist wird, verzögert und dieses am Ausgang ausgibt. Die Bauelemente sind untereinander in Ringkonfiguration geschaltet, indem ein Trigger-Eingang mit dem Trigger-Ausgang eines anderen Halbleiterbauelements verbunden ist.
  • Es daher eine Aufgabe der vorliegenden Erfindung, die Probleme in Bezug auf Komplexität des Aufbaus und zu geringer Leistungsfähigkeit zu lösen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung betrifft einen Prozessor mit den Merkmalen des Anspruchs 1. Weitere vorteilhafte Ausführungsformen sind in den Unteransprüchen definiert.
  • Der Prozessor umfasst eine Datenverarbeitungseinheit und eine externe Leistungsversorgungskomponente, die mit der Datenverarbeitungseinheit verbunden ist; wobei die Datenverarbeitungseinheit eine Leistungsverwaltungseinheit enthält, die in der Datenverarbeitungseinheit integriert ist, und wobei die Leistungsverwaltungseinheit zur Ausführung einer Leistungsverwaltung für die Datenverarbeitungseinheit verwendet ist; und die Leistungsverwaltungseinheit umfasst ferner einen Pulssignalausgangsanschluss, der zur Ausgabe eines Pulsbreitenmodulationssignals verwendet ist, und der Pulsbreitenmodulationsgenerator steuert die externe Leistungsversorgungskomponente, um eine stabile Betriebsspannung der Datenverarbeitungseinheit zuzuführen.
  • Die Leistungsverwaltungseinheit umfasst ferner einen Detektieranschluss zum Empfang eines Signals einer Betriebsspannung, die in einer Kernverarbeitungseinheit der Datenverarbeitungseinheit abgetastet ist; und einen Betriebsstatussignalausgangsanschluss zur Ausgabe des Signals der Betriebsspannung an die Kernverarbeitungseinheit, um ein Steuersignal für ein Tastverhältnis des Pulsbreitenmodulationssignals zu erhalten, zur Verarbeitung von der Kernverarbeitungseinheit; einen Steuersignaleingangsanschluss zum Empfangen des Steuersignals für das Tastverhältnis aus der Kernverarbeitungseinheit, um das Pulsbreitenmodulationssignal zu steuern.
  • Vorzugsweise sind der Detektieranschluss, der Betriebsstatussignalausgangsanschluss und der Steuersignaleingangsanschluss mit der Kernverarbeitungseinheit durch physikalische Verbindungen verbunden.
  • Vorzugsweise sind die physikalischen Verbindungen Kupferdrahtverbindungen.
  • Vorzugsweise umfasst die Leistungsverwaltungseinheit ferner einen Detektieranschluss zum Empfang eines Signals einer Betriebsspannung, die in einer Kernverarbeitungseinheit der Datenverarbeitungseinheit abgetastet ist; eine Steuerung zur Berechnung eines Tastverhältnisses des Pulsbreitenmodulationssignals gemäß einem Differenzwert zwischen der Betriebsspannung und einer Sollbetriebsspannung, um das Pulsbreitenmodulationssignal zu steuern.
  • Vorzugsweise berechnet die Steuerung ferner das Tastverhältnis des Pulsbreitenmodulationssignals entsprechend einer aktuellen Änderungsrate der Betriebsspannung.
  • Vorzugsweise ist der Pulssignalausgangsanschluss ein Eingang/Ausgang für Allgemeinzwecke der Datenverarbeitungseinheit.
  • Vorzugsweise umfasst die externe Leistungsversorgungskomponente eine Mehrphasen-Leistungserzeugungsschaltung.
  • Vorzugsweise umfasst die Mehrphasen-Leistungserzeugungsschaltung Treiberschaltungen und MOSFETs.
  • Vorzugsweise umfasst der Prozessor einen grafischen Prozessor und einen zentralen Prozessor.
  • Der Prozessor kann auf einer Leiterplatte montiert sein, wobei der Prozessor eine Datenverarbeitungseinheit und eine externe Leistungsversorgungskomponente umfasst, die mit der Datenverarbeitungseinheit verbunden ist; wobei die Datenverarbeitungseinheit eine Leistungsverwaltungseinheit umfasst, die in der Datenverarbeitungseinheit integriert ist, und wobei die Leistungsverwaltungseinheit zum Ausführen einer Leistungsverwaltung für die Datenverarbeitungseinheit verwendet ist; und die Leistungsverwaltungseinheit umfasst ferner einen Pulssignalausgangsanschluss, der zur Ausgabe eines Pulsbreitenmodulationssignals verwendet ist, und das Pulsbreitenmodulationssignal steuert die externe Leistungsversorgungskomponente, so dass eine stabile Betriebsspannung an die Datenverarbeitungseinheit ausgegeben wird.
  • Vorzugsweise umfasst die Leistungsverwaltungseinheit ferner einen Detektieranschluss zum Empfang eines Signals einer Betriebsspannung, die in einer Kernverarbeitungseinheit der Datenverarbeitungseinheit abgetastet ist; einen Betriebsstatussignalausgangsanschluss zur Ausgabe des Signals der Betriebsspannung an die Kernverarbeitungseinheit zum Erhalten eines Steuersignals für ein Tastverhältnis des Pulsbreitenmodulationssignals durch Verarbeitung mittels der Kernverarbeitungseinheit; einen Steuersignaleingangsanschluss zum Empfang des Steuersignals für das Tastverhältnis aus der Kernverarbeitungseinheit zur Steuerung des Pulsbreitenmodulationssignals.
  • Vorzugsweise sind der Detektieranschluss, der Betriebsstatussignalausgangsanschluss und der Steuersignaleingangsanschluss mit der Kernverarbeitungseinheit durch physikalische Verbindungen verbunden.
  • Vorzugsweise sind die physikalischen Verbindungen Kupferdrahtverbindungen.
  • Vorzugsweise umfasst die Leistungsverwaltungseinheit ferner einen Detektieranschluss zum Empfang eines Signals einer Betriebsspannung, die in einer Kernverarbeitungseinheit der Datenverarbeitungseinheit abgetastet ist; eine Steuerung zur Berechnung eines Tastverhältnisses des Pulsbreitenmodulationssignals entsprechend einem Differenzwert zwischen der Betriebsspannung und einer Sollbetriebsspannung zur Steuerung des Pulsbreitenmodulationssignals.
  • Vorzugsweise berechnet die Steuerung auch das Tastverhältnis des Pulsbreitenmodulationssignals entsprechend einer aktuellen Änderungsrate der Betriebsspannung.
  • Vorzugsweise ist der Pulssignalausgangsanschluss ein Eingang/Ausgang für Allgemeinzwecke der Datenverarbeitungseinheit.
  • Vorzugsweise umfasst die externe Leistungsversorgungskomponente eine Mehrphasen-Leistungserzeugungsschaltung.
  • Vorzugsweise umfasst die Mehrphasen-Leistungserzeugungsschaltung Treiberschaltungen und MOSFETs.
  • Vorzugsweise umfasst die Leiterplatte eine Grafikkarte und eine Hauptplatine.
  • Das Leistungsverhalten und die Stabilität des von der vorliegenden Erfindung bereitgestellten Prozessors sind deutlich verbessert, und der Aufbau des Prozessors ist einfach.
  • Weitere Merkmale und Vorteile der Erfindung gehen aus der folgenden Beschreibung hervor, und werden zum Teil aus der Beschreibung ersichtlich oder können durch die praktische Umsetzung der Erfindung nachvollzogen werden. Die Vorteile der Erfindung werden realisiert und erreicht durch den Aufbau, der insbesondere in der schriftlichen Beschreibung und in den Ansprüchen sowie in den angefügten Zeichnungen angegeben ist.
  • Zu beachten ist, dass sowohl die vorhergehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung anschaulich und erläuternd sind und dazu gedacht sind, eine weitere Erläuterung der beanspruchten Erfindung anzugeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind enthalten, um ein weitergehendes Verständnis der Erfindung bereitzustellen und sind in der Beschreibung enthalten und bilden einen Teil davon. Die Zeichnungen stellen Ausführungsformen der Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. In den Zeichnungen zeigen
  • 1 eine schematische Ansicht eines Prozessors gemäß dem Stand der Technik; und
  • 2 eine schematische Darstellung eines Prozessors gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Es werden hierin beispielhafte Ausführungsformen im Zusammenhang eines Prozessors und einer Leiterplatte, die den Prozessor enthält, beschrieben. Der Fachmann auf dem Gebiet erkennt, dass die folgende Beschreibung nur anschaulich ist und in keiner Weise einschränkend sein soll. Andere Ausführungsformen ergeben sich für den Fachmann von selbst, wenn er im Besitz der vorliegenden Offenbarung ist. Es wird nun im Detail auf Realisierungen der beispielhaften Ausführungsformen Bezug genommen, die in den begleitenden Zeichnungen dargestellt sind. Es werden die gleichen Bezugszeichen sofern möglich durchgängig in den Zeichnungen und in der folgenden Beschreibung verwendet, um gleiche oder ähnliche Elemente zu bezeichnen.
  • Die vorliegende Erfindung betrifft einen Prozessor. Der Fachmann auf dem Gebiet weiß, dass der Prozessor einen zentralen Prozessor und einen grafischen Prozessor enthalten kann.
  • Im Folgenden wird ein grafischer Prozessor als Beispiel verwendet, um den Prozessor detailliert zu beschreiben. 2 zeigt eine schematische Ansicht eines grafischen Prozessors 200 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Der grafische Prozessor 200 umfasst eine Datenverarbeitungseinheit 201 und eine externe Leistungsversorgungskomponente 203, die mit der Datenverarbeitungseinheit 201 verbunden ist. In der anschaulichen Ausführungsform ist die Datenverarbeitungseinheit eine GPU. Die GPU 201 umfasst eine Leistungsverwaltungseinheit 202, die in der GPU 201 integriert ist, und die Leistungsverwaltungseinheit 202 wird verwendet, um eine Leistungsverwaltung für die GPU 201 auszuführen. Die Leistungsverwaltungseinheit 202 umfasst ferner einen Pulssignalausgangsanschluss, der zur Ausgabe eines PWM-Signals verwendet wird, und das PWM-Signal steuert die externe Leistungsversorgungskomponente 203, um eine stabile Betriebsspannung der GPU 201 zuzuführen.
  • In der anschaulichen Ausführungsform ist die Leistungsverwaltungseinheit 202 in die GPU 201 des grafischen Prozessors 200 integriert, wodurch keine Notwendigkeit für einen Kommunikationsbus zwischen der GPU und der Leistungsverwaltungseinheit 202 besteht und wodurch die Komplexität einer Leiterplatte reduziert wird. Einerseits wird ein externes empfindliches Signal eines Chips nicht erzeugt, und andererseits wird die Wahrscheinlichkeit eines Systemausfalls verringert; andererseits wird das Steuersignal nicht verzögert, wobei der Grund für all dies darin zusehen ist, dass die Leistungsverwaltungseinheit 202 mit anderen Einheiten der GPU 201 innerhalb der GPU 201 kommuniziert.
  • Eine externe Leistungsversorgung der GPU 201 liefert Leistung an die Leistungsverwaltungseinheit 202, die in der GPU 201 integriert ist, und die Leistungsverwaltungseinheit 202 erzeugt das PWM-Signal entsprechend der Betriebsspannung, die von der GPU 201 benötigt wird. Der PWM-Signalausgangsanschluss der Leistungsverwaltungseinheit 202 gibt das PWM-Signal zur Zuleitung an die GPU 201 über die externe Leistungsversorgungskomponente 203 aus.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung kann die Leistungsverwaltungseinheit 202 ferner einen Detektieranschluss, einen Betriebsstatussignalausgangsanschluss und einen Steuersignaleingangsanschluss aufweisen. Der Detektieranschluss dient zum Empfang eines Signals einer Betriebsspannung, die von einer Kernverarbeitungseinheit der GPU 201 abgenommen wird. Der Betriebsstatussignalausgangsanschluss dient zur Ausgabe des Signals der Betriebsspannung an die Kernverarbeitungseinheit, um ein Steuersignal für ein Tastverhältnis des PWM-Signals zur Verarbeitung durch die Kernverarbeitungseinheit zu erhalten. Ein Steuersignaleingangsanschluss dient zum Empfang des Steuersignals für das Tastverhältnis aus der Kernverarbeitungseinheit zur Steuerung des PWM-Signals.
  • Der Fachmann erkennt, dass der Detektieranschluss, der Betriebsstatussignalausgangsanschluss und der Steuersignaleingangsanschluss, die zuvor genannt sind, zu einem einzigen Anschluss zusammengefasst werden können. Vorzugsweise können der Detektieranschluss, der Betriebsstatussignalausgangsanschluss und der Steuersignaleingangsanschluss mit der Kernverarbeitungseinheit durch physikalische Verbindungen verbunden werden. Der Fachmann erkennt, dass der Detektieranschluss, der Betriebsstatussignalausgangsanschluss und der Steuersignaleingangsanschluss auch mit der Kernverarbeitungseinheit durch Verbindungen mittels eines Hochgeschwindigkeitsbusses verbunden werden können. Sowohl die Leistungsverwaltungseinheit 202 als auch die Kernverarbeitungseinheit sind in der GPU 201 angeordnet, und die Entfernung zwischen diesen beiden ist gering. Die internen physikalischen Verbindungen, die von geringem Aufwand sind, können die Anforderung für die Verbindung zwischen der Leistungsverwaltungseinheit 202 und der Kernverarbeitungseinheit erfüllen, da die elektrischen Signale zwischen diesen Komponenten einfach sind. Die Hochgeschwindigkeitsbusverbindungen könnten eine zusätzliche Verdrahtung vermeiden, aber es werden diverse komplexe Daten über die Hochgeschwindigkeitsbusverbindung übertragen. Somit könnte ein unerwarteter Fehler erzeugt werden, wenn der Detektieranschluss, der Betriebsstatussignalausgangsanschluss und der Steuersignaleingangsanschluss mit der Kernverarbeitungseinheit über Hochgeschwindigkeitsbusverbindungen verbunden werden. Der Fachmann erkennt, dass die zuvor genannten physikalischen Verbindungen Kupferdrahtverbindungen sein können, die nicht nur Kosten sparend sind, sondern auch den Anforderungen genügen. Die Verbindungen können selbst verständlich auch andere Metalldrahtverbindungen sein, beispielsweise Platin-Drahtverbindungen, Aluminium-Drahtverbindungen usw.
  • Die Leistungsverwaltungseinheit 202 ermittelt den aktuellen Betriebsstatus der GPU 201 durch Abtastung der Betriebsspannung der Kernverarbeitungseinheit. Und die Leistungsverwaltungseinheit 202 empfängt das Signal der Betriebsspannung, das von der Kernverarbeitungseinheit der GPU 201 abgetastet ist, über den Detektieranschluss. Sodann wird das Signal der Betriebsspannung an die Kernverarbeitungseinheit ausgegeben. Das Steuersignal für ein Tastverhältnis des PWM-Signals, das auszugeben ist, wird durch die Kernverarbeitungseinheit berechnet. Und dann empfängt die Leistungsverwaltungseinheit 202 das Steuersignal für das Tastverhältnis aus der Kernverarbeitungseinheit über den Steuersignaleingangsanschluss. Die Leistungsverwaltungseinheit 202 steuert das auszugebende PWM-Signal entsprechend dem empfangenen Steuersignal für das Tastverhältnis.
  • Wenn die Auslastung der GPU 201 ansteigt, wird die Betriebsspannung der Kernverarbeitungseinheit abgesenkt. Zu diesem Zeitpunkt empfängt die Leistungsverwaltungseinheit 202 das Steuersignal für das Tastverhältnis, was das Tastverhältnis des PWM-Signals vergrößert. Schließlich gibt die Leistungsverwaltungseinheit 202 das PWM-Signal mit dem größeren Tastverhältnis an die GPU 201 über die externe Leistungsversorgungskomponente aus, um die Anforderung hinsichtlich der Auslastung der GPU 201 zu erfüllen.
  • Bekanntlich hat die GPU 201 eine mächtige Rechenkapazität, die die erforderliche Betriebsspannung entsprechend den aktuellen Lastbedingungen der Kernverarbeitungseinheit berechnen kann, um eine gute Leistungssteuerung zu erreichen. Eine Transferfunktion zur Steuerung, die sehr komplex ist und sogar für eine konventionelle Leistungsverwaltungseinheit nicht erreichbar ist, kann für eine GPU leicht bestimmbar sein. In der anschaulichen Ausführungsform kann die Leistungsverwaltungseinheit 202 effektiv die Leistung verwalten unter Verwendung der GPU 201, da die Leistungsverwaltungseinheit 202 innerhalb der GPU 201 angeordnet ist.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung kann die Leistungsverwaltungseinheit 202 ferner einen Detektieranschluss und eine Steuerung aufweisen. Der Detektieranschluss wird für den Empfang eines Signals einer Betriebsspannung verwendet, die in einer Kernverarbeitungseinheit der GPU 201 abgetastet wird. Die Steuerung dient zur Berechnung eines Tastverhältnisses des PWM-Signals entsprechend einem Differenzwert zwischen der Betriebsspannung und einer Sollbetriebsspannung, um das PWM-Signals zu steuern.
  • Ähnlich wie bei der vorhergehenden anschaulichen Ausführungsform empfängt die Leistungsverwaltungseinheit 202 das Signal der Betriebsspannung, die in der Kernverarbeitungseinheit der GPU 201 abgetastet wird, über den Detektieranschluss. Die Steuerung der Leistungsverwaltungseinheit 202 berechnet einen Differenzwert zwischen der Betriebsspannung und der Sollbetriebsspannung und steuert das Tastverhältnis des PWM-Signals entsprechend dem Differenzwert. Wenn beispielsweise die Sollbetriebsspannung der Kernverarbeitungseinheit größer ist als die abgetastete tatsächliche Betriebsspannung, bestimmt die Steuerung ein größeres Tastverhältnis. Die Leistungsverwaltungseinheit 202 gibt das PWM-Signal mit dem größeren Tastverhältnis, das von der Steuerung ermittelt wird, an die GPU 201 aus.
  • Vorzugsweise berechnet die Steuerung der Leistungsverwaltungseinheit 202 auch das Tastverhältnis des PWM-Signals entsprechend einer aktuellen Änderungsrate der Betriebsspannung. Die Leistungsverwaltungseinheit 202 erhält die aktuelle Änderungsrate der Betriebsspannung der Kernverarbeitungseinheit durch Abtastung der Betriebsspannung der Kernverarbeitungseinheit während einer Zeitdauer. Die Steuerung berechnet das Tastverhältnis des PWM-Signals entsprechend einer aktuellen Änderungsrate der Betriebsspannung, um das PWM-Signal zu steuern.
  • Beispielsweise tastet die Leistungsverwaltungseinheit 202 die Betriebsspannung der Kernverarbeitungseinheit während 1 μs ab, und es ist bekannt, dass die aktuelle Änderungsrate der Betriebsspannung der Kernverarbeitungseinheit während dieser Zeitdauer kleiner wird. Daher sagt die Steuerung voraus, dass die Laständerung der GPU 201 gemäß der aktuellen Änderungsrate der Betriebsspannung abnimmt. Somit muss die Betriebsspannung der Kernverarbeitungseinheit nicht sehr rasch geändert werden, und die Einstellgeschwindigkeit des Tastverhältnisses des PWM-Signals kann herabgesetzt werden. Auf diese Weise wird ein Überschwingen der Modulation vermieden, und somit kann die Stabilität des grafischen Prozessors verbessert werden und die Leistungsverwaltung ist präziser.
  • Der Pulssignalausgangsanschluss der Leistungsverwaltungseinheit 202 kann ein Eingang/Ausgang für Allgemeinzwecke (GPIO) der GPU 201 sein. Der GPIO ist eine bestehende Schnittstelle in dem Prozessor, die programmierbar ist. In einer anschaulichen Ausführungsform der vorliegenden Erfindung gibt die Leistungsverwaltungseinheit 202 ein PWM-Signal über einen GPIO anstatt über eine spezielle Schnittstelle aus, wodurch der Aufbau des Prozessors vereinfacht wird.
  • Die externe Leistungsversorgungskomponente kann eine Mehrphasen-Leistungserzeugungsschaltung umfassen. Die Mehrphasen-Leistungserzeugungsschaltung kann mehrere BUCK-Schaltungen in einer parallelen Anordnung aufweisen. Die BUCK-Schaltung empfängt ein PWM-Signal. Die Mehrphasen-Leistungserzeugungsschaltung gibt eine Spannung aus, die von der GPU 201 benötigt wird. Dabei ist die Anzahl der Phasen der Mehrphasen-Leistungserzeugungsschaltung abhängig von einem Volllaststrom der GPU 201. Wenn eine Phase der Mehrphasen-Leistungserzeugungsschaltung einen Strom von 25 A bewältigen kann, dann kann die Anzahl der Phasen der Mehrphasen-Leistungserzeugungsschaltung das Verhältnis der Stromstärke des Volllaststromes der GPU 201 zu 25 A sein. Wenn beispielsweise vorausgesetzt wird, dass der Volllaststrom der GPU 201 ungefähr 75 A beträgt, wäre die Anzahl der Phasen der Mehrphasen-Leistungserzeugungsschaltung 3.
  • In der vorliegenden anschaulichen Ausführungsform kann der Aufbau der externen Leistungsversorgungskomponente sehr einfach sein. Vorzugsweise kann jede BUCK-Schaltung der mehreren BUCK-Schaltungen Treiberschaltungen und MOSFETs enthalten. Die MOSFETs können integriert sein.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Leiterplatte offenbart. Die Leiterplatte enthält den zuvor genannten Prozessor. Der Kürze halber wird eine detaillierte Beschreibung für den Prozessor, der mit Bezug zu den obigen Ausführungsformen beschrieben ist, weggelassen. Der Fachmann versteht den speziellen Aufbau und die Funktionsweise des Prozessors durch Bezugnahme auf 2 in Verbindung mit der obigen Beschreibung.
  • In der Leiterplatte ist die Leistungsverwaltungseinheit in der Datenverarbeitungseinheit integriert. Die Komplexität der Verdrahtung ist geringer. Die Verzögerung bei der Steuerung des Leistungsverwaltungsprozesses ist kleiner und das Verhalten der Leiterplatte bei Änderungen ist verbessert, da die gesamte Kommunikation zwischen der Leistungsverwaltungseinheit und den anderen Einheiten der Datenverarbeitungseinheit innerhalb der Datenverarbeitungseinheit erfolgt.
  • Die Leiterplatte kann eine beliebige Leiterplatte sein, die den zuvor genannten Prozessor umfasst. Optional kann die Leiterplatte eine grafische Karte und eine Hauptplatine umfassen.

Claims (9)

  1. Ein Prozessor (200) mit: einer Datenverarbeitungseinheit (201), und einer externen Leistungsversorgungskomponente (203), die mit der Datenverarbeitungseinheit verbunden ist, wobei die Datenverarbeitungseinheit eine Leistungsverwaltungseinheit (202) umfasst, die in der Datenverarbeitungseinheit integriert ist, und wobei die Leistungsverwaltungseinheit zum Ausführen einer Leistungsverwaltung für die Datenverarbeitungseinheit verwendet ist; und die Leistungsverwaltungseinheit ferner einen Pulssignalausgangsanschluss aufweist, der zur Ausgabe eines Pulsbreitenmodulationssignals verwendet ist, und wobei das Pulsbreitenmodulationssignal die externe Leistungsversorgungskomponente für die Zuleitung einer stabilen Betriebsspannung zu der Datenverarbeitungseinheit steuert; einen Detektieranschluss zum Empfang eines Signals einer Betriebsspannung, die in einer Kernverarbeitungseinheit der Datenverarbeitungseinheit abgetastet ist; einen Betriebsstatussignalausgangsanschluss zur Ausgabe des Signals der Betriebsspannung an die Kernverarbeitungseinheit, um ein Steuersignal für ein Tastverhältnis des Pulsbreitenmodulationssignals zur Verarbeitung durch die Kernverarbeitungseinheit zu erhalten; und einen Steuersignaleingangsanschluss zum Empfang des Steuersignals für das Tastverhältnis aus der Kernverarbeitungseinheit zur Steuerung des Pulsbreitenmodulationssignals.
  2. Der Prozessor (200) nach Anspruch 1, wobei der Detektieranschluss, der Betriebsstatussignalausgangsanschluss und der Steuersignaleingangsanschluss mit der Kernverarbeitungseinheit durch physikalische Verbindungen verbunden sind.
  3. Der Prozessor (200) nach Anspruch 2, wobei die physikalischen Verbindungen Kupferdrahtverbindungen sind.
  4. Der Prozessor (200) nach Anspruch 1, wobei die Leistungsverwaltungseinheit (202) ferner umfasst: einen Detektieranschluss zum Empfang eines Signals einer Betriebsspannung, das in einer Kernverarbeitungseinheit der Datenverarbeitungseinheit (201) abgetastet ist; und eine Steuerung zur Berechnung eines Tastverhältnisses des Pulsbreitenmodulationssignals entsprechend einem Differenzwert zwischen der Betriebsspannung und einer Sollbetriebsspannung zur Steuerung des Pulsbreitenmodulationssignals.
  5. Der Prozessor (200) nach Anspruch 4, wobei die Steuerung ferner das Tastverhältnis des Pulsbreitenmodulationssignals entsprechend einer aktuellen Änderungsrate der Betriebsspannung berechnet.
  6. Der Prozessor (200) nach Anspruch 1, wobei der Pulssignalausgangsanschluss ein Eingang/Ausgang für Allgemeinzwecke der Datenverarbeitungseinheit (201) ist.
  7. Der Prozessor (200) nach Anspruch 1, wobei die externe Leistungsversorgungskomponente (203) eine Mehrphasen-Leistungserzeugungsschaltung umfasst.
  8. Der Prozessor (200) nach Anspruch 7, wobei die Mehrphasen-Leistungserzeugungsschaltung Treiberschaltungen und MOSFETs umfasst.
  9. Der Prozessor (200) nach Anspruch 1, wobei der Prozessor einen grafischen Prozessor und einen zentralen Prozessor umfasst.
DE102013018384.7A 2012-11-09 2013-11-04 Prozessor und Leiterplatte mit dem Prozessor Active DE102013018384B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201210449269.9 2012-11-09
CN201210449269.9A CN103810141A (zh) 2012-11-09 2012-11-09 处理器和包括其的电路板
US13/791,322 US9817455B2 (en) 2012-11-09 2013-03-08 Processor and circuit board including a power management unit
US13/791,322 2013-03-08

Publications (2)

Publication Number Publication Date
DE102013018384A1 DE102013018384A1 (de) 2014-05-15
DE102013018384B4 true DE102013018384B4 (de) 2016-03-24

Family

ID=50682908

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013018384.7A Active DE102013018384B4 (de) 2012-11-09 2013-11-04 Prozessor und Leiterplatte mit dem Prozessor

Country Status (4)

Country Link
US (1) US9817455B2 (de)
CN (1) CN103810141A (de)
DE (1) DE102013018384B4 (de)
TW (1) TWI626533B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11137815B2 (en) 2018-03-15 2021-10-05 Nvidia Corporation Metering GPU workload with real time feedback to maintain power consumption below a predetermined power budget

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224732A1 (en) * 2008-03-07 2009-09-10 Ryotaro Kudo Power supply unit
US20120086416A1 (en) * 2010-10-06 2012-04-12 Renesas Electronics Corporation Power supply device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7966511B2 (en) * 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US7376182B2 (en) * 2004-08-23 2008-05-20 Microchip Technology Incorporated Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
US7735037B2 (en) * 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
TW200928702A (en) 2007-12-18 2009-07-01 Inventec Corp Power management module for central processing unit
TWI398756B (zh) * 2008-05-29 2013-06-11 Asus Technology Suzhou Co Ltd 管理功率消耗的電腦系統及其相關方法
US8718574B2 (en) * 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US20100188126A1 (en) * 2009-01-26 2010-07-29 International Business Machines Corporation Voltage Controlled Duty Cycle and Non-Overlapping Clock Generation Implementation
US8316256B2 (en) * 2009-12-10 2012-11-20 Nvidia Corporation Method and system for supplying output voltage to graphics processing unit
US20110265090A1 (en) * 2010-04-22 2011-10-27 Moyer William C Multiple core data processor with usage monitoring
CN102289274A (zh) * 2010-06-18 2011-12-21 鸿富锦精密工业(深圳)有限公司 Cpu供电电路
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8793512B2 (en) * 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US8806245B2 (en) * 2010-11-04 2014-08-12 Apple Inc. Memory read timing margin adjustment for a plurality of memory arrays according to predefined delay tables
US20120297232A1 (en) * 2011-05-16 2012-11-22 Bircher William L Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value
US8185758B2 (en) * 2011-06-30 2012-05-22 Intel Corporation Method and system for determining an energy-efficient operating point of a platform
DE102011078629A1 (de) * 2011-07-05 2013-01-10 Robert Bosch Gmbh Vorrichtung und Verfahren zum Regeln eines zeitlichen Abtriebsdrehmomentanstiegs eines elektrischen Antriebsmotors
US9110644B2 (en) * 2012-09-14 2015-08-18 Intel Corporation Providing additional current capacity to a processor for a turbo mode
US20140089699A1 (en) * 2012-09-27 2014-03-27 Advanced Micro Devices Power management system and method for a processor
US9584302B2 (en) * 2015-06-05 2017-02-28 Analog Devices Global Method and apparatus for synchronization of slave clock to master clock

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224732A1 (en) * 2008-03-07 2009-09-10 Ryotaro Kudo Power supply unit
US20120086416A1 (en) * 2010-10-06 2012-04-12 Renesas Electronics Corporation Power supply device

Also Published As

Publication number Publication date
TWI626533B (zh) 2018-06-11
DE102013018384A1 (de) 2014-05-15
CN103810141A (zh) 2014-05-21
TW201432428A (zh) 2014-08-16
US9817455B2 (en) 2017-11-14
US20140136862A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
DE112006001643B4 (de) Verfahren und Vorrichtung zum Aushandeln von Punkt-zu-Punkt-Verbindungen
DE202009009856U1 (de) Aktive Droop-Strom-Aufteilung
DE202009009855U1 (de) Hinzufügen und Entfernen von Phasen bei der Stromaufteilung
DE202009009853U1 (de) System zum korrekten Erhöhen von Stromaufteilung
DE60317629T2 (de) Konfigurierbare synchrone oder asynchrone busschnittstelle
DE102017120672A1 (de) Treiben mehrerer Lichtquellen
DE102012213579A1 (de) Sensorschnittstelle mit variablen steuerkoeffizienten
DE112006001541T5 (de) Systeme mit variablen Breiten von Verbindungen
DE102017125091A1 (de) Mehrphasen-leistungsversorgungsschaltung, verfahren zum steuern mehrerer phasen und computerlesbare speichermedien
DE112009004869B4 (de) Leistungsverteilung an computersysteme
DE112010002980T5 (de) Verwalten der Verteilung elektrischer Energie auf mehrere Lasten unter Verwendung einer selektiven Begrenzung
DE202014100958U1 (de) Master-Slave-Steuerungssystem für WS-GS-Netzteile
DE112017007493T5 (de) Halbleiterbauelement ansteuerungsverfahren und treibervorrichtung und leistungswandlergerät
DE112018002033T5 (de) Fahrzeugsteuereinrichtung
DE102016115433A1 (de) Multi-Topologie-Leistungswandlersteuerung
DE112018007260T5 (de) Servotreiber
DE102017106901B3 (de) Elektronisches Kommunikationsgerät, insbesondere Power-over-Ethernet-Endgerät, sowie Zusatzplatine
DE102013018384B4 (de) Prozessor und Leiterplatte mit dem Prozessor
DE102014217882A1 (de) Leistungselektronisches System zum Betreiben einer Last und Verfahren zur Synchronisation von Leistungsmodulen
EP2531903A1 (de) Bildschirmeinheit mit einem tastschirm
EP2092398B1 (de) Zweileiterfeldgerät für die prozessautomatisierungstechnik zum anschluss mindestens eines sensorelements
EP2161890B1 (de) Leiterplatine mit Terminierung einer T-förmigen Signalleitung
DE19947501B4 (de) Aktuator-Sensor-Interface-Slave
EP1915661B1 (de) Vorrichtung zur optimierung des leistungsverbrauchs einer elektrischen schaltungskomponente
DE4231347C1 (de) Multiprozessorsystem zur Steuerung und Regelung eines Umrichters

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R020 Patent grant now final