DE102012209336A1 - EEPROM memory cell as a memristive component - Google Patents

EEPROM memory cell as a memristive component Download PDF

Info

Publication number
DE102012209336A1
DE102012209336A1 DE102012209336A DE102012209336A DE102012209336A1 DE 102012209336 A1 DE102012209336 A1 DE 102012209336A1 DE 102012209336 A DE102012209336 A DE 102012209336A DE 102012209336 A DE102012209336 A DE 102012209336A DE 102012209336 A1 DE102012209336 A1 DE 102012209336A1
Authority
DE
Germany
Prior art keywords
memory cell
eeprom memory
eeprom
control gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012209336A
Other languages
German (de)
Inventor
Prof. Dr. Kohlstedt Hermann
Martin Ziegler
Maria Oberländer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Christian Albrechts Universitaet Kiel
Original Assignee
Christian Albrechts Universitaet Kiel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Christian Albrechts Universitaet Kiel filed Critical Christian Albrechts Universitaet Kiel
Priority to DE102012209336A priority Critical patent/DE102012209336A1/en
Priority to PCT/EP2013/061154 priority patent/WO2013178730A1/en
Publication of DE102012209336A1 publication Critical patent/DE102012209336A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Abstract

Die Erfindung bezieht sich auf eine EEPROM-Speicherzellemit Floating-Gate (6) die als memristives Bauelement so konfiguriert ist, sodass sie die Strom-Spannungs-Charakteristik eines Memristors durch eine reduzierte Beschaltung der EEPROM-Zelleannimmt, indemdas Control-Gate (1) mit dem Source (3) verbunden wird und auf ein gemeinsames Potenzial mittels des so entstandenen Control-Gate-Anschluss (8) gelegt wird (z. B. Massepotential, V = 0 Volt). Dies reduziert das ursprüngliche Dreipolbauelement zu einem Zweipolbauelement. Durch das Anlegen einer bipolaren Spannung am Drain-Anschluss (9) der reduzierten EEPROM-Zelle entsteht, wie die Grafik in 3 zeigt, ein neues Bauelement, das sich in seiner u-i-Charakteristik wie ein memristives Bauelement, das als passives elektronisches Zweipolbauelement eingestuft ist, verhält [vergleiche 1]. Der jeweilige zuletzt eingenommene Kanalwiderstandswert bleibt aufgrund des Floating-Gates (6) in der EEPROM-Zelle auch dann erhalten, wenn an den Anschlüssen (9) und (12) keine äußere Spannung mehr anliegt.The invention relates to a floating gate EEPROM memory cell (6) which is configured as a memristive device so that it adopts the current-voltage characteristic of a memristor by a reduced wiring of the EEPROM cell by the control gate (1) is connected to the source (3) and is applied to a common potential by means of the resulting control gate terminal (8) (eg ground potential, V = 0 volts). This reduces the original three-pole component to a two-pole component. By applying a bipolar voltage to the drain terminal (9) of the reduced EEPROM cell, as shown in the graph in FIG. 3, a new device is created, which in its ui characteristic is like a memristive device classified as a passive two-terminal electronic component , behaves [compare 1]. Due to the floating gate (6) in the EEPROM cell, the respective last channel resistance value is retained even if no external voltage is present at the terminals (9) and (12).

Description

Die Erfindung bezieht sich auf eine EEPROM-Speicherzelle, die als memristives Bauelement konfiguriert ist.The invention relates to an EEPROM memory cell configured as a memristive device.

Bekannt ist die Verwendung von EEPROM-Zellen für nichtflüchtige Informationsspeicher, bei denen zusätzlich ein schwebendes Gate bzw. ein schwebender Anschluss, das sogenannte Floating-Gate, implementiert ist. Es ist entlang des gesamten Zellenkanals nicht vollständig ausgebildet, wobei der nichtüberdeckte Teil des Kanals direkt durch das Steuergate geregelt wird, sodass ein aktives Bauelement – einem Transistor entsprechend – in Serienschaltung mit der eigentlichen Zelle gebildet wird. Dank dieser Asymmetrie kann nur eine der beiden Diffusionen programmiert werden – und zwar drainseitig, sodass die Speicherzelle von der Sourceseite gelesen werden kann. Diese Art von Gedächtnis entspricht dem vorzeitig einprogrammierten Inhalt.The use of EEPROM cells for non-volatile information memories is known, in which additionally a floating gate or a floating connection, the so-called floating gate, is implemented. It is not completely formed along the entire cell channel, wherein the uncovered part of the channel is controlled directly by the control gate, so that an active component - corresponding to a transistor - is formed in series with the actual cell. Thanks to this asymmetry, only one of the two diffusions can be programmed - on the drain side, so that the memory cell can be read from the source side. This type of memory corresponds to the prematurely programmed content.

Ebenfalls zum Stand der Technik gehört der Memristor – ein passives, elektrisches Bauelement in der Form eines Widerstandes – dessen elektrischer Widerstand nicht konstant ist, sondern von seiner Vergangenheit abhängt. Eine der technischen Realisierungen eines Memristors erfolgt im Dünnschichtverbund in Form zweilagiger metallischer Leiterbahnen, die ladungsspeichernd ausgeführt sind. Der aktuelle Widerstandswert dieses Bauelementes ist davon abhängig, wie groß die elektrische Ladung in welche Richtung geflossen ist. Dieses ladungsspeichernde Element – der Memristor – ist definiert als ein Bauelement, indem der Fluss Φab und die elektrische Ladung q über eine zeitinvariante, im Allgemeinen nichtlineare Funktion Φub = f(q) durch die Beziehungen

Figure 00010001
gekoppelt ist, wobei die memristante Funktion
Figure 00010002
definiert ist über die Rate der Flussänderung der Ladung, u(t) liefert das Spannungspotenzial entsprechend dem Ladungsgesetz.Also part of the prior art is the memristor - a passive, electrical device in the form of a resistor - whose electrical resistance is not constant but depends on its past. One of the technical implementations of a memristor takes place in the thin-film composite in the form of two-layered metal conductor tracks, which are designed to store charge. The current resistance value of this component depends on how much the electric charge has flowed in which direction. This charge-storing element - the memristor - is defined as a component, by the flux Φ, and the electric charge q on a time-invariant, not generally linear function Φ ub = f (q) by the relations
Figure 00010001
is coupled, where the memristante function
Figure 00010002
is defined by the rate of flux change of the charge, u (t) provides the voltage potential according to the law of charge.

Der Memresistor, der als passiver Zweipol betrachtet wird, ähnelt dem der drei anderen passiven Zweipol-Bauelementen: reziproke Kapazität, Resistivität und Induktivität in der Form:

Figure 00020001
wobei für die Memristivität m(q), die die Einheit Ohm [Ω] hat, zwischen den Zweipolanschlüssen des Bauelements die Beziehung dΦ/dq galt. Die Strom-/Spannungskurve eines Memristors zeigt ein ausgeprägtes Hytereseverhalten.The memressor, which is considered a passive two-terminal, is similar to that of the other three passive two-terminal devices: reciprocal capacitance, resistivity and inductance in the form:
Figure 00020001
wherein for the memrity m (q) having unity Ohm [Ω], the relationship dΦ / dq between the two-pole terminals of the device. The current / voltage curve of a memristor shows a pronounced hyteresis behavior.

Memristive Bauelemente mit ionischen Festkörperleiteren bilden den Forschungsschwerpunkt im Bereich der modernen Informationsspeichertechnologie [ S. D. Ha and S. Ramanathan, J. Appl. Phys. 2011, S. 110 ]. Ihre besondere Eigenschaft liegt darin, dass sie abhängig von der durch sie geflossenen elektrischen Ladung ihren Widerstandswert ändern. Da dieser Widerstandswert auch nach dem Abschalten der zuvor angelegten Spannung erhalten bleibt, sind memristive Systeme prädestiniert für den Einsatz in nichtflüchtigen Informationsspeichern in Anlehnung an EPROM-Bausteine.Memristive devices with ionic solid-state conductors form the research focus in the field of modern information storage technology [ SD Ha and S. Ramanathan, J. Appl. Phys. 2011, p. 110 ]. Their special feature is that they change their resistance value depending on the electric charge that has flowed through them. Since this resistance value is maintained even after the previously applied voltage has been switched off, memristive systems are predestined for use in nonvolatile information memories based on EPROM modules.

Bedingt durch ihre überzeugenden Eigenschaften im Hinblick auf ihren geringen Leistungsverbrauch, ihrem einfachen strukturellen Aufbau, sowie ihrer einfachen dimensionalen Skalierbarkeit – welche zum Beispiel hohe Packungsdichten auf Wafern erlaubt – gelten diese Bauelemente als die Speichertechnologie der Zukunft.Due to their convincing properties in terms of their low power consumption, their simple structural design, as well as their simple dimensional scalability - which allows, for example, high packing densities on wafers - these devices are considered the storage technology of the future.

Neben den überzeugenden Eigenschaften von memristiven Systemen im Bereich der resistiven Informationsspeicher lassen sich auch interessante Analogien zu biologischen Synapsen erkennen. Diesbezüglich eröffnen diese bisher nicht erschlossenen Ansätze neue und komplexere technische Systemkonfigurationen – denn sie geben berechtigten Anlass dazu, neuronale Schaltungen aufzubauen, die ihrem biologischen Pendant näher kommen als alles bisher Entwickelte. Auch wenn Arbeiten an memristiven Bauelemente bereits seit mehreren Jahrzehnten erfolgen, steht der Einführung dieser Bauteile in marktreife Produkte noch ein langer Weg bevor. So stellen zum Beispiel die Ausfallsicherheit, die Datenstabilität, die Materialermüdung oder die Bandbreite an Kennwertparameter innerhalb einer Produktionsreihe zurzeit noch große Hürden zu einem marktreifen Produkt dar.Besides the convincing properties of memristive systems in the field of resistive information storage, interesting analogies to biological synapses can also be identified. In this regard, These previously untapped approaches open up new and more complex technical system configurations - as they give legitimate reasons to build neural circuits that are closer to their biological equivalent than anything developed so far. Even though work has been done on memristive components for several decades, the introduction of these components into marketable products still has a long way to go. For example, reliability, data stability, material fatigue or the range of parameter parameters within a production series are currently still major hurdles to a marketable product.

Diesbezüglich können zum Stand der Technik die europäische Patentschrift EP 0 517 607 M1 und die amerikanischen Patentpublikation US 2011/0266513 A1 gezählt werden.In this regard, the prior art European patent EP 0 517 607 M1 and the American patent publication US 2011/0266513 A1 be counted.

In der ersten Schrift wird unter anderem ein Herstellungsverfahren auch für nichtflüchtige Speicherzellen – anwendbar im Herstellungsprozess von MOS- und CMOS-Bauelementen beschrieben, kommt aber wegen des erfinderischen Neuaufbaus mit einem schwebendem Gate in die Anwendungsperipherie memristischer Bauelemente.The first document describes, inter alia, a production method also for nonvolatile memory cells-applicable in the manufacturing process of MOS and CMOS components, but because of the inventive reorganization with a floating gate it comes into the application periphery of memristic components.

In der US 2011/0266513 A1 -Schrift wird eine Diodenkonfiguration offenbart, die als nichtflüchtiger Schalter – also als passives Zweipoltor – fungieren kann.In the US 2011/0266513 A1 Describes a diode configuration is disclosed, which can act as a non-volatile switch - ie as a passive Zweipoltor-.

Beiden Offenbarungen gemeinsam ist der Nachteil, dass sie als passives Zweipolelement ohne angelegtes Spannungspotenzial nicht memristisch im Anwendungsfall der vorgelegten Erfindung fungieren können.Common to both disclosures is the disadvantage that they can not function memristically as a passive two-pole element without applied voltage potential in the application of the presented invention.

Des Weiteren lassen sich die bekannten memristiven Bauelemente nicht in die vorherrschende Siliziumtechnologie einbinden, was die Großproduktion von Speicherzellen sowie das Design komplexerer neuronaler Schaltungen weiter deutlich verkompliziert, und die zurzeit für memristive Systeme eingesetzten Materialien nicht CMOS-kompatibel sind, da die memristiven Materialien durch die Hochtemperaturprozesse bei Herstellungsverfahren ganzer Systemblöcke – wie das Backend annealing – in Mitleidenschaft gezogen werden. Umgekehrt möchte man die extrem teuren und auf Kontaminationen sensitiven CMOS-Fabrikationslinien nicht durch neue Materialien in den Fertigungslinien verunreinigen. In diesem Zusammenhang könnte die EEPROM-Zelle eine neue, in diesem Kontext noch nicht erschlossene Alternative bieten.Furthermore, the known memristive devices can not be integrated into the prevailing silicon technology, which further complicates the large-scale production of memory cells and the design of more complex neural circuits, and the materials currently used for memristive systems are not CMOS-compatible, since the memristive materials are not affected by the High-temperature processes in entire system block manufacturing processes - such as backend annealing - are affected. Conversely, one would not want to contaminate the extremely expensive and contaminant-sensitive CMOS fabrication lines with new materials in the production lines. In this context, the EEPROM cell could offer a new, in this context not yet developed alternative.

Aufgabe der Erfindung ist es, ein Information speicherndes Bauelement bereit zu stellen, das nicht auf Dünnschichtleiterbahnverbunde basiert, sondern bekannte EEPROMs so umzustrukturieren, dass aus dem Vierpolsystem [Dreielektrodenbauelement] ein Zweipolsystem entsteht, das sich wie ein memristives Bauelemente verhält.The object of the invention is to provide an information-storing component that is not based on thin-film interconnects, but rather restructure known EEPROMs in such a way that the quadrupole system [three-electrode component] produces a two-pole system that behaves like a memristive component.

Die Aufgabe wird gelöst mit den Merkmalen des Hauptanspruchs, die Unteransprüche geben bevorzugte Ausführungen der Erfindung wieder.The object is achieved with the features of the main claim, the subclaims give preferred embodiments of the invention again.

Im Folgenden wird die Erfindung anhand von fünf Figuren erläutert. Dabei bedeuten:In the following the invention will be explained with reference to five figures. Where:

1 Strom-Spannungscharakteristik eines Memristors, 1 Current-voltage characteristic of a memristor,

2a reduzierte EEPROM-Zelle, 2a reduced EEPROM cell,

2b reduzierte EEPROM-Zelle in Zweipolschaltung, 2 B reduced EEPROM cell in two-pole circuit,

3 u/i-Charakteristik der Zweipol-EEPROM-Zelle nach 2b und 3 u / i characteristic of the two-terminal EEPROM cell after 2 B and

4 elektrische Schaltung der reduzierten EEPROM-Zelle mit einem ohmschen Parallelwiderstand. 4 electrical circuit of the reduced EEPROM cell with an ohmic parallel resistor.

Zunächst soll anhand des Diagramms nach 1 die Speicherfunktion/Systemfunktion eines Memristors erläutert werden. Der Memristor, ein passives elektronisches Zweipolbauelement, wird mit einer seiner Anschlusselektroden an das Bezugspotenzial – meist Masse – gelegt [Potenzial V = 0 Volt]. Die andere Bauelementeelektrode kann/wird an eine bipolare Spannungsversorgung Vin gelegt, wobei Vin die Bereiche Vmin ≤ Vin ≤ Vmax einnehmen kann. Steigt die angelegte Spannung Vin positiv an Vin → Vmnax, so steigt der elektrische Widerstand des Memristors und erreicht seinen höchsten Wert bei Vmax. Die entgegengesetzt gepolte Spannung Vin → Vmin hingegen reduziert den Widerstand des Memristors, bis er beim größten Betrag von Vmin wieder seinen geringsten Widerstandswert erreicht hat. Der aktuelle Widerstandswert dieses Zweipolbauelementes ist also davon abhängig, wie viel Ladungen in welche Richtung geflossen sind; der Widerstandswert ist somit über den zeitlichen Verlauf des geflossenen Stromes einstellbar und entspricht der Funktion

Figure 00040001
Entfernt man die angelegte Spannung, so behält das Bauelement seine Ladung/seinen elektrischen Zustand, wodurch es als Speicherelement angewendet werden kann.First, it should be based on the diagram 1 the memory function / system function of a memristor are explained. The memristor, a passive two-terminal electronic component, is connected to the reference potential - usually ground - with one of its connection electrodes [potential V = 0 volt]. The other components may electrode / is applied to a bipolar voltage supply V in wherein V may occupy in the areas V min ≤ V ≤ V in max. If the applied voltage V in rises positively to V in → V mnax , the electrical resistance of the memristor increases and reaches its highest value at V max . The oppositely poled voltage V in → V min, however, reduces the resistance of the memristor until it has reached its lowest resistance value again at the largest amount of V min . The current resistance value of this two-pole component is therefore dependent on how much charges have flowed in which direction; the resistance value is thus adjustable over the time course of the current flow and corresponds to the function
Figure 00040001
By removing the applied voltage, the device retains its charge / electrical state, allowing it to be used as a storage element.

Das u/i-Diagramm ein solcher Memristor durchläuft eine Hysteresekurve, die sich im Koordinatennullpunkt kreuzt [pinched hysteresis loop] paraphrasierend in der 1 dargestellt – an der man erkennt, dass es sich bei einem Memristor um ein passives Bauelement handelt.The u / i diagram of such a memristor undergoes a hysteresis curve, which intersects in the coordinate zero point [pinched hysteresis loop] paraphrasing in the 1 - where you can see that it is a memristor is a passive device.

Um eine ähnliche Strom-Spannungs-Charakteristik wie die eines Memristors mit einer EEPROM-Zelle zu erhalten, wird diese, wie in den 2a und 2b dargestellt, in ihrer Funktionsweise reduziert. Hierzu wird das Control-Gate (1) (die Steuerelektrode) mit dem Source (3) verbunden und auf ein gemeinsames Potenzial mittels des so entstandenen Control-Gate-Anschluss (8) gelegt (z. B. Massepotential, V = 0 Volt). Dies reduziert das ursprüngliche Dreipol-Bauelement zu einem Zweipol-Bauelement. Durch das Anlegen einer bipolaren Spannung am Drain-Anschluss (9) der reduzierten EEPROM-Zelle entsteht, wie die Grafik in 3 zeigt, ein neues Bauelement, das sich in seiner u-i-Charakteristik wie ein memristives Bauelement verhält [vergleiche 1]. Der jeweilige zuletzt eingenommene Kanalwiderstandswert bleibt aufgrund des Floating-Gates (6) in der EEPROM-Zelle auch dann erhalten, wenn an den Anschlüssen (9) und (12) keine äußere Spannung mehr anliegt.In order to obtain a similar current-voltage characteristic as that of a Memristor with an EEPROM cell, this is, as in the 2a and 2 B shown, reduced in their operation. For this purpose, the control gate ( 1 ) (the control electrode) with the source ( 3 ) and to a common potential by means of the resulting control gate connection ( 8th ) (eg ground potential, V = 0 volt). This reduces the original three-terminal device to a two-terminal device. By applying a bipolar voltage to the drain ( 9 ) of the reduced EEPROM cell is created as the graph in 3 shows a new device that behaves like a memristive device in its ui-characteristic [compare 1 ]. The respective last channel resistance value remains due to the floating gate ( 6 ) in the EEPROM cell even if at the terminals ( 9 ) and ( 12 ) no external voltage is applied.

Das zugrundeliegende Konzept der reduzierten EEPROM-Zelle, welches die memristive Bauteilcharakteristik garantiert, lässt sich durch folgendes kapazitives Makromodell beschreiben:

Figure 00050001
wobei es sich bei VFG, VC, VD, VS und VB um das am Control-Gate (1), Source (3), Drain (4), Floating-Gate (6) und Bulk (11) anliegende Elektrodenpotential handelt. QFG ist die Ladung des Floating-Gates (6) und ki (i = C, D, S und B) sind die jeweiligen kapazitiven Kopplungsfaktoren k, die sich nach
Figure 00050002
mit i = C, D, S, B bestimmen lassen. Hierbei bildet CT die Summe aller Teilkapazitäten Ci (C, D, S und B). Durch die vorgeschlagene bauteiltechnische Reduktion der EEPROM-Zelle werden Control-Gate (1) und Source (3) miteinander verbunden, was zur Folge hat, dass ihre Potenziale auf dem gleichen Wert liegen.The underlying concept of the reduced EEPROM cell, which guarantees the memristive component characteristics, can be described by the following capacitive macro model:
Figure 00050001
where V FG , V C , V D , V S and V B are at the control gate ( 1 ), Source ( 3 ), Drain ( 4 ), Floating gate ( 6 ) and bulk ( 11 ) is applied electrode potential. Q FG is the charge of the floating gate ( 6 ) and k i (i = C, D, S and B) are the respective capacitive coupling factors k, which follow
Figure 00050002
let i = C, D, S, B determine. Here, C T forms the sum of all subcapacities C i (C, D, S and B) . The proposed reduction of the EEPROM cell in terms of technology reduces control gate ( 1 ) and Source ( 3 ), with the result that their potentials are at the same level.

Wird als gemeinsames Potenzial das Massepotential definiert, was ohne Beschränkung der Allgemeinheit auf V = 0 Volt gelegt werden kann, so ergibt sich nach der obigen Gleichung die Beziehung

Figure 00060001
Ein wichtiges Merkmal der Schaltung besteht darin, dass der Bulk-Anschluss (10) auf das niedrigste in der Schaltung vorkommende Potenzial gelegt werden muss, um Kurzschlüsse zwischen Drain (4) und Bulk (11) zu vermeiden.If the common potential is defined as the common potential, which can be set to V = 0 volts without restricting the generality, then the relationship results according to the above equation
Figure 00060001
An important feature of the circuit is that the bulk connector ( 10 ) must be placed at the lowest potential occurring in the circuit in order to prevent short circuits between drain ( 4 ) and bulk ( 11 ) to avoid.

Für das hier beschriebene Makromodell kann in erster Näherung angenommen werden, dass die kapazitive Kopplung kD zum Bulk (11) vernachlässigbar gering ist, womit sich der folgende funktionale Zusammenhang zwischen der Drain-Spannung und dem Ladungszustand des Floating-Gate-Potenzials zu

Figure 00060002
ergibt.For the macro model described here, it can be assumed in a first approximation that the capacitive coupling k D to the bulk ( 11 ) is negligibly small, bringing with it the following functional relationship between the drain voltage and the charge state of the floating gate potential
Figure 00060002
results.

Durch das Anlegen eines bipolaren Spannungssignals am drainseitigen Anschluss der reduzierten EEPROM-Zelle wird somit das Floating-Gate (6) über den Strom durch das Gate-Oxid (7) geladen, beziehungsweise entladen. Dadurch ändert sich gleichzeitig der Kanalwiderstand RK und somit der Gesamtwiderstand des Zweipolbauelements.By applying a bipolar voltage signal at the drain-side connection of the reduced EEPROM cell, the floating gate (FIG. 6 ) via the current through the gate oxide ( 7 ) loaded or unloaded. This simultaneously changes the channel resistance R K and thus the total resistance of the two-pole component.

Erfindungsgemäß können analog zu der beschriebenen Variante auch die Drain- und die Control-Gate-Anschlüsse (9, 8) miteinander verbunden werden und auf ein gemeinsames Potenzial gelegt werden. Die bipolare Spannungsversorgung zur Ansteuerung der reduzierten EEPROM-Zelle würde in diesem Fall über einen Source-Anschluss des Bauteils geschehen. Da jedoch bei den EEPROM-Bauelementen dieser Ausführung die kapazitive Kopplung kD meist größer ist als die kapazitive Kopplung kS wird der ersten Variante der Vorzug gegeben.According to the invention, analogously to the variant described, the drain and the control gate connections ( 9 . 8th ) and are tied to a common potential. The bipolar voltage supply for driving the reduced EEPROM cell would be done in this case via a source terminal of the component. However, since in the case of the EEPROM components of this embodiment, the capacitive coupling k D is usually greater than the capacitive coupling k S , preference is given to the first variant.

Optional kann die reduzierte EEPROM-Zelle um einen zusätzlichen ohmschen Widerstand (R) als Parallelwiderstand (15) erweitert werden. Der ohmsche Widerstand (R) ist parallel zum Kanalwiderstand RK geschaltet siehe 4 – wobei der ohmsche Widerstand (R) unabhängig vom Kanalwiderstand RK ist und dazu dient, auch für den Grenzfall RK → ∞ einen Stromfluss in einer technischen Verschaltung des Zweipolbauelements zu garantieren.Optionally, the reduced EEPROM cell can be equipped with an additional ohmic resistance (R) as parallel resistor ( 15 ). The ohmic resistance (R) is parallel to the channel resistance R K connected see 4 - Wherein the ohmic resistance (R) is independent of the channel resistance R K and serves to guarantee a current flow in a technical interconnection of the two-pole component, even for the limiting case R K → ∞.

Erfindungsgemäß entsteht auf der Grundlage bekannter EEPROM-Zellen mit zusätzlichem Floating-Gate – das beschriebene neue Bauelement mit einer memristischen Übertragungscharakteristik aus zwei unabhängigen Schaltungsschritten:

  • – Indem eine EEPROM-Zelle mit Floating-Gate – wie beschrieben – reduziert verschaltet wird, so alle Schichtanschlüsse des Bauelementes herausgeführt sind,
  • – oder im Zuge der Produktion selbiger EEPROM-Zellen die Reduzierung der Schaltung bereits im Fertigungsprozess erfolgt;
  • – jedoch beide technische Veränderungen führen dazu, dass die so reduzierte EEPROM-Zelle als Zweipolschaltung vorliegt und sich wie ein passives Bauelement verhält.
According to the invention, based on known EEPROM cells with an additional floating gate, the described new component with a memristic transmission characteristic consists of two independent circuit steps:
  • - By a Red floating EEPROM cell - as described - reduced, so all the layer terminals of the device are led out,
  • - or in the course of the production of the same EEPROM cells, the reduction of the circuit already takes place in the manufacturing process;
  • - However, both technical changes cause the thus reduced EEPROM cell is present as a two-pole circuit and behaves like a passive device.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
Control-GateControl gate
22
Isolator-Floating-Gate-ElektrodeInsulator floating gate electrode
33
Sourcesource
44
Draindrain
55
Control-Gate-OxidControl gate oxide
66
Floating-GateFloating gate
77
Gate-OxidGate oxide
88th
Control-Gate-AnschlussControl gate terminal
99
Drain-AnschlussDrain
1010
Bulk-AnschlussBulk terminal
1111
BulkBulk
1212
Control-Gate-Source-AnschlussControl gate source terminal
1313
EEPROM-ZelleEEPROM cell
1414
gemeinsamer Potenzialpunkt Control-Gate/Sourcecommon potential point control gate / source
1515
Parallelwiderstandparallel resistance
kk
kapazitiver Kopplungsfaktorcapacitive coupling factor
RR
ohmscher Widerstandohmic resistance
RK R K
Kanalwiderstandchannel resistance
V+ V +
positive Spannungsversorgungpositive voltage supply
V– V -
negative Spannungsversorgungnegative voltage supply
Vin V in
Zweipol-SteuerspannungTwo-pole control voltage

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • EP 0517607 M1 [0008] EP 0517607 M1 [0008]
  • US 2011/0266513 A1 [0008, 0010] US 2011/0266513 A1 [0008, 0010]

Zitierte Nicht-PatentliteraturCited non-patent literature

  • S. D. Ha and S. Ramanathan, J. Appl. Phys. 2011, S. 110 [0005] SD Ha and S. Ramanathan, J. Appl. Phys. 2011, p 110 [0005]

Claims (4)

EEPROM-Speicherzelle mit einem Control-Gate (1), einem Souce (3), einem Drain (4), einem Bulk-Anschluss (10) und einem Floating-Gate (6), wobei die EEPROM-Speicherzelle in Zweipolschaltung zur Verwendung als passives elektronisches Bauelement mit memristischer Übertragungscharakteristik verschaltet ist, wobei – das Control-Gate (1) mit dem Source (3) verbunden ist, – die miteinander verbundenen Anschlüsse Control-Gate (1) und Source (3) auf ein gemeinsames Bezugspotenzial gelegt sind, – der Bulk-Anschluss (10) auf das niedrigste in der Schaltung vorkommende Potenzial gelegt ist, und – das Drain (4) an eine Steuerspannung (Vin) gelegt ist.EEPROM memory cell with a control gate ( 1 ), a souce ( 3 ), a drain ( 4 ), a bulk port ( 10 ) and a floating gate ( 6 ), wherein the EEPROM memory cell is connected in two-pole circuit for use as a passive electronic component with memristic transmission characteristic, wherein - the control gate ( 1 ) with the source ( 3 ), - the interconnected connections control gate ( 1 ) and Source ( 3 ) are placed on a common reference potential, - the bulk connection ( 10 ) is set to the lowest potential occurring in the circuit, and - the drain ( 4 ) is applied to a control voltage (V in ). EEPROM-Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass der im spannungslosen Zustand vorhandene Kanalwiderstand (Rk) dem zu speichernden Zustand entspricht.EEPROM memory cell according to claim 1, characterized in that the present in the de-energized state channel resistance (R k ) corresponds to the state to be stored. EEPROM-Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Steuerspannung (Vin) bipolar ist.EEPROM memory cell according to claim 1 or 2, characterized in that the control voltage (V in ) is bipolar. EEPROM-Speicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die EEPROM-Speicherzelle parallel zum Kanalwiderstand (Rk) mit einem Parallelwiderstand (15) beschaltet ist.EEPROM memory cell according to one of claims 1 to 3, characterized in that the EEPROM memory cell parallel to the channel resistance (R k ) with a parallel resistor ( 15 ) is connected.
DE102012209336A 2012-06-01 2012-06-01 EEPROM memory cell as a memristive component Withdrawn DE102012209336A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102012209336A DE102012209336A1 (en) 2012-06-01 2012-06-01 EEPROM memory cell as a memristive component
PCT/EP2013/061154 WO2013178730A1 (en) 2012-06-01 2013-05-30 Eeprom memory cell as a memristive component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012209336A DE102012209336A1 (en) 2012-06-01 2012-06-01 EEPROM memory cell as a memristive component

Publications (1)

Publication Number Publication Date
DE102012209336A1 true DE102012209336A1 (en) 2013-12-05

Family

ID=48536910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012209336A Withdrawn DE102012209336A1 (en) 2012-06-01 2012-06-01 EEPROM memory cell as a memristive component

Country Status (2)

Country Link
DE (1) DE102012209336A1 (en)
WO (1) WO2013178730A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018002714A1 (en) 2017-04-18 2018-10-18 Gabriele Trinkel Memristor effect system network and process with functional material
US10748608B2 (en) 2018-10-12 2020-08-18 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514818B1 (en) 2016-05-04 2016-12-06 Tower Semiconductor Ltd. Memristor using parallel asymmetrical transistors having shared floating gate and diode
CN108962316B (en) * 2018-06-25 2020-09-08 华中科技大学 Content addressable memory unit based on memristor and CMOS and data search matching method
RU202461U1 (en) * 2020-10-01 2021-02-18 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" Memristive synapse

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0517607A1 (en) 1991-06-07 1992-12-09 Commissariat A L'energie Atomique Method of fabrication of a non-volatile memory cell and memory cell fabricated with this method
US20070158733A1 (en) * 2006-01-09 2007-07-12 Yield Microelectronics Corp. High-speed low-voltage programming and self-convergent high-speed low-voltage erasing schemes for EEPROM
US20070272759A1 (en) * 2004-04-09 2007-11-29 Semiconductor Energy Laboratory Co., Ltd. Limiter and semiconductor device using the same
WO2011093891A1 (en) * 2010-01-29 2011-08-04 Hewlett-Packard Development Company, L.P. Memristor with controlled electrode grain size
US20110199815A1 (en) * 2010-02-15 2011-08-18 Meade Roy E Memcapacitor Devices, Field Effect Transistor Devices, Non-Volatile Memory Arrays, And Methods Of Programming
US20110266513A1 (en) 2009-01-26 2011-11-03 Williams R Stanley Superconductor Memristor Devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469939B1 (en) * 2001-05-18 2002-10-22 Advanced Micro Devices, Inc. Flash memory device with increase of efficiency during an APDE (automatic program disturb after erase) process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0517607A1 (en) 1991-06-07 1992-12-09 Commissariat A L'energie Atomique Method of fabrication of a non-volatile memory cell and memory cell fabricated with this method
US20070272759A1 (en) * 2004-04-09 2007-11-29 Semiconductor Energy Laboratory Co., Ltd. Limiter and semiconductor device using the same
US20070158733A1 (en) * 2006-01-09 2007-07-12 Yield Microelectronics Corp. High-speed low-voltage programming and self-convergent high-speed low-voltage erasing schemes for EEPROM
US20110266513A1 (en) 2009-01-26 2011-11-03 Williams R Stanley Superconductor Memristor Devices
WO2011093891A1 (en) * 2010-01-29 2011-08-04 Hewlett-Packard Development Company, L.P. Memristor with controlled electrode grain size
US20110199815A1 (en) * 2010-02-15 2011-08-18 Meade Roy E Memcapacitor Devices, Field Effect Transistor Devices, Non-Volatile Memory Arrays, And Methods Of Programming

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. D. Ha and S. Ramanathan, J. Appl. Phys. 2011, S. 110

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018002714A1 (en) 2017-04-18 2018-10-18 Gabriele Trinkel Memristor effect system network and process with functional material
US10748608B2 (en) 2018-10-12 2020-08-18 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires
US11100982B2 (en) 2018-10-12 2021-08-24 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires
US11657871B2 (en) 2018-10-12 2023-05-23 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires

Also Published As

Publication number Publication date
WO2013178730A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
DE2828855C2 (en) Non-volatile memory that can be electrically reprogrammed word by word as well as a method for deleting or writing to or in such a memory (s)
EP2436011B1 (en) Memory element, stacking, memory matrix and method for operation
DE19860506A1 (en) Programming system for EEPROMs, flash-EEPROMs, etc.
DE102008061403A1 (en) Structure and method for adjusting the polarity of a power source to an electrochromic device
DE102012209336A1 (en) EEPROM memory cell as a memristive component
DE102004040750B4 (en) Memory cell arrangement with memory cells of the CBRAM type and method for programming the same
DE102005030874B3 (en) Non-volatile memory e.g. ROM, cell state detecting method, involves keeping voltage of one capacitance constant, so that current of another capacitance flows to cell arrangement and through memory cell
DE602004010744T2 (en) A recording method for avoiding unnecessary application of a voltage to a memory element
DE2011794C3 (en) Semiconductor memory device
DE1803035A1 (en) Field effect semiconductor device
DE112006000661T5 (en) Current sensor circuit with a current-compensated drain voltage regulation
WO2012069045A2 (en) Circuit for protecting against reverse polarity
DE2332643A1 (en) DATA STORAGE DEVICE
CH641587A5 (en) BISTABLE TILTING LEVEL WITH FIXABLE SWITCHING CONDITION.
DE2525646A1 (en) RE-PROGRAMMABLE MAIN MEMORY FOR READING ONLY WITH CHANGEABLE THRESHOLD VALUES IN CONNECTION WITH AN ISOLATED, ADDRESSING BUFFER CIRCUIT
DE2754987A1 (en) POWERFUL SEMICONDUCTOR STORAGE DEVICE
DE102018206813B4 (en) Magnetoresistive memory structures with improved detection and corresponding detection methods
DE4135032A1 (en) EEPROM with memory cells contg. MOS with charge layer and control gate - has transistor with drain breakdown voltage adjuster for specified operational range
DE2309616A1 (en) HYBRID MEMORY CIRCUIT
WO2020099081A1 (en) Arrangement of memristors
DE3050249C2 (en) Integrated static memory cell
DE3424760C2 (en) Static memory cell with electrically programmable, non-volatile memory element
DE1904827A1 (en) Analog memory amplifier system
DE19530481C1 (en) Integrable comparator circuit with adjustable response threshold
DE1924826A1 (en) Control circuit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R002 Refusal decision in examination/registration proceedings