DE102012109240A1 - Method for manufacturing structural element i.e. mask layer, on surface of semiconductor body, involves producing two auxiliary layers, and selectively removing area of one of auxiliary layers, where area is covered by another one of layers - Google Patents

Method for manufacturing structural element i.e. mask layer, on surface of semiconductor body, involves producing two auxiliary layers, and selectively removing area of one of auxiliary layers, where area is covered by another one of layers Download PDF

Info

Publication number
DE102012109240A1
DE102012109240A1 DE201210109240 DE102012109240A DE102012109240A1 DE 102012109240 A1 DE102012109240 A1 DE 102012109240A1 DE 201210109240 DE201210109240 DE 201210109240 DE 102012109240 A DE102012109240 A DE 102012109240A DE 102012109240 A1 DE102012109240 A1 DE 102012109240A1
Authority
DE
Germany
Prior art keywords
semiconductor body
self
forming
layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201210109240
Other languages
German (de)
Other versions
DE102012109240B4 (en
Inventor
Heimo Hofer
Martin Poelzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/560,091 external-priority patent/US8728891B2/en
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012109240A1 publication Critical patent/DE102012109240A1/en
Application granted granted Critical
Publication of DE102012109240B4 publication Critical patent/DE102012109240B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

The method involves producing an auxiliary layer on a surface (11) and in an opening such that the auxiliary layer forms a tank over the opening. Another auxiliary layer is produced within the tank at a tank bottom and at a tank side wall, so that the two auxiliary layers form a common surface on a uniform surface level, where the latter auxiliary layer is made of a material different than a material of the former auxiliary layer. An area covered by the latter auxiliary layer of the former auxiliary layer is selectively removed. An independent claim is also included for a semiconductor element comprising a semiconductor body.

Description

ALLGEMEINER STAND DER TECHNIKGENERAL PRIOR ART

Die Halbleiterindustrie hat immer angestrebt, kleinere Strukturmerkmalsgrößen zu erzielen. Dazu ist es notwendig, die Größe der erforderlichen Strukturelemente zu reduzieren. In diesem Fall jedoch dürfen die Toleranzgrenzen nicht ignoriert werden. Selbstjustierte Produktionsverfahren werden zunehmend zu diesem Zweck verwendet und ermöglichen es, die Anforderungen für kleinere Strukturen zu erfüllen, während gleichzeitig einzuhaltende Toleranzbereiche erfüllt werden.The semiconductor industry has always sought to achieve smaller feature sizes. For this it is necessary to reduce the size of the required structural elements. In this case, however, the tolerance limits must not be ignored. Self-aligned production methods are increasingly being used for this purpose and make it possible to meet the requirements for smaller structures, while at the same time meeting the required tolerance ranges.

Beispiele aus der Leistungshalbleitertechnologie für selbstjustierte Strukturelemente sind aus DE 10 2004 057 237 A1 bekannt, das Kontaktlöcher für Kanal-/Sourcegebiete im Fall von Gategraben-Transistoren beschreibt. Die Kontaktlöcher werden in Mesagebieten zwischen zwei Gräben mit einem definierten kleinen Abstand von den Gräben erzeugt. Dies kann hier entweder mit der Hilfe von sogenannten „Abstandshaltern” oder mit Hilfe einer – durch thermische Oxidation hergestellten „Oxidschicht” als Maske für das Kontaktlochätzen erfolgen. Die Toleranzen sind jedoch im Fall von „Abstandshaltern” relativ groß, und im Fall der Oxidmasken, insbesondere im Fall von Gategraben-Transistoren, muss der Gategraben mit einer größeren Tiefe hergestellt werden, damit die thermische Oxidation ausgeführt werden kann.Examples from power semiconductor technology for self-aligned structural elements are out DE 10 2004 057 237 A1 which describes contact holes for channel / source regions in the case of gate trench transistors. The contact holes are created in mesa areas between two trenches with a defined small distance from the trenches. This can be done here either with the help of so-called "spacers" or with the help of a - prepared by thermal oxidation "oxide layer" as a mask for the Kontaktlochätzen. However, the tolerances are relatively large in the case of "spacers", and in the case of the oxide masks, particularly in the case of gate trench transistors, the gate trench must be made with a greater depth in order for the thermal oxidation to be carried out.

Eine Aufgabe der Erfindung besteht in der Bereitstellung eines Verfahrens zum Herstellen eines Strukturelements mit kleinen Toleranzgrenzen und eines selbstjustierten Strukturelements in einer Halbleiterkomponente. Eine Lösung für die Aufgabe ist in den unabhängigen Ansprüchen angegeben. Weitere Ausführungsformen werden in den abhängigen Ansprüchen definiert.It is an object of the invention to provide a method of manufacturing a structural element having small tolerance limits and a self-aligned structural element in a semiconductor component. A solution to the problem is given in the independent claims. Further embodiments are defined in the dependent claims.

KURZE DARSTELLUNG DER ERFINDUNGBRIEF SUMMARY OF THE INVENTION

Hierin beschriebene Ausführungsformen stellen ein Verfahren zum Herstellen eines Strukturelements mit kleinen Toleranzgrenzen und eines selbstjustierten Strukturelements in einer Halbleiterkomponente bereit.Embodiments described herein provide a method of fabricating a feature with small tolerance limits and a self-aligned feature in a semiconductor component.

Ausführungsformen des Verfahrens beinhalten allgemein die folgenden Merkmale:
Bereitstellen eines Halbleiterbody mit einer Oberfläche; Herstellen eines Ausschnitts an der Oberfläche, wobei sich der Ausschnitt von der Oberfläche des Halbleiterbody in den Halbleiterbody in eine Richtung senkrecht zu der Oberfläche erstreckt, wobei der Ausschnitt eine Basis und mindestens eine Seitenwand aufweist; Herstellen einer ersten Hilfsschicht auf der Oberfläche und in dem Ausschnitt, so dass die erste Hilfsschicht eine Mulde über dem Ausschnitt bildet, wobei die Mulde eine Muldenbasis und mindestens eine Muldenseitenwand aufweist, die einen Winkel α im Bereich von 20° bis 80° bezüglich der Oberfläche des Halbleiterbody bildet; Herstellen einer zweiten Hilfsschicht in der Mulde an der Muldenbasis und an der mindestens einen Muldenseitenwand, wobei die Hilfsschicht und die zweite Hilfsschicht eine gemeinsame Oberfläche auf einer identischen Oberflächenhöhe bilden, wobei die zweite Hilfsschicht aus einem anderen Material als die erste Hilfsschicht hergestellt wird; und selektives Entfernen der Gebiete der ersten Hilfsschicht, die nicht von der zweiten Hilfsschicht bedeckt sind.Embodiments of the method generally include the following features:
Providing a semiconductor body having a surface; Forming a cutout on the surface, the cutout extending from the surface of the semiconductor body into the semiconductor body in a direction perpendicular to the surface, the cutout having a base and at least one sidewall; Producing a first auxiliary layer on the surface and in the cut-out such that the first auxiliary layer forms a trough over the cut-out, the trough having a trough base and at least one trough sidewall forming an angle α in the range of 20 ° to 80 ° with respect to the surface of the semiconductor body forms; Forming a second auxiliary layer in the well at the well base and at the at least one well side wall, wherein the auxiliary layer and the second auxiliary layer form a common surface at an identical surface height, the second auxiliary layer being made of a different material than the first auxiliary layer; and selectively removing the regions of the first auxiliary layer that are not covered by the second auxiliary layer.

Die Einstellung des Winkels α der Muldenseitenwände kann sehr präzise eingestellt werden. Mit Hilfe des Winkels α kann auch ein sich von dem Ausschnitt über der Oberfläche des Halbleiterbody aus erstreckender Abstand sehr präzise definiert werden. Wegen der verschiedenen Materialien der ersten und zweiten Hilfsschicht, mit Hilfe des selektiven Entfernens der ersten Hilfsschicht, wegen des Schutzeffekts der zweiten Hilfsschicht auf der ersten Hilfsschicht, können die Breite und deshalb auch die seitliche Überlappung der ersten Hilfsschicht über der Oberfläche des Halbleiterbody mit der Hilfe des eingestellten Winkels α sehr präzise hergestellt werden. In diesem Fall gestattet die Wahl des Winkels α in Verbindung mit der Dicke der ersten Hilfsschicht auf der Oberfläche des Halbleiterbody das Einstellen einer sehr kleinen seitlichen Überlappung der ersten Hilfsschicht über der Oberfläche des Halbleiterbody. Dies stellt somit ein selbstjustiertes Verfahren mit kleinen Toleranzgrenzen dar, wodurch Beabstandungen bezüglich des Ausschnitts in dem Halbleiterbody sehr präzise eingestellt werden können und sehr klein gehalten werden können. Insbesondere eignet sich ein gemäß dem Verfahren hergestelltes Strukturelement zur Verwendung als eine Maskenschicht für die nachfolgende weitere Bearbeitung des Halbleiterbody für eine Halbleiterkomponente wie etwa beispielsweise als eine Maskenschicht in einem Ätz- oder Implantierungsverfahren.The adjustment of the angle α of the trough side walls can be set very precisely. With the aid of the angle α, a distance extending from the cutout over the surface of the semiconductor body can also be defined very precisely. Because of the different materials of the first and second auxiliary layers, by means of the selective removal of the first auxiliary layer due to the protective effect of the second auxiliary layer on the first auxiliary layer, the width and therefore the lateral overlap of the first auxiliary layer over the surface of the semiconductor body with the help the set angle α are produced very precisely. In this case, the choice of the angle α in conjunction with the thickness of the first auxiliary layer on the surface of the semiconductor body allows the setting of a very small lateral overlap of the first auxiliary layer over the surface of the semiconductor body. This therefore represents a self-aligned method with small tolerance limits, whereby spacings with respect to the cutout in the semiconductor body can be set very precisely and can be kept very small. In particular, a feature fabricated according to the method is suitable for use as a masking layer for subsequent further processing of the semiconductor body for a semiconductor component such as, for example, as a masking layer in an etching or implantation process.

Eine Entwicklung des Verfahrens sorgt für die durch einen HDP-Prozess herzustellende erste Hilfsschicht. Ein HDP-Prozess ist ein Verfahren zum chemischen Abscheiden eines Materials aus der Gasphase, das gleichzeitig einen Sputtereffekt auf das abgeschiedene Material hat, das heißt, dass das abgeschiedene Material durch auftreffende Partikel auch wieder entfernt wird, insbesondere an auftretenden Kanten des abgeschiedenen Materials, doch ist die Abscheidungsrate höher als die Sputterrate. Folglich kommt es deshalb zu Schichtwachstum überall in einem HDP-Prozess. Kanten in dem abgeschiedenen Material erfahren jedoch eine Abflachung was somit zu einer schrägen Oberfläche des abgeschiedenen Materials an der Kante führt, insbesondere mit einem Winkel im Bereich von 35° bis 50° bezüglich einer Hauptoberfläche.Development of the method provides the first auxiliary layer to be produced by an HDP process. An HDP process is a process for chemically depositing a material from the gaseous phase, which simultaneously has a sputtering effect on the deposited material, that is, the deposited material is also removed by impinging particles, in particular on occurring edges of the deposited material, however For example, the deposition rate is higher than the sputtering rate. As a result, layer growth occurs throughout an HDP process. Edges in the deposited material, however, experience a flattening which thus leads to an oblique surface of the deposited material at the edge, in particular with an angle in the range of 35 ° to 50 ° with respect to a major surface.

Insbesondere bei einem HDP-Prozess kann es deshalb notwendig sein, eine bereits vorliegende Kante zu schützen, wie etwa beispielsweise die Kante des Ausschnitts bezüglich der Oberfläche des Halbleiterbody, vor dem Entfernen durch den Sputtereffekt des HDP-Prozesses. Zu diesem Zweck wird bei einer Ausführungsform beispielsweise vor dem Herstellen der ersten Hilfsschicht auf der Oberfläche des Halbleiterbody und in dem Ausschnitt eine durchgehende Schutzschicht hergestellt.In particular, in an HDP process, it may therefore be necessary to protect an already existing edge, such as, for example, the edge of the cutout with respect to the surface of the semiconductor body, prior to removal by the sputtering effect of the HDP process. For this purpose, in one embodiment, for example, before producing the first auxiliary layer on the surface of the semiconductor body and in the cutout, a continuous protective layer is produced.

Eine Entwicklung des Verfahrens sorgt für die durch Abscheiden des anderen Materials in der Mulde herzustellende zweite Hilfsschicht. Folglich werden die Muldenseitenwände in ihrer ursprünglichen Form beibehalten und besitzen folglich auch in nachfolgenden Verfahrensschritten immer noch die gleichen Abmessungen, insbesondere den gleichen Winkel α, wie vor der Abscheidung der zweiten Hilfsschicht.Development of the process provides for the second auxiliary layer to be made by depositing the other material in the well. Consequently, the trough sidewalls are retained in their original shape and consequently, even in subsequent process steps, they still have the same dimensions, in particular the same angle α, as before the deposition of the second auxiliary layer.

Es ist eine besonders einfache Produktionsvariante, falls die zweite Hilfsschicht die Mulde vollständig füllt. Insbesondere falls die gemeinsame Oberfläche der ersten und zweiten Hilfsschicht durch ein CMP-Verfahren hergestellt wird, kann zuerst die zweite Hilfsschicht über dem ganzen Bereich in der Mulde und auch über der ersten Hilfsschicht hergestellt werden und danach kann mit Hilfe eines gleichförmigen Entfernens die gemeinsame Oberfläche der ersten und zweiten Hilfsschicht auf einer identischen Oberflächenhöhe sehr präzise eingestellt werden. Im Fall eines verwendeten CMP-Prozessors folgt das Entfernen zuerst mechanisch und dann chemisch in der Endphase, wobei das chemische Entfernen sehr präzise auf der ersten Hilfsschicht beendet werden kann.It is a particularly simple production variant if the second auxiliary layer completely fills the trough. In particular, if the common surface of the first and second auxiliary layers is formed by a CMP method, first the second auxiliary layer may be formed over the entire area in the well and also over the first auxiliary layer, and thereafter, by means of uniform removal, the common surface of the First and second auxiliary layer can be set very precisely on an identical surface level. In the case of a CMP processor used, the removal is followed first mechanically and then chemically in the final phase, whereby the chemical removal can be terminated very precisely on the first auxiliary layer.

Eine Ausführungsform des Verfahrens sorgt dafür, dass die zweite Hilfsschicht nach dem Prozess des selektiven Entfernens der Gebiete der ersten Hilfsschicht, die nicht von der zweiten Hilfsschicht bedeckt sind, aus der Mulde entfernt wird.One embodiment of the method provides for removing the second auxiliary layer from the well after the process of selectively removing the regions of the first auxiliary layer that are not covered by the second auxiliary layer.

Das kann insbesondere dann realisiert werden, wenn die zweite Hilfsschicht während der Herstellung eines Grabens in dem Halbleiterbody entfernt wird. Wenn beispielsweise für die zweite Hilfsschicht ein Material verwendet wird, das unter Verwendung eines Ätzmediums geätzt werden kann, das mit dem für den Halbleiterbody verwendeten identisch ist, ist das Entfernen der zweiten Hilfsschicht während einer Grabenätzung in den Halbleiterbody ohne zusätzlichen Aufwand möglich. Insbesondere kann in diesem Fall die erste Hilfsschicht, die aus einem anderen Material hergestellt wird, als eine Maske für den Grabenätzprozess dienen.This can be realized, in particular, when the second auxiliary layer is removed during the production of a trench in the semiconductor body. For example, when a material is used for the second auxiliary layer that can be etched using an etch medium identical to that used for the semiconductor body, removal of the second auxiliary layer during trench etching into the semiconductor body is possible without additional effort. In particular, in this case, the first auxiliary layer made of a different material may serve as a mask for the trench etching process.

Ein Ausführungsbeispiel einer Halbleiterkomponente umfasst die folgenden strukturellen Merkmale: einen Halbleiterbody mit einer Oberfläche; einen Ausschnitt in dem Halbleiterbody, wobei sich der Ausschnitt von der Oberfläche des Halbleiterbody in den Halbleiterbody in einer Richtung senkrecht zu der Oberfläche erstreckt, und wobei der Ausschnitt eine Basis und mindestens eine Seitenwand aufweist; eine Schicht auf der Oberfläche des Halbleiterbody und in dem Ausschnitt, wobei die Schicht eine Mulde über dem Ausschnitt bildet, wobei die Mulde eine Muldenbasis und mindestens eine Muldenseitenwand aufweist, wobei die mindestens eine Muldenseitenwand einen Winkel α im Bereich von 20° bis 80° bezüglich der Oberfläche des Halbleiterbody bildet, und wobei die Schicht mindestens eine Kante 22 aufweist, die, von der Muldenkante ausgehend, sich in der Richtung der Oberfläche des Halbleiterbody erstreckt.An exemplary embodiment of a semiconductor component comprises the following structural features: a semiconductor body having a surface; a cutout in the semiconductor body, the cutout extending from the surface of the semiconductor body into the semiconductor body in a direction perpendicular to the surface, and the cutout having a base and at least one sidewall; a layer on the surface of the semiconductor body and in the cutout, the layer forming a trough over the cutout, the trough having a trough base and at least one trough sidewall, the at least one trough sidewall forming an angle α in the range of 20 ° to 80 ° forms the surface of the semiconductor body, and wherein the layer has at least one edge 22 which, starting from the trough edge, extends in the direction of the surface of the semiconductor body.

Die Schicht an der Oberfläche des Halbleiterbody ist auf selbstjustierte Weise durch den Winkel α der Muldenseitenwand dimensioniert und weist nur einen sehr kleinen Toleranzbereich auf.The layer on the surface of the semiconductor body is dimensioned in a self-aligned manner by the angle α of the trough side wall and has only a very small tolerance range.

Insbesondere ist es somit möglich, ein Halbleiterelement bereitzustellen, bei dem die Schicht die Oberfläche des Halbleiterbody, von der Seitenwand des Ausschnitts ausgehend, über einen Abstand x in dem Bereich von 50 nm bis 150 nm bedeckt.In particular, it is thus possible to provide a semiconductor element in which the layer covers the surface of the semiconductor body, starting from the side wall of the section, over a distance x in the range of 50 nm to 150 nm.

Ein Ausführungsbeispiel der Halbleiterkomponente kann für einen in dem Halbleiterbody auszubildenden Graben sorgen, wobei der Graben mindestens eine Grabenseitenwand aufweist, die, von der Kante der Schicht ausgehend, sich in den Halbleiterbody erstreckt.An embodiment of the semiconductor component may provide for a trench to be formed in the semiconductor body, the trench having at least one trench sidewall extending into the semiconductor body from the edge of the layer.

Bei dieser Variante kann die Schicht als eine Maskenschicht für das Grabenätzen oder nachfolgende Verfahrensschritte wie etwa zum Beispiel Implantierungen verwendet werden, was sehr präzise Strukturmerkmalsgrößen ermöglicht, insbesondere einen sehr präzisen und kleinen Abstand zwischen dem Ausschnitt und dem hergestellten Graben.In this variant, the layer may be used as a mask layer for trench etching or subsequent process steps such as, for example, implants, which enables very precise features feature sizes, in particular a very precise and small distance between the cutout and the trench produced.

Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Herstellen von Kontaktöffnungen in einem Halbleiterbody Folgendes: Ausbilden mehrerer selbstjustierter Strukturen auf eine Hauptoberfläche eines Halbleiterbody, wobei jede selbstjustierte Struktur einen in dem Halbleiterbody ausgebildeten und sich über und auf die Hauptoberfläche erstreckenden Graben füllt, wobei benachbarte der selbstjustierten Strukturen beabstandete Seitenwände aufweisen, die einander zugewandt sind; Ausbilden einer Abstandshalterschicht auf den Seitenwänden der selbstjustierten Strukturen und Ausbilden von Öffnungen in dem Halbleiterbody zwischen benachbarten der selbstjustierten Strukturen, während sich die Abstandshalterschicht auf den Seitenwänden der selbstjustierten Strukturen befindet, so dass jede Öffnung eine Breite und einen Abstand zu der Seitenwand eines benachbarten Grabens aufweist, die einer Dicke der Abstandshalterschicht entspricht.In accordance with another embodiment, a method for making contact openings in a semiconductor body includes forming a plurality of self-aligned structures on a main surface of a semiconductor body, each self-aligned structure filling a trench formed in the semiconductor body and extending over and onto the main surface, adjacent ones of the self-aligned ones Structures have spaced side walls facing each other; Forming a spacer layer on the sidewalls of the self-aligned structures; and forming openings in the semiconductor body between adjacent ones of the self-aligned structures while the spacer layer is resting on the semiconductor substrate Side walls of the self-aligned structures is such that each opening has a width and a distance to the side wall of an adjacent trench, which corresponds to a thickness of the spacer layer.

Gemäß einer Ausführungsform eines Verfahrens zum Herstellen von selbstjustierten Kontaktstrukturen auf einem Halbleiterbody umfasst das Verfahren Folgendes: Ausbilden mehrerer Gräben, die sich von einer Hauptoberfläche eines Halbleiterbody in den Halbleiterbody erstrecken;
Ausbilden einer leitenden Platte in einem unteren Teil der Gräben und von dem Halbleiterbody isoliert;
Ausbilden eines ersten Materials auf der Hauptoberfläche und auf den leitenden Platten in den Gräben, wobei das erste Material ausgenommene Gebiete über den Gräben aufweist; Füllen der ausgenommenen Gebiete des ersten Materials mit einem zweiten Material; Ausbilden von Öffnungen in dem ersten Material, die sich zu der Hauptoberfläche über Inselgebieten des Halbleiterbody zwischen benachbarten der Gräben erstrecken, um mehrere beabstandete selbstjustierte Strukturen mit dem zweiten Material in den ausgenommenen Gebieten des ersten Materials auszubilden; Ausbilden von Nuten in dem Halbleiterbody zwischen benachbarten der selbstjustierten Strukturen und Füllen der Nuten und offenen Spalte zwischen benachbarten der selbstjustierten Strukturen mit einem Material mit einer anderen Ätzselektivität als das erste und zweite Material.According to one embodiment of a method for producing self-aligned contact structures on a semiconductor body, the method comprises: forming a plurality of trenches extending from a main surface of a semiconductor body into the semiconductor body;
Forming a conductive plate in a lower part of the trenches and isolated from the semiconductor body;
Forming a first material on the major surface and on the conductive plates in the trenches, the first material having recessed regions over the trenches; Filling the recessed areas of the first material with a second material; Forming openings in the first material extending to the major surface over island regions of the semiconductor body between adjacent ones of the trenches to form a plurality of spaced self-aligned structures with the second material in the recessed regions of the first material; Forming grooves in the semiconductor body between adjacent ones of the self-aligned structures and filling the grooves and open gaps between adjacent ones of the self-aligned structures with a material having a different etch selectivity than the first and second materials.

Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen weitere Merkmale und Vorteile.Those skilled in the art will recognize further features and advantages upon reading the following detailed description and upon consideration of the accompanying drawings.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der Beschreibung, die folgt, detailliert angegeben.The elements of the drawings are not necessarily to scale relative to one another. Like reference numerals designate corresponding similar parts. The features of the various illustrated embodiments may be combined unless they are mutually exclusive. Embodiments are illustrated in the drawings and detailed in the description which follows.

1 zeigt in schematischen Querschnittsansichten 1a bis 1e individuelle beispielhafte Verfahrensschritte eines Verfahrens zum Herstellen eines Strukturelements. 1 shows in schematic cross-sectional views 1a to 1e individual exemplary method steps of a method for producing a structural element.

2 zeigt in einem schematischen Querschnitt einen weiteren Verfahrensschritt bei dem Verfahren zum Herstellen eines Strukturelements. 2 shows in a schematic cross section a further method step in the method for producing a structural element.

3 zeigt in einem schematischen Querschnitt einen Auszug aus einer beispielhaften Halbleiterkomponente mit selbstjustierten Strukturelementen. 3 shows in a schematic cross section an excerpt of an exemplary semiconductor component with self-aligned structural elements.

4 zeigt in einer schematischen Querschnittsansicht einen Auszug aus einem Gategraben-Leistungstransistor. 4 shows in a schematic cross-sectional view of an excerpt from a gate trench power transistor.

5 zeigt in schematischen Querschnittsansichten 5a bis 5c individuelle beispielhafte Verfahrensschritte eines Verfahrens zum Herstellen von Kontaktöffnungen in einem Halbleiterbody. 5 shows in schematic cross-sectional views 5a to 5c individual exemplary method steps of a method for producing contact openings in a semiconductor body.

6 zeigt in schematischen Querschnittsansichten 5a bis 5h individuelle beispielhafte Verfahrensschritte eines Verfahrens zum Herstellen selbstjustierter Kontaktstrukturen auf einem Halbleiterbody. 6 shows in schematic cross-sectional views 5a to 5h individual exemplary method steps of a method for producing self-aligned contact structures on a semiconductor body.

AUSFÜHRLICHE BESCHREIBUNGDETAILED DESCRIPTION

Beispielhafte Ausführungsformen werden unten eingehender unter Bezugnahme auf die beiliegenden Figuren erläutert. Die Erfindung ist jedoch nicht auf die spezifisch beschriebenen Ausführungsformen beschränkt, sondern kann vielmehr auf geeignete Weise modifiziert und abgeändert werden. Es liegt innerhalb des Schutzbereichs der Erfindung, individuelle Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform zu kombinieren, um zu weiteren Ausführungsformen zu gelangen.Exemplary embodiments will be explained in more detail below with reference to the attached figures. However, the invention is not limited to the specific embodiments described, but rather may be appropriately modified and modified. It is within the scope of the invention to combine individual features and feature combinations of one embodiment with features and feature combinations of another embodiment to arrive at further embodiments.

1a zeigt einen Halbleiterbody 10 mit einer ersten Oberfläche 11. Der Halbleiterbody 10 kann aus einem beliebigen bekannten Halbleitermaterial, insbesondere aus Silizium, hergestellt werden. Je nach der Anwendung kann der Halbleiterbody 10 n-dotiert oder p-dotiert sein. Insbesondere kann der Halbleiterbody 10 auch ein Halbleitersubstrat mit einer darauf abgeschiedenen Epitaxialschicht umfassen, wobei das Halbleitersubstrat und die Epitaxialschicht unterschiedlich dotiert sein können. Die Epitaxialschicht könnte dann die Oberfläche 11 aufweisen. Für den beispielhaften Einsatz des Halbleiterbody 10 in einer Leistungshalbleiterkomponente, das heißt in einer Halbleiterkomponente, bei der Spannungen von bis zu hunderten oder sogar tausenden von Volt zwischen zwei Elektroden anliegen können, besteht ein derartiger Halbleiterbody 10 im Allgemeinen aus einem hochdotierten Halbleitersubstrat und einer darauf abgeschiedenen schwach dotierten Epitaxialschicht. 1a shows a semiconductor body 10 with a first surface 11 , The semiconductor body 10 can be made of any known semiconductor material, in particular of silicon. Depending on the application, the semiconductor body 10 be n-doped or p-doped. In particular, the semiconductor body 10 also comprise a semiconductor substrate having an epitaxial layer deposited thereon, wherein the semiconductor substrate and the epitaxial layer may be differently doped. The epitaxial layer could then be the surface 11 exhibit. For the exemplary use of the semiconductor body 10 in a power semiconductor component, that is to say in a semiconductor component in which voltages of up to hundreds or even thousands of volts can be present between two electrodes, such a semiconductor body exists 10 generally of a heavily doped semiconductor substrate and a lightly doped epitaxial layer deposited thereon.

1b zeigt einen an der Oberfläche 11 des Halbleiterbody 10 hergestellten Ausschnitt 12. In diesem Fall erstreckt sich der Ausschnitt 12 von der Oberfläche 12 des Halbleiterbody 10 in den Halbleiterbody 10 in einer Richtung senkrecht zu der Oberfläche 11. Der Ausschnitt weist eine Basis 13 und Seitenwände 14 auf. 1b shows one on the surface 11 of the semiconductor body 10 made cutting 12 , In this case, the section extends 12 from the surface 12 of the semiconductor body 10 in the semiconductor body 10 in a direction perpendicular to the surface 11 , The cutout has a base 13 and sidewalls 14 on.

Der Ausschnitt 12, der eine Tiefe von wenigen Nanometern bis zu einer Anzahl von Mikrometern aufweisen kann, kann ein sich auf längliche Weise in den Halbleiterbody 10 erstreckender Graben oder ansonsten eine punktförmige Vertiefung in dem Halbleiterbody 10 sein, wobei die Form einer derartigen punktförmigen Vertiefung beispielsweise in Draufsicht rund, quadratisch oder hexagonal sein kann. Es können auch weitere Funktionselemente einer Halbleiterkomponente in dem Ausschnitt 12 ausgebildet sein. Beispielhaft können in dem Ausschnitt 12 auch Elektroden hergestellt werden, wie sie beispielsweise in Leistungshalbleiterkomponenten auftreten. In diesen Fällen wird beispielhaft in dem Ausschnitt 12 eine Kanalsteuerelektrode (Gateelektrode) ausgebildet. Außerdem können in dem Ausschnitt 12 noch weitere Elektroden wie etwa beispielsweise Feldplatten hergestellt werden. The cutout 12 which may have a depth of a few nanometers to a number of microns may elongate into the semiconductor body 10 extending trench or otherwise a point-shaped depression in the semiconductor body 10 be, wherein the shape of such a punctiform depression may be round, square or hexagonal, for example, in plan view. There may also be other functional elements of a semiconductor component in the detail 12 be educated. By way of example, in the section 12 also electrodes are produced, as they occur for example in power semiconductor components. In these cases is exemplified in the section 12 a channel control electrode (gate electrode) is formed. In addition, in the clipping 12 even more electrodes such as field plates are produced.

1c zeigt die Struktur nach dem Herstellen einer ersten Hilfsschicht 15 auf der Oberfläche 11 und in dem Ausschnitt 12. In diesem Fall bildet die erste Hilfsschicht 15 selbst eine Mulde 16 über dem Ausschnitt 12, wobei die Mulde 16 eine Muldenbasis 17 und Muldenseitenwände 18 aufweist. In diesem Fall bilden die Muldenseitenwände 18 einen Winkel α bezüglich der Oberfläche 11 des Halbleiterbody 10. Der Winkel α kann einen Wert im Bereich von 20° bis 80° aufweisen. 1c shows the structure after making a first auxiliary layer 15 on the surface 11 and in the clipping 12 , In this case, the first auxiliary layer forms 15 even a hollow 16 over the clipping 12 , where the trough 16 a trough base 17 and trough sidewalls 18 having. In this case, the trough sidewalls form 18 an angle α with respect to the surface 11 of the semiconductor body 10 , The angle α may have a value in the range of 20 ° to 80 °.

In diesem Fall wird die erste Hilfsschicht 15 aus einem anderen Material bezüglich des Materials des Halbleiterbody 10 hergestellt. Beispielhaft kann das Material der ersten Hilfsschicht 15 ein Dielektrikum sein. Insbesondere eignet sich in diesem Fall ein Oxid wie etwa beispielsweise SiO2.In this case, the first auxiliary layer 15 from a different material with respect to the material of the semiconductor body 10 produced. By way of example, the material of the first auxiliary layer 15 be a dielectric. In particular, in this case, an oxide such as, for example, SiO 2 is suitable.

In diesem Fall wird die Herstellung derart bewirkt, dass die Mulde 16 über dem Ausschnitt 12 ausgebildet wird und der gewünschte Winkel α festgelegt wird. In diesem Fall erstrecken sich die Muldenseitenwände 18 über die Kante der Seitenwände 14 des Ausschnitts 12 und über einen definierten Abstand x der Oberfläche 11 des Halbleiterbody 10. Der Abstand x wird über den Winkel α definiert und kann beispielsweise zwischen 50 nm und 150 nm liegen. In diesem Fall hängt der Abstand x auch von der Schichtdicke der Hilfsschicht 15 ab. In diesem Fall liegen typische Schichtdicken beispielsweise im Bereich von 100 nm bis 500 nm.In this case, the production is effected such that the trough 16 over the clipping 12 is formed and the desired angle α is set. In this case, the trough sidewalls extend 18 over the edge of the side walls 14 of the clipping 12 and over a defined distance x of the surface 11 of the semiconductor body 10 , The distance x is defined by the angle α and may, for example, be between 50 nm and 150 nm. In this case, the distance x also depends on the layer thickness of the auxiliary layer 15 from. In this case, typical layer thicknesses are for example in the range of 100 nm to 500 nm.

Die erste Hilfsschicht 15 kann in dem Ausschnitt 12 entweder direkt an der Basis 13 oder ansonsten auf Funktionselementen, die bereits in dem Ausschnitt 12 vorliegen, wie etwa beispielsweise die bereits erwähnte Gateelektrode, hergestellt werden.The first auxiliary layer 15 can in the clipping 12 either directly at the base 13 or otherwise on functional elements already in the clipping 12 are present, such as, for example, the already mentioned gate electrode produced.

Die erste Hilfsschicht 15 kann mit Hilfe beispielsweise eines HDP-Prozesses (High Density Plasma – hochdichtes Plasma) hergestellt werden. Ein derartiger Prozess ist eine Kombination aus einem Abscheidungsverfahren aus der Gasphase und einem Sputterverfahren, wobei Material insbesondere an vorliegenden Kanten entfernt wird. Mit Hilfe eines derartigen HDP-Prozesses kann die Ausbildung der schrägen Muldenseitenwände 18 mit dem Winkel α auf besonders einfache Weise durch Einstellen der Sputterleistung und der Abscheidungsraten realisiert werden. Typische Werte der Sputterleistung betragen beispielsweise etwa 1000 Watt. In diesem Fall wird die vorliegende Oberfläche beispielsweise etwa 82 Sekunden lang mit Arsen, etwa 234 Sekunden lang mit Sauerstoff oder etwa 100 Sekunden lang mit SiH4 behandelt.The first auxiliary layer 15 can be produced using, for example, an HDP (High Density Plasma) process. Such a process is a combination of a vapor phase deposition process and a sputtering process wherein material is removed, especially at present edges. With the help of such a HDP process, the formation of the inclined Muldenseitenwände 18 be realized with the angle α in a particularly simple manner by adjusting the sputtering power and the deposition rates. Typical values of the sputtering power are, for example, about 1000 watts. In this case, for example, the present surface is treated with arsenic for about 82 seconds, oxygen for about 234 seconds, or SiH 4 for about 100 seconds.

1d zeigt eine in der Mulde 16 hergestellte zweite Hilfsschicht 20. In diesem Fall kann die zweite Hilfsschicht 20 zuerst über dem ganzen Bereich auf der Muldenbasis 17, den Muldenseitenwänden 18 und an einer Oberfläche der ersten Hilfsschicht 15 hergestellt werden. Dies kann beispielsweise mit Hilfe eines Prozesses des Abscheidens eines anderen Materials bezüglich des Materials der ersten Hilfsschicht 15 aus der Gasphase erfolgen. Beispielhaft ist dotiertes oder undotiertes Polysilizium oder ein Nitrid wie etwa beispielsweise Siliziumnitrid als Material für die zweite Hilfsschicht 20 angebracht. 1d shows one in the hollow 16 prepared second auxiliary layer 20 , In this case, the second auxiliary layer 20 first over the whole area on the trough base 17 , the trough sidewalls 18 and on a surface of the first auxiliary layer 15 getting produced. This can be done, for example, by means of a process of depositing another material relative to the material of the first auxiliary layer 15 from the gas phase. Exemplified is doped or undoped polysilicon or a nitride such as, for example, silicon nitride as the material for the second auxiliary layer 20 appropriate.

Nach der Abscheidung über dem ganzen Bereich wird die zweite Hilfsschicht 20 von der Oberfläche der ersten Hilfsschicht 15 entfernt, so dass die zweite Hilfsschicht 20 nur in der Mulde 16 verbleibt. Das Entfernen der zweiten Hilfsschicht 20 von der Oberfläche der ersten Hilfsschicht 15 kann beispielsweise durch ein chemisch-mechanisches Polierverfahren (CMP-Verfahren) bewirkt werden. In diesem Fall wird die zweite Hilfsschicht 20 in einem ersten Verfahrensschritt mechanisch wie etwa mit Hilfe von beispielsweise Schleifen und Lappen bis gerade über die Oberfläche der ersten Hilfsschicht 15 entfernt. In einem weiteren Verfahrensschritt während des CMP wird die zweite Hilfsschicht 20 dann endgültig und vollständig von der Oberfläche der ersten Hilfsschicht 20 mit Hilfe eines chemischen Ätzschritts entfernt, wobei als Ergebnis eine gemeinsame Oberfläche 21 der ersten Hilfsschicht 15 und der zweiten Hilfsschicht 20, die in der Mulde 16 verbleibt, an einer identischen Oberflächenhöhe ausgebildet wird und ein Übergang zwischen der ersten Hilfsschicht 15 und der zweiten Hilfsschicht 20 an der Muldenkante 23 an der Oberfläche 21 entsteht. In diesem Fall kann die Oberfläche der ersten Hilfsschicht 15 als ein Ätzstopp dienen. Alternativ kann die zweite Hilfsschicht 20 auch mit Hilfe eines isotropen Ätzverfahrens entfernt werden.After deposition over the entire area becomes the second auxiliary layer 20 from the surface of the first auxiliary layer 15 removed, leaving the second auxiliary layer 20 only in the hollow 16 remains. The removal of the second auxiliary layer 20 from the surface of the first auxiliary layer 15 can be effected, for example, by a chemical-mechanical polishing (CMP) process. In this case, the second auxiliary layer becomes 20 in a first method step mechanically such as with the aid of, for example, loops and lobes to just over the surface of the first auxiliary layer 15 away. In a further method step during the CMP, the second auxiliary layer 20 then finally and completely from the surface of the first auxiliary layer 20 removed by means of a chemical etching step, as a result of a common surface 21 the first auxiliary layer 15 and the second auxiliary layer 20 in the hollow 16 remains formed at an identical surface height and a transition between the first auxiliary layer 15 and the second auxiliary layer 20 at the trough edge 23 on the surface 21 arises. In this case, the surface of the first auxiliary layer 15 serve as an etch stop. Alternatively, the second auxiliary layer 20 also be removed by means of an isotropic etching process.

Die verbleibende zweite Hilfsschicht 20 kann die Mulde 16 (wie dargestellt) nur teilweise füllen oder ansonsten kann die Mulde 16 vollständig durch die zweite Hilfsschicht 20 gefüllt werden. In diesem Fall würde die in 1d dargestellte gemeinsame Oberfläche 21 kontinuierlich über der ganzen Mulde 16 ausgebildet werden.The remaining second auxiliary layer 20 can the trough 16 (as shown) only partially fill or otherwise the trough 16 completely through the second auxiliary layer 20 be filled. In this case would the in 1d illustrated common surface 21 continuously over the whole trough 16 be formed.

1e zeigt die Situation nach dem selektiven Entfernen von der ersten Hilfsschicht 15 der Gebiete, die nicht von der zweiten Hilfsschicht 20 bedeckt sind. Das selektive Entfernen wird bevorzugt mit Hilfe von selektivem Ätzen des Materials der ersten Hilfsschicht 15 bezüglich des Materials der zweiten Hilfsschicht 20 bewirkt. In diesem Fall sollte Selektivität so verstanden werden, dass damit eine Beziehung der Ätzraten der beiden verschiedenen Materialien in einem Verhältnis von mindestens 10:1 gemeint ist. In diesem Fall kann die erste Hilfsschicht 15 mit Hilfe eines isotropen Ätzverfahrens an dem Übergang von der ersten Hilfsschicht 15 zu der zweiten Hilfsschicht 20 an der Muldenkante 23 an der Oberfläche 21 so gut wie senkrecht in einer Richtung zu der Halbleiterbodyoberfläche 11 geätzt werden. Dies führt zu einem Strukturelement, das aus der ersten Hilfsschicht 15 und der zweiten Hilfsschicht 20 besteht und das eine Kante 22 aufweist, die sich in einer Weise erstreckt, die von der Muldenkante 23 an der Oberfläche 21 in einer Richtung auf die Oberfläche 11 des Halbleiterbody 10 ausgeht. Aufgrund von Erosion der zweiten Hilfsschicht 20 kann die Kante 22 auch eine geringfügig gerundete Form an der Muldenkante 23 aufweisen, so dass die Kante an der Muldenkante 23 zwischen der zweiten Hilfsschicht 20 und der Kante 22 keinen Winkel von 90° bildet, sondern vielmehr einen kleineren Winkel , allgemein einen Winkel im Bereich von 45° bis 90°, insbesondere zwischen 75° und 80°. Eine derartige abgerundete Kante an der Muldenkante 23 ist in einer Auszugsdarstellung in 1E' gezeigt. 1e shows the situation after the selective removal of the first auxiliary layer 15 the areas not covered by the second auxiliary layer 20 are covered. The selective removal is preferably by means of selective etching of the material of the first auxiliary layer 15 with respect to the material of the second auxiliary layer 20 causes. In this case, selectivity should be understood as meaning a relationship of the etch rates of the two different materials in a ratio of at least 10: 1. In this case, the first auxiliary layer 15 by means of an isotropic etching process at the junction of the first auxiliary layer 15 to the second auxiliary layer 20 at the trough edge 23 on the surface 21 as good as perpendicular in one direction to the semiconductor body surface 11 be etched. This leads to a structural element that consists of the first auxiliary layer 15 and the second auxiliary layer 20 exists and that one edge 22 extending in a manner different from the trough edge 23 on the surface 21 in one direction on the surface 11 of the semiconductor body 10 emanates. Due to erosion of the second auxiliary layer 20 can the edge 22 also a slightly rounded shape at the trough edge 23 have, so that the edge at the trough edge 23 between the second auxiliary layer 20 and the edge 22 forms no angle of 90 °, but rather a smaller angle, generally an angle in the range of 45 ° to 90 °, in particular between 75 ° and 80 °. Such a rounded edge on the trough edge 23 is in an excerpt in 1E ' shown.

2 zeigt eine Ausführungsform des Verfahrens, wobei vor der Herstellung der ersten Hilfsschicht 15 eine kontinuierliche Schutzschicht 25 auf der Oberfläche 11 des Halbleiterbody 10 und in dem Ausschnitt 12 hergestellt wird, so dass die Kante an der Oberfläche 11 bezüglich der Seitenwände 14 des Ausschnitts 12 von der Schutzschicht 25 bedeckt ist. Infolgedessen ist diese Kante des Halbleiterbody 10 während eines beispielhaften HDP-Prozesses zum Abscheiden der ersten Hilfsschicht 15 gegenüber einem Entfernen durch den Sputtereffekt des HDP-Prozesses geschützt. 2 shows an embodiment of the method, wherein prior to the preparation of the first auxiliary layer 15 a continuous protective layer 25 on the surface 11 of the semiconductor body 10 and in the clipping 12 is made, leaving the edge on the surface 11 concerning the side walls 14 of the clipping 12 from the protective layer 25 is covered. As a result, this edge of the semiconductor body is 10 during an exemplary HDP process for depositing the first auxiliary layer 15 protected from being removed by the sputtering effect of the HDP process.

3 zeigt ein Ausführungsbeispiel des Verfahrens, wobei ein Graben 30 in dem Halbleiterbody 10 mit der Schicht 15 als Maskenschicht hergestellt wird. In diesem Fall kann der Graben 30 mit Hilfe eines anisotropen Ätzprozesses hergestellt werden, wobei im Fall eines beispielhaften Siliziumhalbleiterbody 10 und eines Polysilizium als Material für die zweite Hilfsschicht 20 die zweite Hilfsschicht 20 gleichermaßen gleichzeitig geätzt und somit mit dem anisotropen Ätzen des Grabens 30 entfernt wird, so dass die Muldenbasis 17 und die Muldenseitenwände 18 unbedeckt sind. 3 shows an embodiment of the method, wherein a trench 30 in the semiconductor body 10 with the layer 15 is produced as a mask layer. In this case, the trench 30 be prepared by means of an anisotropic etching process, wherein in the case of an exemplary silicon semiconductor body 10 and a polysilicon as a material for the second auxiliary layer 20 the second auxiliary layer 20 equally etched simultaneously and thus with the anisotropic etching of the trench 30 is removed, leaving the trough base 17 and the trough sidewalls 18 are uncovered.

4 veranschaulicht ein Beispiel einer Halbleiterkomponente mit einem Gategraben als Ausschnitt 12. Eine Feldelektrode 36 wird in einem unteren Gebiet in dem Gategraben 12 ausgebildet, wobei die Feldelektrode durch ein Felddielektrikum 37 von dem Halbleiterbody 10 isoliert ist. Eine Kanalsteuerelektrode 35 ist in einem oberen Gebiet des Gategrabens 12 auf eine von der Feldelektrode 36 isolierte Weise angeordnet. Die Kanalsteuerelektrode 35 ist auch von einer Kanalzone 38, die in dem Halbleiterbody 10 ausgebildet ist, durch ein Gatedielektrikum 41, beispielsweise ein SiO2-Gatedielektrikum, isoliert. Das Gatedielektrikum 41 ist so verkörpert, dass es dünner ist als das Felddielektrikum 37. Die Kanalzone 38 befindet sich entlang des Gategrabens 12 zwischen einer in dem Halbleiterbody 10 ausgebildeten Sourcezone 39 und einer Drainzone 40 bei der Feldelektrode 36. Eine Schicht 15 ist in dem Gategraben 12 über der Kanalsteuerelektrode 35 angeordnet, wobei die Schicht 15 eine Mulde 16 über dem Gategraben 12 bildet. In diesem Fall weist die Mulde 16 eine Muldenbasis 17 und Muldenseitenwände 18 auf, die einen Winkel im Bereich von 20° bis 80°, insbesondere im Bereich von etwa 40° bis 45°, bezüglich der Oberfläche 11 des Halbleiterbody 10 bilden. Die Schicht 15 ist von einer Kante 22 begrenzt. Die Kante 22 erstreckt sich auf eine von der Muldenkante 23 ausgehende Weise in eine Richtung auf die Oberfläche 11 des Halbleiterbody 10. Die Schicht 15 bedeckt die Oberfläche 11 des Halbleiterbody 10, wobei sie von einer Seitenwand des Gategrabens 12 ausgeht, über einen Abstand x beispielsweise im Bereich von 50 nm bis 150 nm. 4 illustrates an example of a semiconductor component with a gate trench as a detail 12 , A field electrode 36 is in a lower area in the gutter trench 12 formed, wherein the field electrode by a field dielectric 37 from the semiconductor body 10 is isolated. A channel control electrode 35 is in an upper area of the gate trench 12 on one of the field electrodes 36 isolated manner arranged. The channel control electrode 35 is also from a canal zone 38 that in the semiconductor body 10 is formed by a gate dielectric 41 , For example, a SiO 2 gate dielectric isolated. The gate dielectric 41 is so embodied that it is thinner than the field dielectric 37 , The canal zone 38 is located along the gate trench 12 between one in the semiconductor body 10 trained source zone 39 and a drain zone 40 at the field electrode 36 , A layer 15 is in the gutter 12 over the channel control electrode 35 arranged, the layer 15 a hollow 16 above the gate trench 12 forms. In this case, the trough points 16 a trough base 17 and trough sidewalls 18 at an angle in the range of 20 ° to 80 °, in particular in the range of about 40 ° to 45 °, with respect to the surface 11 of the semiconductor body 10 form. The layer 15 is from an edge 22 limited. The edge 22 extends to one of the trough edge 23 outgoing way in one direction to the surface 11 of the semiconductor body 10 , The layer 15 covers the surface 11 of the semiconductor body 10 being from a side wall of the gutter trench 12 assumes a distance x, for example in the range of 50 nm to 150 nm.

Bei der Halbleiterkomponente, wie in dem Beispiel bezüglich 4 gezeigt, kann ein Graben 30 in dem Halbleiterbody 10 ausgebildet werden. In diesem Fall weist der Graben 30 eine Grabenseitenwand 42 auf, die sich auf eine von der Kante 22 der Schicht 15 ausgehende Weise in den Halbleiterbody 10 erstreckt. Eine gemeinsame Verbindungselektrode für die Sourcezone 39 und die Kanalzone 38 kann in dem Graben 30 angeordnet sein.In the semiconductor component, as in the example 4 shown can be a ditch 30 in the semiconductor body 10 be formed. In this case, the ditch points 30 a trench sidewall 42 on, focusing on one of the edge 22 the layer 15 outgoing way into the semiconductor body 10 extends. A common connection electrode for the source zone 39 and the channel zone 38 can ditch in the 30 be arranged.

Das Ausführungsbeispiel einer in 4 als ein Auszug gezeigten Halbleiterkomponente ist ein MOS-Feldeffekttransistor für Anwendungen, die zwischen Sourceelektrode und Drainelektrode Spannungen von etwa 20 Volt bis zu hunderten von Volt liefern.The embodiment of an in 4 Semiconductor component shown as an excerpt is a MOS field effect transistor for applications that provide voltages of between about 20 volts to hundreds of volts between source and drain.

Die Schicht 15 kann durch das oben beschriebene Verfahren hergestellt werden und dient als eine Maskenschicht für die Herstellung des Kontaktlochgrabens 30. Durch diese selbstjustierte Schicht 15 kann der Kontaktlochgraben 30 eine sehr kleine Beabstandung von dem Gategraben 12 aufweisen. Folglich ist es möglich, die Teilung, das heißt den Abstand zwischen zwei parallel angeordneten Gategräben 12, im Vergleich zu früheren Abständen signifikant zu reduzieren. Beispielsweise weisen frühere Lösungen eine Teilung von etwa 950 nm auf, was sich aus der Tatsache ergibt, dass das Kontaktloch für die Source-/Kanalzonenverbindung zwischen den beiden Gategräben aufgenommen werden muss. Infolge der selbstjustierten Maskenschicht 15 kann die Teilung beispielsweise auf 750 nm reduziert werden. Folglich kann der Kanal für den MOSFET ebenfalls kürzer ausgelegt werden, da das Feld nicht in einem derartigen großen Ausmaß in die Kanalzone eindringt. Zudem können die vorgelegten Verfahrensschritte zum Herstellen des Strukturelements in existierenden Verfahren zum Herstellen von Gategrabentransistoren ohne großen zusätzlichen Aufwand implementiert werden.The layer 15 can be made by the method described above and serves as a mask layer for the formation of the contact hole trench 30 , Through this self-aligned layer 15 can the contact hole trench 30 a very small distance from the gate trench 12 exhibit. Consequently, it is possible to divide, that is the distance between two parallel gate trenches 12 to significantly reduce compared to previous distances. For example, prior solutions have a pitch of about 950 nm, which results from the fact that the contact hole for the source / channel region junction must be taken between the two gate trenches. Due to the self-aligned mask layer 15 For example, the pitch can be reduced to 750 nm. Consequently, the channel for the MOSFET can also be made shorter because the field does not penetrate into the channel zone to such a large extent. In addition, the presented method steps for fabricating the structure element can be implemented in existing methods for producing gate transistors without much additional effort.

Der Abstand zwischen benachbarten Zellen kann unter Verwendung des als nächstes beschriebenen selbstjustierten Prozesses weiter reduziert oder optimiert werden. Dieser selbstjustierte Prozess wird bezüglich der 5A bis 5C beschrieben.The spacing between adjacent cells may be further reduced or optimized using the self-aligned process described next. This self-aligned process is related to the 5A to 5C described.

In 5A zeigt ein Halbleiterbody 100 wie etwa die zuvor hierin beschriebene Art, nachdem mehrere Bearbeitungsschritte ausgeführt sind, um selbstjustierte Mesastrukturen 102 auszubilden. Gräben 104 erstrecken sich von einer ersten Hauptoberfläche 106 des Body 100 in den Halbleiterbody 100. Ein HDP-Abscheidungsschritt, zum Beispiel wie hierin zuvor beschrieben, wird dann ausgeführt, um auf dem Halbleiterbody 100 eine HDP-Schicht 108 auszubilden und die Gräben 104 zu füllen. Als nächstes wird Kohlenstoff oder irgendein anderes geeignetes Material 110 abgeschieden, um das HDP-Profil zu füllen, das Mulden- oder ausgenommene Gebiete entsprechend der Form der Gräben 104 aufweist. Das überschüssige Füllmaterial 110 wird zum Beispiel unter Verwendung eines Rückätzung und/oder eines CMP-Prozesses entfernt, der auf dem HDP-Material 108 stoppt. Öffnungen 112 werden dann in dem HDP-Material 108 zwischen benachbarten Gräben 104 ausgebildet, wodurch sich selbstjustierte HDP-Mesastrukturen 102 ergeben.In 5A shows a semiconductor body 100 such as the type previously described herein, after multiple processing steps are performed, to self-aligned mesa structures 102 train. trenches 104 extend from a first main surface 106 of the body 100 in the semiconductor body 100 , An HDP deposition step, for example, as described hereinbefore, is then performed to apply to the semiconductor body 100 an HDP layer 108 train and the trenches 104 to fill. Next is carbon or any other suitable material 110 deposited to fill the HDP profile, the wells or recessed areas according to the shape of the trenches 104 having. The excess filler 110 is removed, for example, using an etchback and / or a CMP process performed on the HDP material 108 stops. openings 112 are then in the HDP material 108 between adjacent trenches 104 formed, resulting in self-aligned HDP mesa structures 102 result.

Die Seitenwände 114 der HDP-Mesastrukturen 102 können je nach dem verwendeten Ätzprozess verjüngt oder nicht verjüngt sein. Der Abstand d1 zwischen benachbarten der HDP-Mesastrukturen 102 bestimmt die Beabstandung zwischen benachbarten Bauelementzellen. Die Bauelementzellen werden teilweise in den Gräben 104 ausgebildet, zum Beispiel können ein Gate und ein Gatedielektrikum in den Gräben 104 ausgebildet werden (z. B. wie zuvor hierin unter Bezugnahme auf 4 beschrieben), und Body- und Sourcegebiete des Bauelements können in den Inseln 116 des Halbleiterbody 100 zwischen benachbarten Gräben 104 ausgebildet werden. Die Halbleiterbodyinseln 116 werden danach bearbeitet, um die Bauelemente auszubilden.The side walls 114 HDP mesa structures 102 may be tapered or not tapered depending on the etching process used. The distance d1 between adjacent HDP mesa structures 102 determines the spacing between adjacent device cells. The device cells are partially in the trenches 104 formed, for example, a gate and a gate dielectric in the trenches 104 (e.g., as previously described herein with reference to FIGS 4 described), and body and source regions of the device can in the islands 116 of the semiconductor body 100 between adjacent trenches 104 be formed. The semiconductor body islands 116 are then processed to form the components.

Diese Bearbeitung beinhaltet die Ausbildung von Kontaktöffnungen 122 in den Halbleiterinseln 116 und das Implantieren von Dotierstoffspezies in den Inseln 116 durch die Kontaktöffnungen 122. Der Mindestabstand d2 zwischen den Kontaktöffnungen 122 und den Seitenwänden 118 der benachbarten Gräben 104 sollte groß genug sein (zum Beispiel etwa 50–100 nm), um Interaktionen von Ionenimplantierungen in die Kontaktöffnungen 122 mit bereits implantierten Bereichen (z. B. der Body) oder von die Grabenseitenwände 118 auskleidenden Oxiden zu unterdrücken. Ansonsten können elektrische Parameter sich verschieben und die Bauelementqualität herabsetzen. Andererseits sollten die Kontaktöffnungen 122 nicht zu eng sein, z. B. kleiner als < 70 nm, um Probleme mit einem hohen elektrischen Widerstand oder Füllprobleme (Hohlräume) zu vermeiden.This processing involves the formation of contact openings 122 in the semiconductor islands 116 and implanting dopant species in the islands 116 through the contact openings 122 , The minimum distance d2 between the contact openings 122 and the side walls 118 the neighboring trenches 104 should be large enough (for example, about 50-100 nm) to allow ion implantation interactions in the contact holes 122 with already implanted areas (eg the body) or the trench sidewalls 118 to suppress lining oxides. Otherwise, electrical parameters may shift and degrade component quality. On the other hand, the contact openings 122 not too tight, z. B. less than <70 nm to avoid problems with high electrical resistance or filling problems (cavities).

5B zeigt den Halbleiterbody 100 nachdem ein TEOS-(Tetraethylorthosilikat) oder Kohlenstoffabscheidungsprozess ausgeführt wird, um auf den Halbleiterbody 100 und den HDP-Mesastrukturen 102 eine TEOS-/Kohlenstoffabstandshalterschicht 120 auszubilden. Die Dicke dieser TEOS-/Kohlenstoffabstandshalterschicht 120 bestimmt die Breite w der Kontaktöffnungen 122 in den Inseln 116 des Halbleiterbody 100 zwischen benachbarten Gräben 104 und den Abstand d2 zwischen den Kontaktöffnungen 122 und den Seitenwänden 118 der benachbarten Gräben 104. 5B shows the semiconductor body 100 after a TEOS (tetraethyl orthosilicate) or carbon deposition process is performed to target the semiconductor body 100 and the HDP mesa structures 102 a TEOS / carbon spacer layer 120 train. The thickness of this TEOS / carbon spacer layer 120 determines the width w of the contact openings 122 in the islands 116 of the semiconductor body 100 between adjacent trenches 104 and the distance d2 between the contact openings 122 and the side walls 118 the neighboring trenches 104 ,

Die Dicke dieser TEOS-/Kohlenstoffabstandshalterschicht 120 kann ungeachtetet des tatsächlichen Abstands d1 zwischen benachbarten Mesas 102 vorbestimmt werden. Bei einer Ausführungsform wird die Dicke der TEOS-/Kohlenstoffabstandshalterschicht 120 auf der Basis einer bestimmten Annahme für die Breite w der Kontaktöffnungen 122 gewählt, zum Beispiel durch Annehmen einer breiten Kontaktöffnung. Bei einer weiteren Ausführungsform wird die Dicke der TEOS-/Kohlenstoffabstandshalterschicht 120 auf der Basis des gemessenen Abstands zwischen benachbarten der HDP-Mesastrukturen 102 bestimmt.The thickness of this TEOS / carbon spacer layer 120 may be regardless of the actual distance d1 between adjacent mesas 102 be predetermined. In one embodiment, the thickness of the TEOS / carbon spacer layer becomes 120 on the basis of a certain assumption for the width w of the contact openings 122 chosen, for example by accepting a wide contact opening. In another embodiment, the thickness of the TEOS / carbon spacer layer becomes 120 based on the measured distance between adjacent ones of the HDP mesa structures 102 certainly.

Der Abstand zwischen benachbarten der HDP-Mesastrukturen 102 kann zum Beispiel unter Verwendung von REM (Rasterelektronenmikroskopie) oder irgendeiner anderen geeigneten Elektronenmikroskopietechnologie gemessen werden. Die Messung kann an mehreren Punkten auf dem Wafer (z. B. Mitte, Kante usw.) erfolgen, um eine Variation über den Wafer hinweg zu berücksichtigen. Der Mittelwert der Messwerte kann mit einem Zielwert für den Abstand zwischen benachbarten HDP-Mesastrukturen 102 verglichen werden. Üblicherweise ist der (gemessene) Mittelwert größer als der Zielwert. Diese Differenz stellt die für die TEOS-/Kohlenstoffabstandshalterschicht 120 benötigte Dicke dar, um den Zielwert nach der Bearbeitung zu erreichen. Typische Gleichförmigkeitssignaturen der HDP-Abscheidung, des Ätzens und der TEOS-/Kohlenstoffabscheidung können berücksichtigt werden, um eine größere Gleichförmigkeit zu erzielen.The distance between adjacent HDP mesa structures 102 For example, it can be measured using SEM (Scanning Electron Microscopy) or any other suitable electron microscopy technology. The measurement may be at multiple points on the wafer (eg, center, edge, etc.) to account for variation across the wafer. The mean of the readings may be with a target value for the distance between adjacent HDP mesa structures 102 be compared. Usually, the (measured) average is greater than the Target value. This difference represents that for the TEOS / carbon spacer layer 120 required thickness to reach the target value after processing. Typical uniformity signatures of HDP deposition, etching, and TEOS / carbon deposition may be taken into account to achieve greater uniformity.

Der TEOS-/Kohlenstoffabscheidungsprozess kann in einem Umfeld mit geschlossenem Kreislauf ausgeführt werden. Dies sorgt für eine hochpräzise Steuerung der Schichtdicke, wodurch eine hochpräzise Kontaktöffnungsbreite w in den Halbleiterbodyinseln 116 und ein hochpräziser Abstand d2 zwischen den Kontaktöffnungen 122 und den Seitenwänden 118 der benachbarten Gräben 104 erzielt wird. Die Intrazellenbeabstandung kann optimiert werden, wenn eine präzise Steuerung dieser kritischen Parameter bereitgestellt wird. Eine variable Zeit kann auch während des TEOS-/Kohlenstoffschichtabscheidungsprozesses verwendet werden, um eine noch präzisere Steuerung zu erreichen.The TEOS / carbon capture process can be performed in a closed loop environment. This provides high-precision control of the layer thickness, thereby providing a high-precision contact opening width w in the semiconductor body islands 116 and a high-precision distance d2 between the contact holes 122 and the side walls 118 the neighboring trenches 104 is achieved. The intracell spacing can be optimized if precise control of these critical parameters is provided. A variable time may also be used during the TEOS / carbon film deposition process to achieve even more precise control.

5C zeigt den Halbleiterbody 100, nachdem die Kontaktöffnungen 122 in den Inseln 116 des Halbleiterbody 100 ausgebildet sind. Die Breite w der Kontaktöffnungen 122 und der Abstand d2 zwischen jeder Kontaktöffnung 122 und den Seitenwänden 118 der benachbarten Gräben 104 wird auf der Basis der Dicke der TEOS-/Kohlenstoffabstandshalterschicht 120 bestimmt, wie oben beschrieben. Der untere Teil der TEOS-/Kohlenstoffabstandshalterschicht 120, die auf der ersten Hauptoberfläche 106 des Halbleiterbody 100 abgeschieden ist, wird entfernt, so dass Kontaktöffnungen 122 in den Inseln 116 ausgebildet werden können. Ein anisotroper Ätzprozess wird eingesetzt, um die Kontaktöffnungen 122 mit der gewünschten Breite w und der gewünschten Grabenseitenwandbeabstandung d2 auszubilden. Optional kann die TEOS-/Kohlenstoffabstandshalterschicht 120 entfernt werden. Das Sourcegebiet (und ein Bodygebiet, falls nicht zuvor ausgebildet) werden durch Ionenimplantierung ausgebildet. Dazu werden Dotierstoffspezies der entsprechenden Leitfähigkeit durch die Kontaktöffnungen 122 in die Halbleiterbodyinseln 116 implantiert. Die Kontaktöffnungen 122 werden dann mit einem stromleitenden Material gefüllt, um einen elektrischen Kontakt zu den Source- und Bodygebieten bereitzustellen. Die Sourceelektrode, der Body und entsprechende Kontakte sind zur Erleichterung der Darstellung in 5A bis 5C nicht gezeigt. 5C shows the semiconductor body 100 after the contact openings 122 in the islands 116 of the semiconductor body 100 are formed. The width w of the contact openings 122 and the distance d2 between each contact hole 122 and the side walls 118 the neighboring trenches 104 is based on the thickness of the TEOS / carbon spacer layer 120 determined as described above. The bottom part of the TEOS / carbon spacer layer 120 on the first main surface 106 of the semiconductor body 100 is deposited, is removed, leaving contact openings 122 in the islands 116 can be trained. An anisotropic etching process is used to contact the openings 122 with the desired width w and the desired trench sidewall spacing d2. Optionally, the TEOS / carbon spacer layer 120 be removed. The source region (and a body region, if not previously formed) are formed by ion implantation. For this dopant species of the corresponding conductivity through the contact openings 122 into the semiconductor body islands 116 implanted. The contact openings 122 are then filled with an electrically conductive material to provide electrical contact to the source and body regions. The source electrode, the body and corresponding contacts are for ease of illustration 5A to 5C Not shown.

Die in 5A bis 5C dargestellte selbstjustierte Prozessausführungsform kann für relativ kleindimensionierte Technologien, z. B. Teilung ~400–1500 nm und Mesabreite ~100–1000 nm, verwendet werden. Diese Abmessungen hängen natürlich von der jeweiligen verwendeten Halbleitertechnologie ab. Falls die Kontaktimplantierung eine sehr hohe Energie verwendet, könnte der Effekt der seitlichen Streuung auf das elektrische Verhalten ebenfalls unter Verwendung dieser Verengungsprozedur vermieden werden, selbst wenn die Technologie größere Abmessungen verwendet.In the 5A to 5C shown self-aligned process embodiment can for relatively small-scale technologies, eg. Division ~ 400-1500 nm and mesa width ~ 100-1000 nm. Of course, these dimensions depend on the particular semiconductor technology used. If the contact implant uses a very high energy, the effect of lateral spread on the electrical behavior could also be avoided using this narrowing procedure, even if the technology uses larger dimensions.

Die 6A bis 6H veranschaulichen Querschnittsansichten eines Halbleiterbody 200 während verschiedener Schritte eines Verfahrens zum Ausbilden selbstjustierter Kontaktstrukturen. 6A zeigt den Halbleiterbody 200, nachdem Gräben 202 in den Body 200 geätzt sind, wobei ein Feldoxid 204 entlang der Seitenwände 203 und des Bodens 205 der Gräben 202 ausgebildet ist, die Gräben 202 mit einem leitenden Material wie etwa Polysilizium gefüllt sind und das leitende Material zurückgeätzt ist, um Feldplatten 206 in dem unteren Teil der Gräben 202 auszubilden. Die Feldplatten 206 sind in den Figuren mit einem ,S' bezeichnet, um anzuzeigen, dass die Feldplatten 206 mit dem Sourcepotential verbunden werden können.The 6A to 6H illustrate cross-sectional views of a semiconductor body 200 during various steps of a method of forming self-aligned contact structures. 6A shows the semiconductor body 200 after ditches 202 in the body 200 etched, wherein a field oxide 204 along the side walls 203 and the soil 205 the trenches 202 is formed, the trenches 202 are filled with a conductive material such as polysilicon and the conductive material is etched back to field plates 206 in the lower part of the trenches 202 train. The field plates 206 are indicated in the figures with an 'S' to indicate that the field plates 206 can be connected to the source potential.

6B zeigt den Halbleiterbody 200 nach HF-(Fluorwasserstoff)Bearbeitung, die das Feldoxid 204 von dem oberen Teil der Gräben 202 entfernt. Das Feldoxid 204 verbleibt in dem unteren Teil der Gräben 202, um die Feldplatten 206 gegenüber dem umgebenden Halbleitermaterial zu isolieren. Optionale Source- und Bodyimplantierungen können an diesem Punkt durchgeführt werden, um Source- und Bodygebiete auszubilden, zum Beispiel durch Füllen der Gräben 202 mit einem Resist, Zurückätzen des Resists zu der Hauptoberfläche 201 des Halbleiterbody 200 und Implantieren einer Dotierstoffspezies mit der entsprechenden Leitfähigkeit in den Halbleiterbody 200. Ansonsten können die Source- und/oder Bodygebiete später oder früher ausgebildet werden. 6B shows the semiconductor body 200 after HF (hydrogen fluoride) machining, which is the field oxide 204 from the upper part of the trenches 202 away. The field oxide 204 remains in the lower part of the trenches 202 to the field plates 206 to isolate against the surrounding semiconductor material. Optional source and body implants may be performed at this point to form source and body regions, for example by filling the trenches 202 with a resist, etching back the resist to the main surface 201 of the semiconductor body 200 and implanting a dopant species having the corresponding conductivity into the semiconductor body 200 , Otherwise, the source and / or body areas can be formed later or earlier.

6C zeigt den Halbleiterbody 200, nachdem eine HDP-Abscheidung durchgeführt ist, z. B. wie hierin zuvor beschrieben, um eine HDP-Schicht 208 auf dem Halbleiterbody 200 und in den Gräben 202 auszubilden. Die Feldplatte 206 ist tief in den Gräben 202 eingelassen, so dass ein Gateleiter danach in den Gräben 202 über den Feldplatten 206 ausgebildet werden kann (in 6E dargestellt). Eine derartige tiefe Aussparung ergibt ein HDP-Profil, das ausgeprägter ist und ein breiteres Prozessfenster und mehr Toleranz gegenüber nachfolgenden Prozessabweichungen wie etwa nachfolgendem Nuteätzen gestattet (in 6E dargestellt). 6C shows the semiconductor body 200 after an HDP deposition is performed, e.g. As described hereinbefore, to an HDP layer 208 on the semiconductor body 200 and in the trenches 202 train. The field plate 206 is deep in the trenches 202 let in, leaving a gate ladder in the trenches afterwards 202 over the field plates 206 can be trained (in 6E shown). Such a deep recess provides an HDP profile that is more pronounced and allows for a wider process window and more tolerance to subsequent process variations such as subsequent grooving (in 6E shown).

6D zeigt den Halbleiterbody 200 nachdem Kohlenstoff ,C' abgeschieden ist, um das HDP-Profil zu füllen, das Mulden- oder ausgenommene Gebiete aufweist entsprechend der Form der Gräben 202 und der Aussparungstiefe der Feldplatten 206. Überschüssiger Kohlenstoff wird zum Beispiel unter Einsatz eines Rückätz- und/oder CMP-Prozesses entfernt, wobei auf dem HDP-Material gestoppt wird, um Kohlenstoffplugs 210 in den Mulden- oder ausgenommenen Gebieten der HDP-Schicht 208 auszubilden. 6D shows the semiconductor body 200 after carbon, C 'has been deposited to fill the HDP profile, which has valley or recessed areas corresponding to the shape of the trenches 202 and the recess depth of the field plates 206 , For example, excess carbon is removed using an etchback and / or CMP process, stopping on the HDP material, around carbon plugs 210 in the hollow or recessed areas of the HDP layer 208 train.

6E zeigt den Halbleiterbody 200 nach dem Ausbilden von Nuten 212 in den Inseln 214 des Halbleiterbody 200 zwischen den Gräben 202. Ein anisotroper Ätzprozess wird verwendet, um das HDP-Material selektiv zu dem Kohlenstoffmaterial zu entfernen, was zu selbstjustierten und beabstandeten HDP-/Kohlenstoffstrukturen 216 führt. Die selbstjustierten HDP-/Kohlenstoffstrukturen 216 sind um einen offenen Spalt ,g' voneinander beabstandet und können je nach dem verwendeten Ätzprozess verjüngte oder nichtverjüngte Seitenwände 218 aufweisen. Eine in 6E nicht gezeigte optionale Abstandshalterschicht kann auf dem Halbleiterbody 200 und den HDP-/Kohlenstoffstrukturen 216 vor dem Ätzen der HDP-Schicht 208 abgeschieden werden, um den offenen Spalt ,g' zwischen den HDP-/Kohlenstoffstrukturen 216 weiter zu verengen, wie z. B. hier zuvor unter Bezugnahme auf 5B beschrieben. Für Grenzzellen kann eine Resistschicht 220 auf der HDP-Schicht 208 in dem Kantengebiet ausgebildet werden, um ein Entfernen der HDP-Schicht 208 in dem Kantengebiet zu verhindern. Nuten 212 werden dann in die Halbleiterbodyinseln 214 zwischen den Gräben 202 durch die offenen Spalten ,g' zwischen benachbarten HDP-/Kohlenstoffstrukturen 216 geätzt. Optional können Source-/Body- und Kontaktimplantierungen nach dem Ätzen der Nuten 212 und vor dem Füllen der Nuten 212 erfolgen. 6E shows the semiconductor body 200 after forming grooves 212 in the islands 214 of the semiconductor body 200 between the trenches 202 , An anisotropic etch process is used to selectively remove the HDP material to the carbon material resulting in self-aligned and spaced HDP / carbon structures 216 leads. The self-aligned HDP / carbon structures 216 are spaced apart by an open gap, g ', and may have tapered or non-tapered sidewalls, depending on the etching process used 218 exhibit. An in 6E not shown optional spacer layer may be on the semiconductor body 200 and the HDP / carbon structures 216 before etching the HDP layer 208 are deposited to the open gap, g 'between the HDP / carbon structures 216 continue to narrow, such as. Example hereinbefore with reference to 5B described. For boundary cells can be a resist layer 220 on the HDP layer 208 in the edge region to remove the HDP layer 208 in the edge area. groove 212 then go into the semiconductor body islands 214 between the trenches 202 through the open gaps, g 'between adjacent HDP / carbon structures 216 etched. Optionally, source / body and contact implants may be made after etching the grooves 212 and before filling the grooves 212 respectively.

6F zeigt den Halbleiterbody 200, nachdem die Nuten 212 mit Nitrid oder anderem Material 222 mit einer anderen Ätzselektivität als das HDP-Material 208 und das Kohlenstoffmaterial 210 gefüllt sind. Ein Rückätz- und/oder CMP-Prozess wird verwendet, um das überschüssige Nutenfüllmaterial 222 zu entfernen, wobei auf dem Kohlenstoffmaterial 210 gestoppt wird. 6F shows the semiconductor body 200 after the grooves 212 with nitride or other material 222 with a different etching selectivity than the HDP material 208 and the carbon material 210 are filled. An etch back and / or CMP process is used to remove the excess grout 222 to remove, taking on the carbon material 210 is stopped.

6G zeigt den Halbleiterbody 200 nach dem Entfernen der selbstjustierten HDP-/Kohlenstoffstrukturen 216 aus den Gräben 202 selektiv zu dem Nutenfüllmaterial 222 z. B. durch O2-Plasmaätzen. Ein etwaiger verbleibender HDP-Rest 223 an den Seitenwänden des Nutenfüllmaterials 222 kann ebenfalls entfernt werden, z. B. durch eine nasschemische Ätzung (HF), und ein Gateoxid 224 wird entlang den Grabenseitenwänden 203 in dem oberen Teil der Gräben 202 ausgebildet. Das Feldoxid 204 und die Feldplatte 206 verbleiben in dem unteren Teil der Gräben 202. Das Nutenfüllmaterial 222 verbleibt ebenfalls nach dem Entfernen der HDP-/Kohlenstoffstrukturen 216. 6G shows the semiconductor body 200 after removing the self-aligned HDP / carbon structures 216 out of the trenches 202 selective to the Nutenfüllmaterial 222 z. B. by O 2 plasma etching. Any remaining HDP remainder 223 on the side walls of the Nutenfüllmaterials 222 can also be removed, eg. By a wet chemical etch (HF), and a gate oxide 224 becomes along the trench sidewalls 203 in the upper part of the trenches 202 educated. The field oxide 204 and the field plate 206 remain in the lower part of the trenches 202 , The groove filling material 222 also remains after removal of the HDP / carbon structures 216 ,

6H zeigt den Halbleiterbody 200 nach dem Abscheiden eines Gateleitermaterials 226 wie etwa Polysilizium in den Gräben 202 und auf dem Halbleiterbody 200 (wie durch die gestrichelte Linie angegeben). Ein Rückätz- und/oder CMP-Prozess wird verwendet, um überschüssiges Gateleitermaterial zu entfernen, was Gateleiter 228 in den Gräben 202 ergibt. Die Gateleiter 228 sind über den Feldplatten 206 in den Gräben 202 angeordnet und durch das Feldoxid 204 vertikal von den Feldplatten 206 beabstandet und durch das Gateoxid 224 seitlich von dem Halbleiterbody 200 beabstandet. Nachfolgende konventionelle Bearbeitungsschritte können ausgeführt werden, wie etwa die Abscheidung eines Isolationsoxids wie BPSG, CMP oder Rückätzen auf Plug-Mesa, das Entfernen des Plug, das Auffüllen mit Metall, Source-/Bodyimplantierung, Kontaktimplantierung usw. Das Nutenfüllmaterial 222 kann danach entfernt werden, um Source- und/oder Bodygebiete und entsprechende Kontaktstrukturen in dem Halbleiterbody 200 auszubilden, z. B. wie hierin zuvor beschrieben. 6H shows the semiconductor body 200 after depositing a gate conductor material 226 such as polysilicon in the trenches 202 and on the semiconductor body 200 (as indicated by the dashed line). An etch back and / or CMP process is used to remove excess gate conductor material, which is a gate conductor 228 in the trenches 202 results. The gate ladder 228 are above the field plates 206 in the trenches 202 arranged and through the field oxide 204 vertically from the field plates 206 spaced and through the gate oxide 224 laterally from the semiconductor body 200 spaced. Subsequent conventional processing steps may be performed, such as deposition of an insulating oxide such as BPSG, CMP or plug-mesa backplate, plug removal, metal filling, source / body implantation, contact implantation, etc. The grooved material 222 can then be removed to source and / or body regions and corresponding contact structures in the semiconductor body 200 to train, z. As described hereinbefore.

Räumlich relative Ausdrücke wie etwa „unter”, „unterhalb”, „unterer/es/e”, „über”, „oberer/es/e” und dergleichen werden zur Erleichterung der Beschreibung verwendet, um das Positionieren eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu jenen in den Figuren gezeigten anderen Orientierungen umfassen. Weiterhin werden auch Ausdrücke wie etwa „erster/es/e”, „zweiter/es/e” und dergleichen verwendet, um verschiedene Elemente, Gebiete, Sektionen usw. zu beschreiben, und sie sind ebenfalls nicht beschränkend gemeint. Gleiche Ausdrücke beziehen sich durch die Beschreibung hinweg auf gleiche Elemente.Spatially relative terms, such as "below," "below," "lower," "above," "upper," and the like, are used to facilitate the description of positioning one element relative to a second To explain element. These terms are intended to encompass different orientations of the device in addition to those other orientations shown in the figures. Furthermore, terms such as "first / e / e", "second / e / e" and the like are also used to describe various elements, regions, sections, etc., and are also not meant to be limiting. Like terms refer to like elements throughout the description.

Die Ausdrücke „haben”, „enthalten”, „mit”, „umfassen” und dergleichen, wie sie hier verwendet werden, sind offene Ausdrücke, die die Anwesenheit angegebener Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/eine” und „der/die/das” sollen den Plural sowie den Singular beinhalten, sofern nicht der Kontext deutlich etwas anderes angibt.The terms "have," "include," "with," "include," and the like, as used herein, are open phrases that indicate the presence of indicated elements or features, but do not preclude additional elements or features. The articles "a / a" and "the / the" should include the plural as well as the singular unless the context clearly indicates otherwise.

Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.It should be understood that the features of the various embodiments described herein may be combined with each other unless specifically stated otherwise.

Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.While specific embodiments have been illustrated and described herein, one of ordinary skill in the art appreciates that a variety of alternative and / or equivalent implementations may be substituted for the specific embodiments shown and described without departing from the scope of the present invention. This application is intended to cover any adaptations or variations of the specific embodiments discussed herein. Therefore It is intended that the present invention be limited only by the claims and the equivalents thereof.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102004057237 A1 [0002] DE 102004057237 A1 [0002]

Claims (20)

Verfahren zum Herstellen von Kontaktöffnungen in einem Halbleiterbody, wobei das Verfahren Folgendes umfasst: Ausbilden mehrerer selbstjustierter Strukturen auf eine Hauptoberfläche eines Halbleiterbody, wobei jede selbstjustierte Struktur einen in dem Halbleiterbody ausgebildeten und sich über und auf die Hauptoberfläche erstreckenden Graben füllt, wobei benachbarte der selbstjustierten Strukturen beabstandete Seitenwände aufweisen, die einander zugewandt sind; Ausbilden einer Abstandshalterschicht auf den Seitenwänden der selbstjustierten Strukturen und Ausbilden von Öffnungen in dem Halbleiterbody zwischen benachbarten der selbstjustierten Strukturen, während sich die Abstandshalterschicht auf den Seitenwänden der selbstjustierten Strukturen befindet, so dass jede Öffnung eine Breite und einen Abstand zu der Seitenwand eines benachbarten Grabens aufweist, die einer Dicke der Abstandshalterschicht entspricht.A method of making contact openings in a semiconductor body, the method comprising: Forming a plurality of self-aligned structures on a major surface of a semiconductor body, each self-aligned structure filling a trench formed in the semiconductor body and extending over and onto the major surface, adjacent ones of the self-aligned structures having spaced sidewalls facing each other; Forming a spacer layer on the sidewalls of the self-aligned structures and Forming openings in the semiconductor body between adjacent ones of the self-aligned structures while the spacer layer is on the sidewalls of the self-aligned structures such that each opening has a width and a distance to the side wall of an adjacent trench that corresponds to a thickness of the spacer layer. Verfahren nach Anspruch 1, wobei das Ausbilden der selbstjustierten Strukturen auf der Hauptoberfläche des Halbleiterbody Folgendes umfasst: Ausbilden mehrerer sich von der Hauptoberfläche des Halbleiterbody in den Halbleiterbody erstreckender Gräben; Ausbilden einer ersten Schicht auf der Hauptoberfläche und in den Gräben, wobei die erste Schicht ausgenommene Gebiete über den Gräben aufweist; Ausbilden einer zweiten Schicht auf der ersten Schicht, wobei die zweite Schicht die ausgenommenen Gebiete der ersten Schicht füllt; und Ausbilden von Öffnungen in der ersten und zweiten Schicht, die sich zu der Hauptoberfläche über Inselgebieten des Halbleiterbody zwischen benachbarten der Gräben erstrecken.The method of claim 1, wherein forming the self-aligned structures on the main surface of the semiconductor body comprises: Forming a plurality of trenches extending from the main surface of the semiconductor body into the semiconductor body; Forming a first layer on the major surface and in the trenches, the first layer having recessed regions over the trenches; Forming a second layer on the first layer, the second layer filling the recessed areas of the first layer; and Forming openings in the first and second layers extending to the major surface over island regions of the semiconductor body between adjacent ones of the trenches. Verfahren nach Anspruch 2, wobei die erste Schicht durch HDP-Abscheidung ausgebildet wird.The method of claim 2, wherein the first layer is formed by HDP deposition. Verfahren nach Anspruch 2 oder 3, wobei die zweite Schicht Kohlenstoff umfasst.The method of claim 2 or 3, wherein the second layer comprises carbon. Verfahren nach Anspruch 1, wobei die Abstandshalterschicht durch TEOS-Abscheidung ausgebildet wird.The method of claim 1, wherein the spacer layer is formed by TEOS deposition. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Abstandshalterschicht Kohlenstoff umfasst.The method of any one of the preceding claims, wherein the spacer layer comprises carbon. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Seitenwände der selbstjustierten Strukturen verjüngt sind.Method according to one of the preceding claims, wherein the side walls of the self-aligned structures are tapered. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin die Dicke der Abstandshalterschicht auf der Basis einer vorbestimmten Breite für die in dem Halbleiterbody zwischen benachbarten der selbstjustierten Strukturen ausgebildeten Öffnungen bestimmt.The method of any one of the preceding claims, further determining the thickness of the spacer layer based on a predetermined width for the openings formed in the semiconductor body between adjacent ones of the self-aligned structures. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Messen eines Abstands zwischen benachbarten der selbstjustierten Strukturen vor der Ausbildung der Abstandshalterschicht und Bestimmen der Dicke der Abstandshalterschicht auf der Basis des gemessenen Abstands.The method of any one of the preceding claims, further comprising: Measuring a distance between adjacent ones of the self-aligned structures before forming the spacer layer and Determining the thickness of the spacer layer based on the measured distance. Verfahren nach Anspruch 9, wobei der Abstand zwischen benachbarten der selbstjustierten Strukturen durch Rasterelektronenmikroskopie gemessen wird.The method of claim 9, wherein the distance between adjacent ones of the self-aligned structures is measured by scanning electron microscopy. Verfahren nach Anspruch 9 oder 10, wobei der Halbleiterbody Teil eines Halbleiterwafers ist und mehrere Abstände zwischen benachbarten selbstjustierten Strukturen an verschiedenen Punkten auf dem Wafer vor der Ausbildung der Abstandshalterschicht gemessen werden.The method of claim 9 or 10, wherein the semiconductor body is part of a semiconductor wafer and a plurality of distances between adjacent self-aligned structures are measured at different points on the wafer prior to the formation of the spacer layer. Verfahren nach Anspruch 11, das weiterhin Folgendes umfasst: Berechnen eines Mittelwerts für die mehreren Abstandsmessungen und Bestimmen der Dicke der Abstandshalterschicht auf der Basis des berechneten Mittelwerts.The method of claim 11, further comprising: Calculating an average for the plurality of distance measurements and Determining the thickness of the spacer layer based on the calculated average. Verfahren nach Anspruch 12, wobei die Dicke der Abstandshalterschicht der Differenz zwischen dem berechneten Mittelwert und einem Zielwert für den Abstand zwischen benachbarten der selbstjustierten Strukturen entspricht.The method of claim 12, wherein the thickness of the spacer layer corresponds to the difference between the calculated average and a target value for the distance between adjacent ones of the self-aligned structures. Verfahren zum Herstellen selbstjustierter Kontaktstrukturen auf einem Halbleiterbody, wobei das Verfahren Folgendes umfasst: Ausbilden mehrerer Gräben, die sich von einer Hauptoberfläche eines Halbleiterbody in den Halbleiterbody erstrecken; Ausbilden einer leitenden Platte in einem unteren Teil der Gräben und von dem Halbleiterbody isoliert; Ausbilden eines ersten Materials auf der Hauptoberfläche und auf den leitenden Platten in den Gräben, wobei das erste Material ausgenommene Gebiete über den Gräben aufweist; Füllen der ausgenommenen Gebiete des ersten Materials mit einem zweiten Material; Ausbilden von Öffnungen in dem ersten Material, die sich zu der Hauptoberfläche über Inselgebieten des Halbleiterbody zwischen benachbarten der Gräben erstrecken, um mehrere beabstandete selbstjustierte Strukturen mit dem zweiten Material in den ausgenommenen Gebieten des ersten Materials auszubilden; Ausbilden von Nuten in dem Halbleiterbody zwischen benachbarten der selbstjustierten Strukturen und Füllen der Nuten und offener Spalten zwischen benachbarten der selbstjustierten Strukturen mit einem Material mit einer anderen Ätzselektivität als das erste und zweite Material.A method of manufacturing self-aligned contact structures on a semiconductor body, the method comprising: forming a plurality of trenches extending from a main surface of a semiconductor body into the semiconductor body; Forming a conductive plate in a lower part of the trenches and isolated from the semiconductor body; Forming a first material on the major surface and on the conductive plates in the trenches, the first material having recessed regions over the trenches; Filling the recessed areas of the first material with a second material; Forming openings in the first material extending to the major surface over island regions of the semiconductor body between adjacent ones of the trenches to form a plurality of spaced self-aligned structures with the second material in the recessed regions of the first material; Forming grooves in the semiconductor body between adjacent ones of the self-aligned structures and filling the slots and open gaps between adjacent ones of the self-aligned structures with a material having a different etch selectivity than the first and second materials. Verfahren nach Anspruch 14, wobei das erste Material durch HDP-Abscheidung ausgebildet wird.The method of claim 14, wherein the first material is formed by HDP deposition. Verfahren nach Anspruch 14 oder 15, wobei das zweite Material Kohlenstoff umfasst.The method of claim 14 or 15, wherein the second material comprises carbon. Verfahren nach Anspruch 14 bis 16, weiterhin umfassend das Entfernen der selbstjustierten Strukturen selektiv zu dem die Nuten und die offenen Spalte füllenden Material.The method of claims 14 to 16, further comprising removing the self-aligned structures selectively to the material filling the grooves and the open gaps. Verfahren nach Anspruch 17, weiterhin umfassend das Ausbilden von Gateleitern in einem oberen Teil der Gräben, wobei die Gateleiter von dem Halbleiterbody und den Feldplatten isoliert sind.The method of claim 17, further comprising forming gate conductors in an upper portion of the trenches, wherein the gate conductors are isolated from the semiconductor body and the field plates. Verfahren nach Anspruch 17, weiterhin umfassend das Ausbilden einer Abstandshalterschicht auf den Seitenwänden der selbstjustierten Strukturen vor dem Ausbilden der Nuten in dem Halbleiterbody und wobei die Nuten in dem Halbleiterbody ausgebildet werden durch Ausbilden von Öffnungen in dem Halbleiterbody zwischen benachbarten der selbstjustierten Strukturen, während sich die Abstandshalterschicht auf den Seitenwänden der selbstjustierten Strukturen befindet, so dass jede Öffnung eine Breite und einen Abstand zu der Seitenwand eines benachbarten Grabens aufweist, die einer Dicke der Abstandshalterschicht entspricht.The method of claim 17, further comprising forming a spacer layer on the sidewalls of the self-aligned structures prior to forming the grooves in the semiconductor body and forming the grooves in the semiconductor body by forming openings in the semiconductor body between adjacent ones of the self-aligned structures Spacer layer is located on the side walls of the self-aligned structures, so that each opening has a width and a distance to the side wall of an adjacent trench, which corresponds to a thickness of the spacer layer. Verfahren nach einem der Ansprüche 14 bis 19, wobei das die Nuten und die offenen Spalte füllende Material Nitrid umfasst.The method of any of claims 14 to 19, wherein the material filling the grooves and the open gaps comprises nitride.
DE102012109240.0A 2012-07-27 2012-09-28 Method for producing contact openings in a semiconductor body and of self-aligned contact structures on a semiconductor body Active DE102012109240B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/560,091 2012-07-27
US13/560,091 US8728891B2 (en) 2010-09-21 2012-07-27 Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body

Publications (2)

Publication Number Publication Date
DE102012109240A1 true DE102012109240A1 (en) 2014-01-30
DE102012109240B4 DE102012109240B4 (en) 2016-05-12

Family

ID=49912146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012109240.0A Active DE102012109240B4 (en) 2012-07-27 2012-09-28 Method for producing contact openings in a semiconductor body and of self-aligned contact structures on a semiconductor body

Country Status (2)

Country Link
CN (1) CN103579095B (en)
DE (1) DE102012109240B4 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4042163A1 (en) * 1989-12-28 1991-09-12 Nissan Motor METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102004057237A1 (en) 2004-11-26 2006-06-01 Infineon Technologies Ag Making contact holes in semiconductor body with insulated electrodes in trenches, employs thermal oxidation, planarization and remaining insulation layer as contact hole mask
WO2008121991A1 (en) * 2007-04-03 2008-10-09 Vishay-Siliconix Self-aligned trench mosfet and method of manufacture
US7851349B2 (en) * 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
DE102010046213B3 (en) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Method for producing a structural element and semiconductor component with a structural element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265302B1 (en) * 1999-07-12 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Partially recessed shallow trench isolation method for fabricating borderless contacts
TWI323498B (en) * 2006-04-20 2010-04-11 Nanya Technology Corp Recessed gate mos transistor device and method of making the same
US8138605B2 (en) * 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
TWI412087B (en) * 2010-03-05 2013-10-11 Great Power Semiconductor Corp High cell density trenched power semiconductor structure and fabrication method thereof
CN102088035B (en) * 2010-09-21 2012-07-25 上海韦尔半导体股份有限公司 Trench MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) side wall structure and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4042163A1 (en) * 1989-12-28 1991-09-12 Nissan Motor METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102004057237A1 (en) 2004-11-26 2006-06-01 Infineon Technologies Ag Making contact holes in semiconductor body with insulated electrodes in trenches, employs thermal oxidation, planarization and remaining insulation layer as contact hole mask
US7851349B2 (en) * 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
WO2008121991A1 (en) * 2007-04-03 2008-10-09 Vishay-Siliconix Self-aligned trench mosfet and method of manufacture
DE102010046213B3 (en) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Method for producing a structural element and semiconductor component with a structural element

Also Published As

Publication number Publication date
CN103579095B (en) 2016-05-25
DE102012109240B4 (en) 2016-05-12
CN103579095A (en) 2014-02-12

Similar Documents

Publication Publication Date Title
DE102007018760B4 (en) A method of fabricating a transistor device and transistor device with recessed gate
DE102014112283B4 (en) A manufacturing method of a semiconductor device and semiconductor device as an integrated transistor
DE102011053110B4 (en) Method of forming a memory device with select gate
DE102011053147B4 (en) SEMICONDUCTOR STRUCTURE WITH TRIANGULAR STRUCTURES IN DIRECT CONTACT
DE102009002813B4 (en) Method for producing a transistor device with a field plate
DE102011082289A1 (en) SiC semiconductor device and manufacturing method therefor
EP0993049A1 (en) Vertical field-effect transistor having an annular trench gate and method of making the same
DE102020101247B4 (en) DEEP DITCH INSULATION STRUCTURE AND METHOD FOR MANUFACTURING IT
DE102019220519A1 (en) VERTICAL SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE VERTICAL SEMICONDUCTOR COMPONENT
DE102005048036B4 (en) Method for producing a semiconductor device with deep trench structures
DE112007002739B4 (en) Method for producing a semiconductor device with isolation trench and contact trench
DE69924338T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS WITH A TRIANGLE GATE
DE102006037751A1 (en) A method of forming a doped portion and a transistor
DE102006023607B4 (en) Method for forming sidewall spacer structures and field effect transistors, and patterning method
DE102010046213B3 (en) Method for producing a structural element and semiconductor component with a structural element
WO2005038930A2 (en) Structuring method, and field effect transistors
DE10303926B4 (en) Improved technique for making contacts for buried doped regions in a semiconductor device
DE10142340B4 (en) Field effect transistor with a contact to one of its doping regions and method for its preparation
DE102012109240B4 (en) Method for producing contact openings in a semiconductor body and of self-aligned contact structures on a semiconductor body
DE10242145B4 (en) Semiconductor device with local interconnect layer and manufacturing method
DE10359346A1 (en) Method of manufacturing a semiconductor device
DE69921423T2 (en) MANUFACTURE OF FIELD EFFECT SEMICONDUCTOR ARRANGEMENTS
WO2015150268A1 (en) Method for producing a substrate, substrate, metal oxide semiconductor field effect transistor with a substrate, and microelectromechanical system with a substrate
WO2015032577A1 (en) Method for producing a substrate, substrate, metal-oxide-semiconductor field-effect transistor with a substrate, micro-electromechanical system with a substrate, and motor vehicle
DE19840984B4 (en) Semiconductor device for integrated circuits and method of manufacture

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021334000

Ipc: H01L0021283000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final