DE19840984B4 - Semiconductor device for integrated circuits and method of manufacture - Google Patents

Semiconductor device for integrated circuits and method of manufacture Download PDF

Info

Publication number
DE19840984B4
DE19840984B4 DE19840984A DE19840984A DE19840984B4 DE 19840984 B4 DE19840984 B4 DE 19840984B4 DE 19840984 A DE19840984 A DE 19840984A DE 19840984 A DE19840984 A DE 19840984A DE 19840984 B4 DE19840984 B4 DE 19840984B4
Authority
DE
Germany
Prior art keywords
electrode
layer
layers
survey
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19840984A
Other languages
German (de)
Other versions
DE19840984A1 (en
Inventor
Christoph Dr. Ludwig
Christoph Dr. Kutter
Konrad Dr. Wolf
Olaf Dr. Heitzsch
Kai Dr. Huckels
Reinhold Dr. Rennekamp
Mayk Röhrich
Elard Stein Von Kamienski
Peter Dr. Wawer
Oliver Springmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19840984A priority Critical patent/DE19840984B4/en
Publication of DE19840984A1 publication Critical patent/DE19840984A1/en
Application granted granted Critical
Publication of DE19840984B4 publication Critical patent/DE19840984B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Halbleiterbauelement für integrierte Schaltkreise, zumindest bestehend aus
– einem Substratgebiet, das als Erhebung (6) in einer Grabenstruktur eines Grundkörper (1, 2, 3) ausgebildet ist,
– dotierten Gebieten (12, 13), die als Source- und Draingebiete in die Erhebungen (6) eingebettet sind, wobei zwischen der Sourcezone (12) und der Drainzone (13) eine Kanalregion in dem Substratgebiet ausgebildet ist,
– zumindest einer ersten Elektrode (3, 9), die über der Kanalregion angeordnet ist und durch eine Isolationsschicht (2, 7, 8) von der Erhebung (6) getrennt ist, wobei diese Elektrode (3, 9) mindestens Teile einer Seitenwand der Erhebung (6) sowie Teile der Oberfläche der Erhebung (6) bedeckt.Semiconductor device for integrated circuits, at least consisting of
A substrate region which is formed as a protrusion (6) in a trench structure of a base body (1, 2, 3),
Doped regions (12, 13) which are embedded in the elevations (6) as source and drain regions, a channel region being formed in the substrate region between the source zone (12) and the drain zone (13),
- At least a first electrode (3, 9) which is disposed above the channel region and by an insulating layer (2, 7, 8) of the elevation (6) is separated, said electrode (3, 9) at least parts of a side wall of the Survey (6) and parts of the surface of the survey (6) covered.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Halbleiterbauelement für integrierte Schaltkreise, insbesondere ein Schaltelement, sowie ein Verfahren zur Herstellung eines solchen Bauelements, insbesondere eines Schaltelements.The The invention relates to a semiconductor integrated circuit device, In particular, a switching element, and a method for producing a such device, in particular a switching element.

Als Halbleiterschaltelemente für integrierte Schaltkreise sind vor allem Transistoren als kleinste Bauelemente bekannt. Auf diesem Gebiet besteht ein ständiger Bedarf zur Erzeugung immer kleinerer Strukturen, was mit der Notwendigkeit einer immer weitergehenden Optimierung der Schaltelemente einhergeht. Dabei gilt es, verschiedenste Eigenschaften der Schaltelemente wie elektrische, mechanische, thermische Eigenschaften etc. zu optimieren (siehe z.B. D. Widmann et al.: "Technologie hochintegrierter Schaltungen", Springer-Verlag 1996, 2.Aufl., S. 269–297).When Semiconductor switching elements for Integrated circuits are mainly transistors as the smallest components known. There is a constant need for production in this field ever smaller structures, with the need for an ever-expanding Optimization of the switching elements is accompanied. It applies, a variety of Properties of the switching elements such as electrical, mechanical, thermal Properties, etc. (see, e.g., D. Widmann et al .: "Highly Integrated Circuits ", Springer-Verlag 1996, 2nd edition, pp. 269-297).

Aufgabe der vorliegenden Erfindung ist es daher, eine Optimierung von Halbleiterbauelementen gerade für kleinere Strukturgrößen zu gestatten. Diese Aufgabe wird gelöst durch die Merkmale der Ansprüche 1 und 12.task It is therefore an object of the present invention to optimize semiconductor devices for smaller ones Allow structure sizes. This task is solved by the features of the claims 1 and 12.

Betrachtet werden Bauelemente mit einem Substratgebiet, das als Erhebung auf einem Grundkörper ausgebildet ist, wobei die Erhebung durch Strukturierung von Gräben entsteht. In die Erhebung eingebettet ist ein dotiertes Kathoden- und ein dotiertes Anodengebiet, wobei sich diese über einen Teil der Höhe der Erhebung oder auch über die gesamte Erhebung, gegebenenfalls bis in den Bereich unter der Erhebung erstrecken können.considered become components with a substrate area, which as a survey on a basic body is formed, wherein the survey arises by structuring of trenches. Embedded in the survey is a doped cathode and a doped anode region, which is over part of the height of the survey or over the entire survey, possibly up to the area under the Survey can extend.

Durch eine Strukturierung von Gräben und Erhebungen zur Bildung der Bauelemente wird eine nicht-planare Ausführung der Elektroden der Bauelemente ermöglicht. Damit können viele Eigenschaften der Elektroden verbessert werden, die direkt oder indirekt von der Fläche der Elektroden abhängen. Diese Gräben können dabei relativ schmal ausgebildet sein. Sie können jedoch auch so breit vorgesehen werden, daß nur noch stegförmige Erhebungen von der nicht-strukturierten Oberfläche des Grundkörpers übrig bleiben. Dabei ist es besonders vorteilhaft, die Elektroden aus einem Materialkörper zu bilden, der mindestens Teile einer Seitenwand der Erhebung sowie Teile der Oberfläche der Erhebung bedeckt, d.h. die Elektrode sitzt teilweise auf der Oberfläche und ragt teilweise in den Graben hinein. Sie kann auch die gesamte Oberfläche oder eine oder zwei gesamte Seitenwände bedecken. Zwischen Elektrode und Erhebung ist dabei regelmäßig eine Isolationsschicht vorzusehen. Diese Strukturierung ermöglicht die Schaffung eines besonders günstigen Oberflächen-Volumen-Verhältnisses für die Elektroden und damit eine weitergehende Reduzierung der Größe des Bauelements, insbesondere des Schaltelements. Sinnvollerweise sollten sich dabei die Flächeninhalte der Fläche, die die Elektrode auf der Seitenwand oder den Seitenwänden bedeckt im Vergleich zu der Fläche, die die Elektrode auf der Oberfläche der Erhebung bedeckt, höchstens um einen Faktor 10 unterscheiden, d.h. die eine Fläche sollte nicht weniger als etwa 10 % der anderen betragen.By a structuring of trenches and surveys to form the components will be a non-planar execution allows the electrodes of the components. This can be many properties of Be improved directly or indirectly from the surface of the electrodes Suspend electrodes. These trenches can be relatively narrow. However, they can also be provided so broadly that only still bar-shaped Elevations of the non-textured surface of the body remain. It is particularly advantageous to the electrodes of a material body form, at least parts of a side wall of the survey as well Parts of the surface the survey covers, i. the electrode sits partially on the surface and partially protrudes into the ditch. She can also do the whole surface or cover one or two entire sidewalls. Between electrode and survey is a regular one Provide insulation layer. This structuring enables the creation a particularly favorable Surface to volume ratio for the Electrodes and thus a further reduction of the size of the component, in particular of the switching element. It makes sense to join in the process the area contents the area, covering the electrode on the sidewall or sidewalls compared to the area, the electrode on the surface the survey covers, at most differ by a factor of 10, i. the one surface should not less than about 10% of the others.

Wird der erfindungsgemäße Gedanke beispielsweise für den Fall einer Gate-Elektrode eines Feldeffekttransistors angewendet, so bedeutet dies, daß die Wirkung der Elektrode auf eine Kanalregion im Substrat auch bei kleiner werdender Längenausdehnung beibehalten werden kann, da nun sogar eine räumliche Einwirkung auf den Kanalbereich des Transistors, genutzt werden kann, d.h. eine Einwirkung von der Oberfläche her und gleichzeitig von der Seitenwand der Erhebung her.Becomes the inventive idea for example applied the case of a gate electrode of a field effect transistor, this means that the Effect of the electrode on a channel region in the substrate also at decreasing longitudinal extent can be maintained, since now even a spatial impact on the Channel region of the transistor, can be used, i. an effect from the surface forth and at the same time from the side wall of the survey forth.

Dieser Einfluß der Elektrode auf den Kanalbereich kann jedoch noch durch die Isolationsschicht zwischen Elektrode und Substrat der Erhebung gesteuert werden. So kann eine Isolationsschicht mit einheitlicher Schichtdicke vorgesehen sein, d.h. die Wirkung der Elektrode wird allein durch die Grenzfläche der Elektrode zur Erhebung hin bestimmt. Es kann die Isolationsschicht aber auch mit Bereichen unterschiedlicher Schichtdicke ausgestaltet werden, z.B. Bereiche mit einer Dicke, die einen Tunnelstrom durch die Schicht erlauben, solche die dies nicht erlauben, die aber beispielsweise noch eine Beeinflussung des Kanalbereiches durch die Elektrode gestatten, und Schichtbereiche, die keinerlei Beeinflussung des Kanalbereichs oder Bildung von Tunnelströmen gestattet.This Influence of However, the electrode on the channel area can still pass through the insulation layer between Electrode and substrate of the survey to be controlled. So can one Insulation layer with a uniform layer thickness be provided i.e. the effect of the electrode is determined solely by the interface of the Electrode intended for collection. It can be the insulation layer but also designed with areas of different layer thickness be, e.g. Areas with a thickness passing through a tunnel current allow the layer, those who do not allow this, but for example still allow the channel area to be influenced by the electrode, and layer areas that do not affect the channel area or formation of tunneling currents.

Für ein EPROM als speziellen Feldeffekttransistor kann auch jede der Gate-Elektroden als derart strukturierte, nichtplanare Elektrode ausgebildet sein. So kann auch die Steuerelektrode (Control Gate) eine Floating Gate Elektrode, die auf einer solchen Erhebung angeordnet ist, an mehreren Seitenflächen bedecken, wobei eine oder mehrere Zwischenschichten zwischen den beiden Elektroden angeordnet sein können. Das bedeutet, das in diesem Fall auch die Steuerelektrode zumindest Teile der Oberfläche und Teile der Seitenwände der Erhebung bedeckt, auf welcher nun natürlich bereits eine Elektrodenschicht und mindstens eine Isolationschicht angeordnet sind. Wird auch die Floating Gate Elektrode als derart auf eine Erhebung aufgebrachte Elektrode ausgebildet, so kann der Effekt des günstigeren Oberflächen-Volumen-Verhältnisses auch für diese Elektrode genutzt werden, was eine noch weitergehende Reduzierung der baulichen Struktur erlaubt. Es können bei einem solchen Bauelement auch einige oder alle Elektroden- und Isoaltionsschichten als Mehrschichtstrukturen aufgebaut werden, d.h. daß z.B. eine Elektrode tatsächlich aus zwei oder mehr Schichten aufgebaut wird.For an EPROM as a special field-effect transistor, each of the gate electrodes can also be designed as a non-planar electrode structured in this way. Thus, the control electrode (control gate), a floating gate electrode, which is arranged on such a survey, cover on a plurality of side surfaces, wherein one or more intermediate layers may be disposed between the two electrodes. This means that in this case also the control electrode covers at least parts of the surface and parts of the side walls of the elevation, on which now of course already an electrode layer and at least one insulating layer are arranged. If the floating gate electrode is also formed as an electrode applied to a projection in this way, the effect of the more favorable surface-volume ratio can also be used for this electrode, which results in an even further reduction of the structural structure laubt. With such a component, some or all of the electrode and isoaltion layers can also be constructed as multilayer structures, ie, for example, one electrode is actually built up from two or more layers.

Die Herstellung solcher Bau- bzw. Schaltelemente kann bevorzugt dadurch erfolgen, daß zunächst ein bereitgestellter Grundkörper in Form von Gräben und Erhebungen strukturiert wird, wobei der Grundkörper dann permanent in der Anordnung des Schaltelements verbleibt, d.h. es erfolgt später keine Ablösung dieses Grundkörpers. Anschließend kann dann Materialabscheidung auf der strukturierten Oberfläche des Grundkörpers erfolgen. Dabei kann dieser Grundkörper bereits eine erste Elektrodenschicht oder Isolationsschicht oder Teile einer solchen Elektrodenschicht oder Isolationsschicht beinhalten, welche zusammen mit dem Grundkörper strukturiert werden, wobei jedoch regelmäßig erst durch den weiteren Schritt der Materialabscheidung auf der strukturierten Oberfläche die komplette Elektrode oder Isolationsschicht in ihrer vorgesehenen Form erzeugt wird. Der übrige Grundkörper kann beispielsweise aus einer Substratschicht bestehen.The Production of such building or switching elements may preferably characterized take that first one provided basic body in the form of trenches and surveys is structured, the main body then permanently in the arrangement of the switching element remains, i. it will be done later no replacement this body. Subsequently can then deposition on the structured surface of the material the body respectively. In this case, this base body already has a first electrode layer or insulating layer or parts of such an electrode layer or insulation layer, which structures together with the main body be, but regularly only by the further step of material deposition on the structured surface the complete electrode or insulation layer in its intended form is produced. The rest body may for example consist of a substrate layer.

Wird das Elektrodenmaterial nun auf dem strukturierten Grundkörper im wesentlichen oberflächendeckend abgeschieden, so bildet sich automatisch eine strukturierte Elektrode, die sich in ihrer Form an die Oberflächenstruktur der darunter liegenden strukturierten Oberfläche des Grundkörpers anpaßt. Im wesentlichen oberflächendeckend bedeutet hier, daß Elektrodenmaterial in der Regel nicht über die gesamte Fläche der darunterliegenden strukturierten Oberfläche abgeschieden wird oder nicht derart komplett oberflächendeckend verbleibt. Es werden normalerweise gewisse Bereiche ausgespart, beispielsweies durch Maskierungsschritte bei der Abscheidung, oder nachträglich wieder aus dem aufgetragenen Schichtmaterial entfernt, beispielsweise durch Ätzschritte. Insbesondere werden im erfindungsgemäßen Verfahren diejenigen Bereiche des oberflächendeckend abgeschiedenen Materials wieder entfernt, die die Grabenböden bedecken. Es verbleibt somit nur noch dasjenige Material, das Seitenwände der Gräben bedeckt sowie Material auf der Oberfläche.Becomes the electrode material now on the structured body in essentially superficial deposited, automatically forms a structured electrode, in their shape to the surface structure of the underlying textured surface of the basic body adapts. Essentially surface-covering here means that electrode material usually not over the the whole area the underlying structured surface is deposited or not so completely superficial remains. There are usually certain areas left out, for example by masking steps in the deposition, or subsequently again removed from the applied layer material, for example by etching. In particular, in the method according to the invention those areas of the surface covering removed deposited material that cover the trench soils. There remains only that material, the side walls of the trenches covered as well as material on the surface.

Schließlich wird vorgesehen, daß in der Erhebungen die Sourcezone und die Drainzone durch eine entsprechende Dotierung des Subatratmaterials der Erhebung erzeugt wird, wobei die Eindringtiefe der Dotierung der gewünschten Anwendung und Wirkung des Bauelements angepaßt werden kann. Sie kann nur einen Teil der Höhe oder die gesamte Höhe der Erhebung betragen oder sie kann sogar bis in den Bereich unter der Erhebung reichen.Finally will provided that in the elevations the source zone and the drain zone by a corresponding Doping the Subatratmaterials the survey is generated, wherein the penetration depth of the doping of the desired application and effect adapted to the component can be. It can only be part of the height or the total height of the survey amount or even can reach the area under the survey pass.

In einer weitergehenden Anwendung der erfindungsgemäßen Idee zur Herstellung eines EPROM kann eine Strukturierung der Floating Gate Elektrode erfolgen, indem diese nach den eingangs beschriebenen Verfahrensschritten als nicht-planare Elektrode eines Halbleiterschaltelements erzeugt wird. Es kann dabei aus verfahrenstechnischen Gründen sinnvoll sein, zunächst eine erste Elektrodenschicht zur Erzeugung der Floating Gate Elektrode auf einem planaren Grundkörper abzuscheiden, die erste Elektrodenschicht gemeinsam mit dem Grundkörper zu strukturieren und erst in einem weiteren Schritt eine oberflächendeckende Abscheidung einer zweiten Elektrodenschicht zur Erzeugung der Floating Gate Elektrode auf der nunmehr strukturierten Oberfläche aus Grundkörper und erster Elektrodenschicht vorzunehmen. Diese Methode der indirekten Strukturierung der Elektrode ist überdies oft einfacher zu erzielen als der Versuch einer direkten Strukturierung des Elektrodenmaterials zur Bildung nicht-planarer Strukturen.In a further application of the inventive idea for producing an EPROM can be done structuring of the floating gate electrode by these according to the process steps described above as a non-planar electrode a semiconductor switching element is generated. It may be useful for procedural reasons be, first a first electrode layer for generating the floating gate electrode on a planar base to deposit, the first electrode layer together with the body too structure and only in a further step a surface covering Deposition of a second electrode layer for generating the floating Gate electrode on the now structured surface body and first electrode layer. This method of indirect Structuring the electrode is also often easier to achieve as the attempt of a direct structuring of the electrode material for the formation of non-planar structures.

Anschließend kann die Steuerelektrode des EPROMs oberflächendeckend über der Floating Gate Elektrode abgeschieden werden, wobei die Abscheidung normalerweise auf einer oder mehreren die Floating Gate Elektrode bedeckenden Isolations schichten erfolgt. Die gesamte Anordnung aus Substrat, diversen Zwischen- oder Isolationsschichten und der Floating Gate Elektrodenschicht bildet dabei den zu beschichtenden Grundkörper, wobei dieser bereits in einer strukturierten Form vorliegt. Es kann somit die Steuerelektrodenschicht direkt ohne wesentliche Strukturierungsschritte auf diesen strukturierten Grundkörper, insbesondere auf die Floating Gate Elektrode, abgeschieden werden. Somit bedeckt die Steuerelektrode automatisch mehrere oder alle zugänglichen Flächen der Floating Gate Elektrode, was ein verbessertes Zusammenwirken der beiden Elektroden, gerade auch in Bezug auf deren kapazitive Kopplung, ermöglicht.Then you can the control electrode of the EPROM surface covering over the Floating gate electrode are deposited, the deposition usually on one or more of the floating gate electrode Covering insulation layers takes place. The whole arrangement off Substrate, various intermediate or insulating layers and the floating Gate electrode layer forms the body to be coated, wherein this already exists in a structured form. It can thus the control electrode layer directly without significant structuring steps on this structured basic body, in particular to the floating gate electrode, are deposited. Thus, the control electrode automatically covers several or all accessible surfaces the floating gate electrode, resulting in improved interaction of the two electrodes, especially in terms of their capacitive Coupling, allows.

Es können jedoch durch die Elektrodenstrukturierung auch komplementäre Effekte erzielt werden, indem einerseits eine Verbesserung der Funktionalität gewisser Elektrodenbereiche erzielt wird, gleichzeitig eine Einschränkung der Funktionalität anderer Bereiche, wo diese erwünscht ist. So können bei den erfindungsgemäßen Elektrodenkörpern bereits durch die Unterschiede von innerer und äußerer Elektrodenfläche unterschiedliche Wirkungen dieser Elektrodenfläche erzielt werden. Dieser Effekt kann noch verstärkt werden, wenn einzelne Bereiche derart geformter Elektroden, beispielsweise Teile der inneren Oberfläche, Vorsehung von Isolationsschichten wie bereits beschrieben funktional neutralisiert werden, so daß ein noch größerer Unterschied zwischen der Wirkung der inneren und der äußeren Elektrodenfläche entsteht.It can however, by the electrode structuring also complementary effects be achieved by improving the functionality of certain Electrode areas is achieved, while limiting the Functionality of others Areas where this is desired is. So can at the electrode bodies according to the invention already different due to the differences between inner and outer electrode surface Effects of this electrode surface be achieved. This effect can be amplified even if individual areas such shaped electrodes, for example, parts of the inner surface, Providence of insulating layers are functionally neutralized as already described, so that one even bigger difference arises between the action of the inner and the outer electrode surface.

So haben beispielsweise bei EPROMs die kapazitive Kopplung CFG- Substrat der Floating Gate Elektrode zum angrenzenden Substrat einerseits und die Kopplung CFG-CG der Floating Gate Elektrode zur Steuerelektrode andererseits einen wesentlichen Einfluß bei der Durchführung von Programmier- und Löschvorgängen im EPROM. Je größer das Verhältnis von CFG-CG Zu CFG-Substrat, desto einfacher sind die genannten Vorgänge durchführbar. Ziel ist in diesem Fall die Bildung einer möglichst großen Kondensatorfläche zur Erhöhung der kapazitiven Kopplung CFG-CG und einer möglichst kleinen Kondensatorfläche zur Verringerung der Kopplung CGF-Substrat. Es sind dann kürzere Zeitdauern und geringere Spannungen für Programmier- und, im Fall von EEPROMs, auch für Löschvorgänge möglich. Folge sind damit schnellere Verarbeitungsvorgänge und geringerer Platzbedarf für die integrierten Schaltkreise, da die Funktionselemente, die zur Erzeugung der benötigten Spannungen vorzusehen sind, nun aufgrund der geringeren benötigten Spannungen kleiner ausfallen können.For example, EPROMs have the capacitive coupling C FG substrate of the floating gate electrode to the adjacent substrate on the one hand and the coupling C FG-CG of the floating gate electrode to the control electrode on the other hand, a significant influence in the execution of programming and erasing operations in the EPROM. The larger the ratio of C FG-CG to C FG substrate , the easier the said operations are feasible. The goal in this case is the formation of the largest possible capacitor area to increase the capacitive coupling C FG-CG and the smallest possible capacitor area to reduce the coupling C GF substrate . There are then shorter durations and lower voltages for programming and, in the case of EEPROMs, also for deletions possible. The result is faster processing and reduced space requirements for the integrated circuits, since the functional elements that are to be provided for generating the required voltages can now be smaller due to the lower voltages required.

Das genannte Kapazitätsverhältnis kann somit auf einfache Weise durch die Formgebung der Elektroden und gegebenenfalls funktionale Neutralisierung wie z.B. Abschirmung gewisser Oberflächenbereiche der Elektroden erzielt werden. Durch Bildung der Elektroden nach dem vorgenannten Verfahren über eine Strukturierung von Gräben und Erhebungen erhält man teilweise oder vollständig trogförmig ausgebildete Elektroden. So kann eine teilweise oder vollständig trogförmige Steuerelektrode um eine teilweise oder vollständig trogförmige Floating Gate Elektrode herum geformt werden, wobei die Steuerelektrode an mehrere äußere Flächen der Floating Gate Elektrode angrenzt. Man erhält dadurch eine große kapazitive Kopplung dieser beiden Elektroden. Gleichzeitig wird die innere Elektrodenfläche der Floating Gate Elektrode so geformt werden, daß das Substrat in die trogförmige Floating Gate Elektrode hineinragt und die aktive innere Elektrodenfläche relativ klein ausgestaltet wird, z.B. durch eine entsprechende Dicke der trogförmigen Elektrode oder durch Abschirmung gewisser Bereiche der inneren Elektrodenfläche im Trog wie beispielsweise einer oder mehrerer Seitenflächen des Troges der Floating Gate Elektrode. Eine solche Abschirmung kann wie bereits beschrieben durch Anbringung von Isolati onsschichten zwischen Substrat und Floating Gate Elektrode in bestimmten Bereichen der inneren Elektrodenflächen erfolgen. So können gerade im Fall eines EPROM lokal entsprechend dicke Isolationsschichten auf der inneren Elektrodenfläche vorgesehen sein, die Tunnelströme im Bereich dieser Isolationsschichten verhindern. So kann z.B. erzielt werden, daß Tunnelströme nur im Bereich der Oberfläche der Erhebung auftreten können, wenn nur in diesem Bereich eine ausreichend dünne Isolationsschicht vorgesehen wird. Es kann jedoch auch vorgesehen sein, daß die gesamte Grenzfläche zwischen Elektrode und Substrat als Tunnelbereich genutzt wird. Entsprechend kann eine Ausgestaltung der Erfindung vorsehen, daß sich ein leitfähiger Kanal an allen Flächen des Substrats ausbilden kann, an die die Elektrode angrenzt. Es kann aber auch vorgesehen sein, daß durch Abschirmungen z.B. an den Seitenwänden des Grabens mittels Isolationsschichten ausreichender Dicke verhindert wird, daß es an diesen Seitenflächen zu einer Ausbildung eines Leitfähigkeitskanals kommen kann.The called capacity ratio can thus in a simple way by the shaping of the electrodes and optionally functional neutralization, e.g. shielding certain surface areas the electrodes are achieved. By forming the electrodes after the aforementioned method a structuring of trenches and surveys partly or completely trough-shaped trained electrodes. Thus, a partially or completely trough-shaped control electrode a partial or complete trough-shaped Floating gate electrode to be molded around, with the control electrode to several outer surfaces of the Floating gate electrode adjoins. This gives a large capacitive Coupling of these two electrodes. At the same time, the inner electrode area the floating gate electrode be shaped so that the substrate in the trough-shaped Floating gate electrode protrudes and the active inner electrode surface relative is made small, e.g. by an appropriate thickness of trough-shaped Electrode or by shielding certain areas of the inner electrode surface in the trough such as one or more side surfaces of the trough the floating Gate electrode. Such a shield can be as already described by applying Isolati onsschichten between substrate and floating Gate electrode made in certain areas of the inner electrode surfaces. So can especially in the case of an EPROM locally correspondingly thick insulating layers on the inner electrode surface be provided, the tunnel currents prevent in the area of these insulation layers. Thus, e.g. achieved be that tunneling currents only in Area of the surface the survey can occur if only in this area provided a sufficiently thin insulation layer becomes. However, it can also be provided that the entire interface between Electrode and substrate is used as a tunnel area. Corresponding An embodiment of the invention can provide that a conductive Channel on all surfaces of the substrate to which the electrode is adjacent. It but it can also be provided that by shields, e.g. on the side walls prevents the trench by means of insulating layers of sufficient thickness that's it on these side surfaces to a training of a conductivity channel can come.

Die genannten Möglichkeiten zur funktionalen Neutralisierung von Flächenbereichen ist natürlich auch für die übrigen Flächenberiche der Elektroden anwendbar, soweit dies erforderlich ist. Dies kann z.B. für Fälle sinnvoll sein, bei denen die Elektroden lediglich aus Platzgründen strukturiert werden und keine Unterschiede zwischen inneren und äußeren Elektrodenflächen wünschenswert sind. Dann kann z.B. eine Neutralisierung gewisser Bereiche der äußeren Oberflächen von Elektroden erfolgen, um eine Gleichheit von innerer und äußerer aktiver Elektrodenfläche zu erzielen.The mentioned options for the functional neutralization of areas is of course also for the remaining areas the electrodes applicable, if necessary. This can e.g. For Cases useful be structured in which the electrodes only for reasons of space and no differences between inner and outer electrode surfaces desirable are. Then, e.g. a neutralization of certain areas of the outer surfaces of Electrodes are made to equality of internal and external active electrode area to achieve.

Eine Anwendung des erfindungsgemäßen Gedankens ist, wie bereits beschrieben, die Strukturierung von Floating Gate Elektrode und Steuerelektrode bei EPROMS. Es kann hierbei vorteilhaft sein, die Gräben so breit zu wählen, daß steg förmige Erhebungen entstehen. Prinzipiell können jedoch auch schmälere Gräben vorgesehen sein.A Application of the inventive concept is, as already described, the structuring of floating gate Electrode and control electrode at EPROMS. It can be advantageous here his, the trenches to choose as broad that ridge-shaped elevations arise. In principle, you can but also narrower trenches be provided.

Eine spezielle Ausführungsform der Erfindung wird anhand der 1 bis 11 sowie der nachfolgenden Beschreibung am Beispiel eines EEPROM-Schaltelements erläutert.A specific embodiment of the invention will be described with reference to FIGS 1 to 11 and the following description using the example of an EEPROM switching element explained.

Es zeigen:It demonstrate:

1: Schematische Darstellung des zu strukturierenden Grundkörpers 1 : Schematic representation of the basic body to be structured

2: Gundkörper nach Strukturierung von Gräben bzw. stegförmigen Erhebungen 2 Gundkörper after structuring of trenches or ridge-shaped elevations

3: Strukturierter Grundkörper nach Entfernung der Ätzmaske 3 : Structured basic body after removal of the etching mask

4: Strukturierter Grundkörper mit erstem Teil der Isolationsschicht 4 : Structured basic body with first part of the insulation layer

5: Strukturierter Grundkörper mit komplett aufgetragener Isolationsschicht 5 : Structured basic body with completely applied insulation layer

6: Anordnung nach Abtrag der Isolationsschicht an den Stirnflächen der stegförmigen Erhebungen 6 : Arrangement after removal of the insulating layer at the end faces of the web-shaped elevations

7: Anordnung nach teilweisem Abtrag der Isolationsschicht an den Seitenflächen der ersten Elektrodenschicht 7 : Arrangement after partial removal the insulating layer on the side surfaces of the first electrode layer

8: Anordnung nach Auftrag der zweiten Elektrodenschicht 8th : Arrangement after application of the second electrode layer

9: Anordnung nach Abtrag der zweiten Elektrodenschicht an den Grabenböden 9 : Arrangement after removal of the second electrode layer at the trench bottoms

10: Anordnung nach Auftrag der Dielektrikumsschicht 10 : Arrangement after application of the dielectric layer

11: Anordnung nach Auftrag der Steuerelektrodenschicht 11 : Arrangement after application of the control electrode layer

12: Anordnung der gesamten Schichten ohne Abschirmung an den Seitenwänden 12 : Arrangement of the entire layers without shielding on the side walls

13: Ansicht des Transistors als Schnitt durch die Anordnung in 11 entlang der Schnittlinie A-A' 13 : View of the transistor as a section through the arrangement in 11 along the section line A-A '

In einem ersten Schritt wird auf einen Substrat-Grundkörper 1 eine Tunneloxidschicht TOX 2 erzeugt, beispielsweise durch thermische Trockenoxidation des Substrats, mit einer Dicke von ca. 8 nm.In a first step is on a substrate base body 1 a tunnel oxide layer TOX 2 produced, for example, by thermal dry oxidation of the substrate, with a thickness of about 8 nm.

Anschließend wird eine erste Elektrodenschicht 3, z.B. aus amorph abgeschiedenem und in-situ hoch-Phosphor-dotiertem Polysilizium, zur Bildung der Floating Gate Elektrode aufgebracht, wobei die Dicke dieser Schicht ausreichend groß zu wählen ist, damit anschließend noch Distanzbereiche (Spacer) durch Strukturierung erzeugt werden können. Bevorzugt wird eine Schichtdicke von ca. 150 nm gewählt. Schließlich wird eine Ätzmaske aufgebracht wie z.B. eine Hartmaske, beispielsweise aus einer ersten Schicht 4 aus SiO2 (Padoxid) und einer zweiten Schicht 5 aus SiN (Padnitrid). Anschließend erfolgt ein Ätzschritt zur Bildung von parallelen Gräben in eine Raumrichtung, wobei die vorgenannten Schichten auf parallelen, stegförmigen Erhöhungen 6 zurückbleiben. Die Ätzung kann durch einen Plasma-Trockenätzschritt (Reactive Ion Etching) mit einem Plasma im wesentlichen aus CHF3, CF4 oder anderen Halogengasen erfolgen. Die bevorzugte Grabenbreite liegt in der Größenordnung von 400 nm, die Grabentiefe bei ca. 300 nm und die Stegbreite bei ca. 250 nm.Subsequently, a first electrode layer 3 , For example, made of amorphous deposited and in-situ highly phosphorus-doped polysilicon, applied to form the floating gate electrode, wherein the thickness of this layer is sufficiently large to choose so that then spacer areas (spacers) can be generated by structuring. Preferably, a layer thickness of about 150 nm is selected. Finally, an etching mask is applied, such as a hard mask, for example, from a first layer 4 of SiO 2 (pad oxide) and a second layer 5 made of SiN (pad nitride). Subsequently, an etching step for the formation of parallel trenches in a spatial direction takes place, wherein the aforementioned layers on parallel, ridge-shaped elevations 6 remain. Etching may be accomplished by a plasma reactive etching step with a plasma consisting essentially of CHF3, CF4 or other halogen gases. The preferred trench width is on the order of 400 nm, the trench depth is about 300 nm and the ridge width is about 250 nm.

Dann wird die Ätzmaske entfernt, beispielsweise in einem naßchemischen Schritt mit heißer Phosphorsäure, so daß nur die erste Elektrodenschicht 3 und die TOX-Schicht 2 auf den Erhebungen verbleiben. Auf die gesamte Anordnung wird oberflächendeckend eine Isolationsschicht 7, 8, insbesondere aus einem Oxid wie SiO2, aufgebracht, deren Dicke größer ist als die der TOX-Schicht 2, jedoch geringer als die Breite und Tiefe der Gräben. Hier kann eine Schichtdicke im Bereich von ca. 50 nm gewählt werden. Bevorzugt setzt sich diese Schicht aus zwei einzelnen Schichten 7, 8 zusammen, einer relativ dünnen Schicht 7 aus thermischem Oxid, Dicke ca. 5 – 11 nm, und einer Schicht 8 aus TEOS Tetraethyloxisilan Si(OC2H5) 4 mit einer Dicke von ca. 50 – 60 nm.Then, the etching mask is removed, for example, in a wet chemical step with hot phosphoric acid, so that only the first electrode layer 3 and the TOX layer 2 remain on the surveys. On the entire arrangement is surface covering an insulation layer 7 . 8th , in particular of an oxide such as SiO 2 , applied, whose thickness is greater than that of the TOX layer 2 but less than the width and depth of the trenches. Here, a layer thickness in the range of about 50 nm can be selected. Preferably, this layer is composed of two individual layers 7 . 8th together, a relatively thin layer 7 of thermal oxide, thickness about 5 - 11 nm, and a layer 8th made of TEOS tetraethyloxysilane Si (OC 2 H 5 ) 4 with a thickness of about 50-60 nm.

Nun wird die Isolationsschicht 7, 8 auf den stegförmigen Erhebungen 6 abgetragen, in den Gräben aus Isolationsgründen jedoch eine ausreichende Schichtdicke belassen. Dies wird bevorzugt verwirklicht durch einen Resist-Recess-Prozeß. Dabei kann Fotolack auf die gesamte Anordnung aufgetragen und bestrahlt werden, wobei die Strahlung nur bis zu einer bestimmten Tiefe in die Lackschicht in den Gräben eindringt. In einem Entwicklungsschritt wird der bestrahlte Teil des Lacks abgetragen, die nicht bestrahlte Lackschicht in den Gräben bleibt bis auf den oberen Grabenbereich weitgehend bestehen. Nun kann durch eine Oxidätzung die Isolationsschicht auf den Stirnflächen der Erhebungen sowie im Bereich der Seitenflächen des Elektrodenkörpers der Floating Gate Elektrode abgetragen werden, ohne die übrige Schicht in den Gräben zu beeinträchtigen. Anschließend kann der restliche Lack entfernt werden.Now the insulation layer becomes 7 . 8th on the ridge-shaped elevations 6 removed, but leave a sufficient layer thickness in the trenches for insulation reasons. This is preferably realized by a resist-recess process. In this case, photoresist can be applied to the entire arrangement and irradiated, wherein the radiation penetrates only to a certain depth in the paint layer in the trenches. In a development step, the irradiated part of the varnish is removed, the unirradiated varnish layer in the trenches remains largely unchanged except for the upper trench area. Now, the oxide layer on the end faces of the elevations and in the region of the side surfaces of the electrode body of the floating gate electrode can be removed by an oxide etch, without affecting the remaining layer in the trenches. Subsequently, the remaining paint can be removed.

Alternativ kann auch ein nur auf den Erhebungen 6 wirksames CMP (Chemical Mechanical Polishing) angewandt werden. In einem nächsten Schritt wird dann die Isolationsschicht 7, 8 von den Seitenwänden des Elektrodenschichtkörpers 3 durch einen anisotropen Ätzschritt wie z.B.Reactive Ion Etching entfernt, z.B. mit einem Zielabtrag von ca. 30 nm, wobei an den Seitenwänden des Grabens und am Grabenboden die Isolationsschicht mit einer Dicke von ca. 20 – 30 nm verbleibt.Alternatively, one may only be on the surveys 6 effective CMP (Chemical Mechanical Polishing). In a next step, the insulation layer is then 7 . 8th from the side walls of the electrode laminate body 3 removed by an anisotropic etching step such as reactive ion etching, eg with a target removal of about 30 nm, wherein on the sidewalls of the trench and the trench bottom the insulating layer with a thickness of about 20 - 30 nm remains.

Es wird nun eine weitere Schicht 9 aus Elektrodenmatrial zur Bildung der Struktur der Floating Gate Elektrode oberflächendeckend mit einer Schichtdicke von ca. 70 nm deponiert, die durch einen anisotropen Ätzschritt mit einem Schichtabtrag von ca. 80 nm an den Grabenböden vollständig entfernt wird, wobei die seitlichen Flächen der gesamten Struktur weiterhin von dieser Schicht bedeckt bleiben. Man erhält damit eine trogförmige Floating Gate Elektrode, die an den Seitenflächen der stegförmigen Erhebung 6 und an den Grabenböden durch eine Isolationsschicht 7, 8 und an den Stirnflächen der Erhebungen 6 durch eine TOX-Schicht 2 vom Substratgrundkörper 1 getrennt ist. Über diese gesamte Anordnung wird nun eine Dielektrikumsschicht 10 oberflächendeckend abgeschieden, beispielsweise aus ONO SiO2-SiN-SiO2 mit einer Gesamtdicke von 12 – 20 nm, wobei jede der einzelnen Schichten etwa ein Drittel dieser Schichtdicke aufweist. Schließlich wird über die gesamte Anordnung eine weitere Elektrodenschicht 11 zur Erzeugung der Steuerelektrode abgeschieden, die bevorzugt eine solche Dicke aufweist, daß die verbliebenen Gräben vollständig aufgefüllt werden.It will be another layer now 9 deposited from Elektrodenmatrial to form the structure of the floating gate electrode surface covering with a layer thickness of about 70 nm, which is completely removed by an anisotropic etching step with a layer removal of about 80 nm at the trench soils, the lateral surfaces of the entire structure of remain covered by this layer. This gives a trough-shaped floating gate electrode, which is located on the side surfaces of the ridge-shaped elevation 6 and at the trench bottoms by an insulation layer 7 . 8th and on the front surfaces of the elevations 6 through a TOX layer 2 from the substrate main body 1 is disconnected. Over this entire arrangement now becomes a dielectric layer 10 superficially deposited, for example, from ONO SiO 2 -SiN-SiO 2 with a total thickness of 12 - 20 nm, each of the individual layers having about one third of this layer thickness. Finally, over the entire arrangement, a further electrode layer 11 for producing the control electrode, which preferably has a thickness such that the remaining trenches are completely filled up.

Es ist jedoch auch möglich, die Dicke dieser Schicht 11 geringer zu wählen, so daß keine komplette Ausfüllung der Gräben erfolgt. Dies kann vorteilhaft sein, wenn dadurch nachgeschaltete Prozessierungs- oder Strukturierungsschritte leichter durchzuführen sind, da beispielsweise bei einer erneuten Strukturierung durch Ätzschritte im Bereich einiger der Gräben dann nur eine geringere Schichtdicke abzutragen ist, um die Elektrodenschicht 11 wieder zu entfernen. Im anderen Fall ist jeoch der ganze Graben ausgefüllt, d.h. die Dicke der Elekrodenschicht im Grabenbereich entspricht der gesamten Tiefe des Grabens. Die geeignete Schichtgestaltung kann somit je nach Art der weiteren Verarbeitung und Kompliziertheit der weiteren Strukturierung gewählt werden.However, it is also possible to change the thickness of this layer 11 lower, so that no complete filling of the trenches takes place. This can be advantageous if subsequent processing or structuring steps are easier to carry out because, for example, in the case of a renewed structuring by etching steps in the region of some of the trenches, then only a smaller layer thickness has to be removed, around the electrode layer 11 to remove again. In the other case, however, the entire trench is filled, ie the thickness of the electrode layer in the trench region corresponds to the entire depth of the trench. The suitable layer design can thus be selected depending on the type of further processing and complexity of the further structuring.

Für die Elektrodenschicht 11 kann entweder ebenfalls in-situ hochdotiertes Polysilizium verwendet werden oder auch undotiertes Polysilizium, das in einem anschließenden Implantationsprozeß dotiert wird. Dabei ist sicherzustellen, daß das implantierte Dotiermaterial bis in die Gräben vordringt, was z.B. durch Dotierung mit Brom erreicht werden kann, da dieses Material leicht diffundiert. Diese Schicht kann dann z.B. unter Verwendung einer Hartmaske in einem lithographischen Verfahrensschritt, weiter strukturiert werden. Dazu kann eine Oxidschicht auf der Steuerelektrodenschicht erzeugt werden, deren Dicke so zu wählen ist, daß die Schicht auch für weitere Ätzschritte als Maske dienen kann, und anschließend kann eine Lackschicht aufgetragen werden. Nun erfolgt zunächst eine lithographische Strukturierung der Oxid schicht durch eine Oxidätzung. Anschließend wird die strukturierte Oxidschicht als Hartmaske zur Strukturierung der Elektrodenschicht der Steuerelektrode unter Einsatz z.B. von Reactive Ion Etching verwendet. Zur Bildung von Bahnen aus der Steuerelektrodenschicht 11 in der Richtung senkrecht zu der Graben- bzw. Stegstruktur muß in den abzutragenden Schichtbereichen eine ausreichende Überätzung gewährleistet sein, damit an diesen Stellen die Steuerelektrodenschicht 11 auch aus den Gräben vollständig entfernt werden kann. Zur Bildung einzelner Speicherzellen ist nun noch eine Strukturierung der tieferliegenden Schichten , d.h. der ONO-Schicht und der Floating Gate Elektrodenschicht in Richtung senkrecht zur Graben- bzw. Stegstruktur nötig. Hier kann nun zur Vereinfachung des Verfahrens die bereits struktrierte Steuerelektrodenschicht mit der noch auf ihr befindlichen strukturierten Oxidschicht als Hartmaske zur Strukturierung der ONO-Schicht im Rahmen einer Oxidätzung verwendet werden. Da die ONO-Schicht auch von den Seitenwänden des Grabens abzutragen ist, d.h. auch senkrecht zur Substratebene, kann hier kein anisotroper Ätzschritt verwendet werden. Bevorzugt wird deshalb ein naßchemischer Ätzschritt verwendet. Schließlich erfolgt eine Ätzung der Floating Gate Elektrodenschicht, ebenfalls in einem weitgehend isotropen Ätzschritt wie z.B. durch entsprechendes Reactive Ion Etching, um auch hier die Schichtbedeckungen an den Grabenwänden in den vorgesehenen Bereichen zu entfernen.For the electrode layer 11 either in situ highly doped polysilicon can be used or also undoped polysilicon, which is doped in a subsequent implantation process. It should be ensured that the implanted doping material penetrates into the trenches, which can be achieved, for example, by doping with bromine, since this material diffuses easily. This layer can then be further structured, for example, using a hard mask in a lithographic process step. For this purpose, an oxide layer can be produced on the control electrode layer, whose thickness is to be selected so that the layer can also serve as a mask for further etching steps, and subsequently a lacquer layer can be applied. Now, first, a lithographic patterning of the oxide layer by an oxide etch. Subsequently, the structured oxide layer is used as a hard mask for structuring the electrode layer of the control electrode using, for example, reactive ion etching. To form tracks from the control electrode layer 11 In the direction perpendicular to the trench or web structure, a sufficient overetching must be ensured in the layer regions to be removed, so that the control electrode layer at these points 11 also completely removed from the trenches. In order to form individual memory cells, structuring of the underlying layers, ie the ONO layer and the floating gate electrode layer, in the direction perpendicular to the trench or web structure is now necessary. Here, in order to simplify the method, the already structured control electrode layer with the structured oxide layer still on it can now be used as a hard mask for structuring the ONO layer in the course of an oxide etching. Since the ONO layer is also to be removed from the side walls of the trench, ie also perpendicular to the substrate plane, no anisotropic etching step can be used here. Preferably, therefore, a wet chemical etching step is used. Finally, the floating gate electrode layer is etched, likewise in a largely isotropic etching step, for example by appropriate reactive ion etching, in order here to remove the layer coverings on the trench walls in the intended regions.

Die vollständig strukturierte Anordnung kann noch durch eine dünne Oxidschicht eingekapselt werden, z.B. mit einer Dicke von ca. 10 nm, wobei dieser Schritt nicht zwingend erforderlich ist.The Completely structured arrangement can still be encapsulated by a thin oxide layer, e.g. with a thickness of about 10 nm, this step is not mandatory is required.

In 12 wird eine alternative Anordnung schematisch dargestellt, bei der keine Abschirmung an den Seitenwänden der stegförmigen Erhebungen 6 vorgesehen ist. Hier ist also die gesamte innere Fläche der ersten Elektrodenschicht 3, 9 des Floating Gate lediglich durch ein Tunneloxid 2, 7, 8 von dem Substrat getrennt, so daß über die gesamte innere Fläche der ersten Elektrodenschicht 3, 9 ein Tunnelstrom fließen kann. Die unterschiedlichen kapazitiven Kopplungen Floating Gate-Substrat und Floating Gate-Control Gate werden hierbei durch die Formgebung der ersten Elektrodenschicht 3, 9, nämlich durch die Unterschiede der Flächeninhalte von innerer zu äußerer Fläche der Elektrodenschicht, verwirklicht.In 12 an alternative arrangement is shown schematically, in which no shielding on the side walls of the web-shaped elevations 6 is provided. So here is the entire inner surface of the first electrode layer 3 . 9 of the floating gate only through a tunnel oxide 2 . 7 . 8th separated from the substrate so that over the entire inner surface of the first electrode layer 3 . 9 a tunnel current can flow. The different capacitive couplings floating gate substrate and floating gate control gate are characterized by the shape of the first electrode layer 3 . 9 , namely by the differences in the surface area of the inner to outer surface of the electrode layer realized.

13 zeigt die gesamte Transistoranordnung in einer Schemazeichnung als Schnitt entlang der Schnittlinie A-A' gemäß 11. Die Gate-Elektroden sind auf der stegförmigen Erhebung 6 angeordnet. In die Erhebung 6 sind neben und zum Teil unter den Gate-Elektroden ein Source-Gebiet 12 und ein Drain-Gebiet 13 eingebracht. Diese können sich über die gesamte Höhe der Erhebung 6 erstrecken, d.h. bis zum Boden des Grabens reichen. Sie können aber auch nur bis zu einer gewissen Tiefe in die Erhebung 6 eingebracht sein, wie in 13 dargestellt. Die gestrichelten Linien 14, 15 deuten denjenigen Bereich an, in dem sich die Schichten der Gate-Elektroden entlang der Seitenwand der Erhebung 6 bis zum Grabenboden in den Graben hinein erstrecken. 13 shows the entire transistor arrangement in a schematic drawing as a section along the section line AA 'according to 11 , The gate electrodes are on the ridge-shaped elevation 6 arranged. In the survey 6 are next to and partly under the gate electrodes, a source region 12 and a drain region 13 brought in. These can be over the entire height of the survey 6 extend, ie reach to the bottom of the trench. But you can only up to a certain depth in the survey 6 be introduced, as in 13 shown. The dashed lines 14 . 15 indicate the area in which the layers of the gate electrodes extend along the sidewall of the bump 6 extend to the bottom of the ditch into the ditch.

Claims (17)

Halbleiterbauelement für integrierte Schaltkreise, zumindest bestehend aus – einem Substratgebiet, das als Erhebung (6) in einer Grabenstruktur eines Grundkörper (1, 2, 3) ausgebildet ist, – dotierten Gebieten (12, 13), die als Source- und Draingebiete in die Erhebungen (6) eingebettet sind, wobei zwischen der Sourcezone (12) und der Drainzone (13) eine Kanalregion in dem Substratgebiet ausgebildet ist, – zumindest einer ersten Elektrode (3, 9), die über der Kanalregion angeordnet ist und durch eine Isolationsschicht (2, 7, 8) von der Erhebung (6) getrennt ist, wobei diese Elektrode (3, 9) mindestens Teile einer Seitenwand der Erhebung (6) sowie Teile der Oberfläche der Erhebung (6) bedeckt.Semiconductor device for integrated circuits, at least consisting of - a substrate region that is used as a collection ( 6 ) in a trench structure of a base body ( 1 . 2 . 3 ), - Doped areas ( 12 . 13 ), which are included as source and drainage areas in the surveys ( 6 ), whereby between the source zone ( 12 ) and the drain zone ( 13 ) a channel region is formed in the substrate region, - at least one first electrode ( 3 . 9 ), which is arranged above the channel region and through an insulating layer ( 2 . 7 . 8th ) from the survey ( 6 ), this electrode ( 3 . 9 ) at least parts of a side wall of the survey ( 6 ) and parts of the survey surface ( 6 ) covered. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß sich die Flächeninhalte der von der ersten Elektrode (3, 9) bedeckten Flächen auf den Seitenwänden sowie der Oberseite der Erhebungen (6) höchstens um einen Faktor 10 unterscheiden.Semiconductor component according to Claim 1, characterized in that the areas of the surface of the first electrode ( 3 . 9 ) covered areas on the side walls and the top of the elevations ( 6 ) differ by a factor of at most 10. Halbleiterbauelement nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die erste Elektrode (3, 9) beide Seitenwände sowie die Oberfläche der Erhebung (6) bedeckt.Semiconductor component according to one of Claims 1 to 2, characterized in that the first electrode ( 3 . 9 ) both sidewalls and the surface of the survey ( 6 ) covered. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Elektrode (3, 9) als Gate-Elektrode eines Feldeffekttransistors ausgebildet ist.Semiconductor component according to one of Claims 1 to 3, characterized in that the first electrode ( 3 . 9 ) is formed as a gate electrode of a field effect transistor. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Isolationsschicht (2, 7, 8) eine einheitliche Schichtdicke aufweist.Semiconductor component according to one of Claims 1 to 4, characterized in that the insulating layer ( 2 . 7 . 8th ) has a uniform layer thickness. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Isolationsschicht (2, 7, 8) Bereiche geringerer Schichtdicke aufweist, die einen Tunnelstrom aus der Kanalregion in die erste Elektrode (3, 9) ermöglichen, sowie Bereiche größerer Schichtdicke, die keinen Tunnelstrom aus der Kanalregion in die erste Elektrode (3, 9) zulassen.Semiconductor component according to one of Claims 1 to 4, characterized in that the insulating layer ( 2 . 7 . 8th ) Has regions of lesser layer thickness that conduct a tunnel current from the channel region into the first electrode ( 3 . 9 ), as well as regions of greater layer thickness that do not allow tunneling current from the channel region into the first electrode ( 3 . 9 ) allow. Halbleiterbauelement nach einem der Ansprüche 1 bis 4 oder 6, dadurch gekennzeichnet, daß die Isolationsschicht (2, 7, 8) Bereiche geringerer Schichtdicke aufweist, die eine Einwirkung der ersten Elektrode (3, 9) auf die Bildung eines Leitfähigkeitskanals in der Kanalregion ermöglichen, sowie Bereiche größerer Schichtdicke, die keine Einwirkung der ersten Elektrode (3, 9) auf die Bildung eines Leitfähigkeitskanals in der Kanalregion zulassen.Semiconductor component according to one of Claims 1 to 4 or 6, characterized in that the insulating layer ( 2 . 7 . 8th ) Has areas of lesser layer thickness, the action of the first electrode ( 3 . 9 ) allow for the formation of a conductivity channel in the channel region, as well as regions of greater layer thickness, which does not affect the first electrode ( 3 . 9 ) allow for the formation of a conductivity channel in the channel region. Halbleiterbauelement nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der Feldeffekttransistor als EPROM ausgebildet ist und eine weitere Elektrode als Steuerelektrode (Control Gate) (11) vorgesehen ist, die durch eine Isolationsschicht (10) von der ersten Elektrode (3, 9) getrennt ist und die zumindest Teile einer Seitenwand der Erhebung (6) sowie Teile der Oberfläche der Erhebung (6) bedeckt.Semiconductor component according to one of Claims 4 to 7, characterized in that the field-effect transistor is designed as an EPROM and a further electrode is designed as a control electrode (control gate) ( 11 ) provided by an insulating layer ( 10 ) from the first electrode ( 3 . 9 ) and the at least part of a side wall of the survey ( 6 ) and parts of the survey surface ( 6 ) covered. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die erste Elektrode (3, 9) aus mindestens zwei Elektrodenschichten (3, 9) besteht, insbesondere aus Schichten aus Polysilizium.Semiconductor component according to one of Claims 1 to 8, characterized in that the first electrode ( 3 . 9 ) of at least two electrode layers ( 3 . 9 ), in particular of layers of polysilicon. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Isolationsschicht (2, 7, 9) aus mindestens zwei einzelnen Isolationsschichten (2, 7, 9) besteht, insbesondere aus Schichten aus thermischem Oxid.Semiconductor component according to one of Claims 1 to 9, characterized in that the insulating layer ( 2 . 7 . 9 ) of at least two individual insulation layers ( 2 . 7 . 9 ), in particular of layers of thermal oxide. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Isolationsschicht 10 aus mindestens zwei einzelnen Isolationsschichten besteht, insbesondere aus einer ONO-Schichtfolge SiO2-SiN-SiO2.Semiconductor component according to one of Claims 1 to 10, characterized in that the insulating layer 10 consists of at least two individual insulating layers, in particular of an ONO layer sequence SiO 2 -SiN-SiO 2 . Verfahren zur Herstellung eines Halbleiterbauelements insbesondere nach einem der vorhergehenden Ansprüche mit folgenden Schritten: – Bereitstellen eines Grundkörpers (1, 2, 3) – Strukturierung von Gräben und Erhebungen (6) in die Oberfläche des Grundkörpers (1, 2, 3), – Aufbringung einer Isolationsschicht (7, 8) auf einzelne Bereiche der Oberfläche des strukturierten Grundkörpers (1, 2, 3) – im wesentlichen oberflächendeckende Abscheidung eines Elektrodenmaterials auf der strukturierten Oberfläche des Grundkörpers (1, 2, 3), – Entfernung des Elektrodenmaterials von den Grabenböden, – Einbringung einer Source und Draindotierung (12, 13) in die Erhebung (6).Method for producing a semiconductor component, in particular according to one of the preceding claims, comprising the following steps: - providing a basic body ( 1 . 2 . 3 ) - Structuring trenches and surveys ( 6 ) in the surface of the body ( 1 . 2 . 3 ), - application of an insulating layer ( 7 . 8th ) on individual areas of the surface of the structured basic body ( 1 . 2 . 3 ) - substantially surface-covering deposition of an electrode material on the structured surface of the base body ( 1 . 2 . 3 ), - removal of the electrode material from the trench bottoms, - introduction of a source and drain doping ( 12 . 13 ) in the survey ( 6 ). Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß zur Bereitstellung des Grundkörpers (1, 2, 3) eine erste Isolationsschicht (2), insbesondere aus thermischem Oxid, und eine erste Elektrodenschichte (3), insbesondere aus Polysilizium, auf einem Substrat (1) abgeschieden werden und die Strukturierung der Gräben und Erhebungen (6) durch eine Strukturierung der Isolationsschicht (2) und der Elektrodenschicht (3) zusammen mit dem Substrat (1) erfolgt.Method according to claim 12, characterized in that for the provision of the basic body ( 1 . 2 . 3 ) a first insulation layer ( 2 ), in particular of thermal oxide, and a first electrode layer ( 3 ), in particular of polysilicon, on a substrate ( 1 ) and the structuring of trenches and surveys ( 6 ) by structuring the insulation layer ( 2 ) and the electrode layer ( 3 ) together with the substrate ( 1 ) he follows. Verfahren nach Anspruch 13, dadurch gekennzeichnet daß nach erfolger Strukturierung der Gräben und Erhebungen (6) eine weitgehend oberflächendeckende Aufbringung weiterer Isolationsschichten (7, 8), insbesondere aus thermischem Oxid, erfolgt, von denen zumindest einige Schichten in einem anisotropen Ätzschritt von den Oberflächen der Erhebungen (6) sowie den Grabenböden teilweise oder vollständig wieder entfernt werden.Method according to claim 13, characterized in that after structuring the trenches and elevations ( 6 ) a largely surface-covering application of further insulation layers ( 7 . 8th ), in particular from thermal oxide, of which at least some layers in an anisotropic etching step from the surfaces of the elevations ( 6 ) and the trench bottoms are partially or completely removed again. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß nach Aufbringung der Isolationsschichten (7, 8) eine weitgehend oberflächendeckende Aufbringung zusätzlicher Elektrodenschichten (9), insbesondere aus Polysilizium, erfolgt, von denen zumindest einige Schichten in einem anisotropen Ätzschritt von den Grabenböden vollständig wieder entfernt werden.Method according to claim 14, characterized in that after application of the insulating layers ( 7 . 8th ) a largely surface-covering application of additional electrode layers ( 9 ), in particular made of polysilicon, of which at least some layers are completely removed again in an anisotropic etching step from the trench bottoms. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß eine weitgehend oberflächendeckende Abscheidung einer Isolationsschicht (10) über dem strukturierten Grundkörper (1, 2, 3) sowie den darauf angebrachten Elektrodenschichten (3, 9) erfolgt, wobei die Isolationsschicht (10) bevorzugt aus einer ONO-Schichtfolge SiO2-SiN-SiO2 besteht.Method according to one of claims 12 to 15, characterized in that a largely surface-covering deposition of an insulating layer ( 10 ) above the structured base body ( 1 . 2 . 3 ) and the electrode layers ( 3 . 9 ), the insulation layer ( 10 ) preferably consists of an ONO layer sequence SiO 2 -SiN-SiO 2 . Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß über der Isolationsschicht (10) eine Elektrodenschicht (11), insbesondere aus Polysilizium, weitgehend oberflächendeckend abgeschieden wird.Method according to claim 16, characterized in that above the insulating layer ( 10 ) an electrode layer ( 11 ), in particular of polysilicon, is deposited largely surface-covering.
DE19840984A 1998-09-08 1998-09-08 Semiconductor device for integrated circuits and method of manufacture Expired - Lifetime DE19840984B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19840984A DE19840984B4 (en) 1998-09-08 1998-09-08 Semiconductor device for integrated circuits and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19840984A DE19840984B4 (en) 1998-09-08 1998-09-08 Semiconductor device for integrated circuits and method of manufacture

Publications (2)

Publication Number Publication Date
DE19840984A1 DE19840984A1 (en) 1999-11-18
DE19840984B4 true DE19840984B4 (en) 2005-05-19

Family

ID=7880220

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19840984A Expired - Lifetime DE19840984B4 (en) 1998-09-08 1998-09-08 Semiconductor device for integrated circuits and method of manufacture

Country Status (1)

Country Link
DE (1) DE19840984B4 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620681B1 (en) * 2000-09-08 2003-09-16 Samsung Electronics Co., Ltd. Semiconductor device having desired gate profile and method of making the same
US7416939B2 (en) 2002-06-20 2008-08-26 Nxp B.V. Conductive spacers extended floating gates
US7859026B2 (en) 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. Widmann et al.: "Technologie hochintegrierter Schaltungen", Springer Verlag 1996, 2. Aufl., S. 269-297 *

Also Published As

Publication number Publication date
DE19840984A1 (en) 1999-11-18

Similar Documents

Publication Publication Date Title
DE10353387B4 (en) Method for producing a power transistor arrangement and power transistor arrangement
DE2502235A1 (en) CHARGE COUPLING SEMICONDUCTOR ARRANGEMENT
DE102009002813B4 (en) Method for producing a transistor device with a field plate
DE112007002739B4 (en) Method for producing a semiconductor device with isolation trench and contact trench
DE10258194B4 (en) Semiconductor memory with charge-trapping memory cells and manufacturing process
DE10231966A1 (en) Field effect transistor used as control transistor comprises a doped channel region, doped connecting regions, a control region, and an electrical insulating region arranged between the control region and the channel region
DE19937912B4 (en) A semiconductor device comprising a pair of floating gates, associated semiconductor device and electrically programmable and erasable memory device
EP0903788A2 (en) Non volatile memory cell with high coupling capacity
WO1999044238A1 (en) Electrically programmable memory cell arrangement and method for producing the same
DE10229065A1 (en) Method for producing an NROM memory cell array
DE10226964A1 (en) Method for manufacturing an NROM memory cell arrangement
WO2005038930A2 (en) Structuring method, and field effect transistors
DE10200678B4 (en) A method of processing a substrate to form a structure
DE19840984B4 (en) Semiconductor device for integrated circuits and method of manufacture
DE10242145B4 (en) Semiconductor device with local interconnect layer and manufacturing method
DE10225410A1 (en) Process for the production of NROM memory cells with trench transistors
EP0924767B1 (en) EEPROM device and method for manufacturing thereof
DE10153561A1 (en) Charge trapping memory cell for non-volatile information storage, has source/drain and control gate accessing and controlling charge trap gate configuration respectively to store information
DE10153493A1 (en) Floating gate memory cell for non-volatile information storage, has source/drain configuration, having two source/drain regions permitting access of all floating gates through two common source/drain regions
DE10230715B4 (en) Method for producing a vertical transistor
DE102006017795B4 (en) Semiconductor memory device and method for manufacturing a semiconductor memory device
EP0838089B1 (en) Integrated circuit arrangement with at least two components insulated from one another and a process for producing the said circuit arrangement
DE102004052141B4 (en) Method for producing a semiconductor structure
DE19957303B4 (en) MOS transistor and method for its production
DE10232938B4 (en) Method for producing a buried bit line for a semiconductor memory

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R071 Expiry of right