DE102011115603B4 - Entwurfsregeln für ein Layout von MOS-Transistoren mit unterschiedlichen Durchbruchspannungen in einer integrierten Schaltung - Google Patents

Abstract

Verfahren des Festlegens von Maßen für die Längsausdehnung von Feldplatten von Randabschlussstrukturen von MOS-Transistoren in einer integrierten Schaltung im Rahmen der Aufstellung von Entwurfsregeln, wobei die MOS-Transistoren unterschiedlich hohe Sperrspannungen und/oder Durchbruchspannungen haben und jeweils aus einem Driftgebiet (10), einem Sourcegebiet (14), einem Draingebiet (16), einer Wanne (12), einem Feldoxidsteg (18), einer sourceseitigen Polyfeldplatte (20), einer drainseitigen Polyfeldplatte (28), einer oder mehreren sourceseitigen Metall-Feldplatten und einer oder mehreren drainseitigen Metall-Feldplatten bestehen; wobei die Maße für die Feldplattenausdehnung der jeweils entsprechenden Feldplatte für die sourceseitige Polyfeldplatte/Gatelänge über dem Aktivgebiet (40), für die sourceseitige Polyfeldplatte über dem Feldoxidsteg (42), für die drainseitige Polyfeldplatte über dem Feldoxidsteg (44), für das Ende des Feldoxidstegs (46), für die drainseitige Polyfeldplatte über dem Aktivgebiet (48), für die sourceseitige(n) Metall-Feldplatte(n) und für die drainseitige(n) Metall-Feldplatte(n) gewonnen werden aus den Maßen der entsprechenden Platten des höchstsperrenden Transistors und der unter Verwendung der Maße der entsprechenden Platten des höchstsperrenden Transistors für jede Platte ermittelten Steigungen aus empirisch gewonnenen Geraden Feldplattenlängsausdehnung gegen Sperrspannung.

Description

• Die Erfindung betrifft eine Methode zur Definition von spannungsabhängigen Entwurfsregeln für die Feldplattengestaltung von Randabschlussstrukturen von MOS-Transistoren in einer integrierten Schaltung, die unterschiedlich hohe Durchbruchspannungen haben, mit dem Ziel eines bezüglich der jeweils angestrebten Durchbruchsspannung minimierten Flächenverbrauchs.
• Für alle Transistoren mit höheren Durchbruchspannungen muss ein frühzeitiger Durchbruch aufgrund von Oberflächeneinflüssen vermieden werden. Dazu dient eine sogenannte Randabschlussstruktur. Die meisten der bekannten Randabschlussstrukturen benutzen eine mehr oder weniger aufwändige Kombination von entsprechend ausgeführten Dotierungsgebieten im Silizium und/oder leitfähigen Feldplattenstrukturen. Eine Übersicht der gängigsten Varianten ist zu finden in M. Netzel: ”Analyse, Entwurf und Optimierung von diskreten vertikalen IGBT-Strukturen”, Ilmenau, Techn. Univ. Diss. 1999 sowie in B. Jayant Baliga, Power semiconductor devices, ISBN 0-534-94098-6, Kapitel 3.6.
• EP 0 037 115 A1 zeigt die Verwendung von „Hilfselektroden” (im weiteren Feldplatten genannt), die die Aufgabe haben, den Krümmungsverlauf der Raumladungszone zur Oberfläche hin zu vergrößern. Durch die Krümmung der Feldlinien würde die Durchbruchspannung im Vergleich zum Volumendurchbruch deutlich reduziert. Durch ein Vermeiden einer zu starken Krümmung kann die Durchbruchspannung nahe der Oberfläche an die Durchbruchspannung im Volumen nahezu angeglichen werden. Dafür werden in EP 0 037 115 A1 mindestens eine Hilfselektrode verwendet die zum Rand hin zunehmenden Abstand zum darunterliegenden Silizium haben.
• In US 6 376 890 B1 wird eine Randabschlussstruktur gezeigt, die aus mehreren Guardringen (entgegengesetzt dotiert wie das umgebende Silizium) und darüberliegenden Feldplatten aus Polysilizium besteht. Dabei sind jeweils ein Guardring mit einer darüberliegenden Feldplatte elektrisch verbunden, beide zusammen aber floatend d. h. nicht an einem festen Potential angeschlossen.
• Eine Feldplattenstruktur aus Gate-Polysilizium mit einer daran angeschlossenen Metallfeldplatte wird in US 6 011 280 A gezeigt. In US 5 605 852 A und US 5 430 324 A werden die Feldringe zusätzlich noch um Trenchgatestrukturen erweitert.
• Wie in M. Netzel, Analyse, Entwurf und Optimierung von diskreten vertikalen IGBT-Strukturen, Ilmenau, Techn. Univ. Diss. 1999 gezeigt, werden für höhere Spannungsfestigkeiten der Randstruktur größere Geometrien benötigt d. h. aber andererseits dass z. B. eine 700 V Randabschlussstruktur für einen 500 V Transistor überdimensioniert ist und mehr Fläche als nötig verbraucht. Werden also in einer Technologie bzw. in einem einzigen Schaltkreis Transistoren mit verschiedenen Durchbruchspannungen benötig, besteht die Forderung für diese unterschiedlichen Durchbruchspannungen (z. B. 750 V, 600 V und 450 V) jeweils optimal angepasste Randabschlussstrukturen zu definieren. Aus der Patentschrift US 6 472 722 B1 ist für hochsperrende IGBT-Leistungstransistoren bekannt, die Maße für die Längsausdehnung von Feldplatten zu variieren, den Einfluss zu simulieren und so unterschiedliche Durchbruchspannungen zu erzielen.
• Zweck der Erfindung ist die Einsparung von Chipfläche durch die optimale Dimensionierung der Randabschlussstrukturen, insbesondere der Feldplatten der Randabschlussstrukturen von Hochvolttransistoren mit unterschiedlichen Durchbruchspannungen in einer integrierten Schaltung, wobei diese Hochvolttransistoren in ein und derselben Prozesstechnologie gefertigt werden, d. h. die auf den gleichen technisch-physikalischen Prozessparametern, beispielsweise Schichtdicken, aufbauen.
• Aufgabe der Erfindung ist es eine Entwurfsmethode zu definieren und entsprechende Entwurfsregeln bereitzustellen mit der für einen weiten Spannungsbereich spezifische Randstrukturen entworfen werden können, die einen minimalen Flächenverbrauch haben.
• Gelöst wird die Aufgabe mit den im Anspruch 1 angegebenen Merkmalen.
• Die beanspruchten Randabschlussstrukturen haben den Vorteil eines geringst möglichen Platzbedarfs. Damit reduziert sich die Fläche des Bauelements und damit auch der Flächenbedarfs des gesamten Schaltkreises, was wiederum eine Kostenreduzierung zur Folge hat.
• Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der schematischen Zeichnung erläutert. Die Isolatorschichten zwischen den metallenen Feldplatten sind nicht extra gezeigt.
• Es zeigen
• 1 in Schnittdarstellung eine Randabschlussstruktur eines MOS-Transistors als Bestandteil einer integrierten Schaltung,
• 2 und 3 eine Veranschaulichung der geometrischen Größen, die durch die erfindungsgemäße Anwendung der Entwurfsregeln verringert werden in Schnittdarstellung.
• Die gesamte Randstruktur eines MOS-Transistors wird zu einem Teil durch prozessrelevante Entwurfsregeln, z. B. Abstand Kontakt zur Polykante, und zum anderen Teil durch Entwurfsregeln, die die erzielbare Durchbruchspannung bestimmen, definiert. In 2 und 3 beziehen sich die angegebenen Distanzen auf die spannungsdefinierten Entwurfsregeln. Die 40 bezieht sich auf die Entwurfsregel für die sourceseitige Polyfeldplatte/Gatelänge über dem Aktivgebiet, die 42 auf die Entwurfsregel für die sourceseitige Polyfeldplatte über dem Feldoxidsteg, die 44 auf die Entwurfsregel für die drainseitige Polyfeldplatte über Feldoxidsteg, die 46 auf die Entwurfsregel, die das Ende des Feldoxidstegs definiert, die Entwurfsregel 48 auf die drainseitige Polyfeldplatte über dem Aktivgebiet, die 50 auf die Entwurfsregel für die sourceseitige Metall 1-Feldplattenlänge und die Entwurfsregel 52 auf die drainseitige Metall 1-Feldplattenlänge.
• Die tatsächlichen Maße dieser Entwurfsregeln sind eine Funktion der zu erzielenden Durchbruchsspannung und können in einfachen Fällen empirisch bestimmt werden.
• In 4 sind beispielhaft für eine Entwurfsregel für die sourceseitige Polyfeldplatte über dem Feldoxidsteg 42 die experimentell oder per Simulation bestimmten Maße 421, 422 und 423 als Funktion von 3 verschiedenen Durchbruchspannungen gezeigt. Solche Funktionen lassen sich auch für die anderen spannungsabhängigen Entwurfsregeln ermitteln. Durch eine geeignete Interpolation zwischen den experimentellen oder simulierten Durchbruchspannungen lassen sich auch für dazwischen liegende Durchbruchspannungen die benötigten Maße für alle spannungsabhängigen Entwurfsregeln bestimmen. Mit diesen Maßen kann eine auf die entsprechende Durchbruchspannung optimierte, d. h. möglichst kleine, Randstruktur im Layout gezeichnet werden.
• Ausgehend von dem Transistor mit der maximalen Sperrspannung, d. h. mit der maximalen Transistordurchbruchspannung, die der Fertigungsprozess mit seinen technisch-physikalischen Parametern (Schichtdicken, Dotierungen etc) ermöglicht, und den damit gegebenen Entwurfsregeln für die maximale Sperrspannung können bei Kenntnis der Steigung der Interpolationsgeraden – d. h. Längsausdehnung der entsprechenden Platte gegen die Sperrspannung – bzw. bei Kenntnis eines zweiten oder weiteren Punktes auf dieser Geraden, beispielsweise wie in 4 für eine Platte gezeigt, daraus die Entwurfsmaße für Transistoren mit geringeren Sperrspannung interpoliert werden. Damit gelingt es, bei Transistoren mit gleichen Parametern der Schichtdicken und Dotierungen der diffundierten Gebiete wie bei den Transistoren höchster Sperrspannung, Entwurfsmaße für die Transitoren niedrigerer Sperrspannungen zu gewinnen, die den Vorteil einer deutlich kleineren Fläche haben.
• Bezugszeichenliste

10

Siliziumsubstrat, Driftgebiet

12

Wannendotierungsgebiet, kurz Wanne

14

Source Dotierungsgebiet, kurz Sourcegebiet

16

Drain Dotierungsgebiet, kurz Draingebiet

18

Feldoxidsteg

20

Sourceseitige Polyfeldplatte

22

Sourceseitige Metall 1 Feldplatte

24

Sourceseitige Metall 2 Feldplatte

26

Sourceseitige Metall 3 Feldplatte

28

Drainseitige Polyfeldplatte

30

Drainseitige Metall 1 Feldplatte

32

Drainseitige Metall 2 Feldplatte

34

Drainseitige Metall 3 Feldplatte

40

Entwurfsregel sourceseitige Polyfeldplatte/Gatelänge über Aktivgebiet

42

Entwurfsregel sourceseitige Polyfeldplatte über Feldoxidsteg

44

Entwurfsregel drainseitige Polyfeldplatte über Feldoxidsteg

46

Entwurfsregel Ende Feldoxidsteg

48

Entwurfsregel drainseitige Polyfeldplatte über Aktivgebiet

50

Entwurfsregel sourceseitige Metall 1 Feldplattenlänge

52

Entwurfsregel drainseitige Metall 1 Feldplattenlänge

421

Maß der Entwurfsregel 42 bei einer Durchbruchsspannung 1

422

Maß der Entwurfsregel 42 bei einer Durchbruchsspannung 2

423

Maß der Entwurfsregel 42 bei einer Durchbruchsspannung 3

Claims (1)

1. Verfahren des Festlegens von Maßen für die Längsausdehnung von Feldplatten von Randabschlussstrukturen von MOS-Transistoren in einer integrierten Schaltung im Rahmen der Aufstellung von Entwurfsregeln, wobei die MOS-Transistoren unterschiedlich hohe Sperrspannungen und/oder Durchbruchspannungen haben und jeweils aus einem Driftgebiet (10), einem Sourcegebiet (14), einem Draingebiet (16), einer Wanne (12), einem Feldoxidsteg (18), einer sourceseitigen Polyfeldplatte (20), einer drainseitigen Polyfeldplatte (28), einer oder mehreren sourceseitigen Metall-Feldplatten und einer oder mehreren drainseitigen Metall-Feldplatten bestehen; wobei die Maße für die Feldplattenausdehnung der jeweils entsprechenden Feldplatte für die sourceseitige Polyfeldplatte/Gatelänge über dem Aktivgebiet (40), für die sourceseitige Polyfeldplatte über dem Feldoxidsteg (42), für die drainseitige Polyfeldplatte über dem Feldoxidsteg (44), für das Ende des Feldoxidstegs (46), für die drainseitige Polyfeldplatte über dem Aktivgebiet (48), für die sourceseitige(n) Metall-Feldplatte(n) und für die drainseitige(n) Metall-Feldplatte(n) gewonnen werden aus den Maßen der entsprechenden Platten des höchstsperrenden Transistors und der unter Verwendung der Maße der entsprechenden Platten des höchstsperrenden Transistors für jede Platte ermittelten Steigungen aus empirisch gewonnenen Geraden Feldplattenlängsausdehnung gegen Sperrspannung.

Images