DE102011083627A1 - Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat - Google Patents

Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat Download PDF

Info

Publication number
DE102011083627A1
DE102011083627A1 DE201110083627 DE102011083627A DE102011083627A1 DE 102011083627 A1 DE102011083627 A1 DE 102011083627A1 DE 201110083627 DE201110083627 DE 201110083627 DE 102011083627 A DE102011083627 A DE 102011083627A DE 102011083627 A1 DE102011083627 A1 DE 102011083627A1
Authority
DE
Germany
Prior art keywords
insulating layer
electrically insulating
substrate
layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201110083627
Other languages
English (en)
Inventor
Erich Mattmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE201110083627 priority Critical patent/DE102011083627A1/de
Publication of DE102011083627A1 publication Critical patent/DE102011083627A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8285—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Kontaktierung eines elektronischen Bauteils mit den Schritten Bereitstellen eines Substrates mit mindestens einer elektrischen Leiterbahn, Aufbringen mindestens einer ersten Flüssigkeitsschicht auf das Substrat, Aushärten der mindestens einen ersten Flüssigkeitsschicht zur Ausbildung einer ersten elektrisch isolierenden Schicht, Anordnen des elektronischen Bauteils auf dem Substrat, Aufbringen und Aushärten mindestens einer weiteren Flüssigkeitsschicht auf der ersten elektrisch isolierenden Schicht und teilweise auf dem elektronischen Bauteil zur Ausbildung einer zweiten elektrisch isolierenden Schicht nach dem Anordnen des elektronischen Bauteils, Aufbringen mindestens einer elektrischen Leitschicht zum elektrischen Verbinden eines elektrischen Kontaktes des elektronischen Bauteils mit der mindestens einen elektrischen Leiterbahn, und Aufbringen einer Deckschicht. Ferner betrifft die Erfindung eine Baugruppe hergestellt mit dem Verfahren.

Description

  • Die Erfindung betrifft ein Verfahren zur Kontaktierung eines elektronischen Bauteils und eine Baugruppe mit einem elektronischen Bauteil auf einem Substrat.
  • Herkömmlicherweise werden elektronische Bauteile, insbesondere auf Siliziumbasis, wie Halbleiter-Chips ohne Gehäuse, sogenannte „Bare-Dies“, auf einen Schaltungsträger gelötet oder elektrisch leitend aufgeklebt. Anschließend werden Kontaktflächen der gelöteten und/oder aufgeklebten Bare-Dies über Drahtverbindungen untereinander oder mit sich auf dem Schaltungsträger befindenden Leiterbahnen elektrisch verbunden.
  • Die bekannten Drahtverbindungen weisen beispielsweise einen Durchmesser von 400 µm–450 µm auf und müssen entlang ihrer Länge mit einer Silikonschicht von ihrer Umgebung isoliert werden, damit benachbarte Potentiale auf dem Schaltungsträger nicht unerwünscht miteinander wechselwirken. Ferner wirkt die Silikonschicht als korrosiver Schutz. Eine solche Kontaktierung mittels beschichteter Drahtverbindungen ist aufwendig, fehleranfällig sowie kostspielig.
  • Die Kontaktierung der Drähte mit einer Chip-Oberfläche und mit einer Leiterbahn wird mit Drahtbonden, insbesondere mittels Ultraschall, realisiert. Das Dickdraht-Ultraschallbonden wird für Leistungselektroniken und das Dünndraht-Ultraschallbonden für Logik-, Speicher- und Analogschaltkreise verwendet. Beim Ultraschallbonden wird die Kontaktierung mittels Ultraschall- und Druckeinwirkung vorgenommen, wobei mechanische Kräfte entstehen, die auf die empfindlichen Siliziumoberflächen einwirken und diese dabei schädigen können.
  • Aus der Druckschrift WO 03030247 A2 ist bekannt, elektronische Bauelemente planar, also auf gleicher Ebene, mit den Leiterbahnen auf einer Substratoberfläche zu kontaktieren. Für planare Verbindungen wird die Struktur und Isolierung der elektrischen Leiterbahnen durch Aufkleben oder Auflaminieren einer separat produzierten, laserstrukturierten Isolierfolie erreicht, wobei das Aufbringen der Folie unter Vakumm erfolgt. Die zu kontaktierenden Kontaktflächen auf der Oberfläche werden durch Öffnen perforierter Fenster in der Folie freigelegt. Das flächige Kontaktieren wird durch physikalische Verfahren oder elektrolytische Metallabscheidungen auf der Folie erreicht.
  • Eine Weiterentwicklung dieses Verfahrens ist in der Druckschrift DE 10 2007 043 001 A1 beschrieben, wobei für die Herstellung planarer kontaktierter Elektroniken das sogenannte „Roll-to-Roll“-Verfahren angewendet wird. Bei diesem Verfahren werden breite und lange Rollen aus flexiblen Plastik- oder Metallfolien in weiteren chemischen oder physikalischen Verfahren behandelt. Zur Strukturierung der Folie wird diese photochemisch geätzt oder es werden Strukturen aufgedampft oder auch aufgesputtert. Das elektrische Kontaktieren erfolgt beispielsweise über einen sogenannten Reflow-Prozess oder mittels Verlöten mit Kolben oder Verkleben. Diese Methoden setzen den Einsatz verschiedener Materialien und kostspieliger Geräte voraus.
  • Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Kontaktierung eines elektronischen Bauteils und eine Baugruppe mit einem elektronischen Bauteil auf einem Substrat zu schaffen, das/die einfacher, weniger fehleranfällig und kostengünstiger ist/sind.
  • Diese Aufgabe wird durch das Verfahren mit den Merkmalen des Anspruchs 1 und durch die Baugruppe mit den Merkmalen des Anspruchs 10 gelöst. Vorteilhafte Ausgestaltungen sind in den sich jeweils anschließenden Unteransprüchen angegeben. Das Verfahren dient zur Kontaktierung eines elektronischen Bauteils und weist die folgenden Schritte auf:
    • a) Bereitstellen eines Substrates mit mindestens einer elektrischen Leiterbahn,
    • b) Aufbringen mindestens einer ersten Flüssigkeitsschicht auf das Substrat,
    • c) Aushärten der mindestens einen ersten Flüssigkeitsschicht zur Ausbildung einer ersten elektrisch isolierenden Schicht,
    • d) Anordnen des elektronischen Bauteils auf dem Substrat,
    • e) Aufbringen und Aushärten mindestens einer weiteren Flüssigkeitsschicht auf der ersten elektrisch isolierenden Schicht und teilweise auf dem elektronischen Bauteil zur Ausbildung einer zweiten elektrisch isolierenden Schicht nach dem Anordnen des elektronischen Bauteils,
    • f) Aufbringen mindestens einer elektrischen Leitschicht zum elektrischen Verbinden einer elektrischen Kontaktfläche des elektronischen Bauteils mit der mindestens einen elektrischen Leiterbahn,
    • g) Aufbringen einer Deckschicht.
  • Bei der vorliegenden Erfindung wird mindestens eine erste Flüssigkeitsschicht auf ein Substrat, das mindestens eine Leiterbahn aufweist, aufgebracht. Diese aufgebrachte Flüssigkeitsschicht wird ausgehärtet und bildet eine erste elektrisch isolierende Schicht auf dem Substrat. Insbesondere nach dem Aushärten wird ein elektronisches Bauteil auf der isolierenden Schicht des Substrats angeordnet. Anschließend wird mindestens eine weitere Flüssigkeitsschicht auf der ersten isolierenden Schicht und teilweise auf dem Bauteil aufgebracht und ausgehärtet, so dass sich eine zweite elektrisch isolierende Schicht ausbildet. Danach wird mindestens eine elektrische Leitschicht aufgebracht, so dass eine Kontaktfläche des elektronischen Bauteils mit der mindestens einen Leiterbahn elektrisch verbunden wird. Zum Schutze der aufgebrachten Leitschicht wird eine Deckschicht aufgebracht. Dadurch ist die Leitschicht vor Korrosion und anderen Krafteinwirkungen, die die Leitschicht beschädigen könnten, geschützt.
  • Die elektrischen Leitschichten werden derart angeordnet, dass eine elektrische Verbindung der elektronischen Bauteile untereinander und/oder mit den auf dem Substrat angebrachten Leiterbahnen entsteht.
  • Die isolierenden Schichten werden derart angeordnet, dass elektronische Bauteile auf dem Substrat und/oder elektrische Leiterbahnen voneinander isoliert werden, wo die Wechselwirkung verschiedener Potentiale auf den Oberflächen unerwünscht ist.
  • Bei der aufgebrachten ersten und/oder zweiten Flüssigkeitsschicht kann zum Beispiel ein flüssiges Polymer verwendet werden. Die Aushärtung einer einzelnen Flüssigkeitsschicht kann beispielsweise thermisch durch Trocknen oder Heizen bei etwa 200°C geschehen. Ferner ist eine Aushärtung mittels Lichteinwirkung, insbesondere durch UV-Strahlung möglich, oder es werden der Flüssigkeit Lösungsmittel beigemischt, so dass beim Verdampfen des Lösungsmittels die Flüssigkeitsschicht aushärtet. Insbesondere wird jede einzelne aufgebrachte Flüssigkeitsschicht nach dem Aufbringen ausgehärtet.
  • Die elektronischen Bauteile weisen insbesondere ein Halbleitermaterial auf, insbesondere Silizium oder Germanium. Die elektronischen Bauteile können isnbesondere sogenannte „Bare-Dies“ sein, also elektronische Bauelemente ohne Gehäuse. Es kann sich auch um integrierte Schaltkreise, Dioden oder Transistoren, jeweils ohne Gehäuse handeln. Grundsätzlich können auch andere elektronische Bauteile, wie beispielsweise Kondensatoren etc, mit dem erfindungsgemäßen Verfahren kontaktiert werden.
  • Die weitere Flüssigkeitsschicht für die zweite isolierende Schicht wird teilweise auf dem Bauteil angebracht, insbesondere so, dass Kontaktflächen des Bauteils frei bleiben und/oder voneinander getrennt werden. Auf diese Art kann die Fläche eines Bauteils in mehrere voneinander getrennte Kontaktflächen aufgeteilt werden.
  • Auf den freibleibenden Kontaktflächen kann dann im nächsten Schritt eine elektrische Leitschicht aufgebracht werden, die insbesondere ebenfalls in flüssiger Form mit nachfolgender Aushärtung. Ebenso kann auch eine elektrisch leitende Folie als Leitschicht aufgebracht werden. Das Aufbringen der Leitschicht ermöglicht es, elektrisch leitfähige Leiterbahnen, die an die Kontaktflächen des Bauteils angrenzen, auszubilden.
  • Die Deckschicht kann beispielsweise ebenfalls als Flüssigkeitsschicht aufgebracht werden. Hierfür kann zum Beispiel ein zunächst flüssiges Polymer aufgebracht werden, das wie bereits für die erste und/oder zweite isolierende Schicht oben beschrieben ausgehärtet wird. Ferner kann die Deckschicht auch dadurch gebildet werden, dass das Bauteil vergossen wird. Beim Vergießen wird das kontaktierte Bauteil mit einer Vergussmasse, insbesondere ein Gemisch aus einem Harz und einem Härter, überzogen. Ebenfalls denkbar, ist die Verwendung einer Schutzfolie als Deckschicht, die laminiert oder geklebt wird.
  • Die Erfindung ermöglicht eine relativ einfache kostengünstige Kontaktierung elektronischer Bauelemente. Ein besonderer Vorteil ist, dass auf Drahtverbindungen ganz verzichtet werden kann.
  • Gegenüber mittels Drahtbonden kontaktierten Bauelementen zeichnet sich die Erfindung insbesondere durch die insgesamt sehr flache Anordnung aus, die besonders platzsparend ist. Außerdem können durch mechanische Belastungen beim Drahtbonden verursachte Schäden ausgeschlossen werden.
  • Bei der Erfindung können einfache Verfahren wie Dosieren mittels Pipette und/oder Siebdruck zur Schaffung funktioneller, elektrisch leitender oder nicht leitender Strukturen mit möglichst flacher Oberfläche eingesetzt werden. Die elektrische Kontaktierung wird in vorteilhafter Weise durch strukturiert, in einem Muster aufgetragene flüssige Polymere erzeugt. Beispielsweise eignen sich hierfür elektrisch leitfähige Polymere, die als Leitkleber eingesetzt werden.
  • Gemäß einer Ausgestaltung wird die mindestens eine erste Flüssigkeitsschicht in einem vorgegebenen Muster auf ausgewählte Bereiche des Substrats aufgebracht und andere Bereiche des Substrats werden ausgespart. Durch Aufbringen der mindestens einen ersten Flüssigkeitsschicht in einem vorgegebenen Muster können auf dem Substrat gezielt die gewünschten isolierenden Strukturen ausgebildet werden.
  • Gemäß einer Ausgestaltung wird die mindestens eine erste und/oder die mindestens eine weitere Flüssigkeitsschicht auf das Substrat in einem Druckverfahren aufgebracht. Grundsätzlich ist es auch möglich, die Flüssigkeitsschichten auf andere Art aufzubringen, etwa manuell mit einer Pipette. Bei einem Druckverfahren können die Strukturen genau strukturiert und hoch aufgelöst aufgedruckt werden.
  • Gemäß einer weiteren Ausgestaltung ist das verwendete Druckverfahren ein Siebdruckverfahren. Hierbei wird die Flüssigkeit durch ein feinmaschiges Sieb, z. B. ein Gewebe, auf die zu bedruckende Oberfläche gedruckt. Stellen des zu bedruckenden Trägermaterials, die hierbei ausgespart werden sollen, werden durch Schablonen abdeckt, wodurch das Gewebe oder das Sieb für die Flüssigkeit undurchlässig gemacht wird.
  • Vorteilhaft beim Siebdruckverfahren ist, dass verschiedene Materialien bedruckt werden können. Insbesondere flache Folien, Platten, Substrate oder auch geformte Gerätegehäuse können damit bedruckt werden. Das Druckformat kann beim Siebdruck von wenigen Millimetern bis zu mehreren Metern reichen. Es können daher Substrate unterschiedlicher Größe verwendet werden.
  • Abhängig von dem zu bedruckenden Substrat werden spezielle Drucksubstanzen eingesetzt. Gemäß der vorliegenden Erfindung können als Drucksubstanzen flüssige Polymere eingesetzt werden, die unterschiedliche physikalische und chemische Eigenschaften haben.
  • Ein Vorteil des Siebdrucks besteht darin, dass durch verschiedene Maschenfeinheiten des Siebes der Auftrag der Drucksubstanz variiert werden kann, so dass die Schichtdicke und Auflösung variabel sind. Der Einsatz von Schablonen und von Sieben verschiedener Maschengrößen ermöglicht dabei, bestimmte Strukturen oder Muster mit gewünschter Schärfe beziehungsweise Auflösung auf dem Substrat abzubilden. Ferner kann in vorteilhafter Weise beim Siebdruck eine Blasenbildung vermieden werden, so dass eine homogene ebene Flüssigkeitsschicht auf das Substrat auftragbar ist.
  • Gemäß einer Ausgestaltung wird ein Kontaktmaterial auf einen Teil des Substrats aufgebracht, das elektronische Bauteil darauf angeordnet und die elektrische Kontaktierung des elektronischen Bauteils über das Kontaktmaterial hergestellt. Bevorzugt wird das Kontaktmaterial auf Bereiche aufgebracht, die von der mindestens einen ersten Flüssigkeitsschicht und dementsprechend von der ersten isolierenden Schicht ausgespart wurden. Das erlaubt, eine elektrische Kontaktierung zwischen einer Leiterbahn des Substrates und einer Unterseite eines in der Aussparung angeordneten Bauteils herzustellen. Das elektrische Kontaktieren erfolgt über das Kontaktmaterial, das auf einen nicht mit einer isolierenden Schicht versehenen Bereich des Substrats aufgebracht wird. Beispielsweise kann ein Leitkleber und/oder ein Lot als Kontaktmaterial verwendet werden.
  • Gemäß einer weiteren Ausgestaltung werden die Schritte b) und c) und/oder e) des obigen Verfahrens mindestens einmal wiederholt, so dass die erste elektrisch isolierende Schicht und/oder die zweite elektrisch isolierende Schicht aus übereinander liegenden, sukzessiv ausgehärteten Flüssigkeitsschichten entsteht. Das sukzessive Auftragen von Flüssigkeitsschichten erlaubt, jede einzelne Schicht dünn und damit eben, d.h. planar aufzutragen. Dadurch kann eine homogene elektrisch isolierende Schicht beliebiger Dicke hergestellt werden.
  • Gemäß einer weiteren Ausgestaltung werden die Schritte b) und c) aus Anspruch 1 solange wiederholt werden, bis eine Höhe der ersten elektrisch isolierenden Schicht um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils abweicht. In der maximalen Höhe des elektronischen Bauteils kann die Dicke eines unterhalb des Bauteils angeordneten Kontaktmaterials inbegriffen sein, so dass die maximale Höhe zwischen dem Substrat und einer oberen Fläche oder Kante des Bauteils zu verstehen ist. Bevorzugt entspricht die maximale Höhe der ersten elektrisch isolierenden Schicht der Höhe des zu kontaktierenden Bauteils. Dadurch befinden sich eine Oberseite des Bauteils und die Oberseite der ersten elektrisch isolierenden Schicht im Wesentlichen auf einer Höhe, so dass darüber angeordnete Schichten, insbesondere die zweite elektrisch isolierende Schicht und/oder die Leitschicht, besonders einfach aufgetragen werden können.
  • Gemäß einer weiteren Ausgestaltung werden mehrere erste Flüssigkeitsschichten und/oder mehrere weitere Flüssigkeitsschichten so aufgebracht, dass die erste elektrisch isolierende Schicht und/oder die zweite elektrisch isolierende Schicht seitliche Flächen erhalten, die gegenüber einer Oberfläche des Substrates geneigt angeordnet sind. Insbesondere können seitlichen Flächen treppenförmig ausgebildet werden, durch Aufbringen von in Breitenrichtung unterschiedlich weit erstreckten Flüssigkeitsschichten nacheinander.
  • Im Laufe der Wiederholungen dieses Auftrage- und Aushärtungsvorgangs der ersten Flüssigkeitsschicht kann somit eine erste isolierende Schicht mit weitgehend frei wählbarer Form entstehen. Neigungen beliebiger Steilheit können durch in Größe und Form variierend aufgetragene Flüssigkeitsschichten entstehen.
  • Die elektrisch isolierenden und leitenden Schichten werden im Wechsel so auf das Substrat aufgebracht, dass eine für die zu herzustellenden elektrischen Verbindungen vorteilhafte Struktur entsteht, die sich in leitende und nichtleitende Bereiche aufteilt.
  • Gemäß einer weiteren Ausgestaltung wird die mindestens eine Leitschicht aufgedruckt und isoliert. Die Isolierung der aufgedruckten Leitschicht schützt die Leitschicht vor äußeren Einflüssen, wie Korrosion oder mechanischer Krafteinwirkung.
  • Die oben angegebene Aufgabe wird ebenfalls gelöst durch eine Baugruppe mit einem elektronischen Bauteil auf einem Substrat, das mindestens eine Leiterbahn aufeist, wobei
    • • eine erste elektrisch isolierende Schicht in einem Muster auf dem Substrat angeordnet ist,
    • • ein elektronisches Bauteil auf dem Substrat angeordnet ist,
    • • eine zweite elektrisch isolierenden Schicht auf der ersten isolierenden Schicht und teilweise auf dem Bauteil angeordnet ist,
    • • mindestens eine elektrische Leitschicht eine elektrische Kontaktfläche des elektronischen Bauteils mit der mindestens einen Leiterbahn verbindet,
    • • mindestens eine Deckschicht auf einer obersten Leitschicht angeordnet ist, wobei
    • • die erste elektrisch isolierende Schicht und die zweite elektrisch isolierende Schicht als Flüssigkeitsschichten auf das Substrat aufgebracht und anschließend ausgehärtet sind.
  • Diese Baugruppe kann insbesondere mit einem der vorstehend erläuterten Verfahren hergestellt werden. Zu den Merkmalen der Baugruppe wird auf die vorstehenden Erläuterungen der korrespondierenden Verfahrensmerkmale verwiesen, die entsprechen gelten. Insbesondere kann die Baugruppe weitere Merkmale aufweisen, die sich aus der Ausführung eines der obigen Verfahren ergeben. Zu den Vorteilen der Baugruppe wird ebenfalls auf die vorstehenden Erläuterungen des Verfahrens verwiesen.
  • Gemäß einer Ausgestaltung der Baugruppe ist das Substrat eine kupferbeschichtete Direct-Copper-Bond-Keramik. Die Direct-Copper-Bond-Keramik besteht aus einer Schicht Keramik und aus einer an der Ober- und/oder Unterseite aufgebrachten Schicht Kupfer. Als Trägermaterial für die elektronische Baugruppe kommen ferner herkömmliche Substrate auf organischer oder anorganischer Basis in Frage wie beispielsweise PCB(Printed Circuit Board)-, IM(Insulated Metal)-, HTCC(High Temperature Cofired Ceramics)- und LTCC(Low Temperature Cofired Ceramics)-Substrate.
  • Gemäß einer Ausgestaltung ist zwischen dem Substrat und dem elektronischen Bauteil ein Kontaktmaterial angeordnet. Bevorzugt werden Silizium-Bauteile und/oder Silizium-Chips auf dem Substrat angeordnet. Diese zu kontaktierenden Bauteile werden auf dem Kontaktmaterial angeordnet. Das Kontaktmaterial selbst ist auf Bereiche des Substrats aufgebracht, die von der ersten elektrisch isolierenden Schicht ausgespart sind. Auf die Erläuterungen zu dem entsprechenden, oben beschriebenen Verfahrenschritt wird verwiesen.
  • Gemäß einer Ausgestaltung weist die erste elektrisch isolierende Schicht eine Aussparung auf, in der das elektronische Bauteil angeordnet ist. Auf diese Weise kann das Bauteil in einfacher Weise mit dem Substrat elektrisch verbunden werden.
  • Gemäß einer Ausgestaltung weist die erste elektrisch isolierende Schicht eine maximale Höhe auf, die um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils abweicht. Auf die obigen Erläuterungen zu dem entsprechenden Verfahrensmerkmal wird verwiesen.
  • Gemäß einer Ausgestaltung weist die elektrische Leitschicht ein elektrisch leitendes Polymer auf und/oder die mindestens eine erste elektrisch isolierende Schicht und die mindestens eine zweite elektrisch isolierende Schicht weisen ein elektrisch isolierendes Polymer auf.
  • Nachfolgend wird die Erfindung anhand von in Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 eine Draufsicht eines kontaktierten elektronischen Bauteils auf einem Substrat,
  • 2 einen Querschnitt durch eine erfindungsgemäße Baugruppe.
  • 1 zeigt eine Draufsicht auf eine Baugruppe mit mehreren kontaktierten elektronischen Bauteilen 1 auf einem Trägermaterial, das im Folgenden als Substrat 2 bezeichnet wird. Kontaktflächen 9 der elektronischen Bauteile 1 sind über Leitschichten 5 mit Leiterbahnen 6 aus Kupfer auf dem Substrat 2 elektrisch leitend verbunden. Einzelheiten sind besser in dem Ausführungsbeispiel der 2 erkennbar.
  • 2 zeigt einen Querschnitt durch eine erfindungsgemäße Baugruppe. Das Substrat 2 ist eine DCB-Keramik (direct copper bond), d. h. ein keramisches Trägermaterial, an dessen Oberseite Leiterbahnen 6 aus Kupfer direkt aufgebracht sind. Auf die Oberseite des Substrates 2 werden eine oder mehrere Flüssigkeitsschichten aus Polymer in flüssiger Form aufgebracht. Dieses flüssige Polymer wird durch Siebdruck in einem vorbestimmten Muster auf das Substrat 2 aufgedruckt.
  • Zum Aufbringen der Flüssigkeitsschichten kann unter Umständen auch eine Pipette verwendet werden (nicht dargestellt), die hilfreich für das Dosieren des flüssigen Polymers auf das Substrat 2 sein kann. Diese Aufbringtechnik kann allein oder in Verbindung mit der Siebdrucktechnik eingesetzt werden. Insbesondere ist eine Pipette zum Füllen kleiner Kanäle 10 zwischen den Leiterbahnen 6 geeignet. Durch Aushärten der Flüssigkeitsschichten entstehen elektrisch isolierende Schichten (3, 3’).
  • Die auf dem Substrat 2 gemäß 1 und 2 angeordneten elektrischen Leiterbahnen 6 werden mit einer ersten isolierenden Schicht 3 isoliert. Die erste elektrisch isolierende Schicht 3 ist insbesondere zwischen den Leiterbahnen 6, gegebenenfalls auch ganz oder teilweise darüber, angeordnet und umfasst sukzessiv aufgetragene und ausgehärtete Flüssigkeitsschichten, wobei mindestens ein Bereich, in den später ein elektronisches Bauteil eingesetzt werden soll, von der ersten elektrisch isolierenden Schicht 3 ausgespart wird.
  • Wenn eine gewünschte Höhe der ersten elektrisch isolierenden Schicht 3 erreicht ist, insbesondere eine Höhe, die um weniger als 10% von der Höhe eines elektronischen Bauteils 1 abweicht, und diese erste elektrisch isolierende Schicht 3 ausgehärtet ist, wird ein Kontaktmaterial 4 auf den mindestens einen ausgesparten Bereich aufgebracht. Nachfolgend wird mindestens ein elektronisches Bauteil 1 der Baugruppe in dem mindestens einen ausgesparten Bereich angeordnet, so dass eine elektrische Verbindung zwischen einer Kontaktfläche an der Unterseite des elektronischen Bauteils 1 und einer Leiterbahn 6 des Substrats 2 über das Kontaktmaterial 4 entsteht.
  • Anschließend wird eine zweite elektrisch isolierende Schicht 3’ aus mindesten einer Flüssigkeitsschicht, die ein flüssiges Polymer umfasst, auf die bestehende erste elektrisch isolierende Schicht 3 und teilweise auf eine Oberseite eines der Bauteile 1 mittels Siebdruck aufgebracht und ausgehärtet, wobei gegebenenfalls an der Oberseite der elektronischen Bauteile 1 vorhandene Kontaktflächen 9 ausgespart werden.
  • Eine elektrische Leitschicht 5 zum Verbinden der elektrischen Leiterbahnen 6 mit den elektrischen Kontaktflächen 9 wird auf die erste elektrisch isolierende Schicht 3 und/oder die zweite elektrisch isolierende Schicht 3’ sowie auf die elektronischen Bauteile 1 aufgebracht. Wie in der 2 erkennbar, weisen die erste elektrisch isolierende Schicht 3 und die zweite elektrisch isolierende Schicht 3’ seitliche Flächen auf, die gegenüber der Oberseite des Substrats 2 geneigt angeordnet sind. Dies begünstigt einen durchgängigen Auftrag der Leitschicht 5.
  • Die Leitschicht 5 gemäß 2 umfasst mindestens eine aufgedruckte Flüssigkeitsschicht. Bei mehreren sukzessiv aufgebrachten Flüssigkeitsschichten aus beispielsweise einem flüssigem elektrisch leitfähigen Polymer wird jede Flüssigkeitsschicht jeweils mittels Siebdruck und/oder Dosierens mit einer Pipette in einem vorbestimmten Muster aufgedruckt und einzeln ausgehärtet, so das eine Leitschicht 5 gemäß 2 entsteht.
  • Anschließend können im Wechsel weitere isolierende Schicht 3’’ aus mindestens einer Flüssigkeitsschicht und weitere Leitschichten 5’ aufgebracht werden, um weitere elektrische Verbindungen herzustellen. Bei einem Transistor umfassen die erforderlichen elektrisch leitenden Anschlüsse auf der oberen Seite des Substrats beispielsweise die Verbindungen zu den Source- und Gate-Anschlüssen. Diese müssen jedenfalls bei übereinander liegenden Leitschichten 5, 5’ durch eine weitere elektrisch isolierende Schicht 3’’ voneinander isoliert werden.
  • Als oberste Schicht ist eine Deckschicht 7 aufgebracht, beispielsweise in Form einer Folie, deren Haftung beispielsweise durch einen Kleber unterstützt wird. Die Deckschicht 7 kann auch durch sukzessive flüssig aufgedruckte und ausgehärtete Flüssigkeitsschichten beispielsweise eines Polymers aufgebaut werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 03030247 A2 [0005]
    • DE 102007043001 A1 [0006]

Claims (15)

  1. Verfahren zur Kontaktierung eines elektronischen Bauteils (1) mit den Schritten a) Bereitstellen eines Substrates (2) mit mindestens einer elektrischen Leiterbahn (6), b) Aufbringen mindestens einer ersten Flüssigkeitsschicht auf das Substrat (2), c) Aushärten der mindestens einen ersten Flüssigkeitsschicht zur Ausbildung einer ersten elektrisch isolierenden Schicht (3), d) Anordnen des elektronischen Bauteils (1) auf dem Substrat (2), e) Aufbringen und Aushärten mindestens einer weiteren Flüssigkeitsschicht auf der ersten elektrisch isolierenden Schicht (3) und teilweise auf dem elektronischen Bauteil (1) zur Ausbildung einer zweiten elektrisch isolierenden Schicht (3’) nach dem Anordnen des elektronischen Bauteils, f) Aufbringen mindestens einer elektrischen Leitschicht (5) zum elektrischen Verbinden einer elektrischen Kontakfläche (9) des elektronischen Bauteils (1) mit der mindestens einen elektrischen Leiterbahn (6), g) Aufbringen einer Deckschicht (7).
  2. Verfahren nach Anspruch 1, wobei die mindestens eine erste Flüssigkeitsschicht in einem vorgegebenen Muster auf ausgewählte Bereiche des Substrats (2) aufgebracht wird und andere Bereiche des Substrats (2) ausgespart werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei die mindestens eine erste und/oder die mindestens eine weitere Flüssigkeitsschicht auf das Substrat (2) in einem Druckverfahren aufgebracht wird.
  4. Verfahren nach Anspruch 3, wobei das Druckverfahren ein Siebdruckverfahren ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei ein Kontaktmaterial (4) auf einen Teil des Substrats (2) aufgebracht wird, das elektronische Bauteil (1) darauf angeordnet wird und die elektrische Kontaktierung des elektronischen Bauteils (1) über das Kontaktmaterial (4) hergestellt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Schritte b) und c) und/oder e) mindestens einmal wiederholt werden, so dass die erste elektrisch isolierende Schicht (3) und/oder die zweite elektrisch isolierende Schicht (3’) aus übereinander liegenden, sukzessiv ausgehärteten Flüssigkeitsschichten entsteht.
  7. Verfahren nach Anspruch 6, wobei die Schritte b) und c) solange wiederholt werden, bis eine Höhe der ersten elektrisch isolierenden Schicht (3) um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils (1) abweicht.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei mehrere erste Flüssigkeitsschichten und/oder mehrere weitere Flüssigkeitsschichten so aufgebracht werden, dass die erste elektrisch isolierende Schicht (3) und/oder die zweite elektrisch isolierende Schicht (3’) seitliche Flächen erhalten, die gegenüber einer Oberfläche des Substrates (2) geneigt angeordnet sind.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die mindestens eine Leitschicht (5) aufgedruckt und isoliert wird.
  10. Baugruppe mit einem elektronischen Bauteil (1) auf einem Substrat (2), das mindestens eine Leiterbahn (6) aufeist, wobei • eine erste elektrisch isolierende Schicht (3) in einem Muster auf dem Substrat (2) angeordnet ist, • ein elektronisches Bauteil (1) auf dem Substrat (2) angeordnet ist, • eine zweite elektrisch isolierenden Schicht (3’) auf der ersten elektrisch isolierenden Schicht (3) und teilweise auf dem Bauteil (1) angeordnet ist, • mindestens eine elektrische Leitschicht (5) einen elektrische Kontaktfläche (9) des elektronischen Bauteils (1) mit der mindestens einen Leiterbahn (6) verbindet, • mindestens eine Deckschicht (7) auf einer obersten Leitschicht (5) angeordnet ist, dadurch gekennzeichnet, dass • die erste elektrisch isolierende Schicht (3) und die zweite elektrisch isolierende Schicht (3’) als Flüssigkeitsschicht auf das Substrat aufgebracht und anschließend ausgehärtet ist/sind.
  11. Baugruppe nach Anspruch 10, wobei das Substrat (2) eine kupferbeschichtete Direct-Copper-Bond-Keramik ist.
  12. Baugruppe nach Anspruch 10 oder 11, wobei zwischen dem Substrat und dem elektronischen Bauteil (1) ein Kontaktmaterial (4) angeordnet ist.
  13. Baugruppe nach einem der Ansprüche 10 bis 12, wobei die erste elektrisch isolierende Schicht (3) eine Aussparung aufweist, in der das elektronische Bauteil (1) angeordnet ist.
  14. Baugruppe nach einem der Ansprüche 10 bis 13, wobei die erste elektrisch isolierende Schicht (3) eine maximale Höhe aufweist, die um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils abweicht.
  15. Baugruppe nach einem der Ansprüche 10 bis 14, wobei die elektrische Leitschicht (5) ein elektrisch leitendes Polymer aufweist und/oder die erste elektrisch isolierende Schicht (3) und die zweite elektrisch isolierende Schicht (3’) ein elektrisch isolierendes Polymer aufweisen.
DE201110083627 2011-09-28 2011-09-28 Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat Withdrawn DE102011083627A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201110083627 DE102011083627A1 (de) 2011-09-28 2011-09-28 Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201110083627 DE102011083627A1 (de) 2011-09-28 2011-09-28 Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat

Publications (1)

Publication Number Publication Date
DE102011083627A1 true DE102011083627A1 (de) 2013-03-28

Family

ID=47827769

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110083627 Withdrawn DE102011083627A1 (de) 2011-09-28 2011-09-28 Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat

Country Status (1)

Country Link
DE (1) DE102011083627A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015018721A1 (de) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische schaltung mit planarer elektrischer kontaktierung
WO2015086814A1 (de) 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum herstellen einer baugruppe und baugruppe
WO2020222090A1 (en) * 2019-05-01 2020-11-05 Io Tech Group Ltd. Method to electrically connect chip with top connectors using 3d printing
US11446750B2 (en) 2020-02-03 2022-09-20 Io Tech Group Ltd. Systems for printing solder paste and other viscous materials at high resolution
US11497124B2 (en) 2020-06-09 2022-11-08 Io Tech Group Ltd. Methods for printing conformal materials on component edges at high resolution
US11622451B2 (en) 2020-02-26 2023-04-04 Io Tech Group Ltd. Systems and methods for solder paste printing on components
US11691332B2 (en) 2020-08-05 2023-07-04 Io Tech Group Ltd. Systems and methods for 3D printing with vacuum assisted laser printing machine

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102007043001A1 (de) 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
EP2184776A1 (de) * 2008-11-05 2010-05-12 General Electric Company Verfahren zur Herstellung einer Verbindungsstruktur und Wiederherstellungsverfahren für ein Niedertemperatur-Verbindungsbauteil

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102007043001A1 (de) 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
EP2184776A1 (de) * 2008-11-05 2010-05-12 General Electric Company Verfahren zur Herstellung einer Verbindungsstruktur und Wiederherstellungsverfahren für ein Niedertemperatur-Verbindungsbauteil

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015018721A1 (de) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische schaltung mit planarer elektrischer kontaktierung
WO2015086814A1 (de) 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum herstellen einer baugruppe und baugruppe
DE102013225805A1 (de) 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
WO2020222090A1 (en) * 2019-05-01 2020-11-05 Io Tech Group Ltd. Method to electrically connect chip with top connectors using 3d printing
CN113906834A (zh) * 2019-05-01 2022-01-07 Io技术集团公司 用以使用3d印刷电连接芯片与顶部连接器的方法
US11446750B2 (en) 2020-02-03 2022-09-20 Io Tech Group Ltd. Systems for printing solder paste and other viscous materials at high resolution
US11697166B2 (en) 2020-02-03 2023-07-11 Io Tech Group Ltd. Methods for printing solder paste and other viscous materials at high resolution
US11622451B2 (en) 2020-02-26 2023-04-04 Io Tech Group Ltd. Systems and methods for solder paste printing on components
US11497124B2 (en) 2020-06-09 2022-11-08 Io Tech Group Ltd. Methods for printing conformal materials on component edges at high resolution
US11785722B2 (en) 2020-06-09 2023-10-10 Io Tech Group Ltd. Systems for printing conformal materials on component edges at high resolution
US11691332B2 (en) 2020-08-05 2023-07-04 Io Tech Group Ltd. Systems and methods for 3D printing with vacuum assisted laser printing machine
US11865767B2 (en) 2020-08-05 2024-01-09 Io Tech Group Ltd. Systems and methods for 3D printing with vacuum assisted laser printing machine

Similar Documents

Publication Publication Date Title
EP1956647B1 (de) Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
AT503191A1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
AT13055U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP3231261A1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
AT516639B1 (de) Verfahren zur Fertigung eines elektronischen Moduls
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE102008040521A1 (de) Verfahren zur Herstellung eines Bauelements, Verfahren zur Herstellung einer Bauelementanordnung, Bauelement und Bauelementanordnung
DE102006005419A1 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102009001932A1 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
DE102006009723A1 (de) Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
AT515443B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE102016123129B4 (de) Elektronische Komponente und Verfahren
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
DE102007040876A1 (de) Mehrschicht-Leiterplatte
DE102013221153A1 (de) Embedding-technologie mit hohem wirkungsgrad
AT514074B1 (de) Verfahren zum Herstellen eines Leiterplattenelements
DE4327560A1 (de) Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
EP3480164A1 (de) Verfahren zur herstellung von planaren dünnen packages für halbleiterbauelemente und planare dünne packages
WO2013045222A1 (de) Kontaktfederanordnung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee