DE102011079278B4

DE102011079278B4 - 3D-Elektronikmodul

Info

Publication number: DE102011079278B4
Application number: DE102011079278.3A
Authority: DE
Inventors: Bernhard Schneider
Original assignee: IFM Electronic GmbH
Current assignee: IFM Electronic GmbH
Priority date: 2010-07-15
Filing date: 2011-07-15
Publication date: 2023-02-16
Anticipated expiration: 2031-07-16
Also published as: DE102011079278A1

Abstract

3D-Elektronikmodul, dadurch gekennzeichnet, dass als Abstandshalter zwischen einzelnen Leiterplatten (LP1), (LP2), (LP3) Chipwiderstände (CW) eingesetzt werden.

Description

Die Erfindung betrifft ein 3D-Elektronikmodul gemäß dem Oberbegriff des Anspruchs 1.
Aus der DE 10 2005 027 276 B3 ist ein Verfahren zur Herstellung von Elektronikmodulen in 3D-Technologie bekannt. Solche Leiterplattenstapel auch 3D-Packages genannt, bestehen aus übereinander gelöteten meist aus dem Material FR4 bestehenden Leiterplatten. Dabei werden die Lötflächen (Lötpads) auf den jeweiligen Leiterplatten mit Lotpaste bedruckt und anschließend umschmolzen. In einem nächsten Schritt werden die Leiterplatten exakt zueinander justiert und übereinander gelegt und nochmals erhitzt. So kann sich eine stabile Lotverbindung zwischen den beiden Leiterplatten ausbilden. Um ein Zerquetschen der Lötpunkte zu verhindern sind entsprechende Abstandshalter vorgesehen.
Über diese Abstandshalter wird auch der gleichmäßige Abstand zwischen den einzelnen Leiterplatten garantiert. Diese Abstandshalter sind aufwendig und besitzen verschiedene Nachteile insbesondere im Hinblick auf thermische und mechanische Belastungen.
Aus den Druckschriften US2008/0315375 A1 , US2003/0127746 A1 und der DE10110203 A1 sind verschiedene Verfahren zur Herstellung von Elektronikmodulen in 3D-Technologie und derartige Elektronikmodule bekannt.
Aus der DE10111718 A1 ist eine weiteres 3D-Elektronikmodul bekannt, das als elektronisches Schaltungsbauteil ausgebildet ist und mehrere übereinander angeordnete Leiterplatten aufweist. Der Abstand zwischen den Leiterplatten wird durch spezielle Abstandhalter definiert.
Aufgabe der Erfindung ist es ein 3D-Elektronikmodul anzuben, das einfach aufgebaut und einfach herstellbar ist.
Gelöst wird diese Aufgabe durch die in Anspruch 1 angegebenen Merkmale.
Die wesentliche Idee der Erfindung besteht darin, als Abstandshalter Chipwiderstände einzusetzen.
Nachfolgend ist die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
1 zeigt eine Elektronikbaugruppe BG einer Steuereinheit für mobile Arbeitsmaschinen mit einer bestückten Elektronikplatine. Diese Elektronikbaugruppe EB besteht aus einer Hauptplatine HP auf der verschiedene Elektronikteile insbesondere SMD-Bauteile vorgesehen sind. Am oberen Rand der Hauptplatine HP ist ein Steckeranschluss SA mit mehreren Ein-/Ausgängen (I/Os) vorgesehen. Weiterhin befinden sich auf der Hauptplatine HP vier Elektronikmodule EM1, EM2, EM3, EM4, die jeweils aus einem Leiterplattenstapel bestehen. Durch Variation der Elektronikmodule EM kann die Steuereinheit kundenspezifisch in einfacher Weise angepasst werden (z. B. andere I/O-Module, Analogmodule, PT100-Temperatur-Module, Leistungsendstufen usw.). Die Elektronikmodule müssen nur entsprechend der gewünschten Funktionalität bestückt sein.
In 2 ist eines der Elektronikmodul z. B. EM1 in Aufsicht in einem Gurt G vergrößert dargestellt. Zu sehen ist die oberste Leiterplatte LP1 des Leiterplattenstapels, auf der verschiedene Elektronikbauteile insbesondere SMD-Bauteile vorgesehen sind. Die bestückte Leiterplatte LP1 wird nachfolgend auch als Submodul SM1 bezeichnet.
Das Elektronikmodul EM1 weist eine Kantenlänge von 27,5mm x 20mm auf und kann deshalb einfach in einem Gurt oder Tray magaziniert werden.
3a bzw. 3b zeigen eine vergrößerte Seitenansicht eines der Elektronikmodule z. B. EM1, das aus einem Leiterplattenstapel mit unterschiedlich dicken Leiterplatten besteht. In 3a ist die obere Leiterplatte LP1 0,8mm, der darunter liegende Leiterplatte LP3 1,6 mm und die untere Leiterplatte LP2 0,8mm stark.
In 3b sind alle drei Leiterplatten LP1, LP2, LP3 jeweils 1,6mm stark. Sowohl in 3a wie auch in 3b ist ein Teil der Bestückung auf der Oberseite der obersten
Leiterplatte LP1 erkennbar. Die untere Leiterplatte LP2 ist ebenfalls bestückt. Die Bestückung ist jedoch aufgrund der Leiterplatte LP3, die nur als Rahmen und
Verbindungsstück dient, nicht erkennbar. Die bestückte Leiterplatte LP2 wird nachfolgend als Submodul SM2 bezeichnet.
In 4 ist eine Pastenschablone PS (27,5 cm x 20 cm) mit einer Stärke von 150µm in Aufsicht dargestellt. Die Pastenschablone PS weist an den entsprechenden Lötflächen P der Leiterplatten LP jeweils Aperturen auf. Diese Lötflächen werden häufig auch als Lötpads bezeichnet.
In 5a sind Aperturen der Pastenschablone PS vergrößert dargestellt. Der Abstand (Pitch oder Raster) zwischen zwei entsprechenden Lötflächen P beträgt 1,0mm. An jeder Lötfläche P wird sich ein Löt-Depot mit einem Durchmesser von ca. 600µm und einer Höhe von ca. 100µm ausbilden. In 5b ist eine einzelne Apertur nochmals vergrößert dargestellt. Die Löt-Depots stellen sozusagen Quasi-Lotballs dar, wie sie bei Ball Grid Arrays eingesetzt werden.
In einem ersten Verfahrensschritt wird Lotpaste mit Hilfe der Pastenschablone auf einen ersten Leiterplattennutzen mit mehreren Einzelleiterplatten, die für die Submodule 1 vorgesehen sind aufgebracht. Die Lotpaste wird zunächst auf der Unterseite des Leiterplattenutzens aufgebracht. An den Lötpads entstehen somit Lotpasten-Depots mit definierten Volumen.
In einem zweiten Verfahrensschritt wird der Leiterplattennutzen in einem Reflow-Ofen erhitzt, wobei die aufgetragene Lotpaste d. h. die Lotpasten-Depots aufschmelzen. Aufgrund der Oberflächenspannung zwischen Substrat und dem flüssigen Lot entstehen während des Reflowprozess „Lötballs“ mit einem Durchmesser von ca. 600µm und einer Höhe von ca. 100µm. Der Abstand zwischen zwei Lotpunkten, auch Pitch oder Raster genannt, beträgt ca. 1,0mm.
In einem weiteren Verfahrensschritt wird Lotpaste auf der Bestückungsseite des Nutzens ebenfalls mit Hilfe einer Schablone aufgetragen.
Anschließend wird die Bestückungsseite des Leiterplattennutzens mit Elektronikbauteilen bestückt. Nach dem Bestücken des Leiterplattennutzens wird dieser in einem Reflowprozess erneut erhitzt.
In genau derselben Weise wird ein zweiter Leiterplattennutzens, der als 2. Ebene dient und der für die Submodule 2 vorgesehen ist, hergestellt.
Anschließend werden Quasilotballs an einem dritten Leiterplattennutzen, der aus mehreren Leiterplattenrahmen besteht, hergestellt. Die Quasi-Lotballs befinden sich sowohl auf der Ober- als auch auf der Unterseite des dritten Leiterplattennutzens.
In einem weiteren Verfahrensschritt werden die drei Leiterplattennutzens gestapelt und ausgerichtet und in einem weiteren Reflowprozess miteinander verbunden. Durch das Aufschmelzen der Quasi-Lotballs wird eine stoffschlüssige Verbindung und die elektrische Kontaktierung zwischen den einzelnen Leiterplattennutzen erzeugt.
In einem letzten Verfahrensschritt werden die fest miteinander verbundenen Leiterplattennutzens vereinzelt, wobei jeweils die einzelnen Elektronikmodule entstehen.
Diese Elektronikmodule können als SMD-Bauteile auf eine beliebige Basisleiterplatte mit entsprechendem Platzhalter aufgebracht werden.
Durch das oben beschriebene Verfahren können Elektronikmodule hergestellt werden, die anschließend als SMD-Bauteile für eine Haupt- oder Basisleiterplatte verwendet werden können.
Die Elektronikmodule sind äußerst zyklen- und vibrationsfest ausgebildet, so dass sie auch bei Steuereinheiten für mobile Arbeitsmaschinen eingesetzt werden können.
Das Verfahren benötigt keinen zusätzlichen Fertigungsschritt für das „Balling“ der Module.
Die Elektronikmodule werden in einem Leiterplattennutzen hergestellt, was die Ausrichtung erheblich vereinfacht.
Die so hergestellten Elektronikmodule sind zyklen- und vibrationsfest und können wie SMD-Bauteile weiterverarbeitet werden können.
Die Größe der Quasi-Lotballs ist dabei so bemessen, dass keine zusätzlichen Betriebmittel oder Hilfsmittel benötigt werden.
Die Ausführungsbeispiel der Erfindung ist in 6 dargestellt, wobei Chipwiderstände CW als Abstandshalter zwischen einzelnen Leiterplatten ersetzt.
6 oben zeigt ein Elektronikmodul in 3D-Technologie mit einer Hauptplatine HP und einem Submodul SM1. Auf dem Submodul SM1 sind Elektronikbauteile z. B. SMD-Bauteile vorgesehen. Die Verbindung zur Hauptplatine HP erfolgt über Quasi-Lötballs LB und über Chipwiderstände CW, die als Abstandhalter dienen.
6 unten zeigt ein weiteres Elektronikmodul in 3D-Technologie, wobei auf einer Hauptplatine HP ein Elektronikmodul EM bestehend aus einem Stapel von drei Submodulen SM1, SM2 und SM3 auf Leiterplatten LP1, LP2 und LP3 vorgesehen ist.
Die Leiterplatte LP3 dient nur als Rahmen R, wie in 6 unten rechts ganz schematisch angedeutet ist.
Die Chipwiderstände CW haben dabei kein elektrische Funktion, sie dienen lediglich als Abstandshalter. (Beispielhaft sind die Chipwiderstände 0402 genannt, die folgende Abmessungen besitzen 1x 0.5x 0.35 mm)
Dadurch können auch schwere Bauteile z.B. SMD, die zum Zerquetschen von Lotballs LB führen könnten, eingesetzt werden. Im Prinzip sind wie an der Leiterplatte LP3 dargestellt vier Chipwiderstände CW1, CW2, CW3 und CW4 als Abstandhalter ausreichend. Für die Chipwiderstände CW können herkömmliche Bestückungsautomaten eingesetzt werden. Um den Abstand von 200 µm zwischen den einzelnen Leiterplatten mit den 0402 Chipwiderständen zu erzielen, sind entsprechende Sackloch-Bohrungen vorgesehen.

Claims

3D-Elektronikmodul, dadurch gekennzeichnet, dass als Abstandshalter zwischen einzelnen Leiterplatten (LP1), (LP2), (LP3) Chipwiderstände (CW) eingesetzt werden.