DE102011078243B4 - Manufacturing method for an electronic component with a step of embedding a metal layer - Google Patents

Manufacturing method for an electronic component with a step of embedding a metal layer Download PDF

Info

Publication number
DE102011078243B4
DE102011078243B4 DE102011078243.5A DE102011078243A DE102011078243B4 DE 102011078243 B4 DE102011078243 B4 DE 102011078243B4 DE 102011078243 A DE102011078243 A DE 102011078243A DE 102011078243 B4 DE102011078243 B4 DE 102011078243B4
Authority
DE
Germany
Prior art keywords
barrier layer
layer
trench
single barrier
embedding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011078243.5A
Other languages
German (de)
Other versions
DE102011078243A1 (en
Inventor
Takayuki Saito
Shunichi Wakayanagi
Takuya Seino
Akira Matsuo
Koji Yamazaki
Eitaro Morimoto
Yoshuke Shibuya
Yu Sato
Naomu Kitano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of DE102011078243A1 publication Critical patent/DE102011078243A1/en
Application granted granted Critical
Publication of DE102011078243B4 publication Critical patent/DE102011078243B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Herstellungsverfahren für ein elektronisches Bauteil nach einem „gate last“-Verfahren, mit:einem ersten Schritt zum Bilden einer isolierenden Schicht (603) mit hoher Permeabilitätskonstante in einem auf einem zu verarbeitenden Objekt ausgebildeten Graben (601), in dem eine isolierende Unterschicht (602) existiert;einem zweiten Schritt zum Bilden von Metallnitridschichten (701-703, 903) sowie einer Metallschicht (704, 904) zum Steuern einer Betriebsspannung über der isolierenden Schicht (603) mit hoher Permeabilität;einem dritten Schritt zum Ablagern einer einzelnen Barrierenschicht (705, 905), die Titannitrid enthält, bei einer Raumtemperatur über den Metallnitridschichten (701-703, 903) und der Metallschicht (704, 904) zum Steuern der Betriebsspannung durch ein Zerstäubungsverfahren, während ein Cusp-Magnetfeld auf einer Zieloberfläche ausgebildet wird; undeinem vierten Schritt zum Füllen einer Schicht (906) aus einem Metall mit niedrigem Schmelzpunkt unmittelbar auf die einzelne Barrierenschicht (705, 905) unter einer Temperaturbedingung, die ein Fließen der Schicht aus dem Metall mit niedrigem Schmelzpunkt erlaubt.A method of manufacturing an electronic component by a gate last method, comprising:a first step of forming an insulating layer (603) having a high permeability constant in a trench (601) formed on an object to be processed, in which an insulating underlayer (602 ) exists;a second step of forming metal nitride layers (701-703, 903) and a metal layer (704, 904) for controlling an operating voltage over the high permeability insulating layer (603);a third step of depositing a single barrier layer (705 , 905) containing titanium nitride at a room temperature over the metal nitride layers (701-703, 903) and the metal layer (704, 904) for controlling the operating voltage by a sputtering method while forming a cusp magnetic field on a target surface; and a fourth step of filling a low-melting-point metal layer (906) directly on said single barrier layer (705, 905) under a temperature condition allowing said low-melting-point metal layer to flow.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Gebiet der Erfindungfield of invention

Die Erfindung betrifft ein Herstellungsverfahren für ein elektronisches Bauteil, das einen Schritt zur Einbettung einer Metallschicht beinhaltet.The invention relates to a manufacturing method for an electronic component, which includes a step for embedding a metal layer.

Stand der TechnikState of the art

Im Stand der Technik wurden bei integrierten Halbleiterschaltungen sogenannte „gate first“-Verfahren verwendet, was ein Verfahren zur Durchführung einer Ätzverarbeitung nach der Ausbildung einer Gateisolationsschicht und einer Gateelektrode auf einer Waferoberfläche ist. In letzter Zeit wird die Gateisolationsschicht eines MOSFET mit der Elementminiaturisierung dünner, und wenn eine SiO2-Schicht für die Gateisolationsschicht verwendet wird, wird bei einer Schichtdicke von 2 nm oder weniger als dem derzeit erforderlichen Wert ein Tunnelstrom erzeugt, und der Gateleckstrom erhöht sich. Folglich wurde zuletzt untersucht, das Gateisolationsschichtmaterial durch ein Material mit hoher Dielektrizitätskonstante, dessen relative Dielektrizitätskonstante höher als die der SiO2-Schicht ist, zu ersetzten. Durch dieses Verfahren kann eine SiO2-konvertierte Schichtdicke (EOT: Equivalent Oxide Thickness - äquivalente Oxiddicke) dünner ausgebildet werden, selbst wenn die tatsächliche Dicke der Isolationsschicht größer ist. Bei einem aktuellen MOSFET mit einer Gatelänge von 22 nm oder weniger muss jedoch die EOT weiter reduziert werden. Um diesen Anforderungen gerecht zu werden, ist es nötig, die tatsächliche Dicke der isolierenden Schicht unter Verwendung des Materials mit hoher Dielektrizitätskonstante zur Reduktion des Gateleckstroms zu erhöhen. Bei dem „gate first“-Verfahren wird jedoch ein Source-/Drain-Ausbildungsschritt nach der Gate-Ausbildung durchgeführt, und dadurch werden die Gateisolationsschicht und die Gateelektrode erwärmt, wodurch eine Wärmediffusion zwischen der Isolationsschicht und der Metallschicht aufgrund der Erwärmung verursacht wird, und wodurch das Problem einer Beweglichkeitsverschlechterung und einer Verschiebung der Betriebsspannung (Vt) auftreten.In the prior art, semiconductor integrated circuits have used a so-called gate first method, which is a method of performing etching processing after forming a gate insulating film and a gate electrode on a wafer surface. Recently, the gate insulating film of a MOSFET is becoming thinner with the element miniaturization, and when a SiO 2 film is used for the gate insulating film, with a film thickness of 2 nm or less than the currently required value, a tunnel current is generated and the gate leakage current increases. Accordingly, it has recently been studied to replace the gate insulating film material with a high-dielectric-constant material whose relative dielectric constant is higher than that of the SiO 2 film. By this method, a SiO 2 -converted layer thickness (EOT: Equivalent Oxide Thickness) can be made thinner even if the actual thickness of the insulating layer is larger. However, for a current MOSFET with a gate length of 22nm or less, the EOT needs to be further reduced. In order to meet these requirements, it is necessary to increase the actual thickness of the insulating layer using the high-dielectric-constant material to reduce the gate leakage current. However, in the "gate first" method, a source/drain formation step is performed after the gate formation, and thereby the gate insulating film and the gate electrode are heated, causing heat diffusion between the insulating film and the metal film due to the heating, and thereby posing the problem of mobility degradation and operating voltage (Vt) drift.

Zur Lösung dieser Probleme erfolgte daher eine intensive Forschung und Entwicklung bezüglich eines sogenannten „gate last“-Verfahrens, bei dem zunächst Source und Drain ausgebildet werden, und zuletzt die Gateisolationsschicht und die Gateelektrode ausgebildet werden. Da bei diesem Verfahren der Gateteil zuletzt ausgebildet wird, kann die dem Gateteil zugeführte Erwärmungstemperatur niedriger sein, und es ist vielleicht möglich, die Beweglichkeitsverschlechterung und die Verschiebung der Betriebsspannung (Vt) zu unterdrücken, was die Probleme bei dem „gate first“-Verfahren waren. Aspekte des „gate last“-Verfahrens sind die Abscheidung von verschiedenen Metalldünnschichtarten in einer Form mit einer Öffnung von 22 nm oder weniger und einer Tiefe von 22 nm oder mehr (nachfolgend als Graben bezeichnet), und die Steuerung der Schichtdicken des auf der Seitenwand und dem Bodenteil des Grabens jeweils abgeschiedenen Materials auf gewünschte Werte. Da zudem die verschiedenen Metalldünnschichtarten gestapelt sind, ist es außerdem nötig, die Metalldiffusion zwischen den Metalldünnschichten zu unterdrücken.In order to solve these problems, intensive research and development has therefore been carried out on a so-called “gate last” method in which the source and drain are formed first and the gate insulating layer and the gate electrode are formed last. In this method, since the gate portion is formed last, the heating temperature applied to the gate portion can be lower, and it may be possible to suppress the mobility deterioration and the operating voltage (Vt) shift, which have been problems in the gate first method . Aspects of the "gate last" process are the deposition of different types of metal thin films in a mold with an opening of 22 nm or less and a depth of 22 nm or more (hereinafter referred to as trench), and controlling the film thicknesses of the sidewall and material deposited at the bottom portion of the trench to desired values. In addition, since the different kinds of metal thin films are stacked, it is necessary to suppress metal diffusion between the metal thin films.

Bei dem „gate last“-Verfahren beinhaltet das Verfahren zur Ausbildung der verschiedenen Arten von Metalldünnschichtmaterial ein CVD-Verfahren (chemisches Gasphasenabscheidungsverfahren), ein Atomschichtadsorptions-/Abscheideverfahren sowie ein Zerstäubungsverfahren. Das CVD-Verfahren weist Probleme bei der Steuerung der Schichtdicke, bei der Oberflächenhomogenität, sowie bei der Reproduzierbarkeit auf, da bei dem Ausbildungsvorgang eine Inkubationszeit existiert. Das Atomschichtadsorptions-/Abscheideverfahren weist eine ausgezeichnete Steuerbarkeit der Schichtdicke auf, aber wenn eine Dickschicht ausgebildet wird, wird die Wachstumszeit lang, und es treten Probleme mit den Kosten auf, weil ein teures Quellgas verwendet wird. Jedes dieser Verfahren unter Verwendung der chemischen Reaktion eines Quellgases kann eine Schicht nicht nur auf dem Bodenteil sondern auch auf der Seitenwand des Grabens homogen ausbilden, aber andererseits wird die Öffnung des Grabens schmäler, wenn die abgeschiedene Schichtdicke ansteigt. Als Verfahren zur Lösung dieser Probleme wird ein Verfahren zur Ausbildung der verschiedenen Arten von Metalldünnschichtmaterial durch ein Zerstäubungsverfahren vorgeschlagen, dass eine ausgezeichnete Steuerbarkeit der Schichtdicke, der Oberflächenhomogenität, und der Reproduzierbarkeit aufweist.In the gate last method, the method for forming the various types of metal thin film material includes a CVD (Chemical Vapor Deposition) method, an atomic layer adsorption/deposition method, and a sputtering method. The CVD method has problems in controlling layer thickness, surface homogeneity, and reproducibility because there is an incubation period in the formation process. The atomic layer adsorption/deposition method has excellent film thickness controllability, but when a thick film is formed, the growth time becomes long and there are problems of cost because an expensive source gas is used. Any of these methods using the chemical reaction of a source gas can homogeneously form a film not only on the bottom part but also on the side wall of the trench, but on the other hand, the opening of the trench narrows as the deposited film thickness increases. As a method for solving these problems, there is proposed a method of forming the various kinds of metal thin film material by a sputtering method, which is excellent in film thickness controllability, surface homogeneity, and reproducibility.

Die Veröffentlichung der japanischen Patentanmeldung JP 2004 - 506 090 A offenbart ein Gerät, das eine Schicht auch auf der Seitenwand des Grabenteils wie das CVD-Verfahren durch die Durchführung eines Zerstäubungsvorgangs bei einem hohen Druck von 133,322 Pa (1 Torr) oder höher ausbilden kann. Bei diesem Verfahren wird die Richtcharakteristik eines Zerstäubungsions gegen eine Waferoberfläche durch Zerstäubung bei hohem Druck unterdrückt, wodurch die Ausbildung einer Schicht auch auf der Seitenwand des Grabenteils ermöglicht wird. Die japanische Patentdruckschrift JP 3 193 875 B2 offenbart eine Technik und ein Gerät, bei dem eine Al-Keimschicht durch ein Zerstäubungsverfahren zur Beschleunigung der Aluminiumschichtmigration ausgebildet wird, nachdem eine Ti und TiN stapelnde Barrierenunterschicht ausgebildet worden ist, und AI bei hoher Temperatur zur Migration gebracht wurde, um eingebettet zu werden. Dieses Verfahren zeigt, dass es möglich ist, AI in dem Graben einzubetten, während eine AI-Diffusion durch die Ti und TiN stapelnde Barrierenunterschicht unterdrückt wird.The publication of the Japanese patent application JP 2004 - 506 090 A discloses an apparatus which can form a film also on the side wall of the trench part like the CVD method by performing sputtering at a high pressure of 133.322 Pa (1 Torr) or higher. In this method, the directivity of a sputtering ion against a wafer surface is suppressed by high-pressure sputtering, thereby enabling a film to be formed also on the side wall of the trench portion. The Japanese patent document JP 3 193 875 B2 discloses a technique and apparatus in which an Al seed layer is formed by a sputtering method to accelerate aluminum layer migration after a Ti and TiN stacked barrier underlayer has been formed, and Al at high temperature for migration was brought to be embedded. This method shows that it is possible to embed Al in the trench while suppressing Al diffusion through the Ti and TiN stacked barrier underlayer.

Nach vorstehender Beschreibung werden bei den neuesten Schichtausbildungsvorgängen auf einem äußerst feinen Muster verschiedene Metalldünnschichtarten gestapelt, und dadurch die Reduktion eines Grabenöffnungsdurchmessers verursacht. Folglich ist es notwendig, eine Metalldünnschichtausbildungstechnik zu verwenden, welche die Reduktion des Öffnungsdurchmessers soweit wie möglich unterdrücken kann, selbst wenn die verschiedenen Metalldünnschichtarten gestapelt werden. Es ist zudem klar, dass die AI-Einbettung die Charakteristik einer bei dem Gateelektrodenteil verwendeten Metallschicht durch die AI-Diffusion verschlechtert, weswegen eine Barrierenschichtausbildungstechnik für eine äußerst dünne Schicht zur Unterdrückung der AI-Diffusion erforderlich ist.As described above, in recent film forming processes, various kinds of metal thin films are stacked on an extremely fine pattern, thereby causing reduction of a trench opening diameter. Consequently, it is necessary to use a metal thin film forming technique which can suppress the reduction of the opening diameter as much as possible even when the different kinds of metal thin films are stacked. It is also clear that Al embedding deteriorates the characteristic of a metal film used in the gate electrode part by Al diffusion, therefore, a barrier layer formation technique for an extremely thin film for suppressing Al diffusion is required.

Jede der vorstehend beschriebenen Techniken weist jedoch das nachfolgend beschriebene Problem auf.However, each of the techniques described above has the problem described below.

Das Verfahren zur Zerstäubung bei einem hohen Druck von 133,322 Pa (1 Torr) oder höher, das in der Druckschrift JP 2004 - 506 090 A offenbart ist, kann eine Schicht auf der Grabenseitenwand ausbilden, weist jedoch das Problem auf, dass die Grabenöffnung schmäler wird, wenn die Grabenöffnung kleiner als 22 nm ausgebildet ist. Das Verfahren zur AI-Einbettung, das in der japanischen Patentdruckschrift JP 3 193 875 B2 offenbart ist, weist zudem das Problem auf, dass eine Ti und TiN stapelnde dicke Barrierenschicht ausgebildet werden muss, um die AI-Diffusion zu unterdrücken. Da darüber hinaus die AI-Keimschicht zusätzlich auf der Ti und TiN stapelnden Barrierenschicht zur Beschleunigung der AI-Migration ausgebildet ist, gibt es das Problem, dass die Grabenöffnung verschmälert wird.The method of sputtering at a high pressure of 133.322 Pa (1 Torr) or higher described in the reference JP 2004 - 506 090 A can form a layer on the trench sidewall, but has a problem that the trench opening becomes narrower when the trench opening is formed smaller than 22 nm. The method for AI embedding disclosed in Japanese patent publication JP 3 193 875 B2 also has the problem that a thick barrier layer stacking Ti and TiN must be formed in order to suppress Al diffusion. Moreover, since the Al seed layer is additionally formed on the Ti and TiN stacked barrier layer to accelerate Al migration, there is a problem that the trench opening is narrowed.

Einschlägiger Stand der Technik dazu kann beispielsweise in der Druckschrift US 2001 / 0 030 123 A1 aufgefunden werden, welche ein Zerstäubungsverfahren unter Verwendung eines ausgedehnten Plasmagebiets offenbart. Darüber hinaus offenbart die Druckschrift US 5 371 042 A ein Verfahren zum Füllen von Kontakten in Halbleitereinrichtungen, und die Druckschrift JP H06 - 168 891 A offenbart ein Halbleiterherstellsystem. Die Druckschrift US 2009 / 0 179 285 A1 offenbart eine Halbleitereinrichtung mit einem Graben, die Druckschrift US 5 962 923 A offenbart eine Halbleitereinrichtung mit einem Graben und die Druckschrift US 2003 / 0 024 478 A1 offenbart eine Oberflächenbearbeitungsvorrichtung mit einem Reaktor, um Plasma zu erzeugen, in dem ein Cusp magnetisches Feld erzeugt wird.Relevant prior art can be found, for example, in the publication U.S. 2001/0 030 123 A1 be found which discloses a sputtering method using an extended plasma domain. In addition, the reference discloses U.S. 5,371,042 A a method of filling contacts in semiconductor devices, and the reference JP H06 - 168 891 A discloses a semiconductor manufacturing system. The pamphlet U.S. 2009/0 179 285 A1 discloses a semiconductor device with a trench, the reference U.S. 5,962,923A discloses a semiconductor device with a trench and the reference US 2003/0 024 478 A1 discloses a surface treatment apparatus having a reactor to generate plasma in which a cusp magnetic field is generated.

ERFINDUNGSZUSAMMENFASSUNGSUMMARY OF THE INVENTION

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Herstellungsverfahren für ein elektronisches Bauteil mit einem Schritt zur Einbettung einer Metallschicht (beispielsweise aus AI) in einem konkaven Teil (beispielsweise einem Graben) bereitzustellen, wobei das Verfahren die Reduktion der Öffnung des auf einem Substrat ausgebildeten konkaven Teils unterdrücken kann, und zudem eine zur Unterdrückung der Diffusion des einzubettenden Metalls befähigte Barrierenschicht ausbilden kann.It is an object of the present invention to provide a manufacturing method for an electronic component comprising a step of embedding a metal (e.g. Al) layer in a concave part (e.g. a trench), the method reducing the opening of the concave formed on a substrate Can partially suppress, and also capable of suppressing the diffusion of the metal to be embedded barrier layer can form.

Als Ergebnis intensiver Untersuchungen zur Lösung dieses Problems wurde erfindungsgemäß herausgefunden, dass eine äußerst dünne einzelne TiN-Barrierenschicht in einem auf einem Substrat ausgebildeten konkaven Teil (beispielsweise einem Grabenteil) unter Verwendung eines erfindungsgemäßen Abscheidegerätes ausgebildet werden kann, und ferner die AI-Einbettung auf einer einzelnen TiN-Schicht sogar ohne AI-Keimschicht durchgeführt werden kann.As a result of intensive studies to solve this problem, the present invention has found that an extremely thin TiN single barrier layer can be formed in a concave part (e.g., a trench part) formed on a substrate using a deposition apparatus of the present invention, and further Al embedding on a individual TiN layer can be performed even without an Al seed layer.

Die Erfindung stellt ein Herstellungsverfahren für ein elektronisches Bauteil auf eine „gate last“ Verfahren entsprechend den Patentansprüchen bereit.The invention provides a manufacturing method for an electronic component based on a "gate last" method according to the claims.

Ein Herstellungsverfahren für ein elektronisches Bauteil umfasst einen dritten Schritt zur Abscheidung einer einzelnen Barrierenschicht mit TiN in einem konkaven Teil, das auf einem durch ein Zerstäubungsverfahren zu verarbeitenden Objekt ausgebildet ist, während ein Cusp-Magnetfeld auf einer Zieloberfläche ausgebildet wird; und einen vierten Schritt zum Füllen einer Schicht aus einem Metall mit niedrigem Schmelzpunkt unmittelbar auf der einzelnen Barrierenschicht unter Temperaturbedingungen, welche ein Fließen der Schicht aus dem Metall mit niedrigem Schmelzpunkt erlauben.A manufacturing method for an electronic part includes a third step of depositing a single barrier layer including TiN in a concave part formed on an object to be processed by a sputtering method while forming a cusp magnetic field on a target surface; and a fourth step of filling a low-melting-point metal layer immediately on the single barrier layer under temperature conditions allowing the low-melting-point metal layer to flow.

Bei einer derartigen Konfiguration ist es möglich, AI ohne Verringerung eines Öffnungsdurchmessers oder unter Unterdrückung der Verringerung des Öffnungsdurchmessers selbst bei einem feinen Graben mit einem Öffnungsdurchmesser von 22 nm oder weniger einzubetten.With such a configuration, it is possible to embed Al without reducing an opening diameter or suppressing reduction in opening diameter even in a fine trench having an opening diameter of 22 nm or less.

Ein Herstellungsgerät umfasst für ein elektronisches Bauteil eine Zerstäubungseinrichtung mit einer Zielelektrode, die mit einer Hochfrequenzenergieversorgungsquelle verbunden ist, und zur Anbringung eines Ziels befähigt ist, sowie eine Magneteinheit, die zur Ausbildung eines Cusp-Magnetfeldes auf einer Oberfläche des Ziels eingerichtet ist, wenn das Ziel auf der Zielelektrode angebracht ist; sowie eine Steuereinheit zur Steuerung der Zerstäubungseinrichtung, wobei, wenn ein Ti oder TiN enthaltendes Ziel auf der Zielelektrode angeordnet ist, und eine Barrierenschicht in einem auf einem zu verarbeitenden Objekt ausgebildeten konkaven Teil ausgebildet ist, die Steuereinheit zum Steuern der Zerstäubungseinrichtung so eingerichtet ist, dass eine TiN enthaltende einzelne Barrierenschicht in dem konkaven Teil ausgebildet wird.An electronic component manufacturing apparatus includes a sputtering device having a target electrode connected to a high-frequency power supply source and capable of attaching a target, and a magnet unit configured to form a cusp magnetic field on a surface of the target when the target attached to the target electrode; such as a control unit for controlling the sputtering device, wherein when a target containing Ti or TiN is placed on the target electrode and a barrier layer is formed in a concave part formed on an object to be processed, the control unit for controlling the sputtering device is arranged so that a TiN-containing single barrier layer is formed in the concave part.

Ein Herstellungsgerät für ein elektronisches Bauteil umfasst ein erstes Zerstäubungsgerät, das aufweist: eine erste Zerstäubungseinrichtung mit einer ersten Zielelektrode, die mit einer ersten Hochfrequenzenergieversorgungsquelle verbunden ist, und die zur Anbringung eines Ziels befähigt ist, sowie eine ersten Magneteinheit, die zur Ausbildung eines Cusp-Magnetfeldes auf einer Oberfläche des Ziels eingerichtet ist, wenn das Ziel auf der ersten Zielelektrode angebracht ist; und eine zweiten Steuereinheit, die zum Steuern der ersten Zerstäubungseinrichtung so eingerichtet ist, dass eine TiN enthaltende einzelne Barrierenschicht in einem konkaven Teil ausgebildet ist, wenn ein Ti oder TiN enthaltendes Ziel auf der ersten Zielelektrode angeordnet ist, und eine Barrierenschicht in dem auf einem zu verarbeitenden Objekt ausgebildeten konkaven Teil ausgebildet ist; und ein zweites Zerstäubungsgerät mit: einer zweiten Zerstäubungseinrichtung mit einer zweiten Zielelektrode, die mit einer zweiten Hochfrequenzenergieversorgungsquelle verbunden ist, und die zur Anbringung eines Ziels befähigt ist, sowie einer zweiten Magneteinheit, die zur Ausbildung eines Cusp-Magnetfeldes auf einer Oberfläche des Ziels eingerichtet ist, wenn das Ziel auf der zweiten Zielelektrode angebracht ist; und eine zweiten Steuereinheit, die zur Steuerung der zweiten Zerstäubungseinrichtung eingerichtet ist, so dass eine Schicht aus einem Metall mit niedrigem Schmelzpunkt unmittelbar auf der einzelnen Barrierenschicht ausgebildet wird, und das Metall mit niedrigem Schmelzpunkt in dem konkaven Teil unter Temperaturbedingungen eingebettet wird, welche erlauben, dass die Schicht aus dem Metall mit niedrigem Schmelzpunkt fließt, wenn ein das Metall mit niedrigem Schmelzpunkt enthaltendes Ziel auf der zweiten Zielelektrode angeordnet ist, und das Metall mit niedrigem Schmelzpunkt in dem konkaven Teil eingebettet wird, wo die einzelne Barrierenschicht ausgebildet ist.An electronic component manufacturing apparatus includes a first sputtering apparatus including: a first sputtering device having a first target electrode connected to a first high-frequency power supply source and capable of attaching a target, and a first magnet unit capable of forming a cusp magnetic field is established on a surface of the target when the target is mounted on the first target electrode; and a second control unit configured to control the first sputtering device so that a TiN-containing single barrier layer is formed in a concave part when a Ti or TiN-containing target is placed on the first target electrode, and a barrier layer in the one toward processed object formed concave part; and a second sputtering apparatus comprising: a second sputtering device having a second target electrode connected to a second high-frequency power supply source and capable of attaching a target, and a second magnet unit configured to form a cusp magnetic field on a surface of the target , when the target is mounted on the second target electrode; and a second control unit configured to control the second sputtering means so that a low-melting-point metal layer is formed directly on the single barrier layer, and the low-melting-point metal is embedded in the concave part under temperature conditions that allow that the low-melting-point metal layer flows when a target containing the low-melting-point metal is placed on the second target electrode, and the low-melting-point metal is embedded in the concave part where the single barrier layer is formed.

Ein elektronisches Bauteil umfasst ein Element, das ein konkaves Teil beinhaltet; eine Elektrodenschicht, die innerhalb des konkaven Teils ausgebildet ist; eine Schicht aus einem Metall mit niedrigem Schmelzpunkt, die innerhalb des konkaven Teils eingebettet ist; und eine Barrierenschicht, die zwischen der Schicht aus dem Metall mit niedrigem Schmelzpunkt und der Elektrodenschicht ausgebildet ist, und TiN beinhaltet, wobei die Barrierenschicht eine (220)-Orientierung aufweist.An electronic component includes an element including a concave part; an electrode layer formed inside the concave part; a low melting point metal layer embedded within the concave portion; and a barrier layer formed between the low melting point metal layer and the electrode layer and including TiN, the barrier layer having a (220) orientation.

Durch Ausbildung einer extrem dünnen einzelnen TiN-Barrierenschicht innerhalb eines konkaven Teils (beispielsweise eines Grabens), der auf dem Substrat ausgebildet ist, und durch Einbetten eines Metalls mit niedrigem Schmelzpunkt (beispielsweise AI) auf der einzelnen TiN-Barrierenschicht ist es erfindungsgemäß möglich, das Metall mit niedrigem Schmelzpunkt (beispielsweise AI) ohne Verringerung des Öffnungsdurchmessers, oder unter Unterdrücken der Verringerung des Öffnungsdurchmessers selbst bei einem feinen konkaven Teil mit einem Öffnungsdurchmesser von beispielsweise 22 nm oder weniger einzubetten, während die einzelne TiN-Barrierenschicht bevorzugte Barriereneigenschaften zum Unterdrücken der Diffusion des Metalls mit niedrigem Schmelzpunkt in eine Unterschicht aufweist. Auch wenn das erfindungsgemäße Herstellungsverfahren für ein elektronisches Bauteil mit dem Schritt zur Einbettung einer Metallschicht auf ein Herstellungsverfahren mit einem Leiterbahnausbildungsschritt angewandt wird, ist es folglich möglich, AI einzubetten, ohne einen Öffnungsdurchmesser zu reduzieren, oder indem die Reduktion des Öffnungsdurchmessers ein einem feinen konkaven Teil mit einem Öffnungsdurchmesser von 22 nm oder weniger unterdrückt wird.According to the present invention, by forming an extremely thin TiN single barrier layer within a concave part (e.g., a trench) formed on the substrate and embedding a low-melting-point metal (e.g., Al) on the TiN single barrier layer Embedding low-melting-point metal (e.g., Al) without reducing the aperture diameter, or suppressing the reduction in the aperture diameter even in a fine concave part with an aperture diameter of, for example, 22 nm or less, while the single TiN barrier layer has preferred barrier properties for suppressing the diffusion of the metal with a low melting point in an underlayer. Consequently, even when the electronic component manufacturing method of the present invention including the step of embedding a metal layer is applied to a manufacturing method including a wiring formation step, it is possible to embed Al without reducing an opening diameter or by reducing the opening diameter in a fine concave part with an aperture diameter of 22 nm or less is suppressed.

Figurenlistecharacter list

  • 1 zeigt eine schematische Ansicht eines Verarbeitungsgeräts zur Verwendung gemäß einem Ausführungsbeispiel der Erfindung. 1 Figure 12 shows a schematic view of a processing apparatus for use in accordance with an embodiment of the invention.
  • 2 zeigt eine Anordnung eines innerhalb eines Verarbeitungsgerätes angebrachten Magnets zur Verwendung gemäß einem Ausführungsbeispiel der Erfindung. 2 Figure 12 shows an arrangement of a magnet mounted within a processing device for use in accordance with an embodiment of the invention.
  • 3A zeigt eine beschreibende Ansicht eines Niederdruckzerstäubungsteilchentransfervorgangs sowie einer Form einer in einem Graben abgeschiedenen zerstäubten Schicht zur Verwendung gemäß einem Ausführungsbeispiel der Erfindung. 3A 12 is a descriptive view of a low pressure sputtered particle transfer process and a form of a sputtered layer deposited in a trench for use in accordance with an embodiment of the invention.
  • 3B zeigt eine beschreibende Ansicht eines Hochdruckzerstäubungsteilchentransfervorgangs sowie einer Form einer in einem Graben abgeschiedenen zerstäubten Schicht. 3B Fig. 12 is a descriptive view of a high-pressure sputtering particle transfer process and a shape of a sputtered layer deposited in a trench.
  • 4 zeigt eine schematische Ansicht von einer Grabengrößenabhängigkeit bei einem „gate last“-Verfahren, wenn ein bekanntes CVD-Verfahren für die Ausbildungstechnik verwendet wird. 4 FIG. 12 is a schematic view of a trench size dependency in a gate last method when a known CVD method is used for the formation technique.
  • 5 zeigt eine schematische Ansicht einer Grabengrößenabhängigkeit bei einem „gate last“-Verfahren, wenn ein PCM-Zerstäubungsverfahren gemäß einem Ausführungsbeispiel der Erfindung als Ausbildungstechnik verwendet wird. 5 shows a schematic view of a trench size dependency in a "gate last" method when a PCM sputtering method according to an embodiment of the invention is used as a training technique.
  • 6 zeigt eine Ansicht von einer Konfiguration eines Halbleiterherstellungsgeräts zur Verwendung gemäß einem Ausführungsbeispiel der Erfindung. 6 12 is a view showing a configuration of a semiconductor manufacturing apparatus for use according to an embodiment of the invention.
  • 7A ein Flussdiagramm eines bekannten Ablaufs zur Einbettung von AI in einen Graben. 7A Figure 12 is a flow chart of a known process for embedding AI in a trench.
  • 7B zeigt ein Flussdiagramm von einem Ablauf zur Einbettung von AI in einen Graben gemäß einem Beispiel, das zum Verstehen der Erfindung nützlich ist. 7B Fig. 12 shows a flow chart of a procedure for embedding AI in a trench according to an example useful for understanding the invention.
  • Die 8A und 8B zeigen Ansichten einer Einzelunterschichtmaterialabhängigkeit von einer AI-Einbettungscharakteristik bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung.the 8A and 8B 12 are views showing a single sub-layer material dependency of an Al embedding characteristic in a manufacturing method according to an embodiment of the invention.
  • Die 9A bis 9C zeigen Ansichten zur Darstellung des Einflusses auf die AI-Einbettungscharakteristik beim Aussetzen an der Atmosphäre bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung.the 9A until 9C 12 are views showing the influence of exposure to the atmosphere on the Al embedding characteristic in a manufacturing method according to an embodiment of the invention.
  • Die 10A bis 10E zeigen Ansichten zur Darstellung der Verarbeitungsgerätabhängigkeit der AI-Einbettungscharakteristik bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung.the 10A until 10E 12 are views showing the processing device dependency of the AI embedding characteristic in a manufacturing method according to an embodiment of the invention.
  • 11 zeigt eine Ansicht der Verarbeitungsgerätabhängigkeit eines AFM-Messergebnisses für eine TiN-Einzelbarrierenschicht bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung. 11 FIG. 12 is a processing device dependency view of an AFM measurement result for a TiN single barrier layer in a manufacturing method according to an embodiment of the invention.
  • 12A zeigt eine Ansicht zur Darstellung der Verarbeitungsgerätabhängigkeit eines XRD-Messergebnisses für eine TiN-Einzelbarrierenschicht bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung. 12A 12 is a view showing processing device dependency of an XRD measurement result for a TiN single barrier layer in a manufacturing method according to an embodiment of the invention.
  • 12B zeigt eine Ansicht zur Darstellung eines Spitzenwertintensitätsverhältnisses der C(220)-Orientierung, normalisiert um die Spitzenwertintensität der C(111)-Orientierung, für jede Bedingung gemäß dem Ergebnis nach 12A. 12B FIG. 12 is a view showing a peak intensity ratio of the C(220) orientation normalized by the peak intensity of the C(111) orientation for each condition according to the result 12A .
  • 13 zeigt eine Ansicht zur Darstellung der Verarbeitungsgerätabhängigkeit eines spezifischen Widerstands bei einer TiN-Einzelbarrierenschicht bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung. 13 12 is a view showing processing tool dependency of a resistivity in a TiN single barrier layer in a manufacturing method according to an embodiment of the invention.
  • 14A zeigt eine Ansicht zur Darstellung der Druckabhängigkeit einer abgeschiedenen Menge einer TiN-Einzelbarrierenschicht auf dem Bodenteil eines Grabens bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung. 14A 12 is a view showing pressure dependency of a deposited amount of a TiN single barrier layer on the bottom part of a trench in a manufacturing method according to an embodiment of the invention.
  • 14B zeigt eine Ansicht zur Darstellung der Druckabhängigkeit einer abgeschiedenen Menge einer TiN-Einzelbarrierenschicht auf dem Seitenwandteil eines Grabens bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung. 14B 12 is a view showing pressure dependency of a deposited amount of a TiN single barrier layer on the sidewall part of a trench in a manufacturing method according to an embodiment of the invention.
  • Die 15A und 15B zeigen schematische Ansichten zur Darstellung der AI-Einbettungscharakteristik eines Verarbeitungsgerätes, das bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der Erfindung verwendet wird.the 15A and 15B 12 are schematic views showing the AI embedding characteristic of a processing apparatus used in a manufacturing method according to an embodiment of the invention.
  • 16 zeigt ein Diagramm zur Darstellung der Schritte von einem Halbleitervorrichtungsherstellungsverfahren bei dem erfindungsgemäßen Beispiel 2. 16 Fig. 14 is a diagram showing the steps of a semiconductor device manufacturing process in Example 2 of the present invention.
  • 17 zeigt eine Ansicht zur Darstellung eines Untersuchungsergebnisses über eine effektive Austrittsarbeit bei einem durch das Herstellungsverfahren nach 16 hergestellten P-MOSFET. 17 FIG. 12 is a view showing a result of investigation of an effective work function in a through manufacturing method 16 manufactured P-MOSFET.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION

Nachstehend ist ein Ausführungsbeispiel der Erfindung unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben.An embodiment of the invention is described in more detail with reference to the accompanying drawings.

Als Folge intensiver Untersuchungen zur Lösung der vorstehend beschriebenen Probleme wurde erfindungsgemäß ein Herstellungsverfahren für ein elektronisches Bauteil herausgefunden, mit einem Schritt zum Einbetten von AI in einen Grabenteil unter Verwendung einer Barrierenschicht, welche die Reduktion einer Grabenöffnung sowie eine AI-Diffusion unterdrücken kann, indem eine extrem dünne TiN-Einzelbarrierenschicht ausgebildet und AI auf der TiN-Einzelbarrierenschicht eingebettet wird.As a result of intensive investigations to solve the above-described problems, according to the present invention, a manufacturing method for an electronic device has been found, comprising a step of embedding Al in a trench part using a barrier layer which can suppress reduction of a trench opening and Al diffusion by using a extremely thin TiN single barrier layer is formed and Al is embedded on the TiN single barrier layer.

1 zeigt einen Umriss eines Geräts zur Verwendung bei einem Ausführungsbeispiel der Erfindung, dass bei einem dritten Schritt zur Ausbildung einer TiN-Schicht als eine Barrierenschicht innerhalb eines auf einem Substrat ausgebildeten konkaven Teils (beispielsweise eines Grabens) sowie bei einem vierten Schritt zur Ausbildung einer AI-Schicht als eine Metallschicht mit niedrigen Schmelzpunkt auf der innerhalb des konkaven Teils ausgebildeten TiN-Schicht zur Einbettung von AI in das konkave Teil verwendet wird. 1 Fig. 14 shows an outline of an apparatus for use in an embodiment of the invention, which comprises a third step of forming a TiN layer as a barrier layer inside a concave part (such as a trench) formed on a substrate and a fourth step of forming an Al Layer is used as a metal layer with a low melting point on the TiN layer formed inside the concave part for embedding Al in the concave part.

Ein Halbleiterherstellungsgerät 100 zur Verwendung gemäß einem Ausführungsbeispiel der Erfindung beinhaltet eine Kammer 201 mit einer oberen Elektrode 401 und einer unteren Elektrode 301, wie es in 1 gezeigt ist. Die Kammer 201 wirkt als Vakuumverarbeitungsbehälter und umfasst eine Vakuumausstoßpumpe 410 in Verbindung mit einem Auslassport 205 zum Evakuieren des Inneren der Kammer 201 in Verbindung mit einem automatischen Drucksteuerungsmechanismus (APC) 431. Die obere Elektrode 401 ist mit einer Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode sowie einer Gleichstromenergieversorgungsquelle 103 über eine Abgleichbox 101 verbunden. Ferner ist die untere Elektrode 301 mit einer Hochfrequenzenergieversorgungsquelle 305 für die untere Elektrode über eine Abgleichbox 304 verbunden.A semiconductor manufacturing apparatus 100 for use in accordance with an embodiment of the invention includes a chamber 201 having a top electrode 401 and a bottom electrode 301 as shown in FIG 1 is shown. The chamber 201 acts as a vacuum processing vessel and includes a vacuum exhaust pump 410 in connection with an exhaust port 205 for evacuating the interior of the chamber 201 in connection with an automatic pressure control mechanism (APC) 431. The upper electrode 401 is connected to a high-frequency power supply source 102 for the upper electrode and a DC power supply source 103 via a matching box 101 is connected. Further, the lower electrode 301 is connected to a high-frequency power supply source 305 for the lower electrode via a matching box 304 .

Die Kammer 201 weist eine annähernd zylindrische Form auf, und beinhaltet eine obere Wand (Deckenwand) 202 mit einer annähernd kreisscheibenförmigen Form, einer Seitenwand 203 mit einer annähernd zylindrischen Form, sowie eine Bodenwand 204 mit einer annähernd kreisscheibenförmigen Form. Ein Druckindikator 430 (beispielsweise ein Diaphragmadruckmesser) ist um die Seitenwand 203 innerhalb der Kammer 201 zur Druckmessung bereitgestellt. Der Druckindikator 430 ist mit dem automatischen Drucksteuerungsmechanismus 431 elektrisch verbunden, der zur automatischen Steuerung des Drucks innerhalb der Kammer 201 gemäß einem durch den Druckindikator 430 gemessenen Druckwert konfiguriert ist.The chamber 201 has an approximately cylindrical shape, and includes a top wall (ceiling wall) 202 having an approximately circular shape, a side wall 203 having an approximately cylindrical shape, and a bottom wall 204 having an approximately circular shape. A pressure indicator 430 (such as a diaphragm pressure gauge) is provided around the side wall 203 within the chamber 201 for pressure measurement. The pressure indicator 430 is electrically connected to the automatic pressure control mechanism 431 configured to automatically control the pressure within the chamber 201 according to a pressure value measured by the pressure indicator 430 .

Die obere Elektrode 401 weist die obere Wand 202, einen Magnetmechanismus 405, eine Zielelektrode (erste Elektrode) 402, einen Isolator 404 und eine Abschirmung 403 auf. Der Magnetmechanismus 405 ist unter der oberen Wand 202 bereitgestellt, und die Zielelektrode 402 ist unter dem Magnetmechanismus 405 bereitgestellt. Der Isolator 404 isoliert die Zielelektrode 402 von der Seitenwand der Kammer 202, und hält außerdem die Zielelektrode 402 innerhalb der Kammer 201. Darüber hinaus ist die Abschirmung 403 unter dem Isolator 404 bereitgestellt. Dabei ist die Zielelektrode 402 mit der Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode und der Gleichstromenergieversorgungsquelle 103 über die Abgleichbox 101 verbunden. Die Hauptteile der Zielelektrode 402 sind aus nichtmagnetischem Material wie etwa AI, SUS, und Cu ausgebildet. Ein (in der Zeichnung nicht gezeigtes) Materialzielelement, das zur Ausbildung einer Schicht auf einem Substrat 305 nötig ist, kann auf der Seite der Zielelektrode 402 mit reduziertem Druck (der Substratseite) angeordnet sein. Ferner ist eine Röhrenanordnung in der oberen Elektrode 401 und der Zielelektrode 402 ausgebildet, und die obere Elektrode 401 und die Zielelektrode 402 können durch in dieser Röhrenanordnung fließendes Kühlwasser gekühlt werden.The top electrode 401 has the top wall 202 , a magnet mechanism 405 , a target electrode (first electrode) 402 , an insulator 404 and a shield 403 . The magnet mechanism 405 is provided under the top wall 202 and the target electrode 402 is provided under the magnet mechanism 405 . The insulator 404 insulates the target electrode 402 from the side wall of the chamber 202, and also keeps the target electrode 402 within the chamber 201. In addition, the shield 403 under the insulator 404 is provided. At this time, the target electrode 402 is connected to the high-frequency power supply source 102 for the upper electrode and the DC power supply source 103 via the matching box 101 . The main parts of the target electrode 402 are formed of non-magnetic material such as Al, SUS, and Cu. A material target member (not shown in the drawing) necessary for forming a film on a substrate 305 may be disposed on the reduced pressure target electrode 402 side (the substrate side). Further, a tube assembly is formed in the upper electrode 401 and the target electrode 402, and the upper electrode 401 and the target electrode 402 can be cooled by cooling water flowing in this tube assembly.

Der Magnetmechanismus 405 weist eine Magnetstützplatte 407, durch die Magnetstützplatte 407 gestützte mehrere Magnetstücke 406, sowie einen auf der äußersten Randbereichseite der vielen Magnetstücke 406 bereitgestellten Magnetfeldeinstellungsmagnetkörper 408 auf. Dabei ist der Magnetmechanismus 405 mit einer Zentralachse des Materialziels als Drehachse mittels eines in der Zeichnung nicht gezeigten Drehmechanismus drehbar eingerichtet. Die vielen Magnetteile 406 sind zueinander benachbart über der Zielelektrode 402 angeordnet, so dass sie parallel zu der Oberfläche der Zielelektrode 402 angeordnet sind. Die benachbarten Magnetteile 406 bilden ein geschlossenes Punkt-Cusp-Magnetfeld 411 für den Einschluss von Plasma aus. Der Magnetfeldeinstellungsmagnetkörper 408 erstreckt sich so, dass er teilweise das auf der äußeren Randbereichsseite angeordnete Magnetteil 406 auf der Seite der Zielelektrode 402 überlappt. Durch eine derartige Konfiguration ist es möglich, die Magnetfeldstärke in einer Lücke zwischen der Zielelektrode 402 und der Abschirmung 403 zu unterdrücken (zu steuern).The magnet mechanism 405 has a magnet support plate 407, a plurality of magnet pieces 406 supported by the magnet support plate 407, and a magnetic field adjustment magnetic body 408 provided on the outermost periphery side of the plurality of magnet pieces 406. Here, the magnet mechanism 405 is configured to be rotatable with a central axis of the material target as the axis of rotation by means of a rotating mechanism not shown in the drawing. The plural magnet pieces 406 are disposed adjacent to each other over the target electrode 402 so as to be parallel to the surface of the target electrode 402 . The adjacent magnet parts 406 form a closed point cusp magnetic field 411 for the confinement of plasma. The magnetic field adjustment magnetic body 408 extends so as to partially overlap the magnetic part 406 disposed on the outer periphery side on the target electrode 402 side. With such a configuration, it is possible to suppress (control) the magnetic field intensity in a gap between the target electrode 402 and the shield 403 .

Die untere Elektrode 301 umfasst einen Objekttischhalter 302, einen Kühl-/Heiz-Mechanismus 412, eine Bodenwand 204 und einen zweiten Elektrodenisolator 303. Der Objekttischhalter 302 ist eine Einheit zum Anbringen des Substrates 306, und ist mit dem Kühl-/Heiz-Mechanismus 412 darin versehen. Die Temperatur des Substrates (Substrattemperatur) kann auf eine vorbestimmte Temperatur mittels des Kühl-/Heizmechanismus 412 gesteuert werden. Der zweite Elektrodenisolator 303 ist eine Einheit zum Stützen des Objekttischhalters 302 und der Bodenwand 204 der Kammer 201, während sie voneinander isoliert werden. Ferner ist der Objekttischhalter 302 mit der Hochfrequenzenergieversorgungsquelle 305 für die untere Elektrode über die Abgleichbox 304 verbunden. Dabei ist der Objekttischhalter 302 mit einer elektrostatischen Adsorptionseinheit mit einer Einzelpolelektrode versehen, die in der Zeichnung nicht gezeigt ist, diese Einzelpolelektrode ist mit der (in der Zeichnung nicht gezeigten) Gleichstromenergieversorgungsquelle verbunden. Zudem ist der Objekttischhalter 302, was in der Zeichnung nicht gezeigt ist, mit mehreren Gasausstoßöffnungen (beispielsweise für Inertgas wie etwa Ar) für die Zufuhr von Gas an die Rückseite des Substrates 306 zum Steuern der Temperatur des Substrates 306 sowie einer Substrattemperaturmesseinheit zum Messen der Substrattemperatur versehen.The lower electrode 301 comprises a stage holder 302, a cooling/heating mechanism 412, a bottom wall 204 and a second electrode insulator 303. The stage holder 302 is a unit for attaching the substrate 306, and is connected to the cooling/heating mechanism 412 provided in it. The temperature of the substrate (substrate temperature) can be controlled to a predetermined temperature by the cooling/heating mechanism 412 . The second electrode insulator 303 is a unit for supporting the stage holder 302 and the bottom wall 204 of the chamber 201 while insulating them from each other. Further, the stage holder 302 is connected to the high-frequency power supply source 305 for the lower electrode via the matching box 304 . Here, the stage holder 302 is provided with an electrostatic adsorption unit having a single-pole electrode not shown in the drawing, this single-pole electrode is connected to the DC power source (not shown in the drawing). In addition, the stage holder 302, which is not shown in the drawing, is provided with a plurality of gas discharge ports (e.g. for inert gas such as Ar) for supplying gas to the back of the substrate 306 for controlling the temperature of the substrate 306 and a substrate temperature measuring unit for measuring the substrate temperature Mistake.

Innerhalb der Kammer 201 sind mehrere Gaseinlassports 409 für die Zufuhr von Prozessgas wie etwa Ar in die Kammer 201 versehen.A plurality of gas inlet ports 409 for supplying process gas such as Ar into the chamber 201 are provided within the chamber 201 .

Unter Bezugnahme auf 2 ist die Form des Magnetmechanismus 405 nachstehend näher beschrieben. 2 zeigt eine Draufsicht des Magnetmechanismus 405 von der Seite der Zielelektrode 402 aus gesehen. Gemäß 2 sind der ringförmige Magnetfeldeinstellungsmagnetkörper 408 und das in dem inneren Randbereich des Magnetfeldeinstellungsmagnetkörper 408 angeordnete Magnetteil 406 an dem kreisscheibenartigen Magnetstützkörper 407 bereitgestellt und durch dieses gestützt. Dabei bezeichnet in 2 das Bezugszeichen 403a den inneren Durchmesser der Abschirmung 403, und die vielen kleinen Kreise zeigen die äußeren Formen der jeweiligen Magnetteile 406 an. Ferner weist jedes der Magnetteile 406 dieselbe Form und dieselbe Magnetflussdichte auf. Darüber hinaus geben die Zeichen N und S magnetische Pole des jeweiligen Magnetstücks 406 von der Seite der Zielelektrode 402 aus gesehen an.With reference to 2 the shape of the magnet mechanism 405 is described in more detail below. 2 12 shows a plan view of the magnet mechanism 405 viewed from the target electrode 402 side. According to 2 For example, the ring-shaped magnetic field adjustment magnetic body 408 and the magnet part 406 arranged in the inner periphery of the magnetic field adjustment magnetic body 408 are provided on and supported by the disc-like magnet supporting body 407 . Thereby marked in 2 reference numeral 403a, the inner diameter of the shield 403, and the many small circles indicate the outer shapes of the respective magnet parts 406. Furthermore, each of the magnet parts 406 has the same shape and the same magnetic flux density. In addition, the marks N and S indicate magnetic poles of each magnet piece 406 viewed from the target electrode 402 side.

Die Magnetteile 406 sind in einem Gittermuster (in der X-Richtung und der Y-Richtung) mit annähernd demselben Abstand (in einem Bereich von 5 bis 100 mm) voneinander angeordnet. Jedes der vielen Magnetteile 406 ist an einem Gitterpunkt eines polygonalen Gitters auf diese Weise angeordnet. Die benachbarten Magnetteile 406 weisen zueinander entgegengesetzte Polaritäten auf. Im Übrigen sind in einem Rechteck, das beliebige vier entlang der X-Richtung und der Y-Richtung angeordnete Magnetteile 406 beinhaltet, die Polaritäten der einander in diagonaler Richtung benachbarten Magnetteile 406 die gleichen. Genauer bilden beliebige benachbarte vier Magnetteile 406 ein Punkt-Cusp-Magnetfeld (nachstehend PCM genannt) 411 auf der Zieloberfläche aus. Das Halbleiterherstellungsgerät 100 kann das PCM auf diese Weise ausbilden, und wird daher gelegentlich PCM-Zerstäubungsgerät oder PCM-Verarbeitungsgerät genannt.The magnet parts 406 are arranged in a lattice pattern (in the X-direction and the Y-direction) at approximately the same distance (in a range of 5 to 100 mm) from each other. Each of the plural magnetic pieces 406 is arranged at a lattice point of a polygonal lattice in this manner. The adjacent magnetic parts 406 have opposite polarities to each other. Incidentally, in a rectangle including any four magnetic pieces 406 arranged along the X-direction and the Y-direction, the polarities of the magnetic pieces 406 adjacent to each other in the diagonal direction are the same. More specifically, any adjacent four magnet pieces 406 form a point cusp magnetic field (hereinafter referred to as PCM) 411 on the target surface. The semiconductor manufacturing apparatus 100 can form the PCM in this way, and hence is sometimes called a PCM sputtering apparatus or a PCM processing apparatus.

Die Höhe des Magnetteils 406 ist typischerweise größer als 2 mm, und dessen Querschnitt ist rechteckig oder kreisförmig. Der Durchmesser, die Höhe und das Material des Magnetteils 406 können in Abhängigkeit von der Prozessanwendung optional eingestellt werden. Wenn der oberen Elektrode 401 des Halbleiterherstellungsgerätes 100 eine Hochfrequenzenergie zugeführt wird, wird mittels eines Mechanismus vom Kapazitätskopplungstyp Plasma erzeugt. Dieses Plasma unterliegt der Wirkung des geschlossenen Punkt-Cusp-Magnetfelds 411.The height of the magnetic part 406 is typically greater than 2mm and its cross-section is rectangular or circular. The diameter, height and material of the magnet part 406 can be optionally adjusted depending on the process application. When high frequency power is supplied to the upper electrode 401 of the semiconductor manufacturing apparatus 100, plasma is generated by a capacitance coupling type mechanism. This plasma is subject to the action of the closed point cusp magnetic field 411.

Der Magnetfeldeinstellungsmagnetkörper 408 erstreckt sich so, dass er das auf der äußersten Randseite auf der Seite der Zielelektrode 402 angeordnete Magnetteil 406 teilweise überlappt. Dadurch kann die Magnetfeldstärke in der Lücke zwischen der Zielelektrode 402 und der Abschirmung 403 unterdrückt (gesteuert) werden. Der Magnetfeldeinstellungsmagnetkörper 408 kann aus einem Material ausgebildet sein, das die Magnetfeldstärke zwischen der Zielelektrode 402 und der Abschirmung 403 steuern kann, und ist vorzugsweise aus einem Material mit hoher Permeabilitätskonstante wie etwa beispielsweise SUS430 ausgebildet. Der Magnetmechanismus 405 kann das Magnetfeld durch die Einstellung eines Bereichs einstellen, wo das Magnetstück 406 und der Magnetfeldeinstellungsmagnetkörper 408 einander überlappen. Dies bedeutet, dass wenn der Bereich, wo sich das Magnetstück 406 und der Magnetfeldeinstellungsmagnetkörper 408 einander überlappen, eingestellt wird, die Versorgung mit einem zum Zerstäuben der Zielelektrode 402 über den äußersten Randbereich der Zielelektrode 402 erforderlichen Magnetfeld sowie die Einstellung der Magnetfeldstärke in der Lücke zwischen der Zielelektrode 402 und der Abschirmung 403 möglich ist.The magnetic field adjustment magnetic body 408 extends so as to partially overlap the magnetic part 406 arranged on the outermost peripheral side on the target electrode 402 side. Thereby, the magnetic field strength in the gap between the target electrode 402 and the shield 403 can be suppressed (controlled). The magnetic field adjustment magnetic body 408 may be formed of a material that can control the magnetic field strength between the target electrode 402 and the shield 403, and is preferably formed of a material having a high permeability constant such as SUS430, for example. The magnet mechanism 405 can adjust the magnetic field by adjusting an area where the magnet piece 406 and the magnetic field adjustment magnetic body 408 overlap each other. This means that when the area where the magnet piece 406 and the magnetic field adjustment magnetic body 408 overlap each other is adjusted, the supply of a magnetic field necessary for sputtering the target electrode 402 over the outermost edge portion of the target electrode 402 and the adjustment of the magnetic field strength in the gap between of the target electrode 402 and the shield 403 is possible.

Unter erneuter Bezugnahme auf 1 bezeichnet das Bezugszeichen 420 eine Steuereinheit als eine das gesamte Halbleiterherstellungsgerät 100 steuernde Steuereinrichtung. Diese Steuereinheit 420 weist eine einen Verarbeitungsbetrieb wie etwa verschiedene Berechnungen, Steuerungen und Bestimmungen durchführende CPU sowie einen durch diese CPU auszuführende verschiedene Steuerprogramme speichernden ROM auf. Ferner umfasst die Steuereinheit 420 einen RAM, einen nichtflüchtigen Speicher wie etwa einen Flash-Speicher und einen SRAM, welche die im Verarbeitungsbetrieb in der CPU befindlichen Daten, Eingabedaten und dergleichen temporär speichern. Die Steuereinheit 420 mit einer derartigen Konfiguration ist zur Steuerung der Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode, der Gleichstromenergieversorgungsquelle 103 und der Hochfrequenzenergieversorgungsquelle 305 für die untere Elektrode so eingerichtet, dass vorbestimmte Spannungen an die obere Elektrode bzw. die untere Elektrode angelegt werden. Zudem ist die Steuereinheit 420 zum Steuern des automatischen Drucksteuerungsmechanismus 431 so eingerichtet, dass ein vorbestimmter Druck innerhalb der Kammer 201 erhalten wird. Darüber hinaus ist die Steuereinheit 420 zum Steuern des Kühl-/Heizmechanismus 412 so eingerichtet, dass eine vorbestimmte Temperatur als die Substrattemperatur erhalten wird. Die 3A und 3B zeigen beschreibende Ansichten von Teilchentransfervorgängen bei der Niederdruckzerstäubung bzw. der Hochdruckzerstäubung, und die jeweiligen Formen der in den Gräben 453 ausgebildeten zerstäubten Schichten. Wie es in 3A gezeigt ist, tritt bei dem Niederdruckzerstäubungsvorgang keine Zerstäubungsteilchenstreuung durch Kollision auf, bis das Zerstäubungsteilchen am Substrat ankommt. Folglich wird ein vorgespannter Zustand einer zerstäubten Schichtform zwischen dem Substratkantenteil 3001 aus 3A und dem Substratzentralteil 3002 aus 3A verursacht.Referring again to 1 Reference numeral 420 designates a control unit as a controller controlling the entire semiconductor manufacturing apparatus 100. FIG. This control unit 420 has a CPU performing a processing operation such as various calculations, controls and determinations, and a ROM storing various control programs to be executed by this CPU. Further, the control unit 420 includes a RAM, a non-volatile memory such as a flash memory, and an SRAM, which temporarily store the data in processing operation, input data, and the like in the CPU. The control unit 420 having such a configuration is arranged to control the upper electrode high-frequency power supply source 102, the DC power supply source 103 and the lower electrode high-frequency power supply source 305 so that predetermined voltages are applied to the upper electrode and the lower electrode, respectively. In addition, the control unit 420 is configured to control the automatic pressure control mechanism 431 so that a predetermined pressure within the chamber 201 is obtained. In addition, the control unit 420 is configured to control the cooling/heating mechanism 412 to obtain a predetermined temperature as the substrate temperature. the 3A and 3B 12 show descriptive views of particle transfer processes in the low-pressure sputtering and the high-pressure sputtering, respectively, and the respective shapes of the sputtered layers formed in the trenches 453. FIG. like it in 3A As shown in Fig. 1, in the low-pressure atomization process, no atomized particle scattering by collision occurs until the atomized particle arrives at the substrate. As a result, a biased state of a sputtered film shape between the substrate edge part 3001 is made out 3A and the substrate core 3002 3A caused.

Wenn jedoch die Zerstäubung unter Verwendung des Geräts gemäß dem vorliegenden Ausführungsbeispiel aus 1 unter hohem Druck durchgeführt wird, werden die Zerstäubungsteilchen 450 innerhalb des Behälters durch die durch Kollision mit dem Prozessgas (bei dem vorliegenden Ausführungsbeispiel Ar) verursachte Streuung aufgespreizt, bis die Zerstäubungsteilchen 450 am Substrat 306 ankommen, wie es in 3B gezeigt ist. Die durch die Streuung gespreizten Zerstäubungsteilchen 450 werden durch einen um das Substrat 306 ausgebildeten Mantel 451 beschleunigt. Auf diese Weise werden die durch den vorstehend beschriebenen Strömungsvorgang gespreizten und durch den Mantel 451 beschleunigten Zerstäubungsteilchen auf das Substrat 306 aufgebracht, wodurch es möglich ist, eine zerstäubte Schicht 452 mit einer hochsymmetrischen Bedeckungsform in jedem der Gräben 453 auf der gesamten Substratoberfläche gemäß den Bezugszeichen 3003 und 3004 aus 3B abzuscheiden, und ferner die Abscheidung auf der Seitenwand zu unterdrücken. Genauer wird bei dem vorliegenden Ausführungsbeispiel der Druck vorzugsweise früher ausgebildet, um die Streuung des Zerstäubungsteilchens durch das Atmosphärengas zu verursachen, um ein homogenes Eindringen der Zerstäubungsteilchen in die gesamte Oberfläche des Substrates 306 zu ermöglichen. Das von dem Ziel erzeugte Zerstäubungsteilchen 450 wird durch den vorstehend beschriebenen Zerstäubungsvorgang so diffundiert, dass es homogen in die gesamte Oberfläche des Substrates 306 eindringt, aber dass andererseits seine Energie auch durch die Streuung verlorengeht. Bei dem vorliegenden Ausführungsbeispiel wird jedoch das Zerstäubungsteilchen 450, dessen Energie reduziert worden ist, auf das Substrat 306 durch die Wirkung des Mantels 451 beschleunigt, der ein Bereich zur Ionenbeschleunigung ist. Folglich ist es möglich, ähnliche Zerstäubungsteilchen 450 zum vertikalen Eindringen in jeden der auf dem Substrat 306 ausgebildeten Gräben zu bringen. Dabei bezeichnet das Bezugszeichen 454 ein Basissubstrat.However, when the nebulization using the apparatus according to the present embodiment 1 is performed under high pressure, the atomized particles 450 within the container are spread by the scattering caused by collision with the process gas (Ar in the present embodiment) until the atomized particles 450 arrive at the substrate 306, as shown in FIG 3B is shown. The sputtered particles 450 spread by the scattering are accelerated by a cladding 451 formed around the substrate 306 . In this way, the atomized particles spread by the flow process described above and accelerated by the cladding 451 are applied to the substrate 306, making it possible to form an atomized layer 452 with a highly symmetrical coverage shape in each of the trenches 453 on the entire substrate surface according to the reference numeral 3003 and 3004 off 3B to deposit, and further to suppress the deposition on the side wall. More specifically, in the present embodiment, the pressure is preferably formed earlier to cause the scattering of the sputtered particle by the atmospheric gas to allow the sputtered particles to penetrate the entire surface of the substrate 306 homogeneously. The sputtering particle 450 generated from the target is diffused by the sputtering process described above so that it homogeneously penetrates the entire surface of the substrate 306, but on the other hand its energy is also lost through scattering. In the present embodiment, however, the sputtering particle 450 whose energy has been reduced is accelerated onto the substrate 306 by the action of the cladding 451 which is a region for ion acceleration. Consequently, it is possible to cause similar sputtering particles 450 to enter each of the trenches formed on the substrate 306 vertically. Here, reference numeral 454 denotes a base substrate.

4 zeigt eine beschreibende Ansicht einer „gate last“-Ausbildungstechnik, die verschiedene Materialarten unter Verwendung eines CVD-Verfahrens in jeder der feinen Grabenöffnungen mit Öffnungsdurchmessern von 32 nm bzw. 15 nm stapelt. In der feinen Grabenstruktur 601 existiert eine vorläufig ausgebildete isolierende Unterschicht 602. Eine isolierende Schicht 603 mit hoher Permeabilitätskonstante ist auf der isolierenden Unterschicht 602 ausgebildet. Zudem sind zur Steuerung einer Betriebsspannung eine Metallnitridschicht A 604, eine Metallnitridschicht B 605, eine Metallnitridschicht C 606 sowie eine Metallschicht 607 ausgebildet, und eine gestapelte Barrierenschicht 608 und eine AI-Keimschicht 609 sind zur Einbettung ausgebildet. Wenn diese verschiedenen Materialarten durch das CVD-Verfahren ausgebildet werden, wird die Grabenöffnung mit ansteigender abgeschiedener Schichtdicke schmaler, während die Schicht nicht nur auf der Bodenoberfläche des Grabenteils sondern auch auf der Seitenwand homogen ausgebildet wird, wie es aus 4 ersichtlich ist. Folglich wird die Öffnung in einem feinen Graben von 15 nm geschlossen, wenn nicht die Dicke jeder Schicht dünner ausgebildet wird. Daher ist es nicht möglich, eine Schicht mit einer ausreichend großen Dicke in einem Fall auszubilden, bei dem die Barrierenunterschicht eine für Barriereneigenschaften erforderliche größere Dicke aufweisen muss. 4 FIG. 12 shows a descriptive view of a gate last formation technique that stacks different kinds of materials using a CVD method in each of fine trench openings with opening diameters of 32 nm and 15 nm, respectively. In the fine trench structure 601, a preliminarily formed insulating underlayer 602 exists. In addition, a metal nitride layer A 604, a metal nitride layer B 605, a metal nitride layer C 606, and a metal layer 607 are formed for controlling an operating voltage, and a stacked barrier layer 608 and an Al seed layer 609 are formed for embedding. When these various kinds of materials are formed by the CVD method, the trench opening becomes narrower as the deposited film thickness increases, while the film is homogeneously formed not only on the bottom surface of the trench part but also on the side wall, as can be seen 4 is evident. Consequently, unless the thickness of each layer is made thinner, the opening is closed in a fine trench of 15 nm. Therefore, it is not possible to form a layer with a sufficiently large thickness in a case where the barrier underlayer needs to have a larger thickness required for barrier properties.

Im Übrigen zeigt 5 eine beschreibende Ansicht für eine „gate last“-Ausbildungstechnik, die verschiedene Materialarten unter Verwendung des in 1 gezeigten PCM-Zerstäubungsgerätes 100 nach dem vorliegenden Ausführungsbeispiel stapelt. In einer feinen Grabenstruktur 601 existiert eine vorläufig ausgebildete isolierende Unterschicht 602. Eine isolierende Schicht 603 mit hoher Permeabilitätskonstante ist auf der isolierenden Unterschicht 602 ausgebildet. Zudem sind zur Steuerung der Betriebsspannung eine Metallnitridschicht A 701, eine Metallnitridschicht B 702, eine Metallnitridschicht C 703, sowie eine Metallschicht 704 ausgebildet, und eine Einzelbarrierenschicht 705 ist zur Einbettung ausgebildet. Bei dem Gerät nach dem vorliegenden Ausführungsbeispiel ist der Mantel um den Objekttischhalter 302 als Substrathalteteil ausgebildet (d.h. das auf dem Objekttischhalter 302 angeordnete Substrat 306), und dadurch kann die Ausbildung der zerstäubten Schicht auf der Seitenwand des Grabens unterdrückt werden. Folglich ist es gemäß 5 möglich, verschiedene Materialarten innerhalb des Grabens auszubilden, während das Verschmälern der Grabenöffnung im Vergleich zu dem Fall der Verwendung des in 4 gezeigten bekannten CVD-Verfahrens unterdrückt wird. Dadurch ist es möglich, eine Schicht in dem feinen 15 nm-Muster auszubilden, selbst wenn dieselbe Dicke wie für den 32 nm-Graben verwendet wird. Selbst wenn die Grabengröße weiter miniaturisiert wird, ist es folglich möglich, eine Schicht ohne Ändern der optimierten Schichtdicke für die verschiedenen Materialarten auszubilden. Genauer kann die Verschmälerung der Grabenöffnung auch für einen Graben mit einer schmalen Breite unterdrückt werden, selbst wenn die Schicht mit einer größeren Dicke ausgebildet wird. Zudem verwendet die Barrierenschicht nach dem vorliegenden Ausführungsbeispiel eine Einzelschicht, und dadurch kann die Anzahl der Schichten der gestapelten Struktur reduziert werden.Incidentally, shows 5 a descriptive view for a "gate last" training technique using different types of material using the in 1 shown PCM atomizing apparatus 100 according to the present embodiment stacks. In a fine trench structure 601, a preliminarily formed insulating underlayer 602 exists. In addition, a metal nitride film A 701, a metal nitride film B 702, a metal nitride film C 703, and a metal film 704 are formed to control the operating voltage, and a single barrier film 705 is formed for embedding. In the apparatus of the present embodiment, the envelope around the stage holder 302 is formed as a substrate holding part (ie, the substrate 306 placed on the stage holder 302), and thereby the formation of the sputtered film on the side wall of the trench can be suppressed. Hence it is in accordance 5 possible to form different kinds of materials inside the trench while narrowing the trench opening compared to the case of using the in 4 known CVD method shown is suppressed. Thereby, it is possible to form a layer in the 15 nm fine pattern even if the same thickness as for the 32 nm groove is used. Consequently, even if the trench size is further miniaturized, it is possible to form a layer without changing the optimized layer thickness for the different kinds of materials. More specifically, the narrowing of the trench opening can be suppressed even for a trench with a narrow width even if the layer is formed with a larger thickness. In addition, the barrier layer according to the present embodiment uses a single layer, and thereby the number of layers of the stacked structure can be reduced.

6 zeigt ein Halbleiterherstellungsgerät 500, das bei einem Herstellungsverfahren für ein elektronisches Bauteil mit einem Schritt zum Einbetten mit einer Metallschicht in einem konkaven Teil gemäß den vorliegenden Ausführungsbeispielen verwendet wird. Das Halbleiterherstellungsgerät 500 beinhaltet eine Kammer 501 zur Ausbildung der TiN-Schicht und eine Kammer 502 zur Durchführung der AI-Einbettung in einen Graben, für die Verarbeitung des dritten Schritts bzw. des vierten Schritts, sowie Metallschichtausbildungskammern 503, 504 und 505, die so angebracht sind, dass die anderen verschiedenen Metallmaterialarten abgeschieden werden. Das Halbleiterherstellungsgerät 500 umfasst ferner eine Transferkammer 506, die eine zur Übertragung eines Substrates zu jedem Gerät der Kammern 501 bis 505 ohne Atmosphärenberührung für das Substrat befähigte Vakuumtransfereinheit sowie eine Beschickungs-/Sicherungs-Kammer 507 zur Übertragung des Substrates von der Atmosphäre in das Vakuum aufweist. Es versteht sich, dass jede der Kammern 501, 502, 503, 504 und 505 zu dem in 1 gezeigten PCM-Zerstäubungsgerät (Halbleiterherstellungsgerät 100) nach dem vorliegenden Ausführungsbeispiel gehören. Unter Verwendung des vorliegenden Halbleiterherstellungsgerätes 500 ist es möglich, die Verarbeitung kontinuierlich durchzuführen, ohne das Substrat der Atmosphäre auszusetzen, und dadurch ist es möglich, die Adsorption von Verunreinigungen wie etwa Wasser, Kohlenstoff und Sauerstoff an einer Grenzfläche zu unterdrücken. Dadurch ist es möglich, das Substrat zum nächsten Schritt zu übertragen, ohne die Eigenschaften der durch jedes der Geräte ausgebildeten Schicht zu ändern. 6 FIG. 5 shows a semiconductor manufacturing apparatus 500 used in a manufacturing method of an electronic part including a step of embedding with a metal layer in a concave part is used according to the present embodiments. The semiconductor manufacturing apparatus 500 includes a chamber 501 for forming the TiN film and a chamber 502 for performing Al embedding in a trench for the third step and fourth step processing, respectively, and metal film forming chambers 503, 504 and 505 so attached are that the other different metal material types are deposited. The semiconductor manufacturing apparatus 500 further includes a transfer chamber 506 having a vacuum transfer unit capable of transferring a substrate to each apparatus of the chambers 501 to 505 without exposure to the atmosphere for the substrate, and a load/backup chamber 507 for transferring the substrate from the atmosphere to the vacuum . It is understood that each of the chambers 501, 502, 503, 504 and 505 to the in 1 shown PCM sputtering apparatus (semiconductor manufacturing apparatus 100) according to the present embodiment. Using the present semiconductor manufacturing apparatus 500, it is possible to continuously perform processing without exposing the substrate to the atmosphere, and thereby it is possible to suppress adsorption of impurities such as water, carbon, and oxygen at an interface. This makes it possible to transfer the substrate to the next step without changing the properties of the layer formed by each of the devices.

Dabei umfasst das Halbleiterherstellungsgerät 500 eine (in der Zeichnung nicht gezeigte) Steuerung mit einer arithmetischen Verarbeitungseinheit wie etwa einer CPU, und führt eine vorbestimmte Verarbeitung für ein zu verarbeitendes Substrat durch Ausgeben eines Anweisungssignals an jedes der Verarbeitungsgeräte 501 bis 507 gemäß einem vorbestimmten Programm aus. Es versteht sich, dass jedes der Verarbeitungsgeräte 501 bis 507 eine Steuereinheit wie etwa eine (in der Zeichnung nicht gezeigte) PLC (programmierbare Logiksteuerung - Programmable Logic Controller) sowie Steuereinheiten wie etwa eine Massenflusssteuerung und eine Abgaspumpe gemäß dem von der Steuerung ausgegebenen Anweisungssignal beinhaltet (es versteht sich, dass die Steuereinheit bei jedem der Verarbeitungsgeräte 501 bis 505 die bei 1 beschriebene Steuereinheit 420 ist). Folglich ist in der entsprechenden Kammer die Steuereinheit 420 aus 1 zum Steuern der Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode, der Gleichstromenergieversorgungsquelle 103, der Hochfrequenzenergieversorgungsquelle 305 für die untere Elektrode, des Kühl-/Heizmechanismus 412, des automatischen Drucksteuermechanismus 431 und dergleichen gemäß den von der vorstehend beschriebenen Steuerung empfangenen verschiedenen Arten eines Anweisungssignals eingerichtet.Here, the semiconductor manufacturing apparatus 500 includes a controller (not shown in the drawing) having an arithmetic processing unit such as a CPU, and performs predetermined processing for a substrate to be processed by outputting an instruction signal to each of the processing apparatuses 501 to 507 according to a predetermined program. It is understood that each of the processing devices 501 to 507 includes a control unit such as a PLC (programmable logic controller) (not shown in the drawing), and control units such as a mass flow controller and an exhaust pump according to the instruction signal output from the controller ( it is understood that the control unit in each of the processing devices 501 to 505 at 1 described control unit 420). Consequently, in the corresponding chamber, the control unit 420 is off 1 for controlling the high-frequency power supply source 102 for the upper electrode, the DC power supply source 103, the high-frequency power supply source 305 for the lower electrode, the cooling/heating mechanism 412, the automatic pressure control mechanism 431 and the like according to the various types of an instruction signal received from the controller described above.

Die 7A und 7B zeigen einen bekannten Ablauf bzw. einen Ablauf nach einem Beispiel für das Verfahren zur Einbettung einer Metallschicht in einen Graben. Bei dem bekannten AI-Einbettungsverfahren wird eine Ti und TiN stapelnde gestapelte Barrierenschicht in dem Graben zur Unterdrückung der AI-Diffusion bei dem Barrierenschichtausbildungsschritt 810 ausgebildet. Nachfolgend wird bei dem Al-Keimschichtausbildungsschritt 811 eine AI-Keimschicht auf der vorstehend beschriebenen gestapelten Barrierenschicht zur Beschleunigung der AI-Migration ausgebildet. Danach wird bei dem AI-Einbettungsschritt 812 AI auf der gestapelten Barrierenschicht unter einer Hochtemperaturumgebung zur Einbettung in den Graben ausgebildet.the 7A and 7B FIG. 12 shows a known sequence and a sequence according to an example of the method for embedding a metal layer in a trench. In the known Al embedding method, a Ti and TiN stacked stacked barrier layer is formed in the Al diffusion suppressing trench in the barrier layer forming step 810 . Subsequently, in the Al seed layer formation step 811, an Al seed layer is formed on the above-described stacked barrier layer for accelerating Al migration. After that, in the Al embedding step 812, Al is formed on the stacked barrier layer under a high temperature environment for embedding in the trench.

Das AI-Einbettungsverfahren nach dem Beispiel kann jedoch perfekte Einbettungseigenschaften selbst durch Durchführung des Einzelbarrierenschichtausbildungsschritts 815 als dem ersten Schritt der 7B sowie Durchführen des Al-Einbettungsausbildungsschritt 816 als dem zweiten Schritt der 7B unmittelbar auf der Einzelbarrierenschicht ohne die Verwendung des AI-Keims erhalten.However, the Al embedding method according to the example can achieve perfect embedding properties even by performing the single barrier layer forming step 815 as the first step of the 7B and performing the Al embedding forming step 816 as the second step of the 7B obtained directly on the single barrier layer without the use of the Al seed.

Die Abscheidung einer TiN-Einzelbarrierenschicht bei dem ersten Schritt 815 der 7B wird in der Kammer 501 durchgeführt. Ein Ti-Metallziel wird als das Ziel verwendet, und das Ti-Ziel wird auf der Zielelektrode 402 in der Kammer 501 angebracht. Jeder Parameter wird auf die nachfolgende Bedingung eingestellt. Das heißt, die Steuereinheit 420 der Kammer 501 steuert den Kühl-/Heizmechanismus 412 zur Einstellung der Substrattemperatur auf 30°C. Zudem steuert die Steuereinheit 420 der Kammer 501 die Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode und die Gleichstromenergieversorgungsquelle 103 der Kammer 501 zur Einstellung der Hochfrequenzleistung und der Gleichspannung des Ti-Targets auf 1500 W bzw. 430 Volt. Darüber hinaus wird Ar als das Inertgas verwendet, die Zufuhrmenge von Ar wird auf 70 sccm eingestellt, die Zufuhrmenge von Stickstoff als Reaktivgas wird auf 30 sccm eingestellt, das Ar-Gas und das Stickstoffgas werden von dem Gaseinlassport 409 der Kammer 501 eingeführt, der Druck innerhalb der Kammer wird auf 10 Pa durch den automatischen Drucksteuermechanismus 431 der Kammer 501 eingestellt, und dann wird die Schichtausbildung durchgeführt. Zudem steuert die Steuereinheit 420 der Kammer 501 zur Steuerung der Schichtausbildungsform die Hochfrequenzenergieversorgungsquelle 305 für die untere Elektrode der Kammer 501 zur Einstellung der Hochfrequenzleistung der unteren Elektrode 301 als der Substratelektrode auf 50 W und führt sodann die Schichtausbildung durch.The deposition of a TiN single barrier layer in the first step 815 of FIG 7B is performed in chamber 501. A Ti metal target is used as the target, and the Ti target is mounted on the target electrode 402 in the chamber 501 . Each parameter is set to the following condition. That is, the control unit 420 of the chamber 501 controls the cooling/heating mechanism 412 to adjust the substrate temperature to 30°C. In addition, the control unit 420 of the chamber 501 controls the high-frequency power supply source 102 for the upper electrode and the DC power supply source 103 of the chamber 501 to set the high-frequency power and the DC voltage of the Ti target to 1500 W and 430 volts, respectively. In addition, Ar is used as the inert gas, the supply amount of Ar is set to 70 sccm, the supply amount of nitrogen as the reactive gas is set to 30 sccm, the Ar gas and the nitrogen gas are introduced from the gas inlet port 409 of the chamber 501, the pressure inside the chamber is adjusted to 10 Pa by the automatic pressure control mechanism 431 of the chamber 501, and then film formation is performed. In addition, the control unit 420 of the film formation shape control chamber 501 controls the high-frequency power supply source 305 for the lower electrode of the chamber 501 to set the high-frequency power of the lower electrode 301 as the substrate electrode to 50 W, and then performs film formation.

Darüber hinaus wird die Abscheidung der Ti-Einzelbarrierenschicht zum Vergleich mit einem Einzelbarrierenschichtmaterial durchgeführt. Bei der Abscheidung der Ti-Einzelbarrierenschicht wird die Substrattemperatur auf 30°C eingestellt, die Hochfrequenzleistung und die Gleichspannung des Ti-Ziels werden auf 1500 W bzw. 430 V eingestellt, Ar wird für das Inertgas verwendet, die Zuführmenge von Ar wird auf 100 sccm eingestellt, der Druck innerhalb der Kammer wird auf 10 Pa durch den automatischen Drucksteuerungsmechanismus eingestellt, und die Schichtausbildung wird sodann durchgeführt. Ferner wird zur Steuerung der Schichtausbildungsform die Schichtausbildung durch Einstellen der Hochfrequenzleistung der Substratelektrode auf 50 W durchgeführt.In addition, the deposition of the Ti single barrier layer is compared to a one cell barrier layer material performed. In the deposition of the Ti single barrier layer, the substrate temperature is set to 30°C, the high-frequency power and the DC voltage of the Ti target are set to 1500 W and 430 V, respectively, Ar is used for the inert gas, the supply amount of Ar is set to 100 sccm is adjusted, the pressure inside the chamber is adjusted to 10 Pa by the automatic pressure control mechanism, and the film formation is then performed. Further, in order to control the film formation form, the film formation is performed by setting the high frequency power of the substrate electrode to 50W.

Es versteht sich, dass während ein Ti enthaltendes Ziel bei dem vorliegenden Ausführungsbeispiel verwendet wird, ein TiN enthaltendes Ziel verwendet werden kann. Dabei kann Inertgas als das von dem Gaseinlassport 409 eingeführte Gas verwendet werden.It should be understood that while a target containing Ti is used in the present embodiment, a target containing TiN can be used. At this time, inert gas can be used as the gas introduced from the gas inlet port 409 .

Auf diese Weise erzeugt die Steuereinheit 420 der Kammer 501 bei dem ersten Schritt der 7B Plasma um das Ziel, um das Zerstäubungsteilchen von dem Ziel zu erzeugen, und steuert die Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode, so dass die TiN-Einzelbarrierenschicht mit dem Zerstäubungsteilchen innerhalb des auf dem Substrat 306 als dem zu verarbeitenden Objekt ausgebildeten Grabens ausgebildet wird, und steuert außerdem den automatischen Drucksteuerungsmechanismus 431, so dass der automatische Drucksteuerungsmechanismus 431 so betrieben wird, dass ein vorbestimmter Druck innerhalb der Kammer 501 erhalten wird.In this way, in the first step, the control unit 420 of the chamber 501 generates the 7B plasma around the target to generate the sputtering particle from the target, and controls the high-frequency power supply source 102 for the upper electrode so that the TiN single barrier layer is formed with the sputtering particle inside the trench formed on the substrate 306 as the object to be processed, and also controls the automatic pressure control mechanism 431 so that the automatic pressure control mechanism 431 is operated so that a predetermined pressure within the chamber 501 is obtained.

Danach wird bei dem zweiten Schritt 816 der 7B der Graben mit dem Metall mit niedrigem Schmelzpunkt (vorliegend AI) unter Temperaturbedingungen befüllt, welche ein Fließen des Metalls mit niedrigem Schmelzpunkt erlauben. Die Abscheidung von AI bei dem zweiten Schritt 816 der 7B wird in der Kammer 502 durchgeführt. Ein AI-Metallziel wird auf der Zielelektrode 402 der Kammer 502 angebracht. Jeder Parameter wird beispielsweise auf die nachfolgend aufgeführten Bedingungen eingestellt. Genauer steuert die Steuereinheit 420 der Kammer 502 den Kühl-/Heizmechanismus 412 zum Einstellen der Substrattemperatur auf 400°C. Ferner steuert die Steuereinheit 420 der Kammer 502 die Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode und die Gleichstromenergieversorgungsquelle 103 der Kammer 502 zum Einstellen der Hochfrequenzleistung und der Gleichspannung des AI-Ziels auf 3000 W bzw. 100 V. Darüber hinaus wird Ar als das Inertgas verwendet, die Zufuhrmenge des Ar wird auf 100 sccm eingestellt, Ar-Gas wird von dem Gaseinlassport 409 der Kammer 502 eingeführt, der Druck innerhalb der Kammer wird auf 10 Pa durch den automatischen Drucksteuermechanismus 431 der Kammer 502 eingestellt, und die Schichtausbildung wird sodann durchgeführt. Ferner steuert die Steuereinheit 420 der Kammer 502 zum Erhöhen der Menge der abgeschiedenen Schichtdicke auf dem Grabenbodenteil die Hochfrequenzenergieversorgungsquelle 305 für die untere Elektrode der Kammer 502 zum Einstellen der Hochfrequenzleistung der unteren Elektrode 301, welche die Substratelektrode ist, auf 200 W, und führt sodann die Schichtausbildung durch. Dabei wird die Frequenz der Hochfrequenzenergieversorgungsquelle vorzugsweise auf eine Frequenz zwischen 10 und 100 MHz eingestellt. Weiterhin ist die Frequenz vorzugsweise eine Frequenz zwischen 40 und 60 MHz, damit ein hochdichtes Plasma unter Verwendung des Punkt-Cusp-Magnetfelds bei dem vorstehend beschriebenen Druck ausgebildet wird.Thereafter, at the second step 816, the 7B the trench is filled with the low melting point metal (here Al) under temperature conditions which allow the low melting point metal to flow. The deposition of Al at the second step 816 of 7B is performed in chamber 502. An Al metal target is placed on target electrode 402 of chamber 502 . Each parameter is set to the conditions shown below, for example. More specifically, the control unit 420 of the chamber 502 controls the cooling/heating mechanism 412 to set the substrate temperature at 400°C. Further, the control unit 420 of the chamber 502 controls the high-frequency power supply source 102 for the upper electrode and the DC power supply source 103 of the chamber 502 to set the high-frequency power and the DC voltage of the AI target to 3000 W and 100 V, respectively. In addition, Ar is used as the inert gas, the supply amount of Ar is adjusted to 100 sccm, Ar gas is introduced from the gas inlet port 409 of the chamber 502, the pressure inside the chamber is adjusted to 10 Pa by the automatic pressure control mechanism 431 of the chamber 502, and the film formation is then performed. Further, the control unit 420 of the chamber 502 to increase the amount of deposited film thickness on the trench bottom part controls the high-frequency power supply source 305 for the lower electrode of the chamber 502 to set the high-frequency power of the lower electrode 301, which is the substrate electrode, to 200 W, and then performs the layer training. At this time, the frequency of the high-frequency power supply source is preferably set to a frequency between 10 and 100 MHz. Furthermore, the frequency is preferably a frequency between 40 and 60 MHz in order that a high-density plasma is formed using the point-cusp magnetic field at the pressure described above.

Auf diese Weise erzeugt die Steuereinheit 420 der Kammer 502 bei dem zweiten Schritt der 7B Plasma um das Ziel zur Erzeugung des Zerstäubungsteilchens von dem Ziel, und steuert die Hochfrequenzenergieversorgungsquelle 102 für die obere Elektrode so, dass die AI-Schicht mit dem Zerstäubungsteilchen innerhalb des Grabens ausgebildet wird, der auf dem Substrat 306 ausgebildet ist, welches ein zu verarbeitendes Objekt ist, und steuert außerdem den Kühl-/Heizmechanismus 412, so dass eine Substrattemperatur erhalten wird, bei der AI fließen kann.In this way, in the second step, the control unit 420 of the chamber 502 generates the 7B plasma around the target to generate the sputtering particle from the target, and controls the high-frequency power supply source 102 for the upper electrode so that the Al layer is formed with the sputtering particle inside the trench formed on the substrate 306, which is an object to be processed and also controls the cooling/heating mechanism 412 to obtain a substrate temperature at which Al can flow.

Die 8A und 8B zeigen Ansichten zur Darstellung eines Ergebnisses für die Bestätigung der AI-Einbettungscharakteristik für den Fall der Verwendung des in den 1 und 6 gezeigten PCM-Zerstäubungsgerätes gemäß dem vorliegenden Ausführungsbeispiel. Die AI-Einbettungscharakteristik wurde durch SEM-Analyse (Sekundärelektronenmikroskopie) bewertet. 8A zeigt eine Ansicht von einem Ergebnis bei einem Fall, bei dem eine Ti-Einzelbarrierenschicht mit einer Dicke von 10 nm bei der Ti-Einzelbarrierenschichtausbildung des ersten Schritts der 7B abgeschieden wurde, und dann die AI-Einbettung des zweiten Schritts der 7B durchgeführt wurde. 8B zeigt ein Ergebnis für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm bei der TiN-Einzelbarrierenschichtausbildung des ersten Schritts der 7B abgeschieden wurde, und dann die AI-Einbettung des zweiten Schritts der 7B durchgeführt wurde. Bei 8A ist die AI-Einbettung in den Grabenteil nicht abgeschlossen, und es zeigen sich viele Hohlräume (nachstehend Lücken genannt). Andererseits ist bei 8B die AI-Einbettung in den Grabenteil abgeschlossen, und die Erzeugung einer Lücke wird nicht beobachtet. Dies liegt möglicherweise daran, dass bei der Ti-Einzelbarrierenschicht eine Reaktion zwischen Ti und AI bei der AI-Einbettung auftritt, wobei die Legierungsbildung beschleunigt ist, und die AI-Migration unterdrückt wird. Folglich zeigt dies, dass bei der AI-Einbettung die Legierungsbildung unterdrückt und die AI-Migration beschleunigt werden kann, indem die TiN-Einzelbarrierenschicht nach dem vorliegenden Ausführungsbeispiel verwendet wird.the 8A and 8B 12 are views showing a result of confirming the AI embedding characteristic in the case of using the in FIGS 1 and 6 shown PCM nebulizer according to the present embodiment. The Al embedding characteristic was evaluated by SEM analysis (secondary electron microscopy). 8A 12 is a view showing a result in a case where a Ti single barrier layer having a thickness of 10 nm is formed in the Ti single barrier layer formation of the first step of FIG 7B was deposited, and then the AI embedding the second step of the 7B was carried out. 8B FIG. 12 shows a result of a case where a TiN single barrier layer having a thickness of 10 nm is formed in the TiN single barrier layer formation of the first step of FIG 7B was deposited, and then the AI embedding the second step of the 7B was carried out. at 8A Al embedding in the trench part is not completed, and many voids (hereinafter called gaps) appear. On the other hand is at 8B Al embedding in the trench part is completed, and generation of a void is not observed. This is probably because, in the Ti single barrier layer, a reaction between Ti and Al occurs in Al embedding, accelerating alloy formation is, and the AI migration is suppressed. Consequently, this shows that alloying can be suppressed and Al migration can be accelerated in Al embedding by using the TiN single barrier layer according to the present embodiment.

9A zeigt eine Ansicht zur Darstellung eines Ergebnisses für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm bei der TiN-Einzelbarrierenschichtausbildung des ersten Schritts der 7B ausgebildet wurde, und dann die AI-Einbettung des zweiten Schritts der 7B nach einem Aussetzen an der Atmosphäre durchgeführt wurde. 9B zeigt eine Ansicht zur Darstellung eines Ergebnisses für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm bei der TiN-Einzelbarrierenschichtausbildung des ersten Schritts der 7B ausgebildet wurde, und eine TiN-Einzelbarrierenschicht erneut mit einer Dicke von 10 nm bei der TiN-Einzelbarrierenschichtausbildung des ersten Schritts der 7B nach einem Aussetzen an der Atmosphäre ausgebildet wurde, und dann die AI-Einbettung des zweiten Schritts der 7B ohne Aussetzen an der Atmosphäre durchgeführt wurde. 9C zeigt eine Ansicht zur Darstellung eines Ergebnisses für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm bei der TiN-Einzelbarrierenschichtausbildung des ersten Schritts der 7B ausgebildet wurde, und dann die AI-Einbettung des zweiten Schritts der 7B ohne Aussetzen an der Atmosphäre durchgeführt wurde. 9A FIG. 12 is a view showing a result of a case where a TiN single barrier layer having a thickness of 10 nm is formed in the TiN single barrier layer formation of the first step of FIG 7B was formed, and then the AI embedding of the second step of the 7B was performed after exposure to the atmosphere. 9B FIG. 12 is a view showing a result of a case where a TiN single barrier layer having a thickness of 10 nm is formed in the TiN single barrier layer formation of the first step of FIG 7B was formed, and a TiN single barrier layer again with a thickness of 10 nm in the TiN single barrier layer formation of the first step of FIG 7B was formed after exposure to the atmosphere, and then the Al embedding of the second step of the 7B was conducted without exposure to the atmosphere. 9C FIG. 12 is a view showing a result of a case where a TiN single barrier layer having a thickness of 10 nm is formed in the TiN single barrier layer formation of the first step of FIG 7B was formed, and then the AI embedding of the second step of the 7B was conducted without exposure to the atmosphere.

Bei 9A ist die AI-Einbettung in den Grabenteil nicht abgeschlossen, und es zeigt sich eine Lücke. Bei 9B zeigt sich eine bessere Einbettung bei dem Grabenteil als bei 9A, aber auch hier wird eine Lücke verursacht. Bei 9C ist das AI vollständig in den Grabenteil eingebettet, und die Erzeugung einer Lücke wird nicht beobachtet. Dies liegt möglicherweise daran, dass die TiN-Schicht der Atmosphäre ausgesetzt war, und eine Kontamination mit Wasser und Kohlenstoff aus der Atmosphäre bei dem Aussetzen an der Atmosphäre verursacht wurde, was eine AI-Migration bei der Al-Schichtausbildung bei hohen Temperaturen verhindert. Wenn der erste Schritt bzw. der zweite Schritt der 7B unter Verwendung von verschiedenen Vakuumbehältern durchgeführt werden, ist es folglich vorzuziehen, den Transfer und die Verarbeitung ohne ein Aussetzen an der Atmosphäre durchzuführen.at 9A the AI embedding in the ditch part is not completed, and a gap is revealed. at 9B shows a better embedding at the moat part than at 9A , but also here a gap is caused. at 9C the Al is completely embedded in the trench part and generation of a void is not observed. This is possibly because the TiN film was exposed to the atmosphere, and contamination with water and carbon from the atmosphere was caused upon exposure to the atmosphere, preventing Al migration in Al film formation at high temperatures. If the first step or the second step of the 7B are carried out using various vacuum vessels, it is therefore preferable to carry out the transfer and processing without exposure to the atmosphere.

Weiterhin zeigen die 10A bis 10G das Ergebnis einer Vergleichsuntersuchung unter Verwendung eines typischerweise verwendeten Magnetronzerstäubungsgerätes (nachstehend STD) für den ersten Schritt und den zweiten Schritt der 7B. 10A zeigt eine Ansicht von einem Ergebnis für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm als der ersten Schritt der 7B in dem STD-Gerät bei einer Substrattemperatur bei Raumtemperatur und bei einem Druck von 10 Pa ausgebildet wurde, und die AI-Einbettung als der zweite Schritt der 7B in dem STD-Gerät bei einer Substrattemperatur von 400°C durchgeführt wurde. Dabei war die AI-Einbettung in den Grabenteil nicht abgeschlossen, und es zeigte sich eine Lücke. 10B zeigt eine Ansicht von einem Ergebnis für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm als der ersten Schritt der 7B in dem Verarbeitungsgerät gemäß dem vorliegenden Ausführungsbeispiel (beispielsweise dem Halbleiterherstellungsgerät 100 als dem PCM-Verarbeitungsgerät) bei einer Substrattemperatur bei Raumtemperatur und einem Druck von 10 Pa ausgebildet wurde, und die AI-Einbettung als der zweite Schritt der 7B in dem STD-Gerät bei einer Substrattemperatur von 400°C durchgeführt wurde. Dabei wurde die AI-Einbettung erfolgreicher als bei 10A abgeschlossen, aber an dem Grabenbodenteil wurde eine Lücke verursacht. 10C zeigt eine Ansicht von einem Ergebnis für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm als der erste Schritt der 7B in dem PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel mit einer Substrattemperatur bei Raumtemperatur und bei einem Druck von 10 Pa ausgebildet wurde, und die AI-Einbettung als der zweite Schritt der 7B in dem Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel bei einer Substrattemperatur von 400°C durchgeführt wurde. Dabei war die AI-Einbettungscharakteristik im Vergleich zur 10B verbessert, aber die Erzeugung der Lücke wurde noch immer beobachtet.Furthermore, the 10A until 10G the result of comparative study using a typically used magnetron sputtering device (hereinafter STD) for the first step and the second step of 7B . 10A FIG. 12 is a view showing a result for a case where a TiN single barrier layer having a thickness of 10 nm is used as the first step of FIG 7B was formed in the STD device at a substrate temperature of room temperature and at a pressure of 10 Pa, and Al embedding as the second step of the 7B was performed in the STD device at a substrate temperature of 400°C. At this time, the AI embedding in the trench part was not completed, and a gap was revealed. 10B FIG. 12 is a view showing a result for a case where a TiN single barrier layer having a thickness of 10 nm is used as the first step of FIG 7B was formed in the processing apparatus according to the present embodiment (for example, the semiconductor manufacturing apparatus 100 as the PCM processing apparatus) at a substrate temperature of room temperature and a pressure of 10 Pa, and Al embedding as the second step of 7B was performed in the STD device at a substrate temperature of 400°C. In doing so, the AI embedding became more successful than in 10A completed, but a gap was caused at the trench bottom part. 10C FIG. 12 is a view showing a result for a case where a TiN single barrier layer having a thickness of 10 nm is used as the first step of the 7B was formed in the PCM processing apparatus of the present embodiment with the substrate temperature at room temperature and at a pressure of 10 Pa, and Al embedding as the second step of 7B was performed in the processing apparatus of the present embodiment at a substrate temperature of 400°C. The AI embedding characteristics compared to the 10B improved, but generation of the gap was still observed.

10D zeigt eine Ansicht von einem Ergebnis für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm als der erste Schritt der 7B in dem PCM-Verarbeitungsgerät gemäß dem vorliegenden Ausführungsbeispiel mit einer Substrattemperatur von 400°C und einem Druck von 10 Pa ausgebildet wurde, und die AI-Einbettung als der zweite Schritt der 7B in dem Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel bei einer Substrattemperatur von 400°C durchgeführt wurde. Dabei wurde die Erzeugung der Lücke ähnlich zu dem Fall von 10C selbst bei einer TiN-Schichtausbildungstemperatur von 400°C beobachtet. 10E zeigt eine Ansicht von einem Ergebnis für einen Fall, bei dem eine TiN-Einzelbarrierenschicht mit einer Dicke von 10 nm als der erste Schritt der 7B in dem PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel bei einer Substrattemperatur von Raumtemperatur und bei einem Druck von 100 Pa ausgebildet wurde, und die AI-Einbettung als der zweite Schritt der 7B in dem Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel bei einer Substrattemperatur von 400°C durchgeführt wurde. Dabei war die AI-Einbettung in den Grabenteil perfekt abgeschlossen, und die Erzeugung einer Lücke wurde nicht beobachtet. 10D FIG. 12 is a view showing a result for a case where a TiN single barrier layer having a thickness of 10 nm is used as the first step of the 7B was formed in the PCM processing apparatus according to the present embodiment with a substrate temperature of 400° C. and a pressure of 10 Pa, and the Al embedding as the second step of the 7B was performed in the processing apparatus of the present embodiment at a substrate temperature of 400°C. At this time, the generation of the gap became similar to the case of 10C observed even at a TiN film formation temperature of 400°C. 10E FIG. 12 is a view showing a result for a case where a TiN single barrier layer having a thickness of 10 nm is used as the first step of the 7B was formed in the PCM processing apparatus of the present embodiment at a substrate temperature of room temperature and at a pressure of 100 Pa, and Al embedding as the second step of 7B in the processing apparatus of the present embodiment at a substrate tem temperature of 400°C was carried out. At this time, the Al embedding in the trench part was perfectly completed, and generation of a gap was not observed.

Nachstehend ist das Ergebnis einer Untersuchung über die TiN-Einzelbarrierenschicht bei dem ersten Schritt der 7B beschrieben. 11 zeigt eine Ansicht von einem Analyseergebnis für die Oberflächenrauigkeit (Ra) einer TiN-Einzelbarrierenschicht durch ein AFM-Verfahren (Atomkraftmikroskopie). Gemäß 11 ist die Oberflächenrauigkeit (Ra) 0,479 nm für eine TiN-Einzelbarrierenschicht, die unter Verwendung des STD-Verarbeitungsgerätes bei Raumtemperatur und bei einem Druck von 10 Pa abgeschieden wurde, während die Oberflächenrauigkeit (Ra) 0,162 nm für eine TiN-Einzelbarrierenschicht beträgt, die unter Verwendung eines PCM-Verarbeitungsgerätes gemäß dem vorliegenden Ausführungsbeispiel bei Raumtemperatur und bei einem Druck von 10 Pa abgeschieden wurde, so dass die Ebenheit besser ist. Ferner beträgt die Oberflächenrauigkeit (Ra) 0,091 nm für eine TiN-Einzelbarrierenschicht, die unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel bei einer Substrattemperatur von 400°C und bei einem Druck von 10 Pa abgeschieden wurde, und die Ebenheit ist im Vergleich zu dem Fall einer Abscheidung bei Raumtemperatur verbessert. Darüber hinaus beträgt die Oberflächenrauigkeit (Ra) mit 0,073 nm für eine TiN-Einzelbarrierenschicht, die unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel bei einer Substrattemperatur bei Raumtemperatur und bei einem Druck von 100 Pa abgeschieden worden ist, am wenigsten. Im Allgemeinen ist die Oberflächenmigration eines Metallelementes mit sinkender Oberflächenrauigkeit besser. Die Verbesserung der AI-Einbettungscharakteristik zeigt sich jedoch zwischen den 10C und 10D nicht, so dass der Einfluss der Ebenheit gering wäre. Zur Verringerung der Oberflächenrauigkeit der TiN-Einzelbarrierenschicht beträgt zudem der Druck innerhalb des Vakuumbehälters bei dem ersten Schritt der 7B vorzugsweise nicht weniger als 1 Pa und nicht mehr als 200 Pa, und noch bevorzugter nicht weniger als 10 Pa und nicht mehr als 100 Pa.Below is the result of an investigation on the TiN single barrier layer in the first step of the 7B described. 11 12 is a view showing an analysis result for surface roughness (Ra) of a TiN single barrier layer by an AFM (Atomic Force Microscopy) method. According to 11 the surface roughness (Ra) is 0.479 nm for a TiN single barrier layer deposited using the STD processor at room temperature and at a pressure of 10 Pa, while the surface roughness (Ra) is 0.162 nm for a TiN single barrier layer deposited under Using a PCM processing apparatus according to the present embodiment, was deposited at room temperature and at a pressure of 10 Pa, so the flatness is better. Furthermore, the surface roughness (Ra) is 0.091 nm for a TiN single barrier layer deposited using the PCM processing apparatus of the present embodiment at a substrate temperature of 400°C and at a pressure of 10 Pa, and the flatness is compared to improved in the case of room temperature deposition. In addition, the surface roughness (Ra) is the lowest at 0.073 nm for a TiN single barrier layer deposited using the PCM processing apparatus of the present embodiment at a substrate temperature of room temperature and at a pressure of 100 Pa. In general, the surface migration of a metal element is better with decreasing surface roughness. However, the improvement in AI embedding characteristics is evident between the 10C and 10D not, so the influence of flatness would be small. In addition, in order to reduce the surface roughness of the TiN single barrier layer, the pressure inside the vacuum vessel in the first step is 7B preferably not less than 1 Pa and not more than 200 Pa, and more preferably not less than 10 Pa and not more than 100 Pa.

Nachstehend ist das Ergebnis einer Untersuchung über die Kristallorientierung der TiN-Einzelbarrierenschicht bei dem ersten Schritt der 7B beschrieben. 12A zeigt eine Ansicht zur Darstellung eines Analyseergebnisses über die Kristallorientierung bei einer TiN-Einzelbarrierenschicht durch ein XRD-Verfahren (Röntgenbeugungsverfahren) für jede Bedingung. In den 12A und 12B bezeichnet die Bezeichnung „Raumtemperatur STD 4 Pa“ einen Fall, bei dem eine TiN-Einzelbarrierenschicht in dem Graben unter Verwendung des STD-Verarbeitungsgerätes mit einer Substrattemperatur bei Raumtemperatur und einem Druck von 4 Pa ausgebildet wurde, und die Messkurve 121 zeigt ein XRD-Messergebnis für die unter dieser Bedingung ausgebildete Schicht. Die Bezeichnung „Raumtemperatur STD 10 Pa“ bezeichnet einen Fall, bei dem eine TiN-Einzelbarrierenschicht in den Graben unter Verwendung des STD-Verarbeitungsgerätes mit einer Substrattemperatur bei Raumtemperatur und einem Druck von 10 Pa ausgebildet wurde, und die Messkurve 122 zeigt ein XRD-Messergebnis für die unter dieser Bedingung ausgebildete Schicht. Die Bezeichnung „Raumtemperatur PCM 4 Pa“ bezeichnet einen Fall, bei dem eine TiN-Einzelbarrierenschicht in dem Graben unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel mit einer Substrattemperatur bei Raumtemperatur und einem Druck von 4 Pa ausgebildet wurde, und die Messkurve 123 zeigt ein XRD-Messergebnis für die unter dieser Bedingung ausgebildete Schicht. Die Bezeichnung „Raumtemperatur PCM 10 Pa“ bezeichnet einen Fall, bei dem eine TiN-Einzelbarrierenschicht in dem Graben unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel mit einer Substrattemperatur bei Raumtemperatur und einem Druck von 10 Pa ausgebildet wurde, und die Messkurve 124 zeigt ein XRD-Messergebnis für die unter dieser Bedingung ausgebildete Schicht. Die Bezeichnung „400°C PCM 10 Pa“ bezeichnet einen Fall, bei dem eine TiN-Einzelbarrierenschicht in dem Graben unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel mit einer Substrattemperatur von 400°C und einem Druck von 10 Pa ausgebildet wurde, und die Messkurve 125 zeigt ein XRD-Messergebnis für die unter dieser Bedingung ausgebildete Schicht. Die Bezeichnung „Raumtemperatur PCM 100 Pa“ bezeichnet einen Fall, bei dem eine TiN-Einzelbarrierenschicht in dem Graben unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel mit einer Substrattemperatur bei Raumtemperatur und einem Druck von 100 Pa ausgebildet wurde, und die Messkurve 126 zeigt ein XRD-Messergebnis für die unter dieser Bedingung ausgebildete Schicht.Below is the result of a study on the crystal orientation of the TiN single barrier layer in the first step of the 7B described. 12A FIG. 12 is a view showing an analysis result about the crystal orientation of a TiN single barrier layer by an XRD method (X-ray diffraction method) for each condition. In the 12A and 12B the term "room temperature STD 4 Pa" denotes a case where a TiN single barrier layer was formed in the trench using the STD processing apparatus with a substrate temperature at room temperature and a pressure of 4 Pa, and the measurement curve 121 shows an XRD measurement result for the layer formed under this condition. The term "room temperature STD 10 Pa" denotes a case where a TiN single barrier layer was formed in the trench using the STD processing device with a substrate temperature at room temperature and a pressure of 10 Pa, and the measurement curve 122 shows an XRD measurement result for the layer formed under this condition. The term "room temperature PCM 4 Pa" denotes a case where a TiN single barrier layer was formed in the trench using the PCM processing apparatus of the present embodiment with a substrate temperature at room temperature and a pressure of 4 Pa, and the measurement curve 123 shows an XRD measurement result for the layer formed under this condition. The term "room temperature PCM 10 Pa" denotes a case where a TiN single barrier layer was formed in the trench using the PCM processing apparatus according to the present embodiment with a substrate temperature at room temperature and a pressure of 10 Pa, and the measurement curve 124 shows an XRD measurement result for the layer formed under this condition. The notation “400°C PCM 10 Pa” denotes a case where a TiN single barrier layer was formed in the trench using the PCM processing apparatus of the present embodiment with a substrate temperature of 400°C and a pressure of 10 Pa, and the measurement curve 125 shows an XRD measurement result for the layer formed under this condition. The term "room temperature PCM 100 Pa" denotes a case where a TiN single barrier layer was formed in the trench using the PCM processing apparatus according to the present embodiment with a substrate temperature at room temperature and a pressure of 100 Pa, and the measurement curve 126 shows an XRD measurement result for the layer formed under this condition.

Gemäß 12A ergibt sich, dass die unter Verwendung des STD-Verarbeitungsgerätes abgeschiedene TiN-Einzelbarrierenschicht schwächere C(111)-, C(200)-, und C(220)-Orientierungen zeigt, als die unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel abgeschiedene TiN-Einzelbarrierenschicht. Das Spitzenwertintensitätsverhältnis dieser durch die Spitzenwertintensität der C(111)-Orientierung normalisierten C(220)-Orientierung ist in 12B gezeigt. Aus diesem Ergebnis zeigt sich, dass die unter Verwendung des STD-Verarbeitungsgerätes abgeschiedene TiN-Einzelbarrierenschicht ein C(220)/C(111)-Verhältnis von annähernd 0,5 bis 0,7 aufweist, was kleiner als das der unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel abgeschiedenen TiN-Einzelbarrierenschicht ist. Die Kristallorientierungen sind äquivalent zwischen dem Fall, bei dem die TiN-Einzelbarrierenschicht bei einer Substrattemperatur bei Raumtemperatur und einem Druck von 10 Pa abgeschieden wurde, und dem Fall, bei dem die TiN-Einzelbarrierenschicht bei einer Substrattemperatur von 400°C und einem Druck von 10 Pa abgeschieden wurde, beides mal unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel.According to 12A it is found that the TiN single barrier layer deposited using the STD processor exhibits weaker C(111), C(200), and C(220) orientations than that deposited using the PCM processor of the present embodiment TiN single barrier layer. The peak intensity ratio of this C(220) orientation normalized by the peak intensity of the C(111) orientation is in 12B shown. From this result, it is found that the TiN single barrier layer deposited using the STD processing equipment has a C (220)/C(111) ratio of approximately 0.5 to 0.7, which is smaller than that of the TiN single barrier layer deposited using the PCM processing apparatus of the present embodiment. The crystal orientations are equivalent between the case where the TiN single barrier layer was deposited at a substrate temperature of room temperature and a pressure of 10 Pa and the case where the TiN single barrier layer was deposited at a substrate temperature of 400°C and a pressure of 10 Pa was deposited, both times using the PCM processing apparatus of the present embodiment.

Ferner ergibt sich, dass das C(220)/C(111)-Verhältnis maximiert ist, wenn die Abscheidung unter Verwendung des PCM-Verarbeitungsgerätes nach dem vorliegenden Ausführungsbeispiel mit einer Substrattemperatur bei Raumtemperatur und einem Druck von 100 Pa durchgeführt wurde. Aus diesem Ergebnis und dem Ergebnis aus 10E zeigt sich, dass möglicherweise eine bessere C(220)-Orientierung der TiN-Einzelbarrierenschicht die AI-Einbettungscharakteristik verbessert. Aus dieser Schlussfolgerung wird bevorzugt, dass die Kristallinität der TiN-Einzelbarrierenschicht ein C(220)/C(111)-Verhältnis von 0,7 oder mehr zeigt. Zudem ist der Druck innerhalb des Vakuumbehälters bei dem ersten Schritt der 7B vorzugsweise nicht niedriger als 1 Pa und nicht höher als 200 Pa, und noch bevorzugter nicht niedriger als 10 Pa und nicht höher als 100 Pa, damit eine bessere Kristallorientierung der TiN-Einzelbarrierenschicht erhalten wird.Further, it is found that the C(220)/C(111) ratio is maximized when the deposition was performed using the PCM processing apparatus of the present embodiment with a substrate temperature at room temperature and a pressure of 100 Pa. From this result and the result from 10E shows that maybe a better C(220) orientation of the TiN single barrier layer improves the Al embedding characteristics. From this conclusion, it is preferable that the crystallinity of the TiN single barrier layer shows a C(220)/C(111) ratio of 0.7 or more. In addition, the pressure inside the vacuum container in the first step 7B preferably not lower than 1 Pa and not higher than 200 Pa, and more preferably not lower than 10 Pa and not higher than 100 Pa in order to obtain a better crystal orientation of the TiN single barrier layer.

Wenn ferner die Kristallorientierung der TiN-Einzelbarrierenschicht schwach ist, sind manchmal die Barriereneigenschaften verschlechtert, und AI diffundiert zu einer Schicht unter der TiN-Schicht der Barrierenschicht bei der AI-Einbettung des zweiten Schritts der 7B. Dadurch tritt eine Verschlechterung der MOSFET-Eigenschaften bei der MOSFET-Elektrodenausbildung auf.Furthermore, when the crystal orientation of the TiN single barrier layer is weak, the barrier properties are sometimes deteriorated and Al diffuses to a layer under the TiN layer of the barrier layer in the Al embedding of the second step of FIG 7B . As a result, deterioration in MOSFET characteristics occurs in MOSFET electrode formation.

Durch Ausbildung der TiN-Einzelbarrierenschicht unter Verwendung des PCM-Verarbeitungsgerätes bei einem Druck innerhalb der Kammer von nicht weniger als 1 Pa und nicht mehr als 200 Pa, und vorzugsweise nicht weniger als 10 Pa und nicht mehr als 100 Pa kann das vorliegende Ausführungsbeispiel die C(220)-Kristallorientierung der innerhalb des Grabens ausgebildeten TiN-Einzelbarrierenschicht verbessern. Folglich ist es möglich, AI bevorzugt in den Graben einzubetten, in dem die TiN-Einzelbarrierenschicht ausgebildet ist, während die Ausbildung der Lücke reduziert und außerdem die Diffusion des eingebetteten AI in eine Unterschicht der TiN-Einzelbarrierenschicht unterdrückt wird.By forming the TiN single barrier layer using the PCM processing apparatus at a pressure within the chamber of not less than 1 Pa and not more than 200 Pa, and preferably not less than 10 Pa and not more than 100 Pa, the present embodiment can achieve the C Improve (220) crystal orientation of the TiN single barrier layer formed within the trench. Consequently, it is possible to preferentially embed Al in the trench in which the TiN single barrier layer is formed while reducing the formation of the gap and also suppressing the diffusion of the embedded Al into an underlayer of the TiN single barrier layer.

Nach vorstehender Beschreibung ist es bei dem vorliegenden Ausführungsbeispiel wichtig, das beispielsweise in 1 gezeigte PCM-Verarbeitungsgerät zu verwenden, und außerdem vorzugsweise den Druck innerhalb der Kammer zu erhöhen, um die C(220)-Kristallorientierung zu verbessern. Genauer zeigt sich, dass gemäß 12B das PCM-Verarbeitungsgerät die C(220)-Orientierung ebenso verbessern kann, wenn die Fälle der Ausbildung der TiN-Einzelbarrierenschicht bei demselben Druck zwischen dem STD-Verarbeitungsgerät und dem PCM-Verarbeitungsgerät verglichen werden (Vergleich zwischen Messkurve 121 und Messkurve 123, und Vergleich zwischen Messkurve 122 und Messkurve 124). Weiterhin zeigt sich, dass ein höherer Druck eine Verbesserung der C(220)-Orientierung verursachen kann, wenn die Fälle der Änderung des Drucks bei dem Fall der Verwendung desselben PCM-Verarbeitungsgerätes verglichen werden (Vergleich zwischen der Messkurve 123, der Messkurve 124 und der Messkurve 126). Auf diese Weise kann das vorliegende Ausführungsbeispiel die C(220)-Orientierung der innerhalb des Grabens ausgebildeten TiN-Einzelbarrierenschicht durch Verwendung des PCM-Verarbeitungsgerätes bei der Ausbildung der TiN-Einzelbarrierenschicht und außerdem durch Einstellen des Drucks der Kammer auf einen höheren Wert verbessern (nicht niedriger als 1 Pa und nicht höher als 200 Pa, vorzugsweise nicht niedriger als 10 Pa und nicht höher als 100 Pa).As described above, it is important in the present embodiment that, for example, in 1 using the PCM processing equipment shown, and also preferably increasing the pressure within the chamber to improve C(220) crystal orientation. More precisely, it turns out that according to 12B the PCM processor can also improve the C(220) orientation when comparing the cases of forming the TiN single barrier layer at the same pressure between the STD processor and the PCM processor (comparison between waveform 121 and waveform 123, and comparison between trace 122 and trace 124). Furthermore, when the cases of pressure change in the case of using the same PCM processing apparatus are compared (comparison between the trace 123, the trace 124 and the measurement curve 126). In this way, the present embodiment can improve the C(220) orientation of the TiN single barrier layer formed inside the trench by using the PCM processing apparatus in the formation of the TiN single barrier layer and also by setting the pressure of the chamber to a higher value (not lower than 1 Pa and not higher than 200 Pa, preferably not lower than 10 Pa and not higher than 100 Pa).

Ferner weist gemäß 13 die durch das STD-Verarbeitungsgerät ausgebildete TiN-Einzelbarrierenschicht einen hohen spezifischen Widerstandswert auf. Wenn der spezifische Widerstandswert hoch ist, wird der Kontaktwiderstand mit einer Elektrodenschicht hoch, und die Verschlechterung der MOSFET-Eigenschaften wie etwa eine Verschlechterung bei der Leistungsaufnahme tritt auf. Im Übrigen ergibt sich, dass die durch das PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel ausgebildete TiN-Einzelbarrierenschicht, während sie höhere spezifische Widerstandswerte bei einem Druck von 50 Pa bzw. 100 Pa aufweist, einen niedrigeren Wert als der im Falle des STD-Verarbeitungsgerätes bei einem niederen Druck aufweist. Dies liegt möglicherweise daran, dass, wenn die Hochdruckschichtausbildung bei dem STD-Verarbeitungsgerät durchgeführt wird, die Kollisionsrate zwischen dem Zerstäubungsteilchen und dem Atmosphärengas erhöht wird, was eine unzureichende Aktivierung verursacht, und wobei die für die Kristallisation und Reaktion nötige Energie verloren geht. Bei dem PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel wird jedoch ein hochdichtes Plasma durch das PCM ausgebildet, und ausreichend aktivierte Zerstäubungsteilchen können die Substratoberfläche erreichen, selbst wenn die Kollisionsrate zwischen dem Zerstäubungsteilchen und dem Atmosphärengas ansteigt. Demzufolge ist es vielleicht möglich, die TiN-Einzelbarrierenschicht mit einer bevorzugten Kristallinität auszubilden, während der Widerstandswert nicht erhöht wird, oder ein Anstieg des Widerstandswertes unterdrückt wird.Furthermore, according to 13 the TiN single barrier layer formed by the STD processing equipment has a high resistivity. When the specific resistance value is high, the contact resistance with an electrode layer becomes high, and the deterioration of MOSFET characteristics such as deterioration in power consumption occurs. Incidentally, the TiN single barrier layer formed by the PCM processing apparatus of the present embodiment, while having higher specific resistance values at a pressure of 50 Pa and 100 Pa, respectively, is lower in value than that in the case of the STD processing apparatus has a low pressure. This is probably because when the high-pressure film formation is performed on the STD processing apparatus, the collision rate between the atomized particle and the atmosphere gas is increased, causing insufficient activation, and energy necessary for crystallization and reaction is lost. However, in the PCM processing apparatus of the present embodiment, a high-density plasma is formed by the PCM, and sufficiently activated sputtering particles can reach the substrate surface even if the collision rate between the sputtering particle and the atmospheric gas increases. Accordingly, it may be possible to form the TiN single barrier layer with preferable crystallinity while not increasing the resistance value or suppressing an increase in resistance value.

14A zeigt eine Ansicht von einem Ergebnis einer Untersuchung über die Druckabhängigkeit bei einem Verhältnis von einer in den Grabenbodenteil abgeschiedenen Schichtdicke zu einer in den oberen Grabenteil abgeschiedenen Schichtdicke für die TiN-Einzelbarrierenschicht, wenn die Abscheidung der TiN-Einzelbarrierenschicht bei dem ersten Schritt der 7B in dem STD-Verarbeitungsgerät und dem PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel durchgeführt wurde. 14B zeigt eine Ansicht zur Darstellung eines Ergebnisses von einer Untersuchung über eine Druckabhängigkeit bei einem Verhältnis von einer auf die Grabenseitenwand abgeschiedenen Schichtdicke zu einer in den oberen Grabenteil abgeschiedenen Schichtdicke für die TiN-Einzelbarrierenschicht, wenn die Abscheidung der TiN-Einzelbarrierenschicht bei dem ersten Schritt der 7B in dem STD-Verarbeitungsgerät und dem PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel durchgeführt wurde. Aus 14A wird bestätigt, dass das Abscheidungsschichtdickenverhältnis (Bodenbedeckungsverhältnis) des Grabenbodenteils nicht ansteigt, selbst wenn der Druck in dem STD-Gerät erhöht wird, und das Abscheidungsschichtdickenverhältnis des Grabenbodenteils, während es bei einem Druck von 4 Pa 40% beträgt, signifikant auf 60% oder höher ansteigt, wenn der Druck auf 10 Pa oder höher in dem PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel erhöht wird. Zur Erhöhung der abgeschiedenen Schichtdicke in dem Grabenbodenteil beträgt der Druck ferner vorzugsweise nicht weniger als 10 Pa und nicht mehr als 100 Pa. Darüber hinaus ergibt sich aus 14B, dass die Abscheidungsschichtdickenverhältnisse auf dem Grabenseitenwandteil (Seitenbedeckungsverhältnisse) zwischen den beiden Geräten äquivalent sind. Aus diesem Ergebnis können die Ergebnisse aus den 10A bis 10E wie folgt diskutiert werden. 14A Fig. 12 is a view showing a result of an investigation on pressure dependency in a ratio of a film thickness deposited in the trench bottom part to a film thickness deposited in the upper trench part for the TiN single barrier layer when depositing the TiN single barrier layer in the first step of the 7B was performed in the STD processing apparatus and the PCM processing apparatus of the present embodiment. 14B Fig. 12 is a view showing a result of an investigation on a pressure dependency in a ratio of a film thickness deposited on the trench sidewall to a film thickness deposited in the upper trench part for the TiN single barrier layer when depositing the TiN single barrier layer in the first step of the 7B was performed in the STD processing apparatus and the PCM processing apparatus of the present embodiment. Out of 14A it is confirmed that the deposition film thickness ratio (bottom coverage ratio) of the trench bottom part does not increase even if the pressure in the STD device is increased, and the deposition film thickness ratio of the trench bottom part, while it is 40% at a pressure of 4 Pa, significantly to 60% or higher increases when the pressure is increased to 10 Pa or higher in the PCM processing apparatus of the present embodiment. Further, in order to increase the deposited film thickness in the trench bottom part, the pressure is preferably not less than 10 Pa and not more than 100 Pa. In addition, it follows from 14B that the deposition film thickness ratios on the trench sidewall part (side coverage ratios) are equivalent between the two devices. From this result, the results from the 10A until 10E be discussed as follows.

Die 15A und 15B zeigen schematische Ansichten zur Erläuterung des Falls der Abscheidung der TiN-Einzelbarrierenschicht in die Grabenstruktur 801 bei dem ersten Schritt der 7B, und der Durchführung der AI-Einbettung 803 bei dem zweiten Schritt der 7B. Im Einzelnen zeigt die 15A ein Diagramm zur Erläuterung des Falls der Abscheidung der TiN-Einzelbarrierenschicht in dem PCM-Verarbeitungsgerät, das in dem vorliegenden Ausführungsbeispiel verwendet wird, und der Durchführung der AI-Einbettung in dem STD-Verarbeitungsgerät, und 15B zeigt ein Diagramm zur Erläuterung des Falls der Abscheidung der TiN-Einzelbarrierenschicht in dem PCM-Verarbeitungsgerät, das in dem vorliegenden Ausführungsbeispiel verwendet wird, und der Durchführung der AI-Einbettung in dem PCM-Verarbeitungsgerät. Gemäß 15A ist im Falle der Verwendung des STD-Verarbeitungsgerätes bei der AI-Einbettung des zweiten Schritts der 7B möglicherweise die Schichtdicke des auf dem Grabenbodenteil ausgebildeten AI klein, und dadurch kann die AI-Einbettung nicht ausreichend durchgeführt werden, wenn AI von oben migriert, und es wird die Lücke 804 erzeugt. Wenn andererseits gemäß 15B das PCM-Verarbeitungsgerät nach dem vorliegenden Ausführungsbeispiel verwendet wird, ist möglicherweise die Schichtdicke des auf dem Grabenbodenteil ausgebildeten AI groß, und außerdem migriert AI von oben, und dadurch kann eine perfekte AI-Einbettung durchgeführt werden. Damit ferner das Ausmaß der Schichtbildung auf dem Grabenbodenteil erhöht wird, beträgt der Druck innerhalb des Vakuumbehälters bei dem ersten Schritt und dem zweiten Schritt der 7B vorzugsweise nicht weniger als 1 Pa und nicht mehr als 200 Pa, und noch bevorzugter nicht weniger als 10 Pa und nicht mehr als 100 Pa.the 15A and 15B 12 are schematic views for explaining the case of depositing the TiN single barrier layer into the trench structure 801 in the first step of FIG 7B , and performing the AI embedding 803 in the second step of the 7B . In detail, the 15A 12 is a diagram for explaining the case of depositing the TiN single barrier layer in the PCM processing apparatus used in the present embodiment and performing Al embedding in the STD processing apparatus, and 15B 12 is a diagram for explaining the case of depositing the TiN single barrier layer in the PCM processing apparatus used in the present embodiment and performing Al embedding in the PCM processing apparatus. According to 15A in the case of using the STD processing device in the AI embedding of the second step is the 7B the layer thickness of Al formed on the trench bottom part may be small, and thereby Al embedding cannot be performed sufficiently when Al migrates from above, and the gap 804 is generated. If, on the other hand, according to 15B When the PCM processing apparatus of the present embodiment is used, the layer thickness of Al formed on the trench bottom part may be large, and also Al migrates from above, and thereby perfect Al embedding can be performed. Further, in order to increase the degree of film formation on the trench bottom part, the pressure inside the vacuum vessel in the first step and the second step is 7B preferably not less than 1 Pa and not more than 200 Pa, and more preferably not less than 10 Pa and not more than 100 Pa.

<Beispiel 1><Example 1>

Nachstehend ist ein erstes Beispiel unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben.A first example is described below with reference to the accompanying drawings.

15B zeigt ein Diagramm zur Darstellung des Vorgangs, dass die TiN-Einzelbarrierenschicht in die Grabenstruktur bei dem ersten Schritt der 7B ausgebildet wird, und bei dem zweiten Schritt AI der 7B eingebettet wird, wobei das in den 1 und 6 gezeigte PCM-Zerstäubungsgerät verwendet wird, wie es vorstehend beschrieben ist. Zunächst wurde eine TiN-Einzelbarrierenschicht 802 in eine Grabenstruktur 801 als der erste Schritt der 7B abgeschieden. Ein Ti-Metallziel wurde als das Ziel verwendet, und Ar-Gas und Stickstoff wurden als Zerstäubungsgas verwendet. Danach wurde die AI-Einbettung auf der TiN-Einzelbarrierenschicht 802 als der zweite Schritt der 7B durchgeführt. Ein AI-Metallziel wurde als das Ziel verwendet, und Ar wurde als das Zerstäubungsgas verwendet. 15B FIG. 12 is a diagram showing the process that the TiN single barrier layer is formed into the trench structure in the first step of FIG 7B is formed, and in the second step AI of 7B is embedded, with the in the 1 and 6 PCM nebulizer shown is used as described above. First, a TiN single barrier layer 802 was formed into a trench structure 801 as the first step 7B secluded. A Ti metal target was used as the target, and Ar gas and nitrogen were used as sputtering gas. Thereafter, the Al embedding on the TiN single barrier layer 802 as the second step of the 7B carried out. An Al metal target was used as the target, and Ar was used as the sputtering gas.

Die Substrattemperatur, die Zielleistung, der Zerstäubungsgasdruck, die Ar-Gasflussmenge und die Stickstoffgasflussmenge können optional in Bereichen von 25°C bis 500°C, 100 W bis 5.000 W, 1 Pa bis 200 Pa, 10 sccm bis 500 sccm bzw. 1 sccm bis 100 sccm bestimmt werden.The substrate temperature, target power, sputtering gas pressure, Ar gas flow rate, and nitrogen gas flow rate can be optionally set in ranges of 25°C to 500°C, 100W to 5,000W, 1Pa to 200Pa, 10sccm to 500sccm, and 1sccm, respectively can be determined up to 100 sccm.

Die Abscheidung der TiN-Einzelbarrierenschicht 802 bei dem ersten Schritt der 7B wurde unter den Bedingungen der Verwendung eines Ti-Metallziels, Einstellen der Substrattemperatur auf 30°C, Einstellen der Hochfrequenzleistung und der Gleichspannung des Ti-Ziels bei 1.500 W bzw. 430 V, Verwenden von Ar als dem Inertgas, Einstellen der Ar-Zufuhrmenge auf 70 sccm, Einstellen der Zufuhrmenge von Stickstoff als Reaktivgas auf 30 sccm und Einstellen des Drucks innerhalb der Kammer auf 10 Pa unter Verwendung der automatischen Einstelleinheit durchgeführt, und danach wurde die Schichtausbildung durchgeführt. Zudem wurde für die Steuerung der abgeschiedenen Schichtform die Abscheidung durch Einstellen der Hochfrequenzleistung der Substratelektrode auf 50 W durchgeführt. Die TiN-Schicht wurde in einem dicken Bereich von 3 nm bis 10 nm bei dem vorstehend beschriebenen Ausbildungsschritt ausgebildet. Danach wurde die Abscheidung von AI 803 bei dem zweiten Schritt der 7B unter den Bedingungen einer Einstellung der Substrattemperatur auf 400°C, Einstellen der Hochfrequenzleistung und der Gleichspannung des AI-Ziels auf 3.000 W bzw. 100 V, Verwenden von Ar für das Inertgas, Einstellen der Ar-Zufuhrmenge auf 100 sccm und Einstellen des Drucks innerhalb der Kammer auf 10 Pa unter Verwendung der automatischen Einstelleinheit durchgeführt, wonach die Schichtausbildung durchgeführt wurde. Zur Erhöhung der auf dem Grabenbodenteil abgeschiedenen Schichtdicke wurde zudem die Schichtausbildung durch Einstellen der Hochfrequenzleistung der Substratelektrode auf 200 W durchgeführt.The deposition of the TiN single barrier layer 802 in the first step of FIG 7B was under the conditions of using a Ti metal target, adjusting the substrate temperature temperature at 30°C, setting the high-frequency power and the DC voltage of the Ti target at 1,500 W and 430 V, respectively, using Ar as the inert gas, setting the Ar supply amount at 70 sccm, setting the supply amount of nitrogen as the reactive gas at 30 sccm and adjusting the pressure inside the chamber to 10 Pa using the automatic adjusting unit, and thereafter the film formation was carried out. In addition, for the control of the deposited film shape, the deposition was performed by setting the high frequency power of the substrate electrode to 50W. The TiN layer was formed in a thick range of 3 nm to 10 nm in the forming step described above. Thereafter, the deposition of Al 803 in the second step of 7B under the conditions of setting the substrate temperature to 400°C, setting the high-frequency power and the DC voltage of the Al target to 3,000 W and 100 V, respectively, using Ar for the inert gas, setting the Ar supply amount to 100 sccm, and setting the pressure within of the chamber to 10 Pa using the automatic adjustment unit, after which the film formation was carried out. In addition, in order to increase the film thickness deposited on the trench bottom part, the film formation was performed by setting the high-frequency power of the substrate electrode to 200 W.

<Beispiel 2 (Beispiel gemäß dem „gate Iast“-Verfahren)><Example 2 (Example according to the "gate Ilast" method)>

Nachstehend ist ein zweites erfindungsgemäßes Beispiel unter Bezugnahme auf die beiliegende Zeichnung beschrieben. Jede der Darstellungen von Schritt 161 bis Schritt 166 in 16 zeigt Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung als dem zweiten erfindungsgemäßen Beispiel. Bei dem vorliegenden Beispiel wird sowohl für einen ersten Bereich, wo ein N-MOSFET auszubilden ist, als auch einen zweiten Bereich, wo ein P-MOSFET auszubilden ist, die Abscheidung der TiN-Einzelbarrierenschicht des ersten Schritts der 7B (dem dritten Schritt des erfindungsgemäßen Verfahrens) und die AI-Einbettung des zweiten Schritts der 7B (dem vierten Schritt des erfindungsgemäßen Verfahrens)durchgeführt, und Metallgateelektroden werden zur Verwirklichung von jeweils geeigneten effektiven Austrittsarbeiten ausgebildet.A second example of the present invention will be described below with reference to the accompanying drawings. Each of the representations from step 161 to step 166 in 16 12 shows steps of a manufacturing method for a semiconductor device as the second example of the present invention. In the present example, for both a first region where an N-MOSFET is to be formed and a second region where a P-MOSFET is to be formed, the deposition of the TiN single barrier layer of the first step of the 7B (The third step of the method) and the AI embedding the second step of 7B (the fourth step of the method of the present invention), and metal gate electrodes are formed to realize appropriate effective work functions, respectively.

Bei Schritt 161 nach 16 wird eine Grabenstruktur 901 und eine Grabenstruktur 902 in dem ersten Bereich, wo der N-MOSFET auszubilden ist, bzw. dem zweiten Bereich ausgebildet, wo der P-MOSFET auszubilden ist, und Metallnitridschichten A 900 werden in den Grabenstrukturen 901 bzw. 902 ausgebildet. Danach werden bei Schritt 162 aus 16 eine Metallnitridschicht B 903 und eine Metalllegierungsschicht 904 so ausgebildet, dass sie die jeweiligen Innenseiten der Grabenstrukturen 901 und 902 bedecken, indem das PCM-Zerstäubungsverarbeitungsgerät verwendet wird. Danach werden bei Schritt 163 aus 16 die Metallnitridschicht B 903 und die Metalllegierungsschicht 904, welche den Bodenteil der Grabenstruktur 901 in dem ersten Bereich, wo der N-MOSFET auszubilden ist, zusammensetzen, unter Verwendung einer Lithographietechnik sowie einer Ätztechnik entfernt. Bei dem vorliegenden Beispiel wurde die Metallnitridschicht B 903 durch ein Nassätzverfahren unter Verwendung einer Mischlösung aus Schwefelsäure, Wasserstoffperoxydlösung und Wasser entfernt, und die Metalllegierungsschicht 904 wurde durch einen Ar-Plasmaätzvorgang entfernt.At step 161 after 16 a trench structure 901 and a trench structure 902 are formed in the first region where the N-MOSFET is to be formed and the second region where the P-MOSFET is to be formed, respectively, and metal nitride layers A 900 are formed in the trench structures 901 and 902, respectively. Thereafter, at step 162, off 16 a metal nitride layer B 903 and a metal alloy layer 904 are formed so as to cover the respective insides of the trench structures 901 and 902 by using the PCM sputtering processing apparatus. Thereafter, at step 163, off 16 the metal nitride layer B 903 and the metal alloy layer 904 composing the bottom part of the trench structure 901 in the first region where the N-MOSFET is to be formed are removed using a lithography technique and an etching technique. In the present example, the metal nitride layer B 903 was removed by a wet etching process using a mixed solution of sulfuric acid, hydrogen peroxide solution and water, and the metal alloy layer 904 was removed by an Ar plasma etching process.

Danach wurde bei Schritt 164 aus 16 das Substrat in die Kammer 501 übertragen, und eine TiN-Einzelbarrierenschicht 905 wurde in dem in 6 gezeigten Halbleiterherstellungsgerät, das das Zerstäubungsverfahren nach einem Ausführungsbeispiel der Erfindung (dritter Schritt gemäß einem Ausführungsbeispiel der Erfindung) ausführen kann, so ausgebildet, dass die jeweiligen Innenseiten der Grabenstrukturen 901 und 902 bedeckt sind.After that, at step 164, off 16 the substrate was transferred to the chamber 501, and a TiN single barrier layer 905 was deposited in the in 6 A semiconductor manufacturing apparatus shown in FIG. 1 which can perform the sputtering method according to an embodiment of the invention (third step according to an embodiment of the invention) is formed so that the respective insides of the trench structures 901 and 902 are covered.

Danach wurde bei Schritt 165 aus 16 das Substrat, auf dem die TiN-Einzelbarrierenschicht in den Grabenstrukturen 901 und 902 ausgebildet wurde, in die Kammer 502 übertragen, und die AI-Einbettung nach dem vierten Schritt gemäß einem Ausführungsbeispiel der Erfindung wurde zur Ausbildung einer Metallschicht 906 als AI innerhalb der Grabenstrukturen 901 und 902 durchgeführt. Danach wurde bei Schritt 166 aus 16 eine Planarisierung unter Verwendung einer CMP-Technik durchgeführt, und die nicht benötigte Metallschicht 906 wurde entfernt.After that, at step 165, off 16 the substrate on which the TiN single barrier layer was formed in the trench structures 901 and 902 was transferred to the chamber 502 and the Al embedding after the fourth step according to an embodiment of the invention was used to form a metal layer 906 as Al within the trench structures 901 and 902 performed. After that, at step 166, it was off 16 planarization was performed using a CMP technique and the unnecessary metal layer 906 was removed.

Es versteht sich, dass bei dem Schritt zur Ausbildung der aus AI ausgebildeten Metallschicht, durch Einstellen der Substrattemperatur zwischen 300°C bis 400°C, die Metalllegierungsschicht 904 zumindest in die Metallnitridschicht A 900 in dem Bereich diffundiert, wo der N-MOSFET auszubilden ist, und die für den N-MOSFET geeignete effektive Austrittsarbeit kann verwirklicht werden. In dem Bereich, wo der P-MOSFET auszubilden ist, unterdrücken andererseits die Metallnitridschicht B 903 und die Metalllegierungsschicht 904 die AI-Diffusion, und dadurch ist es möglich, eine für den P-MOSFET geeignete effektive Austrittsarbeit beizubehalten. Ein Untersuchungsergebnis für diese effektive Austrittsarbeit für den P-MOSFET ist in 17 gezeigt.It is understood that in the step of forming the metal layer formed of Al, by adjusting the substrate temperature between 300°C to 400°C, the metal alloy layer 904 is diffused at least into the metal nitride layer A 900 in the region where the N-MOSFET is to be formed , and the effective work function suitable for the N-MOSFET can be realized. On the other hand, in the region where the P-MOSFET is to be formed, the metal nitride film B 903 and the metal alloy film 904 suppress Al diffusion, and thereby it is possible to maintain an effective work function suitable for the P-MOSFET. An investigation result for this effective work function for the P-MOSFET is in 17 shown.

17 zeigt eine Ansicht zur Darstellung des Untersuchungsergebnisses der jeweiligen effektiven Austrittsarbeiten unmittelbar nach der AI-Einbettungsausbildung und nach einer zusätzlichen Wärmebehandlung bei 450°C bei dem Schritt, nachdem der vorstehend beschriebene Stapelschritt für die verschiedenen Metallmaterialien abgeschlossen worden ist. Dabei wurde die Bewertung für TiN-Einzelbarrierenschichtdicken von 3 nm und 5 nm durchgeführt. Während bekannt ist, dass sich die effektive Austrittsarbeit reduziert, wenn AI in die TiN-Einzelbarrierenschicht diffundiert wird, zeigt sich keine signifikante Reduktion der effektiven Austrittsarbeit, selbst wenn eine Erwärmung bei 450°C durchgeführt wird, wie es in 17 gezeigt ist. Dies zeigt, dass die unter Verwendung des PCM-Verarbeitungsgerätes ausgebildete TiN-Einzelbarrierenschicht gute Barriereneigenschaften gegenüber der AI-Diffusion aufweist. Als Folge der Messung der effektiven Austrittsarbeit, der EOT und einer Leckstromcharakteristik des hergestellten Elementes wurde bestätigt, dass die für jeden MOSFET geeignete effektive Austrittsarbeit (4,4 eV oder weniger für den N-MOSFET und 4,6 eV oder mehr für den P-MOSFET) erhalten wurde, ohne einen Anstieg der EOT herauszufordern, indem das AI-Einbettungsverfahren nach einem Ausführungsbeispiel der Erfindung verwendet wurde. 17 shows a view showing the examination result of the respective effective work functions immediately after AI embedding and after an additional heat treatment at 450°C at the step after the above-described stacking step for the various metal materials has been completed. The evaluation was carried out for TiN single barrier layer thicknesses of 3 nm and 5 nm. While it is known that the effective work function reduces when Al is diffused into the TiN single barrier layer, there is no significant reduction in the effective work function even when heating at 450°C is performed as shown in 17 is shown. This shows that the TiN single barrier layer formed using the PCM processing apparatus has good barrier properties against Al diffusion. As a result of measuring an effective work function, EOT and a leakage current characteristic of the manufactured element, it was confirmed that the effective work function suitable for each MOSFET (4.4 eV or less for the N-type MOSFET and 4.6 eV or more for the P- type MOSFET) was obtained without challenging an increase in EOT by using the Al embedding method according to an embodiment of the invention.

So wird erfindungsgemäß ein Herstellungsverfahren für ein elektronisches Bauteil mit einem Schritt zur Einbettung einer Metallschicht bereitgestellt. Ein Ausführungsbeispiel der Erfindung beinhaltet einen dritten Schritt zur Abscheidung einer einzelnen Barrierenschicht mit TiN auf einem zu verarbeitenden Objekt, auf dem ein konkaves Teil ausgebildet ist, sowie einen vierten Schritt zum Füllen eines Metalls mit niedrigem Schmelzpunkt unmittelbar auf der Barrierenschicht unter einer Temperaturbedingung, welche ein Fließen des Metalls mit niedrigem Schmelzpunkt erlaubt, durch ein PCM-Zerstäubungsverfahren, während ein Magnetfeld durch eine Magneteinheit mit mehreren Magneten ausgebildet wird, die an Gitterpunkten eines polygonalen Gitters so angeordnet sind, dass sie verschiedene Polaritäten zwischen den benachbarten Magneten aufweisen.Thus, according to the invention, a production method for an electronic component is provided with a step for embedding a metal layer. An embodiment of the invention includes a third step of depositing a single barrier layer with TiN on an object to be processed on which a concave part is formed, and a fourth step of filling a low-melting-point metal directly on the barrier layer under a temperature condition which a The low-melting-point metal is allowed to flow by a PCM sputtering method while a magnetic field is formed by a magnet unit having a plurality of magnets arranged at lattice points of a polygonal lattice so as to have different polarities between the adjacent magnets.

Claims (7)

Herstellungsverfahren für ein elektronisches Bauteil nach einem „gate last“-Verfahren, mit: einem ersten Schritt zum Bilden einer isolierenden Schicht (603) mit hoher Permeabilitätskonstante in einem auf einem zu verarbeitenden Objekt ausgebildeten Graben (601), in dem eine isolierende Unterschicht (602) existiert; einem zweiten Schritt zum Bilden von Metallnitridschichten (701-703, 903) sowie einer Metallschicht (704, 904) zum Steuern einer Betriebsspannung über der isolierenden Schicht (603) mit hoher Permeabilität; einem dritten Schritt zum Ablagern einer einzelnen Barrierenschicht (705, 905), die Titannitrid enthält, bei einer Raumtemperatur über den Metallnitridschichten (701-703, 903) und der Metallschicht (704, 904) zum Steuern der Betriebsspannung durch ein Zerstäubungsverfahren, während ein Cusp-Magnetfeld auf einer Zieloberfläche ausgebildet wird; und einem vierten Schritt zum Füllen einer Schicht (906) aus einem Metall mit niedrigem Schmelzpunkt unmittelbar auf die einzelne Barrierenschicht (705, 905) unter einer Temperaturbedingung, die ein Fließen der Schicht aus dem Metall mit niedrigem Schmelzpunkt erlaubt.Manufacturing process for an electronic component using a "gate last" process, with: a first step of forming an insulating layer (603) having a high permeability constant in a trench (601) formed on an object to be processed in which an insulating underlayer (602) exists; a second step of forming metal nitride layers (701-703, 903) and a metal layer (704, 904) for controlling an operating voltage over the high permeability insulating layer (603); a third step of depositing a single barrier layer (705, 905) containing titanium nitride at room temperature over the metal nitride layers (701-703, 903) and the metal layer (704, 904) for controlling the operating voltage by a sputtering method while a cusp - magnetic field is formed on a target surface; and a fourth step of filling a low-melting-point metal layer (906) directly on said single barrier layer (705, 905) under a temperature condition allowing said low-melting-point metal layer to flow. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1, wobei der vierte Schritt die Schicht (906) aus dem Metall mit niedrigem Schmelzpunkt durch ein Zerstäubungsverfahren abscheidet, während ein Cusp-Magnetfeld auf der Zieloberfläche ausgebildet wird.Manufacturing process for an electronic component claim 1 wherein the fourth step deposits the low melting point metal layer (906) by a sputtering method while forming a cusp magnetic field on the target surface. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1, wobei der dritte Schritt bei einem Druck von nicht weniger als 1 Pa und nicht mehr als 200 Pa ausgeführt wird.Manufacturing process for an electronic component claim 1 , wherein the third step is carried out at a pressure of not less than 1 Pa and not more than 200 Pa. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 3, wobei der dritte Schritt bei einem Druck von nicht weniger als 10 Pa und nicht mehr als 100 Pa durchgeführt wird.Manufacturing process for an electronic component claim 3 , wherein the third step is carried out at a pressure of not less than 10 Pa and not more than 100 Pa. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1, wobei das zu verarbeitende Objekt eine Elektrodenschicht ist, und der dritte Schritt die Barrierenschicht (705, 905) unmittelbar auf der Elektrodenschicht ausbildet.Manufacturing process for an electronic component claim 1 wherein the object to be processed is an electrode layer, and the third step forms the barrier layer (705, 905) directly on the electrode layer. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1, wobei das Verfahren den dritten und vierten Schritt durchführt, ohne das zu verarbeitende Objekt der Atmosphäre auszusetzen.Manufacturing process for an electronic component claim 1 , wherein the method performs the third and fourth steps without exposing the object to be processed to the atmosphere. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1, wobei die einzelne Barrierenschicht (705, 905) eine (220)-Orientierung aufweist.Manufacturing process for an electronic component claim 1 , wherein the single barrier layer (705, 905) has a (220) orientation.
DE102011078243.5A 2010-12-28 2011-06-28 Manufacturing method for an electronic component with a step of embedding a metal layer Active DE102011078243B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-294009 2010-12-28
JP2010294009A JP5649441B2 (en) 2009-12-29 2010-12-28 Method of manufacturing electronic component having step of embedding metal film

Publications (2)

Publication Number Publication Date
DE102011078243A1 DE102011078243A1 (en) 2012-06-28
DE102011078243B4 true DE102011078243B4 (en) 2022-07-21

Family

ID=46512875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011078243.5A Active DE102011078243B4 (en) 2010-12-28 2011-06-28 Manufacturing method for an electronic component with a step of embedding a metal layer

Country Status (4)

Country Link
JP (1) JP5649441B2 (en)
KR (1) KR101252126B1 (en)
DE (1) DE102011078243B4 (en)
TW (1) TWI509094B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5834944B2 (en) * 2012-01-19 2015-12-24 東京エレクトロン株式会社 Magnetron sputtering apparatus and film forming method
KR101638464B1 (en) * 2012-01-24 2016-07-11 캐논 아네르바 가부시키가이샤 Electronic component manufacturing method and electrode structure
KR102127778B1 (en) 2013-10-15 2020-06-29 삼성전자주식회사 Method of fabricating a semiconductor device and the device
US11257677B2 (en) * 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168891A (en) 1992-11-30 1994-06-14 Mitsubishi Electric Corp Semiconductor fabricating system
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US20010030123A1 (en) 2000-01-21 2001-10-18 Jianming Fu Sputtering method utilizing an extended plasma region
US20030024478A1 (en) 2001-08-06 2003-02-06 Anelva Corporation Surface processing apparatus
JP2004506090A (en) 2000-03-10 2004-02-26 アプライド　マテリアルズ　インコーポレイテッド Method and apparatus for performing high pressure physical vapor deposition
US20090179285A1 (en) 2008-01-10 2009-07-16 Bingxi Sun Wood Metal gate electrodes for replacement gate integration scheme

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666287B2 (en) * 1988-07-25 1994-08-24 富士通株式会社 Method for manufacturing semiconductor device
CA2041730C (en) * 1991-05-02 2001-08-21 Luc Ouellet Stabilization of the interface between aluminum and titanium nitride
JPH05267475A (en) * 1992-03-18 1993-10-15 Yamaha Corp Wiring formation
IL113882A0 (en) * 1994-06-03 1995-08-31 Varian Associates Tin deposition method
JPH08222564A (en) * 1995-02-15 1996-08-30 Yamaha Corp Manufacture of semiconductor device and semiconductor manufacturing device
JPH0941133A (en) * 1995-08-01 1997-02-10 Sony Corp Film forming method of metal compound film and film forming device to be used therefor
JPH09120991A (en) * 1995-08-07 1997-05-06 Applied Materials Inc Metal filling to narrow aperture using crystallographically alignedliner layer and formation of inter conection
JP3408527B2 (en) * 2000-10-26 2003-05-19 松下電器産業株式会社 Method for manufacturing semiconductor device
JP4614578B2 (en) * 2001-06-01 2011-01-19 キヤノンアネルバ株式会社 Plasma processing equipment for sputter deposition applications
JP2004162138A (en) * 2002-11-14 2004-06-10 Anelva Corp Plasma assisted sputtering film-forming apparatus
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007027392A (en) * 2005-07-15 2007-02-01 Denso Corp Semiconductor device and its manufacturing method
WO2009157186A1 (en) * 2008-06-24 2009-12-30 キヤノンアネルバ株式会社 Magnetic field generating apparatus and plasma processing apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
JPH06168891A (en) 1992-11-30 1994-06-14 Mitsubishi Electric Corp Semiconductor fabricating system
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP3193875B2 (en) 1995-08-07 2001-07-30 アプライド マテリアルズ インコーポレイテッド Method and apparatus for low cost metal filling and planarization of contacts, vias and trenches in semiconductor wafers
US20010030123A1 (en) 2000-01-21 2001-10-18 Jianming Fu Sputtering method utilizing an extended plasma region
JP2004506090A (en) 2000-03-10 2004-02-26 アプライド　マテリアルズ　インコーポレイテッド Method and apparatus for performing high pressure physical vapor deposition
US20030024478A1 (en) 2001-08-06 2003-02-06 Anelva Corporation Surface processing apparatus
US20090179285A1 (en) 2008-01-10 2009-07-16 Bingxi Sun Wood Metal gate electrodes for replacement gate integration scheme

Also Published As

Publication number Publication date
KR101252126B1 (en) 2013-04-08
TW201250019A (en) 2012-12-16
JP2011153374A (en) 2011-08-11
KR20120089989A (en) 2012-08-16
DE102011078243A1 (en) 2012-06-28
JP5649441B2 (en) 2015-01-07
TWI509094B (en) 2015-11-21

Similar Documents

Publication Publication Date Title
DE3854276T2 (en) Cathode sputtering method and device for carrying out the same.
DE3587964T2 (en) Method and device for chemical vapor deposition using a magnetron-enhanced plasma.
DE3727264C2 (en)
DE10060002B4 (en) Device for surface treatment
DE3783405T2 (en) SEMICONDUCTOR ARRANGEMENT WITH A THICK LAYER WIRING AND METHOD FOR PRODUCING THE SAME.
DE102006004430B4 (en) Method and system for advanced process control in an etching system by gas flow control based on CD measurements
DE4201661A1 (en) Semiconductor integrated circuit mfr. - uses a deposited carbon@ film as intermediate layer to improve the accuracy of reproducing sub-micron dimensions
DE69327778T2 (en) Device for contact hole filling in a semiconductor element by irradiation with a plasma from inert gas ions
DE102011078243B4 (en) Manufacturing method for an electronic component with a step of embedding a metal layer
DE69502750T2 (en) Plasma generating device and plasma processing device
EP0579018A1 (en) Process for production of a metal oxide layer, vacuum treatment apparatus for the process and article coated with at least one metal oxide layer
DE112009001954T5 (en) Plasma doping method and method for producing a semiconductor device
DE112009003766T5 (en) Sputtering device and sputtering method
DE112010002029T5 (en) Film forming method and film forming apparatus
DE102008015078B4 (en) vacuum evaporator
DE1515300A1 (en) Device for the production of high quality thin layers by cathode sputtering
DE69232575T2 (en) Copper film coated substrates and method of making a copper film on a substrate
DE1640486C3 (en) Process for reactive sputtering of elemental silicon
DE112012005736T5 (en) Production process for electrical component and electrode assembly
DE1690276B1 (en) CATHODE DUST PROCESS FOR PRODUCING OHMSHE CONTACTS ON A SEMICONDUCTOR SUBSTRATE AND DEVICE FOR PERFORMING THE PROCESS
DE19613669B4 (en) Method for producing a semiconductor element with a platinum layer
DE102007025341B4 (en) Process and separation system with multi-step separation control
DE69131391T2 (en) Plasma processing device
DE10048420A1 (en) Method for producing integrated circuit arrangements and associated circuit arrangements, in particular tunnel contact elements
DE102015117176B4 (en) Process for processing a beam

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021283000

Ipc: H01L0029450000

Effective date: 20130606

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029450000

Ipc: H01L0021285000

R018 Grant decision by examination section/examining division
R020 Patent grant now final