DE102010063159A1 - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
DE102010063159A1
DE102010063159A1 DE102010063159A DE102010063159A DE102010063159A1 DE 102010063159 A1 DE102010063159 A1 DE 102010063159A1 DE 102010063159 A DE102010063159 A DE 102010063159A DE 102010063159 A DE102010063159 A DE 102010063159A DE 102010063159 A1 DE102010063159 A1 DE 102010063159A1
Authority
DE
Germany
Prior art keywords
density
semiconductor substrate
oxygen
vacancy
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010063159A
Other languages
German (de)
Other versions
DE102010063159B4 (en
Inventor
Takahide Aichi-ken Sugiyama
Tadashi Aichi-ken Misumi
Shinya Aichi-ken Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102010063159A1 publication Critical patent/DE102010063159A1/en
Application granted granted Critical
Publication of DE102010063159B4 publication Critical patent/DE102010063159B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Abstract

Eine Halbleitervorrichtung umfasst ein Halbleitersubstrat, eine erste Elektrode, die auf einer ersten Hauptoberfläche des Halbleitersubstrates ausgebildet ist, sowie eine zweite Elektrode, die auf einer zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet ist. Das Halbleitersubstrat beinhaltet einen ersten Bereich, in dem eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern ist, sowie einen zweiten Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist.A semiconductor device includes a semiconductor substrate, a first electrode formed on a first main surface of the semiconductor substrate, and a second electrode formed on a second main surface of the semiconductor substrate. The semiconductor substrate includes a first region in which a density of oxygen vacancy defects is greater than a density of vacancy cluster defects and a second region in which the density of vacancy cluster defects is greater than the density of oxygen vacancy defects.

Description

Die Erfindung betrifft eine Halbleitervorrichtung. Die Erfindung betrifft insbesondere eine Freilaufdiode, die mit einer Leistungshalbleitervorrichtung in Gegenparallelschaltung verbunden ist.The invention relates to a semiconductor device. In particular, the invention relates to a freewheeling diode connected to a power semiconductor device in a counter-parallel circuit.

Eine Diode wird bei vielen Bauarten von elektrischen Schaltungen verwendet, und ihre Funktion deckt weitgefächerte Gebiete ab. Die Diode wird beispielsweise bei einer Inverterschaltung verwendet, welche die Zufuhr von elektrischer Energie zu einer Last steuert. Die Inverterschaltung umfasst eine Vielzahl von Leistungshalbleitervorrichtungen in Brückenschaltung, und Dioden werden mit diesen Leistungshalbleitervorrichtungen jeweils in Gegenparallelschaltung verbunden. Diese Diodenbauart wird als Freilaufdiode (nachstehend als „FWD” in Bezug genommen) bezeichnet. Die FWD kommuniziert einen Laststrom, wenn die Leistungshalbleitervorrichtung eine An/Aus-Steuerung des Laststroms durchführt.A diode is used in many types of electrical circuits, and their function covers wide areas. The diode is used, for example, in an inverter circuit which controls the supply of electrical energy to a load. The inverter circuit comprises a plurality of bridge-connected power semiconductor devices, and diodes are connected to these power semiconductor devices in a counter-parallel circuit, respectively. This type of diode is called a freewheeling diode (hereinafter referred to as "FWD"). The FWD communicates a load current when the power semiconductor device performs on / off control of the load current.

In letzter Zeit erforderte eine Inverterschaltung zur Steuerung eines in einem Hybridfahrzeug oder einem Elektrofahrzeug angeordneten Motors einen geringen Schaltverlust und eine hohe Stoßdurchschlagsspannung. Zur Erfüllung dieser Anforderungen muss die Sperrverzögerungseigenschaft der FWD verbessert werden. Es erfolgten insbesondere Bemühungen zur Verringerung einer Sperrverzögerungsladung (Qrr) für einen niedrigen Schaltverlust und zur Aufweichung eines Erholungsstroms, der zu der hohen Stoßdurchschlagsspannung beiträgt, indem Kristallfehler innerhalb des Halbleitersubstrates ausgebildet wurden.Recently, an inverter circuit for controlling a motor arranged in a hybrid vehicle or an electric vehicle has required a low switching loss and a high breakdown voltage. To meet these requirements, the FWD lock-in delay characteristic must be improved. In particular, efforts have been made to reduce a reverse recovery charge (Qrr) for a low switching loss and to soften a recovery current that contributes to the high breakdown voltage by forming crystal defects within the semiconductor substrate.

Die Druckschriften WO 99/09600 A , JP-H06-35010 A und JP-2004-88012 A offenbaren eine Technik zur Verbesserung der Sperrverzögerungseigenschaft der FWD. Bei diesem Stand der Technik wird die Sperrverzögerungseigenschaft der FWD verbessert, indem zwei Arten von Kristallfehler innerhalb des Halbleitersubstrates kombiniert werden: eine Kristallfehlerart wird durch Verwendung einer Schwermetalldiffusion ausgebildet, und eine andere Kristallfehlerart wird unter Verwendung einer Bestrahlung mit geladenen Teilchen ausgebildet.The pamphlets WO 99/09600 A . JP-H06-35010 A and JP-2004-88012A disclose a technique for improving the reverse recovery characteristic of the FWD. In this prior art, the reverse recovery characteristic of the FWD is improved by combining two kinds of crystal defects within the semiconductor substrate: one crystal defect type is formed by using heavy metal diffusion, and another crystal defect type is formed by using charged particle radiation.

Allgemein bildet das Energieniveau der Kristallfehler ein Rekombinationszentrum für Elektronen und Löcher sowie ein Generationszentrum für Elektronen und Löcher, wenn ein hohes elektrisches Feld angelegt wird (ein Sperrzustand). Falls viele Kristallfehler innerhalb des Halbleitersubstrates ausgebildet werden, kann daher ein Anstieg des Leckstroms im Sperrzustand auftreten. Es ist bekannt, dass unter Verwendung der Schwermetalldiffusion ausgebildete Kristallfehler ein geringes Erzeugungsausmaß für Elektronen und Löcher aufweisen (das Erzeugungsausmaß für Elektronen und Löcher ist nachstehend als „Erzeugungswahrscheinlichkeit” in Bezug genommen). Daher wird der Leckstrom gehemmt, wenn die innerhalb des Halbleitersubstrates ausgebildete Kristallfehlerart von der Diffusion des Schwermetalls herrührt. Die unter Verwendung einer Schwermetalldiffusion ausgebildeten Kristallfehler weisen jedoch das Problem auf, dass das Rekombinationsausmaß der Elektronen und Löcher (was nachstehend als „Rekombinationswahrscheinlichkeit” in Bezug genommen ist) in Abhängigkeit von der Temperatur leicht variiert. Andererseits sind die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler dadurch gekennzeichnet, dass die Rekombinationswahrscheinlichkeit für Elektronen und Löcher nicht in Abhängigkeit von der Temperatur variiert. Bei dem vorstehend beschriebenen Stand der Technik werden beide Arten von ausgebildeten Kristallfehlern unter Verwendung der Schwermetalldiffusion und der Bestrahlung mit geladenen Teilchen innerhalb des Halbleitersubstrates kombiniert, weswegen dies zu der Verringerung der Sperrverzögerungsladung (Qrr) und der Aufweichung des Erholungsstroms führt, während es den Anstieg im Leckstrom hemmt.Generally, the energy level of the crystal defects forms a recombination center for electrons and holes as well as an electron and hole generation center when a high electric field is applied (a blocking state). Therefore, if many crystal defects are formed inside the semiconductor substrate, an increase in off-state leakage current may occur. It is known that crystal defects formed using heavy metal diffusion have a small generation amount of electrons and holes (the generation amount of electrons and holes is referred to as "generation probability" below). Therefore, the leakage current is inhibited when the crystal defect type formed inside the semiconductor substrate is due to the diffusion of the heavy metal. However, the crystal defects formed using heavy metal diffusion have the problem that the recombination amount of the electrons and holes (which is referred to as "recombination probability" hereinafter) slightly varies depending on the temperature. On the other hand, the crystal defects formed using the charged particle beam irradiation are characterized in that the recombination probability for electrons and holes does not vary depending on the temperature. In the above-described prior art, both types of crystal defects formed are combined using heavy metal diffusion and charged particle irradiation within the semiconductor substrate, thus resulting in reduction of the reverse recovery charge (Qrr) and relaxation of the recovery current while suppressing the increase in Leakage current inhibits.

Bei dem vorstehend beschriebenen Stand der Technik werden jedoch die Kristallfehler unter Verwendung von Schwermetallen (beispielsweise Platin) ausgebildet. Für den Vorgang zum Dotieren des Schwermetalls benötigt das Halbleitersubstrat eine Sonderausstattung, um eine Kontamination mit dem Schwermetall zu vermeiden. Derartige Sonderausstattungen unterscheiden sich von den allgemeinen Halbleiterherstellungsausstattungen. Daher führt die Verwendung von Schwermetallen zu einem massiven Kostenanstieg bei der Herstellung der Halbleitervorrichtung.In the prior art described above, however, the crystal defects are formed using heavy metals (for example, platinum). For the process of doping the heavy metal, the semiconductor substrate requires special equipment to avoid contamination with the heavy metal. Such optional equipment is different from general semiconductor manufacturing equipment. Therefore, the use of heavy metals leads to a massive increase in the cost of manufacturing the semiconductor device.

Die erfindungsgemäß bereitgestellte Technik kann eine Halbleitervorrichtung bereitstellen, bei der verschiedene Arten von Kristallfehlern kombiniert werden, ohne dass Schwermetalle verwendet werden.The technique provided by the present invention may provide a semiconductor device in which various types of crystal defects are combined without using heavy metals.

Hierbei spielen die Energieniveaus der Kristallfehler eine Rolle. Die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler weisen für das Rekombinationszentrum ein Energieniveau von 0,23 eV unterhalb der Leitungsbandkante (Ec) auf. Andererseits sind die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler eine Ansammlung von Gitterlücken, bei denen eine Vielzahl von Atomgitterlücken kombiniert ist, und weisen ein Energieniveau des Rekombinationszentrums bei 0,40 eV unterhalb der Leitungsbandkante (Ec) auf. Im Vergleich weisen also die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler ein flaches Energieniveau und die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler ein tiefes Energieniveau auf.Here, the energy levels of crystal defects play a role. The crystal defects formed using heavy metal diffusion have an energy level of 0.23 eV below the conduction band edge (Ec) for the recombination center. On the other hand, the crystal defects formed using charged particle beam irradiation are an accumulation of vacancies combining a plurality of atomic vacancies and have an energy level of the recombination center at 0.40 eV below the conduction band edge (Ec). In comparison, therefore, the crystal defects formed using heavy metal diffusion have a flat energy level and those using charged radiation Particles formed crystal defects to a low energy level.

Erfindungsgemäß wurde herausgefunden, dass die Rekombinationswahrscheinlichkeit und die Erzeugungswahrscheinlichkeit für Elektronen und Löcher von dem Energieniveau für Kristallfehler abhängen. 1 zeigt einen Zusammenhang zwischen dem Energieniveau für Kristallfehler und der Rekombinationswahrscheinlichkeit im Falle einer einzelnen Fehlstelle, und zeigt außerdem einen Zusammenhang zwischen dem Energieniveau für Kristallfehler und der Erzeugungswahrscheinlichkeit im Falle der einzelnen Fehlstelle. Gemäß 1 ist die Erzeugungswahrscheinlichkeit für Elektronen und Löcher für das flache Energieniveau von Kristallfehlern (beispielsweise die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler) niedrig, weswegen der Leckstrom gehemmt werden kann. Die Rekombinationswahrscheinlichkeit für Elektronen und Löcher bei dem flachen Energieniveau der Kristallfehler variiert jedoch in Abhängigkeit von der Temperatur. Andererseits variiert die Rekombinationswahrscheinlichkeit für Elektronen und Löcher bei dem tiefen Energieniveau für Kristallfehler (beispielsweise die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler) nicht in Abhängigkeit von der Temperatur. Daher folgt, dass die Rekombinationswahrscheinlichkeit und die Erzeugungswahrscheinlichkeit für Elektronen und Löcher von dem Energieniveau der Kristallfehler abhängen. Somit wird erwartet, dass eine Halbleitervorrichtung, bei der verschiedene Arten von Kristallfehlern ohne die Verwendung von Schermetallen kombiniert werden, verwirklicht werden kann, falls Kristallfehler mit einem flachen Energieniveau wie die unter Verwendung von Schwermetallen ausgebildeten Kristallfehler ausgebildet werden.According to the invention, it has been found that the recombination probability and the generation probability for electrons and holes depend on the energy level for crystal defects. 1 shows a relationship between the energy level for crystal defects and the recombination probability in the case of a single defect, and also shows a relationship between the energy level for crystal defects and the generation probability in the case of the single defect. According to 1 For example, the generation probability of electrons and holes for the shallow energy level of crystal defects (for example, the crystal defects formed using heavy metal diffusion) is low, and therefore the leakage current can be inhibited. However, the recombination probability for electrons and holes at the flat energy level of the crystal defects varies depending on the temperature. On the other hand, the recombination probability for electrons and holes at the deep energy level for crystal defects (for example, the crystal defects formed by using the charged particle beam irradiation) does not vary depending on the temperature. Therefore, it follows that the recombination probability and the generation probability for electrons and holes depend on the energy level of the crystal defects. Thus, it is expected that a semiconductor device in which various types of crystal defects are combined without the use of shearing metals can be realized if crystal defects having a shallow energy level such as the crystal defects formed using heavy metals are formed.

Eine erfindungsgemäße Halbleitervorrichtung umfasst ein Halbleitersubstrat, eine erste Elektrode, die auf einer ersten Hauptoberfläche des Halbleitersubstrates ausgebildet ist, und eine zweite Elektrode, die auf einer zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet ist. Das Halbleitersubstrat kann einen ersten Bereich, bei dem die Dichte von Sauerstoffleerstellen größer als die Dichte von Leerstellenclustern ist, sowie einen zweiten Bereich beinhalten, bei dem die Dichte der Leerstellencluster. größer als die Dichte der Sauerstoffleerstellen ist. Die erfindungsgemäße Halbleitervorrichtung umfasst, dass bei ihr Sauerstoffleerstellen ausgebildet sind. Die Sauerstoffleerstellen weisen ein Energieniveau von etwa 0,17 eV unterhalb der Leitungsbandkante (Ec) auf, und ihr Energieniveau ist nahezu identisch zu dem Energieniveau von durch die Verwendung von Schwermetalldiffusion ausgebildeten Kristallfehlern. Daher können die Sauerstoffleerstellen die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler modifizieren. Falls Sauerstoffleerstellen ausgebildet werden, wird eine Halbleitervorrichtung ohne die Verwendung von Schwermetallen verwirklicht, bei der verschiedene Arten von Kristallfehlern kombiniert sind.A semiconductor device according to the invention comprises a semiconductor substrate, a first electrode formed on a first main surface of the semiconductor substrate, and a second electrode formed on a second main surface of the semiconductor substrate. The semiconductor substrate may include a first region where the density of oxygen vacancies is greater than the density of vacancy clusters, and a second region where the density of the vacancy clusters. greater than the density of oxygen vacancies. The semiconductor device according to the invention comprises that oxygen vacancies are formed in it. The oxygen vacancies have an energy level of about 0.17 eV below the conduction band edge (Ec), and their energy level is nearly identical to the energy level of crystal defects formed by the use of heavy metal diffusion. Therefore, the oxygen vacancies may modify the crystal defects formed using heavy metal diffusion. If oxygen vacancies are formed, a semiconductor device without the use of heavy metals, in which various types of crystal defects are combined, is realized.

Die Erfindung ist nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher beschreiben. Es zeigen:The invention is described below with reference to embodiments with reference to the accompanying drawings. Show it:

1 einen Zusammenhang zwischen dem Energieniveau von Kristallfehlern und einer Rekombinationswahrscheinlichkeit sowie einen Zusammenhang zwischen dem Energieniveau von Kristallfehlern und der Erzeugungswahrscheinlichkeit für Elektronen und Löcher; 1 a relationship between the energy level of crystal defects and a recombination probability, as well as a relationship between the energy level of crystal defects and the electron and hole generation probability;

2 eine schematische Schnittansicht von einem wesentlichen Teil einer Diode bei einem Ausführungsbeispiel der Erfindung; 2 a schematic sectional view of an essential part of a diode in an embodiment of the invention;

3 eine schematische Übersicht von einem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 3 a schematic overview of a manufacturing method for the diode in the embodiment of the invention;

4 einen ersten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 4 a first step in the method of fabricating the diode in the embodiment of the present invention;

5 einen zweiten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 5 a second step in the method of fabricating the diode in the embodiment of the invention;

6 einen berechneten Wert für eine innerhalb einer Epitaxieschicht eingebrachten Sauerstoffdichte; 6 a calculated value for an oxygen density introduced within an epitaxial layer;

7 einen Messwert für die innerhalb der Epitaxieschicht eingebrachte Sauerstoffdichte; 7 a reading for the oxygen density introduced within the epitaxial layer;

8 einen dritten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 8th a third step in the method of fabricating the diode in the embodiment of the present invention;

9 einen vierten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 9 a fourth step in the method of fabricating the diode in the embodiment of the present invention;

10 einen fünften Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 10 a fifth step in the method of fabricating the diode in the embodiment of the present invention;

11 einen sechsten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 11 a sixth step in the manufacturing method of the diode in the embodiment of the present invention;

12 einen siebten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel; 12 a seventh step in the manufacturing method of the diode in the embodiment of the present invention;

13 Verteilungen einer Dotierstoffdichte und einer Kristallfehlerdichte bei der Diode nach dem erfindungsgemäßen Ausführungsbeispiel; 13 Distributions of a dopant density and a crystal defect density in the diode according to the embodiment of the present invention;

14 Verteilungen einer Dotierstoffdichte und einer Kristallfehlerdichte bei der Diode nach einem abgewandelten erfindungsgemäßen Ausführungsbeispiel; und 14 Distributions of a dopant density and a crystal defect density in the diode according to a modified embodiment of the invention; and

15 Verteilungen für eine Dotierstoffdichte und eine Kristallfehlerdichte bei der Diode nach einem anderen abgewandelten erfindungsgemäßen Ausführungsbeispiel. 15 Distributions for a dopant density and a crystal defect density in the diode according to another modified embodiment of the present invention.

2 zeigt eine schematische Schnittansicht einer Diode 10. Dabei zeigt die 2 lediglich einen Elementbereich, aber nicht den um den Elementbereich angeordneten Anschlussbereich. Die Diode 10 umfasst ein Halbleitersubstrat 20 aus monokristallinem Silizium, eine auf einer ersten Hauptoberfläche 20a des Halbleitersubstrates 20 ausgebildete Kathodenelektrode 30 sowie eine auf einer zweiten Hauptoberfläche 20b des Halbleitersubstrates 20 ausgebildete Anodenelektrode 70. Die Diode 10 gehört zu der sogenannten vertikalen PIN-Diodenbauart. 2 shows a schematic sectional view of a diode 10 , It shows the 2 only one element area, but not the connection area arranged around the element area. The diode 10 includes a semiconductor substrate 20 made of monocrystalline silicon, one on a first major surface 20a of the semiconductor substrate 20 formed cathode electrode 30 and one on a second major surface 20b of the semiconductor substrate 20 formed anode electrode 70 , The diode 10 belongs to the so-called vertical PIN diode type.

Gemäß 2 umfasst das Halbleitersubstrat 20 einen Kathodenbereich 42, einen auf dem Kathodenbereich 42 ausgebildeten Sperrbereich 44 für das elektrische Feld, einen auf dem Sperrbereich 44 für das elektrische Feld ausgebildeten Spannungserhaltungsbereich 50 sowie einen auf dem Spannungserhaltungsbereich 50 ausgebildeten Anodenbereich 60. Der Kathodenbereich 42 und der Sperrbereich 44 für das elektrische Feld beinhalten eine höhere Dichte an n-Dotierstoffen als der Spannungserhaltungsbereich 50. Der Kathodenbereich 42 und der Sperrbereich 44 für das elektrische Feld können als ein n-Dotierstoffzufuhrbereich 40 bezeichnet werden. Der Kathodenbereich 42 steht in Kontakt mit der Kathodenelektrode 30. Der Spannungserhaltungsbereich 50 isoliert den n-Dotierstoffzufuhrbereich 40 und den Anodenbereich 60. Der Spannungserhaltungsbereich 50 beinhaltet eine geringere Dichte von n-Dotierstoffen. Der Anodenbereich 60 beinhaltet eine höhere Dichte an p-Dotierstoffen und ist in Kontakt mit der Anodenelektrode 70.According to 2 includes the semiconductor substrate 20 a cathode area 42 , one on the cathode area 42 trained blocking area 44 for the electric field, one on the stopband 44 formed for the electric field voltage maintenance range 50 and one on the voltage maintenance area 50 trained anode area 60 , The cathode area 42 and the restricted area 44 for the electric field include a higher density of n-type dopants than the voltage sustaining range 50 , The cathode area 42 and the restricted area 44 for the electric field may be used as an n-type dopant supply region 40 be designated. The cathode area 42 is in contact with the cathode electrode 30 , The voltage maintenance area 50 isolates the n-type dopant supply region 40 and the anode area 60 , The voltage maintenance area 50 contains a lower density of n-type dopants. The anode area 60 contains a higher density of p-type dopants and is in contact with the anode electrode 70 ,

Nachstehend ist ein Herstellungsverfahren für die Diode 10 unter Bezugnahme auf das Flussdiagramm aus 3 beschrieben. Zunächst wird gemäß 4 ein n-Basissubstrat 140 (was später zu dem n-Dotierstoffzufuhrbereich 40 wird) präpariert. Bei einem Ausführungsbeispiel ist die Dotierstoffdichte des Basissubstrats 140 etwa 1 × 1015 cm–3 Danach wird eine n–-Epitaxieschicht 150 (was später der Spannungserhaltungsbereich 50 und der Anodenbereich 60 wird) auf dem Basissubstrat 140 unter Verwendung einer Epitaxiewachstumstechnik aufgewachsen. Bei einem Ausführungsbeispiel beträgt die Dicke der Epitaxieschicht 150 etwa 100 μm und ihre Dotierstoffdichte etwa 1 × 1014 cm–3.Below is a manufacturing process for the diode 10 with reference to the flowchart 3 described. First, according to 4 an n-base substrate 140 (which later becomes the n-type dopant supply region 40 is) prepared. In one embodiment, the dopant density of the base substrate is 140 about 1 × 10 15 cm -3 Thereafter, an n - epitaxial layer 150 (which later the voltage maintenance area 50 and the anode area 60 is) on the base substrate 140 grown up using an epitaxy growth technique. In one embodiment, the thickness is the epitaxial layer 150 about 100 μm and its dopant density about 1 × 10 14 cm -3 .

Danach wird gemäß 5 eine Siliziumoxidschicht 52 auf der Epitaxieschicht 150 unter einer Sauerstoffatmosphäre unter Verwendung einer thermischen Oxidationstechnik ausgebildet. Bei diesem thermischen Oxidationsschritt wird bevorzugt, dass die Atmosphärentemperatur zwischen 1100 und 1200 Grad Celsius (°C) eingestellt wird, und die thermische Oxidationszeit zwischen 10 und 500 Minuten eingestellt wird. Bei diesem thermischen Oxidationsschritt unter den vorstehend angeführten Bedingungen wird Sauerstoff in einen Oberflächenabschnitt der Epitaxieschicht 150 bis zu ihrer Festkörperlöslichkeitsgrenzkonzentration eingeführt. Danach wird der in den Oberflächenabschnitt der Epitaxieschicht 150 eingeführte Sauerstoff zu einem tiefen Abschnitt der Epitaxieschicht 150 unter einer Inertgasatmosphäre unter Verwendung einer Wärmebehandlungstechnik diffundiert. Bei diesem Wärmebehandlungsschritt wird bevorzugt, dass die Atmosphärentemperatur auf mehr als 1150°C eingestellt wird. Bei diesem Wärmebehandlungsschritt unter dieser Bedingung kann der Sauerstoff an einen tieferen Ort als ein örtlicher Bereich diffundiert werden, bei dem bei einem nachstehend beschriebenen Heliumbestrahlungsschritt Helium vorliegt. Im Einzelnen wird bevorzugt, dass ein Zielwert für die in die Epitaxieschicht 150 eingeführte Sauerstoffdichte bei mehr als 1 × 1017 cm–3 in einer Tiefe von 10 μm liegt, und noch bevorzugter bei 1 × 1017 cm–3 in einer Tiefe von 20 μm.Thereafter, according to 5 a silicon oxide layer 52 on the epitaxial layer 150 formed under an oxygen atmosphere using a thermal oxidation technique. In this thermal oxidation step, it is preferable that the atmospheric temperature is set between 1100 and 1200 degrees Celsius (° C), and the thermal oxidation time is set between 10 and 500 minutes. In this thermal oxidation step under the above-mentioned conditions, oxygen becomes a surface portion of the epitaxial layer 150 introduced to their solids solubility limit concentration. After that, the surface of the epitaxial layer becomes 150 introduced oxygen to a deep section of the epitaxial layer 150 diffused under an inert gas atmosphere using a heat treatment technique. In this heat treatment step, it is preferable that the atmospheric temperature is set more than 1150 ° C. In this heat treatment step under this condition, the oxygen may be diffused to a lower location than a local area where helium is present at a helium irradiation step described below. Specifically, it is preferred that a target value be entered into the epitaxial layer 150 introduced oxygen density at more than 1 × 10 17 cm -3 at a depth of 10 microns, and more preferably at 1 × 10 17 cm -3 at a depth of 20 microns.

6 zeigt einen berechneten Wert der innerhalb der Epitaxieschicht 150 eingeführten Sauerstoffdichte durch den thermischen Oxidationsschritt und den Wärmebehandlungsschritt. 7 zeigt einen gemessenen Wert der innerhalb der Epitaxieschicht 150 eingeführten Sauerstoffdichte durch den thermischen Oxidationsschritt und den Wärmebehandlungsschritt. Die vertikale Achse gibt die Sauerstoffdichte und die horizontale Achse gibt die Tiefe von der Oberfläche der Epitaxieschicht 150 an. 6 shows a calculated value within the epitaxial layer 150 introduced oxygen density through the thermal oxidation step and the heat treatment step. 7 shows a measured value within the epitaxial layer 150 introduced oxygen density through the thermal oxidation step and the heat treatment step. The vertical axis gives the oxygen density and the horizontal axis gives the depth from the surface of the epitaxial layer 150 at.

In 6 zeigen die berechneten Werte 1 und 2 die erwarteten Ergebnisse für den Fall, dass nur der thermische Oxidationsschritt durchgeführt wird. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 1 ist die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit ist auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 2 ist die Atmosphärentemperatur auf 1200°C eingestellt, und die thermische Oxidationszeit ist auf 10 Minuten eingestellt. Die berechneten Werte 3 bis 5 zeigen die erwarteten Ergebnisse für den Fall, dass sowohl der thermische Oxidationsschritt als auch der Wärmebehandlungsschritt durchgeführt werden. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 3 ist die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit ist auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 4 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 180 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 5 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 440 Minuten eingestellt. Bei dem Wärmebehandlungsschritt nach den berechneten Werten 3 bis 5 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die Wärmebehandlungszeit ist auf 328 Minuten eingestellt.In 6 show the calculated values 1 and 2 the expected results for the case where only the thermal oxidation step is performed. In the thermal oxidation step after the calculated value 1 is the atmospheric temperature on 1100 ° C, and the thermal oxidation time is set to 49 minutes. In the thermal oxidation step after the calculated value 2 the atmosphere temperature is set to 1200 ° C, and the thermal oxidation time is set to 10 minutes. The calculated values 3 to 5 show the expected results in the case where both the thermal oxidation step and the heat treatment step are performed. In the thermal oxidation step after the calculated value 3 For example, the atmosphere temperature is set at 1100 ° C, and the thermal oxidation time is set at 49 minutes. In the thermal oxidation step after the calculated value 4 For example, the atmosphere temperature is set to 1150 ° C, and the thermal oxidation time is set to 180 minutes. In the thermal oxidation step after the calculated value 5 For example, the atmosphere temperature is set to 1150 ° C, and the thermal oxidation time is set to 440 minutes. In the heat treatment step, according to the calculated values 3 to 5 For example, the atmosphere temperature is set to 1150 ° C, and the heat treatment time is set to 328 minutes.

Gemäß 6 geben alle berechneten Werte 1 bis 5 an, dass der Sauerstoff innerhalb der Epitaxieschicht 150 über den Zielwert hinaus eingeführt werden kann. Insbesondere geben die berechneten Werte 3 bis 5, für die sowohl der thermische Oxidationsschritt als auch der Wärmebehandlungsschritt durchgeführt wurden, an, dass Sauerstoff über den Zielwert hinaus selbst an einem tieferen Abschnitt der Epitaxieschicht 150 eingeführt werden kann. Im Vergleich des berechneten Wertes 1 mit dem berechneten Wert 2 ergibt sich, dass die jeweils durch den thermischen Oxidationsschritt eingeführten Sauerstoffdichten nahezu dieselben sind.According to 6 give all calculated values 1 to 5 assume that the oxygen within the epitaxial layer 150 beyond the target value. In particular, give the calculated values 3 to 5 , for which both the thermal oxidation step and the heat treatment step have been performed, indicate that oxygen is beyond the target even at a deeper portion of the epitaxial layer 150 can be introduced. In comparison of the calculated value 1 with the calculated value 2 As a result, the oxygen densities introduced by the thermal oxidation step are almost the same.

Als nächstes werden die berechneten Werte nach 6 durch die Messwerte nach 7 verifiziert. In 7 zeigen die Messwerte 11 und 12 die Ergebnisse für den Fall, dass nur der thermische Oxidationsschritt durchgeführt wird. Bei dem thermischen Oxidationsschritt des Messwertes 11 wird die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit wird auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem Messwert 12 wird die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit wird auf 49 Minuten eingestellt. Die Messwerte 13 bis 15 zeigen Ergebnisse für den Fall, dass sowohl der thermische Oxidationsschritt als auch der Wärmebehandlungsschritt durchgeführt werden. Bei dem thermischen Oxidationsschritt des Messwerts 13 wird die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit wird auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem Messwert 14 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 180 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem Messwert 15 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 440 Minuten eingestellt. Bei dem Wärmebehandlungsschritt nach den Messwerten 13 bis 15 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die Wärmebehandlungszeit ist auf 328 Minuten eingestellt (wobei Stickstoff als Inertgas verwendet wird). Zudem sind in 7 einige Beispiele zur Referenz verifiziert, bei denen die thermische Oxidationszeit bei dem thermischen Oxidationsschritt länger ist. Die Messwerte 16 und 17 zeigen Ergebnisse für den Fall, dass nur der thermische Oxidationsschritt mit der längeren thermischen Oxidationszeit durchgeführt wird. Bei dem thermischen Oxidationsschritt nach dem Messwert 16 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 440 Minuten eingestellt. Bei dem thermischen Oxidationsschritt des Messwerts 17 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die Wärmeoxidationszeit ist auf 615 Minuten eingestellt.Next, the calculated values will decrease 6 by the measured values 7 Verified. In 7 show the measured values 11 and 12 the results in the case where only the thermal oxidation step is performed. In the thermal oxidation step of the measured value 11 the atmosphere temperature is set at 1100 ° C, and the thermal oxidation time is set to 49 minutes. In the thermal oxidation step after the measured value 12 the atmosphere temperature is set to 1150 ° C, and the thermal oxidation time is set to 49 minutes. The measured values 13 to 15 show results in the case where both the thermal oxidation step and the heat treatment step are performed. In the thermal oxidation step of the measured value 13 the atmosphere temperature is set at 1100 ° C, and the thermal oxidation time is set to 49 minutes. In the thermal oxidation step after the measured value 14 For example, the atmosphere temperature is set to 1150 ° C, and the thermal oxidation time is set to 180 minutes. In the thermal oxidation step after the measured value 15 For example, the atmosphere temperature is set to 1150 ° C, and the thermal oxidation time is set to 440 minutes. In the heat treatment step after the measured values 13 to 15 For example, the atmosphere temperature is set at 1150 ° C, and the heat treatment time is set to 328 minutes (using nitrogen as the inert gas). In addition, in 7 verify some examples for reference where the thermal oxidation time is longer in the thermal oxidation step. The measured values 16 and 17 show results for the case where only the thermal oxidation step with the longer thermal oxidation time is performed. In the thermal oxidation step after the measured value 16 For example, the atmosphere temperature is set to 1150 ° C, and the thermal oxidation time is set to 440 minutes. In the thermal oxidation step of the measured value 17 For example, the atmosphere temperature is set to 1150 ° C, and the heat oxidation time is set to 615 minutes.

Bei dem thermischen Oxidationsschritt der Messwerte 11 bis 14 wird eine pyrogenische Oxidation mit Oxidgas und Wasserstoffgas verwendet. Bei dem Wärmeoxidationsschritt der Messwerte 15 und 16 wird eine trockene Oxidation mit Oxidgas und Wasserstoffgas verwendet. Bei dem thermischen Oxidationsschritt nach dem Messwert 17 wird eine mit Stickstoff verdünnte trockene Oxidation mit Oxidgas und verdünntem Stickstoffgas verwendet. Die Sauerstoffdichte der Siliziumoxidschicht 52 verändert sich auf der Grundlage der Differenz dieser Oxidationsverfahren. Da jedoch alle Sauerstoffdichten der Siliziumoxidschicht 52 höher als die Festkörperlöslichkeitsgrenze der Epitaxieschicht 150 sind, wird angenommen, dass der Unterschied in diesen Oxidationsverfahren nicht die innerhalb der Epitaxieschicht 150 eingeführte Sauerstoffdichte beeinflusst.In the thermal oxidation step of the measured values 11 to 14 a pyrogenic oxidation with oxide gas and hydrogen gas is used. In the heat oxidation step of the measured values 15 and 16 a dry oxidation with oxide gas and hydrogen gas is used. In the thermal oxidation step after the measured value 17 Nitrogen diluted dry oxidation with oxide gas and diluted nitrogen gas is used. The oxygen density of the silicon oxide layer 52 varies based on the difference of these oxidation processes. However, since all the oxygen densities of the silicon oxide layer 52 higher than the solid solubility limit of the epitaxial layer 150 are, it is believed that the difference in these oxidation processes are not those within the epitaxial layer 150 introduced oxygen density.

Gemäß 7 wird verifiziert, dass diese Ergebnisse nahezu dieselben wie die erwarteten berechneten Ergebnisse aus 6 sind. Es wird verifiziert, dass das Verfahren zur Durchführung des thermischen Oxidationsschritts und des Wärmebehandlungsschritts nützlich bei der Einführung von Sauerstoff mit höherer Dichte in die Epitaxieschicht 150 ist. Beim Vergleich der Messwerte 13 bis 15 mit den Messwerten 11, 12, 16 und 17 wird zudem verifiziert, dass das Verfahren zum Kombinieren des thermischen Oxidationsschritts und des Wärmebehandlungsschritts dazu behilflich sein kann, Sauerstoff derart einzuführen, dass der Gradient der Sauerstoffdichte entlang der Dickenrichtung graduell ist, und Sauerstoff in einen tieferen Abschnitt eingeführt werden kann.According to 7 is verified that these results are almost the same as the expected calculated results 6 are. It is verified that the method of performing the thermal oxidation step and the heat treatment step is useful in introducing higher density oxygen into the epitaxial layer 150 is. When comparing the measured values 13 to 15 with the measured values 11 . 12 . 16 and 17 Further, it is verified that the method of combining the thermal oxidation step and the heat treatment step may help to introduce oxygen such that the gradient of the oxygen density along the thickness direction is gradual, and oxygen may be introduced into a deeper portion.

Obwohl die Bedingungen bei dem vorstehend beschriebenen thermischen Oxidationsschritt sowie Wärmebehandlungsschritt nicht auf die vorstehend beschriebenen Bedingungen beschränkt sind, wird bevorzugt, dass die Sauerstoffdichte der gesamten Flächen in der Epitaxieschicht 150 und des Basissubstrates 140 in der Dickenrichtung nach dem thermischen Oxidationsschritt und dem Wärmebehandlungsschritt ansteigt. Es ist noch bevorzugter, dass sich Sauerstoff derart verteilt, dass die Sauerstoffdichte innerhalb der Epitaxieschicht 150 und dem Basissubstrat 140 nach dem thermischen Oxidationsschritt und dem Wärmebehandlungsschritt konstant ist. Wenn nach vorstehender Beschreibung Sauerstoff von der Siliziumoxidschicht 52 eingeführt wird, tritt keine Spitze der Sauerstoffdichte innerhalb der Epitaxieschicht 150 und des Basissubstrates 140 auf. Bei einem Ausführungsbeispiel wird bevorzugt, dass die Sauerstoffdichte innerhalb der Epitaxieschicht 150 und des Basissubstrates 140 zwischen 1 × 1017 cm–3 und 3 × 1017 cm–3 eingestellt wird. Es versteht sich, dass bei einem Ausführungsbeispiel Sauerstoffionen innerhalb der Epitaxieschicht 150 und des Basissubstrates 140 unter Verwendung der Ionenbestrahlungstechnik vor dem Wärmebehandlungsschritt eingeführt werden können.Although the conditions in the above-described thermal oxidation step and heat treatment step are not limited to the above-described conditions, it is preferable that the oxygen density of the entire areas in the epitaxial layer 150 and the base substrate 140 increases in the thickness direction after the thermal oxidation step and the heat treatment step. It is even more preferred that oxygen be distributed such that the oxygen density within the epitaxial layer 150 and the base substrate 140 after the thermal Oxidation step and the heat treatment step is constant. If, as described above, oxygen from the silicon oxide layer 52 is introduced, no peak of oxygen density occurs within the epitaxial layer 150 and the base substrate 140 on. In one embodiment, it is preferred that the oxygen density be within the epitaxial layer 150 and the base substrate 140 between 1 × 10 17 cm -3 and 3 × 10 17 cm -3 . It is understood that in one embodiment, oxygen ions within the epitaxial layer 150 and the base substrate 140 can be introduced using the ion irradiation technique before the heat treatment step.

Sodann wird unter Bezugnahe auf 8 die Siliziumoxidschicht 52 auf dem Elementbereich unter Verwendung von Photoresist- und Ätztechniken entfernt. Danach wird Bor innerhalb des Oberflächenabschnitts der Epitaxieschicht 150 unter Verwendung der Ionenimplantationstechnik eingeführt. Nach der Borimplantation wird das eingeführte Bor unter Verwendung einer thermischen Diffusionstechnik aktiviert, so dass der Anodenbereich 60 ausgebildet ist. Als Ergebnis des Ionenimplantationsschritts und des thermischen Diffusionsschritts wird der von dem Anodenbereich 60 verschiedene linke Bereich der Epitaxieschicht 150 der Spannungserhaltungsbereich 50. Bei einem Ausführungsbeispiel beträgt die Spitzenwertdichte der Dotierstoffe im Anodenbereich 60 etwa 1 × 1017 cm–3, und die Dicke des Anodenbereichs 60 liegt bei etwa 2 μm.Then, under reference to 8th the silicon oxide layer 52 removed on the element area using photoresist and etching techniques. Thereafter, boron becomes inside the surface portion of the epitaxial layer 150 introduced using the ion implantation technique. After boron implantation, the introduced boron is activated using a thermal diffusion technique such that the anode region 60 is trained. As a result of the ion implantation step and the thermal diffusion step, that of the anode region becomes 60 different left area of the epitaxial layer 150 the voltage maintenance area 50 , In one embodiment, the peak density of the dopants is in the anode region 60 about 1 × 10 17 cm -3 , and the thickness of the anode region 60 is about 2 microns.

Danach wird gemäß 9 die Anodenelektrode 70 auf dem Anodenbereich 60 unter Verwendung von Techniken zur Gasphasenabscheidung und Zerstäubung ausgebildet. Bei einem Ausführungsbeispiel ist das Material der Anodenelektrode 70 Aluminium.Thereafter, according to 9 the anode electrode 70 on the anode area 60 formed using techniques for vapor deposition and sputtering. In one embodiment, the material is the anode electrode 70 Aluminum.

Danach wird gemäß 10 das Basissubstrat 140 auf eine vorbestimmte Dicke poliert, so dass der n-Dotierstoffzufuhrbereich 40 ausgebildet wird. Bei einem Ausführungsbeispiel beträgt die Dicke des n-Dotierstoffzufuhrbereichs 40 etwa 30 μm.Thereafter, according to 10 the base substrate 140 polished to a predetermined thickness, so that the n-type dopant supply region 40 is trained. In one embodiment, the thickness of the n-type dopant supply region is 40 about 30 μm.

Sodann wird gemäß 11 Phosphor innerhalb eines unteren Abschnitts des Basissubstrats 140 unter Verwendung einer Ionenimplantationstechnik eingeführt. Nach der Phosphorimplantation werden die Phosphorionen unter Verwendung einer Laserausheiltechnik aktiviert, so dass der Kathodenbereich 42 ausgebildet wird. Als Folge des Ionenimplantationsschrittes und des Laserausheilschrittes wird der von dem Kathodenbereich 42 verschiedene linke Bereich des n-Dotierstoffzufuhrbereichs 40 zu dem Sperrbereich 44. Bei einem Ausführungsbeispiel beträgt die Spitzenwertdichte der Dotierstoffe im Kathodenbereich 42 etwa 1 × 1020 cm–3, und die Dicke des Kathodenbereichs 42 liegt bei etwa 0,2 μm.Then according to 11 Phosphor within a lower portion of the base substrate 140 introduced using an ion implantation technique. After phosphorus implantation, the phosphorus ions are activated using a laser annealing technique such that the cathode region 42 is trained. As a result of the ion implantation step and the laser annealing step, that of the cathode region becomes 42 different left area of the n-type dopant supply area 40 to the restricted area 44 , In one embodiment, the peak density of the dopants is in the cathode region 42 about 1 × 10 20 cm -3 , and the thickness of the cathode region 42 is about 0.2 microns.

Dann wird gemäß 12 Helium mit der Masse „3” von der Seite des n-Dotierstoffzufuhrbereichs 40 unter Verwendung einer Technik zur Heliumbestrahlung bestrahlt. Der Ortsbereich wird auf die Seite des Spannungserhaltungsbereichs 50 benachbart zu einer pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 eingestellt. Der Ortsbereich wird basierend auf der Dicke einer nicht dargestellten Aluminiumfolie zur Energieabsorption eingestellt. Dann werden Sauerstoffleerstellenfehler und Leerstellenclusterfehler durch Durchführung eines Postabscheidungsausheilungsvorgangs ausgebildet. Schließlich wird die Kathodenelektrode 30 unter Verwendung einer Technik zur Gasphasenabscheidung und/oder Zerstäubung ausgebildet. Bei einem Ausführungsbeispiel ist das Material der Kathodenelektrode 30 Aluminium. Die in 2 gezeigte Diode 10 wird durch diese Schritte hergestellt.Then according to 12 Helium of mass "3" from the side of the n-type dopant supply region 40 irradiated using a technique for helium irradiation. The area becomes the side of the voltage maintenance area 50 adjacent to a pn junction interface between the voltage preservation region 50 and the anode area 60 set. The location area is set based on the thickness of an unillustrated aluminum foil for energy absorption. Then, oxygen vacancy defects and vacancy cluster defects are formed by performing a post-deposition annealing process. Finally, the cathode electrode becomes 30 formed using a technique for vapor deposition and / or sputtering. In one embodiment, the material is the cathode electrode 30 Aluminum. In the 2 shown diode 10 is made through these steps.

13 zeigt Verteilungen der Dotierstoffdichte und der Kristallfehlerdichte. Die unterbrochene Linie 80 zeigt die Dichte der durch die Bestrahlung mit Helium ausgebildeten Leerstellenclusterfehler. Die unterbrochene Linie 90 zeigt die Dichte der durch Kombination des eingeführten Sauerstoffs mit Leerstellen ausgebildeten Sauerstoffleerstellenfehler. Die Diode 10 umfasst einen ersten Bereich 90A, bei dem die Dichte der Sauerstoffleerstellenfehler 90 größer als die Dichte der Leerstellenclusterfehler 80 ist, sowie einen zweiten Bereich 80A, bei dem die Dichte der Leerstellenclusterfehler 80 größer als die Dichte der Sauerstoffleerstellenfehler 90 ist. Der erste Bereich 90A ist bei dem n-Dotierstoffzufuhrbereich 40 sowie bei dem Teil des Spannungserhaltungsbereichs 50 angeordnet, der auf der Seite des n-Dotierstoffzufuhrbereichs 40 liegt. Der zweite Bereich 80A ist bei dem Anodenbereich 60 sowie bei dem Teil des Spannungserhaltungsbereichs 50 angeordnet, der auf der Seite des Anodenbereichs 60 liegt. Zudem ist gemäß 13 der erste Bereich 90A ein Bereich, bei dem die Sauerstoffleerstellenfehler 90 derart ausgebildet sind, dass der eingeführte Sauerstoff mit der Leerstelle rekombiniert, und außerdem ein Bereich, bei dem die Leerstellenclusterfehler 80 durch die Bestrahlung mit Helium ausgebildet werden. Obwohl sowohl die Sauerstoffleerstellenfehler 90 als auch die Leerstellenclusterfehler 80 ausgebildet werden, ist der erste Bereich 90A ein Bereich, bei dem die Dichte der Sauerstoffleerstellenfehler 90 größer als die Dichte der Leerstellenclusterfehler 80 ist. Andererseits ist der zweite Bereich 80A ein Bereich, bei dem die Leerstellenclusterfehler 80 durch die Heliumbestrahlung ausgebildet werden, und außerdem ein Bereich, bei dem die Sauerstoffleerstellenfehler 90 derart ausgebildet werden, dass der eingeführte Sauerstoff mit den Leerstellen rekombiniert. Obwohl sowohl die Leerstellenclusterfehler 80 als auch die Sauerstoffleerstellenfehler 90 ausgebildet werden, ist der zweite Bereich 80A ein Bereich, bei dem die Dichte der Leerstellenclusterfehler 80 größer als die Dichte der Sauerstoffleerstellenfehler 90 ist. 13 shows distributions of dopant density and crystal defect density. The broken line 80 Figure 11 shows the density of the helix-hole vacancy cluster error. The broken line 90 Figure 12 shows the density of oxygen vacancy errors formed by combining the introduced oxygen with vacancies. The diode 10 includes a first area 90A in which the density of oxygen vacancy errors 90 greater than the density of the space cluster errors 80 is, as well as a second area 80A in which the Density of the space cluster error 80 greater than the density of oxygen vacancy errors 90 is. The first area 90A is at the n-type dopant supply region 40 as well as the part of the voltage maintenance range 50 disposed on the side of the n-type dopant supply region 40 lies. The second area 80A is at the anode area 60 as well as the part of the voltage maintenance range 50 arranged on the side of the anode area 60 lies. In addition, according to 13 the first area 90A an area where the oxygen vacancy errors 90 are formed so that the introduced oxygen recombines with the vacancy, and also an area where the vacancy cluster errors 80 be formed by the irradiation with helium. Although both the oxygen vacancy error 90 as well as the space cluster errors 80 be formed, is the first area 90A an area where the density of oxygen vacancy errors 90 greater than the density of the space cluster errors 80 is. On the other hand, the second area 80A an area where the space cluster errors occur 80 be formed by the helium irradiation, and also an area where the oxygen vacancy errors 90 be formed such that the introduced oxygen recombines with the vacancies. Although both the space cluster error 80 as well as the oxygen vacancy errors 90 be formed, is the second area 80A an area where the density of the space cluster errors 80 greater than the density of oxygen vacancy errors 90 is.

Die Sauerstoffleerstellenfehler 90 weisen ein Energieniveau um 0,17 eV unterhalb der Leitungsbandkante (Ec) auf, und ihr Energieniveau bildet ein flaches Energieniveau. Daher ist gemäß 1 die Erzeugungswahrscheinlichkeit für Elektronen und Löcher bei den Sauerstoffleerstellenfehlern 90 gering. Selbst falls die Sauerstoffleerstellenfehler 90 in großem Ausmaß ausgebildet werden, kann daher der Leckstrom unterdrückt werden. Insbesondere werden die Sauerstoffleerstellenfehler 90 über das gesamte Halbleitersubstrat 20 in der Diode 10 ausgebildet. Folglich wird die Sperrverzögerungsladung (Qrr) drastisch unterdrückt, während der Leckstrom unterdrückt wird. Die Rekombinationswahrscheinlichkeit der Elektronen und Löcher bei den Sauerstoffleerstellenfehlern 90 variiert jedoch basierend auf der Temperatur. Bei der Diode 10 werden die durch die Heliumbestrahlung ausgebildeten. Leerstellenclusterfehler 80 an der pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet. Die Leerstellenclusterfehler 80 weisen ein Energieniveau um 0,40 eV unterhalb der Leitungsbandkante (Ec) auf, und ihr Energieniveau bildet ein tiefes Energieniveau. Daher ist die Rekombinationswahrscheinlichkeit der Leerstellenclusterfehler 80 dadurch gekennzeichnet, dass sie nicht basierend auf der Temperatur variiert. Bei der Diode 10 können die Leerstellenclusterfehler 80 eine Temperaturabhängigkeit der Rekombinationswahrscheinlichkeit für Elektronen und Löcher bei den Sauerstoffleerstellenfehlern 90 kompensieren. Da zudem bei der Diode 10 der Spitzenwert der Leerstellenclusterfehler 80 bei der pn-Obergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet wird, kann der Erholungsstrom aufgeweicht werden. Nach vorstehender Beschreibung werden bei der Diode 10 die Sauerstoffleerstellenfehler 90 auf dem flachen Energieniveau und die Leerstellenclusterfehler 80 auf tiefem Energieniveau gemischt, so dass die Verringerung der Sperrverzögerungsladung (Qrr) und die Aufweichung des Erholungsstroms verwirklicht werden, während ein Anstieg des Leckstroms unterdrückt wird.The oxygen vacancy errors 90 have an energy level around 0.17 eV below the conduction band edge (Ec), and their energy level forms a shallow energy level. Therefore, according to 1 the probability of generation of electrons and holes in the oxygen vacancy errors 90 low. Even if the oxygen vacancy errors 90 can be formed to a large extent, therefore, the leakage current can be suppressed. In particular, the oxygen vacancy errors become 90 over the entire semiconductor substrate 20 in the diode 10 educated. As a result, the reverse recovery charge (Qrr) is drastically suppressed while the leakage current is suppressed. The recombination probability of the electrons and holes in the oxygen vacancy errors 90 varies however based on the temperature. At the diode 10 are formed by the helium irradiation. Vacancy clusters error 80 at the pn junction interface between the voltage maintenance region 50 and the anode area 60 educated. The space cluster error 80 have an energy level around 0.40 eV below the conduction band edge (Ec), and their energy level forms a low energy level. Therefore, the recombination probability is the vacancy cluster error 80 characterized in that it does not vary based on the temperature. At the diode 10 may be the space cluster error 80 a temperature dependence of the recombination probability for electrons and holes in the oxygen vacancy errors 90 compensate. As well as the diode 10 the peak of the space cluster errors 80 at the pn junction interface between the voltage preservation region 50 and the anode area 60 is formed, the recovery stream can be softened. As described above, the diode 10 the oxygen vacancy errors 90 at the flat energy level and the space cluster errors 80 mixed at a low energy level, so that the reduction of the reverse recovery charge (Qrr) and the relaxation of the recovery current are realized while suppressing an increase of the leakage current.

14 zeigt Verteilungen der Dotierstoffdichte und der Kristallfehlerdichte bei einem abgewandelten Ausführungsbeispiel. Bei der Diode nach dem abgewandelten Ausführungsbeispiel sind die durch die Heliumbestrahlung ausgebildeten Leerstellenclusterfehler 80 in einem schmalen Bereich ausgebildet. Die Leerstellenclusterfehler 80 sind insbesondere nicht an der pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet, sondern innerhalb des Spannungserhaltungsbereichs 50. Bei einem Ausführungsbeispiel kann diese abgewandelte Diode derart ausgebildet werden, dass Helium der Masse „4” von der Seite des Kathodebereichs 42 bestrahlt wird. bei dieser modifizierten Diode werden die Leerstellenclusterfehler 80 nicht an der pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet, wo im Sperrzustand das elektrische Feld im Allgemeinen am höchsten ist. Daher wird bei dieser abgewandelten Diode der Leckstrom drastisch unterdrückt. 14 shows distributions of dopant density and crystal defect density in a modified embodiment. In the diode according to the modified embodiment, the vacancy cluster formed by the helium irradiation is defective 80 formed in a narrow area. The space cluster error 80 in particular, are not at the pn junction interface between the voltage preservation region 50 and the anode area 60 formed, but within the voltage maintenance range 50 , In one embodiment, this modified diode may be formed such that helium of mass "4" from the side of the cathode region 42 is irradiated. In this modified diode, the space cluster errors become errors 80 not at the pn junction interface between the voltage maintenance region 50 and the anode area 60 formed where in the blocking state, the electric field is generally the highest. Therefore, the leakage current is drastically suppressed in this modified diode.

Zudem tritt die Rekombination von Elektronen und Löchern in einem stärker lokalisierten Bereich auf, und die Aufweichung des Erholungsstroms wird weiter verbessert.In addition, the recombination of electrons and holes occurs in a more localized region, and the softening of the recovery current is further improved.

15 zeigt Verteilungen der Dotierstoffdichte und der Kristallfehlerdichte bei einem weiteren abgewandelten Ausführungsbeispiel. Bei der Diode nach dem abgewandelten Ausführungsbeispiel sind die durch die Heliumbestrahlung ausgebildeten. Leerstellenclusterfehler 80 in einem schmalen Bereich derart ausgebildet, dass eine erste Gruppe der Leerstellenclusterfehler 80a auf der Seite des Anodenbereichs 60 ausgebildet ist, und eine zweite Gruppe der Leerstellenclusterfehler 80b auf der Seite des Sperrbereichs 44 für das elektrische Feld ausgebildet ist. Da bei dieser abgewandelten Diode die zweite Gruppe der Leerstellenclusterfehler 80b an einer Verbindungsgrenzfläche zwischen dem Sperrbereich 44 für das elektrische Feld und dem Spannungserhaltungsbereich 50 ausgebildet ist, kann die Erholungszeit für den Erholungsstrom (insbesondere die des Schwanzstroms) verkürzt werden. Da zudem die Leerstellenclusterfehler 80b ein tiefes Energieniveau aufweisen, kann der Verkürzungseffekt für die Erholungszeit des Erholungsstroms selbst bei hoher Temperatur aufrechterhalten werden. 15 shows distributions of dopant density and crystal defect density in another modified embodiment. In the diode according to the modified embodiment, those formed by the helium irradiation. Vacancy clusters error 80 formed in a narrow range such that a first group of the space cluster errors 80a on the side of the anode area 60 is formed, and a second group of the space cluster error 80b on the side of the restricted area 44 is designed for the electric field. Since in this modified diode, the second group of space cluster errors 80b at a connection interface between the blocking area 44 for the electric field and the voltage maintenance range 50 is formed, the recovery time for the recovery current (in particular that of the tail current) can be shortened. In addition, since the space cluster error 80b have a deep energy level, the shortening effect for the recovery time of the recovery flow can be maintained even at a high temperature.

Repräsentative, nicht beschränkende Beispiele der Erfindung sind vorstehend unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Diese ausführliche Beschreibung ist lediglich dazu gedacht, dem Fachmann weitere Einzelheiten zur Umsetzung bevorzugter Ausgestaltungen der vorliegenden Lehre mitzuteilen, und nicht dazu gedacht, den Erfindungsbereich zu beschränken. Darüber hinaus kann jedes der nachstehend beschriebenen zusätzlichen Merkmale und Lehren separat oder in Verbindung mit anderen Merkmalen und Lehren zur Bereitstellung verbesserter Halbleitervorrichtungen sowie Verfahren zu deren Herstellung verwendet werden.Representative, non-limiting examples of the invention are described in detail above with reference to the accompanying drawings. This detailed description is merely intended to provide those skilled in the art with further details for practicing preferred embodiments of the present teachings and is not intended to limit the scope of the invention. In addition, any of the additional features and teachings described below may be used separately or in conjunction with other features and teachings to provide improved semiconductor devices and methods of making the same.

Darüber hinaus sind die nachstehend offenbarten Kombinationen aus Merkmalen und Schritten nicht wesentlich, um die Erfindung in ihrer weitesten Ausgestaltung umzusetzen, und sind lediglich zur Beschreibung von repräsentativen Beispielen der Erfindung angegeben. Zudem können verschiedene Merkmale der vorstehenden und nachstehenden repräsentativen Beispiele sowie der verschiedenen unabhängigen und abhängigen Patentansprüche derart kombiniert werden, die nicht ausdrücklich und im Einzelnen aufgelistet sind, und dennoch zusätzliche nützliche Ausführungsbeispiele der vorliegenden Lehren darstellen.Moreover, the combinations of features and steps disclosed below are not essential to the practice of the invention in its broadest form, and are provided merely to describe representative examples of the invention. In addition, different Features of the foregoing and following representative examples as well as the various independent and dependent claims are combined in such a way that are not expressly and specifically listed, and yet constitute additional useful embodiments of the present teachings.

Alle vorliegenden offenbarten Merkmale sind separat und unabhängig offenbart, zur ausreichenden Offenbarung, sowie zur Definition des beanspruchten Gegenstands, unabhängig von den Zusammensetzungen der Merkmale bei den Ausführungsbeispielen und/oder den Patentansprüchen gedacht. Zudem sind alle Wertbereiche oder Angaben von Elementgruppen dazu gedacht, jeden möglichen Zwischenwert oder Zwischenelement ausführbar zu offenbaren, sowie diesbezüglich den beanspruchten Gegenstand zu definieren.All presently disclosed features are disclosed separately and independently, for sufficient disclosure, as well as to define the claimed subject matter, regardless of the compositions of the features in the embodiments and / or the claims. In addition, all value ranges or statements of element groups are intended to explain every possible intermediate value or intermediate element executable, and in this regard to define the claimed subject matter.

Bei einer Ausgestaltung der vorliegenden Lehre kann eine Halbleitervorrichtung ein Halbleitersubstrat, eine auf einer ersten Hauptoberfläche des Halbleitersubstrats ausgebildete erste Elektrode, sowie eine auf einer zweiten Hauptoberfläche des Halbleitersubstrats ausgebildete zweite Elektrode umfassen. Das Halbleitersubstrat kann einen ersten Bereich, bei dem die Dichte von Sauerstoffleerstellenfehlern größer als die Dichte von Leerstellenclusterfehlern ist, sowie einen zweiten Bereich beinhalten, bei dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist.In one embodiment of the present teachings, a semiconductor device may include a semiconductor substrate, a first electrode formed on a first main surface of the semiconductor substrate, and a second electrode formed on a second main surface of the semiconductor substrate. The semiconductor substrate may include a first region where the density of oxygen vacancy defects is greater than the density of vacancy cluster defects, and a second region where the density of the vacancy cluster defects is greater than the density of the oxygen vacancy defects.

Bei einer Ausgestaltung der vorliegenden Lehre kann die Dichte der Sauerstoffleerstellenfehler kein Maximum im Halbleitersubstrat aufweisen. Der Begriff „Maximum” bedeutet dabei, dass es keinen lokalen Maximalwert innerhalb des Halbleitersubstrats entlang der Dickenrichtung gibt. Für den Fall, dass die Dichte des Sauerstoffleerstellenfehlers entlang der Dickenrichtung monoton steigt oder fällt bedeutet dies daher, dass es keinen lokalen Maximalwert gibt. Noch bevorzugter kann die Dichte der Sauerstoffleerstellenfehler innerhalb des Halbleitersubstrates zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche konstant sein. Bei diesen Konfigurationen wird der Anstieg des Leckstroms unterdrückt, und die Sperrverzögerungsladung (Qrr) wird drastisch verringert.In one embodiment of the present teaching, the density of oxygen vacancy defects can not have a maximum in the semiconductor substrate. The term "maximum" here means that there is no local maximum value within the semiconductor substrate along the thickness direction. Therefore, in the case where the density of the oxygen vacancy error increases or decreases monotonously along the thickness direction, it means that there is no local maximum value. More preferably, the density of oxygen vacancy defects within the semiconductor substrate between the first major surface and the second major surface may be constant. In these configurations, the leakage current increase is suppressed and the reverse recovery charge (Qrr) is drastically reduced.

Bei einer Ausgestaltung der vorliegenden Lehre ist die Dichte der Sauerstoffleerstellenfehler im ersten Bereich größer als 1 × 1013 cm–3. Die Sauerstoffleerstellenfehler mit einem derart hohen Dichtebereich können als absichtlich ausgebildet bewertet werden.In one embodiment of the present teachings, the density of oxygen vacancy defects in the first region is greater than 1 × 10 13 cm -3 . The oxygen vacancy errors with such a high density range may be evaluated as intentional.

Bei einer Ausgestaltung der vorliegenden Lehre kann die Halbleitervorrichtung eine Diode sein, wie es in den vorstehend beschriebenen Ausführungsbeispielen dargestellt ist. Dabei kann die erste Elektrode eine Kathodenelektrode und die zweite Elektrode eine Anodenelektrode sein. Es versteht sich, dass alternativ die vorliegende Lehre nicht auf das Ausführungsbeispiel einer Diode beschränkt ist. Beispielsweise können durch die vorliegende Lehre ein IGBT oder ein MOSFET verwirklicht werden.In one embodiment of the present teachings, the semiconductor device may be a diode as illustrated in the embodiments described above. In this case, the first electrode may be a cathode electrode and the second electrode may be an anode electrode. It is understood that alternatively, the present teaching is not limited to the embodiment of a diode. For example, an IGBT or a MOSFET can be realized by the present teaching.

Bei einer Ausgestaltung der Erfindung kann die Diode eine vertikale PIN-Diode sein, die einen n+-Kathodenbereich, einen n-Sperrbereich für das elektrische Feld, einen n–-Spannungserhaltungsbereich sowie einen p+-Anodenbereich aufweist.In one embodiment of the invention, the diode may be a vertical PIN diode having an n + cathode region, an n-blocking region for the electric field, an n - voltage maintenance region and a p + anode region.

Bei einer Ausgestaltung der vorliegenden Lehre kann der erste Bereich, in dem die Dichte der Sauerstoffleerstellenfehler größer als die Dichte der Leerstellenclusterfehler ist, innerhalb des Spannungserhaltungsbereichs angeordnet sein.In one embodiment of the present teachings, the first region where the density of oxygen vacancy defects is greater than the density of the vacancy cluster defects may be located within the voltage preservation region.

Bei einer Ausgestaltung der vorliegenden Lehre kann die Dichte der Sauerstoffleerstellenfehler zumindest größer als 1 × 1013 cm–3 sein. Die Sauerstoffleerstellenfehler mit einer derartigen Dichte sind als durch Einführung von Sauerstoff absichtlich ausgebildet bewertet.In one embodiment of the present teachings, the density of oxygen vacancy defects may be at least greater than 1 × 10 13 cm -3 . The oxygen vacancy defects of such density are judged to be intentionally formed by the introduction of oxygen.

Bei einer Ausgestaltung der vorliegenden Lehre kann der zweite Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist, an einer pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich und dem Anodenbereich angeordnet sein. Es ist zudem bevorzugt, dass der Spitzenwert des zweiten Bereichs auf der Seite des Spannungserhaltungsbereichs angrenzend zu der pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich und dem Anodenbereich angeordnet ist. Es ist noch bevorzugter, dass der zweite Bereich nicht innerhalb des Anodenbereichs angeordnet ist. Bei dieser Konfiguration kann ein zusätzlicher zweiter Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist, an einer Verbindungsgrenzfläche zwischen einem Sperrbereich für das elektrische Feld und dem Spannungserhaltungsbereich angeordnet sein.In one embodiment of the present teachings, the second region in which the density of the vacancy cluster defects is greater than the density of the oxygen vacancy defects may be disposed at a pn junction interface between the voltage preservation region and the anode region. It is also preferable that the peak value of the second area is disposed on the side of the voltage sustaining area adjacent to the pn junction interface between the voltage sustaining area and the anode area. It is more preferable that the second region is not disposed within the anode region. In this configuration, an additional second region in which the density of the vacancy cluster defects is greater than the density of the oxygen vacancy defects may be disposed at a junction interface between an electric field stop region and the voltage conservation region.

Bei einer Ausgestaltung der vorliegenden Lehre kann das Energieniveau für das Rekombinationszentrum der Sauerstoffleerstellenfehler ein Elektronenfallenniveau zwischen 0,15 eV bis 0,25 eV unterhalb der Leitungsbandkante (Ec) sein.In one embodiment of the present teachings, the energy level for the recombination center may be the oxygen vacancy error, an electron trap level between 0.15 eV to 0.25 eV below the conduction band edge (Ec).

Bei einer Ausgestaltung der vorliegenden Lehre kann das Energieniveau für das Rekombinationszentrum der Leerstellenclusterfehler ein Elektronenfallenniveau zwischen 0,35 eV bis 0,55 eV unterhalb der Leitungsbandkante (Ec) sein. In one embodiment of the present teachings, the energy level for the recombination center of the vacancy cluster errors may be an electron trap level between 0.35 eV to 0.55 eV below the conduction band edge (Ec).

Bei einer Ausgestaltung der vorliegenden Lehre kann ein Herstellungsverfahren für eine Halbleitervorrichtung bereitgestellt werden. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem ersten Bereich und einem zweiten Bereich, wobei die Dichte der Sauerstoffleerstellenfehler größer als die Dichte der Leerstellenclusterfehler in dem ersten Bereich ist, und die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler im zweiten Bereich ist. Das Herstellungsverfahren kann das Einführen von Sauerstoff in das Halbleitersubstrat und das Bestrahlen von geladenen Teilchen bis zu einer vorbestimmten Tiefe in dem Halbleitersubstrat aufweisen. Der Hochdichtebereich der Sauerstoffleerstellenfehler ist innerhalb des Halbleitersubstrates durch Durchführung des Schritts zum Einführen von Sauerstoff ausgebildet. Zudem werden geladene Teilchen bei vorbestimmter Tiefe bei dem Schritt zum Bestrahlen von geladenen Teilchen eingestrahlt. Folglich werden der erste Bereich, in dem die Dichte der Sauerstoffleerstellenfehler größer als die Dichte der Leerstellenclusterfehler ist, und der zweite Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist, innerhalb des Halbleitersubstrats ausgebildet.In an embodiment of the present teachings, a manufacturing method for a semiconductor device can be provided. The semiconductor device comprises a semiconductor substrate having a first region and a second region, wherein the density of the oxygen vacancy defects is greater than the density of the vacancy cluster defects in the first region, and the density of the vacancy cluster defects is greater than the density of the oxygen vacancy defects in the second region. The manufacturing method may include introducing oxygen into the semiconductor substrate and irradiating charged particles to a predetermined depth in the semiconductor substrate. The high density region of the oxygen vacancy defects is formed inside the semiconductor substrate by performing the oxygen introducing step. In addition, charged particles are irradiated at a predetermined depth in the charged particle irradiation step. Thus, the first region in which the density of oxygen vacancy defects is greater than the density of the vacancy cluster defects and the second region in which the density of the vacancy cluster defects is greater than the density of oxygen vacancy defects are formed inside the semiconductor substrate.

Der Schritt zum Einführen von Sauerstoff kann das Ausbilden einer Oxidschicht auf einer Hauptoberfläche des Halbleitersubstrates und Ausheilen des Halbleitersubstrates in einem Zustand umfassen, bei dem die Oxidschicht vorhanden ist. Der Sauerstoff kann innerhalb des Halbleitersubstrates unter Verwendung eines einfachen Vorgangs eingeführt werden.The step of introducing oxygen may include forming an oxide layer on a main surface of the semiconductor substrate and annealing the semiconductor substrate in a state where the oxide layer is present. The oxygen can be introduced within the semiconductor substrate using a simple process.

Bei dem Schritt zur Ausbildung der Oxidschicht kann die Oxidationstemperatur zwischen 1100 und 1200°C eingestellt werden, und die Oxidationszeit kann innerhalb 10 bis 500 Minuten eingestellt werden. Bei dem Schritt zum Ausheilen des Halbleitersubstrates kann die Ausheiltemperatur oberhalb von 1150°C eingestellt werden. Folglich kann eine hohe Sauerstoffdichte innerhalb des Halbleitersubstrates eingeführt werden.In the step of forming the oxide layer, the oxidation temperature may be set between 1100 and 1200 ° C, and the oxidation time may be set within 10 to 500 minutes. In the step of annealing the semiconductor substrate, the annealing temperature may be set above 1150 ° C. Consequently, a high oxygen density can be introduced within the semiconductor substrate.

Bei dem Schritt zum Einführen von Sauerstoff kann die Sauerstoffdichte innerhalb des Halbleitersubstrates auf einem gesamten Bereich entlang der Dickenrichtung ansteigen. Folglich wird der Hochdichtebereich der Sauerstoffleerstellenfehler sicher innerhalb des Halbleitersubstrates ausgebildet.In the oxygen introducing step, the oxygen density within the semiconductor substrate may increase over an entire region along the thickness direction. As a result, the high density region of the oxygen vacancy defects is surely formed within the semiconductor substrate.

Somit umfasst nach vorstehender Beschreibung eine Halbleitervorrichtung ein Halbleitersubstrat, eine erste Elektrode, die auf einer ersten Hauptoberfläche des Halbleitersubstrates ausgebildet ist, sowie eine zweite Elektrode, die auf einer zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet ist. Das Halbleitersubstrat beinhaltet einen ersten Bereich, in dem eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern ist, sowie einen zweiten Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist.Thus, as described above, a semiconductor device includes a semiconductor substrate, a first electrode formed on a first main surface of the semiconductor substrate, and a second electrode formed on a second main surface of the semiconductor substrate. The semiconductor substrate includes a first region in which a density of oxygen vacancy errors is greater than a density of vacancy cluster errors, and a second region in which the density of the vacancy cluster defects is greater than the density of the oxygen vacancy defects.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • WO 99/09600 A [0004] WO 99/09600 A [0004]
  • JP 06-35010 A [0004] JP 06-35010 A [0004]
  • JP 2004-88012 A [0004] JP 2004-88012 A [0004]

Claims (9)

Halbleitervorrichtung (10), mit: einem Halbleitersubstrat (20); einer ersten Elektrode (30), die auf einer ersten Hauptoberfläche (20a) des Halbleitersubstrates (20) ausgebildet ist; und einer zweiten Elektrode (70), die auf einer zweiten Hauptoberfläche (20b) des Halbleitersubstrates (20) ausgebildet ist, wobei das Halbleitersubstrat (20) umfasst: einen ersten Bereich (90A), in dem eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern ist, und einen zweiten Bereich (80A), in dem die Dichte von Leerstellenclusterfehlern größer als Dichte von Sauerstoffleerstellenfehlern ist.Semiconductor device ( 10 ), comprising: a semiconductor substrate ( 20 ); a first electrode ( 30 ) on a first main surface ( 20a ) of the semiconductor substrate ( 20 ) is trained; and a second electrode ( 70 ) on a second main surface ( 20b ) of the semiconductor substrate ( 20 ), wherein the semiconductor substrate ( 20 ) comprises: a first area ( 90A ), in which a density of oxygen vacancy errors is greater than a density of vacancy cluster errors, and a second region ( 80A ) in which the density of vacancy cluster errors is greater than the density of oxygen vacancy errors. Halbleitervorrichtung (10) nach Anspruch 1, wobei die Dichte der Sauerstoffleerstellenfehler kein Maximum innerhalb des Halbleitersubstrates (20) aufweist.Semiconductor device ( 10 ) according to claim 1, wherein the density of the oxygen vacancy defects is not a maximum within the semiconductor substrate ( 20 ) having. Halbleitervorrichtung (10) nach Anspruch 2, wobei die Dichte der Sauerstoffleerstellenfehler konstant innerhalb des Halbleitersubstrates (20) ist.Semiconductor device ( 10 ) according to claim 2, wherein the density of the oxygen vacancy defects is constant within the semiconductor substrate ( 20 ). Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei die Dichte der Sauerstoffleerstellenfehler im ersten Bereich (90A) größer als 1 × 1013 cm–3 ist.Semiconductor device ( 10 ) according to any one of claims 1 to 3, wherein the density of oxygen vacancy defects in the first region ( 90A ) is greater than 1 × 10 13 cm -3 . Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 4, wobei die erste Elektrode (30) eine Kathodenelektrode (30) ist, und die zweite Elektrode (70) eine Anodenelektrode (70) ist.Semiconductor device ( 10 ) according to one of claims 1 to 4, wherein the first electrode ( 30 ) a cathode electrode ( 30 ), and the second electrode ( 70 ) an anode electrode ( 70 ). Herstellungsverfahren für eine Halbleitervorrichtung (10) mit einem Halbleitersubstrat (20) mit einem ersten Bereich (90A) und einem zweiten Bereich (80A), wobei eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern in dem ersten Bereich (90A) und die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler im zweiten Bereich (80A) ist, das Verfahren umfasst die Schritte: Einführen von Sauerstoff in das Halbleitersubstrat (20); und Bestrahlen von geladenen Teilchen in eine vorbestimmte Tiefe in dem Halbleitersubstrat (20).Manufacturing method for a semiconductor device ( 10 ) with a semiconductor substrate ( 20 ) with a first area ( 90A ) and a second area ( 80A ), wherein a density of oxygen vacancy errors is greater than a density of vacancy cluster errors in the first region ( 90A ) and the density of the vacancy cluster errors greater than the density of oxygen vacancy errors in the second region ( 80A ), the method comprises the steps of: introducing oxygen into the semiconductor substrate ( 20 ); and irradiating charged particles at a predetermined depth in the semiconductor substrate ( 20 ). Herstellungsverfahren nach Anspruch 6, wobei das Einführen von Sauerstoff umfasst: Ausbilden einer Oxidschicht (52) auf einer der Hauptoberflächen des Halbleitersubstrates (20); und Ausheilen des Halbleitersubstrates (20) in einem Zustand, bei dem die Oxidschicht (52) vorhanden ist.The manufacturing method of claim 6, wherein the introduction of oxygen comprises: forming an oxide layer ( 52 ) on one of the main surfaces of the semiconductor substrate ( 20 ); and annealing the semiconductor substrate ( 20 ) in a state where the oxide layer ( 52 ) is available. Herstellungsverfahren nach Anspruch 7, wobei bei der Ausbildung der Oxidschicht (52) die Oxidationstemperatur zwischen 1100 und 1200°C eingestellt wird, und die Oxidationszeit zwischen 10 und 500 Minuten eingestellt wird, und bei dem Ausheilen des Halbleitersubstrats (20) die Ausheiltemperatur oberhalb von 1150°C eingestellt wird.A manufacturing method according to claim 7, wherein in the formation of the oxide layer ( 52 ) the oxidation temperature is set between 1100 and 1200 ° C, and the oxidation time is set between 10 and 500 minutes, and in the annealing of the semiconductor substrate ( 20 ) the annealing temperature is set above 1150 ° C. Herstellungsverfahren nach einem der Ansprüche 6 bis 8, wobei bei dem Einführen von Sauerstoff die Sauerstoffdichte innerhalb des Halbleitersubstrates (20) auf einem gesamten Bereich entlang der Dickenrichtung ansteigt.The manufacturing method according to any one of claims 6 to 8, wherein when oxygen is introduced, the oxygen density within the semiconductor substrate ( 20 ) increases over an entire area along the thickness direction.
DE102010063159A 2009-12-16 2010-12-15 Semiconductor device and its manufacturing method Expired - Fee Related DE102010063159B4 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-285078 2009-12-16
JP2009285078 2009-12-16
JP2010-169360 2010-07-28
JP2010169360A JP5156059B2 (en) 2009-12-16 2010-07-28 Diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102010063159A1 true DE102010063159A1 (en) 2011-06-22
DE102010063159B4 DE102010063159B4 (en) 2013-10-10

Family

ID=44141981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010063159A Expired - Fee Related DE102010063159B4 (en) 2009-12-16 2010-12-15 Semiconductor device and its manufacturing method

Country Status (4)

Country Link
US (2) US8698285B2 (en)
JP (1) JP5156059B2 (en)
CN (1) CN102104074B (en)
DE (1) DE102010063159B4 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107203B (en) * 2011-11-10 2015-12-02 比亚迪股份有限公司 A kind of diode and manufacture method thereof
US8772144B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
EP2800143B1 (en) * 2011-12-28 2020-04-08 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
CN109065441B (en) 2013-06-26 2023-06-30 富士电机株式会社 Semiconductor device and method for manufacturing semiconductor device
TWI657480B (en) * 2014-06-25 2019-04-21 環球晶圓股份有限公司 Silicon substrates with compressive stress and methods for production of the same
JP6305294B2 (en) * 2014-09-19 2018-04-04 株式会社東芝 Semiconductor device and manufacturing method thereof
JP6406452B2 (en) 2015-06-30 2018-10-17 富士電機株式会社 Semiconductor device and manufacturing method thereof
CN116547788A (en) * 2020-12-15 2023-08-04 三菱电机株式会社 Method for manufacturing semiconductor device and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635010A (en) 1992-07-13 1994-02-10 Nec Corp Directional coupler type semiconductor optical switch
WO1999009600A1 (en) 1997-08-14 1999-02-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2004088012A (en) 2002-08-29 2004-03-18 Shindengen Electric Mfg Co Ltd Diode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2851026B2 (en) 1993-10-05 1999-01-27 東洋電機製造株式会社 High speed diode
JPH1197376A (en) 1997-09-22 1999-04-09 Hitachi Ltd High breakdown strength semiconductor device and fabrication thereof
JP4919700B2 (en) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP5080744B2 (en) 2006-03-17 2012-11-21 株式会社豊田中央研究所 Semiconductor device and manufacturing method thereof
JP5124964B2 (en) * 2006-03-27 2013-01-23 サンケン電気株式会社 Manufacturing method of semiconductor devices
JP2008177296A (en) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc Semiconductor device, pn diode, igbt and these manufacturing method
JP2010161237A (en) 2009-01-08 2010-07-22 Toyota Motor Corp Method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635010A (en) 1992-07-13 1994-02-10 Nec Corp Directional coupler type semiconductor optical switch
WO1999009600A1 (en) 1997-08-14 1999-02-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2004088012A (en) 2002-08-29 2004-03-18 Shindengen Electric Mfg Co Ltd Diode

Also Published As

Publication number Publication date
JP2011146673A (en) 2011-07-28
CN102104074B (en) 2014-06-04
JP5156059B2 (en) 2013-03-06
US20110140243A1 (en) 2011-06-16
US20140179116A1 (en) 2014-06-26
US8698285B2 (en) 2014-04-15
DE102010063159B4 (en) 2013-10-10
CN102104074A (en) 2011-06-22
US8846544B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
DE102010063159B4 (en) Semiconductor device and its manufacturing method
DE112017000064T5 (en) SEMICONDUCTOR DEVICE
DE102007026387B4 (en) Method for producing a semiconductor device
DE102007036147B4 (en) Method for producing a semiconductor body with a recombination zone
DE102009002944A1 (en) Semiconductor device
DE102012217562A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE102011081029A1 (en) SEMICONDUCTOR DEVICE WITH BOTH IGBT AREA AND DIODE AREA
DE112015000610T5 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102005014932B4 (en) Semiconductor component and method for its production
DE112010005626T5 (en) Semiconductor device
DE102015100340A1 (en) BIPOLAR SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
DE112011105826B4 (en) Semiconductor device and method of making the same
DE102008024464A1 (en) Semiconductor device
DE112015006059T5 (en) Semiconductor device
DE102018216855A1 (en) A silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device
DE112015006631T5 (en) Method for producing a semiconductor device
DE102018205274A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE102016102861B3 (en) Semiconductor devices and methods of forming a semiconductor device
DE10047152A1 (en) High-voltage diode and process for its manufacture
DE112021002169T5 (en) SEMICONDUCTOR DEVICE
DE69729905T2 (en) Thyristor with reduced minority carrier lifetime and method of making the same
DE102012211105A1 (en) PROCESS FOR PRODUCING A BACKWARD LOCKING BIPOLAR TRANSISTOR WITH INSULATED GATE
DE112015000204T5 (en) Semiconductor device and method of manufacturing a semiconductor device
DE4223914C2 (en) Method for producing a vertical power component with a reduced minority carrier lifetime in its drift path
DE10261424B3 (en) Production of an emitter with a good ohmic contact used in the production of e.g. a diode comprises introducing an emitter into a surface region of a semiconductor body by doping in three steps

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20140111

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee