DE102010039180A1 - Method for manufacturing semiconductor chip for micro-electro-mechanical systems structure used in e.g. acceleration sensor, involves depositing seed layer of polycrystalline silicon on lateral regions of arrangement - Google Patents
Method for manufacturing semiconductor chip for micro-electro-mechanical systems structure used in e.g. acceleration sensor, involves depositing seed layer of polycrystalline silicon on lateral regions of arrangement Download PDFInfo
- Publication number
- DE102010039180A1 DE102010039180A1 DE201010039180 DE102010039180A DE102010039180A1 DE 102010039180 A1 DE102010039180 A1 DE 102010039180A1 DE 201010039180 DE201010039180 DE 201010039180 DE 102010039180 A DE102010039180 A DE 102010039180A DE 102010039180 A1 DE102010039180 A1 DE 102010039180A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- monocrystalline
- insulating material
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000000151 deposition Methods 0.000 title claims description 13
- 230000001133 acceleration Effects 0.000 title description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 29
- 239000011810 insulating material Substances 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 210000003746 feather Anatomy 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 80
- 229920005591 polysilicon Polymers 0.000 description 10
- 208000012868 Overgrowth Diseases 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0235—Accelerometers
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterchips und einen durch ein solches Verfahren erhältlichen Halbleiterchip.The present invention relates to a method of manufacturing semiconductor chips and a semiconductor chip obtainable by such a method.
Stand der TechnikState of the art
Es sind verschiedene Verfahren bekannt, mit denen Schichten aus einkristallinem Silizium auf einer Schicht aus isolierendem Material (Silicon On Insulator SOI) bereitgestellt werden können. Diese werden zur Herstellung von elektronischen Bauelementen oder elektromechanischen Mikrostrukturen (MEMS) verwendet. Allerdings müssen bei der Verwendung von SOI-Substraten Kontaktflächen, Leiterbahnen und Elektroden oberhalb der Schaltkreise oder der mikromechanischen Strukturen angebracht werden.Various methods are known with which layers of monocrystalline silicon can be provided on a layer of insulating material (Silicon On Insulator SOI). These are used to make electronic components or electromechanical microstructures (MEMS). However, when using SOI substrates, pads, traces, and electrodes must be placed above the circuits or micromechanical structures.
Weiterhin ist die Herstellung von polykristallinen mikromechanischen Strukturen bekannt. Dabei wird auf einer Oxidschicht eine polykristalline Silizium-Startschicht abgeschieden, die über eine epitaktische Abscheidung aufgedickt wird. Durch geeignete Prozessführung können unter den mikromechanischen Strukturen Kontaktflächen, Leiterbahnen und Elektroden integriert werden. Dies ist beispielsweise in der
Außerdem ist bekannt, dass Oxidschichten mittels einer epitaktischen Abscheidung von lateral benachbarten einkristallinen Bereichen aus einkristallin überwachsen werden können. Dies ist beispielsweise in den nachstehenden Publikationen [1], [2] und [3] beschrieben:
[1]
[2]
[3]
[1]
[2]
[3]
Offenbarung der ErfindungDisclosure of the invention
Das erfindungsgemäße Verfahren zum Herstellen von Halbleiterchips nach Anspruch 1 und der durch ein solches Verfahren erhältliche Halbleiterchip nach Anspruch 8 stellen Siliziumschichten mit gemischten einkristallinen und polykristallinen Bereichen bereit, wobei unter den polykristallinen Bereichen Kontaktflächen, Leiterbahnen und Elektroden angeordnet werden können.The inventive method for producing semiconductor chips according to claim 1 and the semiconductor chip obtainable by such a method according to claim 8 provide silicon layers with mixed monocrystalline and polycrystalline regions, wherein under the polycrystalline regions contact surfaces, interconnects and electrodes can be arranged.
Die vorliegende Erfindung geht von einem SOI-Wafer mit dünner, einkristalliner Schicht aus. Die einkristalline Schicht wird teilweise entfernt und nur in einem definierten Bereich stehengelassen. In den Bereichen, in denen die einkristalline Schicht entfernt wurde, wird eine vergrabene leitfähige Schicht angelegt, über der eine Polysilizium-Startschicht aufgebracht wird. Anschließend wird in einer eptitaktischen Abscheidung Silizium aufgewachsen. Dabei wird in den einkristallinen Bereichen entsprechend einkristallines Silizium aufgewachsen, während in den polykristallinen Bereichen entsprechend der Unterlage polykristallines Silizium aufgewachsen wird. Mit dieser Methode gibt es beim Anlegen der einkristallinen Bereiche keine Einschränkungen in der Größe oder im lateralen Vorhalt zu benachbarten Funktionsstrukturen. So können mehrere einkristalline Strukturen dicht nebeneinander angeordnet werden. Die einkristallinen Bereiche lassen sich beliebig innerhalb von Funktionsstrukturen anordnen, so dass bekannte Layouts nahezu ohne Änderung übernommen werden können. Außerdem kann bei diesem Verfahren ein Epitaxieprozess verwendet werden, der sehr robust und schnell und damit kostengünstig ist.The present invention is based on a SOI wafer with a thin, monocrystalline layer. The monocrystalline layer is partially removed and allowed to stand only in a defined range. In the areas in which the monocrystalline layer has been removed, a buried conductive layer is applied, over which a polysilicon starter layer is applied. Subsequently, silicon is grown in an eptitaxial deposition. In this case, monocrystalline silicon is accordingly grown in the monocrystalline regions, while in the polycrystalline regions corresponding to the substrate polycrystalline silicon is grown. With this method, there are no restrictions in the size or in the lateral lead to adjacent functional structures when creating the monocrystalline regions. Thus, several monocrystalline structures can be arranged close to each other. The monocrystalline regions can be arranged arbitrarily within functional structures, so that known layouts can be adopted with almost no change. In addition, in this method, an epitaxial process can be used, which is very robust and fast and therefore inexpensive.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.In the dependent claims are advantageous developments and improvements of the respective subject of the invention.
Gemäß einer bevorzugten Ausführungsform der Erfindung ist die Oberfläche der Schicht aus einkristallinem Silizium vor dem epitaktischen Abscheiden höher angeordnet als die Oberfläche der Startschicht aus polykristallinem Silizium und/oder das einkristalline Silizium hat eine Oberflächenorientierung in 100-Richtung. Mit einer solchen Anordnung dominiert das einkristalline Wachstum gegenüber dem polykristallinen Wachstum, da die 100-Richtung die schnelle Wachstumsrichtung im Standard-Epitaxie-Prozess ist. Indem gleichzeitig der Schichtaufbau so gewählt wird, dass vor dem Epitaxie-Prozess die einkristalline Siliziumschicht höher angeordnet ist als die polykristalline Startschicht, wird der einkristalline Wachstumsprozess in 100-Richtung immer einen Höhenvorsprung vor der polykristallinen Wachstumsfront haben. Im Allgemeinen wird sich unter diesen Bedingungen unter 54° eine Grenzfläche zwischen dem einkristallinen und dem polykristallinen Bereich, also entlang der langsamen Wachstumsrichtung, bilden. Mit diesen Maßnahmen lassen sich besonders große einkristalline Bereiche erzeugen.According to a preferred embodiment of the invention, the surface of the layer of monocrystalline silicon is arranged higher than the surface of the starting layer of polycrystalline silicon before the epitaxial deposition and / or the monocrystalline silicon has a surface orientation in the 100 direction. With such an arrangement, monocrystalline growth dominates over polycrystalline growth because the 100-direction is the fast growth direction in the standard epitaxy process. By simultaneously selecting the layer structure such that the monocrystalline silicon layer is arranged higher than the polycrystalline starting layer before the epitaxy process, the monocrystalline growth process in the 100 direction will always have a height projection in front of the polycrystalline growth front. In general, under these conditions, below 54 °, an interface between the monocrystalline and the polycrystalline region, ie along the slow growth direction, form. With these measures, it is possible to produce particularly large monocrystalline regions.
Gemäß einer bevorzugten Ausführungsform der Erfindung umfasst das Anlegen einer vergrabenen Schicht aus leitfähigem Material folgende Teilschritte: Entfernen der ersten Schicht aus isolierendem Material in den Bereichen der Anordnung außerhalb des definierten Bereiches; Ausbilden einer zweiten Schicht aus isolierendem Material auf der gesamten Oberfläche der Anordnung; Abscheiden und Dotieren einer Schicht aus polykristallinem Silizium auf der gesamten Oberfläche der zweiten Schicht aus isolierendem Material; Strukturieren der Schicht aus polykristallinem Silizium, so dass sie zumindest aus dem definierten Bereich entfernt wird; Ausbilden einer dritten Schicht aus isolierendem Material auf der gesamten Oberfläche der Anordnung; und Entfernen der zweiten und dritten Schicht aus isolierendem Material in dem definierten Bereich.According to a preferred embodiment of the invention, the application of a buried layer of conductive material comprises the following substeps: removal of the first layer of insulating material in the regions of the arrangement outside the defined range; Forming a second layer of insulating material over the entire surface of the assembly; Depositing and doping a layer of polycrystalline silicon on the entire surface of the second layer of insulating material; Patterning the layer of polycrystalline silicon so that it is removed at least from the defined area; Forming a third layer of insulating material over the entire surface of the assembly; and removing the second and third layers of insulating material in the defined area.
Bei der zweiten und dritten Schicht aus isolierendem Material handelt es sich bevorzugt um jeweils eine Oxidschicht, die entweder durch thermische Oxidation der freiliegenden Siliziumschichten oder beispielsweise durch chemische Gasphasenabscheidung von Tetraethylorthosilikat (TEOS-LPCVD) bei Niederdruck erzeugt wird. Das Entfernen der Schichten aus isolierendem Material in dem definierten Bereich erfolgt vorzugsweise, nachdem die Startschicht aus polykristallinem Silizium auf die gesamte Oberfläche der Anordnung aufgebracht und anschließend in dem definierten Bereich wieder entfernt wurde.The second and third layers of insulating material are preferably each an oxide layer, which is produced either by thermal oxidation of the exposed silicon layers or, for example, by chemical vapor deposition of tetraethyl orthosilicate (TEOS-LPCVD) at low pressure. The removal of the layers of insulating material in the defined area is preferably carried out after the starting layer of polycrystalline silicon has been applied to the entire surface of the arrangement and then removed again in the defined area.
Vorzugsweise wird die dritte Schicht aus isolierendem Material vor Aufbringen der Startschicht aus polykristallinem Silizium zum Anlegen von Kontaktbereichen strukturiert.Preferably, the third layer of insulating material is patterned prior to deposition of the polycrystalline silicon seed layer to provide contact areas.
Gemäß einer bevorzugten Ausführungsform der Erfindung wird außerdem die epitaktisch abgeschiedene Schicht zum Ausbilden von Funktionsbereichen strukturiert, was vorzugsweise mittels eines anisotropen Ätzprozesses, auch Trenchprozess genannt, geschieht. Bei den Funktionsbereichen kann es sich entweder um Schaltkreise von elektronischen Bauelementen handeln oder um elektromechanische Mikrostrukturen, wie sie bei Sensoren zur Anwendung kommen. Zuvor kann die epitaktisch abgeschiedene Schicht durch chemisch-mechanisches Polieren planarisiert werden.According to a preferred embodiment of the invention, moreover, the epitaxially deposited layer is patterned to form functional regions, which is preferably done by means of an anisotropic etching process, also called a trench process. The functional areas may be either circuits of electronic components or electromechanical microstructures as used in sensors. Previously, the epitaxially deposited layer can be planarized by chemical mechanical polishing.
Gemäß einer besonders bevorzugten Ausführungsform der Erfindung wird beim Strukturieren der epitaktischen Schicht in einem aus einkristallinem Silizium bestehenden Bereich eine Feder einer mikromechanischen Struktur ausgebildet. Für solche Federn ist es wünschenswert, dass sie nur in einkristallinen Bereichen liegen. Dadurch lässt sich die Offsetstreuung, die bei polykristallinem Material durch die stochastische Verteilung der einkristallinen Bereiche und deren Übergangsbereichen entstehenden Spannungen auftreten und sich bei immer kleiner werdenden Bauteilen immer stärker bemerkbar macht, drastisch reduzieren.According to a particularly preferred embodiment of the invention, in structuring the epitaxial layer in a region consisting of monocrystalline silicon, a spring of a micromechanical structure is formed. For such springs, it is desirable that they lie only in monocrystalline regions. As a result, the offset scattering which occurs in the case of polycrystalline material due to the stochastic distribution of the monocrystalline regions and their transition regions occurring stresses and makes more and more noticeable with ever smaller components, can be drastically reduced.
Zum Freilegen der Feder werden die Schichten aus isolierendem Material vorzugsweise mittels eines Gasphasenätzprozesses teilweise entfernt. Dazu werden beim Strukturieren der epitaktischen Schicht zusätzlich Löcher in einem Abstand, der kleiner als der Unterätzungsgrad ist, in der epitaktischen Schicht erzeugt, um den Zugang zu den zu ätzenden Schichten zu ermöglichen.To expose the spring, the layers of insulating material are preferably partially removed by means of a gas phase etching process. To this end, in patterning the epitaxial layer, additional holes are formed in the epitaxial layer at a distance smaller than the undercutting degree to allow access to the layers to be etched.
Bevorzugte Ausführungsformen und Vorteile des erfindungsgemäßen Verfahrens gelten entsprechend auch für den erfindungsgemäßen Halbleiterchip.Preferred embodiments and advantages of the method according to the invention also apply correspondingly to the semiconductor chip according to the invention.
Kurze Beschreibung der ZeichnungenBrief description of the drawings
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are illustrated in the drawings and explained in more detail in the following description.
Es zeigen:Show it:
Ausführungsformen der ErfindungEmbodiments of the invention
Das SOI-Substrat umfasst einen Silizium-Wafer
Gemäß dem bevorzugten Ausführungsbeispiel werden sowohl die dünne einkristalline Siliziumschicht
Nach dem Strukturieren der beiden Schichten
Auf der Oberfläche der Oxidschicht
In dem definierten lateralen Bereich
Nach dem Entfernen des Polysiliziums wird nochmals eine Oxidschicht
In die Oxidschicht
Nach dem Anlegen der Kontaktbereiche
Die Polysiliziumschicht
Nach dem Abscheiden wird die Polysiliziumschicht
Nach dem Entfernen des Polysiliziums wird auch das Oxid in dem definierten lateralen Bereich
Die epitaktisch aufgewachsene Schicht
Die vorliegende Erfindung wurde am Beispiel einer freistehenden MEMS-Struktur mit einer Feder und einem beweglichen Element erläutert. Eine solche MEMS-Struktur kann für alle Beschleunigungs- und Drehratensensoren angewendet werden. Die Erfindung ist aber nicht auf solche MEMS-Strukturen beschränkt, sondern auch auf andere elektronische Bauelemente anwendbar, für deren Funktionsstrukturen Bereiche aus einkristallinem Silizium von Vorteil sind. The present invention has been explained using the example of a free-standing MEMS structure with a spring and a movable element. Such a MEMS structure can be used for all acceleration and rotation rate sensors. The invention is not limited to such MEMS structures, but also applicable to other electronic components, for the functional structures of monocrystalline silicon regions are advantageous.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- DE 19537814 [0003] DE 19537814 [0003]
Zitierte Nicht-PatentliteraturCited non-patent literature
- ”A micromachining technique for a thin silicon membrane using merged epitaxial lateral overgrowth of silicon and SiO2 for an etch-stop”, James J. Pak, Abul E. Kabir, Gerold W. Nedeck, James H. Logsdon, David R. DeRoo and Steven E. Staller, TRANSDUCERS '91, 1991 International Conference an Solid-State Sensors and Actuators, Digest of Technical Papers (Cat. No. 91CH2817-5), San Francisco, CA, USA, 24–27 June 1991/1991/4160016 [0004] "A micromachining technique for a thin silicon membrane using a merged epitaxial lateral overgrowth of silicon and SiO 2 for an etch-stop", James J. Pak, Abul E. Kabir, Gerold W. Nedeck, James H. Logsdon, David R. DeRoo and Steven E. Staller, TRANSDUCERS '91, 1991. International Conference on Solid-State Sensors and Actuators, Digest of Technical Papers (Cat.No. 91CH2817-5), San Francisco, CA, USA, 24-27 June 1991/1991/4160016 [0004]
- ”Automatic etch stop an buried oxide using epitaxial lateral overgrowth”, Gennisen P. T. J., Bartek M., French P. J., Sarro P. M., Wolffenbuttel R. F., Proceedings of the International Solid-State Sensors and Actuators Conference – TRANSDUCERS '95; Stockholm, Sweden, 25–29 June 1995/1995/5248250 CA Conference Paper (C) [0004] "Automatic etch stop on buried oxides using epitaxial lateral overgrowth", Gennisen PTJ, Bartek M., French PJ, Sarro PM, Wolffenbuttel RF, Proceedings of the International Solid-State Sensors and Actuators Conference - TRANSDUCERS '95; Stockholm, Sweden, 25-29 June 1995/1995/5248250 CA Conference Paper (C) [0004]
- ”A new epitaxial lateral overgrowth silicon bipolar transistor”, Gerold W. Neudeck, IEEE Electron Device Letters, Vol. EDL-8, No. 10, October 1987 [0004] "A new epitaxial lateral overgrowth silicon bipolar transistor", Gerold W. Neudeck, IEEE Electron Device Letters, Vol. EDL-8, no. 10, October 1987 [0004]
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010039180.8A DE102010039180B4 (en) | 2010-08-11 | 2010-08-11 | Method for producing semiconductor chips and corresponding semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010039180.8A DE102010039180B4 (en) | 2010-08-11 | 2010-08-11 | Method for producing semiconductor chips and corresponding semiconductor chip |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010039180A1 true DE102010039180A1 (en) | 2012-02-16 |
DE102010039180B4 DE102010039180B4 (en) | 2019-01-03 |
Family
ID=45528408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010039180.8A Expired - Fee Related DE102010039180B4 (en) | 2010-08-11 | 2010-08-11 | Method for producing semiconductor chips and corresponding semiconductor chip |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102010039180B4 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021105476B3 (en) | 2021-03-08 | 2022-03-17 | Infineon Technologies Dresden GmbH & Co. KG | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19537814A1 (en) | 1995-10-11 | 1997-04-17 | Bosch Gmbh Robert | Sensor, esp. acceleration sensor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10302676A1 (en) * | 2003-01-24 | 2004-07-29 | Robert Bosch Gmbh | Micromechanical pressure sensor has overlapping adjoining epitaxial monocrystalline and polycrystalline silicon regions that enable measurement of pressure induced membrane fluctuations in a piezoresistive manner |
DE10348908B4 (en) * | 2003-10-21 | 2014-03-20 | Robert Bosch Gmbh | Method for producing a microsystem with integrated circuit and micromechanical component |
FR2933683B1 (en) * | 2008-07-09 | 2010-09-03 | Commissariat Energie Atomique | MEMS / NENS STRUCTURE COMPRISING A PARTIALLY MONOCRYSTALLINE ANCHOR AND METHOD OF MANUFACTURING SAME |
DE102008040851A1 (en) | 2008-07-30 | 2010-02-04 | Robert Bosch Gmbh | Method for capping a MEMS wafer and MEMS wafer |
-
2010
- 2010-08-11 DE DE102010039180.8A patent/DE102010039180B4/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19537814A1 (en) | 1995-10-11 | 1997-04-17 | Bosch Gmbh Robert | Sensor, esp. acceleration sensor |
Non-Patent Citations (3)
Title |
---|
"A micromachining technique for a thin silicon membrane using merged epitaxial lateral overgrowth of silicon and SiO2 for an etch-stop", James J. Pak, Abul E. Kabir, Gerold W. Nedeck, James H. Logsdon, David R. DeRoo and Steven E. Staller, TRANSDUCERS '91, 1991 International Conference an Solid-State Sensors and Actuators, Digest of Technical Papers (Cat. No. 91CH2817-5), San Francisco, CA, USA, 24-27 June 1991/1991/4160016 |
"A new epitaxial lateral overgrowth silicon bipolar transistor", Gerold W. Neudeck, IEEE Electron Device Letters, Vol. EDL-8, No. 10, October 1987 |
"Automatic etch stop an buried oxide using epitaxial lateral overgrowth", Gennisen P. T. J., Bartek M., French P. J., Sarro P. M., Wolffenbuttel R. F., Proceedings of the International Solid-State Sensors and Actuators Conference - TRANSDUCERS '95; Stockholm, Sweden, 25-29 June 1995/1995/5248250 CA Conference Paper (C) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021105476B3 (en) | 2021-03-08 | 2022-03-17 | Infineon Technologies Dresden GmbH & Co. KG | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE |
Also Published As
Publication number | Publication date |
---|---|
DE102010039180B4 (en) | 2019-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102010008044B4 (en) | MEMS microphone and method of manufacture | |
DE102010039293B4 (en) | Micromechanical component and production method for a micromechanical component | |
DE102014100722A1 (en) | MEMS device and method of manufacturing a MEMS device | |
DE102013213065A1 (en) | Micromechanical component and production method for a micromechanical component | |
DE102005059905A1 (en) | Micromechanical device and manufacturing process | |
DE19859627A1 (en) | Semiconducting device, especially sensor forming part of integrated circuit | |
DE102010029709B4 (en) | Micromechanical component and method for producing a micromechanical component | |
DE102013209266A1 (en) | Component with a cavity | |
DE102009026628A1 (en) | Micromechanical component and method for producing a micromechanical component | |
DE102014202923A1 (en) | Sensor and method for producing a sensor | |
DE102010061782B4 (en) | Method for producing a micromechanical component | |
DE102013001674B4 (en) | Vertical pressure-sensitive structure | |
DE102008037947A1 (en) | Element wafer and process for its production | |
DE102013222836B4 (en) | 1Microelectromechanical component and corresponding manufacturing process | |
DE102013222664A1 (en) | Micromechanical structure and method for producing a micromechanical structure | |
DE102010039180B4 (en) | Method for producing semiconductor chips and corresponding semiconductor chip | |
EP2150488B1 (en) | Method for producing a micromechanical component having a filler layer and a masking layer | |
WO2018162188A1 (en) | Method for producing a mems device for a micromechanical pressure sensor | |
DE102019202794B3 (en) | Micromechanical sensor device and corresponding manufacturing method | |
DE102009027321A1 (en) | Method for producing electrical interlayer connection in substrate of micro-component or sensor, involves opening mask layer over substrate area provided for electrical interlayer connection, where mask layer is applied on substrate | |
DE102009026639B4 (en) | Process for fabricating an electromechanical microstructure | |
DE10359217A1 (en) | Electrical via of HL-chips | |
DE102016216870B4 (en) | Method for producing a micromechanical component with an exempted pressure sensor device | |
DE112013004855T5 (en) | Capacitive pressure sensor and method | |
WO2003106327A1 (en) | Component and method for producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |