DE102010006438A1 - Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung - Google Patents

Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102010006438A1
DE102010006438A1 DE102010006438A DE102010006438A DE102010006438A1 DE 102010006438 A1 DE102010006438 A1 DE 102010006438A1 DE 102010006438 A DE102010006438 A DE 102010006438A DE 102010006438 A DE102010006438 A DE 102010006438A DE 102010006438 A1 DE102010006438 A1 DE 102010006438A1
Authority
DE
Germany
Prior art keywords
terminal
capacitance
ohmic resistance
semiconductor switches
gate terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010006438A
Other languages
English (en)
Inventor
Edgar Dr. 83371 Schmidhammer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Technologies Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102010006438A priority Critical patent/DE102010006438A1/de
Priority to US13/017,159 priority patent/US8305136B2/en
Publication of DE102010006438A1 publication Critical patent/DE102010006438A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Es wird ein schaltbares kapazitives Element mit einstellbarer Kapazität und verbessertem Gütefaktor angegeben. Dazu sind die charakteristischen Größen des schaltbaren kapazitiven Elements entsprechend der in der Beschreibung genannten Gleichungen optimiert.

Description

  • Die Erfindung betrifft schaltbare kapazitive Elemente, z. B. DTC (= Digitally Tunable Capacitor), welche einen verbesserten Gütefaktor aufweisen und welche z. B. Anwendung in HF-Signalpfaden finden können.
  • Schaltbare kapazitive Elemente (z. B. DTCs) können als Kondensatorbänke mit parallel verschalteten Kondensatoren ausgeführt sein. Einzelne Kondensatoren können dann per Schalter zur Bank hinzugeschaltet oder von der Bank getrennt werden. Die Gesamtkapazität einer solchen Kondensatorbank berechnet sich im Wesentlichen aus der Summe der hinzugeschalteten Einzelkondensatoren.
  • Anwendung finden solche Kondensatorbänke z. B. als kapazitive Elemente variabler Kapazität in Impedanzanpassschaltungen in Signalpfaden mobiler Kommunikationsgeräte.
  • Eine eine Kondensatorbank charakterisierende Größe ist der Gütefaktor Q(ω), der ein Maß für das Resonanzverhalten in einem Wechselstromkreis bzw. in einer HF-Signalleitung ist. Es ist bei einer Verschaltung einer Kondensatorbank in einer HF-Signalleitung von großer Bedeutung, ob der Gütefaktor der Bank bzw. des schaltbaren kapazitiven Elements auf die Gütefaktoren der damit verschalteten übrigen HF-Schaltungskomponenten abgestimmt ist. Übrige Schaltungskomponenten können z. B. HF-Filter einer Front-End-Schaltung oder die Antenne eines mobilen Kommunikationsgerätes sein.
  • DTCs sind aus der Veröffentlichungsschrift WO2009/108391 bekannt. Ein DTC umfasst mehrere Parallelpfade mit darin verschalteten Kondensatoren. Die Kapazitäten der einzelnen Kondensatoren der parallel verschalteten Pfade entsprechen den Zweierpotenzen einer kleinsten Kapazität. So lassen sich bei n parallel verschalteten Pfaden 2n äquidistante Kapazitäten einstellen. Jeder Parallelpfad eines DTC umfasst eine seriell mit dem Kondensator verschaltete Kaskade aus seriell verschalteten Halbleiterschaltern. Mit der Kaskade kann der Kondensator des parallelen Pfades zu einer HF-Signalleitung hinzugeschaltet oder von ihr getrennt werden. Die WO2009/108391 gibt Vorschriften (vgl. Gleichungen 5A, 5B, 6A und 6B) zur Berechnung des Gütefaktors eines DTC bzw. eines parallelen Pfades in Abhängigkeit von charakteristischen Größen der Kondensatoren der parallelen Pfade und der Halbleiterschalter an. Dabei wird zwischen geöffneten und geschlossenen Halbleiterschaltern unterschieden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Schaltung anzugeben, welche gegenüber bisher bekannten Schaltungen einen verbesserten Gütefaktor aufweist. Insbesondere ist es eine Aufgabe der Erfindung, ein schaltbares kapazitives Element anzugeben, das einen verbesserten Gütefaktor aufweist, und das nicht auf die Verwendung von auf Zweierpotenzen basierenden Größen der Kondensatoren angewiesen ist.
  • Diese Aufgaben werden erfindungsgemäß durch schaltbare kapazitive Elemente bzw. durch eine schaltbare Kapazitätsbank gemäß einem der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen sowie ein Verfahren zur Herstellung ergeben sich aus den weiteren Ansprüchen.
  • Eine Ausgestaltung eines schaltbaren kapazitiven Elements mit einstellbarer Kapazität und verbessertem Gütefaktor umfasst n parallel geschaltete Pfade mit je einem Kondensator der Kapazität C oder 2m·C, wobei m eine ganze Zahl größer gleich 0 und kleiner n ist. Pro Pfad umfasst das schaltbare kapazitive Element n im Pfad kaskadierte Halbleiterschalter mit je einem Source-Anschluss, einem Gate-Anschluss und einem Drain-Anschluss. Das schaltbare kapazitive Element hat bei geöffneten Halbleiterschaltern einen frequenzabhängigen Gütefaktor Qon(ω) (CP) und bei geschlossenen Halbleiterschaltern einen frequenzabhängigen Gütefaktor Qoff(ω). RG ist der ohmsche Widerstand eines externen, mit dem Gate-Anschluss verschalteten, resistiven Elements, RGS der ohmsche Widerstand zwischen Gate-Anschluss und Source-Anschluss, RGD ist der ohmsche Widerstand zwischen Gate-Anschluss und Drain-Anschluss, RON ist der ohmsche Widerstand zwischen Drain-Anschluss und Source-Anschluss, falls der Halbleiterschalter geschlossen ist. RD ist der ohmsche Widerstand eines externen, d. h. nicht zum Schalter gehörigen, zwischen Drain-Anschluss und Source-Anschluss verschalteten resistiven Elements. rDS ist der intrinsische ohmsche Widerstand des Schalters zwischen Drain-Anschluss und Source-Anschluss. CGD ist die Kapazität zwischen Gate-Anschluss und Drain-Anschluss. CGS ist die Kapazität zwischen Gate-Anschluss und Source-Anschluss. CDS ist die Kapazität zwischen Drain-Anschluss und Source-Anschluss. RMIM ist der (endliche) ohmsche Widerstand des Kondensators. Mit Hilfe von RMIM kann die Güte des Kondensators modelliert werden. Die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS, CDS sind dabei bei geöffneten Halbleiterschaltern gemäß der Gleichung
    Figure 00040001
    und bei geschlossenen Halbleitern gemäß der Gleichung
    Figure 00040002
    optimiert. Dabei berechnen sich die in den Gleichung genannten Hilfsgrößen Ra, Rb, Rd, Cd, Re, Rc und Cc aus den Werten C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS, CDS wie folgt:
    Figure 00040003
    n ist dabei eine natürliche Zahl ≥ 1.
  • Mit der Angabe dieser Abhängigkeit des Gütefaktors Q von den das schaltbare kapazitive Element charakterisierenden Größen ist ein einfaches Mittel gegeben, die Größen C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS und CDS so zu wählen, dass ein geeigneter Gütefaktor erhalten wird, der z. B. aus einer einzuhaltenden Spezifikation vorgegeben sein kann. Dazu kann das Optimum des Gütefaktors Q insbesondere durch Monte-Carlo-Simulationen oder durch analytische oder numerische Berechnungen der partiellen Ableitungen von Q nach den zu variierenden Parametern C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS und CDS ermittelt werden.
  • In einer Ausführungsform ist die Kaskade der Halbleiterschalter in jedem Pfad zwischen dem Kondensator des Pfads und Masse verschaltet.
  • Ein alternative Variante des schaltbaren kapazitiven Elements umfasst n parallel geschaltete Pfade mit je einem Kondensator der Kapazität C oder 2m·C, wobei m eine ganze Zahl größer gleich 0 und kleiner n ist, sowie pro Pfad n im Pfad kaskadierte Halbleiterschalter mit je einem Source-Anschluss, einem Gate-Anschluss und einem Drain-Anschluss. Das schaltbare kapazitive Element hat bei geöffneten Halbleiterschaltern einen frequenzabhängigen Gütefaktor Qon(ω) und bei geschlossenen Halbleiterschaltern einen frequenzabhängigen Gütefaktor Qoff(ω). RG ist der ohmsche Widerstand eines mit dem Gate-Anschluss verschalteten resistiven Elements, RGS der ohmsche Widerstand zwischen Gate-Anschluss und Source-Anschluss, RGD der ohmsche Widerstand zwischen Gate-Anschluss und Drain-Anschluss, RD der ohmsche Widerstand eines zwischen Drain-Anschluss und Source-Anschluss verschalteten externen resistiven Elements, rDS ist der ohmsche Widerstand zwischen Drain-Anschluss und Source-Anschluss. CGD ist die Kapazität zwischen Gate-Anschluss und Drain-Anschluss ist; CGS ist die Kapazität zwischen Gate-Anschluss und Source-Anschluss; CDS ist die Kapazität zwischen Drain-Anschluss und Source-Anschluss. Die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS, CDS sind bei geöffneten Halbleiterschaltern gemäß der Gleichung
    Figure 00060001
    und bei geschlossenen Halbleiterschaltern gemäß der Gleichung
    Figure 00060002
    optimiert. n ist eine natürliche Zahl >= 1.
  • In einer Ausführungsform dieser Variante ist der Kondensator eines jeden Pfads zwischen der Kaskade der Halbleiterschalter und Masse verschaltet.
  • Die oben genannten Ausführungsformen unterscheiden sich also dadurch, dass in einem Fall die Kaskade der Halbleiterschalter mit Masse verschaltet ist und dass im anderen Fall der Kondensator mit Masse verschaltet ist. Es ist bevorzugt, wenn die Kaskade der Halbleiterschalter zwischen dem Kondensator eines Pfads und Masse verschaltet ist.
  • Eine weitere alternative Ausführungsform der Erfindung betrifft eine schaltbare Kapazitätsbank mit m schaltbaren kapazitiven Elementen. Jedes der schaltbaren kapazitiven Elemente umfasst n parallel geschaltete Pfade mit je einem Kondensator der Kapazität am·C und pro Pfad n im Pfad kaskadierte Halbleiterschalter mit je einem Source-Anschluss, einem Gate-Anschluss und einem Drain-Anschluss. Dabei ist a eine reelle Zahl > 1. Pro Pfad sind n im Pfad kaskadierte Halbleiterschalter mit je einem Source-Anschluss, einem Gate-Anschluss und einem Drain-Anschluss umfasst. Dabei sind die Kondensatoren jeden Pfades zwischen der Kaskade der Halbleiterschalter und Masse verschaltet. Das schaltbare kapazitive Element weist bei geöffneten Halbleiterschalten einen frequenzabhängigen Gütefaktor Qon(ω) und bei geschlossenen Halbleiterschaltern einen frequenzabhängigen Gütefaktor Qoff(ω) auf. RG ist der ohmsche Widerstand eines mit dem Gate-Anschluss verschalteten resistiven Elements, RGS ist der ohmsche Widerstand zwischen Gate-Anschluss und Source-Anschluss, RGD ist der ohmsche Widerstand zwischen Gate-Anschluss und Drain-Anschluss, RD ist der ohmsche Widerstand eines zwischen Drain-Anschluss und Source-Anschluss verschalteten externen resistiven Elements, rDS ist der ohmsche Widerstand des Schalters zwischen Drain-Anschluss und Source-Anschluss. CGD ist die Kapazität zwischen Gate-Anschluss und Drain-Anschluss, CGS ist die Kapazität zwischen Gate-Anschluss und Source-Anschluss, CDS ist die Kapazität zwischen Drain-Anschluss und Source-Anschluss. Dabei sind die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS, CDS bei geöffneten Halbleiterschaltern gemäß der Gleichung
    Figure 00070001
    und bei geschlossenen Halbleiterschaltern gemäß der Gleichung
    Figure 00080001
    optimiert. n und m sind ganze Zahlen >= 0. n ist >= 1.
  • In einer Ausführungsform sind die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS und CDS so gewählt, dass das Verhältnis aus Gütefaktor Q und Summe der intrinsischen Kapazitäten CGD, CGS und CDS, nämlich
    Figure 00080002
    maximal ist. Dann hat das schaltbare kapazitive Element einen minimierten Flächenbedarf.
  • Erfindungsgemäße Verfahren zur Herstellung von einstellbaren kapazitiven Elementen oder Kapazitätsbänken umfassen die Schritte:
    • – Ermitteln oder Vorgeben eines Soll-Gütefaktors des Elements oder der Bank,
    • – Ermitteln der Größe der Kapazitäten der Kondensatoren der Pfade,
    • – Ermitteln der Werte der Größen C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS und CDS nach den o. g. Gleichungen.
  • Gegebenenfalls umfasst ein Verfahren das Nachregeln der Größe der Kapazitäten der Kondensatoren in den Pfaden, und die Realisierung der einstellbaren kapazitiven Elemente oder Kapazitätsbänke durch Bemessung der Parameter entsprechend den ermittelten Werten.
  • Im Folgenden wird die Filterschaltung anhand von Ausführungsbeispiel und zugehörigen schematischen Figuren näher erläutert. Es zeigen:
  • 1 ein schaltbares kapazitives Element mit einem geöffneten Schalter, der zwischen Masse und dem Kondensator verschaltet ist,
  • 2 ein schaltbares kapazitives Element mit einem geschlossenen Schalter, der zwischen Masse und dem Kondensator verschaltet ist,
  • 3 ein schaltbares kapazitives Element mit einem Kondensator, der zwischen einem geöffneten Schalter und Masse verschaltet ist,
  • 4 ein schaltbares kapazitives Element mit einem Kondensator, der zwischen einem geschlossenen Schalter und Masse verschaltet ist,
  • 5 ein schaltbares kapazitives Element mit zwei parallel geschalteten Pfaden mit zwei seriell kaskadierten Schaltern,
  • 6 eine Schaltung mit der konventionellen Ansicht eines Halbleiterschalters,
  • 7 die Schaltung der 6, allerdings mit dem der vorliegenden Erfindung zugrunde liegenden Ersatzschaltbild des Halbleiterschalters.
  • 1 zeigt ein schaltbares kapazitives Element SKE, in dem ein Kondensator K und ein Schalter SW verschaltet sind. Der Schalter SW ist in Serie mit dem Kondensator K verschaltet. Der Schalter SW hat einen Source-Anschluss S, einen Gate-Anschluss G und einen Drain-Anschluss D. Der Schalter SW ist über seinen Source-Anschluss S mit Masse verschaltet. Der Schaltzustand des Schalters SW hängt vom Signal ab, das am Gate-Anschluss G anliegt. Je nach am Gate-Anschluss G anliegendem Signal kann also der Schalter geöffnet oder geschlossen sein. Ist der Schalter SW geschlossen, so ist sein Kondensator K über den Schalter SW mit Masse verschaltet.
  • 2 unterscheidet sich von 1 dadurch, dass der Schalter SW geschlossen ist. In 2 ist der Kondensator K über den Schalter SW mit Masse verschaltet.
  • 3 zeigt ein schaltbares kapazitives Element mit einem Schalter SW und einem Kondensator K. Der Schalter SW und der Kondensator K sind in Serie geschaltet. Der Kondensator K ist direkt mit Masse verschaltet. In 3 ist der Schalter SW geöffnet. Ist das schaltbare kapazitive Element über den Source-Anschluss S des Schalters SW mit einem (nicht gezeigten) Signalpfad verschaltet, so stellt der Kondensator K keine Masseverbindung zwischen dem Signalpfad und Masse her.
  • 4 unterscheidet sich von 3 dadurch, dass der Schalter SW geschlossen ist. Ein Signalpfad, der über den Source-Anschluss des Schalters SW mit dem schaltbaren kapazitiven Element verschaltet wäre, wäre über den Kondensator K mit Masse verschaltet.
  • 5 zeigt ein schaltbares kapazitives Element SKE, das mit einem Signalpfad SP verschaltet ist. Das schaltbare kapazitive Element umfasst zwei parallel verschaltete Pfade PF. In jedem der parallel verschalteten Pfade ist ein Kondensator K verschaltet. Die Schalter des Pfads, in dem der Kondensator K1 verschaltet ist, sind geöffnet. Der Kondensator K1 ist somit nicht mit Masse verschaltet.
  • Die Schalter des Parallelpfads, in dem der Kondensator K2 verschaltet ist, sind geschlossen. Der Signalpfad SP ist somit über den Kondensator K2 und die Schalter des entsprechenden Parallelpfads mit Masse verschaltet.
  • 5 zeigt eine Ausgestaltung einer schaltbaren Kapazitätsbank SKB, die sich auf eine größere Anzahl von Parallelpfaden mit einer größeren Anzahl von Schaltern erweitern lässt. Insbesondere ist es möglich, drei, vier, fünf, sechs, sieben, acht, neun, zehn oder noch mehr Parallelpfade mit entsprechender Anzahl an Schaltern im schaltbaren kapazitiven Element vorzusehen. Die Kapazitäten der einzelnen Kondensatoren K1, K2 der Parallelpfade PF können den Zweierpotenzen einer Grundkapazität entsprechen. Bei n Parallelpfaden mit n Kondensatoren wären dadurch 2n äquidistant einstellbare Gesamtkapazitäten mit dem schaltbaren kapazitiven Elements einstellbar.
  • Möglich ist es auch, die Kapazität der Kondensatoren nicht entsprechend Zweierpotenzen auszugestalten. Die Kapazität des Kondensators des m-ten Parallelpfads könnte die Kapazität am aufweisen. m ist eine Zahl ≥ 0 aber < n. Dabei ist n der Anzahl der Parallelpfade. a ist die Kapazität des Kondensators mit der kleinsten Kapazität. Weicht a von 2 ab, so werden keine äquidistanten Einstellmöglichkeiten erhalten. Dafür steigt der Abdeckungsbereich der Kapazität des schaltbaren kapazitiven Elements an, wenn a > 2 ist.
  • 6 zeigt eine Schaltung mit der konventionellen Ansicht eines Halbleiterschalters SW. Mit dem Drain-Anschluss ist ein Kondensator der Kapazität C verschaltet. Zwischen dem Kondensator und dem Schalter SW ist ein resistives Element K (gezeigt in 1) mit dem ohmschen Widerstand RMIM verschaltet.
  • 7 zeigt das Ersatzschaltbild des Halbleiterschaltes SW. Es umfasst die resistiven Elemente mit den ohmschen Widerständen rDS, RGD und RGS sowie die kapazitiven Elementen der Kapazität CDS, CGD und RGS.
  • Ein schaltbares kapazitives Element oder eine schaltbare Kapazitätsbank ist nicht auf eine der beschriebenen Ausführungsbeispiele beschränkt. Variationen, welche z. B. noch weitere Parallelpfade oder weitere Kondensatoren in Parallelpfaden oder weitere Schalter umfassen oder beliebige Kombinationen daraus umfassen, stellen ebenso erfindungsgemäße Ausführungsbeispiele dar.
  • Bezugszeichenliste:
    • S:
      Source-Anschluss
      G:
      Gate-Anschluss
      D:
      Drain-Anschluss
      K, K1, K2:
      Kondensator
      SKB:
      schaltbare Kapazitätsbank
      SKE:
      schaltbares kapazitives Element
      PF:
      Parallelpfad
      SP:
      Signalpfad
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2009/108391 [0005, 0005]

Claims (8)

  1. Schaltbares kapazitives Element (SKE), umfassend – n parallelgeschaltete Pfade (PF) mit je einem Kondensator (K) der Kapazität C, – pro Pfad n im Pfad kaskadierte Halbleiterschalter (SW) mit je einem Source-Anschluss (S), einem Gate-Anschluss (G) und einem Drain-Anschluss (D), wobei – das schaltbare kapazitive Element (SKE) bei geöffneten Halbleiterschaltern (SW) einen frequenzabhängigen Gütefaktor Qon(ω) und bei geschlossenen Halbleiterschaltern (SW) einen frequenzabhängigen Gütefaktor Qoff(ω) aufweist, – RG der ohmsche Widerstand eines mit dem Gate-Anschluss verschalteten resistiven Elements, RGS der ohmsche Widerstand zwischen Gate-Anschluss (G) und Source-Anschluss (S), RGD der ohmsche Widerstand zwischen Gate-Anschluss (G) und Drain-Anschluss (D), RD der ohmsche Widerstand eins zwischen Drain-Anschluss (D) und Source-Anschluss (S) verschalteten kapazitiven Elements ist, rDS der ohmsche Widerstand zwischen Drain-Anschluss (D) und Source-Anschluss (S) ist, – CGD die Kapazität zwischen Gate-Anschluss (G) und Drain-Anschluss (D) ist, CGS die Kapazität zwischen Gate-Anschluss (G) und Source-Anschluss (S) ist, CDS die Kapazität zwischen Drain-Anschluss (D) und Source-Anschluss (S) ist, – wobei die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS, CDS bei geöffneten Halbleiterschaltern (SW) gemäß der Gleichung
    Figure 00150001
    und bei geschlossenen Halbleiterschaltern (SW) gemäß der Gleichung
    Figure 00150002
    optimiert sind, wobei
    Figure 00150003
    und n eine natürliche Zahl >= 1 ist.
  2. Schaltbares kapazitives Element (SKE) nach Anspruch 1, wobei die Kaskade der Halbleiterschalter (SW) in jedem Pfad (PF) zwischen dem Kondensator (K) des Pfads (PF) und Masse verschaltet ist.
  3. Schaltbares kapazitives Element, umfassend – n parallelgeschaltete Pfade (PF) mit je einem Kondensator (K) der Kapazität C, – pro Pfad (PF) n im Pfad (PF) kaskadierte Halbleiterschalter (SW) mit je einem Source-Anschluss (S), einem Gate-Anschluss (G) und einem Drain-Anschluss (D), wobei – das schaltbare kapazitive Element (SKE) bei geöffneten Halbleiterschaltern (SW) einen frequenzabhängigen Gütefaktor Qon(ω) und bei geschlossenen Halbleiterschaltern (SW) einen frequenzabhängigen Gütefaktor Qoff(ω) aufweist, – RG der ohmsche Widerstand eines mit dem Gate-Anschluss (G) verschalteten resistiven Elements, RGS der ohmsche Widerstand zwischen Gate-Anschluss (G) und Source-Anschluss (S), RGD der ohmsche Widerstand zwischen Gate-Anschluss (G) und Drain-Anschluss (D), RD der ohmsche Widerstand eines zwischen Drain-Anschluss (D) und Source-Anschluss (S) verschalteten resistiven Elements ist, rDS der ohmsche Widerstand des Schalters zwischen Drain-Anschluss (D) und Source-Anschluss (S) ist, – CGD die Kapazität zwischen Gate-Anschluss (G) und Drain-Anschluss (D) ist, CGS die Kapazität zwischen Gate-Anschluss (G) und Source-Anschluss (S) ist, CDS die Kapazität zwischen Drain-Anschluss (D) und Source-Anschluss (S) ist, – wobei die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS, CDS bei geöffneten Halbleiterschaltern (SW) gemäß der Gleichung
    Figure 00160001
    und bei geschlossenen Halbleiterschaltern (SW) gemäß der Gleichung
    Figure 00170001
    optimiert sind, wobei
    Figure 00170002
    und n eine natürliche Zahl >= 1 ist.
  4. Schaltbares kapazitives Element (SKE) nach Anspruch 3, wobei der Kondensator (K) jeden Pfades (PF) zwischen der Kaskade der Halbleiterschalter (SW) und Masse verschaltet ist.
  5. Schaltbares kapazitives Element (SKE) nach einem der vorherigen Ansprüche, wobei die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS und CDS so gewählt sind, dass das Verhältnis
    Figure 00170003
    aus Gütefaktor Q und Summe der intrinsischen Kapazitäten CGD, CGS und CDS maximal ist.
  6. Schaltbare Kapazitätsbank (SKB) mit m schaltbaren kapazitiven Elementen (SKE), wobei jedes der schaltbaren kapazitiven Elemente (SKE) – n parallelgeschaltete Pfade (PF) mit je einem Kondensator (K) der Kapazität am C und pro Pfad (PF) n im Pfad (PF) kaskadierte Halbleiterschalter (SW) mit je einem Source-Anschluss (S), einem Gate-Anschluss (G) und einem Drain-Anschluss (D) umfasst, wobei – die Kondensatoren (K) jeden Pfades (PF) zwischen der Kaskade der Halbleiterschalter (SW) und Masse verschaltet sind, – das schaltbare kapazitive Element (SKE) bei geöffneten Halbleiterschalten (SW) einen frequenzabhängigen Gütefaktor Qon(ω) und bei geschlossenen Halbleiterschaltern (SW) einen frequenzabhängigen Gütefaktor Qoff(ω) aufweist, – RG der ohmsche Widerstand eines mit dem Gate-Anschluss (G) verschalteten resistiven Elements, RGS der ohmsche Widerstand zwischen Gate-Anschluss (G) und Source-Anschluss (S), RGD der ohmsche Widerstand zwischen Gate-Anschluss (G) und Drain-Anschluss (D), RD der ohmsche Widerstand eines zwischen Drain-Anschluss (D) und Source-Anschluss (S) verschalteten resistiven Elements ist, rDS der ohmsche Widerstand zwischen Drain-Anschluss (D) und Source-Anschluss (S) ist, – CGD die Kapazität zwischen Gate-Anschluss (G) und Drain-Anschluss (D) ist, CGS die Kapazität zwischen Gate-Anschluss (G) und Source-Anschluss (S) ist, CDS die Kapazität zwischen Drain-Anschluss (D) und Source-Anschluss (S) ist, – wobei die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS, CDS bei geöffneten Halbleiterschaltern (SW) gemäß der Gleichung
    Figure 00190001
    und bei geschlossenen Halbleiterschaltern (SW) gemäß der Gleichung
    Figure 00190002
    optimiert sind, wobei
    Figure 00190003
    und n eine natürliche >= 1 ist, m eine ganze Zahl >= 0 und < n ist und a eine reelle Zahl > 1 ist.
  7. Schaltbare Kapazitätsbank (SKB) nach dem vorherigen Anspruch, wobei die Werte C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD, CGS und CDS so gewählt sind, dass das Verhältnis
    Figure 00200001
    aus Gütefaktor Q und Summe der intrinsischen Kapazitäten CGD, CGS und CDS, maximal ist.
  8. Verfahren zur Herstellung von einstellbaren kapazitiven Elementen oder Kapazitätsbänken nach einem der vorhergehenden Ansprüche, umfassend die Schritte: – Vorgeben eines Soll-Gütefaktors des Elements oder der Bank, – Ermitteln der Größe der Kapazitäten der Kondensatoren der Pfade, – Ermitteln der Werte der Größen C, RMIM, RON, RG, RGS, RGD, RD, rDS, CGD CGS und CDS nach den o. g. Gleichungen.
DE102010006438A 2010-02-01 2010-02-01 Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung Withdrawn DE102010006438A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010006438A DE102010006438A1 (de) 2010-02-01 2010-02-01 Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung
US13/017,159 US8305136B2 (en) 2010-02-01 2011-01-31 Switchable capacitive element with improved quality factor, and method of production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010006438A DE102010006438A1 (de) 2010-02-01 2010-02-01 Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE102010006438A1 true DE102010006438A1 (de) 2011-08-04

Family

ID=44316013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010006438A Withdrawn DE102010006438A1 (de) 2010-02-01 2010-02-01 Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung

Country Status (2)

Country Link
US (1) US8305136B2 (de)
DE (1) DE102010006438A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542850B2 (en) * 2007-09-12 2013-09-24 Epcos Pte Ltd Miniature microphone assembly with hydrophobic surface coating
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009108391A1 (en) 2008-02-28 2009-09-03 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322697A (en) * 1980-07-08 1982-03-30 Bell Telephone Laboratories, Incorporated Sampling filter for reducing aliasing distortion
US5534819A (en) * 1995-04-13 1996-07-09 Motorola, Inc. Circuit and method for reducing voltage error when charging and discharging a variable capacitor through a switch
US6288669B1 (en) * 1999-07-15 2001-09-11 Daramana G. Gata Switched capacitor programmable gain and attenuation amplifier circuit
US6693457B2 (en) * 2002-07-18 2004-02-17 Northrop Grumman Corporation Ultra high speed flip-flop
US7251740B2 (en) * 2004-01-23 2007-07-31 Intel Corporation Apparatus coupling two circuits having different supply voltage sources
US8072253B2 (en) * 2006-09-13 2011-12-06 Nec Corporation Clock adjusting circuit and semiconductor integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009108391A1 (en) 2008-02-28 2009-09-03 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device

Also Published As

Publication number Publication date
US8305136B2 (en) 2012-11-06
US20110187434A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
DE742179C (de) Wellenfilter nach Art einer ueberbrueckten T-Schaltung
DE102014111912A1 (de) HF-Filter
DE102018131054B4 (de) Mikroakustisches HF-Filter
DE102013202113A1 (de) Einstellbares Impedanzanpassungsnetz
DE112009001878T5 (de) Dynamisches Impedanzanpassungsnetzwerk und Verfahren zum Anpassen einer Impedanz zwischen einer Quelle und einer Last
EP3183815B1 (de) Duplexer mit abstimmbaren hf-filtern
WO2010100148A1 (de) Reaktanzfilter mit steiler flanke
DE102014111197A1 (de) Programmierbarer Filter
DE102016125768A1 (de) System und Verfahren für eine schaltbare Kapazität
DE102019201436A1 (de) Hochfrequenzschaltung mit breiter modulationsbandbreite
DE102010006438A1 (de) Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung
EP0234452B1 (de) Digitale Schaltungsanordung zur Abtastratenänderung und Signalfilterung und Verfahren zu ihrem Entwurf
DE102014111901B4 (de) Duplexer
WO2001065687A1 (de) Interdigitalwandler mit verteilter anregung
DE2713882A1 (de) Monolith-kristallfilter
DE102015119995B4 (de) Filterschaltung mit zusätzlichen Polen außerhalb des Passbands
DE102008056911B4 (de) Impedanztransformierendes Diplexfilter zum Filtern von Signalen, Kernspintomograph und Herstellungsverfahren
WO2006039976A1 (de) Spannungsteiler
DE19728463A1 (de) Schaltungsanordnung zum Umschalten und Abregeln von parallel zueinander verschalteten Frequenzbereichsfilterzweigen
WO2019091824A1 (de) Batteriespeichersystem
DE655568C (de) Vierpolige Siebschaltung, bei welcher das Produkt der beiderseitigen Wellenwiderstaende nicht von der Frequenz abhaengt (K-D-Filter)
DE102010006073A1 (de) Kapazitives Element mit variabler Kapazität und verbessertem linearen Verhalten
DE102011003182A1 (de) Vorrichtung zum Unterdrücken harmonischer Oberschwingungen
im Projektverlauf et al. Übereinkommen–299
DE102014008990B4 (de) Halbleiterverstärker zur Speicherung von elektrischer Energie auf der Basis eines generierten Schwingkreises

Legal Events

Date Code Title Description
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: QUALCOMM TECHNOLOGIES, INC. (N.D.GES.D. STAATE, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

Effective date: 20131219

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

Effective date: 20131219

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20131219

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee