DE102009044858B4

DE102009044858B4 - Verfahren und Modul mit Analog-Digital-Umsetzer

Info

Publication number: DE102009044858B4
Application number: DE102009044858.6A
Authority: DE
Inventors: Volker Christ
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-12-19
Filing date: 2009-12-10
Publication date: 2018-05-09
Anticipated expiration: 2029-12-11
Also published as: US20100156681A1; DE102009044858A1; US7994953B2

Abstract

Verfahren zum Prüfen eines Analog-Digital-Umsetzers (101) auf einem Chip, mit den folgenden Schritten:Erzeugen einer Spannungsrampe;Umsetzen der Spannungsrampe in ein Digitalsignal unter Verwendung des Analog-Digital-Umsetzers (101) mit einer Rate eines Taktsignals;Berechnen eines ersten Parameters gemäß dem Taktsignal und dem Digitalsignal auf dem Chip, wobei der erste Parameter Umsetzungskenngrößen des Analog-Digital-Umsetzers (101) anzeigt; undAusführen einer linearen Regression an dem Taktsignal und dem Digitalsignal.

Description

Die Erfindung betrifft ein Verfahren zum Prüfen eines Analog-Digital-Umsetzers und einen Chip mit einem Analog-Digital-Umsetzer und Einheiten zum Prüfen des Analog-Digital-Umsetzers.
Analogsignale können unter Verwendung eines Analog-Digital-Umsetzers in Digitalsignale umgesetzt werden. Analog-Digital-Umsetzer können Analogsignale gemäß einer Kennlinie in Digitalsignale umsetzen. Die Kennlinie kann geprüft werden, um die Genauigkeit und Qualität des Analog-Digital-Umsetzers zu verifizieren.
EP 1 755 225 A2 beschreibt eine Analog-Digital-Konvertierungs-schaltung mit einem Analog-Digital-Wandler und mindestens einem, aus wenigstens zwei Verstärkerstufen bestehenden, Zwischenverstäkter, welcher dem Analog-Digital-Wandler vorgeschaltet ist und letzterer in zeitlicher Abfolge jeweils mit dem Ausgang einer der Verstärkerstufen beschaltet wird.
In US 6,333,706 B1 ist ein auf einem Chip befindlicher Test-Schaltkreis für einen Analog-Digital-Wandler offenbart, wobei der Analog-Digital-Wandler selektiv zwischen einem Operationsmodus und einem Testmodus umgeschaltet werden kann. Es ist Aufgabe der vorliegenden Erfindung, ein effizientes Verfahren zum Prüfen eines Analog-Digital-Umsetzers anzugeben.
Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis von Ausführungsformen zu geben und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung verständlicher werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen kennzeichnen entsprechende ähnliche Teile.

1 zeigt schematisch eine Ausführungsform eines Moduls.
2 zeigt schematisch eine Ausführungsform eines Verfahrens.
3 zeigt schematisch eine weitere Ausführungsform eines Moduls.
4 zeigt schematisch eine weitere Ausführungsform eines Verfahrens.

In der folgenden ausführlichen Beschreibung wird auf die beigefugten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“ „vorderes“, „hinteres“ usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausfuhrungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausfuhrliche Beschreibung ist deshalb nicht in einschrankendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden konnen, sofern es nicht spezifisch anders erwähnt wird.
Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung moglicherweise mit Bezug auf nur eine von mehreren Implementierungen offenbart wurde, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, so wie es fur eine beliebige gegebene oder konkrete Anwendung erwunscht und vorteilhaft sein kann. So, wie die Ausdrücke „enthalten“, „aufweisen“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet wurden, sollen ferner solche Ausdrucke auf ähnliche Weise wie der Ausdruck „umfassen“ einschließend sein. Die Ausdrucke „gekoppelt“ und „verbunden“ konnen zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrucke möglicherweise verwendet wurden, um anzugeben, dass zwei Elemente miteinander kooperieren oder in Wechselwirkung treten, gleichgültig, ob sie sich in direktem physischem oder elektrischen Kontakt befinden oder sie sich nicht in direktem Kontakt befinden. Ferner versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollintegrierten Schaltungen oder in Programmiermitteln implementiert werden konnen. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel gemeint, statt als Bestes oder Optimales.
Die verschiedenen zusammengefassten Aspekte konnen in verschiedenen Formen realisiert werden. Die folgende Beschreibung zeigt zur Veranschaulichung verschiedene Kombinationen und Konfigurationen, in denen die Aspekte ausgeübt werden können. Es versteht sich, dass die beschriebenen Aspekte und/oder Ausfuhrungsformen lediglich Beispiele sind und dass andere Aspekte und/oder Ausführungsformen benutzt und strukturelle und funktionale Modifikationen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen.
Die hier erwähnten Analog-Digital-Umsetzer (ADC) können analoge Eingangssignale in digitale Ausgangssignale umsetzen. ADCs konnen auf Chips beliebiger Art angeordnet sein. Abhängig von der Auflosung und der Verstarkung des ADC konnen Analogsignale in einem bestimmten Spannungsbereich in mehrere digitale Codes umgesetzt werden. Der Spannungsbereich kann in kleinere Spannungsschritte aufgeteilt werden, wobei jeder Spannungsschritt mit einem der mehreren digitalen Codes assoziiert wird. Die Qualität des ADC kann durch Prüfen des ADC bewertet werden. Zu diesem Zweck können dem ADC analoge Prüfsignale zugeführt werden, und das resultierende digitale Ausgangssignal wird mit dem analogen Prüfsignal verglichen. Die Beziehung eines analogen Eingangssignals zu dem digitalen Ausgangssignal eines ADC kann als Kennlinie bezeichnet werden.
Das Ergebnis eines Prüfdurchlaufs eines ADC kann bestimmte Abweichungen von der idealen Kennlinie ergeben. Die Form, Große und der Betrag dieser Abweichungen können es erlauben, Schlussfolgerungen bezüglich der Qualität und/oder Funktionalität des geprüften ADC zu ziehen.
1 zeigt schematisch ein Modul 100 gemäß einer Ausführungsform. Das Modul 100 enthält einen Chip mit einem ADC 101 mit einem Eingang 101a und einem Ausgang 101b. Der Chip kann ferner eine Berechnungseinheit 120 aufweisen, die einen mit dem Ausgang 101b des ADC gekoppelten Eingang aufweist. Der Chip kann ferner einen Pin 115 und einen Ausgang 102 aufweisen, wobei der Ausgang 102 auch ein Pin sein kann. Der Chip kann auf einer Leiterplatte wie etwa einer PCB, einem Systemtrager, einem Motherboard oder einer ähnlichen Anordnung angebracht werden.
Das Modul 100 kann ferner eine Erzeugungseinheit 110 aufweisen, die durch die gestrichelte Linie dargestellt ist. Die Erzeugungseinheit 110 kann teilweise auf dem Chip und teilweise außerhalb des Chips implementiert werden, wie in 1 dargestellt. Bei einer anderen Ausführungsform kann die Erzeugungseinheit 110 auch vollstandig außerhalb des Chips oder vollständig auf dem Chip angeordnet sein, d.h. die die Erzeugungseinheit 110 bildenden Komponenten können entweder auf dem Chip oder außerhalb des Chips angeordnet sein. Wenn die Erzeugungseinheit 110 vollständig auf dem Chip angeordnet ist, ist der Pin 115 moglicherweise nicht notwendig. Wenn die Erzeugungseinheit 110 vollständig außerhalb des Chips angeordnet ist, kann der Pin 115 zwischen der Erzeugungseinheit 110 und dem ADC 101 angeordnet werden und als Koppelanordnung zum Koppeln von durch die Erzeugungseinheit 110 ausgegebenen Signalen mit dem Eingang 101a des ADC dienen.
Die Erzeugungseinheit 110 kann eine Gleichstromquelle 111 und einen mit der Gleichstromquelle parallel geschalteten Kondensator 112 enthalten. Wie in 1 dargestellt, kann die Gleichstromquelle 111 auf dem Chip angeordnet werden. Der Kondensator 112 kann außerhalb des Chips angeordnet werden, indem zum Beispiel ein Kondensator 112 mit dem Pin 115 des Chips gekoppelt wird, wenn Prüfung des ADC beabsichtigt ist. Es kann jedoch auch vorgesehen werden, dass der Kondensator 112 auf dem Chip angeordnet ist. Der Kondensator 112 kann eine lineare Ladekennlinie aufweisen und kann eine Kapazität von zum Beispiel 1 nF oder mehr aufweisen. Die Gleichstromquelle 111 kann zum Beispiel eine Bandlücken-Stromquelle sein.
Die Gleichstromquelle 111 und der Kondensator 112 können verwendet werden, um eine Spannungsrampe bereitzustellen, die in den Eingang 101a des ADC 101 eingegeben werden kann. Die Spannungsrampe kann zum Beispiel erzeugt werden, indem man mit einem entladenen Kondensator 112 beginnt, der allmählich durch die Gleichstromquelle 111 geladen wird. Die Spannungsrampe kann zum Beispiel eine linear zunehmende Spannungsrampe sein. Bei einer Ausführungsform kann die Spannungsrampe mit der Zeit eine Spannungszunahme aufweisen, die mehrere ADC-Umsetzungszyklen in einem Spannungsschritt erlaubt, d.h. die Spannungsrampe nimmt langsam genug zu, um für eine Sequenz von Umsetzungszyklen denselben digitalen Code in dem Digitalsignal an dem Ausgang 101b des ADC 101 zu erhalten.
Es sollte beachtet werden, dass genauso gut auch andere Elemente und Komponenten zum Produzieren einer Spannungsrampe als eine Gleichstromquelle und ein Kondensator verwendet werden konnen. Die Ausführungsform von 1 ist lediglich als ein Beispiel dargestellt und es sind auch andere Lösungen zum Erhalten einer Spannungsrampe moglich.
Die Erzeugungseinheit 110 kann ferner eine Spannungsquelle 113 und einen Schalter 114 enthalten. Die Spannungsquelle 113 kann parallel zu dem Kondensator 112 und der Gleichstromquelle 111 angeordnet sein und kann über den Schalter 114 selektiv mit dem Eingang 101a des ADC 101 gekoppelt werden. Die Spannungsquelle 113 und der Schalter 114 können auf dem Chip wie beispielsweise in 1 dargestellt angeordnet werden. Bei einer anderen Ausfuhrungsform können die Spannungsquelle 113 und der Schalter 114 auch außerhalb des Chips angeordnet werden. Die Spannungsquelle 113 kann betrieben werden, um eine feste Spannung zu erzeugen, die dem Eingang 101a des ADC 101 zugeführt werden kann. Die durch die Spannungsquelle 113 erzeugte Spannung kann verwendet werden, um intern erzeugte Parameter durch eine Berechnungseinheit 120 zu kalibrieren, wie zum Beispiel ein Offset des ADC 101, das durch externe Bedingungen beeinflusst werden kann. Die Spannungsquelle 113 kann dafür ausgelegt werden, mehrere verschiedene feste Spannungen zu erzeugen, die sukzessive dem Eingang 101a des ADC 101 zugefuhrt werden können. Es sollte beachtet werden, dass jede beliebige Komponente verwendet werden kann, die feste Spannungen erzeugen kann, und die Ausführungsform von 1 nicht als auf die in 1 dargestellte Spannungsquelle 113 beschrankt betrachtet werden sollte.
Das Modul 100 kann eine Berechnungseinheit 120 enthalten. Die Berechnungseinheit 120 kann dafür ausgelegt werden, durch den ADC 101 an dem Ausgang 101b ausgegebene Digitalsignale als Eingaben zu empfangen. Die Berechnungseinheit 120 kann ferner mit der Erzeugungseinheit 110 gekoppelt werden. Die Berechnungseinheit 120 kann dafur ausgelegt werden, mehrere Parameter zu berechnen, die die Umsetzungskenngroßen des ADC 101 anzeigen. Beispielsweise kann die Berechnungseinheit 120 dafür ausgelegt werden, eine lineare Regression an dem analogen Eingangssignal des ADC 101 und dem digitalen Ausgangssignal des ADC 101 auszuführen. Die Berechnungseinheit 120 kann dafür ausgelegt werden, mindestens einen der mehreren Parameter an einem Ausgang 102 des Chips auszugeben. Der mindestens eine der mehreren Parameter kann dann bei 130 zu externen, d.h. außerhalb des Chips angeordneten Einheiten weitergeleitet werden, wie zum Beispiel zu Prufgeräten für den Chip, einem Personal Computer oder einer beliebigen anderen Anordnung, die fur die Verarbeitung des mindestens einen der mehreren durch die Berechnungseinheit 120 berechneten Parameter geeignet ist. Die Berechnungseinheit 120 kann Firmware oder Glue-Logic-Komponenten enthalten, die dafür ausgelegt sind, die mathematischen Operationen anzusteuern, die notwendig sind, um die mehreren Parameter in der Berechnungseinheit 120 zu berechnen. Die Berechnungseinheit 120 kann ein (nicht dargestelltes) Register enthalten, das dafür ausgelegt ist, zum Beispiel Werte zu speichern, die während der Berechnung der mehreren Parameter berechnet wurden, oder Paare von Werten des analogen Eingangssignals und des digitalen Ausgangssignals des ADC 101.
Im Folgenden wird ein Beispiel dafür gegeben, wie die Berechnungseinheit 120 ausgelegt werden kann, um Parameter zu berechnen, die die Umsetzungskenngroßen des ADC 101 anzeigen. Das Beispiel ist nicht im einschrankenden Sinne aufzufassen, da andere Verfahren, Algorithmen oder Prozesse gleichermaßen bei der Berechnung von die Umsetzungskenngrößen des ADC 101 anzeigenden Parametern verwendbar sind.
Zur Schatzung einer Beziehung zwischen zwei Variablen kann die Ausführung einer linearen Regression verwendet werden. Die Beziehung zwischen zwei Variablen x und y kann als $y = a + b x,$
angenommen werden, wobei y und x Sequenzen von entsprechenden Messwerten y₁ bzw. x₁ sein können. In diesem Fall kann der Fit-Parameter b, d.h. die Steigung der linearen Funktion y(x), folgendermaßen ausgedruckt werden: $b = \frac{\sum_{i} (x_{i} - x_{m}) (y_{i} - y_{m})}{\sum_{i} {(x_{i} - x_{m})}^{2}},$
wobei x_m und y_m die arithmetischen Mittelwerte über die Sequenz der Werte x_i bzw. y₁ sind. Nach dem Auflösen der Produkte im Zähler und Nenner von Gl. (2) kann b folgendermaßen ausgedrückt werden: $b = \frac{\sum_{i} (x_{i} x_{m} - x_{m} y_{i} - x_{i} y_{m} + x_{m} y_{m})}{\sum_{i} (x_{i}^{2} - 2 x_{i} x_{m} + x_{m}^{2})} .$
Wenn x₁ und y₁ gemessen werden, können x_m und y_m durch Berechnung der Mittelwerte der Sequenzen x₁ bzw. y₁ berechnet werden. Danach kann unter Verwendung des Ausdrucks von Gl. (3) der Parameter b berechnet werden. Unter Verwendung von Gl. (1) kann der Offset-Parameter a dann folgendermaßen berechnet werden: $a = y_{m} - b x_{m} .$
Für einen Prüfdurchlauf des ADC 101 kann mittels der Erzeugungseinheit 110 eine Spannungsrampe erzeugt werden. Es kann eine Zahlereinheit vorgesehen werden, um einen Zähler zu betreiben. Der Zähler kann nach dem Starten der Erzeugung der Spannungsrampe beliebige Zeiteinheiten zahlen. Zum Beispiel kann der Zahler bei dem Wert 0 starten, wenn die Erzeugung der Spannungsrampe beginnt. Die Spannungsrampe kann eine beliebige Steigung aufweisen. Die Zählerwerte des Zählers konnen die Variable x repräsentieren. Jeder Wert fur die Variable x kann dann mit einem digitalen Code in dem digitalen Ausgangssignal an dem Ausgang 101b des ADC 101 in Korrespondenz gesetzt werden, wenn die erzeugte Spannungsrampe in den Eingang 101a des ADC 101 eingegeben wird. Die Sequenz digitaler Codes in dem digitalen Ausgangssignal kann als eine Sequenz für die Variable y betrachtet werden. Auf diese Weise werden Paare x₁/y₁ von x- und y-Werten gebildet, wobei jedes Paar x₁/y₁ einem Paar der Spannung des analogen Eingangssignals des ADC 101 und dem jeweiligen digitalen Code in dem digitalen Ausgangssignal, in das die Spannung des analogen Eingangssignals durch den ADC umgesetzt wurde, entspricht.
Bei einem ersten Wert x₀ des Zählers wird der ADC 101 schließlich einen ersten digitalen Code y₀ ausgeben, der einer ersten Grenze des Spannungsbereichs entspricht, den der ADC 101 auflosen kann. Auf ähnliche Weise wird bei einem zweiten Wert x_N des Zahlers der ADC 101 schließlich einen zweiten digitalen Code y_N ausgeben, der einer zweiten Grenze des Spannungsbereichs entspricht, den der ADC 101 auflosen kann. Das erste Paar x₀/y₀ und das zweite Paar x_N/y_N können in einem Register der Berechnungseinheit 120 gespeichert und/oder am Ausgang 102 des Chips an eine externe Einheit ausgegeben werden.
Für jedes Paar von Werten x₁/y₁ können die folgenden Terme berechnet werden: $\begin{array}{l} \sum_{i} x_{i} = A; \\ \sum_{i} y_{i} = B; \\ \sum_{i} x_{i} y_{i} = C; \\ \sum_{i} x_{i}^{2} = D, \end{array}$
wobei der Index i von 0 bis N laufen kann und N die Gesamtzahl der gesammelten Stichprobenwertepaare x₁/y₁ ist. Das heißt, das sich während des Voranschreitens des Prüfdurchlaufs die berechneten Parameter A, B, C und D gemäß den neugesammelten Stichprobenwertepaaren andauernd ändern konnen.
Nach dem Beenden des Prüfdurchlaufs, d.h. wenn das zweite Paar x_N/y_N gesammelt ist, können die berechneten Parameter A, B, C und D verwendet werden, um eine lineare Regressionsanalyse gemäß den in Gleichung (3) und (4) gegebenen Formeln auszuführen: $b = \frac{C - 2 B A / N + B A / N}{D - 2 A^{2} / N + A^{2} / N} = \frac{C - B A / N}{D - A^{2} / N}$
und $a = B / N - b A / N .$
Die berechneten Parameter a und b konnen berechnet werden, nachdem die Umsetzung der Spannungsrampe unter Verwendung des ADC 101 voll beendet wurde. Bei einer anderen Ausführungsform kann es auch möglich sein, die Parameter a und b „im Fluge“ zu berechnen, d.h. nach jeder Sammlung eines Paars von Stichprobenwerten x₁/y₁ werden die Parameter a und b erneut bestimmt. Es kann moglich sein, zusatzlich die Abweichung des aktuellen digitalen Ausgangscodes y₁ von dem erwarteten digitalen Ausgangscode y₁', der unter Verwendung der Parameter der linearen Regression a und b extrapoliert wird, zu bestimmen. Die bestimmten Abweichungen konnen fur jeden digitalen Ausgangscode y₁ gespeichert und zur Bestimmung eines Parameters verwendet werden, der die integrale Nichtlinearitat (INL) des ADC 101 anzeigt. Zum Beispiel konnen Minimal- und Maximalwerte der bestimmten Abweichungen bestimmt und zur Bestimmung des Parameters verwendet werden, der die integrale Nichtlinearitat (INL) des ADC 101 anzeigt. Die Parameter der linearen Regression a und b konnen auch verwendet werden, um die Effektivwert-(RMS)-Abweichung der Stichprobenwerte y₁ von der linearen Regression zu bestimmen.
Nach dem Umsetzen der Spannungsrampe unter Verwendung des ADC 101 und dem Berechnen der Parameter der linearen Regression a und b kann dem Eingang 101a des ADC 101 eine feste Spannung zugeführt werden. Die feste Spannung kann zum Beispiel durch die Spannungsquelle 113 erzeugt werden. Der Schalter 114 kann verwendet werden, um die durch die Spannungsquelle 113 erzeugte Spannung selektiv an den Eingang 101a des ADC 101 anzulegen. Es sollte beachtet werden, dass gleichermaßen andere Mittel zum Erzeugen einer festen Spannung moglich sein können. Zum Beispiel kann während anderer Prüfungen, die an dem Chip ausgeführt werden können, eine feste Spannung eines bekannten Werts erzeugt werden. Die feste Spannung kann unter Verwendung eines Spannungsteilers erzeugt werden. Die feste Spannung kann als eine Referenzquelle verwendet werden, um ein Offset der linearen Regression zu bestimmen und den Zähler der Zählereinheit zu kalibrieren. Die feste Spannung kann an dem Eingang 101a des ADC 101 angelegt und in einem digitalen Ausgangscode umgesetzt werden. Der digitale Ausgangscode kann dann in Verbindung mit den Parametern der linearen Regression a und b verwendet werden, um einen x-Wert zu bestimmen, der mit einem Zählerwert der Zählereinheit, die der festen Spannung entspricht, assoziiert ist, d.h. wenn der Wert der festen Spannung bekannt ist, kann der Zähler auf die tatsachlichen Spannungen der Spannungsrampe kalibriert werden.
Im Folgenden wird ein Beispiel für die Verwendung von fiktiven Werten fur den Zähler und die digitalen Ausgangscodes gegeben. Für Fachleute sollte offensichtlich sein, dass dieses Beispiel nicht im einschränkenden Sinne aufzufassen ist und lediglich als Veranschaulichung der zugrundeliegenden Prinzipien und Verfahren dient.
Unter der Annahme eines ADC mit 8 Bit Auflösung und einem Umsetzungsbereich von 0 bis 1 Volt kann der Prüfablauf die folgenden Werte ergeben: der Start der Erzeugung der Spannungsrampe wird mit einem Zählerwert 0 assoziiert, und bei einem Zählerwert von 123 wird der erste digitale Ausgangscode C₁, d.h. der digitale Ausgangscode für den minimalen Umsetzungswert, abgerufen. Während des Verlaufs der Messung wird bei einem Zählerwert 4567 der letzte digitale Ausgangscode C_N, d.h. der digitale Ausgangscode für den maximalen Umsetzungswert, abgerufen. Der erste digitale Ausgangscode C₁ kann mit der Indexnummer 0 bezeichnet werden und der letzte digitale Ausgangscode C_N (bei einem 8-Bit-ADC) kann mit dem Index 255 bezeichnet werden. Nach der Umsetzung der Spannungsrampe wird eine feste Spannung von 600 mV unter Verwendung des ADC umgesetzt und der ADC gibt einen digitalen Ausgangscode C_x aus, der die Indexnummer 167 aufweist.
Die lineare Regression ergibt Parameter a und b, deren Berechnung hier nicht explizit aufgefuhrt wird. Unter Verwendung der Parameter der linearen Regression a und b kann der digitale Ausgangscode mit der Indexnummer 167 verwendet werden, um einen Zählerwert zu bestimmen, der mit der festen Spannung von 600 mV assoziiert werden kann: $(167 - a) / b = 3008.$
Das heißt, dass für den Zählerwert von 3008 der Wert der Spannungsrampe bei 600 mV lag.
Der kalibrierte Zählerwert kann verwendet werden, um den Verstärkungsfehler e_G und den Offsetfehler e_o zu bestimmen: $e_{G} = 1 V \cdot (4567 - 123) \cdot 600 mV/ 3008 = 886 mV$
und $e_{O} = 123 \cdot 600 mV/3008=24mV,$
d.h. der ADC setzt eine Spannung von 886 mV in einen digitalen Ausgangscode um, der eine Spannung von 1 V darstellen sollte, und setzt eine Spannung von 24 mV in einen digitalen Ausgangscode um, der eine Spannung von 0 V darstellen sollte.
2 zeigt schematisch ein Verfahren 200 als eine beispielhafte Ausfuhrungsform. In einem Prozess 201 wird eine Spannungsrampe erzeugt. In einem Prozess 202 wird die Spannungsrampe unter Verwendung eines Analog-Digital-Umsetzers mit einer Rate eines Taktsignals in ein Digitalsignal umgesetzt. Das Taktsignal kann verwendet werden, um eine Zählereinheit anzusteuern. Bei jedem Tick des Taktsignals kann ein digitaler Ausgangscode durch den ADC erzeugt und mit einem jeweiligen Wert der Zahlereinheit assoziiert werden. In einem Prozess 203 kann ein erster Parameter gemäß dem Taktsignal und dem Digitalsignal auf dem Chip berechnet werden. Der erste Parameter kann auch gemäß dem Wert der Zahlereinheit berechnet werden. Der erste Parameter kann Umsetzungskenngrößen des ADC anzeigen. Es kann auch vorgesehen werden, dass zusätzliche Parameter berechnet werden konnen, die auch Umsetzungskenngroßen des ADC anzeigen konnen.
3 zeigt schematisch eine Ausführungsform eines Moduls 300. Das Modul 300 kann einen Chip 301 mit einem Analog-Digital-Umsetzer 101 mit einem Eingang 101a und einem Ausgang 101b enthalten. Der Ausgang 101b kann mit einer auf dem Chip 301 angeordneten Berechnungseinheit 120 gekoppelt sein. Das Modul 300 kann eine mit dem Eingang 101a des ADC 101 gekoppelte Erzeugungseinheit 110 enthalten. Die Erzeugungseinheit 110 kann dafür ausgelegt sein, eine Spannungsrampe zu erzeugen und die Spannungsrampe in den Eingang 101a des ADC 101 einzugeben. Der ADC 101 kann dafür ausgelegt sein, die Spannungsrampe in ein Digitalsignal umzusetzen und das Digitalsignal an dem Ausgang 101b auszugeben. Die Berechnungseinheit 120 kann dafür ausgelegt sein, eine Menge von Parametern zu bestimmen, die Umsetzungskenngrößen des ADC 101 anzeigen. Die Berechnungseinheit 120 kann dafur ausgelegt sein, die Menge von Parametern gemaß der durch die Erzeugungseinheit 110 erzeugten Spannungsrampe und dem durch den ADC 101 erzeugten Digitalsignal zu bestimmen. Die Menge von Parametern kann Parameter umfassen, die durch eine lineare Regressionsanalyse der Spannungsrampe und des Digitalsignals bestimmt werden. Die Berechnungseinheit 120 kann ferner mindestens ein Register zum Speichern von Werten der Spannungsrampe, von Werten des Digitalsignals und/oder von Werten der Menge von Parametern enthalten. Die Berechnungseinheit 120 kann dafür ausgelegt sein, Werte der Spannungsrampe, Werte des Digitalsignals und/oder Werte der Menge von Parametern an (nicht dargestellte) externe Einheiten auszugeben, bei einer Ausfuhrungsform außerhalb des Chips 301 angeordnete externe Einheiten.
4 zeigt schematisch ein Verfahren 400 als eine beispielhafte Ausführungsform. Die Prozesse 401, 402 und 403 konnen den Prozessen 201, 202 bzw. 203 des Verfahrens 200 ähnlich sein. Das Verfahren 400 unterscheidet sich insofern von dem Verfahren 200, als dass die Prozesse 401, 402 und 403 im Wesentlichen parallel zu einem Prozess 404 ausgeführt werden. Der Prozess 404 umfasst eine Prüfung eines Analog-Digital-Umsetzers und/oder des Chips, auf dem der ADC angeordnet ist. Der Prozess 404 kann verschiedene Prüfungen umfassen, wie zum Beispiel Scan-Prüfungen des ADC, Prufungen des Digital-Analog-Umsetzers (DAC), Speicherprüfungen oder ahnliche Prüfungen. Es sollte beachtet werden, dass eine Vielzahl verschiedener Prüfungen möglich ist, die Fachleuten bekannt ist, und dass die Art der in dem Prozess 404 durchgeführten Prufung nicht im einschränkenden Sinne bezüglich des Verfahrens 400 aufzufassen ist.
Obwohl hier spezifische Ausfuhrungsformen dargestellt und beschrieben wurden, ist fur Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen konnen, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausführungsformen abdecken. Deshalb ist beabsichtigt, dass die vorliegende Erfindung nur durch die Anspruche und ihre Äquivalente beschränkt wird.

Claims

Verfahren zum Prüfen eines Analog-Digital-Umsetzers (101) auf einem Chip, mit den folgenden Schritten: Erzeugen einer Spannungsrampe; Umsetzen der Spannungsrampe in ein Digitalsignal unter Verwendung des Analog-Digital-Umsetzers (101) mit einer Rate eines Taktsignals; Berechnen eines ersten Parameters gemäß dem Taktsignal und dem Digitalsignal auf dem Chip, wobei der erste Parameter Umsetzungskenngrößen des Analog-Digital-Umsetzers (101) anzeigt; und Ausführen einer linearen Regression an dem Taktsignal und dem Digitalsignal.
Verfahren nach Anspruch 1 mit dem Schritt des Erzeugens der Spannungsrampe auf dem Chip.
Verfahren nach Anspruch 1 oder 2, wobei das Erzeugen der Spannungsrampe ferner Folgendes umfasst: Erzeugen der Spannungsrampe unter Verwendung eines Kondensators (112) und einer Gleichstromquelle (111).
Verfahren nach Anspruch 3 mit dem Schritt des Anordnens der Gleichstromquelle (111) auf dem Chip an einem Eingang des Analog-Digital-Umsetzers (101).
Verfahren nach Anspruch 1, ferner mit dem folgenden Schritt: Berechnen eines Verstärkungsparameters und eines Offsetparameters unter Verwendung der Ergebnisse der linearen Regression.
Verfahren nach einem der vorherigen Ansprüche, ferner mit den folgenden Schritten: Umsetzen einer festen Gleichspannung in ein weiteres Digitalsignal unter Verwendung des Analog-Digital-Umsetzers (101); und Verwenden des weiteren Digitalsignals zum Kalibrieren der Ergebnisse der linearen Regression.
Chip, umfassend: einen Pin (115), eine Gleichstromquelle (111) und eine Spannungsquelle (113), welche über einen Schalter (114) mit dem Pin (115) und der Gleichstromquelle (111) verbunden ist, wobei der Pin (115), die Gleichstromquelle (111) und die Spannungsquelle (113) dafür ausgelegt sind, eine Spannungsrampe zu liefern; einen Analog-Digital-Umsetzer (101), der dafür ausgelegt ist, die Spannungsrampe in ein Digitalsignal umzusetzen; und eine Berechnungseinheit (120), die dafür ausgelegt ist, gemäß der Spannungsrampe und dem Digitalsignal einen ersten Parameter zu berechnen, der Umsetzungskenngrößen des Analog-Digital-Umsetzers (101) anzeigt, wobei der Pin (115), die Gleichstromquelle (111) und die Spannungsquelle (113) elektrisch parallel geschaltet sind.
Chip nach Anspruch 7, wobei die Berechnungseinheit dafür ausgelegt ist, eine lineare Regression an der Spannungsrampe und dem Digitalsignal auszuführen.
Chip nach einem der Ansprüche 7 oder 8, ferner umfassend: eine Zählereinheit, die dafür ausgelegt ist, einen Zähler gemäß dem Verlauf der Spannungsrampe zu betreiben.
Chip nach einem der Ansprüche 7 bis 9, wobei die Berechnungseinheit (120) dafür ausgelegt ist, einen Wert für die integrale Nichtlinearität des Analog-Digital-Umsetzers (101) zu berechnen.
Chip nach Anspruch 8, wobei die Berechnungseinheit (120) dafür ausgelegt ist, einen Wert für die Standardabweichung der linearen Regression zu berechnen.
Verfahren zum Prüfen eines Analog-Digital-Umsetzers (101) auf einem Chip, mit den folgenden Schritten: Erzeugen einer Spannungsrampe; Umsetzen der Spannungsrampe in ein Digitalsignal unter Verwendung eines Analog-Digital-Umsetzers (101) auf einem Chip; und Ausführen einer linearen Regression an der Spannungsrampe und dem Digitalsignal, wobei das Erzeugen der Spannungsrampe, das Umsetzen der Spannungsrampe und das Ausführen der linearen Regression während einer weiteren Prüfung des Chips ausgeführt werden.
Verfahren nach Anspruch 12 mit dem Schritt des Erzeugens der Spannungsrampe auf dem Chip.
Verfahren nach Anspruch 12 oder 13, wobei das Erzeugen der Spannungsrampe ferner Folgendes umfasst: Erzeugen der Spannungsrampe unter Verwendung eines Kondensators (112) und einer Gleichstromquelle (111).
Verfahren nach Anspruch 14 mit dem Schritt des Anordnens der Gleichstromquelle (111) auf dem Chip an einem Eingang (101a) des Analog-Digital-Umsetzers (101).
Verfahren nach einem der Ansprüche 12 bis 15, ferner mit den folgenden Schritten: Berechnen eines Verstärkungsparameters und eines Offsetparameters unter Verwendung der Ergebnisse der linearen Regression; und Ausgeben des Verstärkungsparameters und des Offsetparameters an einen Pin (102) des Chips.
Verfahren nach einem der Ansprüche 12 bis 16, ferner mit den folgenden Schritten: Umsetzen einer festen Gleichspannung in ein weiteres Digitalsignal unter Verwendung des Analog-Digital-Umsetzers (101); und Verwenden des weiteren Digitalsignals zum Kalibrieren der Ergebnisse der linearen Regression.
System, umfassend: eine Erzeugungseinheit (110), die dafür ausgelegt ist, eine Spannungsrampe zu erzeugen; und einen Chip, umfassend: einen Analog-Digital-Umsetzer (101), der dafür ausgelegt ist, die Spannungsrampe in ein Digitalsignal umzusetzen; und eine Berechnungseinheit (120), die dafür ausgelegt ist, eine Menge von Parametern zu bestimmen, die Umsetzungskenngrößen des Analog-Digital-Umsetzers (101) anzeigen, wobei die Erzeugungseinheit (110) teilweise auf dem Chip und teilweise außerhalb des Chips ausgebildet ist.
System nach Anspruch 18, wobei die Berechnungseinheit (120) dafür ausgelegt ist, eine lineare Regressionsanalyse des Digitalsignals auszuführen.
System nach Anspruch 18 oder 19, wobei der Chip weiter Folgendes umfasst: eine Spannungsquelle (113), die dafür ausgelegt ist, dem Analog-Digital-Umsetzer (101) eine Referenzgleichspannung zuzuführen.
System nach einem der Ansprüche 18 bis 20, wobei die Erzeugungseinheit (110) Folgendes umfasst: eine Gleichstromquelle (111); und einen parallel zu der Gleichstromquelle (111) geschalteten Kondensator (112).
System nach einem der Ansprüche 18 bis 21, wobei der Teil der Erzeugungseinheit (110), welcher außerhalb des Chips ausgebildet ist, einen Kondensator (112) umfasst.