-
Stand der Technik
-
Die
Erfindung betrifft eine Ausgangsschaltung für eine Transceiverschaltung
für ein
Bussystem mit den Merkmalen des Oberbegriffs des Anspruchs 1 und
eine Transceiverschaltung für
ein Bussystem mit den Merkmalen des Oberbegriffs des Anspruchs 6.
-
Steuergeräte, Sensorik
und Aktuatorik insbesondere eines Kraftfahrzeugs oder Nutzfahrzeugs
sind oftmals mit Hilfe eines Kommunikationssystems, wie das unter
der Bezeichnung ”FlexRay” bekannte
Bussystem, miteinander verbunden. Der Kommunikationsverkehr auf
dem Bussystem, Zugriffs- und Empfangsmechanismen, sowie Fehlerbehandlung
werden über
ein Protokoll geregelt. Bei FlexRay handelt es sich um ein schnelles,
deterministisches und fehlertolerantes Bussystem, insbesondere für den Einsatz
in Kraftfahrzeugen. Das FlexRay-Protokoll arbeitet nach dem Prinzip
des Time Division Multiple Access (TDMA), wobei den Teilnehmern
bzw. den zu übertragenden
Botschaften feste Zeitschlitze zugewiesen werden, in denen sie einen exklusiven
Zugriff auf die Kommunikationsverbindung haben. Die Zeitschlitze
wiederholen sich dabei in einem festgelegten Zyklus, so dass der
Zeitpunkt, zu dem eine Botschaft über den Bus übertragen
wird, exakt vorausgesagt werden kann und der Buszugriff deterministisch
erfolgt.
-
Um
die Bandbreite für
die Übertragung
von Botschaften auf dem Bussystem optimal zu nutzen, unterteilt
FlexRay den Zyklus in einen statischen und einen dynamischen Teil.
Die festen Zeitschlitze befinden sich dabei im statischen Teil am
Anfang eines Buszyklusses. Im dynamischen Teil werden die Zeitschlitze dynamisch
vorgegeben. Darin wird nun der exklusive Buszugriff jeweils nur
für eine
kurze Zeit, für
die Dauer mindestens eines sogenannten Minislots, ermöglicht.
Nur wenn innerhalb eines Minislots ein Buszugriff erfolgt, wird
der Zeitschlitz um die benötigte
Zeit verlängert.
Damit wird Bandbreite also nur verbraucht, wenn sie auch tatsächlich benötigt wird.
Dabei kommuniziert FlexRay über
eine oder zwei physikalisch getrennte Leitungen mit einer Datenrate
von jeweils maximal 10 Mbit/sec. FlexRay kann auch mit niedrigeren
Datenraten betrieben werden. Mittels der Leitungen realisierte Kanäle entsprechen
dabei der Bitübertragungsschicht,
insbesondere des sogenannten OSI (Open System Architecture) Schichtenmodells.
Die Verwendung zweier Kanäle
dient hauptsächlich
der redundanten und damit fehlertoleranten Übertragung von Botschaften,
es können
jedoch auch unterschiedliche Botschaften übertragen, wodurch sich dann
die Datenrate verdoppeln würde. Üblicherweise
werden die Botschaften mit Hilfe eines differentiellen Signals übertragen,
das heißt
das über
die Verbindungsleitungen übertragene
Signal ergibt sich aus der Differenz von über die beiden Leitungen übertragenen Einzelsignalen.
Die im Schichtenmodell über
der Bitübertragungsschicht
liegende Schicht ist derart ausgestaltet, dass eine elektrische
oder ein optische Übertragung
des oder der Signale über
die Leitung(en) oder eine Übertragung
auf anderem Wege möglich
ist.
-
Eine
allgemein bekannte Ausgangsschaltung für eine Transceiverschaltung
ist in 3 dargestellt. Wird diese Ausgangsschaltung zum
Erzeugen eines Signals eines Bussystems, wie beispielsweise FlexRay, für ein Kraftfahrzeug,
ein Nutzfahrzeug oder dergleichen eingesetzt, dann muss ein von
dieser Schaltung erzeugtes digitales Ausgangssignal eine relativ
große
Amplitude von üblicherweise
etwa 5 V aufweisen. Da aktuelle Halbleitertechnologien oftmals für deutlich
geringere Betriebsspannungen konzipiert sind, müssen zum Erzeugen des Ausgangssignals
mit der relativ hohen Amplitude sog. Hochvolttransistoren verwendet
werden. Diese sind für
viele Halbleitertechnologien nicht verfügbar, sodass bei der Herstellung
der Ausgangsschaltung nur auf eine relativ geringe Zahl von Halbleitertechnologien
zurückgegriffen
werden kann, die Hochvolttransistoren zu Verfügung stellen. Hierdurch wird
das Herstellen aufgrund der begrenzten Kapazitäten bei Halbleiterherstellern
erschwert und verteuert. Darüber
hinaus schalten die Hochvolttransistoren aufgrund ihrer relativ großem Kanallänge vergleichsweise
langsam, was zu einem schlechten Schaltverhalten der gesamten bekannten
Ausgangsschaltung, insbesondere zu flachen Flanken eines Ausgangssignals
des bekannten Ausgangsschaltung führt.
-
Offenbarung der Erfindung
-
Aufgabe
der Erfindung ist es, eine Ausgangsschaltung zum Erzeugen eines
digitalen Ausgangssignals bereit zu stellen, die mittels Feldeffekttransistoren
realisiert werden kann, deren maximal zulässige Drain-Source-Spannung
geringer ist als ein maximaler Pegel des Ausgangssignals.
-
Die
Aufgabe wird durch eine Ausgangsschaltung mit den Merkmalen des
Anspruchs 1 und durch eine Transceiverschaltung mit den Merkmalen
des Anspruchs 6 gelöst.
-
Bei
Realisierung der vorliegenden Erfindung wird erreicht, dass insbesondere
für den
Fall, dass einer der Zweige sich in einem gesperrten Zustand befindet,
sich eine an dem gesperrten Zweig anliegende Spannung auf die beiden
Feldeffekttransistoren dieses Zweiges verteilt. Vorzugsweise ist
die Ausgangsschaltung derart ausgebildet, dass an jedem der beiden
Transistoren eines gesperrten Zweigs zumindest im Wesentlichen die
Hälfte
der an dem Zweig anliegende Spannung anliegt.
-
Es
ist bevorzugt, dass die Ausgangsschaltung bzw. die Transceiverschaltung
mittels einer für
Digitalschaltungen konzipierten Halbleitertechnologie, vorzugsweise
einer Halbleitertechnologie, die zum Herstellen von Schaltungen
mit einer Betriebsspannung von 3,3 V konzipiert ist, hergestellt
ist. Bei der Ausgangsschaltung bzw. bei der Transceiverschaltung
kann es sich um eine integrierte Schaltung handeln.
-
Insbesondere,
wenn die Ausgangsschaltung bzw. die Transceiverschaltung als integrierte
Schaltung ausgeführt
ist, lassen sich relativ kurze Schaltzeiten innerhalb der Ausgangsschaltung
realisieren, weil aufgrund der Erfindung auf vergleichsweise langsam
schaltende Hochvolttransistoren verzichtet werden kann.
-
Weitere
Merkmale und Vorteile der Erfindung ergeben sich aus den Unteransprüchen und
der nachfolgenden Beschreibung, in welcher exemplarische Ausführungsformen
anhand der Zeichnungen näher
erläutert
werden. Dabei zeigen:
-
1 ein
Bussystem mit einem Knoten gemäß einer
bevorzugten Ausführungsform
der Erfindung;
-
2 eine
Ausgangsschaltung für
eine Transceiverschaltung des Knotens aus 1; und
-
3 eine
bekannte Ausgangsschaltung mit als Hochvolttransistoren ausgebildeten
Feldeffekttransistoren.
-
1 zeigt
ein Bussystem 11, an das mehrere Knoten 13 angeschlossen
sind. Bei dem Bussystem 11 kann es sich um ein FlexRay-Kommunikationssystem
handeln, und somit kann das Bussystem 11 gemäß den Spezifikationen
des FlexRay-Konsortiums aufgebaut sein.
-
Die
einzelnen Knoten 13 sind über Busleitungen 15 entweder
direkt oder indirekt über
einen Sternkoppler 17 miteinander verbunden. Jede Busleitung 15 ist
als Kabel mit mindestens einem Adernpaar bestehend aus zwei Adern 19,
die jeweils einen elektrischen Leiter bilden, ausgebildet. Das Bussystem 11 weist
somit einen Kanal zum Übertragen
von Daten auf, der durch die Adern 19 des Adernpaars gebildet
wird. In einer nicht gezeigten Ausführungsform kann das Bussystem 11 mehrere
Kanäle,
vorzugsweise zwei Kanäle,
aufweisen, welche durch zwei voneinander getrennte Adernpaare ausgeführt sind
(nicht gezeigt). Durch die Verwendung von zwei Kanälen kann
die Nutzdatenrate von Datenübertragungen
zwischen den Knoten 13 durch Übertragung unterschiedlicher
Daten über
die beiden Kanäle
erhöht
werden. Da das Bussystem bei einem Defekt an einem der beiden Adernpaare
weiterarbeiten kann, ergibt sich eine höhere Ausfallsicherheit des
Bussystems 11.
-
Jeder
Knoten 13 weist eine Transceiverschaltung 21,
die vorzugsweise als eine integrierte Schaltung ausgebildet ist,
auf. Ein erster Busanschluss BP und ein zweiter Busanschluss BM
der Transceiverschaltung 21 sind jeweils mit einer der
Adern 19 einer der Busleitungen 15 verbunden.
-
Die
Transceiverschaltung 21 weist eine Empfängerschaltung 23 zum
Empfangen von Daten über
die Busleitung 15 sowie eine Senderschaltung 25 zum
Senden von Daten über
diejenige Busleitung 15, an die der Knoten 13 angeschlossen
ist, auf. Sowohl die Empfängerschaltung 23 als
auch die Senderschaltung 25 sind innerhalb der Transceiverschaltung 21 mit
den beiden Busanschlüssen
BP und BM verbunden. Sowohl die Empfängerschaltung 23 als
auch die Senderschaltung 25 sind zum Übertragen eines differentiellen
digitalen Signals über
das Adernpaar der an die entsprechende Transceiverschaltung 21 angeschlossenen
Busleitung 15 eingerichtet.
-
Die
Transceiverschaltung 21 weist außerdem eine Logikeinheit 27 auf,
die mit der Empfängerschaltung 23 und
mit der Senderschaltung 25 gekoppelt ist. Die Logikeinheit 27 weist
Anschlüsse
zum Anschließen der
Transceiverschaltung 21 an eine beispielsweise von einem
Mikrocontroller 31 oder einen Mikrocomputer gebildeten
Steuerschaltung auf. Diese Anschlüsse bzw. daran angeschlossene
Leitungen bilden eine Schnittstelle 29 zwischen der Transceiverschaltung 21 und
der Steuerschaltung bzw. dem Mikrocontroller 31.
-
Der
Mikrocontroller 31 weist einen Kommunikationscontroller 33 zum
Steuern von Kommunikationsvorgängen
zwischen den Knoten 13 über
die Busleitung 15 auf. Der Kommunikationscontroller 33 ist
zum Steuern der Kommunikationsvorgänge gemäß den Protokollen des Bussystems 11,
insbesondere zum Ausführen von
Medienzugriffsverfahren des Bussystems 11 eingerichtet.
Der Kommunikationscontroller 33 kann außerdem zum Berechnen von Prüfsummen
von über
die Busleitung 15 zu übertragenen
Datenrahmen beispielsweise nach dem CRC-Verfahren und/oder zum Überprüfen der
Prüfsummen
der empfangenen Datenrahmen eingerichtet sein.
-
Als
Schnittstellenleitungen sind insbesondere eine Leitung RxD zum Übertragen
von Daten, die die Transceiverschaltung 21 über die
Busleitung 15 empfangen hat, von der Transceiverschaltung 21 zu
dem Kommunikationscontroller 33 sowie eine Leitung TxD
zum Übertragen
von Daten, die die Transceiverschaltung 21 über die
Busleitung 15 senden soll, von dem Kommunikationscontroller 33 zu
der Transceiverschaltung 21 vorgesehen. Die Schnittstelle 29 umfasst
außer
den beiden Leitungen RxD und TXD auch weitere Leitungen 34,
die beispielsweise dem Austausch von Steuerinformationen zwischen
dem Kommunikationscontroller 33 und der Transceiverschaltung 21 dienen.
-
Der
Mikrocontroller 31 weist einen Rechenkern 35,
Speicher 37 (Arbeitsspeicher und/oder Festwertspeicher)
sowie Ein- und Ausgabeeinrichtungen 39 auf. Der Mikrocontroller 31 kann
zum Ausführen
von weiterer Protokollsoftware und/oder von Anwendungsprogrammen
eingerichtet sein kann.
-
In
der gezeigten Ausführungsform
ist der Kommunikationscontroller 33 in den Mikrocontroller 31 integriert.
Abweichend hiervon ist in einer nicht gezeigten Ausführungsform
der Kommunikationscontroller 33 als eine von dem Mikrocontroller 31 getrennte
Schaltung, vorzugsweise als eine integrierte Schaltung, ausgebildet.
-
Die
von der Transceiverschaltung 21 erzeugten Ausgangssignale,
insbesondere das Signal RxD der Schnittstelle 29 und Signale
an den Busanschlüssen
BP und BM sind 5 V-Signale. Das heißt, ein niedriger Pegel (low)
dieser Signale liegt bei einem Potential von etwas über 0 V,
und ein hoher Pegel (high) liegt bei maximal etwa 5 V. Somit beträgt der maximaler
Pegel der Ausgangssignale etwa 5 V. Zudem ergibt sich für die Ausgangssignale
eine vorgegebene maximale Amplitude von etwa 5 V, die der Differenz
zwischen den beiden Pegeln entspricht.
-
Würde man
bei der Realisierung der Transceiverschaltung 21 eine allgemein
bekannte Ausgangsschaltung 61, wie sie beispielsweise in 3 dargestellt
ist, einsetzen, dann müssten
die einzelnen Transistoren M1, M4 dieser bekannten Ausgangsschaltung 61 eine
Spannungsfestigkeit, insbesondere eine maximal zulässige Drain-Source-Spannung
aufweisen, die bei oder über
der maximalen Amplitude von 5 V liegt, um eine Zerstörung der
Transistoren M1, M4 beim Betrieb der bekannten Schaltung 61 sicher
zu vermeiden. Die bekannte Schaltung 61 kann somit nicht
als Ausgangsschaltung für
die Transceiverschaltung 21 angewendet werden, wenn die
Transceiverschaltung 21 mit einer für eine Betriebsspannung von
3,3 V ausgelegten Halbleitertechnologie realisiert werden soll oder
muss. Denn die mittels einer solchen Technologie realisierten Transistoren
weisen üblicherweise
die für
5 V-Signale erforderliche Spannungsfestigkeit nicht auf.
-
2 zeigt
die in der Transceiverschaltung 21 vorgesehene erfindungsgemäße Ausgangsschaltung 63.
Man erkennt, dass zwischen einer ersten Versorgungsspannungsleitung 65 der
Ausgangsschaltung 63 und einem Ausgang 67 der
Ausgangsschaltung 63 ein erster Zweig 69 angeordnet
ist, der zwei p-Kanal-MOSFETs M1 und M2 umfasst, deren Drain-Source-Strecken
in Serie geschaltet sind. Zwischen dem Ausgang 67 und einer
Masseleitung 71 der Ausgangsschaltung 63 ist ein
zweiter Zweig 73 angeordnet, der komplementär zum ersten
Zweig 69 ausgebildet ist, das heißt er umfasst eine Serienschaltung
aus zwei n-Kanal-MOSFETs M3 und M4. Die beiden Zweige 69, 73 sind
in Serie geschaltet, wobei sie an dem Ausgang 67 miteinander
verbunden sind und auf diese Weise eine Gegentakt-Ausgangsstufe
der Ausgangsschaltung 63 bilden.
-
Ferner
weist die Ausgangsschaltung 63 erste Ansteuermittel 75 zum
Ansteuern der beiden Feldeffekttransistoren M1, M2 des ersten Zweigs
sowie zweite Ansteuermittel 77 zum Ansteuern der Feldeffekttransistoren
M3, M4 des zweiten Zweigs 73 auf. Eine Transistorstufe
umfassend einen n-Kanal-MOSFET M5, einen Widerstand R2 sowie einen
Kondensator C1 bilden eine erste Spannungsquelle, die zwischen der
ersten Versorgungsspannungsleitung 65 und einem Gate-Anschluss
desjenigen Transistors M2 des ersten Zweigs 69, dessen
Drain-Source-Strecke direkt mit dem Ausgang 67 verbunden
ist, eine Spannung anlegt, die weitgehend unabhängig von dem Zustand eines
Eingangssignals IN25 der Ausgangsschaltung 63 ist. Ein
Potential am Gate-Anschluss dieses Transistors M2 ist somit geringer
als ein Potential an der ersten Versorgungsspannungsleitung 65.
-
Die
ersten Ansteuermittel 75 weisen ein Pegelwandlerelement
LS1 auf. Ein Ausgang dieses Pegelwandlerelements LS1 ist mit einem
Gate-Anschluss desjenigen Transistors M1 des ersten Zweigs 69 verbunden,
dessen Drain-Source-Strecke
an ein von dem Ausgang 67 abgewandten Ende des ersten Zweigs 69 angeschlossen
ist und somit direkt mit der ersten Versorgungsspannungsleitung 65 verbunden
ist.
-
Die
zweiten Ansteuermittel 77 umfassen eine zweite Spannungsquelle,
die von einem p-Kanal-MOSFET M6, einem Widerstand R1 sowie einem
Kondensator C2 gebildet ist, und zum Anlegen einer von dem Eingangssignal
IN25 weitgehend unabhängigen
Spannung zwischen dem Gate desjenigen Transistors M3 des zweiten
Zweigs 73, dessen Drain-Source-Strecke an den Ausgang 67 angeschlossen
ist, und Masse eingerichtet ist. Gate-Anschlüsse der Transistoren M5, M6
der beiden Spannungsquellen sind an eine zweite Versorgungsspannungsleitung 79 angeschlossen.
-
Die
beiden Feldeffekttransistoren M1 und M2 des ersten Zweigs bilden
zusammen mit der durch den Feldeffekttransistor M5, dem Widerstand
R2 und dem Kondensator C1 gebildeten ersten Spannungsquelle eine
erste Kaskodenschaltung. Hierbei handelt es sich bei dem Feldeffekttransistor
M2 um einen Kaskodentransistor der ersten Kaskodenschaltung.
-
In
entsprechender Weise bilden die beiden Feldeffekttransistoren M3
und M4 sowie die zweite Spannungsquelle, die aus dem Feldeffekttransistor
M6, dem Widerstand R1 und dem Kondensator C2 gebildet ist, eine
zweite Kaskodenschaltung. Der Feldeffekttransistor M3 stellt einen
Kaskodentransistor der zweiten Kaskodenschaltung dar.
-
Die
zweiten Ansteuermittel 77 weisen ein als „buffer” bezeichnetes
Verstärkerelement 81 auf,
wobei ein Ausgang des Verstärkerelements 81 mit
einem Gate-Anschluss desjenigen Transistors M4 des zweiten Zweigs 73 verbunden
ist, dessen Drain-Source-Strecke an ein von dem Ausgang 67 abgewandten
Ende des zweiten Zweiges 73, das heißt an die Masseleitung 71,
angeschlossen ist.
-
Ein
Eingang des Pegelwandlerelements LS1 sowie ein Eingang des Verstärkerelements 81 sind
miteinander verbunden und bilden zusammen einen Eingang 83 der
Ausgangsschaltung 63.
-
Beim
Betrieb der Ausgangsschaltung 63 werden an die Ausgangsschaltung
an die erste Versorgungsspannung VDD50, die vorzugsweise 5 V beträgt und an
den zweiten Versorgungsspannungsleitung 79 eine zweite
Versorgungsspannung VDD25 angelegt. Die zweite Versorgungsspannung VDD25
ist geringer als die erste Versorgungsspannung VDD50. Die Spannungen
VDD50 und VDD25 sind auf ein Potential an VSS an der Masseleitung 71 bezogen.
Vorzugsweise beträgt
die zweite Versorgungsspannung VDD25 zumindest in etwa die Hälfte der
ersten Versorgungsspannung VDD50, vorzugsweise 2,5 V.
-
An
den Eingang 83 wird das Eingangssignal IN25 angelegt, dessen
Pegel bei maximal bei 3,3 V und minimal bei 0 V liegt, so dass eine
Amplitude des Eingangssignals IN25 3,3 V nicht übersteigt. In Abhängigkeit von
einem durch den Pegel des Eingangssignals IN25 festgelegten logischen
Zustand des Einganssignals IN25 werden die beiden äußeren, das
heißt
vom Ausgang 67 abgewandten Transistoren M1, M4 der beiden Zweige 73 wechselseitig
durchgeschaltet. Der Pegelwandler LS1 setzt das Eingangssignal IN25
mit einem Pegelbereich von 0 V bis 2.5 V auf einen Pegelbereich
2.5 V bis 5 V um, um das Gate des Transistors M1 nicht zu überlasten.
-
In
einem stabilen Zustand der Ausgangsschaltung 63 ist einer
der beiden Transistoren M1 oder M4 gesperrt. Die beiden Spannungsquellen
wirken derart mit den Transistoren M2 beziehungsweise M3 zusammen,
dass Drain-Source-Spannungen
V1, V2, V3, V4 an den einzelnen Transistoren M1, M2, M3, M4 einen maximal
zulässigen
Wert von beispielsweise 3,3 V nicht übersteigt. Darüber hinaus übersteigt
auch eine Drain-Source-Spannung an den Transistoren M5 und M6 der
Spannungsquellen in keinem Betriebszustand der Ausgangsschaltung 63 den
maximal zulässigen
Wert.
-
Die
Ausgangsschaltung 63 kann besonders vorteilhaft zum Realisieren
von Ausgängen
der Transceiverschaltung 21, die für den Betrieb in einem FlexRay-Kommunikationssystem
ausbildet sein kann, angewendet werden. Eine solche Anwendung erfordert
eine Spannungsfestigkeit von 5 V und gleichzeitig die relativ hohe
Schaltgeschwindigkeit von Niedervolttransistoren, die für eine Betriebspannung
von 3,3 V ausgelegt sind. Insbesondere ein Leitungstreiber für die Leitung
RxD hat sehr hohe Geschwindigkeitsanforderungen. Die Ausgangsschaltung 63 erlaubt
es, 5 V-Signale mit den Niedervolttransistoren zu schalten.
-
Bei
der gezeigten Ausführungsform
sind die beiden Kaskodenschaltungen so ausgelegt, dass insbesondere
bei zumindest weitgehend gesperrtem Feldeffekttransistor M1 der
ersten Kaskodenschaltung bzw. bei zumindest weitgehend gesperrtem
Feldeffekttransistor M4 der zweiten Kaskodenschaltung an den beiden Feldeffekttransistoren
M1 und M2 des ersten Zweigs 69 bzw. den beiden Feldeffekttransistoren
M3 und M4 des zweiten Zweigs 73 jeweils die Hälfte der
an den jeweiligen Zweigen 69, 73 anliegenden Spannung
anliegt.
-
Anders
ausgedrückt
gilt zumindest für
den Fall, dass der Feldeffekttransistor M1 sperrt, für die an
den Feldeffekttransistoren M1 und M2 anliegenden Spannungen V1 =
V2. Zumindest für
den Fall, dass der Feldeffekttransistor M4 sperrt, gilt für die an
den Feldeffekttransistoren M3 und M4 anliegenden Spannungen V3 = V4.
Ist der Feldeffekttransistor M1 bzw. M4 zumindest weitgehend gesperrt,
dann weist der entsprechende Zweig 69, 73 einen
relativ hohen Durchgangswiderstand auf, das heißt der Zweig 69, 73 ist
gesperrt.
-
Die
Anwendbarkeit der Erfindung ist nicht auf die Realisierung eines
Ausgangs für
die Leitung RxD beschränkt.
Die Ausgangsschaltung 63 kann beispielsweise auch bei Ausgängen der
Transceiverschaltung 21, an die die weiteren Leitungen 34 angeschlossen
sind, vorgesehen werden. Es ist auch denkbar, die Ausgangsschaltung 63 bei
einen Ausgang BP und/oder BM der Senderschaltung 25 vorzusehen.
Zudem können auch
andere Schaltungen außer
der Transceiverschaltung die Ausgangsschaltung 63 aufweisen.
-
Eine
maximale Beanspruchung V
ds,max der Drain-Source-Strecken
der Feldeffekttransistoren durch Drain-Source-Spannungen Vds ergibt
sich wie in der folgenden Tabelle dargestellt:
| Transistor | Vds,max | Bedingung |
| M1 | 2.625
V | M1
abgeschaltet, V(OUT) < 2.625
V, VDD50 = 5.25 V |
| M2 | 2.625
V | M1
abgeschaltet, V(OUT) = 0 V, VDD50 = 5.25 V |
| M3 | 2.625
V | M4
abgeschaltet, V(OUT) = 5.25 V, VDD50 = 5.25 V |
| M4 | 2.625
V | M4
abgeschaltet, V(OUT) > 2.625
V, VDD50 = 5.25 V |
| M5 | 3.3
V | Annahme:
Gate-Source-Spannung Vgs = 0.675 V |
| M6 | 3.3
V | Annahme:
Gate-Source-Spannung Vgs = 0.675 V |
-
Die
obigen Angaben treffen für
eine erste Versorgungsspannung VDD von 5 V (unter Berücksichtigung einer
Toleranz von 0,25 V) und einer zweiten Versorgungsspannung VDD25
von 2,5 V (unter Berücksichtigung einer
Toleranz von 0,125 V) zu.
-
Bei
der in 3 gezeigten bekannten Ausgangsschaltung 61 werden
die in oben angegebenen Werte für
die maximale Beanspruchung Vds,max der Drain-Source-Strecken überschritten.
Daher müssen
die Tranistoren M1 und M4 der bekannten Ausgangsschaltung 61 als
Hochvolttransistoren ausgebildet sein. Diese Hochvolttransistoren
M1, M4 erfordern ca. die 1,4-fache Kanallänge und meist ein in etwa doppelt
so dickes Gateoxid, um den höheren
Gate-Drain-Spannungen
(Vdg) und Drain-Source-Spannungen (Vds) gerecht zu werden.
-
Um
die gleiche Steilheit wie die erfindungsgemäße Schaltung zu erreichen,
wird bei der bekannten Schaltungseinrichtung etwa die vierfache
Kanalweite der Transistoren M1 und M4 benötigt.
-
Die
folgende Tabelle zeigt einen Vergleich der Eigenschaften der in
3 gezeigten
erfindungsgemäßen Ausgangsschaltung
63 mit
der in
3 gezeigten bekannten Ausgangsschaltung
61.
Alle in der folgenden Tabelle dargestellten Parameter sind auf die
erfindungsgemäße Ausgangsschaltung
61 normiert.
| Parameter | erfindungsgemäße Ausgangsschaltung 63 | bekannte
Ausgangsschaltung 61 |
| Kanallänge von
M1, M4 | 1 | 2 |
| Weite
von M1, M4 | 1 | 4 |
| Gate
Kapazität
M1, M4 | 1 | 4 |
| Drain
Kapazität
M1, M4 | 1 | 4 |
| Geschwindigkeit | 1 | 0.5
(typisch) |