DE102009028352A1

DE102009028352A1 - Photonic mixer device pixel array for producing color image on display, has linearization circuit connected to outlet of non-linear transistor by selection transistors to compensate non-linearity between charging quantity and output signal

Info

Publication number: DE102009028352A1
Application number: DE102009028352A
Authority: DE
Inventors: Jochen Frey; Stefan Hoberg
Original assignee: PMDtechnologies AG
Current assignee: PMDtechnologies AG
Priority date: 2009-08-07
Filing date: 2009-08-07
Publication date: 2011-02-10

Abstract

The array has multiple pixels (1) e.g. photonic mixer device pixels, formed from radiation-sensitive material, where each pixel has a storage region for receiving electrical charges. A linearization circuit (20) is associated to one of the pixels. The storage region is connected with a gate of a non-linear transistor (M1A) e.g. FET. The linearization circuit is connected to an outlet of the non-linear transistor using selection transistors (M2A, M2A', M2B, M4A) for compensating non-linearity between a charging quantity at the storage region and an output signal of the non-linear transistor. An independent claim is also included for a method for measuring and amplifying charge quantity in a storage region of a pixel of a pixel array.

Description

Die vorliegende Erfindung betrifft ein Pixelarray mit mindestens einer Gruppe mehrerer gleichartiger Pixel, die in einem auf Strahlung empfindlichen Material ausgebildet sind, wobei jedes Pixel mindestens ein Speicherbereich aufweist, das elektrische Ladungen aufnimmt, die aufgrund einer in dem Bereich eines Pixels auf das Array auftreffenden Strahlung in dem Material frei beweglich werden, wobei der Speicherbereich mit dem Gate eines dem Pixel zugeordneten ersten Transistors verbunden ist, der das durch die Ladung hervorgerufene Signal am Speicherbereich verstärkt, wobei das durch den ersten Transistor verstärkte Signal über mindestens einen dem Pixel zugeordneten Auswahltransistor einer Auswerteschaltung zugeführt wird, welche ein der Zahl der durch die Strahlung erzeugten Ladungsträger näherungsweise proportionales Ausgangssignal liefern sollThe The present invention relates to a pixel array having at least one Group of several similar pixels in one on radiation sensitive material are formed, each pixel at least has a storage area that receives electrical charges, due to an incident on the array in the area of a pixel Radiation in the material are freely movable, the storage area connected to the gate of a first transistor associated with the pixel is the signal caused by the charge in the memory area amplified, wherein the amplified by the first transistor Signal via at least one selection transistor associated with the pixel an evaluation circuit is supplied which one of the number the charge carriers generated by the radiation approximately to provide proportional output signal

Ebenso betrifft die vorliegende Erfindung auch ein Verfahren zur Messung und Verstärkung der Ladungsmenge auf dem Speicherbereich eines Pixels in einem Pixelarray mit mindestens einer Gruppe gleichartiger Pixel, die in einem auf Strahlung empfindlichen Material ausgebildet sind, wobei jedes Pixel mindestens ein Speicherbereich aufweist, der elektrische Ladungen aufnimmt, die aufgrund einer in dem Bereich eines Pixels auf das Array auftreffenden Strahlung in einer zur Strahlungsintensität proportionalen Anzahl in dem Material frei beweglich werden, wobei das dadurch hervorgerufene Signal am Speicherbereich über einen dem Pixel zugeordneten ersten Transistor verstärkt und über mindestens einen Auswahltransistor einer Auswerteschaltung zugeführt wird, welche ein der Zahl der durch die Strahlung erzeugten Ladungsträger näherungsweise proportionales Ausgangssignal liefern soll.As well The present invention also relates to a method of measurement and amplifying the amount of charge on the storage area of a pixel in a pixel array having at least one group more similar Pixels formed in a radiation-sensitive material where each pixel has at least one memory area, which absorbs electrical charges due to a in the area of a pixel incident on the array radiation in one of Radiation intensity proportional number in the material become freely movable, wherein the signal caused thereby at the memory area over amplifies a pixel associated with the first transistor and via at least one selection transistor of an evaluation circuit is supplied, which is one of the number by the radiation generated charge carriers approximately proportional Output should deliver.

Der Begriff ”Pixelarray” bezeichnet im Sinne der vorliegenden Erfindung jede beliebige Anordnung mehrerer gleichartiger Pixel, einschließlich sogenannter Zeilensensoren und einschließlich einer Matrixanordnung von Pixeln in Zeilen und Spalten, ohne jedoch hierauf beschränkt zu sein. Eine Gruppe von Pixeln kann in diesem Zusammenhang das gesamte Pixelarray sein, jedoch kann eine Gruppe auch aus einer beliebigen Teilmenge von Pixeln bestehen, im Falle eines Matrixarrays also beispielsweise aus einer Reihe oder Spalte von Pixeln. Zweckmäßigerweise kann man ein zahlenmäßig großes Array als in mehrere Gruppen von Pixeln (z. B. Zeilen, Spalten, Abschnitte hiervon oder Teilmatrizen) aufgeteilt betrachten.Of the Term "pixel array" in the sense of the present Invention any arrangement of several similar pixels, including so-called line sensors and inclusive a matrix arrangement of pixels in rows and columns, but without to be limited to this. A group of pixels can in this context, the entire pixel array may be, however a group also consist of any subset of pixels, in Trap of a matrix array so for example from a series or Column of pixels. Appropriately, you can a numerically large array as in several Groups of pixels (eg, rows, columns, sections thereof, or Split matrices).

Entsprechende Pixelarrays und Messverfahren sind im Stand der Technik von lichtempfindlichen Halbleitersensoren, insbesondere von den lichtempfindlichen Halbleiterchips digitaler Kameras bekannt. Die an einem Pixel pro Zeiteinheit erzeugte Ladungsmenge ist im Allgemeinen proportional zu der Intensität der auftreffenden Strahlung bzw. des auftreffenden Lichtes und die Messung dieser Ladungsmenge erfolgt typischerweise dadurch, dass die Ladung über ein Speicherbereich einem dem betreffenden Pixel zugeordneten Transistoranschluss, genauer gesagt dem Gate eines ersten Transistors zugeführt wird und an diesem eine Spannung erzeugt, die durch den ersten Transistor verstärkt und einer Auswerteschaltung zugeführt wird. Die Auswerteschaltung setzt diesen Spannungswert dann in Helligkeitswerte eines entweder digital gespeicherten oder auf einem entsprechenden Display angezeigten Pixelwertes um.Appropriate Pixel arrays and measuring methods are well known in the art of photosensitive semiconductor sensors, in particular of the photosensitive semiconductor chips digital Cameras known. The amount of charge generated at one pixel per unit time is generally proportional to the intensity of the impinging Radiation or the incident light and the measurement of this Charge quantity is typically due to the fact that the charge is over a memory area a transistor connection associated with the respective pixel, more precisely, it is fed to the gate of a first transistor and at this a voltage generated by the first transistor amplified and fed to an evaluation circuit becomes. The evaluation circuit then sets this voltage value in brightness values either digitally stored or on a corresponding one Display displayed pixel value.

Der Begriff ”erster Transistor” wird hier nur wegen der besseren Unterscheidung gegenüber anderen Transistoren verwendet, was nicht zwingend bedeutet, dass jedem Pixel auch eine zweiter Transistor zugeordnet sein muß, auch wenn dies bei konkreten Ausführungsbeispielen, die für jedes Pixel mindestens einen weiteren Transistor, nämlich einen Auswahltransistor, aufweisen, der Fall ist.Of the Term "first transistor" is here only because the better distinction compared to other transistors used, which does not necessarily mean that every pixel also has one second transistor must be assigned, even if this in concrete embodiments, for each Pixels at least one further transistor, namely a selection transistor, that is the case.

Zusätzlich kann bei der Bestrahlung des Pixelarrays noch eine Farbfilterung erfolgen, so dass die Pixel bzw. je eine Teilmenge der Pixel verschiedene Farbauszüge erfassen, und für die Erzeugung eines Farbbildes überlagert werden.additionally can still be a color filtering when irradiating the pixel array be done so that the pixels or each subset of the pixels are different Capture separations, and for generating a Color image are superimposed.

Um zum Einen eine gute Empfindlichkeit bzw. Lichtstärke und zum Anderen auch eine möglichst hohe Auflösung eines Pixelarrays zu erreichen, kommt es bei derartigen Pixelarrays darauf an, dass eine möglichst große Fläche der einer Bestrahlung ausgesetzten Fläche des Halbleiters bzw. des Pixelarrays für die Erzeugung von entsprechenden Ladungen genutzt wird. Diese Flächennutzung, d. h. den Quotienten aus der effektiv für die Erzeugung von Ladungen genutzten Fläche und der Gesamtfläche des Pixelarrays, nennt man im Allgemeinen den Füllfaktor des Arrays.Around for a good sensitivity or light intensity and on the other hand also the highest possible resolution To achieve a pixel array, it comes with such pixel arrays on that the largest possible area the exposed surface of the semiconductor or the pixel array for the generation of corresponding Charges is used. This land use, d. H. the Quotient from the effective for the generation of charges used area and the total area of the pixel array, Generally, this is called the fill factor of the array.

Um die Spannungen bzw. Ladungen der einzelnen Pixel auslesen zu können, sind aber neben den strahlungsempfindlichen Pixelflächen, Reihen- und Spaltenauswahltransistoren sowie Resettransistoren erforderlich, die zumindest teilweise auch auf dem Array und in unmittelbarere Nähe zu dem jeweiligen Pixel untergebracht werden müssen. All diese für den Betrieb des Pixelarrays notwendigen Schaltelemente beanspruchen Platz auf der zur Verfügung stehenden Halbleiterfläche und verringern unvermeidlich den Füllfaktor.Around to be able to read the voltages or charges of the individual pixels, but in addition to the radiation-sensitive pixel areas, Row and column select transistors and reset transistors required, which at least partially also on the array and in more immediate Close to each pixel must be accommodated. All these necessary for the operation of the pixel array switching elements take up space on the available semiconductor surface and inevitably reduce the fill factor.

Da auch der jeweilige erste Transistor, welcher die an einem Pixel erzeugte Ladung bzw. die dadurch hervorgerufene Spannung erfasst und verstärkt, in unmittelbarer Nähe zu dem Pixel untergebracht werden muss und hierfür einen entsprechenden Anteil der für ein Pixel zur Verfügung stehenden Fläche beansprucht, sind die entsprechenden (ersten) Transistoren notwendigerweise relativ klein und einfach aufgebaut, um den Füllfaktor, d. h. das Verhältnis der strahlungsempfindlichen Fläche der Pixel zur Gesamtfläche des Pixelarrays, möglichst groß zu halten.Since also the respective first transistor, which detects and amplifies the charge generated at a pixel or the voltage caused thereby, in the immediate vicinity of the pixel unterge must be brought and this requires a corresponding proportion of the available surface for a pixel, the corresponding (first) transistors are necessarily relatively small and simple to the fill factor, ie the ratio of the radiation-sensitive area of the pixel to the total area of the pixel array, if possible to keep big.

Entsprechend einfache Transistoren haben allerdings den Nachteil, dass sie in der Regel einen nicht-linearen Verstärkungsfaktor haben, d. h. schwache Signale und geringe Ladungsmengen werden nicht um den gleichen Faktor verstärkt wie stärkere Signale bzw. stärkere Ladungsmengen. Dies führt zu einer Verfälschung der tatsächlichen Helligkeitswerte und kann im Fall der entsprechenden Farbauszüge bzw. Farbbilder zur Verfälschung der Farben und Helligkeitswerte der durch die Auswerteschaltung erzeugten Bilder führen.Corresponding However, simple transistors have the disadvantage that they are in usually have a non-linear gain factor, d. H. weak signals and small amounts of charge will not be reversed amplified the same factor as stronger signals or greater charge quantities. This leads to a Falsification of the actual brightness values and in the case of the corresponding color separations or color images to falsify the colors and brightness values of the cause the evaluation generated images.

Auch bei Halbleitersensoren, bei denen aus anderen Gründen Helligkeitswerte exakt erfasst werden sollen, ist eine entsprechende nicht-lineare Kennlinie von Transistoren nachteilig und führt zu Verfälschungen der Bildhelligkeit gegenüber der abgebildeten Originalszene.Also in semiconductor sensors where brightness values for other reasons is to be detected exactly, is a corresponding non-linear characteristic of transistors disadvantageous and leads to distortions the image brightness compared to the pictured original scene.

Eine Anwendung, bei welcher es ganz besonders auf die möglichst genaue Messung der an einem Pixel erzeugten Ladungsmenge ankommt, ist die Erfassung dreidimensionaler Bilder mit Hilfe des sogenannten PMD-Verfahrens, wobei die Abkürzung „PMD” für „Photonic Mixier Device” steht. Die Pixel eines PMD-Sensors weisen jeweils zwei Auslesespeicherbereiche auf, denen Modulationsgates zugeordnet sind, oder die direkt mit einer Modulationsspannung beaufschlagt werden, wobei die Modulationsspannung mit einer Intensitätsmodulation einer Bestrahlung bzw. Beleuchtung korreliert ist, die nach Reflektion von einem Objekt durch die PMD-Pixel erfasst wird. Dabei wird die Differenz einer Ladungsmenge an den beiden Speicherbereichen (auch als Auslesespeicherbereich bezeichnet) eines PMD-Pixels in einer Auswerteschaltung unmittelbar in eine Signallaufzeit bzw. Entfernung des durch ein Pixel erfassten Objektes bzw. Objektpunktes umgesetzt.A Application in which it is very special to the possible accurate measurement of the amount of charge generated on a pixel arrives, is the capture of three-dimensional images using the so-called PMD method, where the abbreviation "PMD" for "Photonic Mixing Device "stands. The pixels of a PMD sensor point two readout memory areas, which are modulation gates are assigned, or applied directly to a modulation voltage be, where the modulation voltage with an intensity modulation a radiation or illumination is correlated, the after reflection is detected by an object through the PMD pixels. Here is the Difference of a charge amount at the two memory areas (also referred to as readout memory area) of a PMD pixel in one Evaluation circuit directly in a signal delay or distance implemented by a pixel detected object or object point.

Dies ermöglicht eine sehr genaue pixelweise Abstandsmessung einer betrachteten bzw. durch ein PMD-Array abgebildeten Szene und in Verbindung mit den entsprechenden (2-dimensionalen) Farb- und Helligkeitswerten eine echte 3D-Wiedergabe der Szene. Einzelheiten eines solchen PMD-Verfahrens sind beispielsweise in der deutschen Patentanmeldung P 197 04 496 beschrieben.This enables a very accurate pixel-by-pixel distance measurement of a scene viewed or imaged by a PMD array and, in conjunction with the corresponding (2-dimensional) color and brightness values, a true 3D reproduction of the scene. Details of such a PMD method are for example in the German Patent Application P 197 04 496 described.

Die entscheidende Messgröße ist bei dem PMD-Verfahren die Differenz der Ladungsmengen an den beiden Auslesespeicherbereichen eines Pixels. Diese Differenz der Ladungsmengen an den beiden Auslesespeicherbereichen wird dabei ausschließlich aufgrund der Korrelation der modulierten Beleuchtung mit der Modulation der Auslesespeicherbereiche erzeugt. Ladungen, die aufgrund von Hintergrundlicht in dem Halbleitermaterial erzeugt werden, tragen an beiden Auslesespeicherbereichen in gleicher Weise zu der Gesamtladungsmenge bei und werden durch die Differenzbildung eliminiert. Diese Differenzbildung erfolgt jedoch erst nach der Verstärkung und Messung der jeweils an jedem der Auslesespeicherbereiche erzeugten Ladungsmenge. Sofern dort durch eine nicht-lineare Verstärkung der Messgröße durch den ersten Transistor verfälschte Ausgangssignale erzeugt werden, schlägt dies unmittelbar und relativ wesentlich stärker auf die zu messende Differenz der Ladungsmengen als auf die Absolutwerte der Ladungsmengen durch und verfälscht damit die gewünschte Entfernungsmessung.The decisive parameter is the PMD method the difference in the charge quantities at the two readout memory areas of a pixel. This difference in the charge quantities at the two readout memory areas is only due to the correlation of the modulated illumination with the modulation of the readout memory areas generated. Charges due to background light in the semiconductor material be generated at both read memory areas in the same Way to the total charge amount and are due to the difference eliminated. However, this difference takes place only after the Amplification and measurement of each at each of the readout memory areas generated amount of charge. Unless there by a non-linear amplification the measured variable by the first transistor falsified Output signals are generated, this suggests immediately and relatively much more on the difference to be measured of the charge quantities as to the absolute values of the charge quantities and thus falsifies the desired distance measurement.

Es besteht daher ein Bedarf an der Herstellung und Entwicklung von Pixelarrays und entsprechenden Verfahren zur Messung der an den jeweiligen Auslesespeicherbereichen bzw. Speicherbereichen erfassten Ladungsmenge, welche für eine exakte Wiedergabe der Helligkeits- und Farbwerte und/oder für eine exakte Entfernungsmessung eine verbesserte Genauigkeit aufweisen, ohne dass der Füllfaktor der entsprechenden Pixelarrays dadurch nennenswert beeinträchtigt wird.It There is therefore a need for the production and development of Pixel arrays and corresponding methods for measuring the at recorded respective read memory areas or memory areas Amount of charge required for exact reproduction of the brightness and color values and / or for a precise distance measurement have improved accuracy without the fill factor Significantly impaired by the corresponding pixel arrays becomes.

Hinsichtlich eines Pixelarrays mit den eingangs genannten Merkmalen wird diese der Erfindung zugrundeliegende Aufgabe dadurch gelöst, dass eine jeweils einer Gruppe von mehreren Pixeln zugeordnete Linearisierungsschaltung vorgesehen ist, die über den mindestens einen Auswahltransistor mit dem Ausgang des ersten Transistors eines jeden Pixels verbindbar ist, um eine Nichtlinearität zwischen der Ladungsmenge im Speicherbereich und dem Ausgangssignal des ersten Transistors mindestens teilweise zu kompensieren.Regarding a pixel array with the features mentioned is this The problem underlying the invention solved by that each associated with a group of a plurality of pixels linearization circuit is provided, which via the at least one selection transistor with connectable to the output of the first transistor of each pixel is to have a nonlinearity between the amount of charge in the memory area and the output signal of the first transistor at least partially compensate.

Hinsichtlich des ebenfalls eingangs erwähnten Verfahrens zur Messung des Ausgangssignals eines ersten Transistors in einem Pixelarray wird die der Erfindung zugrundeliegende Aufgabe dadurch gelöst, dass eine jeweils einer Gruppe von Pixeln zugeordnete Linearisierungsschaltung mit den einzelnen Pixeln der Gruppe nacheinander über den mindestens einen Auswahltransistor mit dem Ausgang des ersten Transistors des jeweiligen Pixels verbunden wird und die Nichtlinearität zwischen der Ladungsmenge im Speicherbereich und dem Ausgangssignal des jeweiligen ersten Transistors (M1A) mindestens teilweise kompensiert.Regarding of the above-mentioned method for measurement the output signal of a first transistor in a pixel array the problem underlying the invention is solved by a linearization circuit associated with each of a group of pixels with the individual pixels of the group successively over the at least one selection transistor to the output of the first transistor the respective pixel is connected and the nonlinearity between the amount of charge in the memory area and the output signal of the respective first transistor (M1A) is at least partially compensated.

Dabei wird zunächst einmal unterstellt, dass die am Speicherbereich anliegende Gatespannung ihrerseits proportional zu der im Bereich des Pixels erzeugten Ladungsmenge ist.In this case, it is first assumed that the gate voltage applied to the memory area is in turn proportional to that in the area of the pixel generated amount of charge is.

Auf diese Weise wird das der Auswerteschaltung zugeführte nicht-lineare Signal des Ausgangs des ersten Transistors linearisiert und entspricht wesentlich besser und unabhängig von der nicht-linearen Kennlinie der ersten Transistoren dem jeweiligen, aktuellen Helligkeitswert an einem Pixel bzw. der im Bereich eines Pixels durch auftreffende Strahlung erzeugten Menge freibeweglicher Ladungsträger.On In this way, the evaluation circuit supplied non-linear Signal of the output of the first transistor linearized and corresponds much better and independent of the non-linear Characteristic of the first transistors the respective, current brightness value at a pixel or in the area of a pixel by impinging Radiation generated amount of floating charge carriers.

Da die Linearisierungsschaltung nicht an jedem einzelnen Pixel vorgesehen sein muß, sondern jeweils für eine Vielzahl bzw. eine ganze Gruppe von Pixeln vorgesehen ist, beansprucht sie, auch wenn sie gemeinsam mit den Pixeln irgendwo auf dem Pixelarray angeordnet ist, pro Pixel nur sehr wenig Fläche, so dass der Füllfaktor des Arrays dadurch nicht wesentlich beeinträchtigt wird. Insbesondere kann die Linearisierungsschaltung außerhalb des eigentlichen Pixelarrays (zum Beispiel am Rand desselben) angeordnet und jeweils einer Gruppe (zum Beispiel einer Spalte) von mehreren Pixeln zugeordnet sein, die nacheinander einzeln über die Linearisierungsschaltung ausgelesen werden. Dabei bleibt der Füllfaktor eines solchen Arrays unverändert, auch wenn die Linearisierungsschaltung ihrerseits noch Platz beansprucht, der aber außerhalb des eigentlichen Arrays liegt und wobei eine Linearisierungsschaltung gleichzeitig für eine größere Anzahl von Pixeln bzw. Auslesespeicherbereiche vorgesehen ist und selbst dann, wenn sie auf demselben Halbleitersubstrat am Rand des Pixelarrays angeordnet ist nur einen geringen Teil der gesamten Substratfläche benötigt. Selbst wenn also eine Linearisierungsschaltung allein soviel zusätzliche Fläche auf dem Halbleitersubstrat benötigt wie ein komplettes Pixel oder auch mehrere, ist der gesamte Flächenbedarf für die Linearisierungsschaltung nur um einen Bruchteil größer, der dem Verhältnis der Zahl der erforderlichen Linearisierungsschaltungen zu der Gesamtzahl der Pixel entspricht. Dieses Verhältnis liegt bei höchstens 1 zu 10, in der Regel aber bei höchstens 1 zu 100 oder noch darunter, wenn beispielsweise in einem typischen Pixelarray ein oder zwei Linearisierungsschaltungen pro Pixelspalte (oder -reihe) vorgesehen werden.There the linearization circuit is not provided at every single pixel must be, but each for a variety or a whole group of pixels is claimed, too when placed together with the pixels somewhere on the pixel array is, per pixel only very little area, so the fill factor of the array is not significantly affected thereby. In particular, the linearization circuit can be outside the actual pixel array (for example, at the edge of the same) arranged and one group each (for example, one column) of a plurality Be assigned to pixels one by one over the Linearization be read out. The filling factor remains of such an array unchanged, even if the linearization circuit for its part, still takes up space, but outside the actual arrays and wherein a linearization circuit simultaneously for a larger number of pixels or readout memory areas is provided and even if they are on the same semiconductor substrate Arranged at the edge of the pixel array is only a small part of the entire substrate surface needed. Even if So a linearization circuit alone so much additional Surface on the semiconductor substrate needed as a complete pixel or even more, is the total space requirement for the linearization circuit only a fraction greater, the ratio of the number of required linearization circuits to the total number of Pixel corresponds. This ratio is at most 1 to 10, but usually at most 1 to 100 or even including, for example, in a typical pixel array or two linearization circuits per pixel column (or row) be provided.

Gemäß einer bevorzugten Variante des erfindungsgemäßen Pixelarrays ist vorgesehen, dass die Linearisierungsschaltung in demselben Halbleitermaterial ausgebildet ist, wie die zugehörige Pixelgruppe und einen mit dem ersten Transistor identisch aufgebauten äußeren Transistor aufweist, der mit einer variabel einstellbaren Eingangsspannung beaufschlagbar ist und eine Nachführschaltung aufweist, welche die Eingangsspannung des äußeren Transistors auf einen Wert einstellt, bei welchem das Ausgangssignal des äußeren Transistors mit durch die Linearisierungsschaltung erfassten Ausgangssignal bzw. der Ausgangsspannung des ersten Transistors übereinstimmt.According to one preferred variant of the pixel array according to the invention it is provided that the linearization circuit in the same semiconductor material is formed, as the associated pixel group and a with the first transistor identically constructed outer Transistor having, with a variably adjustable input voltage can be acted upon and has a tracking circuit, which the input voltage of the outer transistor sets a value at which the output of the outer Transistor with detected by the linearization circuit output signal or the output voltage of the first transistor matches.

Die Linearisierungsschaltung erfasst also eingangsseitig zunächst das Ausgangssignal des ersten Transistors. Ein weiterer, außerhalb des Pixel-Arrays vorgesehener gleichartiger und mit dem ersten Transistor identisch ausgebildeter Transistor wird nun an seinem Gate, welches dem Auslesespeicherbereich des ersten Transistors entspricht, mit einer variablen Spannung beaufschlagt, die in der Weise eingestellt wird, dass das Ausgangssignal des äußeren Transistors mit dem gemessenen Ausgangssignal des ersten Transistors übereinstimmt. Dies führt wegen der Identität beider Transistoren dazu, dass dann auch das Eingangssignal, das über die variable Spannungsquelle eingestellt wird, mit dem Eingangssignal des ersten Transistors übereinstimmen muss. Diese Eingangsspannung liegt aber nunmehr außerhalb des eigentlichen Pixel-Arrays in der Linearisierungsschaltung vor, so dass dieses Eingangssignal des äußeren Transistors über eine entsprechend aufwendigere Schaltung, konkret einen integrierten Linearverstärker mit einer exakt linearen Kennlinie, verstärkt und von dem Ausgang dieses Linearverstärkers auf die Auswerteschaltung gegeben werden.The Linearization circuit thus detects the input side initially the output signal of the first transistor. Another, outside of the pixel array provided more similar and with the first transistor identically formed transistor will now be at its gate, which corresponds to the read-out memory area of the first transistor, with a variable voltage applied, set in the way will that the output signal of the outer transistor coincides with the measured output signal of the first transistor. This leads because of the identity of both transistors in addition to that then also the input signal, which over the variable Voltage source is set, with the input signal of the first Transistor must match. This input voltage but is now outside of the actual pixel array in the linearization circuit before, so this input signal the outer transistor via a corresponding more complex circuit, specifically an integrated linear amplifier with an exactly linear characteristic, reinforced and of the Output of this linear amplifier to the evaluation circuit are given.

Die Begriffe ”Signal” und ”Spannung” werden im Rahmen der vorliegenden Beschreibung im Wesentlichen synonym verwendet, wobei klar ist, dass die ”Signale” prinzipiell auch Stromsignale sein könnten.The Terms "signal" and "voltage" are used in the Used in the present description is essentially synonymous, being clear that the "signals" in principle could also be current signals.

Ein solcher Linearverstärker (am Eingang der Auswerteschaltung) besteht im allgemeinen aus einer ganzen Gruppe von Transistoren und sonstigen Schaltelementen, die unmittelbar bei oder auf den einzelnen Pixeln selbst nicht untergebracht werden könnten, ohne den Füllfaktor des Pixelarrays beträchtlich zu verringern.One such linear amplifier (at the input of the evaluation circuit) generally consists of a whole group of transistors and other switching elements directly at or on the individual Pixels themselves could not be accommodated without the fill factor of the pixel array considerably reduce.

Da aber die Linearisierungsschaltung jeweils nur für eine Gruppe von entsprechenden Pixeln vorgesehen ist, beispielsweise für eine komplette Spalte eines Arrays, und auch außerhalb des eigentlichen Arrays angeordnet werden kann, hat diese aufwendige lineare Verstärkung des an einem spiegelbildlichen Transistor erzeugten Signals keinen Einfluss auf den Füllfaktor.There but the linearization circuit only for one Group of corresponding pixels is provided, for example for a complete column of an array, and also outside the actual array can be arranged, this has elaborate linear amplification of the mirror image transistor generated signal does not affect the fill factor.

Je nach Ausgestaltung der einzelnen Pixel und des Pixel-Arrays ist die nicht-lineare Kennlinie des ersten Transistors aber nicht die einzige Fehlerquelle, die bei der Ermittlung der korrekten Ladungsmenge, welche durch auftreffende Strahlung im Bereich des Pixels erzeugt wurde, auftreten kann. Je nach Größe und Ausgestaltung der einzelnen Pixel weisen diese auch eine inhärente (parasitäre) Kapazität auf, wobei die erzeugten Ladungen an dem Gate des Transistors eine von dieser parasitären Kapazität abhängige Spannung erzeugen, wobei diese Spannung wiederum nicht mehr exakt proportional zu der durch die Bestrahlung erzeugten Menge an Ladungen ist.However, depending on the design of the individual pixels and the pixel array, the non-linear characteristic of the first transistor may not be the only source of error that may occur in determining the correct amount of charge generated by incident radiation in the region of the pixel. Depending on the size and configuration of the individual pixels, these also have an inherent (parasitic) capacitance, with the generated charges at the gate of the transistor generate a dependent of this parasitic capacitance voltage, which voltage is again no longer exactly proportional to the amount of charges generated by the irradiation.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird auch diese parasitäre Kapazität berücksichtigt und in der Weise kompensiert, dass dem Linearverstärker ein Spannungssignal zugeführt wird, das der erzeugten Ladungsmenge exakt proportional ist bzw. das von der erzeugten Ladungsmenge linear abhängig ist, mit einem exakt bekannten Linearfaktor und ggf. einem ebenso bekannten, bei der Auswertung zu berücksichtigenden Sockelwert.According to one another embodiment of the present invention also takes into account this parasitic capacitance and compensated in such a way that the linear amplifier a voltage signal is supplied, that of the amount of charge generated is exactly proportional or that of the amount of charge generated linear is dependent, with a precisely known linear factor and if necessary, a likewise known base value to be considered in the evaluation.

Hierzu ist eine Kompensationsschaltung vorgesehen, die vorzugsweise in die bereits beschriebene Linearisierungsschaltung jeweils integriert ist, aber auch anstelle derselben vorgesehen sein kann, wobei die Kompensationsschaltung über einen Schalter eine Verbindung des Eingangs des (sofern vorhanden) äußeren Transistors (oder des Ausgangs des ersten Transistors) mit einer Referenzkapazität aufweist, die in einem bekannten Verhältnis zur Pixelkapazität steht, wobei eine Verstärkerschaltung zwischen der Referenzkapazität und dem Eingag des Linearverstärkers vorgesehen ist, welche als Eingangsgröße für den Linearverstärker ein Ausgangssignal erzeugt, das von der auf der Referenzkapazität gespeicherten Ladung linear abhängig ist.For this a compensation circuit is provided which is preferably in the linearization circuit already described each integrated is, but can also be provided instead of the same, wherein the Compensation circuit via a switch a connection the input of the (if any) outer transistor (or the output of the first transistor) having a reference capacitance, in a known relationship to the pixel capacity stands, wherein an amplifier circuit between the reference capacitance and the input of the linear amplifier is provided which as input for the linear amplifier produces an output signal that is from that stored on the reference capacitance Charge is linearly dependent.

Dabei kann man die Pixelkapazität beispielsweise durch Messung und oder aber durch Nachbildung eines entsprechenden Pixels außerhalb des eigentlichen Pixelarrays erfassen, wobei ein solches nachgebildetes Pixel außerhalb des Pixelarrays abgeschattet werden kann, um dieses nachgebildete Pixel unmittelbar als Referenzkapazität zu verwenden.there For example, the pixel capacity can be measured and or by replicating a corresponding pixel outside capture the actual pixel array, with such a nachgebildetes Pixels can be shadowed outside the pixel array, around this replicated pixel immediately as a reference capacitance to use.

Wahlweise können jedoch auch entsprechende spannungsabhängige Kondensatoren in die Schaltung integriert werden, nachdem die jeweilige Pixelkapazität unabhängig bestimmt worden ist.Optional However, they can also be voltage-dependent Capacitors are integrated into the circuit after each pixel capacity independently determined.

Die weitere Verstärkerschaltung kann dabei aus einem Differenzverstärker bestehen, dessen einer Eingang mit einer Referenzspannung verbindbar ist und dessen zweiter Eingang über einen Schalter mit der Referenzkapazität verbunden ist, wobei zu dem Differenzverstärker parallel jeweils eine weitere bekannte Kapazität und ein dritter Schalter zwischen dem zweiten Eingang und dem Ausgang des Differenzverstärkers angeordnet sind.The further amplifier circuit may consist of a differential amplifier exist, one input of which is connectable to a reference voltage and its second input via a switch with the Reference capacitance is connected, wherein the differential amplifier in parallel, each a further known capacity and a third switch between the second input and the output of the Differential amplifier are arranged.

Dabei kann es zweckmäßig sein, wenn diese zweite Kapazität denselben Wert hat wie die Referenzkapazität.there It may be appropriate if this second capacity has the same value as the reference capacity.

Es versteht sich, dass auch die vorstehend beschriebene Kompensationsschaltung zur Kompensation der parasitären Kapazitäten der einzelnen Pixel eine Linearisierungsschaltung im Sinne des Anspruchs 1 darstellt, wobei hier nur zur Vermeidung von Missverständnissen und Verwechselungen begrifflich zwischen der erstgenannten Linearisierungsschaltung zur Linearisierung der Transistorverstärkung und der Kompensationsschaltung unterschieden wird. Beide Schaltungen können jedoch unabhängig voneinander als Linearisierungsschaltung im Sinne des Anspruchs 1 realisiert werden.It it is understood that the compensation circuit described above to compensate for the parasitic capacitances of individual pixels a linearization circuit in the sense of the claim 1, here only to avoid misunderstandings and confusions conceptual between the former linearization circuit for linearization of the transistor gain and the compensation circuit a distinction is made. Both circuits, however, can be independent each other as a linearization circuit in the sense of the claim 1 be realized.

Wie bereits erwähnt, ist die Anwendung des erfindungsgemäßen Verfahrens und das Vorsehen einer entsprechenden Linearisierungs- und/oder Kompensationsschaltung besonders zweckmäßig bei einem Pixelarray, welches aus PMD-Pixeln besteht, die jeweils zwei Auslesespeicherbereiche aufweisen, deren Ladungsmenge genau erfasst werden muss, wobei jeweils einer Gruppe von Auslesespeicherbereichen eine Linearisierungsschaltung gemäß den Ansprüchen 1 bis 7 zugeordnet wird. Dabei können einer Spalte von PMD-Pixeln demnach jeweils zwei Linearisierungsschaltungen zugeordnet sein, wobei je eine Linearisierungsschaltung für eine Reihe analoger Auslesespeicherbereiche der Spalte von PMD-Pixeln zugeordnet ist.As already mentioned, the application of the invention Method and the provision of a corresponding linearization and / or compensation circuit particularly useful in a pixel array consisting of PMD pixels, two each Have read memory areas whose amount of charge detected exactly must be, each with a group of read-only memory areas a linearization circuit according to the claims 1 to 7 is assigned. It can be a column of Accordingly, PMD pixels are each assigned two linearization circuits. wherein each one linearization circuit for a number of analog Readout memory areas associated with the column of PMD pixels.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung werden deutlich anhand der vorliegenden Beschreibung bevorzugter Ausführungsformen und der dazugehörigen Figuren. Es zeigen:Further Advantages, features and applications of the present Invention will be more apparent from the present description Embodiments and the associated figures. Show it:

1 eine herkömmliche Schaltung zur Erfassung der Spannungen bzw. Ladungsmengen an den Auslesespeicherbereichen einer Spalte von Pixeln, 1 a conventional circuit for detecting the voltages or charge quantities at the readout memory areas of a column of pixels,

2 eine gemäß der Erfindung modifizierte Schaltung mit einer außerhalb des Pixels vorgesehenen Linearisierungsschaltung und 2 a modified according to the invention with a circuit provided outside the pixel linearization circuit and

3 eine weitere Ausführungsform, bei welcher in die Linearisierungsschaltung nach 2 zusätzlich eine Kompensationsschaltung zur Kompensation parasitärer Kapazität enthalten ist. 3 a further embodiment, wherein in the linearization according to 2 In addition, a compensation circuit for compensation of parasitic capacitance is included.

Man erkennt in 1 ein insgesamt mit 1 bezeichnetes Pixel, dessen strahlungsempfindliche Bestandteile schematisch als Diodenpaar dargestellt sind. Das Pixel hat in diesem Fall zwei Speicher- bzw. Auslesespeicherbereiche (aufgrund der Art ihrer Herstellung auch ”Auslesediffusionen” genannt), welche durch die Gates der Feldeffekttransistoren M1A und M1B gebildet werden. Details von PMD-Pixeln und entsprechenden Pixelarrays sind beispielsweise den deutschen Patentanmeldungen Nr. 197 04 496 und 198 21 974 zu entnehmen.One recognizes in 1 a total with 1 designated pixel whose radiation-sensitive components are shown schematically as a diode pair. The pixel in this case has two memory readout areas (also called "readout diffusions" due to the manner of their manufacture) formed by the gates of field effect transistors M1A and M1B. Details of PMD pixels and corresponding pixel arrays are for example the German Patent Applications No. 197 04 496 and 198 21 974 refer to.

Zu jedem Pixel 1 gehören außerdem eine Spannungsversorgung VDD sowie Reihenauswahltransistoren M2A und M2B.To every pixel 1 Also includes a power supply VDD and series selection transistors M2A and M2B.

Außerdem erkennt man noch zwei Reset-Transistoren M3A und M3B, die dazu dienen, nach dem Auslesen eines Spannungswertes U1 oder eines entsprechenden Stromes die Auslesespeicherbereiche auf eine Referenz aufzuladen.Furthermore one recognizes two reset transistors M3A and M3B, which serve, after the reading of a voltage value U1 or a corresponding Current to load the readout memory areas to a reference.

Derartige Pixel sind beispielsweise in Spalten angeordnet, die man sich in 1 in vertikaler Richtung fortgesetzt denken kann als Wiederholung des das Pixel 1 einrahmenden strichpunktierten Kastens.Such pixels are arranged, for example, in columns, which can be found in 1 Continuing in the vertical direction can be considered a repetition of the pixel 1 framing dot-dash box.

Am Ende einer Spalte und unmittelbar außerhalb des Arrays ist auf demselben Material eine herkömmliche Verstärkungsschaltung 20' vorgesehen, die aus einer Stromquelle I1 besteht, welche als aktive Last wirkt und die Ausgangsspannung U2 des Transistors M1A unabhängig vom jeweiligen Verstärkungsfaktor ohne weitere Verfälschung dem Eingang des Linearverstärkers A2 zuführt. Dieser verstärkt die an der aktiven Last I1 abfallende Spannung U2, die der durch den Transistor M1A verstärkten Spannung U1 entsprechen sollte, linear und führt den Ausgangswert U3 über einen Spaltenauswahltransistor M4A einer globalen Auswerteschaltung 10 zu, welche wiederum die Ausgangsspannung U3 des Linearverstärkers A2 auf den Messwert U4 verstärkt.At the end of a column and immediately outside the array is on the same material a conventional amplification circuit 20 ' provided, which consists of a current source I1, which acts as an active load and the output voltage U2 of the transistor M1A regardless of the respective amplification factor without further adulteration the input of the linear amplifier A2 supplies. This linearly amplifies the voltage U2 dropped across the active load I1, which should correspond to the voltage U1 amplified by the transistor M1A, and leads the output value U3 via a column selection transistor M4A to a global evaluation circuit 10 to, which in turn amplifies the output voltage U3 of the linear amplifier A2 to the measured value U4.

Dabei kann man davon ausgehen, dass die Linearverstärker A2 und A1 in dem interessierenden Bereich eine exakt lineare Kennlinie haben, wohingegen allerdings der erste Transistor M1A, der jeweils in das Pixel integriert ist und demzufolge einen sehr einfachen und platzsparenden Aufbau haben muss, nicht notwendigerweise eine lineare Kennlinie hat, d. h. die Spannung U2 (und somit auch U3 und U4) ist im allgemeinen keine lineare Funktion der Spannung U1 auch wenn außerhalb des Pixels 1 alle weiteren Fehlerquellen ausgeschlossen werden. Für viele Anwendungsfälle ist dies allerdings von geringerer Bedeutung, da die nicht-linearen Transistoren M1A und M1B nur zu geringfügig veränderten Helligkeitswerten des Pixels führen, die als Ausgangsspannung U4 ausgegeben werden.It can be assumed that the linear amplifiers A2 and A1 have an exactly linear characteristic in the region of interest, whereas the first transistor M1A, which is in each case integrated in the pixel and consequently must have a very simple and space-saving design, does not necessarily have a linear characteristic has linear characteristic, ie the voltage U2 (and thus also U3 and U4) is generally not a linear function of the voltage U1, even if outside the pixel 1 all other sources of error are excluded. For many applications, however, this is of lesser importance, since the non-linear transistors M1A and M1B lead only to slightly changed brightness values of the pixel, which are output as output voltage U4.

Für eine normale Bildwiedergabe mögen derartige Abweichungen nur von untergeordneter Bedeutung sein.For a normal picture reproduction like such deviations only of minor importance.

Es versteht sich, dass im vorliegenden Fall die einzelnen PMD-Pixel genau betrachtet aus je zwei herkömmlichen Pixeln bestehen, so dass eine Spalte von Pixeln 1 jeweils zwei Spalten A und B von Auslesespeicherbereichen hat, die jeweils eine eigene Auslese- und Linearisierungselektronik 20' haben, da jedes Pixel 1 der gesamten Spalte von Pixeln zwei Auslesespeicherbereiche A und B hat.It is understood that in the present case, the individual PMD pixels consist of exactly two conventional pixels, so that a column of pixels 1 each two columns A and B of read memory areas, each having its own readout and Linearisierungselektronik 20 ' have, since every pixel 1 the entire column of pixels has two read memory areas A and B.

Die Schaltung in 1 entspricht dem Stand der Technik auch für die bisher bekannten PMD-Arrays.The circuit in 1 corresponds to the state of the art for the previously known PMD arrays.

In 2 ist nunmehr eine erfindungsgemäße Linearisierungsschaltung 20' für jede Spalte von Pixeln bzw. von Pixelhälften vorgesehen, da das Pixel 1 aus einem PMD mit zwei Auslesediffusionen PA und PB besteht, die als parallele Dioden dargestellt sind und die getrennte Auslesespeicherbereiche aufweisen, die gleichzeitig die Gates von Feldeffekttransistoren M1A bzw. M1B bilden. Das Pixel 1 und auch die globale Auswerteschaltung 10 in der 2 sind vollständig identisch mit dem Pixel 1 und der globalen Auswerteschaltung 10 aus 1.In 2 is now a linearization circuit according to the invention 20 ' for each column of pixels or pixel halves, since the pixel 1 consists of a PMD with two read-out diffusions PA and PB, which are shown as parallel diodes and which have separate readout memory areas that simultaneously form the gates of field effect transistors M1A and M1B, respectively. The pixel 1 and also the global evaluation circuit 10 in the 2 are completely identical to the pixel 1 and the global evaluation circuit 10 out 1 ,

Der Unterschied zwischen den beiden Schaltungen liegt nur in der jeweils für eine Spalte von Auslesespeicherbereichen vorgesehen Linearisierungsschaltung 20. Da die PMD-Pixel, wie sie in den vorliegenden Ausführungsbeispielen dargestellt sind, jeweils zwei Auslesespeicherbereiche haben, sind in diesem Fall pro Pixelspalte jeweils zwei Linearisierungsschaltungen vorgesehen. Es versteht sich, dass die Pixel bzw. deren Auslesespeicherbereiche auch auf beliebige andere Weise in Gruppe aufgeteilt und jeweils mit einer eigenen Linearisierungsschaltung versehen werden könnten.The difference between the two circuits lies only in the linearization circuit provided for each column of readout memory areas 20 , Since the PMD pixels, as shown in the present embodiments, each have two read-out memory areas, in this case two linearization circuits are provided per pixel column. It goes without saying that the pixels or their read-out memory areas could also be divided into groups in any other way and each could be provided with its own linearization circuit.

Die Linearisierungsschaltung 20 ist vorzugsweise noch auf demselben Halbleitersubstrat angeordnet und ausgebildet, wie auch das gesamte Pixelarray.The linearization circuit 20 is preferably still arranged and formed on the same semiconductor substrate as well as the entire pixel array.

Auch hier ist der äußere Transistor M1A' als Sourcefollower geschaltet, d. h. über den Reihenauswahltransistor M2A' fällt die Sourcespannung U2' des äußeren Transistors M1A' über eine aktive Last nach Masse ab, während das Drain mit der Versorgungsspannung VDD verbunden ist. Die Spannung U2' ist zwar keine lineare Funktion der Spannung U1, dient aber zu deren Rekonstruktion außerhalb des Pixels 1, wie nachstehend erläutert wird.Here too, the external transistor M1A 'is connected as a source follower, ie via the series selection transistor M2A' the source voltage U2 'of the external transistor M1A' drops to ground via an active load while the drain is connected to the supply voltage VDD. Although the voltage U2 'is not a linear function of the voltage U1, it serves to reconstruct it outside the pixel 1 as explained below.

Die Spannung U2 des ersten Transistors M1A wird einem Eingang eines Differenzverstärkers zugeführt, dessen zweiter Eingang mit der Spannung U2' beaufschlagt wird, die von einem spiegelbildlich zu der Pixelausleseschaltung ausgebildeten äußeren. Transistor M1A' erzeugt wird. Die spiegelbildliche Anordnung besteht demnach aus einem Transistor M1A', einem entsprechenden Schalttransistor M2A', welcher dem Reihenauswahltransistor M2A entspricht, wobei die Ausgangsspannung U1' des Differenzverstärkers dem Gate des Transistors M1A' zugeführt wird. Nachfolgend ist in der Betrachtung der Spannungsabfall über den Transistoren M2A', M2A vernachlässigbar und wird daher mit 0 V angenommen. Der Differenzverstärker A3 passt demnach seine am Gate des Transistors M1A' anliegende Ausgangsspannung U1' so an, dass seine Eingangsspannung U2', die gleichzeitig die Ausgangsspannung des Transistors M1A' ist und die über der Stromquelle I1' abfällt, einen Wert U2 einnimmt, der gleich der Spannung U2 an dem ersten Eingang des Differenzverstärkers ist. Mit anderen Worten, die Ausgangsspannung U1' des Differenzverstärkers A3 ist über den Transistor M1A' rückgekoppelt, und führt die Spannung U1' in der Weise nach, dass der Wert U2' am zweiten Eingang gleich dem Wert U2 am ersten Eingang ist. Ungeachtet der Nichtlinearität der Kennlinien der Transistoren M1A bzw. M1A' bei der Verstärkung der Spannung U1 zu U2 bzw. U1' zu U2' kann man dann davon ausgehen, dass wegen der identischen Ausbildung der Transistoren M1A und M1A' bei gleichen Ausgangsspannungen U2 bzw. U2' auch die Spannung U1' am Eingang des Transistors M1A' mit der Eingangsspannung U1 des Transistors M1A übereinstimmt. Somit liegt auch am Ausgang des Differenzverstärkers A3 dieselbe Spannung U1' = U1 vor, die nunmehr außerhalb des Pixels 1 exakt erfasst und dem Eingang eines Linearverstärkers A2 zugeführt wird, der über den Spaltenauswahltransistor M4A mit der Auswerteschaltung 10 verbunden ist.The voltage U2 of the first transistor M1A is supplied to an input of a differential amplifier whose second input is supplied with the voltage U2 ', which is formed by a mirror image of the pixel read-out circuit. Transistor M1A 'is generated. The mirror-image arrangement accordingly consists of a transistor M1A ', a corresponding switching transistor M2A', which corresponds to the series selection transistor M2A, wherein the output voltage U1 'of the differential amplifier is supplied to the gate of the transistor M1A'. In the following, in the consideration of the voltage drop across the transistors M2A ', M2A is negligible and is therefore at 0 V ange accepted. Accordingly, the differential amplifier A3 adapts its output voltage U1 'applied to the gate of the transistor M1A' so that its input voltage U2 ', which is simultaneously the output voltage of the transistor M1A' and drops above the current source I1 ', assumes a value U2 equal to the voltage U2 at the first input of the differential amplifier. In other words, the output voltage U1 'of the differential amplifier A3 is fed back via the transistor M1A', and detects the voltage U1 'in such a way that the value U2' at the second input is equal to the value U2 at the first input. Regardless of the non-linearity of the characteristics of the transistors M1A and M1A 'in the amplification of the voltage U1 to U2 and U1' to U2 'one can then assume that because of the identical design of the transistors M1A and M1A' at the same output voltages U2 or U2 'and the voltage U1' at the input of the transistor M1A 'with the input voltage U1 of the transistor M1A matches. Thus, the same voltage U1 '= U1 is also present at the output of the differential amplifier A3, which is now outside the pixel 1 exactly detected and supplied to the input of a linear amplifier A2, via the column selection transistor M4A with the evaluation circuit 10 connected is.

Auf diese Weise wird die durch den Transistor M1A nicht-linear verstärkte Spannung U1 durch die spiegelbildliche Ausbildung des Transistors M1A' und die erfindungsgemäße Linearisierungsschaltung außerhalb des Pixels exakt reproduziert und dient nunmehr anstelle der zuvor verwendeten (nicht-linear von U1 abhängigen) Spannung U2 als Eingangsgröße für den Linearverstärker A2.On this way, the non-linearly amplified by the transistor M1A Voltage U1 through the mirror image of the transistor M1A 'and the inventive linearization circuit outside of the pixel is exactly reproduced and now serves instead of the previously used (non-linearly dependent on U1) voltage U2 as input for the linear amplifier A2.

Damit sind die Nichtlinearitäten des Transistors M1A eliminiert.In order to the nonlinearities of the transistor M1A are eliminated.

In 3 erkennt man eine nochmals modifizierte Linearisierungsschaltung 20'', wobei auch hier das Pixel 1 und die Auswerteschaltung 10 wieder mit den entsprechenden Pixeln und Auswerteschaltungen nach dem Stand der Technik gemäß 1 übereinstimmen. Auch hier ist wieder eine spiegelbildliche Anordnung von Transistoren M1A' und M2A' analog zu den Transistoren M1A und M2A auf dem Pixel 1 in der Linearisierungsschaltung vorgesehen und sorgt dafür, dass am Ausgang des Differenzverstärkers A3 die Spannung U1 am Gate des Transistors M1A reproduziert wird.In 3 one recognizes a once again modified linearization circuit 20 '' , where again the pixel 1 and the evaluation circuit 10 again with the corresponding pixels and evaluation circuits according to the prior art 1 to match. Again, a mirror-image arrangement of transistors M1A 'and M2A' is analogous to the transistors M1A and M2A on the pixel 1 provided in the linearization circuit and ensures that at the output of the differential amplifier A3, the voltage U1 at the gate of the transistor M1A is reproduced.

Allerdings ist die Spannung U1 nicht exakt proportional zu der eigentlich interessierenden Ladungsmenge, die durch einfallende Strahlung im Bereich des Pixels bzw. der jeweiligen Pixelhälfte erzeugt wird.Indeed the voltage U1 is not exactly proportional to the actually interesting one Amount of charge due to incident radiation in the area of the pixel or the respective pixel half is generated.

Dies hängt mit parasitären Kapazitäten zusammen, die durch die Auslesediffusionen PA, PB, die Anschlüsse der Reset-Transistoren und den Auslesespeicherbereich des ersten Transistors M1A gebildet werden.This is related to parasitic capacities, through the read-out diffusions PA, PB, the connections the reset transistors and the readout memory area of the first Transistor M1A are formed.

Zu diesem Zweck ist in dem Ausgang des Differenzverstärkers A3 und dem Eingang des Linearverstärkers A2 eine zusätzliche Kompensationsschaltung vorgesehen, welche sicherstellt, dass die Eingangsspannung am Linearverstärker A2 nunmehr eine exakte lineare Funktion der photogenerierten Ladungsmenge ist, die durch die Auslesediffusion PA des Pixels 1 eingesammelt wurde. Die Kompensationsschaltung besteht, ausgehend vom Ausgang des Differenzverstärkers A3 aus einem Schalter S1 und einer darauffolgenden Referenzkapazität C1' nach Masse, die wiederum über einen Schalter S2 mit dem ersten Eingang eines weiteren Differenzverstärkers A4 verbunden ist, dessen zweiter Eingang mit einer Referenzspannung Uref beaufschlagt wird. Der über einen Schalter S2 mit dem Kondensator C1' verbindbare Eingang des Differenzverstärkers A4 wird außerdem überbrückt durch einen parallelen Kondensator C2, der zwischen dem ersten Eingang und dem Ausgang des Differenzverstärkers A4 liegt und einem hierzu wiederum parallelen Schalter S3. Die Referenzkapazität C1' kann beispielsweise durch Nachbildung eines Pixels 1 erzeugt werden, das aber abgeschattet ist und somit keine durch Strahlung erzeugte freie Ladungsträger erhält, sondern nur die parasitäre Kapazität C1, die an dem Pixel 1 vorliegt, nachbildet.For this purpose, an additional compensation circuit is provided in the output of the differential amplifier A3 and the input of the linear amplifier A2, which ensures that the input voltage to the linear amplifier A2 is now an exact linear function of the photogenerated charge amount by the read diffusion PA of the pixel 1 was collected. The compensation circuit consists, starting from the output of the differential amplifier A3 of a switch S1 and a subsequent reference capacitance C1 'to ground, which in turn is connected via a switch S2 to the first input of a further differential amplifier A4, the second input is acted upon by a reference voltage Uref. The input of the differential amplifier A4 which can be connected via a switch S2 to the capacitor C1 'is also bridged by a parallel capacitor C2, which lies between the first input and the output of the differential amplifier A4 and a switch S3 which is in turn parallel thereto. The reference capacitance C1 'may be, for example, by replicating a pixel 1 but which is shadowed and thus receives no free carrier generated by radiation but only the parasitic capacitance C1 present at the pixel 1 exists, simulates.

Die Spannung U1' am Ausgang des Differenzverstärkers A3 wird nunmehr über den Schalter S1 an die Referenzkapazität C1' angelegt, wobei der Schalter S2 geöffnet ist. Wenn die Kapazität C1' mit der Kapazität C1 des Pixels übereinstimmt und die Spannung U1' mit der Spannung U1 übereinstimmt, findet sich nunmehr auf dem Kondensator C1' exakt dieselbe Ladungsmenge wie auf dem Pixel. Die Kapazität C1' kann jedoch auch von der Kapazität C1 abweichen, sollte aber bekannt sein.The Voltage U1 'at the output of the differential amplifier A3 becomes now via the switch S1 to the reference capacitance C1 'is applied, with the switch S2 is open. If the capacitance C1 'coincides with the capacitance C1 of the pixel and the voltage U1 'coincides with the voltage U1, finds now exactly the same amount of charge on the capacitor C1 ' like on the pixel. However, the capacitance C1 'can also by Capacity C1, but should be known.

Nun wird der Schalter S1 geöffnet. Nunmehr wird der Schalter S3 geschlossen, so dass der Differenzverstärker A4 den ersten Eingang auf dieselbe Spannung Uref zieht, die auch am zweiten Eingang anliegt. Diese Spannung liegt dann wegen des geschlossenen Schalters S3 auch auf beiden Seiten des Kondensators C2 an.Now the switch S1 is opened. Now the switch is S3 closed, so that the differential amplifier A4 the first input pulls on the same voltage Uref, which also on the second Input is present. This voltage is then because of the closed Switch S3 also on both sides of the capacitor C2 on.

Anschließend wird der Schalter S3 geöffnet und dann wird der Schalter S2 geschlossen, wodurch die Integrator-Schaltung aus A4 und C2 beginnt, die Ladungen von C1' solange auf C2 zu transferieren, bis die Spannung an C1' gleich Uref ist.Subsequently the switch S3 is opened and then the switch S2 is closed, whereby the integrator circuit starts from A4 and C2, transfer the charges of C1 'to C2 until the voltage is reached at C1 'is equal to Uref.

Wenn Q1 die ursprünglich auf C1' gespeicherte Ladung war, so ergibt sich schließlich am Ausgang von A4 eine Spannung UA, die sich ausdrücken lässt als (Q1 + Uref(C2 – C1'))/C2. Wählt man z. B. C2 = C1', so vereinfacht sich die Gleichung zu UA = Q1/C2, wobei man ggf. auch C1' = C1 wählen kann, wenn das Pixel 1 bzw. eine Pixelhälfte in der Kompensationsschaltung als Referenzkapazität C1' identisch aufgebaut ist, so daß dann de Spannung UA gleich Q1/C1 ist.Finally, if Q1 was the charge originally stored on C1 ', then at the output of A4 there will be a voltage UA which will be expressed leaves as (Q1 + Uref (C2 - C1 ')) / C2. If you choose z. For example, if C2 = C1 ', then the equation simplifies to UA = Q1 / C2, and if necessary, C1' = C1 can also be chosen if the pixel 1 or a pixel half is constructed identically in the compensation circuit as a reference capacitance C1 ', so that then the voltage UA is equal to Q1 / C1.

Ansonsten kann C1' aber durchaus beliebige Werte annehmen, z. B. ein ganzzahliges Vielfaches oder ein Bruchteil von C1 sein, da sich aus der obigen Gleichung der Wert für Q1 immer eindeutig ergibt, der letztlich die interessierende Messgröße ist.Otherwise can C1 'but accept any values, z. B. an integer Multiples or a fraction of C1, as is clear from the above Equation always yields the value for Q1, which ultimately is the measure of interest.

Auch wenn C2 ≠ C1' ist, so kann Q1 aus der obigen Gleichung immer eindeutig ermittelt werden, da alle Größen (C2, C1' und Uref) der obigen Gleichung bekannt sind. Es versteht sich, dass man die Schaltung zur Kompensation parasitärer Kapazitäten unabhängig von der Linearisierungsschaltung zum Reproduzieren der Spannung U1 verwirklichen kann. Falls beispielsweise bei entsprechender Ausgestaltung des Pixels bzw. der Pixelbausteine der Transistor M1A in seinem Ansteuerungsbereich eine relativ lineare Kennlinie hat, so könnte man auf die in 2 dargestellte Spiegelschaltung aus den Transistoren M1A', M2A' und den Differenzverstärker A3 verzichten und die Spannung U2 über den Schalter S1 direkt mit dem Kondensator C1' verbinden, wenn nur eine Korrektur bzw. Kompensation der parasitären Kapazitäten erfolgen soll und ausreichend ist. Wenn umgekehrt die parasitären Kapazitäten vernachlässigbar klein sind, so reicht die Linearisierung gemäß 2 aus, und man kann auf die Kompensationsschaltung verzichten, die in 3 zwischen Differenzverstärker A3 und dem Linearverstärker A2 vorgesehen ist.Even if C2 ≠ C1 ', Q1 can always be uniquely determined from the above equation, since all quantities (C2, C1' and Uref) of the above equation are known. It is understood that the circuit for compensating parasitic capacitances can be realized independently of the linearization circuit for reproducing the voltage U1. If, for example, with a corresponding configuration of the pixel or of the pixel components, the transistor M1A has a relatively linear characteristic in its drive region, then one could refer to the in FIGS 2 represented mirror circuit of the transistors M1A ', M2A' and the differential amplifier A3 and dispense the voltage U2 via the switch S1 directly to the capacitor C1 'connect, if only a correction or compensation of the parasitic capacitances and should be sufficient. Conversely, if the parasitic capacitances are negligibly small, then the linearization is sufficient 2 from, and you can do without the compensation circuit, which in 3 between differential amplifier A3 and the linear amplifier A2 is provided.

Der zusätzliche Platz, der auf einem Halbleiterchip durch die Linearisierungsschaltung und die Kompensationsschaltung benötigt wird, ist gegenüber der Gesamtfläche eines typischen Arrays vernachlässigbar klein, da jeweils für eine komplette Spalte von Pixeln nur ein oder zwei derartiger Schaltungen benötigt werden. Gerade für PMD-Pixel wird aber durch die erfindungsgemäße Schaltung die Messgenauigkeit der Entfernungsmessung, die sich aus der Differenz der an den Gates der Transistoren M1A bzw. M1B erzeugten Ladungen ergibt, erheblich verbessert.Of the extra space on a semiconductor chip through the Linearization circuit and the compensation circuit needed is compared to the total area of a typical Arrays negligible small, since each for a complete column of pixels only one or two such circuits needed. Especially for PMD pixels but will by the inventive circuit, the measurement accuracy the distance measurement resulting from the difference in the gates the transistors M1A and M1B generated, significantly improved.

Für Zwecke der ursprünglichen Offenbarung wird darauf hingewiesen, daß sämtliche Merkmale, wie sie sich aus der vorliegenden Beschreibung, den Zeichnungen und den abhängigen Ansprüchen für einen Fachmann erschließen, auch wenn sie konkret nur im Zusammenhang mit bestimmten weiteren Merkmalen beschrieben wurden, sowohl einzeln als auch in beliebigen Zusammenstellungen mit anderen der hier offenbarten Merkmale oder Merkmalsgruppen kombinierbar sind, soweit dies nicht ausdrücklich ausgeschlossen wurde oder technische Gegebenheiten derartige Kombinationen unmöglich oder sinnlos machen. Auf die umfassende, explizite Darstellung sämtlicher denkbarer Merkmalskombinationen und die Betonung der Unabhängigkeit der einzelnen Merkmale voneinander wird hier nur der Kürze und der Lesbarkeit der Beschreibung wegen verzichtet.For Purpose of the original disclosure is pointed out that all features, as they result from the present Description, the drawings and the dependent claims for a specialist, even if they specifically described only in connection with certain other features were, both individually and in any compilations can be combined with other features or feature groups disclosed herein unless expressly excluded or technical conditions such combinations impossible or make pointless. On the comprehensive, explicit representation of all conceivable feature combinations and the emphasis on independence the individual characteristics of each other will be here only for brevity and omitted for the sake of readability of the description.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

- DE 19704496 [0013, 0039]
- DE 19821974 [0039]

Claims

Pixel array with at least one group of several similar pixels ( 1 ) formed in a radiation-sensitive material, each pixel ( 1 ) at least one memory area ( 2 ), which receives electrical charges due to an in the region of a pixel ( 1 radiation on the array is freely movable in the material, the memory area being connected to the gate of a first transistor (M1A) associated with the pixel, which amplifies the signal caused by the charge at the memory area, the signal passing through the first transistor (M1A ) amplified signal via at least one pixel associated with the selection transistor (M2A) of an evaluation circuit ( 10 ) which is intended to provide an output signal which is approximately proportional to the number of charge carriers generated by the radiation, characterized in that a linearization circuit (in each case assigned to a group of several pixels) ( 20 ) which is connectable to the output of the first transistor (M1A) of each pixel via the at least one selection transistor (M2A; M4A) to at least partially supplement nonlinearity between the amount of charge at the memory region and the output of the first transistor (M1A) compensate.

Pixel array according to claim 1, characterized in that the linearization circuit is formed in the same semiconductor material as the associated pixel group and has an identical to the first transistor (M1A) constructed outer transistor (M1A '), which is acted upon by a variably adjustable input voltage and a Tracking circuit ( 20 '' ) which adjusts the input voltage of the outer transistor (M1A ') to a value at which the output signal of the outer transistor (M1A) coincides with that of the first transistor (M1A).

Pixel array according to Claim 1 or 2, characterized that the tracking circuit of a differential amplifier (A3) whose first input is connected to the output of the first transistor (M1A) is connectable, whose second input to the output of a identical to the first transistor (M1A) constructed external Transistor (M1A) is connectable and whose output to the gate of the outer Transistor (M1A ') and the input of a linear amplifier (A2) is connected.

Pixel array according to one of claims 1 to 3, characterized in that the output of the linear amplifier connected to a global evaluation circuit

Pixel array according to one of claims 1 to 4, characterized in that in the linearization circuit a compensation circuit is integrated, which via a switch connects the input of the outer Transistor having a reference capacity, the in a known ratio to the pixel capacity stands, with another amplifier circuit between the reference capacitance and the input of the linear amplifier is provided, which as input for the linear amplifier produces an output signal that is from the charge stored on the reference capacitance is linear is dependent.

Pixel array according to Claim 5, characterized that the further amplifier circuit from a differential amplifier consists, one input of which can be connected to a reference voltage is and its second input via a switch with the reference capacitance is connected, wherein to the differential amplifier in parallel, each a further known capacity and a third switch between the second input and the output of the Differential amplifier are arranged.

Pixel array according to one of claims 5 or 6, characterized in that the first reference capacity by an additional shadowed pixel outside the array is formed, which in the same material and identical Geometry as the pixels of the array is formed.

Pixel array according to one of claims 5 to 7, characterized in that the second capacity the same Value has like the reference capacity.

Pixel array according to one of claims 1 to 8, characterized in that the pixels are PMD pixels, which each have two memory areas, each one group of memory areas a linearization circuit according to the Claims assigned 1-7

Method for measuring and amplifying the amount of charge in the memory area of a pixel ( 1 ) in a pixel array having at least one group of like pixels ( 1 ) formed in a radiation-sensitive material, each pixel ( 1 ) has at least one memory area which receives electrical charges which, due to a radiation impinging on the array in the area of a pixel, become freely movable in a quantity proportional to the radiation intensity in the material, the signal thereby produced at the memory area via a first associated with the pixel Transistor (M1A) amplified and via at least one selection transistor of an evaluation circuit ( 10 ), which is intended to provide an output signal approximately proportional to the number of charge carriers generated by the radiation, characterized in that one each Group of pixels associated linearization circuit ( 20 ), with the individual pixels of the group is successively connected via the at least one selection transistor to the output of the first transistor of the respective pixel and the non-linearity between the amount of charge in the memory area and the output signal of the respective first transistor (M1A) at least partially compensated.

Method according to claim 10, characterized in that that in the linearization circuit a variably adjustable Input voltage at one identical to the first transistor (M1A) constructed outer transistor (M1A ') via a tracking circuit is set to a value, in which the output signal of the outer transistor (M1A ') with the voltage value detected by the linearization circuit at the output of the first transistor (M1A) matches.

Method according to claim 10 or 11, characterized in that the signal at the gate of the external transistor (M1A ') is fed to the input of a linear amplifier (A2) and from its output in a global evaluation circuit (M1). 10 ) is processed.

Method according to claim 10, characterized in that that for accurate determination of the incident on a pixel by Radiation generated amount of charge a known reference capacity subjected to the corrected according to claim 9 gate voltage and then the charge of the reference capacitance is measured in a compensation circuit.

Method according to one of claims 10 to 13, characterized in that it is for determining the charge quantities is used in the memory areas of a PMD pixel.