DE102021108693A1

DE102021108693A1 - Device and method for determining at least two reference value-related pixel signal values of one or more LOFIC pixels by correlated double sampling

Info

Publication number: DE102021108693A1
Application number: DE102021108693.0A
Authority: DE
Inventors: Benjamin Bechen; Christian Karcher
Original assignee: IFM Electronic GmbH; PMDtechnologies AG
Current assignee: IFM Electronic GmbH; PMDtechnologies AG
Priority date: 2020-04-14
Filing date: 2021-04-08
Publication date: 2021-10-14
Anticipated expiration: 2041-04-09
Also published as: DE102021108693B4

Abstract

Schaltungsanordnung (14) für eine Vorrichtung (10) zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten mindestens eines LOFIC-Pixels (12) per korrelierter Doppelabtastung zur Ermöglichung eines höheren Dynamikbereiches durch Addition der mindestens zwei referenzwertbezogenen Pixel-Signalwerte, mit- einem Mittel (42) zur Generierung eines separaten Referenzwerts (R1),- einer Eingangseinheit (16) zum Auslesen von Signalwerten des Pixels (12) und Referenzwerten,wobei die Eingangseinheit (16) sowohl einen Eingang (34) für die Signal- und Referenzwerte des LOFIC-Pixels (12) als auch einen Eingang (36) für den separat generierten Referenzwert (R1) bildet,- einer Ausgangseinheit (18) zum Ermitteln und Ausgeben der referenzwertbezogenen Pixel-Signalwerte,einer kapazitiven Abtasteinrichtung (22) als Schnittstelle zwischen Eingangseinheit (16) und Ausgangseinheit (18) und- einer Ausleseinitialisierungseinrichtung (24),wobei die Eingangseinheit (16) sowohl einen Eingang (34) für die Signal- und Referenzwerte (R2) des Pixels (12) als auch einen Eingang (36) für einen separat generierten Referenzwert (R1) bildet,und derart ausgebildet ist, dass ein referenzwertbezogener Pixel-Signalwert aus der Signalfolge erster Referenzwert (R1) - erster Signalwert (S1) - zweiter Referenzwert (R2) - zweiter Signalwert (S1) ermittelt wird,wobei der erste Referenzwert (R1) der separat generierte Referenzwert (R1) und der zweite Referenzwert (R2) ein sich nach einem Reset ergebender Referenzwert (R2) des Pixels ist.Circuit arrangement (14) for a device (10) for determining at least two reference value-related pixel signal values of at least one LOFIC pixel (12) by correlated double scanning to enable a higher dynamic range by adding the at least two reference value-related pixel signal values, with an average ( 42) for generating a separate reference value (R1), - an input unit (16) for reading out signal values of the pixel (12) and reference values, the input unit (16) having both an input (34) for the signal and reference values of the LOFIC Pixels (12) as well as an input (36) for the separately generated reference value (R1), - an output unit (18) for determining and outputting the reference value-related pixel signal values, a capacitive scanning device (22) as an interface between the input unit (16) and output unit (18) and a readout initialization device (24), the input unit (16) having both an input (3 4) for the signal and reference values (R2) of the pixel (12) as well as an input (36) for a separately generated reference value (R1), and is designed in such a way that a reference value-related pixel signal value from the signal sequence of the first reference value ( R1) - first signal value (S1) - second reference value (R2) - second signal value (S1) is determined, the first reference value (R1) being the separately generated reference value (R1) and the second reference value (R2) resulting after a reset Is the reference value (R2) of the pixel.

Description

Die Erfindung betrifft eine Schaltungsanordnung für eine Vorrichtung zur Ermittlung von referenzwertbezogenen Pixel-Signalwerten mindestens eines Pixels per korrelierter Doppelabtastung (CDS: Correlated Double Sampling), mit

(a) einer Eingangseinheit zum Auslesen von Signalwerten des Pixels und Referenzwerten, insbesondere sich nach einem Reset ergebenden Referenzwerten, dieses Pixels, mit mindestens zwei Eingängen und mindestens zwei Schalteinrichtungen
(b) einer Ausgangseinheit zum Ermitteln und Ausgeben der referenzwertbezogenen Pixel-Signalwerte,
(c) einer kapazitiven Abtasteinrichtung als Schnittstelle zwischen Eingangseinheit und Ausgangseinheit und
(d) einer Ausleseinitialisierungseinrichtung.

The invention relates to a circuit arrangement for a device for determining reference value-related pixel signal values of at least one pixel by correlated double sampling (CDS: Correlated Double Sampling)

(a) an input unit for reading out signal values of the pixel and reference values, in particular reference values of this pixel that result after a reset, with at least two inputs and at least two switching devices
(b) an output unit for determining and outputting the reference value-related pixel signal values,
(c) a capacitive scanning device as an interface between input unit and output unit and
(d) a readout initialization device.

Die Erfindung betrifft weiterhin ein entsprechendes Verfahren zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten mindestens eines LOFIC-Pixels per korrelierter Doppelabtastung.The invention also relates to a corresponding method for determining at least two reference value-related pixel signal values of at least one LOFIC pixel by correlated double sampling.

Das Ausleserauschen, insbesondere das kTC Rauschen von einem Reset Transistor und das Fixed Pattern Noise (FPN) gehören zu den bedeutendsten Problemen bei CMOS Bildsensoren (CMOS: Complementary Metal-Oxide-Semiconductor). Aus diesem Grund werden häufig Vorrichtungen zur Ermittlung von referenzwertbezogenen Pixel-Signalwerten - sogenannte CDS Stufen - für die korrelierte Doppelabtastung eingesetzt, mit denen der Großteil von Ausleserauschen und Pixel FPN eliminiert werden kann. Dabei wird eine Referenzspannung des Pixels - in der Regel die Spannung des Pixels nach dem Reset - von der Signalspannung des Pixels (d.h. die Spannung des Pixels am Ende der Integration) am Ende jeder Integrationsperiode abgezogen, um das kTC-Rauschen (das thermische Rauschen des Resettransistors, dessen Wert durch die Kapazität des Sensors bestimmt wird) zu unterdrücken.The readout noise, in particular the kTC noise from a reset transistor and the fixed pattern noise (FPN) are among the most significant problems with CMOS image sensors (CMOS: Complementary Metal-Oxide-Semiconductor). For this reason, devices for determining reference value-related pixel signal values - so-called CDS stages - are often used for the correlated double sampling, with which the majority of readout noise and pixel FPN can be eliminated. A reference voltage of the pixel - usually the voltage of the pixel after the reset - is subtracted from the signal voltage of the pixel (i.e. the voltage of the pixel at the end of the integration) at the end of each integration period in order to reduce the kTC noise (the thermal noise of the Reset transistor, the value of which is determined by the capacitance of the sensor).

In der wissenschaftlichen Veröffentlichung »S.-W. Han und E. Yoon, „Area-efficient correlated double sampling scheme with single sampling capacitor for CMOS image sensors,“ Electronics Letters, Bd. 42, Nr. 6, 16th March 2006« (kurz: „Han und Yoon“) wird eine solche Schaltungsanordnung bzw. CDS Stufe präsentiert. Die Schaltungsanordnung umfasst eine Eingangseinheit zum Auslesen von Signalwerten des Pixels und sich nach einem Reset ergebenden Referenzwerten dieses Pixels, eine Ausgangseinheit zum Ermitteln und Ausgeben der referenzwertbezogenen Pixel-Signalwerte, eine als Abtastkondensator ausgebildete kapazitive Abtasteinrichtung zwischen Eingangseinheit und Ausgangseinheit sowie einen Ausleseinitialisierungsschalter und überzeugt durch ihre Einfachheit, da nur ein Kondensator und vier Transistoren zu ihrem Aufbau benötigt werden. Aber auch zahlreiche Varianten einer solchen Schaltungsanordnung mit einem oder mehreren Verstärkern, Kondensatoren und Schaltern sind bereits veröffentlicht worden.In the scientific publication »S.-W. Han and E. Yoon, "Area-efficient correlated double sampling scheme with single sampling capacitor for CMOS image sensors," Electronics Letters, Vol. 42, No. 6, 16th March 2006 "(short:" Han and Yoon ") becomes one such a circuit arrangement or CDS stage is presented. The circuit arrangement comprises an input unit for reading out signal values of the pixel and the reference values of this pixel resulting after a reset, an output unit for determining and outputting the reference-value-related pixel signal values, a capacitive sampling device designed as a sampling capacitor between the input unit and output unit, and a readout initialization switch, which is convincing Simplicity, as only one capacitor and four transistors are needed to build it. However, numerous variants of such a circuit arrangement with one or more amplifiers, capacitors and switches have already been published.

Eine besondere Art der Pixel sind sogenannte Lateral Overflow Integration Capacitor (LOFIC) Pixel. In einem solchen LOFIC Pixel kann beim Erreichen der Sättigung der Floating Diffusion (4T Pixel) oder der Dioden-Kapazität (3T Pixel), die überschüssige Ladung in den LOFIC fließen, und damit den Dynamikbereich erhöhen. Dieses LOFIC Prinzip kann auf ein CDS fähiges Pixel mit zusätzlichem Separationsgate (SEP) und Speicherknoten (SPK) angewendet werden. Hier kann der Speicherknoten über das Transfergate (TG) in den Sammelknoten überlaufen. Der Sammelknoten wird dabei als eine Art LOFIC-Kondensator genutzt.Lateral Overflow Integration Capacitor (LOFIC) pixels are a special type of pixel. In such a LOFIC pixel, when the saturation of the floating diffusion (4T pixels) or the diode capacitance (3T pixels) is reached, the excess charge can flow into the LOFIC and thus increase the dynamic range. This LOFIC principle can be applied to a CDS-capable pixel with an additional separation gate (SEP) and storage node (SPK). Here the storage node can overflow into the collecting node via the transfer gate (TG). The collecting node is used as a kind of LOFIC capacitor.

Kommt es bei wenig Licht nicht zur Sättigung des Speicherknotens, dominiert das thermische kTC Rauschen, so dass die Nutzung einer CDS Stufe sinnvoll ist. Durch das LOFIC Prinzip erhält man zwei Signalwerte: Die im Speicherknoten gespeicherte Ladung und die in den Sammelknoten übergelaufene Ladung. Wird sogenanntes Binning angewandt, ergeben sich weitere Signalwerte.If the storage node is not saturated when there is little light, the thermal kTC noise dominates, so it makes sense to use a CDS level. The LOFIC principle results in two signal values: the charge stored in the storage node and the charge that has overflowed into the collecting node. If so-called binning is used, further signal values result.

Das Dokument DE 10 2018 100 571 A1 beschreibt ein CDS-fähiges Lichtlaufzeitpixel mit zwei Pixelkanälen und entsprechenden Sammelknoten (SKA, SKB), Transfergates (TG), Speicherknoten (SPK) und Separationsgates (SEP), wobei der jeweilige Speicherknoten über das zugehörige Transfergate (TG) in den jeweiligen Sammelknoten (SKA, SKB) überlaufen kann. Diese Art von Lichtlaufzeitpixel wird im Folgenden kurz als LOFIC-artiges Lichtlaufzeitpixel bezeichnet. Es ergeben sich pro Auslese- bzw. Pixelkanal zwei Signalwerte, nämlich ein Sammelknoten-bezogener erster Signalwert V_Signalwert1 und ein Speicherknoten-bezogener zweiter Signalwert V Signalwert2.The document DE 10 2018 100 571 A1 describes a CDS-capable time-of-flight pixel with two pixel channels and corresponding collecting nodes (SKA, SKB), transfer gates (TG), storage nodes (SPK) and separation gates (SEP), with the respective storage node via the associated transfer gate (TG) in the respective collecting node (SKA , SKB) can overflow. This type of time-of-flight pixel is briefly referred to below as a LOFIC-like time-of-flight pixel. Two signal values result for each read-out or pixel channel, namely a first signal value V _signal value1 related to the collecting node and a second signal value V signal value2 related to the storage node.

Möchte man nun die bei „Han und Yoon“ beschriebene Vorrichtung zum Auslesen des in Dokument DE 10 2018 100 571 A1 beschriebenen CDS-fähigen Lichtlaufzeitpixels nutzen, so ergeben sich zwei Möglichkeiten: Die erste Möglichkeit ist, nach dem Auslesen des ersten Signalwerts einen erneuten Reset, welcher nicht mit dem ersten Signalwert korrliert ist, durchzuführen und somit ein sogenanntes Delta Double Sampling (DDS) zu vollziehen. Hier wird jedoch die Differenz (V_Reset - V_Signalwert1) gebildet, während für den darauffolgenden zweiten Signalwert mit echtem CDS die Differenz (V_Signalwert2 - V_Reset) gebildet wird. Dadurch haben die beiden referenzwertbezogenen Signalwerte am Ausgang der Schaltungsanordnung/CDS Stufe entgegengesetzte Vorzeichen. Ein nachfolgender Analog-Digitalwandler müsste jeweils etwa die Hälfte seines Eingangsspannungsbereiches für jeden der Abschnitte reservieren, da diese in unterschiedliche Richtungen aussteuern. Für das Gesamtsignal durch eine Summation beider Abschnitte müsste zunächst eine Offset- und Gain-Korrektur vorgenommen werden. Die zweite Möglichkeit ist, den ersten Signalwert nicht mit der CDS Stufe zu verarbeiten. Jedoch ist auch dann eine Offset- und Gain-Korrektur notwendig, da die Verstärkung der CDS Stufe von Eins abweichen kann und je nach Ausführung der CDS Stufe die Aussteuerung invertiert sein kann.If you want the device described in “Han and Yoon” for reading out the in document DE 10 2018 100 571 A1 use the CDS-capable time-of-flight pixels described above, there are two possibilities: The first possibility is to carry out a new reset after reading out the first signal value, which is not correlated with the first signal value, and thus to carry out what is known as Delta Double Sampling (DDS) . Here, however, the difference (V _reset - V _{signal value 1} ) is formed, while the difference (V _{signal value 2} - V _reset ) is formed for the subsequent second signal value with real CDS. As a result, the two reference value-related signal values at the output of the circuit arrangement / CDS stage have opposite signs. A subsequent analog-to-digital converter would have to reserve about half of its input voltage range for each of the sections, as these drive in different directions. For the total signal by summing both sections, an offset and gain correction would first have to be carried out. The second possibility is not to process the first signal value with the CDS stage. However, an offset and gain correction is then also necessary, since the gain of the CDS stage can deviate from one and, depending on the design of the CDS stage, the modulation can be inverted.

Aufgabe der Erfindung ist es daher Maßnahmen anzugeben, mittels derer man die erwähnten Herausforderungen meistern kann und somit ein CDS-fähiges und LOFIC-artiges Pixel, insbesondere Lichtlaufzeitpixel, mittels einer Vorrichtung zum CDS-Abtasten von Pixel-Signalwerten einfach und genau auslesen kann.The object of the invention is therefore to provide measures by means of which the mentioned challenges can be mastered and thus a CDS-capable and LOFIC-like pixel, in particular light transit time pixels, can be read out simply and precisely by means of a device for CDS scanning of pixel signal values.

Die Aufgabe wird erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.According to the invention, the object is achieved by the features of the independent claims. Advantageous refinements are given in the subclaims.

Bei der erfindungsgemäßen Schaltungsanordnung für eine Vorrichtung zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten mindestens eines LOFIC Pixels per korrelierter Doppelabtastung, weist diese (a) eine Eingangseinheit zum Auslesen von mindestens zwei Signalwerten des Pixels und Referenzwerten dieses LOFIC-artigen Pixels, insbesondere sich nach einem Reset ergebenden Referenzwerten, oder einer angelegten Referenzspannung, (b) eine Ausgangseinheit zum Ermitteln und Ausgeben der referenzwertbezogenen Pixel-Signalwerte sowie (c) eine kapazitive Abtasteinrichtung als Schnittstelle zwischen Eingangseinheit und Ausgangseinheit auf. Es ist vorgesehen, dass die Eingangseinheit sowohl einen Eingang für die Signal- und Referenzwerte des Pixels als auch einen Eingang für einen separat generierten Referenzwert bildet. Die eröffnet die Option einen zusätzlichen Referenzwert einzuspeisen, der unabhängig von dem Pixel ist, und kann nun genutzt werden, um im zeitlichen Ablauf vor jeden der Signalwerte einen Referenzwert zu setzen, sodass sich eine Signalfolge Referenzwert - erster Signalwert - Referenzwert - zweiter Signalwert ergibt.In the circuit arrangement according to the invention for a device for determining at least two reference-value-related pixel signal values of at least one LOFIC pixel by correlated double sampling, this has (a) an input unit for reading out at least two signal values of the pixel and reference values of this LOFIC-like pixel, in particular according to reference values resulting from a reset, or an applied reference voltage, (b) an output unit for determining and outputting the reference value-related pixel signal values and (c) a capacitive scanning device as an interface between the input unit and the output unit. It is provided that the input unit forms both an input for the signal and reference values of the pixel and an input for a separately generated reference value. This opens up the option of feeding in an additional reference value that is independent of the pixel, and can now be used to set a reference value in front of each of the signal values over time, so that a signal sequence of reference value - first signal value - reference value - second signal value results.

Auf diese Weise kann die eingangs erwähnte Problematik einer sonst benötigten Offset- und Gain-Korrektur elegant umgangen werden.In this way, the aforementioned problem of an offset and gain correction that is otherwise required can be elegantly circumvented.

Das Pixel ist insbesondere ein LOFIC-artiges Pixel, das - wie bereits erwähnt - mindestens einen Auslesekanal aufweist, der neben einem Speicherknoten einen Knoten zur Erfassung von einer die Kapazität des Speicherknotens übersteigenden Ladungsmenge (Sammelknoten) umfasst. Bei einem Lichtlaufzeitpixel sind in der Regel zwei Auslesekanäle vorgesehen.The pixel is in particular a LOFIC-like pixel which - as already mentioned - has at least one read-out channel which, in addition to a storage node, includes a node for detecting an amount of charge exceeding the capacity of the storage node (collecting node). In the case of a time-of-flight pixel, two readout channels are generally provided.

Bevorzugt ist der Referenzwert vor dem ersten Signalwert ein separat generierter Referenzwert und der Referenzwert vor dem zweiten Signalwert, also zwischen erstem und zweitem Signalwert, ein sich nach einem Reset ergebender Referenzwert des Pixels, der zum zweiten Signalwert korreliert ist. Da der separat generierte Referenzwert kein unmittelbar vom Pixel stammender Referenzwert ist und zum ersten Signalwert unkorreliert ist, erfolgt für den ersten Signalwert keine Rauschunterdrückung. Dies ist jedoch auch nicht zwingend notwendig, wenn sich der erste Signalwert aus der Ladungsmenge im als LOFIC-Kondensator dienenden Überlauf-Knoten bzw. Sammelknoten und der zweite Signalwert aus der Ladungsmenge im Speicherknoten ergibt, da die Rauschunterdrückung in diesem Fall nur für den zweiten Signalwert entscheidend ist. Denn nur bei viel Licht ist ein erstes Signal größer Null vorhanden, und dann ist das „Photon Shot Noise“ dominierend gegenüber dem kTC Rauschen.The reference value before the first signal value is preferably a separately generated reference value and the reference value before the second signal value, i.e. between the first and second signal value, is a reference value of the pixel that results after a reset and is correlated to the second signal value. Since the separately generated reference value is not a reference value coming directly from the pixel and is uncorrelated to the first signal value, there is no noise suppression for the first signal value. However, this is also not absolutely necessary if the first signal value results from the amount of charge in the overflow node or collecting node serving as a LOFIC capacitor and the second signal value results from the amount of charge in the storage node, since the noise suppression in this case only applies to the second signal value is crucial. Because only with a lot of light is a first signal greater than zero available, and then the “photon shot noise” is dominant over the kTC noise.

Gemäß einer bevorzugten Ausführungsform der Erfindung umfasst die Eingangseinheit mindestens zwei Schalteinrichtungen, über die wahlweise die Signal- und Referenzwerte des Pixels oder der separat generierte Referenzwert auf die Eingangsseite der kapazitiven Abtasteinrichtung gegeben wird.According to a preferred embodiment of the invention, the input unit comprises at least two switching devices, via which the signal and reference values of the pixel or the separately generated reference value are optionally sent to the input side of the capacitive scanning device.

Dabei ist insbesondere vorgesehen, dass die Eingangseinheit einen ersten Signalstrang aufweist, der den Eingang für die Pixel-Signalwerte und die Pixel-Referenzwerte mit der Eingangsseite der kapazitiven Abtasteinrichtung verbindet, in dem die erste Schalteinrichtung der Eingangseinheit verschaltet ist und einen zweiten Signalstrang aufweist, der einen Eingang für die Referenzspannung mit der Eingangsseite der kapazitiven Abtasteinrichtung verbindet, in dem die zweite Schalteinrichtung der Eingangseinheit verschaltet ist.It is provided in particular that the input unit has a first signal line which connects the input for the pixel signal values and the pixel reference values to the input side of the capacitive scanning device, in which the first switching device of the input unit is connected and a having a second signal strand which connects an input for the reference voltage to the input side of the capacitive sampling device, in which the second switching device of the input unit is connected.

Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung umfasst die Ausgangseinheit eine Verstärkereinrichtung.According to a further preferred embodiment of the invention, the output unit comprises an amplifier device.

Dabei ist bevorzugt vorgesehen, dass die Verstärkereinrichtung der Ausleseinitialisierungseinrichtung nachgeschaltet ist.It is preferably provided that the amplifier device is connected downstream of the readout initialization device.

Alternativ oder zusätzlich ist dabei insbesondere vorgesehen, dass die Verstärkereinrichtung als Operationsverstärker ausgebildet ist.As an alternative or in addition, it is provided in particular that the amplifier device is designed as an operational amplifier.

Bei dieser Ausführungsform ist insbesondere vorgesehen, dass der Operationsverstärker in einer invertierenden Verstärkerschaltung zwischen der Ausgangsseite der kapazitiven Abtasteinrichtung und einem Ausgang zur Ausgabe der referenzwertbezogenen Pixel-Signalwerte verschaltet ist. Dabei ist die Ausleseinitialisierungseinrichtung bevorzugt in einem entsprechenden Rückkopplungspfad der invertierenden Verstärkerschaltung parallel zu einem kapazitiven Bauelement verschaltet.In this embodiment it is provided in particular that the operational amplifier is connected in an inverting amplifier circuit between the output side of the capacitive scanning device and an output for outputting the reference-value-related pixel signal values. The readout initialization device is preferably connected in a corresponding feedback path of the inverting amplifier circuit in parallel to a capacitive component.

Die Erfindung betrifft weiterhin eine Vorrichtung zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten mindestens eines Lichtlaufzeitpixels, bevorzugt eines Bildsensors, per korrelierter Doppelabtastung, mit einer vorstehend genannten Schaltungsanordnung, einer Steuereinrichtung zum Ansteuern der Schaltungsanordnung sowie Mittel zum Generieren des separat generierten Referenzwerts.The invention also relates to a device for determining at least two reference-value-related pixel signal values of at least one time-of-flight pixel, preferably an image sensor, by correlated double scanning, with an aforementioned circuit arrangement, a control device for controlling the circuit arrangement and means for generating the separately generated reference value.

Bei dem erfindungsgemäßen Verfahren zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten mindestens eines Lichtlaufzeitpixels per korrelierter Doppelabtastung ist vorgesehen, dass diese Ermittlung der referenzwertbezogenen Pixel-Signalwerte mittels einer Schaltungsanordnung erfolgt, die die folgenden Einheiten umfasst:

(a) eine Eingangseinheit zum Auslesen von Signalwerten des Pixels und Referenzwerten dieses Pixels, insbesondere sich nach einem Reset ergebenden Referenzwerten, oder einer angelegten Referenzspannung, wobei die Eingangseinheit sowohl einen Eingang für die Signal- und Referenzwerte des Pixels als auch einen Eingang für einen separat generierten Referenzwert bildet,
(b) eine Ausgangseinheit zum Ermitteln und Ausgeben der referenzwertbezogenen Pixel-Signalwerte, sowie
(c) eine kapazitive Abtasteinrichtung als Schnittstelle zwischen Eingangseinheit und Ausgangseinheit und
(d) eine Ausleseinitialisierungseinrichtung,

wobei das Verfahren die Schritte umfasst:

(i) Generieren einer Signalfolge erster Referenzwert - erster Signalwert - zweiter Referenzwert - zweiter Signalwert, bei der der erste Referenzwert ein separat generierter Referenzwert und der zweite Referenzwert ein sich nach einem Reset ergebender Referenzwert des Pixels ist und
(ii) Ermitteln der referenzwertbezogenen Pixel-Signalwerte aus der Signalfolge.

In the method according to the invention for determining at least two reference value-related pixel signal values of at least one light transit time pixel by correlated double sampling, it is provided that this determination of the reference value-related pixel signal values is carried out by means of a circuit arrangement which comprises the following units:

(a) an input unit for reading out signal values of the pixel and reference values of this pixel, in particular reference values resulting after a reset, or an applied reference voltage, the input unit having both an input for the signal and reference values of the pixel and an input for a separate one generated reference value,
(b) an output unit for determining and outputting the reference value-related pixel signal values, and
(c) a capacitive scanning device as an interface between input unit and output unit and
(d) a readout initialization device,

the method comprising the steps of:

(i) generating a signal sequence of first reference value - first signal value - second reference value - second signal value, in which the first reference value is a separately generated reference value and the second reference value is a reference value of the pixel resulting after a reset and
(ii) Determination of the reference value-related pixel signal values from the signal sequence.

Zu einem Zeitpunkt t₁ kann der Ausgang mit einem DDS vom ersten Signalwert abgetastet werden. Der referenzwertbezogene Pixel-Signalwert ist eine Ausgangsspannung, die sich zum folgenden Wert berechnet: $V_{c d s, o u t} (t_{1}) = V_{S F, o f f s e t} + A_{S F} \cdot [V_{i n i t} + \frac{c_{0}}{c_{0} + c_{p a r}} \cdot (V_{s i g n a l 1} - V_{r e f, D D S})] .$

At a point in time t ₁ , the output can be scanned from the first signal value with a DDS. The reference value-related pixel signal value is an output voltage that is calculated as the following value:

V_{c d s, O u t} (t_{1}) = V_{S. F., O f f s e t} + {A.}_{S. F.} \cdot [V_{i n i t} + \frac{c_{0}}{c_{0} + c_{p a r}} \cdot (V_{s i G n a l 1} - V_{r e f, D. D. S.})] .

Für den zweiten Signalwert ergibt sich am Ausgang zu einem Zeitpunkt t₂ mit einem echten CDS folgende Ausgangsspannung: $V_{c d s, o u t} (t_{2}) = V_{S F, o f f s e t} + A_{S F} \cdot [V_{i n i t} + \frac{c_{0}}{c_{0} + c_{p a r}} \cdot (V_{s i g n a l 2} - V_{r e s e t})] .$

For the second signal value, the following output voltage results at the output at a time t ₂ with a real CDS:

V_{c d s, O u t} (t_{2}) = V_{S. F., O f f s e t} + {A.}_{S. F.} \cdot [V_{i n i t} + \frac{c_{0}}{c_{0} + c_{p a r}} \cdot (V_{s i G n a l 2} - V_{r e s e t})] .

Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens weist die Signalfolge mindestens ein weiteres Wertepaar mit einem Referenzwert und einem darauf folgenden Signalwert auf, also erster Referenzwert - erster Signalwert - zweiter Referenzwert - zweiter Signalwert - dritter Referenzwert -dritter Signalwert ....According to a further preferred embodiment of the method according to the invention, the signal sequence has at least one further value pair with a reference value and a subsequent signal value, i.e. first reference value - first signal value - second reference value - second signal value - third reference value - third signal value ....

Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert.The invention is explained in more detail below on the basis of exemplary embodiments with reference to the drawings.

Es zeigen:

1 eine Vorrichtung zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten mindestens eines Pixels per korrelierter Doppelabtastung und deren Schaltungsanordnung gemäß einer bevorzugten Ausgestaltung der Erfindung,
2 ein CDS-fähiges Lichtlaufzeitpixel mit zwei Pixelkanälen und ein Auslesen dieses Pixels,
3 den zeitlichen Ablauf der entsprechenden Signal- und Referenzwerte,
4 die Schaltungsanordnung gemäß einer weiteren bevorzugten Ausgestaltung der Erfindung und
5 den zeitlichen Ablauf der Signal- und Referenzwerte bei einer modifizierten Anwendung.

Show it:

1 a device for determining at least two reference value-related pixel signal values of at least one pixel by correlated double sampling and its circuit arrangement according to a preferred embodiment of the invention,
2 a CDS-capable time-of-flight pixel with two pixel channels and a readout of this pixel,
3 the timing of the corresponding signal and reference values,
4th the circuit arrangement according to a further preferred embodiment of the invention and
5 the timing of the signal and reference values in a modified application.

Die 1 zeigt eine Vorrichtung 10 zur Ermittlung von referenzwertbezogenen Pixel-Signalwerten mindestens eines Pixels 12 per korrelierter Doppelabtastung. Zentrale Komponente dieser Vorrichtung 10 ist eine Schaltungsanordnung 14. Diese Schaltungsanordnung 14 lässt sich grob in die folgenden Einheiten unterteilen: eine Eingangseinheit 16 zum Auslesen von Signalwerten des Pixels 12 und von sich nach einem Reset ergebenden Referenzwerten dieses Pixels 12, eine Ausgangseinheit 18 zum Ermitteln und Ausgeben der referenzwertbezogenen Pixel-Signalwerte, eine als Abtastkondensator 20 ausgebildete kapazitive Abtasteinrichtung 22, die als Schnittstelle zwischen Eingangseinheit 16 und Ausgangseinheit 18 dient und eine Ausleseinitialisierungseinrichtung 24 zum initialisieren eines entsprechenden Ausleseprozesses. Diese Ausleseinitialisierungseinrichtung 24 weist eine Schalteinrichtung 26 auf und ist zwischen der kapazitiven Abtasteinrichtung 22 und einer Verstärkereinrichtung 28 der Ausgangseinheit 18 zwischengeschaltet. Die Eingangseinheit 16 weist einen ersten und einen zweiten Signalstrang 30, 32 mit je einem Eingang 34, 36 und je einer Schalteinrichtung 38, 40 auf. An dem Eingang 34 des ersten Signalstrangs 30 ist das auszulesende Pixel 12 angeschlossen. An dem Eingang 36 des zweiten Signalstrangs 32 ist ein Mittel 42 zum Generieren eines separaten Referenzwerts angeschlossen. Weiterhin umfasst die Vorrichtung 10 eine Steuereinrichtung 44 zum Ansteuern der ansteuerbaren Komponenten der Schaltungsanordnung 14 sowie des Mittels 42 zum Generieren des separat generierten Referenzwerts. Schaltungstechnische Details zur Durchführung eines Resets beim Pixel 12, etc. sind hier weggelassen. Die Ausgangseinheit 18 weist einen Ausgang 46 zur Ausgabe der referenzwertbezogenen Pixel-Signalwerte auf.the 1 shows an apparatus 10 for determining reference value-related pixel signal values of at least one pixel 12th by correlated double sampling. Central component of this device 10 is a circuit arrangement 14th . This circuit arrangement 14th can be roughly divided into the following units: an input unit 16 for reading out signal values of the pixel 12th and of reference values of this pixel resulting after a reset 12th , an output unit 18th for determining and outputting the reference value-related pixel signal values, one as a sampling capacitor 20th trained capacitive scanning device 22nd acting as an interface between input unit 16 and output unit 18th serves and a readout initialization device 24 to initialize a corresponding readout process. This readout initialization device 24 has a switching device 26th on and is between the capacitive sensing device 22nd and an amplifier device 28 the output unit 18th interposed. The input unit 16 has a first and a second signal strand 30th , 32 with one entrance each 34 , 36 and one switching device each 38 , 40 on. At the entrance 34 of the first signal strand 30th is the pixel to be read out 12th connected. At the entrance 36 of the second signal strand 32 is a means 42 connected to generate a separate reference value. The device also includes 10 a control device 44 for controlling the controllable components of the circuit arrangement 14th as well as the means 42 to generate the separately generated reference value. Circuit-related details for performing a reset on the pixel 12th , etc. are omitted here. The output unit 18th has an exit 46 to output the reference value-related pixel signal values.

Wahlweise können nun über den einen Signalstrang 30 und dessen Eingang 34 die Signal- und Referenzwerte des Pixels 12 oder über den anderen Signalstrang 32 und dessen Eingang 36 der separat generierte Referenzwert R über einen Knotenpunkt 48 der beiden Signalstränge 30, 32 auf die Eingangsseite der kapazitiven Abtasteinrichtung 22 gegeben werden.Optionally, you can now use one of the signal lines 30th and its entrance 34 the signal and reference values of the pixel 12th or via the other signal strand 32 and its entrance 36 the separately generated reference value R via a node 48 of the two signal lines 30th , 32 on the input side of the capacitive scanning device 22nd are given.

Die 2 zeigt ein als CDS-fähiges Lichtlaufzeitpixel 50 ausgebildetes Pixel 12 mit zwei Pixelkanälen. Weiterhin ist ein Ausleseprozess dieses Pixels 12 angedeutet. Das CDS-fähige Lichtlaufzeitpixel 50 selbst ist aus dem eingangs genannten Dokument DE 10 2018 100 571 A1 bekannt, sodass hier Aufbau und Funktion nur ganz grob beschrieben werden. Das CDS-fähige Lichtlaufzeitpixel 50 weist zwei Pixelkanäle (Pixelkanal A und Pixelkanal B) und entsprechende Sammelknoten SKA, SKB, Transfergates TG, Speicherknoten SPK und Separationsgates SEP auf, wobei der jeweilige Speicherknoten über das zugehörige Transfergate TG in den jeweiligen Sammelknoten SKA, SKB überlaufen kann. Diese Art von Lichtlaufzeitpixel 50 wird im Folgenden auch kurz als LOFIC-artiges Lichtlaufzeitpixel 50 bezeichnet. Es ergeben sich pro Auslese- bzw. Pixelkanal A, B zwei Signalwerte, nämlich ein Sammelknoten-bezogener erster Signalwert S1, genauer gesagt eine Spannung V_Signalwert1 und ein Speicherknoten-bezogener zweiter Signalwert S2, genauer gesagt eine Spannung V_Signalwert2.the 2 shows a time-of-flight pixel capable of CDS 50 formed pixel 12th with two pixel channels. There is also a process of reading out this pixel 12th indicated. The CDS-capable time-of-flight pixel 50 itself is from the document mentioned at the beginning DE 10 2018 100 571 A1 known, so that structure and function are only roughly described here. The CDS-capable time-of-flight pixel 50 has two pixel channels (pixel channel A and pixel channel B) and corresponding collecting nodes SKA, SKB, transfer gates TG, storage nodes SPK and separation gates SEP, whereby the respective storage node can overflow into the respective collecting node SKA, SKB via the associated transfer gate TG. That kind of time-of-flight pixel 50 is also referred to as LOFIC-like time-of-flight pixel for short in the following 50 designated. There are two signal values per readout or pixel channel A, B, namely a first signal value related to a collecting node S1 , more precisely a voltage V _{signal value1} and a storage node-related second signal value S2 , more precisely a voltage V _{signal value2} .

Beim Auslesen ergeben sich folgende Schritte: I Integration in den Speicherknoten SPK A und SPK B; II Überlauf in die Sammelknoten SKA, SKB; III Integrationsende und Auslesen des Signalwerts S1; IV Reset und Auslesen des Resetwerts; und V Transfer und Auslesen des Signalwerts S2.The following steps result when reading out: I Integration in the storage nodes SPK A and SPK B; II overflow into the collecting nodes SKA, SKB; III End of integration and readout of the signal value S1 ; IV Reset and readout of the reset value; and V transfer and readout of the signal value S2 .

Beim Auslesen werden die Transfergates TG während der Integrationszeit mit einer Spannung belegt, die ein Überlaufen vom Speicherknoten SPK in den Sammelknoten SK ermöglicht. Am Ende der Integrationszeit wird das erste Signal, welches das übergelaufene Signal repräsentiert, ausgelesen. Der zum ersten Signal zugehörige Resetwert ist nicht direkt zum Auslesen verfügbar, da dieser Reset vor dem Beginn der Integration durchgeführt wurde. Somit ist für S1 nur ein Delta Double Sampling (DDS) möglich, da ein Reset nach dem Auslesen des Signals 1 nicht mit dem Signal 1 korreliert ist. In diesem Fall ist ein DDS ausreichend, da es erst bei viel Licht zum Überlauf kommt und dann Photon Shot Noise dominierend ist. Der in 2 dargestellte Reset dient auch als Resetwert für ein Correlated Double Sampling (CDS) mit dem zweiten Signalwert S2, welche dann korreliert sind. Das S2 entspricht der Ladung, die vor einem Überlaufen in dem Speicherknoten SPK gespeichert wurde. Bei wenig Licht entspricht S2 auch dem Gesamtsignal, und dann ist das kTC Rauschen des Resets dominant, so dass gerade bei wenig Licht das Durchführen eines CDS hilfreich ist.When reading out, the transfer gates TG are charged with a voltage during the integration time, which enables an overflow from the storage node SPK into the collecting node SK. At the end of the integration time, the first signal, which represents the overflowed signal, is read out. The reset value associated with the first signal is not directly available for reading out because this reset was carried out before the start of integration. This means that only Delta Double Sampling (DDS) is possible for S1, since a reset after signal 1 has been read out is not correlated with signal 1. In this case, a DDS is sufficient, since overflow only occurs when there is a lot of light and then photon shot noise is dominant. The in 2 The reset shown also serves as a reset value for a Correlated Double Sampling (CDS) with the second signal value S2 which are then correlated. That S2 corresponds to the charge that was stored in the storage node SPK before an overflow. When there is little light, S2 also corresponds to the overall signal, and then the kTC noise of the reset is dominant, so that performing a CDS is helpful, especially in low light.

Die 3 zeigt nun den zeitlichen Ablauf der entsprechenden Signal- und Referenzwerte R1, S1, R2, S2. Zur Umsetzung des zuvor geschilderten Beispiels mit den Signalwerten S1 und S2 wird der Ausgang des Pixels 12 an den Eingang 34 des Signalstrangs 30 angeschlossen, und eine Referenzspannung Vref_dds, welche gleich der Resetspannung Vreset sein kann, wird auf den Eingang 36 des Signalstrangs 32 gegeben. Es ergibt sich die Signalfolge erster Referenzwert R1 - erster Signalwert S1 - zweiter Referenzwert R2 - zweiter Signalwert S2, bei der der erste Referenzwert R1 ein separat generierter Referenzwert und der zweite Referenzwert R2 ein sich nach einem Reset ergebender Referenzwert des Pixels 12 ist.the 3 now shows the chronological sequence of the corresponding signal and reference values R1 , S1 , R2 , S2 . To implement the example described above with the signal values S1 and S2 becomes the output of the pixel 12th at the entrance 34 of the signal strand 30th connected, and a reference voltage Vref_dds, which can be equal to the reset voltage Vreset, is applied to the input 36 of the signal strand 32 given. The result is the signal sequence for the first reference value R1 - first signal value S1 - second reference value R2 - second signal value S2 at which the first reference value R1 a separately generated reference value and the second reference value R2 a reference value of the pixel resulting after a reset 12th is.

Die 4 zeigt eine alternative Ausgestaltung der Schaltungsanordnung 14, wobei diese im Wesentlichen der in 1 gezeigten Schaltungsanordnung 14 entspricht, sodass hier nur auf die Unterschiede eingegangen werden soll. Die Verstärkereinrichtung 28 der in 4 gezeigten der Schaltungsanordnung 14 ist als Operationsverstärker 52 ausgebildet, der in einer invertierenden Verstärkerschaltung zwischen der Ausgangsseite der kapazitiven Abtasteinrichtung 22 und dem Ausgang 46 zur Ausgabe der referenzwertbezogenen Pixel-Signalwerte verschaltet ist. Die Ausleseinitialisierungseinrichtung 24 ist dabei in einem entsprechenden Rückkopplungspfad der invertierenden Verstärkerschaltung parallel zu einem kapazitiven Bauelement 54 verschaltet.the 4th shows an alternative embodiment of the circuit arrangement 14th , whereby this is essentially the same as in 1 circuit arrangement shown 14th so that only the differences will be discussed here. The amplifier device 28 the in 4th shown the circuit arrangement 14th is used as an operational amplifier 52 formed in an inverting amplifier circuit between the output side of the capacitive sensing device 22nd and the exit 46 is interconnected to output the reference value-related pixel signal values. The readout initialization device 24 is in a corresponding feedback path of the inverting amplifier circuit in parallel with a capacitive component 54 interconnected.

Die 5 zeigt schließlich den zeitlichen Ablauf der Signal- und Referenzwerte bei einer modifizierten Anwendung. Ein alternativer Anwendungsfall ist, wenn zwei oder mehr Pixel 12 durch Binning an deren Sammelknoten SK zusammengeschaltet werden. Das entsprechende Timing für den Fall von zwei gebinnten Pixeln 12 ist in 5 zu sehen. Zum Zeitpunkt t1 wird wieder der übergelaufene Ladungsanteil ausgelesen. Bei t2 wird das Signal aus dem Speicherknoten SK vom ersten (der gebinnten) Pixel 12 und bei t3 das Signal aus dem Speicherknoten SK vom zweiten (der gebinnten) Pixel 12 ausgelesen. Zur Bildung des Gesamtsignals werden alle Anteile addiert. Für den Sonderfall, dass das übergelaufene Signal Null ist, können die Signalwerte vom ersten und zweiten Pixel 12 separat ausgewertet werden, und man erhält die volle räumliche Auflösung von zwei unterschiedlichen Pixeln 12.the 5 Finally, shows the timing of the signal and reference values in a modified application. An alternative use case is when two or more pixels 12th are interconnected by binning at their collective node SK. The corresponding timing in the case of two binned pixels 12th is in 5 to see. At the point in time t1, the overflowed portion of the charge is read out again. At t2, the signal from the storage node SK becomes the first (of the binned) pixel 12th and at t3 the signal from the storage node SK from the second (of the binned) pixel 12th read out. All components are added to form the overall signal. For the special case that the overflowed signal is zero, the signal values from the first and second pixels 12th be evaluated separately, and you get the full spatial resolution of two different pixels 12th .

Weiterhin kann an den Sammelknoten SKA, SKB eine Schaltung zur Unterdrückung von Hintergrundlicht (SBI: Suppression of Background Illumination) genutzt werden.Furthermore, a circuit for suppressing background light (SBI: Suppression of Background Illumination) can be used at the collecting nodes SKA, SKB.

BezugszeichenlisteList of reference symbols

1010: Vorrichtungcontraption
1212th: Pixelpixel
1414th: SchaltungsanordnungCircuit arrangement
1616: EingangseinheitInput unit
1818th: AusgangseinheitOutput unit
2020th: AbtastkondensatorSampling capacitor
2222nd: kapazitive Abtasteinrichtungcapacitive scanning device
2424: AusleseinitialisierungseinrichtungReadout initialization device
2626th: SchalteinrichtungSwitching device
2828: VerstärkereinrichtungAmplifier device
3030th: erster Signalstrangfirst signal strand
3232: zweiter Signalstrangsecond signal strand
3434: Eingangentry
3636: Eingangentry
3838: SchalteinrichtungSwitching device
4040: SchalteinrichtungSwitching device
4242: Mittel zum Referenzwert-GenerierenMeans for generating reference values
4444: SteuereinrichtungControl device
4646: Ausgangexit
4848: KnotenpunktJunction
5050: LichtlaufzeitpixelTime-of-flight pixels
5252: OperationsverstärkerOperational amplifier
5454: kapazitives Bauelementcapacitive component
R1R1: erster Referenzwertfirst reference value
R2R2: zweiter Referenzwertsecond reference value
R3R3: dritter Referenzwertthird reference value
S1S1: erster Signalwertfirst signal value
S2S2: zweiter Signalwertsecond signal value
S3S3: dritter Signalwertthird signal value

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent literature cited

DE 102018100571 A1 [0007, 0008, 0030]

Claims

Circuit arrangement (14) for a device (10) for determining at least two reference value-related pixel signal values of at least one LOFIC pixel (12) by correlated double scanning to enable a higher dynamic range by adding the at least two reference value-related pixel signal values, with - a means (42) for generating a separate reference value (R1), - an input unit (16) for reading out signal values of the pixel (12) and reference values (R1, R2), wherein the input unit (16) forms both an input (34) for the signal and reference values (R2) of the LOFIC pixel (12) and an input (36) for the separately generated reference value (R1), - an output unit (18) for determining and outputting the reference value-related pixel signal values, a capacitive scanning device (22) as an interface between the input unit (16) and the output unit (18) and - a readout initialization device (24), wherein the input unit (16) forms both an input (34) for the signal and reference values (R2) of the pixel (12) and an input (36) for a separately generated reference value (R1), and is designed such that a reference value-related pixel signal value is determined from the signal sequence first reference value (R1) - first signal value (S1) - second reference value (R2) - second signal value (S1), the first reference value (R1) being the separately generated Reference value (R1) and the second reference value (R2) is a reference value (R2) of the pixel resulting after a reset.

Circuit arrangement according to Claim 1 , characterized in that the input unit (16) comprises at least two switching devices (38, 40) via which either the signal and reference values of the pixel (12) or the separately generated reference value is sent to the input side of the capacitive scanning device (22).

Circuit arrangement according to Claim 2 , characterized in that the input unit (16) has a first signal line (30) which connects the input (34) for the pixel signal values and the pixel reference values to the input side of the capacitive scanning device (22), in which the first Switching device (38) of the input unit (16) is connected and - has a second signal line (32) which connects an input (36) for the reference voltage to the input side of the capacitive scanning device (22), in which the second switching device (40) of the Input unit (16) is connected.

Circuit arrangement according to one of the Claims 1 until 3 , characterized in that the output unit (18) has the readout initialization device (24).

Circuit arrangement according to one of the Claims 1 until 4th , characterized in that the output unit (18) comprises an amplifier device (28).

Circuit arrangement according to Claim 5 , characterized in that the amplifier device (28) is connected downstream of the readout initialization device (24).

Circuit arrangement according to Claim 5 or 6th , characterized in that the amplifier device (28) is designed as an operational amplifier (52).

Circuit arrangement according to Claim 7 , characterized in that the operational amplifier (52) is connected in an inverting amplifier circuit between the output side of the capacitive scanning device (22) and an output (46) for outputting the reference value-related pixel signal values and the readout initialization device (24) is preferably connected in a corresponding feedback path of the inverting amplifier circuit is connected in parallel to a capacitive component (54).

Device (10) for determining at least two reference value-related pixel signal values of at least one LOFIC pixel (12), in particular a light transit time pixel, preferably an image sensor, by correlated double scanning, with a circuit arrangement (14) according to one of the Claims 1 until 8th , a control device (44) for controlling the circuit arrangement (14) and means (42) for generating the separately generated reference value.

Method for determining at least two reference value-related pixel signal values of at least one LOFIC pixel (12), in particular a light transit time pixel (50), by means of correlated double scanning Enabling a higher dynamic range by adding the at least two reference value-related pixel signal values by means of a circuit arrangement (14) with - a means (42) for generating a separate reference value (R1), - an input unit (16) for reading out signal values of the pixel (12 ) and reference values (R1, R2), the input unit (16) having both an input (34) for the signal and reference values (R2) of the LOFIC pixel (12) and an input (36) for the separately generated reference value ( R1) forms - an output unit (18) for determining and outputting the reference value-related pixel signal values, - a capacitive scanning device (22) as an interface between input unit (16) and output unit (18) and - a readout initialization device (24), the method the steps include: - generating a signal sequence of first reference value (R1) - first signal value (S1) - second reference value (R2) - second signal value (S2) at which the e The first reference value (R1) is a separately generated reference value and the second reference value (R2) is a reference value of the pixel (12) resulting after a reset, and determining the reference value-related pixel signal values from the signal sequence.

Procedure according to Claim 10 , characterized in that the signal sequence has at least one further value pair with a reference value (R3) and a subsequent signal value (S3).