DE102008024487A1 - Halbleitervorrichtung mit integrierten Spulen - Google Patents

Halbleitervorrichtung mit integrierten Spulen Download PDF

Info

Publication number
DE102008024487A1
DE102008024487A1 DE102008024487A DE102008024487A DE102008024487A1 DE 102008024487 A1 DE102008024487 A1 DE 102008024487A1 DE 102008024487 A DE102008024487 A DE 102008024487A DE 102008024487 A DE102008024487 A DE 102008024487A DE 102008024487 A1 DE102008024487 A1 DE 102008024487A1
Authority
DE
Germany
Prior art keywords
semiconductor device
coil
integrated
coil section
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008024487A
Other languages
English (en)
Other versions
DE102008024487B4 (de
Inventor
Josef Höglauer
Bernhard Knott
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102008024487A1 publication Critical patent/DE102008024487A1/de
Application granted granted Critical
Publication of DE102008024487B4 publication Critical patent/DE102008024487B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung stellt eine Halbleitervorrichtung mit einer Anzahl von integrierten Spulen bereit, wobei ein erster Spulenabschnitt und ein zweiter Spulenabschnitt einander zumindest teilweise überlappen. Gemäß einem anderen Aspekt stellt die vorliegende Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung bereit, das zumindest die Schritte der Erzeugung eines ersten Spulenabschnitts, der Erzeugung eines zweiten Spulenabschnitts, umfasst, wobei zumindest ein Teil des ersten Spulenabschnitts und ein Teil des zweiten Spulenabschnitts einander überlappen.

Description

  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen mit integrierten Spulen und ein Verfahren zur Herstellung von Halbleitervorrichtungen mit integrierten Spulen.
  • Es existieren Halbleitervorrichtungen oder Chips, die in der Lage sind, Daten ohne andere Vorrichtungen drahtlos über Funkfrequenz zu übermitteln. Ein bekanntes Beispiel für solche über Funkfrequenz kommunizierende Halbleitervorrichtungen sind die sogenannten Radiofrequenzidentifikations-(RFID-)Transponder, Chips, Labels bzw. Etiketten oder Tags bzw. Marken. Ein RFID-Label oder -Tag ist im Grunde ein RFID-Transponder, in den eine integrierte Schaltung und eine Antenne eingebettet sind. Diese drahtlosen RFID-Kommunikationsvorrichtungen sind üblicherweise mit integrierten Spulen ausgestattet, die für eine drahtlose Datenübermittlung und/oder eine drahtlose Übertragung von elektrischer Leistung von externen Quellen auf interne Schaltungen der Halbleitervorrichtung sorgen.
  • Die integrierten Spulen können als Sendeelement dienen, um auf drahtlose Weise Daten zwischen der Halbleitervorrichtung und anderen Geräten auszutauschen. Außerdem können die integrierten Spulen für eine drahtlose Übertragung von elektrischer Leistung verwendet werden. Dies wird auf induktive Weise erreicht, wobei ein elektromagnetisches Feld, das von einer externen Quelle erzeugt wird, einen elektrischen Strom in den Spulen, die in die Halbleitervorrichtung integriert sind, bewirkt. Der von den integrierten Spulen erzeugte Strom steht dann den integrierten Schaltungen der Halbleitervorrichtung oder anderen Leistungsverbraucherelementen des RFID-Chips oder -Tags zur Verfügung.
  • Anders ausgedrückt – ein RFID-Tag verkoppelt ein Sendeelement, das eine Spule oder Antenne aufweisen kann, ohne einen physischen Leiter mit einer integrierten Schaltung. Die integrierte Schaltung kann solchermaßen an einem Substrat, das die Antenne aufweist, befestigt sein, dass die Spule des Schaltungschips induktiv mit der Antennenspule verkoppelt ist. Wenn der RFID-Tag über die Antenne auf ein externes elektromagnetisches Feld hin angeregt wird, kann die induktive Kopplung zwischen der Antenne und dem externen elektromagnetischen Feld bewirken, dass sowohl Signale als auch Leistung von der Antenne zur Spule des Schaltungschips gekoppelt werden, ohne dass ein physischer Leiter die Antenne mit der integrierten Schaltung des RFID-Tags verbindet.
  • Die integrierte Schaltung des RFID-Tags kann mit einem eindeutigen elektronischen Produktcode chiffriert werden, der den so markierten Artikel von jedem anderen Artikel unterscheidet. Wenn ein Tag in die Reichweite einer RFID-Leseeinrichtung kommt, können Schutz- bzw. Eigentumsinformationen über eine Antenne an die Leseeinrichtung weitergegeben werden, welche die Daten dann zur Verarbeitung in einen zentralen Rechner eingeben kann.
  • Es sind aktive und passive RFID-Tags bekannt. Passive RFID-Tags empfangen ihre Antriebsleistung vom externen Magnetfeld und dem Strom, den dieses in der integrierten Spule im RFID-Tag induziert. Aktive RFID-Tags können interne Leistungsquellen aufweisen, z. B. Batterien oder Akkus, um eine Leistungsversorgung bereitzustellen, mit der die Leistung verbrauchenden Elemente des RFID-Tags betrieben werden können. Induktive RFID-Tags werden vom Magnetfeld, das von einer Leseeinrichtung erzeugt wird, mit Leistung versorgt. Die Antenne des Tag nimmt magnetische Energie auf, und der Tag interagiert mit der Leseeinrichtung. Der Tag passt dann das Magnetfeld zum Abrufen und Rückübertragen von Daten zur Leseeinrichtung an, und die Leseeinrichtung lenkt die Daten zum Host-Computer.
  • Es gibt zwei Arten von passiven RFID-Tags, nämlich induktiv gekoppelte RFID-Tags und kapazitiv gekoppelte RFID-Tags. Ein induktiv gekoppelter RFID-Tag umfasst üblicherweise drei Teile, nämlich einen Silizium-Mikroprozessor, eine Metallspule und ein Verkapselungsmaterial. Silizium-Mikroprozessorchips variieren in der Größe, je nach Verwendungszweck.
  • Eine Metallspule kann beispielsweise aus Kupfer- oder Aluminiumdraht bestehen, der in einem kreisförmiges Muster auf einen Transponder gewickelt ist, und wirkt als Antenne des Tag. Der RFID-Tag sendet Signale an eine Leseeinrichtung aus, wobei die Le sereichweite von der Größe der Spulenantenne abhängt. Die Elemente eines RFID-Tag können in ein Verkapselungsmaterial eingeformt werden, z. B. irgendein Polymermaterial oder Glas, das den Chip und die Spule umhüllt.
  • Es werden kapazitiv gekoppelte RFID-Tags hergestellt, um die Kosten für Funk-Tag-Systeme zu senken. Diese Tags verzichten auf die Metallspule und nutzen eine kleine Menge Silizium, um die gleichen Funktionen wie die eines induktiv gekoppelten Tag zu erfüllen. Ein kapazitiv gekoppelter Tag weist ebenfalls drei Komponenten auf, nämlich einen Silizium-Mikroprozessor, eine leitfähige Kohletinte und Papier, Ein kapazitiv gekoppelter Tag kann eine Anzahl von Informationsbits speichern, die eine große Menge an unterschiedlichen Nummern ermöglichen würden, und diese Nummern können Waren zugewiesen werden.
  • Leitfähige Kohletinte ist eine Spezialtinte, die als die Antenne des Tag wirken kann. Diese Tinte wird anhand von üblichen Drucktechniken auf das Papiersubstrat aufgebracht. Ein Siliziumchip kann an gedruckten Kohletinteelektroden auf der Rückseite eines Papieretiketts befestigt werden, um einen kostengünstigen Einweg-Tag zu erzeugen, der in herkömmliche Produktetiketten integriert werden kann.
  • In bisherigen RFID-Halbleitervorrichtungen oder Chips nehmen integrierte Spulen eine Menge Platz auf dem Chip ein und bewirken daher, dass die RFID-Halbleitervorrichtungen groß sein müssen, und verteuern daher die Produktion. In bisherigen Lösungen, z. B. in einer SPT5 CT genannten Vorrichtung, werden die Spulen als konzentrische Spiralen mittels Metallleitungen in Back-End-of-Line(BEOL, Endbearbeitungsprozess)-Anwendungen implementiert. In diesen bekannten Vorrichtungen tragen die Spulen mehr als 50% zum Platzverbrauch auf dem Chip bei.
  • Teile einer Halbleitervorrichtung 1 mit integrierten Spulen 3 gemäß dem Stand der Technik sind in 1 dargestellt. In dieser Halbleitervorrichtung 1 des Standes der Technik weist die Chipfläche 2 eine quadratische Form auf, und die integrierten Spulen 3 sind als Spulenpaar mit kreisförmigen Flächen gestaltet. Die integrierten Spulen 3 sind über elektrische Verbindungen 4 kontaktiert, um elektrische Spannungsimpulse für eine drahtlose Da tenübertragung an die Spulen anzulegen, oder um induktiv induzierten Strom von Spulen 3 aufzunehmen, um den Leistung benötigenden Elementen der Vorrichtung Leistung bereitstellen zu können. Bei dieser bekannten Vorrichtung sind die integrierten Spulen in einer Schicht angrenzend aneinander angeordnet und bedecken einen größeren Teil, d. h. mehr als die Hälfte der Chipfläche 2.
  • Die vorliegende Erfindung hat das Ziel, den für integrierte Spulen benötigten Platz auf dem Chip in solchen Halbleitervorrichtungen zu verringern. Die vorliegende Erfindung zielt darauf ab, Halbleitervorrichtungen mit integrierten Sendeelementen oder Antennen zu schaffen, die weniger Platz auf dem Chip brauchen. Die vorliegende Erfindung zielt ferner darauf ab, ein Verfahren zur Herstellung solcher Halbleitervorrichtungen zu schaffen.
  • Diese Ziele können mittels der Gegenstande der unabhängigen Ansprüche erreicht werden. Weitere Ausführungsformen sind jeweils in den abhängigen Ansprüchen definiert.
  • KURZE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
  • Ihrer Grundidee nach schafft die vorliegende Erfindung eine Halbleitervorrichtung mit einer Anzahl von integrierten Spulen, die einander zumindest teilweise überlappen. Die integrierten Spulen können zumindest teilweise in unterschiedlichen Schichten der Halbleitervorrichtung, in Bezug aufeinander vertikal angeordnet, positioniert sein. Die integrierten Spulen können zumindest teilweise im Wesentlichen parallel zueinander ausgerichtet sein. Durch diese vertikale Anordnung der Spulen im Chip ist es möglich, die benötigte Chipfläche und somit auch die Herstellungskosten für die Vorrichtung zu verringern.
  • Die vorgeschlagene vertikale Anordnung der integrierten Spulen kann den Platzbedarf auf dem Chip verringern und außerdem die Verwirklichung einer erhöhten Zahl von Windungen der integrierten Spule bei niedrigeren Produktionskosten ermöglichen. Außerdem kann eine Erweiterung der Spuleninduktanz erreicht werden. Eine Erweiterung der Spuleninduktanz kann beispielsweise in Verbindung mit der Nutzung der sogenannten kernlosen Technologie für die Leistungsübertragung von Vorteil sein.
  • Im vorliegenden Kontext bezeichnet der Ausdruck „Halbleitervorrichtung" die Vorrichtung als Ganzes, die ein Substrat, eine Anzahl von integrierten Schaltungen oder Chips, eine Gruppe von elektronischen Komponenten und eine oder mehrere integrierte Spulen umfassen kann. Der Ausdruck „integrierte Spule" bedeutet im vorliegenden Kontext jede Spule, die in die Vorrichtung integriert ist und mit den elektronischen Komponenten verkoppelt ist und/oder mit den integrierten Schaltungen oder Chips der Vorrichtung verkoppelt ist.
  • Gemäß einem anderen Aspekt kann die vorliegende Erfindung einen Vorteil bieten, der in der vertikalen Anordnung der Spulenwindungen in verschiedenen Schichten mit einer Aufteilung von Leiterwegen oder -bahnen der Spulen auf einen Abschnitt, der zumindest teilweise auf einem Chip der Halbleitervorrichtung verwirklicht ist, und einen Abschnitt, der zumindest teilweise auf einem Chipträger der Halbleitervorrichtung verwirklicht ist, besteht. In einer Ausführungsform der Erfindung kann ein Teil der integrierten Spule zumindest teilweise in einer Schicht eines Chips der Halbleitervorrichtung angeordnet sein, und ein anderer Teil der integrierten Spule kann zumindest teilweise in einer Schicht des Chipträgers oder -substrats der Halbleitervorrichtung angeordnet sein.
  • Gemäß einer anderen Ausführungsform der Erfindung können die Spulenwindungen eine Aufteilung von Leiterwegen oder -bahnen der Spulen in einen Abschnitt, der zumindest teilweise über den Chip der Halbleitervorrichtung verläuft, und einen Abschnitt, der zumindest teilweise über den Chipträger der Halbleitervorrichtung verläuft, umfassen. In einer anderen Ausführungsform der vorliegenden Erfindung kann zumindest ein Abschnitt der Spulenwindungen über den gesamten Chip der Halbleitervorrichtung verlaufen, und zumindest ein Abschnitt der Spulenwindungen kann über den Chipträger der Halbleitervorrichtung verlaufen. Diese Spulenabschnitte können Teil einer integrierten Spule sein bzw. zu unterschiedlichen integrierten Spulen der Halbleitervorrichtung gehören.
  • In einer Ausführungsform der Erfindung können die Leiterbahnen oder die Leitungen der integrierten Spulen mittels Bonddrähten verwirklicht werden. In einer anderen Ausführungsform der Erfindung können die Leiterwege oder -bahnen der integrierten Spulen gedruckte Leiterwege sein. Die gedruckten Leiterwege können mittels leitfähiger Tinte, wie Kohletinte, Silbertinte oder Kupfertinte, erzeugt werden. Die Leiterwege können mittels der leitfähigen Tinte, die auf einen Chip der Halbleitervorrichtung gedruckt wird, erzeugt werden. Alternativ oder zusätzlich dazu können die Leiterwege mittels einer leitfähigen Tinte erzeugt werden, die auf einen Chipträger oder ein Substrat der Halbleitervorrichtung gedruckt wird.
  • In einer weiteren Ausführungsform der Erfindung können die Windungen der integrierten Spulen als Leiterwege strukturelle erstellt werden. Die strukturell erstellten Leiterwege können mittels entsprechender Herstellungsverfahrensschritte, in denen die benötigte Struktur produziert wird, während des Herstellungsverfahrens der Halbleitervorrichtung erzeugt werden. Die gedruckten oder strukturell erzeugten Leiterwege können als isolierte Leiterwege implementiert werden.
  • Gemäß einer anderen Ausführungsform der Erfindung stellen ein unterer Abschnitt einer integrierten Spule und ein oberer Abschnitt der integrierten Spule ein Spulenpaar bereit. Ein Aspekt der vorliegenden Erfindung betrifft die Gestaltung des unteren Abschnitts der integrierten Spule. Ein unterer Abschnitt der integrierten Spule kann auf einem Chipträger der Halbleitervorrichtung positioniert werden. Gemäß einer anderen Ausführungsform der vorliegenden Erfindung verläuft zumindest eine Spulenwindung des unteren Abschnitts der integrierten Spule über den Chipträger der Halbleitervorrichtung. Diese Abschnitte der integrierten Spule können als isolierter gedruckter Leiterweg, als strukturell erstellter Leiterrahmen bzw. Leadframe oder als vorab strukturierte Klebefolie gestaltet werden. Die Klebefolie kann vorab strukturiert und auf dem Chip und/oder dem Chipträger der Halbleitervorrichtung angeordnet werden.
  • Ein weiterer Aspekt der vorliegenden Erfindung betrifft die Gestaltung des oberen Abschnitts der integrierten Spule. Der obere Abschnitt der integrierten Spule kann auf dem Chip in der Halbleitervorrichtung positioniert werden. Der obere Abschnitt der integrierten Spule kann mittels herkömmlicher Verbindungstechniken verwirklicht werden, während der untere Abschnitt als strukturiertes Substrat verwirklicht werden kann. Diese Anordnung schafft Spulenpaare mit einem oberen Abschnitt und einem unteren Abschnitt. Diese Spu lenpaare können als zwei getrennte Spulenpaare oder als bifilare Spule angeordnet werden. Der obere und/oder der untere Teil der integrierten Spulen kann bzw. können mittels isolierter Bonddrähte verwirklicht werden. Gemäß einer anderen Ausführungsform der vorliegenden Erfindung verläuft zumindest eine Spulenwindung des oberen Teils der integrierten Spule über dem Chip der Halbleitervorrichtung.
  • Der untere Spulenabschnitt kann mittels einer Drucktechnik auf einen Chipträger oder ein Substrat der Halbleitervorrichtung gedruckt werden. Der obere Spulenabschnitt kann auf einen Chip der Halbleitervorrichtung gedruckt werden. Alternativ oder zusätzlich dazu kann der obere Spulenabschnitt auch auf ein Substrat oder einen Chipträger der Halbleitervorrichtung gedruckt werden. Das Drucken der oberen und/oder unteren Spulenabschnitte kann mittels eines Tintenstrahldruckers, der Leiterbahnen auf den Chipträger und/oder einen Chip der Halbleitervorrichtung druckt, durchgeführt werden. Ferner können eine oder mehrere Isolierschichten auf den Chipträger und/oder auf einen Chip der Halbleitervorrichtung gedruckt werden, um eine isolierende oder dielektrische Schicht zwischen Spulenabschnitten zu schaffen, z. B. im Fall von bifilaren Spulen.
  • Der obere und/oder der untere Abschnitt der integrierten Spule kann bzw. können nach der Befestigung von Chips auf dem Substrat oder Chipträger oder Substrat der Halbleitervorrichtung erzeugt werden. Die Befestigung eines oder mehrerer Chips auf dem Substrat oder Chipträger der Halbleitervorrichtung kann mittels eines adhäsiven Materials oder eines Klebstoffs durchgeführt werden. Die Befestigung der Chips auf dem Substrat oder dem Chipträger der Halbleitervorrichtung kann durch Ausbilden von Schrägen, die aus dem adhäsiven Material oder dem Klebstoff an Seitenwänden des Chips bestehen, durchgeführt werden.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung können die integrierten Spulenpaare auf der Halbleitervorrichtung durch Aufbringen des oberen Spulenabschnitts mittels Metallabscheidung auf der Vorderseite des Substrats oder Chipträgers und des unteren Spulenabschnitts durch eine Metallisierungsstrukturierung auf der Rückseite des Substrats oder Chipträgers der Halbleitervorrichtung gefertigt werden.
  • Die Verbindung zwischen Leiterbahnen auf den Vorder- und Rückseiten des Substrats oder des Chipträgers der Halbleitervorrichtung kann mittels Grabenätzung und anschließender Auffüllung der Gräben mit leitfähigem Material oder leitfähiger Tinte während eines früheren Bearbeitungsstadiums bzw. eines Front-Side-Process hergestellt werden. Die integrierte Spule kann gedruckte Elektroden aus leitfähiger Tinte aufweisen, um den oberen und/oder den unteren Abschnitt der Spule zu kontaktieren. Das Substrat oder der Chipträger der Halbleitervorrichtung kann bzw. können Anschlussflecken bzw. Pads zum Kontaktieren des oberen und/oder unteren Abschnitts der Spule aufweisen. Die Anschlussflecken können durch Bonddrähte kontaktiert werden, und die Bonddrähte können zumindest einen Teil des oberen und/oder des unteren Abschnitts der Spule bereitstellen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Anzahl von Halbleitervorrichtungen parallel in einem früheren Bearbeitungsstadium gefertigt werden und in einem späteren Bearbeitungsstadium bzw. Back-End-Process getrennt werden. Für die parallele Herstellung von Halbleitervorrichtungen können die Halbleitervorrichtungen auf einem gemeinsamen Substrat gefertigt werden. Die Trennung der Halbleitervorrichtungen, die gemäß der vorliegenden Erfindung auf einem gemeinsamen Substrat gefertigt wurden, kann durch Zerteilen, z. B. durch Schneiden oder Sägen des gemeinsamen Substrats in entsprechende Teile und damit Trennen der Halbleitervorrichtungen voneinander, durchgeführt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt einen Teil einer Halbleitervorrichtung mit integrierten Spulen gemäß dem Stand der Technik, wie bereits oben in der vorliegenden Beschreibung erörtert;
  • 2A, 2B und 2C zeigen Teile von Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in perspektivischer Ansicht;
  • 3A, 3B und 3C zeigen Teile von Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in Planansicht;
  • 4A und 4B zeigen weitere Teile von Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in perspektivischer Ansicht; und
  • 5 zeigt Teile einer anderen Ausführungsform einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in perspektivischer Ansicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
  • In den 2A, 2B und 2C sind Teile unterschiedlichem Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen in perspektivischer Ansicht dargestellt. In den 3A, 3B und 3C sind Ausführungsformen der in den 2A, 2B und 2C dargestellten Halbleitervorrichtungen jeweils in Planansicht dargestellt. In der Zeichnung werden gleiche Bezugszeichen verwendet, um gleiche oder gleichwertige Komponenten der Vorrichtung zu bezeichnen.
  • Aus den Ausführungsformen einer Halbleitervorrichtung 5 mit integrierten Spulen gemäß der Erfindung, die in den 2A, 2B und 2C dargestellt sind, ist ersichtlich, dass die integrierten Spulen 11 und 12 der Halbleitervorrichtung 5 einander zumindest teilweise überlappen. Anders ausgedrückt, die integrierten Spulen 11, 12 sind zumindest teilweise parallel zueinander ausgerichtet und vertikal zueinander angeordnet.
  • Insbesondere ist aus den 2B und 2C ersichtlich, dass die Spule der Halbleitervorrichtung einen ersten Spulenabschnitt 11 und einen zweiten Spulenabschnitt 12 umfasst, die zumindest teilweise in unterschiedlichen Schichten der Halbleitervorrichtung angeordnet sind. Wie in 2B zu sehen, ist zumindest ein Teil des ersten Spulenabschnitts 11 in einer ersten Schicht angeordnet, und zumindest ein Teil des zweiten Spulenabschnitts 12 ist in einer zweiten Schicht angeordnet, wobei die erste und die zweite Schicht vertikal angeordnet sind.
  • Die Ausführungsform der Halbleitervorrichtung 5 gemäß der vorliegenden Erfindung, die in 2B dargestellt ist, weist ein Substrat oder einen Chipträger 6 auf, und ein Chip 7 ist auf der Oberseite des Substrats oder Chipträgers 6 angeordnet. Das Substrat oder der Chipträger 6 weisen Anschlussflecken 10 auf, um elektrische Kontakte für integrierte Spulen 11, 12 der Halbleitervorrichtung 5 bereitzustellen. Außerdem weist der Chip 7 Anschlussflecken 8 auf, um elektrische Kontakte für die integrierten Spulen 11, 12 der Halbleitervorrichtung 5 bereitzustellen.
  • Die Spulenwindungen der integrierten Spule sind in Leiterwege eines unteren Spulenabschnitts 11, der in 2C dargestellt ist, und eines oberen Spulenabschnitts 12 aufgeteilt. Der untere Spulenabschnitt 11 ist auf einem Substrat oder Chipträger 6 verwirklicht, und der obere Spulenabschnitt 12 ist auf der Oberseite des Chips 7 der Halbleitervorrichtung 5 verwirklicht. Wie aus der Planansicht der 3A, 3B und 3C ersichtlich ist, verlaufen die Spulenwindungen oder Leiterwege des unteren Spulenabschnitts 11 zumindest teilweise über den Chip 7, und die Spulenwindungen oder Leiterwege des oberen Spulenabschnitts 12 verlaufen zumindest teilweise über das Chipsubstrat oder den Chipträger 6 der Halbleitervorrichtung 5.
  • Wie aus der in 2A dargestellten Ausführungsform ersichtlich ist, können die Spulenwindungen der integrierten Spulen mittels Bonddrähten 9 verwirklicht werden. Wenn man die in 2B dargestellten Ausführungsform betrachtet, sieht man, dass es möglich ist, die Spulenwindungen der integrierten Spulen nur teilweise mittels isolierter Bonddrähte 9 und teilweise mittels Leiterwegen 11 und 12 zu verwirklichen. Die Leiterwege 11 und 12 der integrierten Spulen können als gedruckte Leiterwege gefertigt werden, die auf den Chip 7 aufgebracht werden oder auf das Substrat oder den Chipträger 6 aufgebracht werden. Die gedruckten Leiterwege können mittels leitfähiger Tinte, die nachstehend in dieser Beschreibung mit Bezug auf die 4A und 4B ausführlicher beschrieben ist, erzeugt werden.
  • Die in 2C dargestellten Windungen des unteren Spulenabschnitts 11 können strukturell als Leiterwege erstellt werden, die auf das Substrat oder den Chipträger 6 aufgebracht werden, und können mittels geeigneter Verfahrensschritte, in denen die benötigte Struktur produziert wird, während des Herstellungsverfahrens des Substrats oder des Chipträgers 6 erzeugt werden. Die gedruckten oder strukturell erstellten Windungen des oberen oder unteren Spulenabschnitts 11 bzw. 12 können als isolierte Leiterwege implementiert werden. Alternativ dazu kann der untere Spulenabschnitt als strukturell erstellter Leiterrahmen oder als vorab strukturierte Klebefolie, die auf den Chip 7 und/oder den Chipträger 6 der Halbleitervorrichtung 5 aufgebracht wird, implementiert werden.
  • Eine Zusammenschau der 2B, 2C, 3A und 3B führt zu der Einsicht, dass eine vollständige Windung einer integrierten Spule Leiterwege eines unteren Spulenabschnitts 11, die auf dem Substrat oder Chipträger 6 angeordnet sind, Leiterwege eines oberen Spulenabschnitts 12, der auf dem Chip 7 angeordnet ist, und isolierte Bonddrähte 9, welche die Leiterwege des unteren Spulenabschnitts 11 und des oberen Spulenabschnitts 12 über die Kontaktflecken 8 und 10 verbinden, umfasst.
  • Wenn man die 2A und 3A betrachtet, so sieht man, dass eine vollständige Windung der integrierten Spule alternativ oder zusätzlich Leiterwege eines unteren Spulenabschnitts, die auf einem Substrat oder Chipträger angeordnet sind, und Bonddrähte 9, die den oberen Teil der integrierten Spule bereitstellen, aufweisen kann. In der in den 2A und 3A dargestellten Ausführungsform sind die Leiterwege des unteren Spulenabschnitts unter dem Chip 7 angeordnet, und die Bonddrähte 9 kreuzen den Chip 7 oberhalb von dessen Oberseite, wobei einige der Bonddrähte 9 über Anschlussflecken 8 direkt mit dem Chip 7 verbunden sein können. Die Leiterwege des unteren Spulenabschnitts und die Bonddrähte 9 sind über Kontaktflecken 10 verbunden.
  • Die 4A und 4B zeigen Teile weiterer Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in perspektivischer Ansicht. Ferner zeigen die 4A und 4B Schritte in einem Herstellungsverfahren zur Fertigung von Ausführungsformen einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung.
  • In 4A ist ein Substrat oder Chipträger 6 dargestellt, und Leiterbahnen eines unteren Spulenabschnitts 11 werden mittels einer Drucktechnik auf den Chipträger 6 gedruckt. Daher wird ein Tintenstrahldrucker 14 in Richtung der Pfeile A, die in 4A dargestellt sind, über die Oberseite des Substrats oder Chipträgers 6 bewegt. Während er über das Substrat oder den Chipträger 6 bewegt wird, trägt der Tintenstrahldrucker 14 ein leitfähiges Fluid 15, z. B. Kohletinte, Silbertinte oder Kupfertinte, auf das Substrat oder den Chipträger 6 auf, wodurch Leiterbahnen oder -wege eines unteres Spulenabschnitts 11 auf dem Substrat oder Chipträger 6 ausgebildet werden, um einen unteren Teil der integrierten Spule der Halbleitervorrichtung 5 zu schaffen.
  • Als nächster Schritt können einer oder mehrere Chips 7 auf das Substrat oder den Chipträger 6 aufgebracht werden. Wie in 4B dargestellt, kann das Befestigen eines oder mehrerer Chips 7 auf dem Substrat oder Chipträger 6 der Halbleitervorrichtung 5 mittels eines adhäsiven Materials oder Klebstoffs, das bzw. der Schrägen 13 auf Seitenwänden des Chips 7 bildet, durchgeführt werden. Nach dem Befestigen des Chips 7 auf dem Substrat oder Chipträger 6 kann ein oberen Spulenabschnitt 12 der integrierten Spule mittels der gleichen Drucktechnik wie sie zur Erzeugung des unteren Spulenabschnitts 11 verwendet wurde, gedruckt werden. Die Erzeugung eines unteren Spulenabschnitts 11 kann die Ausbildung von Leiterbahnen oder -wegen auf den Schrägen 1 an den Seitenwänden des Chips 7 einschließen.
  • Daher wird ein Tintenstrahldrucker 14 in Richtung der Pfeile A über die Oberseite des Chips 7 bewegt. Während er über den Chip 7 bewegt wird, trägt der Tintenstrahldrucker 14 ein leitfähiges Fluid 15, z. B. Kohletinte, Silbertinte oder Kupfertinte, auf die Oberfläche des Chips 7 und die Schräge 13 an der Seitenwand des Chips 6 auf. Somit werden Leiterbahnen oder -wege eines oberen Spulenabschnitts 12 auf dem Substrat oder Chip 7 ausgebildet, um einen oberen Teil der integrierten Spule der Halbleitervorrichtung 5 zu schaffen. Die Leiterbahnen oder -wege, die auf der Oberfläche der Schräge 13 an der Seitenwand des Chips 6 ausgebildet werden, schaffen eine elektrische Verbindung der Leiterwege des unteren Spulenabschnitts 11 mit den Leiterwegen des oberen Spulenabschnitts 12.
  • 5 zeigt Teile einer anderen Ausführungsform einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung in perspektivischer Ansicht. Außerdem zeigt 5 einen weiteren Schritt in einem Herstellungsverfahren zur Fertigung einer Ausführungsform einer Halbleitervorrichtung mit integrierten Spulen gemäß der vorliegenden Erfindung.
  • Aus 5 ist ersichtlich, dass eine Anzahl von Halbleitervorrichtungen gemäß der vorliegenden Erfindung in einem früheren Verfahrensstadium parallel gefertigt und danach, am Ende des Verfahrens, getrennt werden können. In diesem Fall werden die Halbleitervorrichtungen auf einem gemeinsamen Substrat 17 ausgebildet, wobei Leiterbahnen oder -wege 11 auf dem Substrat 7 ausgebildet werden. Die Erzeugung von Leiterbahnen oder -wegen 11 auf dem Substrat 7 kann beispielsweise mittels eines Metallisierungsstrukturierung, einer Grabenätzung oder mittels einer Drucktechnik wie oben beschrieben durchgeführt werden. Dabei werden Leiterbahnen oder -wege 11 auf dem Substrat 7 ausgebildet, was leitende Windungen für eine integrierte Spule der Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung schafft.
  • Auf diese Weise können Leiterbahnen oder -wege 11 sowohl auf der Oberseite als auch auf der Rückseite des Substrats 7 ausgebildet werden. Somit umfasst die integrierte Spule dieser Ausführungsform der vorliegenden Erfindung einen oberen Spulenabschnitt mit Leiterbahnen 11 auf der Vorder- oder Oberseite des Substrats oder Chipträgers 7 und einen unteren Spulenabschnitt auf der Rückseite des Substrats oder Chipträgers 7 der Halbleitervorrichtung.
  • Nach der Erstellung von Leiterbahnen 11 auf der Vorder- oder Oberseite und auf der Rückseite des Substrats 7 kann eine Verbindung zwischen den Leiterbahnen 11 auf der Vorderseite und den Leiterbahnen 11 auf der Rückseite des Substrats 7 mittels Ätzens von Gräben an den Randseiten des Substrats 7 und anschließenden Auffüllens der Gräben mit einem leitfähigen Material geschaffen werden. Dadurch können die Leiterbahnen 11 auf der Vorder- oder Oberseite, die Leiterbahnen auf der Rückseite des Substrats 7 (nicht dargestellt) und die Verbindungsbahnen eine vollständige integrierte Spule der Halbleitervorrichtung bilden.
  • Als nächster Schritt zur Herstellung dieser Ausführungsform eines Halbleiters gemäß der vorliegenden Erfindung kann das gemeinsame Substrat 17 in einzelne Substrat geteilt werden. Diese Teilung kann durch Zerteilen, z. B. durch Schneiden des gemeinsamen Substrats 17 in Teile mittels einer Säge 16, die sich in Richtung des in 5 dargestellten Pfeils B bewegt, und dadurch Trennen der Substrate 17 der Halbleitervorrichtungen voneinander durchgeführt werden.
  • Obwohl bestimmte Gestaltungen und Anordnungen der vorliegenden Erfindung erörtert wurden, sei klargestellt, dass dies nur der Erläuterung dienen sollte. Ein Fachmann auf dem einschlägigen Gebiet wird wissen, dass andere Gestaltungen und Anordnungen verwendet werden können, ohne vom Gedanken und Bereich der vorliegenden Erfindung abzuweichen. Dem Fachmann auf dem einschlägigen Gebiet wird klar sein, dass die Erfindung auch in einer Reihe anderer Anwendungen Verwendung finden kann.
  • Obwohl vorstehend verschiedene Ausführungsformen der vorliegenden Erfindung beschrieben wurden, sei klargestellt, dass diese nur als Beispiele aufgeführt wurden und keine Beschränkung darstellen. Der Fachmann auf dem einschlägigen Gebiet weiß, dass verschiedene Änderungen an Form und Einzelheiten daran vorgenommen werden können, ohne vom Gedanken und Bereich der Erfindung abzuweichen. Somit sollten Breite und Bereich der vorliegenden Erfindung nicht durch irgendeines der oben beschriebenen Ausführungsbeispiele beschränkt werden, sondern sollten nur gemäß den folgenden Ansprüchen und ihren Äquivalenten definiert werden.
    • 1
    Halbleitervorrichtung gemäß dem Stand der Technik
    2
    Chipfläche der Halbleitervorrichtung
    3
    Integrierte Spulen
    4
    Elektrische Verbindungen der integrierten Spulen 3
    5
    Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung
    6
    Substrat oder Chipträger
    7
    Chip
    8
    Kontaktfleck auf dem Chip 7
    9
    Bonddraht
    10
    Kontaktfleck auf dem Substrat oder Chipträger 6
    11
    Leiterweg des unteren Spulenabschnitts
    12
    Leiterweg des oberen Spulenabschnitts
    13
    Schrägung oder adhäsives Material
    14
    Tintenstrahldrucker
    15
    Tinte
    16
    Säge
    17
    gemeinsames Substrat oder gemeinsamer Chipträger
    A
    Bewegungsrichtung des Tintenstrahldruckers 14
    B
    Bewegungsrichtung der Säge 16

Claims (37)

  1. Halbleitervorrichtung mit einer Anzahl von integrierten Spulen, dadurch gekennzeichnet, dass ein erster Spulenabschnitt (11) und ein zweiter Spulenabschnitt (12) einander zumindest teilweise überlappen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Abschnitte Teil einer integrierten Spule sind bzw. zu verschiedenen integrierten Spulen der Halbleitervorrichtung (5) gehören.
  3. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) zumindest teilweise in unterschiedlichen Schichten der Halbleitervorrichtung (5) angeordnet sind.
  4. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei zumindest ein Teil des ersten Spulenabschnitts (11) in einer ersten Schicht angeordnet ist und zumindest ein Teil des zweiten Spulenabschnitts (12) in einer zweiten Schicht angeordnet ist, wobei die erste und die zweite Schicht im Wesentlichen parallel ausgerichtet und in Bezug aufeinander vertikal angeordnet sind.
  5. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei zumindest ein Teil des ersten Spulenabschnitts (11) auf einem Chip der Halbleitervorrichtung (5) angeordnet ist und zumindest ein Teil des zweiten Spulenabschnitts (12) auf einem Chipträger oder Substrat (6) der Halbleitervorrichtung (5) angeordnet ist.
  6. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterwegen der integrierten Spule zumindest teilweise über einen Chip der Halbleitervorrichtung (5) verlaufen.
  7. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterbahnen der integrierten Spule zumindest teilweise über einen Chipträger oder ein Substrat (6) der Halbleitervorrichtung (5) verlaufen.
  8. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) ein Spulenpaar bilden.
  9. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der erste Spulenabschnitt einen unteren Abschnitt (11) einer integrierten Spule bildet und der zweite Spulenabschnitt einen oberen Abschnitt (12) einer integrierten Spule bildet oder der erste Spulenabschnitt einen oberen Abschnitt (12) einer integrierten Spule bildet und der zweite Abschnitt einen unteren Abschnitt (11) der integrierten Spule bildet.
  10. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Windungen oder Leiterbahnen der integrierten Spule mittels Bonddrähten (9) verwirklicht sind.
  11. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterbahnen der integrierten Spule gedruckte Leiterwege sind, die aus leitfähigem Material (15) bestehen.
  12. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterbahnen der integrierten Spule mittels eines leitfähigen Fluids, einer Kohletinte, einer Silbertinte oder einer Kupfertinte erzeugt sind.
  13. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterbahnen der integrierten Spule auf einem Chip der Halbleitervorrichtung (5) angeordnet sind.
  14. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterbahnen der integrierten Spule auf einem Chipträger oder Substrat (6) der Halbleitervorrichtung (5) angeordnet sind.
  15. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterbahnen der integrierten Spule isolierte Leiterwege sind.
  16. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Leiterbahnen der integrierten Spule ein strukturell erstellter Leiterweg sind, der mittels entsprechender Herstellungsschritte erzeugt wurde, die eine entsprechende Struktur produzieren.
  17. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Anzahl von Windungen der integrierten Spule als isolierter gedruckter Leiterweg, der aus leitfähigem Material (15) besteht, als Leiterrahmen und/oder als Klebefolie strukturell erstellt wurden.
  18. Halbleitervorrichtung nach dem vorangehenden Anspruch, wobei die Klebefolie vorab strukturiert und auf einem Chip und/oder einem Chipträger oder Substrat (6) der Halbleitervorrichtung (5) angeordnet wurde.
  19. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) Spulenpaare bilden, die als zwei getrennte Spulenpaare oder als bifilare Spule angeordnet sind.
  20. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, die ferner Elektroden oder Anschlussflecken (8, 10) für die Kontaktierung des ersten und/oder des zweiten Spulenabschnitts (11, 12) aufweist.
  21. Halbleitervorrichtung nach dem vorangehenden Anspruch, wobei die Elektroden oder Anschlussflecken (8, 10) durch Bonddrähte (9) kontaktiert werden, und die Bonddrähte (9) zumindest einen Teil des ersten und/oder des zweiten Spulenabschnitts (11, 12) bilden.
  22. Verfahren zur Herstellung einer Halbleitervorrichtung (5) nach einem der vorangehenden Ansprüche, das zumindest die folgenden Schritte umfasst: – Erzeugen eines ersten Spulenabschnitts (11), – Erzeugen eines zweiten Spulenabschnitts (12), wobei zumindest ein Teil des ersten Spulenabschnitts (11) und ein Teil des zweiten Spulenabschnitts (12) einander überlappen.
  23. Verfahren nach Anspruch 22, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) auf solche Weise erzeugt werden, dass der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) zumindest teilweise in verschiedenen Schichten der Halbleitervorrichtung (5) positioniert werden.
  24. Verfahren nach einem der Ansprüche 22 oder 23, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) auf solche Weise erzeugt werden, dass zumindest ein Teil des ersten Spulenabschnitts (11) in einer ersten Schicht angeordnet wird und zumindest ein Teil des zweiten Spulenabschnitts (12) in einer zweiten Schicht angeordnet wird, wobei die erste und die zweite Schicht im Wesentlichen parallel ausgerichtet und vertikal zueinander angeordnet werden.
  25. Verfahren nach einem der Ansprüche 22 bis 24, wobei der erste Spulenabschnitt (11) und der zweite Spulenabschnitt (12) auf solche Weise erzeugt werden, dass zumindest ein Teil eines Spulenabschnitts auf einem Chip der Halbleitervorrichtung (5) angeordnet wird und zumindest ein Teil eines Spulenabschnitts auf einem Chipträger oder Substrat (6) der Halbleitervorrichtung (5) angeordnet wird.
  26. Verfahren nach einem der Ansprüche 22 bis 25, wobei die Spulenabschnitte auf der Vorder- und/oder der Rückseite des Chipträgers oder Substrats (6) der Halbleitervorrichtung (5) erzeugt werden.
  27. Verfahren nach dem vorangehenden Anspruch, wobei eine Verbindung zwischen Leiterbahnen auf den Vorder- und Rückseiten des Chipträgers oder Substrats (6) mittels des Ätzens von Gräben und des anschließenden Auffüllens der Gräben mit leitfähigem Material (15) erzeugt wird.
  28. Verfahren nach einem der Ansprüche 22 bis 27, wobei die Spulenabschnitte (11, 12) auf einen Chip und/oder einen Chipträger oder ein Substrat (6) der Halbleitervorrichtung (5) gedruckt werden.
  29. Verfahren nach einem der Ansprüche 22 bis 28, wobei die Spulenabschnitte (11, 12) mittels Metallabscheidung auf einem Chip und/oder einem Chipträger oder Substrat (6) der Halbleitervorrichtung erzeugt werden.
  30. Verfahren nach einem der Ansprüche 22 bis 29, wobei der erste Spulenabschnitt (11) und/oder der zweite Spulenabschnitt (12) nach der Befestigung eines oder mehrerer Chips auf dem Chipträger oder Substrat (6) der Halbleitervorrichtung (5) erzeugt wird bzw. werden.
  31. Verfahren nach dem vorangehenden Anspruch, wobei das Befestigen eines oder mehrerer Chips auf dem Substrat (6) oder Chipträger der Halbleitervorrichtung (5) mittels eines adhäsiven Materials durchgeführt wird.
  32. Verfahren nach einem der Ansprüche 30 oder 31, wobei das Befestigen eines oder mehrerer Chips auf dem Substrat (6) oder Chipträger der Halbleitervorrichtung (5) mittels der Ausbildung von Schrägen (13) aus adhäsivem Material oder Klebstoff auf Seitenwänden des Chips (7) durchgeführt wird.
  33. Verfahren nach dem vorangehenden Anspruch, wobei Leiterwege oder -bahnen über den Schrägen (13) an Seitenwänden des Chips (7) ausgebildet werden.
  34. Verfahren nach einem der Ansprüche 22 bis 33, wobei eine Anzahl von Halbleitervorrichtungen parallel auf einem gemeinsamen Substrat (17) gefertigt werden.
  35. Verfahren nach dem vorangehenden Anspruch, wobei Halbleitervorrichtungen, die parallel auf einem gemeinsamen Substrat (6) gefertigt werden, durch Zerteilen, Schneiden oder Sägen des gemeinsamen Substrats (17) in Teile getrennt werden.
  36. System, das eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 21 aufweist.
  37. System, das eine Halbleitervorrichtung aufweist, die nach einem der Ansprüche 22 bis 35 gefertigt wurde.
DE102008024487A 2007-05-25 2008-05-21 Halbleitervorrichtung mit integrierter Spule und Verfahren zu deren Herstellung Expired - Fee Related DE102008024487B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/753,684 US8169285B2 (en) 2007-05-25 2007-05-25 Semiconductor device with integrated coils
US11/753,684 2007-05-25

Publications (2)

Publication Number Publication Date
DE102008024487A1 true DE102008024487A1 (de) 2008-11-27
DE102008024487B4 DE102008024487B4 (de) 2013-04-18

Family

ID=39877416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008024487A Expired - Fee Related DE102008024487B4 (de) 2007-05-25 2008-05-21 Halbleitervorrichtung mit integrierter Spule und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US8169285B2 (de)
DE (1) DE102008024487B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011100485B4 (de) * 2011-05-04 2016-04-28 Micronas Gmbh Integriertes passives Bauelement sowie dessen Verwendung
DE102011100487A1 (de) * 2011-05-04 2012-11-08 Micronas Gmbh Integriertes passives Bauelement
DE102012216101B4 (de) * 2012-09-12 2016-03-24 Festo Ag & Co. Kg Verfahren zum Herstellen einer in einem Substrat integrierten Spule, Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und elektronisches Gerät
DE102012220022B4 (de) * 2012-11-02 2014-09-25 Festo Ag & Co. Kg Verfahren zur Herstellung einer Spule und elektronisches Gerät

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668533A (en) 1985-05-10 1987-05-26 E. I. Du Pont De Nemours And Company Ink jet printing of printed circuit boards
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
FR2771843B1 (fr) 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US6634564B2 (en) * 2000-10-24 2003-10-21 Dai Nippon Printing Co., Ltd. Contact/noncontact type data carrier module
DE10139707A1 (de) 2001-08-11 2003-02-20 Philips Corp Intellectual Pty Leiterplatte
KR20060108633A (ko) 2003-10-16 2006-10-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 코일, 집적 회로, 전자 장치 및 2차원 안테나
JP2005302813A (ja) * 2004-04-07 2005-10-27 Matsushita Electric Ind Co Ltd 電子回路組立体および電子回路組立体の製造方法
JP2006229190A (ja) * 2005-01-24 2006-08-31 Sanyo Electric Co Ltd 半導体装置
US7443362B2 (en) * 2005-07-19 2008-10-28 3M Innovative Properties Company Solenoid antenna
CN101385039B (zh) * 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
US7642916B2 (en) * 2006-03-23 2010-01-05 Xerox Corporation RFID bridge antenna

Also Published As

Publication number Publication date
US8169285B2 (en) 2012-05-01
DE102008024487B4 (de) 2013-04-18
US20080290992A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
DE102008051948B4 (de) Integrierte-Schaltung-Bauelement, das eine kontaktlose integrierte Schaltung-Einlage umfasst
DE60313930T2 (de) Vorrichtung zur kontaktlosen Datenübertragung
DE102013108255A1 (de) Chipkartenmodul mit getrennter antenne und chipkarteneinlage, die es verwendet
EP2820768B1 (de) Kontaktlose datenübertragungseinrichtung, diese enthaltendes sicherheits- und/oder wertdokument und verfahren zur herstellung der kontaktlosen datenübertragungseinrichtung
DE60123004T2 (de) Kontaktloser datenträger
WO2001069523A1 (de) Dokument mit integrierter elektronischer schaltung
EP2350928B1 (de) Verfahren zur herstellung eines rfid-transponderprodukts und nach dem verfahren hergestelltes rfid-transponderprodukt
EP0826190A1 (de) Kontaktlose chipkarte
EP2338207B1 (de) Rfid-transponderantenne
EP1706843A2 (de) Textilmaterial mit einem hf-transponder
DE212017000222U1 (de) Metalldeckel mit RFID-Etikett und Behälter, der diesen aufweist
WO1996007982A1 (de) Schaltungsanordnung mit einem chipkartenmodul und einer damit verbundenen spule
DE102018105383B4 (de) Antennenmodul, Antennenvorrichtung und Verfahren zum Herstellen eines Antennenmoduls
EP1428260B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
EP0891603A1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE112019006728T5 (de) Drahtloskommunikationsvorrichtung und verfahren zum herstellen derselben
DE102008024487B4 (de) Halbleitervorrichtung mit integrierter Spule und Verfahren zu deren Herstellung
DE112015000594T5 (de) Drahtloskommunikationsbauelement und Drahtloskommunikationsmodulherstellungsverfahren
DE112017003966T5 (de) Hilfsantenne, RFID-System und Verfahren zum Lesen eines RFID-Etiketts
DE10317731A1 (de) Transponder und Verfahren zu dessen Herstellung
WO2005124671A1 (de) Sende-/empfangs-einrichtung
EP1983467B1 (de) Datenträger-/Sendevorrichtung und Verfahren zu ihrer Herstellung
EP2158566B1 (de) Transpondersystem
DE212020000494U1 (de) RFIC-Module und RFID-Etikett
DE102013102052B4 (de) Chip-Anordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, 80639 M

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027080000

Ipc: H01L0029920000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029920000

Ipc: H01L0027080000

Effective date: 20121129

Free format text: PREVIOUS MAIN CLASS: H01L0027080000

Ipc: H01L0029920000

Effective date: 20121129

R020 Patent grant now final

Effective date: 20130719

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee