DE102007057239A1

DE102007057239A1 - Schaltungsanordnung insbesondere für DC/DC-Wandler und Verfahren zur Steuerung eines solchen

Info

Publication number: DE102007057239A1
Application number: DE102007057239A
Authority: DE
Inventors: Peter Trattler
Original assignee: Austriamicrosystems AG
Current assignee: Ams Osram AG
Priority date: 2007-11-28
Filing date: 2007-11-28
Publication date: 2009-06-10
Anticipated expiration: 2027-11-29
Also published as: WO2009068619A3; WO2009068619A2; DE102007057239B4

Abstract

Eine Schaltungsanordnung insbesondere für DC/DC-Wandler weist einen Eingang (E) zum Anschließen eines Energiespeichers (L1) und einer damit verbundenen Energiequelle (BT), einen Ausgang (A) zum Treiben einer elektrischen Last (D1, D2), einen schaltbaren Laststrompfad (3), einen schaltbaren Ladestrompfad (4) sowie eine Messeinrichtung (M) zum Erfassen eines den Laststrompfad (3) durchfließenden Laststromes (IL) auf. Des Weiteren ist ein Verfahren zur Steuerung eines DC/DC-Wandlers vorgesehen.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung insbesondere für DC/DC-Wandler und ein Verfahren zur Steuerung eines solchen.
Zur Konversion von Gleichspannungen, beispielsweise in LED- oder Blitzlichtansteuerungen, werden üblicherweise DC/DC-Wandler eingesetzt. Herkömmliche DC/DC-Wandler benötigen eine zusätzliche Stromquelle oder einen Widerstand in der Ansteuerschaltung, um eine anzusteuernde elektrische Last anschließen zu können. Dies führt zu unerwünschten Verlusten und zu einem größeren Bedarf an Chipfläche.
Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Schaltungsanordnung insbesondere für DC/DC-Wandler, sowie ein verbessertes Verfahren zur Steuerung eines DC/DC-Wandlers anzugeben.
Die Aufgabe wird gelöst durch die Schaltungsanordnung des Patentanspruchs 1, sowie durch das Verfahren des Patentanspruchs 18. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstände der Unteransprüche.
Eine Schaltungsanordnung insbesondere für DC/DC-Wandler weist einen Eingang zum Anschließen eines Energiespeichers und einer damit verbundenen Energiequelle, einen Ausgang zum Treiben einer elektrischen Last, einen schaltbaren Laststrompfad, einen schaltbaren Ladestrompfad sowie eine Messeinrichtung zum Erfassen eines den Laststrompfad durchfließenden Last stromes auf. Der Laststrompfad ist einerseits mit dem Eingang und andererseits mit dem Ausgang der Schaltungsanordnung verbunden. Der Ladestrompfad ist einerseits mit dem Eingang der Schaltungsanordnung und andererseits mit einem Bezugspotentialanschluss verbunden.
Dem Eingang wird Energie zugeführt. Die den Laststrompfad durchfließende Energie wird als Laststrom von der Messeinrichtung erfasst. Am Ausgang wird der Laststrom zum Betreiben einer elektrischen Last bereitgestellt. Dabei kann die Energiequelle beispielsweise als Spannungsquelle ausgeführt sein. Der Energiespeicher kann beispielsweise als Induktivität ausgeführt sein. Die elektrische Last kann beispielsweise eine oder mehrere, in Reihe geschaltete Leuchtdioden umfassen.
Vorteilhafterweise erübrigt sich mit der vorliegenden Erfindung das Anschließen einer zusätzlichen Stromquelle oder das alternative Anschließen eines Widerstandes auf Seiten der elektrischen Last. Die Schaltungsanordnung funktioniert selbst ähnlich wie eine Stromquelle. Vorteilhafterweise ist es möglich, die elektrische Last über genau einen Pin eines Chips, der die Schaltungsanordnung umfasst, anzuschließen.
In einer weiteren Ausführungsform ist eine Steuereinrichtung zum Einstellen des Laststromes bezogen auf einen den Ladestrompfad durchfließenden Ladestrom vorgesehen. Die Steuereinrichtung ist mit dem Ladestrompfad und mit der Messeinrichtung gekoppelt.
Vorteilhafterweise ist der Laststrom somit auf eine vorgebbare Größe einstellbar.
In einer Weiterbildung sind der Laststrompfad mit Hilfe eines Laststromtransistors und der Ladestrompfad mit Hilfe eines Ladestromtransistors schaltbar. Der Laststromtransistor und der Ladestromtransistor werden von der Steuereinrichtung gesteuert.
Die Steuereinrichtung bewirkt ein Umschalten zwischen einer Aufladephase, in der der Ladestromtransistor durchgeschaltet ist und der Laststromtransistor sperrt, und einer Entladephase, in der der Laststromtransistor durchgeschaltet ist und der Ladestromtransistor sperrt. Das Umschalten zwischen Auflade- und Entladephase kann periodisch erfolgen. Zusätzlich gibt es einen Zustand, in dem sowohl Laststrompfad als auch Ladestrompfad ausgeschaltet sind.
In einer weiteren Ausführungsform weist die Messeinrichtung einen Messwiderstand und einen damit verbundenen Messverstärker auf. Der Messwiderstand ist seriell in den Laststrompfad eingekoppelt. Der Ausgang des Messverstärkers bildet einen Vergleichsknoten.
Vorteilhafterweise wird mit der Messeinrichtung ein Mittelwert des Laststromes erfasst.
In einer Weiterbildung umfasst die Messeinrichtung eine Stromquelle zum Bereitstellen eines Stellstromes, einen damit verbundenen Referenzwiderstand, sowie einen mit dem Referenzwiderstand gekoppelten Stellverstärker. Der Ausgang des Stellverstärkers ist mit dem Vergleichsknoten verbunden.
In einer weiteren Ausführungsform sind der Messverstärker und der Stellverstärker jeweils als Transkonduktanzverstärker ausgeführt. Eine Übertragungssteilheit des Messverstärkers ist an eine Übertragungssteilheit des Stellverstärkers angepasst.
Vorteilhafterweise sind somit die von den Transkonduktanzverstärkern bereitgestellten Ausgangsströme bezüglich ihrer Größen vergleichbar.
In einer Weiterbildung entspricht ein von dem Messverstärker bereitgestellter, über die Zeit integrierter Messstrom, einem von dem Stellverstärker bereitgestellten, über die Zeit integrierten Referenzstrom.
Damit ist der Vergleichsknoten ausgeglichen. Der Vergleichsknoten bildet zur Steuerung des DC/DC-Wandlers einen Regelkreis. Im eingeschwungenen Zustand entsteht eine konstante Spannung am Vergleichsknoten und die durchschnittlichen Ströme am Messverstärker und am Stellverstärker heben sich auf.
In einer Weiterbildung ist der Mittelwert des Laststromes bezogen auf den Stellstrom einstellbar.
Wenn ein Mittelwert des Messstromes einem Mittelwert des Laststromes entspricht und der Vergleichsknoten ausgeglichen ist, bestimmt ein Mittelwert des einstellbaren Stellstromes den Mittelwert des Laststromes.
Vorteilhafterweise ist damit der Mittelwert des Laststromes in konstanter Höhe einstellbar. Somit wird zum Betreiben einer elektrischen Last am Ausgang der Schaltungsanordnung ein konstanter Strom bereitgestellt.
In einer Weiterbildung umfasst die Steuereinrichtung einen eingangsseitig mit dem Ladestrompfad und der Messeinrichtung gekoppelten Komparator und ein Ladestellglied, das mit einem Ausgang des Komparators verbunden ist.
In einer Weiterbildung ist ein von dem Ladestellglied bereitgestelltes Schaltsignal zum Schalten des Ladestromtransistors und ein von dem Ladestellglied bereitgestelltes invertiertes Schaltsignal zum Schalten des Laststromtransistors ausgelegt. Ein Einschalten des Ladestromtransistors kann auch über einen digitalen Eingang, dem beispielsweise eine feste Frequenz zugeführt wird, erfolgen. Das Ausschalten des Ladestromtransistors wird auch in diesem Fall von dem Schaltsignal des Ladestellgliedes gesteuert.
In einer weiteren Ausführungsform ist der Komparator zum Vergleichen einer am Vergleichsknoten anliegenden Vergleichsspannung und einer dem Ladestrom entsprechenden Ladespannung ausgelegt.
Die Differenz zwischen Vergleichsspannung und Ladespannung steuert das Umschalten zwischen Auflade- und Entladephase der Schaltungsanordnung. In der Aufladephase steigt der Ladestrom so weit an, bis die dazu proportionale Ladespannung einen Wert der am Vergleichsknoten anliegenden Vergleichspannung erreicht. Danach ist die Aufladephase abgeschlossen. Der Ladestromtransistor wird von dem Ladstellglied in den sperrenden, der Laststromtransistor wird gleichzeitig in den leitenden Zustand gesteuert. In dieser Entladephase wird der Laststrom am Ausgang an die elektrische Last abgegeben. Der Auflade-/Entladephase kann eine Leerlaufphase folgen.
Da es sich hierbei um eine Regelung des Laststromes handelt, ist vorteilhafterweise kein Spannungsregler, der in herkömmlichen Schaltungen üblicherweise einem DC/DC-Wandler nachge schaltet wird, erforderlich. Mit Vorteil wird somit auf einfache Art und Weise ein stabiler Arbeitspunkt des DC/DC-Wandlers erreicht.
In einer weiteren Ausführungsform umfasst die Messeinrichtung eine Kompensationseinheit zum Ausgleichen eines jeweiligen Eingangsspannungs-Offsets des Messverstärkers und des Stellverstärkers.
Vorteilhafterweise wird damit ein durch den Eingangsspannungs-Offset der eingesetzten Transkonduktanzverstärker verursachter Messfehler beim Laststrom und beim Stellstrom ausgeglichen.
In einer Weiterbildung umfasst die Kompensationseinheit einen aktivierbaren Zähler, einen damit verbundenen Digital-Analog-Konverter und einen mit dem Digital-Analog-Konverter verbundenen Ausgleichsverstärker. Der Ausgleichsverstärker ist mit dem Vergleichsknoten verbunden und über einen Ausgleichskomparator und einen Inverter mit dem Zähler rückgekoppelt.
In einer Weiterbildung ist der Ausgleichskomparator zum Vergleich einer an dem Referenzwiderstand abfallenden Referenzspannung mit der Spannung des Vergleichsknotens ausgelegt.
Um die Eingangsspannungs-Offsets auszugleichen, wird die Schaltungsanordnung in einen Kompensationsmodus geschaltet. In diesem Modus werden Laststrom und Stellstrom auf Null gesetzt. Der Wert des Zählers wird so lange erhöht oder verringert, bis die Referenzspannung den Wert der Spannung des Vergleichsknotens erreicht hat. Der letzte Zählerstand wird gespeichert. Die Schaltungsanordnung wird anschließend in einen normalen Betriebsmodus eines DC/DC-Wandlers geschaltet.
Vorteilhafterweise wird der Eingangsspannungs-Offset der Transkonduktanzverstärker als Zählerstand in einem nicht flüchtigen Speicher gespeichert und ist so jederzeit wieder abrufbar.
In einer alternativen Ausführungsform umfasst die Kompensationseinheit einen Sample-Hold-Kondensator.
Damit können die Eingangsspannungs-Offsets der Transkonduktanzverstärker auf analoge Art und Weise ausgeglichen werden.
In einer Weiterbildung umfasst die Messeinrichtung zusätzlich einen parallel zu dem Laststromtransistor und dem Messwiderstand geschalteten, von der Steuereinrichtung gesteuerten Paralleltransistor. Der Paralleltransistor ist um einen Faktor k größer dimensioniert als der Laststromtransistor. Der Faktor k beträgt beispielsweise den Wert 500000.
Damit wird bewirkt, dass der größte Anteil des Laststromes über den Paralleltransistor fließt, und nur ein sehr geringer Anteil des Laststromes über den Messwiderstand fließt.
Vorteilhafterweise fließt der Hauptanteil des Laststromes mit vernachlässigbarem Verlust zum Ausgang, da sich in diesem Pfad kein Widerstand befindet.
In einer Ausführungsform weist eine Wandleranordnung die oben beschriebene Schaltungsanordnung insbesondere für DC/DC-Wandler, eine mit dem Eingang der Schaltungsanordnung gekoppelte Serienschaltung, sowie eine mit dem Ausgang der Schaltungsanordnung verbundene Parallelschaltung auf. Die Serienschaltung ist auf den Bezugspotentialanschluss bezogen und umfasst eine Induktivität und eine Energiequelle, an deren Verbindungsknoten eine Eingangskapazität angeschlossen ist. Die Parallelschaltung ist auf den Bezugspotentialanschluss bezogen und umfasst eine Ausgangskapazität und mindestens eine Leuchtdiode. Die Energiequelle kann beispielsweise als Spannungsquelle ausgeführt sein.
In einer Aufladephase der Wandleranordnung steigt durch Zufuhr von Energie aus der Energiequelle ein Strom durch die Induktivität an. Ein magnetischer Speicher der Induktivität wird aufgeladen. In einer Entladephase wird die in der Induktivität gespeicherte Energie an die mindestens eine Leuchtdiode abgegeben. Die Schaltungsanordnung insbesondere für DC/DC-Wandler bewirkt unter anderem ein Umschalten zwischen Auflade- und Entladephase. Eine Leerlaufphase kann dabei auf die Auflade-/Entladephase folgen, um beispielsweise eine Synchronisation auf eine vorgegebene Frequenz zu erreichen und die Auflade- und Entladephase hierfür zu kurz wären. Die Ausgangskapazität glättet eine für die mindestens eine Leuchtdiode bereit gestellte Spannung. Die Eingangskapazität gleicht durch Zuleitungen verursachte Induktivitäten aus, was besonders bei störungsempfindlichen Anwendungen von Vorteil ist.
Vorteilhafterweise ist die Parallelschaltung über genau einen Pin mit dem Ausgang der Schaltungsanordnung insbesondere für DC/DC-Wandler verbindbar.
In einer Ausführungsform umfasst ein Verfahren zur Steuerung eines DC/DC-Wandlers das Zuführen einer Eingangsspannung, das Erfassen eines Mittelwertes eines der Eingangsspannung entsprechenden Laststromes, das Einstellen des Mittelwertes des Laststromes auf eine vorgegebene Größe und das Bereitstellen einer Ausgangsspannung in Abhängigkeit des gemittelten Laststromes.
In einer Weiterbildung ist das Verfahren gekennzeichnet durch das Erfassen des Mittelwertes des Laststromes in einem Parallelzweig eines vom Laststrom durchflossenen Laststrompfades.
Vorteilhafterweise wird dadurch der Laststrom nicht durch einen Messwiderstand belastet.
In einer Weiterbildung ist das Verfahren gekennzeichnet durch das Einstellen des Mittelwertes des Laststroms durch Zuführen eines Stellstromes.
Vorteilhafterweise ist der abgegebene gemittelte Laststrom auf eine vorgegebene, konstante Größe einstellbar.
Die Schaltungsanordnung und das Verfahren können somit bevorzugt für DC/DC-Wandler mit einem konstanten Ausgangsstrom, für Blitzlichtansteuerungen, für LED-Ansteuerungen oder auch in ähnlicher Form für DC/DC-Wandler mit konstantem Eingangsstrom, beispielsweise Universal Serial Bus-, also USB-Ladegeräte, eingesetzt werden.
Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente und Schaltungsteile tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Es zeigen:
1 eine beispielhafte Ausführungsform einer Schaltungsanordnung insbesondere für DC/DC-Wandler nach dem vorgeschlagenen Prinzip,
2 eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer beispielhaften Ausführungsform einer Messeinrichtung,
3 eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer beispielhaften Ausführungsform einer Steuereinrichtung,
4 eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer weiteren beispielhaften Ausführungsform einer Messeinrichtung und
5 eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer weiteren beispielhaften Ausführungsform einer Messeinrichtung.
1 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung insbesondere für DC/DC-Wandler nach dem vorgeschlagenen Prinzip. Eine Schaltungsanordnung 5 weist einen Eingang E und einen Ausgang A auf. An den Eingang E ist eine Induktivität L1, die über eine Energiequelle BT mit einem Bezugspotentialanschluss 1 verbunden ist, angeschlossen. An einem Verbindungspunkt zwischen Energiequelle BT und der Induktivität L1 ist zur Stabilisierung insbesondere bei hochfrequenten Anwendungen eine Eingangskapazität C1 angeschlossen, die ebenfalls mit dem Bezugspotentialanschluss 1 verbunden ist. Am Ausgang A ist als elektrische Last eine auf den Bezugspotentialanschluss 1 bezogene Parallelschaltung umfassend eine Ausgangskapazität C2, sowie eine Leuchtdioden D1 angeschlossen. Die Schaltungsanordnung 5 umfasst einen Laststrompfad 3, einen Ladestrompfad 4, eine Messeinrichtung M und ei ne Steuereinrichtung S. Der Laststrompfad 3 verläuft zwischen Eingang E und Ausgang A der Schaltungsanordnung 5. Der Ladestrompfad 4 verläuft zwischen Eingang E der Schaltungsanordnung 5 und dem Bezugspotentialanschluss 1. Die Messeinrichtung M ist seriell in den Laststrompfad 3 eingekoppelt und ist ausgangsseitig mit der Steuereinrichtung S verbunden. Die Steuereinrichtung S ist mit dem Ladestrompfad 4 verbunden. Der Ladestrompfad 4 weist einen Ladestromtransistor T4, sowie eine Ladestrommesseinheit I4 auf. Der Ladestromtransistor T4 ist beispielsweise als n-Kanal-Feldeffekttransistor vom selbst sperrenden Typ ausgeführt, dessen Drain-Anschluss mit dem Eingang E der Schaltungsanordnung 5 und dessen Source- und Bulk-Anschluss mit der Ladestrommesseinheit I4 verbunden sind. Ein Gate-Anschluss des Ladestromtransistors T4 ist mit der Steuereinheit S verbunden. Die Ladestrommesseinheit I4 ist auf den Bezugspotentialanschluss 1 bezogen und ausgangsseitig mit der Steuereinheit S verbunden. Der Laststrompfad 3 weist einen Laststromtransistor T3 auf. Der Laststromtransistor T3 ist beispielsweise als p-Kanal-Feldeffekttransistor vom selbst sperrenden Typ ausgeführt, dessen Source-Anschluss mit dem Eingang E der Schaltungsanordnung 5 und dessen Drain-Anschluss mit der Messeinrichtung M verbunden sind. Ein Gate-Anschluss des Laststromtransistors T3 ist mit der Steuereinheit S gekoppelt. Die Messeinrichtung M umfasst eine Laststrommesseinheit I3, eine damit gekoppelte Mittelwerteinheit MW, sowie eine damit verbundene Summeneinheit SP. Ein Ausgang der Summeneinheit SP ist mit der Steuereinheit S verbunden. Die Summeneinheit SP weist einen weiteren Eingang zum Zuführen eines Stellstromes IS auf.
In einer Aufladephase ist der Ladestromtransistor T4 von der Steuereinheit S in den leitenden Zustand gesteuert, der Laststromtransistor T3 ist von der Steuereinheit S in den sper renden Zustand gesteuert. Somit wird gemäß dem Funktionsprinzip eines DC/DC-Wandlers, hier beispielhaft ausgeführt als Aufwärtswandler, der magnetische Speicher der Induktivität L1 von der Energiequelle BT aufgeladen. In einer Entladephase ist der Ladestromtransistor T4 in einen sperrenden und der Laststromtransistor T3 ist von der Steuereinheit S in einen leitenden Zustand gesteuert. Folglich wird die in der Induktivität L1 gespeicherte Energie am Ausgang A der Schaltungsanordnung 5 an die angeschlossene elektrische Last, hier die Leuchtdioden D1, abgegeben. Dabei glättet die Ausgangskapazität C2 eine am Ausgang A bereit gestellte Spannung. Ein den Laststrompfad 3 durchfließender Laststrom IL wird von der Laststrommesseinheit I3 erfasst. Die Mittelwerteinheit MW bildet einen Durchschnitt der Messwerte für den Laststrom IL. Von diesem Durchschnitt wird in der Summeneinheit ein Mittelwert eines zugeführten Stellstromes IS subtrahiert. Das Ergebnis wird der Steuereinheit S zugeführt und zur Steuerung des Umschaltens zwischen Aufladephase und Entladephase herangezogen.
Vorteilhafterweise benötigt die Schaltungsanordnung 5 bei integrierter Ausführung auf einem Chip lediglich einen Pin, nämlich den Ausgang A, zum Anschluss der in diesem Fall extern angeschlossenen elektrischen Last, die direkt mit dem Bezugspotentialanschluss 1 verbindbar ist. Das zusätzliche Anschließen einer Stromquelle oder eines Widerstandes auf Seiten der elektrischen Last erübrigt sich. Das Erfassen des Mittelwertes des Laststromes IL, sowie die Regelung des Laststromes IL vermeidet mit Vorteil eine Spannungssteuerung. Somit ist eine Stabilität des DC/DC-Wandlers einfacher zu erreichen.
In einer weiteren Ausführungsform können weitere Leuchtdioden, wie in 1 beispielhaft als Leuchtdiode D2 dargestellt, zu der Leuchtdiode D1 in Reihe geschaltet sein.
2 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer beispielhaften Ausführungsform der Messeinrichtung M. Die Messeinrichtung M umfasst einen zwischen den Drain-Anschluss des Laststromtransistors T3 und den Ausgang A der Schaltungsanordnung 5 seriell in den Laststrompfad 3 eingekoppelten Messwiderstand RM und einen damit verbundenen Messverstärker MV. Ein Ausgang des Messverstärkers MV bildet einen Vergleichsknoten V. Des Weiteren umfasst die Messeinrichtung M eine mit einem Versorgungspotentialanschluss 2 verbundene Stromquelle zum Bereitstellen des Stellstromes IS, die seriell über einen Referenzwiderstand RR mit dem Bezugspotentialanschluss 1 verbunden ist, sowie einen mit dem Referenzwiderstand RR verbundenen Stellverstärker SV. Ein Ausgang des Stellverstärkers SV ist mit dem Vergleichsknoten V verbunden. Der Vergleichsknoten V ist mit einem Eingang der Steuereinrichtung S verbunden. Zum besseren Verständnis ist zusätzlich ein Kondensator C3 dargestellt, der zwischen den Vergleichsknoten V und den Bezugspotentialanschluss 1 geschaltet ist. Der Kondensator C3 bildet einen Pol zur Stabilisierung der Schaltungsanordnung.
Der Messverstärker MV und der Stellverstärker SV sind jeweils als Transkonduktanzverstärker ausgeführt und stellen an ihrem jeweiligen Ausgang einen zur jeweiligen Eingangsspannungsdifferenz proportionalen Ausgangsstrom bereit. Dabei bestimmt eine Übertragungssteilheit eines jeden Transkonduktanzverstärkers das Verhältnis zwischen der Änderung des Ausgangsstroms zur Änderung der Eingangsspannungsdifferenz. Der Mess verstärker MV stellt an seinem Ausgang einen Messstrom IM bereit, der proportional zu einer am Messwiderstand RM abfallenden Messspannung UM ist. Der Stellverstärker SV stellt an seinem Ausgang einen Referenzstrom IR bereit, der proportional zu einer am Referenzwiderstand RR abfallenden Referenzspannung UR ist. Damit der Vergleichsknoten V ausgeglichen ist, muss das zeitliche Integral über den Messstrom IM dem zeitlichen Integral über den Referenzstrom IR entsprechen. Es gilt: ∫(UR·SSV)dt = ∫(UM·SMV)dtwobei UR die Referenzspannung UR, UM die Messspannung UM, SSV eine Übertragungssteilheit SSV des Stellverstärkers SV und SMV eine Übertragungssteilheit SMV des Messverstärkers repräsentiert. Durch Einsetzen erhält man: ∫(IS·RR·SSV)dt = ∫(IL·RM·SMV)dtwobei IS den Stellstrom IS, RR den Referenzwiderstand RR, IL den Laststrom IL und RM den Messwiderstand RM repräsentiert.
Werden die Transkonduktanzverstärker so gewählt, dass die Übertragungssteilheit SSV des Stellverstärkers SV der Übertragungssteilheit SMV des Messverstärkers MV entspricht, können die Übertragungssteilheiten aus der Gleichung weggelassen werden und es ergibt sich: ∫(IS·RR)dt = ∫(IL·RM)dt.
Vorteilhafterweise lässt sich wie gezeigt mit Hilfe des Stellstromes IS der Mittelwert des Laststromes IL einstellen.
Mit Vorteil ist durch diese Regulierung des Stromes die Stabilität eines DC/DC-Wandlers einfacher zu erreichen. Eine Spannungsregelung erübrigt sich.
3 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer beispielhaften Ausführungsform der Steuereinrichtung S. Die Steuereinrichtung S umfasst einen Komparator KP, sowie ein damit verbundenes Flip-Flop FF und einen Taktgeber TG. Das Flip-Flop FF ist als RS-Flip-Flop ausgeführt, und wird über seinen Setzeingang von dem Taktgeber TG getaktet. Ein Ausgang des Flip-Flops FF ist mit dem Gate-Anschluss des Ladestromtransistors T4 verbunden. Ein invertierter Ausgang des Flip-Flops FF ist mit dem Gate-Anschluss des Laststromtransistors T3 gekoppelt. Dazwischen kann sich eine zusätzliche, hier nicht dargestellte Schaltung befinden, die ermöglicht, dass sowohl der Laststromtransistor T3 als auch der Ladestromtransistor T4 in einen sperrenden Zustand gesteuert werden können. Einem ersten Eingang des Komparators KP wird eine Ladespannung UL zugeführt. Die Ladespannung UL entspricht dabei einem von der Ladestrommesseinheit I4 erfassten Ladestrom IS. Einem zweiten Eingang des Komparators KP wird eine Vergleichsspannung UV zugeführt, welche an dem Vergleichsknoten V anliegt. Ein Ausgang des Komparators KP ist mit einem Rücksetzeingang des Flip-Flops FF verbunden.
Während der Aufladephase steigt ein Strom durch die Induktivität L1 an. Damit steigt auch die Ladespannung UL. Solange die Ladespannung UL kleiner als die Vergleichsspannung UV ist, bleibt der Ausgang des Komparators KP auf dem logischen Wert Eins. Sobald die Ladespannung UL den Wert der Vergleichsspannung UV erreicht, geht der Ausgang des Komparators KP auf den logischen Wert Null. Dies initiiert ein Ausschal ten des Ladestromtransistors T4 und ein gleichzeitiges Einschalten des Laststromtransistors T3. Damit wird ein Umschalten von der Auflade- in die Entladephase bewirkt. Am Ausgang A der Schaltungsanordnung 5 wird der Laststrom IL an die elektrische Last abgegeben.
Vorteilhafterweise wird durch die Art und Weise der Messung in der Messeinrichtung M und die anschließende Steuerung in der Steuereinheit S erreicht, dass der Mittelwert des abgegebenen Laststromes IL auf einem über den Stellstrom IS einstellbaren Wert konstant gehalten wird. Eine bei herkömmlichen DC/DC-Wandlern erforderliche nachgeschaltete Spannungsregelung ist somit nicht erforderlich. Zusätzlich wird mit Vorteil die elektrische Last über genau einen Pin angeschlossen.
In einer weiteren Ausführungsform weist die Steuereinheit S zusätzlich ein RC-Glied, umfassend einen Kondensator C4 und einen Widerstand R4, auf. Damit wird mit Vorteil das Zeitverhalten der Schaltungsanordnung verbessert, in dem ein Nachregeln des Laststromes IL beschleunigt wird. Dadurch kann die Kapazität des Kondensators C3 reduziert werden.
4 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer weiteren Ausführungsform der Messeinrichtung M. Die Messeinrichtung M umfasst hier zusätzlich zu den in 2 beschriebenen Elementen einen Parallelzweig P mit einem Paralleltransistor T2. Der Paralleltransistor T2 ist als p-Kanal-Feldeffekttransistor vom selbst sperrenden Typ ausgebildet. Ein Source-Anschluss des Paralleltransistors T2 ist mit dem Eingang E der Schaltungsanordnung 5 verbunden. Ein Drain-Anschluss des Paralleltransistors T2 ist mit dem Ausgang A der Schaltungsanordnung 5 verbunden. Ein Gate-An-schluss des Paralleltransistors T2 ist mit dem Gate-Anschluss des Laststromtransistors T3 verbunden.
Der Paralleltransistor T2 wird in gleicher Art und Weise wie der Laststromtransistor T3 von der Steuereinheit S gesteuert. Der Paralleltransistor T2 ist dabei um einen Faktor k, beispielsweise 500000, größer dimensioniert als der Laststromtransistor T3. Somit fließt der größte Anteil des Laststromes IL über den Paralleltransistor T2 im Parallelzweig P. Lediglich ein sehr geringer Anteil des Laststromes IL fließt über den Messwiderstand RM. Wird die an dem Messwiderstand RM abfallende Messspannung UM klein gehalten, so beträgt das Verhältnis zwischen dem Strom durch den Messwiderstand RM und dem Strom im Parallelzweig P annähernd den Quotienten 1:k.
Mit Vorteil ist damit der Parallelzweig P, in dem der Hauptanteil des Laststromes IS fließt, frei von unerwünschten Widerständen.
5 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einer weiteren beispielhaften Ausführungsform einer Messeinrichtung M. Die Messeinrichtung M umfasst hier zusätzlich zur in 2 beschriebenen Ausführungsform eine Kompensationseinheit K zum Ausgleich der bei Transkonduktanzverstärkern vorkommenden Eingangsspannungs-Offsets. Die Kompensationseinheit K umfasst einen Zähler Z, einen Digital/Analog-Konverter DA, einen Ausgleichsverstärker AV, einen Ausgleichskomparator AK, sowie einen Inverter I. Der Zähler Z weist einen Aktivierungseingang AE und einen Steuereingang ST zum Umschalten der Zählrichtung auf. Ein Ausgang des Zählers Z ist mit einem Eingang des Digital/Analog-Konverters DA verbunden. Ein Ausgang des Digital/Analog-Konverters DA ist mit einem ersten Eingang des Ausgleichsverstärkers AV verbunden. Einem zweiten Eingang des Ausgleichsverstärkers AV wird die Referenzspannung UR zugeführt. Ein Ausgang des Ausgleichsverstärkers AV bildet einen Ausgang der Kompensationseinheit K und ist mit dem Vergleichsknoten V verbunden. Zusätzlich ist der Ausgang des Ausgleichsverstärkers AV mit einem ersten Eingang des Ausgleichskomparators AK verbunden. Einem zweiten Eingang des Ausgleichskomparators AK wird ebenfalls die Referenzspannung UR zugeführt. Ein Ausgang des Ausgleichskomparators AK ist über den Inverter I mit dem Steuereingang ST des Zählers Z verbunden.
Zur Aktivierung der Kompensationseinheit K werden sowohl der Stellstrom IS als auch der Laststrom IL auf Null gesetzt. Beim Laststrom IL kann dies beispielsweise durch Kurzschließen der Eingänge des Messverstärkers MV erreicht werden. Anschließend wird der Zähler Z über den Aktivierungseingang AE gestartet. Ein Wert des Zählers Z wird nun, gesteuert über den Steuereingang ST, so lange erhöht oder erniedrigt, bis die Referenzspannung UR genauso groß ist wie die am Vergleichsknoten V anliegende Vergleichsspannung UV. Bei Erreichen dieses Zustandes sind die Eingangsspannungs-Offsets des Messverstärkers MV und des Stellverstärkers SV ausgeglichen. Der letzte Stand des Zählers Z wird gespeichert. Anschließend wird die Kompensationseinheit K durch eine logische Null am Aktivierungseingang AE des Zählers Z deaktiviert. Die Schaltungsanordnung wird im Folgenden als DC/DC-Wandler mit dem gespeicherten Wert entsprechend der Kompensation betrieben.
Mit Vorteil werden mit der Kompensationseinheit K die Eingangsspannungs-Offsets des Messverstärkers MV, sowie des Stellverstärkers SV ausgeglichen. Dies ist besonders vorteil haft, da die über dem Messwiderstand RM abfallende Messspannung UM wie in 4 beschrieben möglichst klein sein soll und ein nicht ausgeglichener Eingangsspannungs-Offset des Messverstärkers MV das Messergebnis verfälschen würde.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

1: Bezugspotentialanschluss
2: Versorgungspotentialanschluss
3: Laststrompfad
4: Ladestrompfad
5: Schaltungsanordnung
A: Ausgang
AE: Aktivierungseingang
AK: Ausgleichskomparator
AV: Ausgleichsverstärker
BT: Energiequelle
C1: Eingangskapazität
C2: Ausgangskapazität
C3, C4: Kondensator
D1, D2: Leuchtdiode
DA: Digital/Analog-Konverter
E: Eingang
FF: Flip-Flop
I: Inverter
I3: Laststrommesseinheit
I4: Ladestrommesseinheit
IL: Laststrom
IM: Messstrom
IR: Referenzstrom
IS: Stellstrom
K: Kompensationseinheit
KP: Komparator
L1: Induktivität
M: Messeinrichtung
MW: Mittelwerteinheit
MV: Messverstärker
P: Parallelzweig
R4: Widerstand
RM: Messwiderstand
RR: Referenzwiderstand
S: Steuereinrichtung
SP: Summeneinheit
ST: Steuereingang
SV: Stellverstärker
T2: Paralleltransistor
T3: Laststromtransistor
T4: Ladestromtransistor
TG: Taktgeber
UL: Ladespannung
UM: Messspannung
UR: Referenzspannung
UV: Vergleichsspannung
V: Vergleichsknoten
Z: Zähler

Claims

Schaltungsanordnung insbesondere für DC/DC-Wandler aufweisend – einen Eingang (E) zum Anschließen eines Energiespeichers (L1) und einer damit verbundenen Energiequelle (BT), – eine Ausgang (A) zum Treiben einer elektrischen Last (D1, D2), – einen schaltbaren Laststrompfad (3), der einerseits mit dem Eingang (E) und andererseits mit dem Ausgang (A) verbunden ist, – einen schaltbaren Ladestrompfad (4), der einerseits mit dem Eingang (E) und andererseits mit einem Bezugspotentialanschluss (1) verbunden ist und – eine Messeinrichtung (M) zum Erfassen eines den Laststrompfad (3) durchfließenden Laststromes (IL).
Schaltungsanordnung nach Anspruch 1, wobei eine sowohl mit dem Ladestrompfad (3) als auch mit der Messeinrichtung (M) gekoppelte Steuereinrichtung (S) zum Einstellen eines Laststromes (IL) bezogen auf einen den Ladestrompfad (3) durchfließenden Ladestrom vorgesehen ist.
Schaltungsanordnung nach Anspruch 2, wobei der Laststrompfad (3) mit Hilfe eines von der Steuereinrichtung (S) steuerbaren Laststromtransistors (T3) und der Ladestrompfad (4) mit Hilfe eines von der Steuereinrichtung (S) steuerbaren Ladestromtransistors (T4) schaltbar sind.
Schaltungsanordnung nach einem der vorherigen Ansprüche, wobei die Messeinrichtung (M) einen seriell in den Laststrompfad (3) eingekoppelten Messwiderstand (RM) und einen damit verbundenen Messverstärker (MV), dessen Ausgang einen Vergleichsknoten (V) bildet, aufweist.
Schaltungsanordnung nach dem vorherigen Anspruch, wobei die Messeinrichtung (M) eine Stromquelle zum Bereitstellen eines Stellstromes (IS), einen damit verbundenen Referenzwiderstand (RR), sowie einen mit dem Referenzwiderstand (RR) gekoppelten Stellverstärker (SV), der ausgangsseitig mit dem Vergleichsknoten (V) verbunden ist, umfasst.
Schaltungsanordnung nach dem vorherigen Anspruch, wobei der Messverstärker (MV) und der Stellverstärker (SV) jeweils als Transkonduktanzverstärker ausgeführt sind und eine Übertragungssteilheit (SMV) des Messverstärkers (MV) an eine Übertragungssteilheit (SSV) des Stellverstärkers (SV) angepasst ist.
Schaltungsanordnung nach dem vorherigen Anspruch, wobei ein von dem Messverstärker (MV) bereitgestellter, über die Zeit integrierter Messstrom (IM) einem von dem Stellverstärker (SV) bereitgestellten, über die Zeit integrierten Referenzstrom (IR) entspricht.
Schaltungsanordnung nach einem der Ansprüche 5 bis 7, wobei ein Mittelwert des Laststromes (IL) bezogen auf den Stellstrom (IS) einstellbar ist.
Schaltungsanordnung nach Anspruch 3, wobei die Steuereinrichtung (S) einen eingangsseitig mit dem Ladestrompfad (4) und der Messeinrichtung (M) gekoppelten Komparator (KP) und ein mit einem Ausgang des Komparators (KP) verbundenes Ladestellglied (FF, TG) umfasst.
Schaltungsanordnung nach Anspruch 9, wobei ein von dem Ladestellglied (FF, TG) bereitgestelltes Schaltsignal zum Schalten des Ladestromtransistors (T4) und ein von dem Ladestellglied (FF, TG) bereitgestelltes invertiertes Schaltsignal zum Schalten des Laststromtransistors (T3) ausgelegt ist.
Schaltungsanordnung nach Anspruch 9 oder 10, wobei der Komparator (KP) zum Vergleichen einer am Vergleichsknoten (V) anliegenden Vergleichsspannung (UV) und einer dem Ladestrom entsprechenden Ladespannung (UL) ausgelegt ist.
Schaltungsanordnung nach einem der Ansprüche 5 bis 11, wobei die Messeinrichtung (M) eine Kompensationseinheit (K) zum Ausgleichen eines jeweiligen Eingangsspannungs-Offsets des Messverstärkers (MV) und des Stellverstärkers (SV) umfasst.
Schaltungsanordnung nach dem vorherigen Anspruch, wobei die Kompensationseinheit (K) einen aktivierbaren Zähler (Z), einen damit verbundenen Digital/Analog-Konverter (DA) und einen damit verbundenen Ausgleichsverstärker (AV) umfasst, der über einen Ausgleichskomparator (AK) und einen Inverter (I) mit dem Zähler (Z) rückgekoppelt und mit dem Vergleichsknoten (V) verbunden ist.
Schaltungsanordnung nach dem vorherigen Anspruch, wobei der Ausgleichskomparator (AK) zum Vergleich einer am Referenzwiderstand (RR) abfallenden Referenzspannung (UR) mit der Spannung des Vergleichsknoten (V) ausgelegt ist.
Schaltungsanordnung nach Anspruch 12, wobei die Kompensationseinheit (K) einen Sample-Hold-Kondensator umfasst.
Schaltungsanordnung nach Anspruch 4, wobei die Messeinrichtung (M) zusätzlich einen parallel zu dem Laststromtransistor (T3) und dem Messwiderstand (RM) geschalteten, von der Steuereinrichtung (S) gesteuerten Paralleltransistor (T2) umfasst, der um einen Faktor k größer dimensioniert ist, als der Laststromtransistor (T3).
Wandleranordnung aufweisend, – die Schaltungsanordnung (5) nach einem der Ansprüche 1 bis 16, – eine mit dem Eingang (E) der Schaltungsanordnung (5) gekoppelte, auf den Bezugspotentialanschluss (1) bezogene Serienschaltung umfassend eine Induktivität (L1) und eine Energiequelle (BT), an deren Verbindungsknoten eine Eingangskapazität (C1) angeschlossen ist und – eine mit dem Ausgang (A) der Schaltungsanordnung (5) verbundene, auf den Bezugspotentialanschluss (1) bezogene Parallelschaltung umfassend eine Ausgangskapazität (C2), sowie mindestens eine Leuchtdiode (D1).
Verfahren zur Steuerung eines DC/DC-Wandlers, das folgende Schritte umfasst: – Zuführen einer Eingangsspannung, – Erfassen eines Mittelwertes eines der Eingangsspannung entsprechenden Laststromes (IL), – Einstellen des Mittelwertes des Laststromes (IL) auf eine vorgegebene Größe und – Bereitstellen einer Ausgangsspannung in Abhängigkeit des gemittelten Laststromes (IL).
Verfahren nach Anspruch 18, gekennzeichnet durch Erfassen des Mittelwertes des Laststromes in einem Parallelzweig (P) eines vom Laststrom (IL) durchflossenen Laststrompfades (3).
Verfahren nach Anspruch 18 oder 19, gekennzeichnet durch Einstellen des Mittelwertes des Laststromes (IL) durch Zuführen eines Stellstromes (IS).