DE102007036045A1 - Electronic component with at least one component, in particular a semiconductor component, and method for its production - Google Patents
Electronic component with at least one component, in particular a semiconductor component, and method for its production Download PDFInfo
- Publication number
- DE102007036045A1 DE102007036045A1 DE200710036045 DE102007036045A DE102007036045A1 DE 102007036045 A1 DE102007036045 A1 DE 102007036045A1 DE 200710036045 DE200710036045 DE 200710036045 DE 102007036045 A DE102007036045 A DE 102007036045A DE 102007036045 A1 DE102007036045 A1 DE 102007036045A1
- Authority
- DE
- Germany
- Prior art keywords
- component
- layer composite
- connection
- carrier
- carrier assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Es wird ein elektronischer Baustein mit zumindest einem Bauelement (15, 19), insbesondere einem Halbleiterbauelement, beschrieben, bei dem das zumindest eine Bauelement (15, 19) auf einer Trägeranordn (30) vorgesehen, der mehrere Schichten (31, ..., 39) aus einem isolierenden Material umfasst. Der Schichtverbund (30) ist mit der Trägeranordnung (10) verbunden, so dass das zumindest eine Bauelement (15, 19) zwischen dem Schichtverbund (30) und der Trägeranordnung (10) eingeschlossen/eingekapselt ist. Der Schichtverbund (30) umfasst eine Verbindungsstruktur (40, ..., 56) zur elektrischen Kontaktierung des zumindest einen Bauelements (15, 19) mit einem anderen elektrischen Funktionselement der Trägeranordnung (10) oder auf der Trägeranordnung (10) oder außerhalb des Schichtverbunds (30).An electronic component with at least one component (15, 19), in particular a semiconductor component, is described, in which the at least one component (15, 19) is provided on a carrier assembly (30) comprising a plurality of layers (31,. 39) of an insulating material. The layer composite (30) is connected to the carrier arrangement (10), so that the at least one component (15, 19) is enclosed / encapsulated between the layer composite (30) and the carrier arrangement (10). The layer composite (30) comprises a connecting structure (40, ..., 56) for electrically contacting the at least one component (15, 19) with another electrical functional element of the carrier arrangement (10) or on the carrier arrangement (10) or outside the layer composite (30).
Description
Die Erfindung betrifft einen elektronischen Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, sowie ein Verfahren zu dessen Herstellung.The The invention relates to an electronic component with at least one Component, in particular a semiconductor device, and a method for its production.
Ein elektronischer Baustein umfasst üblicherweise einen Träger oder ein Substrat, auf dem eine strukturierte Metallschicht mit Metall- oder Kontaktflächen aufgebracht ist. Auf manchen der Kontaktflächen sind jeweils ein oder mehrere Bauelemente, z. B. ein Halbleiterchip oder ein passives Bauelement, aufgebracht. Das oder die Bauelemente sind über ein Verbindungsmittel, in der Regel ein Lot oder einen Kleber, mit der jeweiligen Kontaktfläche verbunden. Sofern eines der Bauelemente einen Rückseitenkontakt, d. h. einen dem Träger oder Substrat zugewandten Kontakt aufweist, so wird durch das Verbindungsmittel nicht nur eine mechanische, sondern auch eine elektrische Verbindung zu der jeweiligen Kontaktfläche hergestellt. Bei der elektrischen Kontaktierung weisen zumindest manche der Bauelemente jeweils eine Anzahl an Kontaktflächen auf ihrer von dem Träger abgewandten Oberseite auf.One Electronic component usually includes a carrier or a substrate on which a structured metal layer with Metal or contact surfaces is applied. On some of the contact surfaces are each one or several components, eg. B. a semiconductor chip or a passive Component, applied. The one or more components are over Connecting means, usually a solder or an adhesive, with the connected to respective contact surface. If one of the components has a backside contact, i. H. one the carrier or substrate-facing contact, so is by the connecting means not just a mechanical but also an electrical connection to the respective contact surface produced. In the electrical contact have at least some of the components each have a number of contact surfaces theirs from the carrier turned away on top.
Die elektrische Verbindung zwischen den Kontaktflächen untereinander und/oder einer der Kontaktflächen der Metallschicht wird üblicherweise unter Verwendung von Bonddrähten oder durch eine sog. planare Verbindungstechnologie realisiert. Bei letzterer wird eine Oberfläche des mit dem zumindest einen Bauelement bestückten Trägers zunächst mit einer Isolationsschicht bedeckt. An den Stellen der Kontaktflächen werden Öffnungen in die Isolationsschicht eingebracht, um diese freizulegen. Anschließend wird auf der Isolationsschicht eine Leiterzugstruktur hergestellt. Die planare Verbindungstechnologie ist beispielsweise unter der Bezeichnung SiPLIT (Siemens Planar Interconnect Technology) bekannt.The electrical connection between the contact surfaces with each other and / or one of the contact surfaces the metal layer is usually under Use of bonding wires or realized by a so-called planar connection technology. The latter becomes a surface of the equipped with the at least one component carrier first with an insulating layer covered. At the points of the contact surfaces are openings introduced into the insulating layer to expose it. Subsequently, will produced on the insulation layer a Leiterzugstruktur. The For example, planar interconnect technology is called SiPLIT (Siemens Planar Interconnect Technology).
Die Verwendung der planaren Verbindungstechnologie weist den Vorteil auf, dass neben der Herstellung elektrischer Verbindungsstrukturen gleichzeitig eine hermetische Verkapselung der Bausteine erzielt werden kann. Bei elektronischen Modulen, bei denen elektrische Verbindungen unter Verwendung von Drahtbrücken (Bonddrähte) realisiert werden, muss zur Verkapselung der Bauelemente ein Verguss aus einem Gel oder einer Kunststoffmasse vorgesehen werden.The Using the planar interconnect technology has the advantage on top of that, in addition to making electrical connection structures simultaneously a hermetic encapsulation of the blocks can be achieved. In electronic modules where electrical connections under Use of wire bridges (Bonding wires) must be realized, for the encapsulation of the components a potting be provided from a gel or a plastic mass.
Ist zumindest einer der Bausteine als Leistungshalbleiterchip ausgebildet, so werden beim Betrieb des elektronischen Bausteins sehr hohe Temperaturen von mehr als 150°C erreicht. Aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der in einem elektronischen Baustein der oben beschriebenen Arten verwendeten Materialien kann es zu Problemen hinsichtlich der thermischen und thermomechanischen Stabilität kommen. So kann insbesondere eine Delamination aneinander grenzender Fügepartner auftreten, wodurch als Folge die hermetische Verkapselung der elektronischen Bausteine beschädigt sein kann. Hierdurch ist die Langzeitzuverlässigkeit des elektronischen Bausteins verringert.is at least one of the components is designed as a power semiconductor chip, Thus, during operation of the electronic device very high temperatures of more than 150 ° C reached. Due to the different thermal expansion coefficients in an electronic module of the types described above used materials can cause problems in terms of thermal and thermomechanical stability come. In particular, a delamination adjacent to each other joining partner occur as a result of the hermetic encapsulation of the electronic Blocks damaged can be. This is the long-term reliability of the electronic Block is reduced.
Es ist daher Aufgabe der vorliegenden Erfindung einen elektronischen Baustein und ein Verfahren zu dessen Herstellung anzugeben, welche eine Verkapselung der Bausteine bei dauerhafter thermischer und thermomechanischer Stabilität des elektronischen Bausteins bei Einsatztemperaturen, insbesondere über 150°C, gewährleisten.It is therefore an object of the present invention is an electronic To specify building block and a method for its production, which an encapsulation of the building blocks in permanent thermal and thermomechanical stability of the electronic module at operating temperatures, in particular above 150 ° C, ensure.
Diese Aufgaben werden durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen sind in den abhängigen Patentansprüchen wiedergegeben.These Tasks are solved by the features of the independent claims. advantageous embodiments are given in the dependent claims.
Ein erfindungsgemäßer elektronischer Baustein umfasst zumindest ein Bauelement, insbesondere ein Halbleiterbauelement, bei dem das zumindest eine Bauelement auf einer Trägeranordnung angeordnet ist. Es ist Schichtverbund vorgesehen, der mehrere Schichten aus einem isolierenden Material umfasst. Der Schichtverbund ist mit der Trägeranordnung verbunden, so dass das zumindest eine Bauelement zwischen dem Schichtverbund und der Trägeranordnung eingeschlossen bzw. eingekapselt ist. Der Schichtverbund umfasst eine Verbindungsstruktur zur elektrischen Kontaktierung des zumindest einen Bauelements mit einem anderen elektrischen Funktionselement der Trägeranordnung oder auf der Trägeranordnung oder außerhalb des Schichtverbunds.One inventive electronic Component comprises at least one component, in particular a semiconductor component, in which the at least one component on a carrier arrangement is arranged. It is provided layer composite, consisting of several layers made of an insulating material. The layer composite is with the carrier assembly connected, so that the at least one component between the layer composite and the carrier assembly enclosed or encapsulated. The layer composite comprises a connection structure for making electrical contact with the at least a device with another electrical functional element the carrier assembly or on the carrier assembly or outside of the layer composite.
Unter einem Funktionselement wird ein beliebiges aktives oder passives Bauelement, eine Kontaktfläche oder dergleichen verstanden. Ein in dem elektronischen Baustein vorgesehenes Bauelement ist bevorzugt ein in Chip-Form vorliegendes Bauelement, wie ein Halbleiter- oder Polymertyp.Under A functional element becomes any active or passive one Component, a contact surface or the like understood. One in the electronic module provided component is preferably a device in chip form, like a semiconductor or polymer type.
Der Erfindung liegt die Erkenntnis zu Grunde, dass die Langzeitstabilitätsprobleme bei elektronischen Bausteinen im Stand der Technik durch die stark unterschiedlichen Eigenschaften miteinander verbundenen Materialien herrühren. Die Erfindung schlägt deshalb vor, die Verbindungsstruktur oder Umverdrahtung unter Verwendung eines Schichtverbunds vorzunehmen, in welchem die Verbindungsstruktur ausgebildet ist. Dabei lässt sich der Schichtverbund, welcher eine Mehrzahl an Schichten umfasst, welche übereinander angeordnet sind, aus einem Material fertigen, welches an das Material der Trägeranordnung angepasste Eigenschaften aufweist. Hierbei ist es insbesondere vorteilhaft, wenn die Materialien der Trägeranordnung und des Schichtverbundes hinsichtlich ihrer thermischen Ausdehnungskoeffizienten zueinander angepasst sind.The invention is based on the finding that the long-term stability problems in the case of electronic components in the prior art are due to materials which are strongly interconnected with one another. The invention therefore proposes to carry out the connection structure or rewiring using a layer composite in which the connection structure is formed. In this case, the layer composite, which comprises a plurality of layers which are arranged one above the other, can be manufactured from a material which has properties adapted to the material of the carrier arrangement has. In this case, it is particularly advantageous if the materials of the carrier arrangement and the layer composite are adapted to each other with regard to their thermal expansion coefficients.
Zweckmäßigerweise umfasst die Trägeranordnung deshalb ein anorganisches Material, insbesondere eine Keramik. Die Schichten des Schichtverbunds sind zweckmäßigerweise ebenfalls aus einem anorganischen Material, insbesondere einer Keramik gebildet. Neben den angepassten Eigenschaften der Materialien der Trägeranordnung und des Schichtverbunds hinsichtlich des thermischen Ausdehnungskoeffizienten und die dadurch erreichte thermomechanische Stabilität weist der elektronische Baustein eine enorme Robustheit auf.Conveniently, includes the carrier assembly Therefore, an inorganic material, in particular a ceramic. The Layers of the layer composite are expediently also made of an inorganic Material, in particular a ceramic formed. In addition to the adjusted Properties of the materials of the carrier arrangement and the layer composite in terms of thermal expansion coefficient and thereby reached thermomechanical stability has the electronic component an enormous robustness.
Neben der Verbindungsstruktur können in dem Schichtverbund aktive und/oder passive Bauelemente vorgesehen sein, die an Leiterzugstrukturen und/oder durch Kontaktierungen der Verbindungsstruktur elektrisch angeschlossen sind. Damit lassen sich in dem Schichtverbund bereits Bestandteile einer Ansteuerung für das Bauelement integrieren. Hierdurch wird der Verdrahtungsaufwand bei der Montage des elektrischen Bausteins zu einem elektronischen Modul verringert.Next the connection structure can provided in the layer composite active and / or passive components be that at Leiterzugstrukturen and / or by contacts the connection structure are electrically connected. This can be done in the layer composite already components of a control for the device integrate. As a result, the wiring effort during assembly reduces the electrical component to an electronic module.
Zweckmäßigerweise ist an zumindest einer Seitenkante und/oder einer von der Trägeranordnung abgewandten Hauptseite des Schichtverbunds ein Anschlusskontakt der Verbindungsstruktur vorgesehen. Beispielsweise können die Anschlusskontakte Lastanschlüsse für das Bauelement darstellen. Die Anschlusskontakte lassen sich hierbei flexibel an solchen Stellen des elektronischen Bausteins anordnen, die für eine spätere weitere Verdrahtung oder einen Anschluss an ein Modul am Besten geeignet sind.Conveniently, is on at least one side edge and / or facing away from the carrier assembly Main side of the composite layer, a connection contact of the connection structure intended. For example, you can the connection contacts load connections for the Represent component. The connection contacts can be hereby arrange flexibly at such locations of the electronic module, the for one latter further wiring or connection to a module is best are suitable.
Eine weitere Ausbildung sieht vor, dass das zumindest eine Bauelement in einer Aussparung oder einer Vertiefung des Schichtverbunds angeordnet ist. Neben der hermetischen Verkapselung des Bausteins wird hierdurch ein hervorragender mechanischer Schutz des Bausteins sichergestellt.A Further training provides that the at least one component arranged in a recess or a depression of the layer composite is. In addition to the hermetic encapsulation of the device is thereby ensures excellent mechanical protection of the device.
Am Boden der Aussparung oder der Vertiefung kann zumindest eine Anschlusskontaktfläche zur elektrischen Kontaktierung einer jeweiligen Bauelementkontaktfläche vorgesehen sein. Die elektrische Verbindung zwischen einer jeweiligen Bauelementkontaktfläche und einer Anschlusskontaktfläche ist durch ein erstes Kontaktmittel aus anorganischem Material, insbesondere einem Lot, gebildet. Hierdurch wird verhindert, dass nach dem Zusammenfügen von Schichtverbund und Trägeranordnung eine Ausgasung in der hermetisch verschlossenen Aussparung oder Vertiefung stattfindet, wodurch die Zuverlässigkeit des Bausteins weiter gesteigert werden kann.At the Bottom of the recess or the recess can at least one terminal contact surface for provided electrical contacting of a respective device contact surface be. The electrical connection between a respective device contact surface and a terminal contact surface is by a first contact material of inorganic material, in particular a lot, formed. This will prevent after merging Layer composite and carrier arrangement an outgassing in the hermetically sealed recess or depression takes place, reducing the reliability of the device can be further increased.
Zweckmäßigerweise ist das Bauelement über ein zweites Kontaktmittel, welches insbesondere aus einem anorganischen Material, wie z. B. einem Lot, gebildet ist, auf eine Kontaktfläche kontaktiert, wobei das erste Kontaktmittel eine andere Schmelztemperatur als das zweite Kontaktmittel aufweist. Hierdurch ist sichergestellt, dass z. B. eine bereits vorgenommene elektrische Verbindung zwischen dem Baustein und der Trägeranordnung beim Verbinden dieses Halbzeugs mit dem Schichtverbund nicht beeinträchtigt wird. In diesem Fall wird das den Schichtverbund mit einer Bauelementkontaktfläche verbindende Haftmittel mit einer solchen Schmelz- bzw. Bearbeitungstemperatur gewählt, welches das Haftmittel zwischen der Bauelementkontaktfläche und der Trägeranordnung nicht beeinträchtigt.Conveniently, is the device over a second contact means, which in particular consists of an inorganic Material, such. As a solder is formed, contacted on a contact surface, wherein the first contact means has a different melting temperature than the second one Having contact means. This ensures that z. B. an already made electrical connection between the block and the carrier assembly is not affected when connecting this semi-finished product with the layer composite. In this case, this will connect the layer composite to a device contact surface Adhesive with such a melting or processing temperature selected which the adhesive between the device contact surface and the carrier assembly not impaired.
Als Haftmittel und für die elektrische Kontaktierung eignet sich neben Lot alternativ auch ein Leitkleber.When Adhesives and for The electrical contact is suitable in addition to solder alternatively a conductive adhesive.
In der Aussparung oder Vertiefung kann weiter ein Füllmittel vorgesehen sein, das einen zwischen dem Halbleiterbauelement und der Aussparung gebildeten Freiraum ausfüllt. Als Füllmittel kann beispielsweise ein Gel, eine Wärmeleitpaste, ein Silikon oder ein Underfill verwendet werden. Das Füllmittel dient dem Zweck, die hermetische Verkapselung des Bauelements in dem elektronischen Baustein sicherzustellen und ist bevorzugt aus einem anorganischen Material.In the recess or recess may further be provided a filler, the a formed between the semiconductor device and the recess Free space fills. As a filler For example, a gel, a thermal paste, a silicone or an underfill will be used. The filler serves the purpose, the hermetic encapsulation of the device in the electronic component and is preferably made of an inorganic material.
Der Schichtverbund weist in einer weiteren Ausbildung in zumindest einer der Schichten zumindest abschnittsweise wärmeleitfähiges Material auf zur Abfuhr oder Speicherung von Wärme. Hierdurch lassen sich bereits in den elektronischen Baustein Kühl-Lagen integrieren, so dass eine Wärmeabfuhr von dem Baustein nicht nur über die Trägeranordnung, sondern auch über den Schichtverbund ermöglicht ist.Of the Layer composite has in a further embodiment in at least one the layers at least partially thermally conductive material on for removal or storage of heat. As a result, can be in the electronic module cooling layers integrate, allowing a heat dissipation of the block not only over the carrier arrangement, but also about allows the layer composite is.
In einer weiteren Ausführungsform weist der Schichtverbund in zumindest einer der Schichten zumindest abschnittsweise eine Metallisierung als elektromagnetische Schirmung auf. Dies erleichtert einerseits die Integration in einem elektronischen Modul und sorgt andererseits für eine Reduzierung der Kosten des elektronischen Moduls, da eine gesonderte elektromagnetische Schirmung gegebenenfalls entbehrlich ist.In a further embodiment the layer composite in at least one of the layers at least in sections a metallization as electromagnetic shielding on. On the one hand, this facilitates integration into an electronic one Module and on the other hand ensures a reduction in the cost of the electronic module, as a separate Electromagnetic shielding may be unnecessary.
Die Trägeranordnung ist insbesondere ein DCB(Direct Copper Bonding)-Substrat, das einen Träger umfasst, auf dessen beiden gegenüberliegenden Hauptseiten je zumindest eine Kontaktfläche aufgebracht ist. DCB-Substrate haben sich insbesondere für elektronische Bausteine oder Module bewährt, welche im Leistungsbereich eingesetzt werden. DCB-Substrate mit einem keramischen Träger können problemlos bei Temperaturen von mehr als 150°C eingesetzt werden und sorgen für eine zuverlässige und effiziente Entwärmung des auf einer Kontaktfläche aufgebrachten Leistungshalbleiterbauelements. Darüber hinaus lassen sich DCB-Substrate kostengünstig herstellen. Die Kontaktflächen sind beispielsweise durch eine galvanisch aufgebrachte Kupferschicht gebildet, die eine Dicke zwischen 50 μm und 500 μm aufweist.The carrier arrangement is in particular a DCB (direct copper bonding) substrate, which comprises a carrier, on whose two opposite main sides at least one contact surface is applied. DCB substrates have proven to be particularly suitable for electronic components or modules which are used in the power range. DCB substrates with a ceramic support can be used without problems at temperatures of more than 150 ° C and ensure reliable and efficient cooling of the applied power semiconductor device on a contact surface. In addition, DCB substrates can be produced inexpensively. The contact surfaces are formed for example by an electrodeposited copper layer having a thickness between 50 microns and 500 microns.
Der Schichtverbund ist zweckmäßigerweise als LTCC(Low Temperature Co-fired Ceramic)-Keramik oder als Dickschichtkeramik ausgebildet. Eine LTCC-Keramik ist ein keramischer Verdrahtungsträger im Mehrlagenaufbau. Als Basis wird ein flexibles Rohmaterial, ein sog. Green-Tape, verwendet. Diese ungesinterte Folie besteht aus einem Gemisch aus Glas, Keramik und Lösungsmitteln. Bei der Herstellung einer LTCC-Keramik wird mit dem Zuschnitt der Green-Tapes für eine entsprechende Anzahl an Lagen (Schichten) begonnen. Die unterschiedlichen Lagen bzw. Schichten werden zunächst mechanisch bearbeitet. Das heißt, es werden Justage- und Durchkontaktierungen (sog. Vias) in die Schichten gestanzt oder durch Laser eingebracht. Danach erfolgen ein Durchkontaktierungsfüllungsdruck und die Aufbringung von Metallisierungen, Widerständen z. B. mittels eines Dickschicht-Siebdruckprozesses. Übliche Materialien für die Verbindungsstrukturen sind Gold, Silber, Platin- bzw. Palladiumlegierungen. Anschließend werden die Schichten übereinander angeordnet und verpresst. Durch das Anschließen des Sintern bei ca. 850°C bis 900°C ergibt sich ein Schichtverbund.Of the Layer composite is expediently as LTCC (Low Temperature Co-fired Ceramic) ceramic or thick-film ceramic educated. An LTCC ceramic is a ceramic wiring substrate in multilayer construction. As a basis, a flexible raw material, a so-called green tape, is used. This unsintered foil consists of a mixture of glass, ceramic and solvents. In the production of a LTCC ceramics, the cutting of the green tapes for one corresponding number of layers (layers) started. The different ones Layers or layers are first machined. This means, Adjustment and plated-through holes (so-called vias) are punched into the layers or introduced by laser. This is followed by a via filling pressure and the application of metallizations, resistors z. B. by means of a thick-film screen printing process. Usual materials for the connection structures are Gold, silver, platinum or palladium alloys. Then be the layers are arranged one above the other and squeezed. By connecting the sintering at about 850 ° C to 900 ° C results a layer composite.
Durch die Möglichkeit, die Schichten vor dem Sintern einzeln und verschiedener Weise bearbeiten zu können kann der Schichtverbund, wie in der vorliegenden Erfindung vorgeschlagen, als Umverdrahtungs- und Verkapselungsmittel im Zusammenspiel mit einer anderen Trägeranordnung für ein Bauelement verwendet werden. Im Rahmen der Bearbeitung der einzelnen Schichten sind Vertiefungen, Kanäle und andere Formen realisierbar. So können insbesondere passive Bauelemente als Funktionselemente realisiert werden.By the possibility, to process the layers individually and in different ways before sintering can For example, the composite layer as proposed in the present invention may as a rewiring and encapsulation agent in interaction with another carrier arrangement for a Component to be used. As part of the editing of each Layers are depressions, channels and other forms feasible. Thus, in particular passive components be realized as functional elements.
Das Halbleiterbauelement stellt in einer weiteren Ausbildung ein Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme dar.The Semiconductor component is in a further embodiment of a power semiconductor device to Power control of high currents represents.
Die Erfindung schlägt weiterhin ein Verfahren zum Herstellen eines elektronischen Bausteins der oben beschriebenen Art vor, welches zumindest ein Bauelement, insbesondere ein Halbleiterbauelement, umfasst. Zunächst wird eine Trägeranordnung bereitgestellt. Ferner wird ein Schichtverbund, der mehrere Schichten aus einem isolierenden Material und eine darin ausgebildete Verbindungsstruktur umfasst, bereitgestellt. Das zumindest eine Bauelement wird auf der Trägeranordnung oder der Verbindungsstruktur angeordnet. Anschließend wird eine mechanische, und optional elektrische, Verbindung zu der Trägeranordnung oder der Verbindungsstruktur hergestellt, je nachdem worauf das zumindest eine Bauelement angeordnet wurde. Es schließt sich das Verbinden des Schichtverbunds mit der Trägeranordnung an, wobei das zumindest eine Bauelement zwischen dem Schichtverbund und der Trägeranordnung eingeschlossen bzw. eingekapselt wird und eine elektrische Verbindung zwischen dem zumindest einen Bauelement und der Verbin dungsstruktur des Schichtverbunds oder zwischen dem Bauelement und der Trägeranordnung hergestellt wird.The Invention proposes Furthermore, a method for producing an electronic component of the described above, which at least one component, in particular a semiconductor device. First, a carrier assembly is provided. Furthermore, a composite layer, the multiple layers of a insulating material and a connection structure formed therein includes, provided. The at least one component will open the carrier assembly or the connection structure arranged. Subsequently, will a mechanical, and optionally electrical, connection to the carrier assembly or the connection structure made, depending on what the at least one component has been arranged. It closes connecting the layer composite to the carrier assembly, wherein the at least one component between the layer composite and the carrier arrangement enclosed or encapsulated and an electrical connection between the at least one component and the connec tion structure of Layer composite or between the component and the carrier assembly will be produced.
Das Bereitstellen des Schichtverbunds umfasst hierbei, wie aus der vorangegangenen Beschreibung bereits deutlich wurde, die Herstellung der einzelnen Verdrahtungsebenen der elektrisch zu kontaktierenden Bausteine innerhalb des Schichtverbunds in einem Schichtverfahren. Dabei können die einzelnen Schichten des Schichtverbunds mit Leiterzugstrukturen und/oder durch Kontaktierungen versehen und miteinander verbunden werden. Diese Vorgehensweise entspricht dem bekannten Verfahren bei der Herstellung von LTCC-Keramiken.The Provision of the layer composite here comprises, as from the preceding Description already became clear, the production of the individual Wiring levels of the blocks to be contacted electrically within of the layer composite in a layer process. The individual can Layers of the layer composite with Leiterzugstrukturen and / or by Be provided contacts and interconnected. This approach corresponds to the known method in the production of LTCC ceramics.
Für den Schichtverbund werden mindestens zwei Schichten benötigt. In der ersten Schicht sind Aussparungen und/oder Vertiefungen zur Aufnahme eines jeweiligen Bauelements vorgesehen. In der zumindest einen weiteren Schicht ist die Verbindungsstruktur ausgebildet.For the layer composite At least two layers are needed. In the first shift are recesses and / or depressions for receiving a respective Component provided. In the at least one other layer the connection structure is formed.
Die Herstellung der Verbindung erfolgt zwischen dem Bauelement und der Trägeranordnung durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Bauelement und dem Schichtverbund durch ein zweites Lot mit einer zweiten, niedrigeren Schmelztemperatur, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement und der Trägeranordnung vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund erfolgt.The Production of the connection takes place between the component and the Carrier arrangement by a first solder with a first melting temperature and between the component and the layer composite by a second Lot with a second, lower melting temperature when the production the connection between the semiconductor device and the carrier assembly prior to establishing the connection between the semiconductor device and the layer composite takes place.
Die Herstellung der Verbindung erfolgt zwischen dem Halbleiterbauelement und der Trägeranordnung durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Halbleiterbauelement und dem Schichtverbund durch ein zweites Lot mit einer zweiten, höheren Schmelztemperatur, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und der Trägeranordnung erfolgt.The Production of the connection takes place between the semiconductor component and the carrier assembly by a first solder having a first melting temperature and between the semiconductor device and the layer composite by a second Lot with a second, higher Melting temperature when making the connection between the Semiconductor component and the layer composite before production the connection between the semiconductor device and the carrier assembly he follows.
Durch diese beiden, alternativen Varianten ist sichergestellt, dass eine bereits einmal hergestellte Verbindung zwischen jeweiligen Verbindungspartnern durch das Herstellen weiterer Verbindungen zwischen anderen Verbindungspartnern nicht beeinträchtigt wird.These two alternative variants ensure that an already established connection between the respective connection part ners by making further connections between other connection partners.
Die Erfindung wird nachfolgend weiter anhand eines Ausführungsbeispiels in einer Figur erläutert. Die einzige Figur stellt in einer schematischen Querschnittsdarstellung einen erfindungsgemäßen elektronischen Baustein dar.The Invention will be further on the basis of an embodiment explained in a figure. The single figure shows in a schematic cross-sectional representation an electronic according to the invention Building block.
Der
elektronische Baustein umfasst als Hauptkomponenten eine Trägeranordnung
Die
Trägeranordnung
Das
Bauelement
Das
Bauelement
Das
Bauelement
Der
Schichtverbund
Die
einzelnen Schichten
Wie
sich aus der Querschnittsdarstellung der Figur gut ergibt, weisen
die Schichten
Am
Boden der Aussparung
In
entsprechender Weise ist in der Aussparung
Die
Herstellung der elektrischen Verbindung zwischen den Anschlusskontaktflächen
Um
zu vermeiden, dass nach dem Zusammenfügen von Trägeranordnung
Um
eine gute Entwärmung
des im Ausführungsbeispiel
als Leistungshalbleiterschalter ausgebildeten Bauelements
Beispielhaft
ist in der Schicht
Der
Schichtverbund
Wie
aus der Querschnittsdarstellung unschwer zu erkennen ist, ermöglicht es
die Verbindungsstruktur in dem Schichtverbund
Da
sowohl die Trägeranordnung
Im
Ausführungsbeispiel
sind die Bauelemente
In
einer weiteren alternativen Ausführungsform
kann vorgesehen sein, dass auch auf der Rückseite der Trägeranordnung
Es
kann weiterhin vorgesehen sein, auf die Rückseite der Trägeranordnung
In
einer weiteren alternativen Ausführungsform
ist vorgesehen, dass eine weitere Trägeranordnung
Der Erfindung liegt damit der Gedanke zu Grunde, eine Kontaktierung und Verdrahtung von Bauelemente, wie z. B. Leistungshalbleiterschaltern oder -bauelementen mittels in separaten Schritten hergestellter Schichtkeramik in Verbindung mit einem DCB-Substrat vorzunehmen.Of the Invention is based on the idea, a contact and wiring of components, such. B. power semiconductor switches or components by means of layered ceramic produced in separate steps in conjunction with a DCB substrate.
Claims (18)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710036045 DE102007036045A1 (en) | 2007-08-01 | 2007-08-01 | Electronic component with at least one component, in particular a semiconductor component, and method for its production |
PCT/EP2008/059354 WO2009016039A1 (en) | 2007-08-01 | 2008-07-17 | Electronic module having at least one component, particularly a semiconductor component, and method for the production thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710036045 DE102007036045A1 (en) | 2007-08-01 | 2007-08-01 | Electronic component with at least one component, in particular a semiconductor component, and method for its production |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007036045A1 true DE102007036045A1 (en) | 2009-02-05 |
Family
ID=39828951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200710036045 Withdrawn DE102007036045A1 (en) | 2007-08-01 | 2007-08-01 | Electronic component with at least one component, in particular a semiconductor component, and method for its production |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102007036045A1 (en) |
WO (1) | WO2009016039A1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011127503A1 (en) * | 2010-04-13 | 2011-10-20 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for integrating an electronic component into a printed circuit board, and printed circuit board comprising an electronic component integrated therein |
EP2658113A3 (en) * | 2012-04-23 | 2015-01-07 | Jtekt Corporation | Motor control multilayer circuit board |
DE102014206601A1 (en) * | 2014-04-04 | 2015-10-08 | Siemens Aktiengesellschaft | A method of mounting an electrical component using a hood and a hood suitable for use in this method |
CN105575943A (en) * | 2014-10-31 | 2016-05-11 | 英飞凌科技股份有限公司 | Power Semiconductor Module Having a Direct Copper Bonded Substrate and an Integrated Passive Component, and an Integrated Power Module |
US10008394B2 (en) | 2014-04-04 | 2018-06-26 | Siemens Aktiengesellschaft | Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method |
US11462476B2 (en) | 2018-01-31 | 2022-10-04 | Tdk Electronics Ag | Electronic device |
DE102014105367B4 (en) | 2013-04-19 | 2023-09-28 | Infineon Technologies Ag | Pressing compound and method for packaging semiconductor chips |
DE102022120293A1 (en) | 2022-08-11 | 2024-02-22 | Rolls-Royce Deutschland Ltd & Co Kg | Method for producing a printed circuit board assembly |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6789956B2 (en) * | 2001-12-19 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Optical module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977436B2 (en) * | 2002-02-14 | 2005-12-20 | Macronix International Co. Ltd. | Semiconductor packaging device |
US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
DE112004003016A5 (en) * | 2004-09-23 | 2007-09-13 | Technische Universität Braunschweig Carolo-Wilhelmina | Integrated circuit module and multi-chip circuit module with such an integrated circuit module |
US7365273B2 (en) * | 2004-12-03 | 2008-04-29 | Delphi Technologies, Inc. | Thermal management of surface-mount circuit devices |
DE102005037869B4 (en) * | 2005-08-10 | 2007-05-31 | Siemens Ag | Arrangement for the hermetic sealing of components and method for their production |
-
2007
- 2007-08-01 DE DE200710036045 patent/DE102007036045A1/en not_active Withdrawn
-
2008
- 2008-07-17 WO PCT/EP2008/059354 patent/WO2009016039A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6789956B2 (en) * | 2001-12-19 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Optical module |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101809288B1 (en) | 2010-04-13 | 2018-01-18 | 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 | Method for integrating an electronic component into a printed circuit board, and printed circuit board comprising an electronic component integrated therein |
CN102845140A (en) * | 2010-04-13 | 2012-12-26 | At&S奥地利科技及系统技术股份公司 | Method for integrating an electronic component into a printed circuit board, and printed circuit board comprising an electronic component integrated therein |
US9055706B2 (en) | 2010-04-13 | 2015-06-09 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for integrating an electronic component into a printed circuit board |
CN102845140B (en) * | 2010-04-13 | 2016-01-27 | At&S奥地利科技及系统技术股份公司 | For electronic unit being integrated into the method in printed circuit board (PCB) and there is the printed circuit board (PCB) of electronic unit integrated wherein |
WO2011127503A1 (en) * | 2010-04-13 | 2011-10-20 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for integrating an electronic component into a printed circuit board, and printed circuit board comprising an electronic component integrated therein |
US9674960B2 (en) | 2010-04-13 | 2017-06-06 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Printed circuit board comprising an electronic component integrated therein |
EP2658113A3 (en) * | 2012-04-23 | 2015-01-07 | Jtekt Corporation | Motor control multilayer circuit board |
US8994120B2 (en) | 2012-04-23 | 2015-03-31 | Jtekt Corporation | Motor control multilayer circuit board |
DE102014105367B4 (en) | 2013-04-19 | 2023-09-28 | Infineon Technologies Ag | Pressing compound and method for packaging semiconductor chips |
US10008394B2 (en) | 2014-04-04 | 2018-06-26 | Siemens Aktiengesellschaft | Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method |
US11424170B2 (en) | 2014-04-04 | 2022-08-23 | Siemens Aktiengesellschaft | Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method |
DE102014206601A1 (en) * | 2014-04-04 | 2015-10-08 | Siemens Aktiengesellschaft | A method of mounting an electrical component using a hood and a hood suitable for use in this method |
CN105575943A (en) * | 2014-10-31 | 2016-05-11 | 英飞凌科技股份有限公司 | Power Semiconductor Module Having a Direct Copper Bonded Substrate and an Integrated Passive Component, and an Integrated Power Module |
CN105575943B (en) * | 2014-10-31 | 2018-08-14 | 英飞凌科技股份有限公司 | There are the power semiconductor modular and integrated power module of direct copper bonded substrate and integrating passive components |
US10211158B2 (en) | 2014-10-31 | 2019-02-19 | Infineon Technologies Ag | Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module |
DE102015118633B4 (en) * | 2014-10-31 | 2021-05-06 | Infineon Technologies Ag | A power semiconductor module with a direct copper bonded substrate and an integrated passive component and an integrated power module as well as a method for producing the power semiconductor module |
DE102015118633B8 (en) * | 2014-10-31 | 2021-07-15 | Infineon Technologies Ag | A power semiconductor module with a direct copper bonded substrate and an integrated passive component and an integrated power module as well as a method for producing the power semiconductor module |
US11322451B2 (en) | 2014-10-31 | 2022-05-03 | Infineon Technologies Ag | Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module |
US11462476B2 (en) | 2018-01-31 | 2022-10-04 | Tdk Electronics Ag | Electronic device |
DE102022120293A1 (en) | 2022-08-11 | 2024-02-22 | Rolls-Royce Deutschland Ltd & Co Kg | Method for producing a printed circuit board assembly |
Also Published As
Publication number | Publication date |
---|---|
WO2009016039A1 (en) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007017831B4 (en) | Semiconductor module and a method for producing a semiconductor module | |
DE102011083223B4 (en) | Power semiconductor module with integrated thick-film circuit board | |
DE102010044709B4 (en) | Power semiconductor module with metal sintered connections and manufacturing process | |
DE102005047106B4 (en) | Power semiconductor module and method of manufacture | |
EP1350417B1 (en) | Method for the production of an electronic component | |
DE102011083218B4 (en) | Semiconductor module with an insert and method for producing a semiconductor module with an insert | |
DE102007036045A1 (en) | Electronic component with at least one component, in particular a semiconductor component, and method for its production | |
DE102014101238A1 (en) | Printed circuit board embedded power module | |
EP0931346A1 (en) | Microelectronic component with a sandwich design | |
DE102011079708B4 (en) | SUPPORT DEVICE, ELECTRICAL DEVICE WITH SUPPORT DEVICE, AND METHOD FOR MANUFACTURING SAME | |
DE112005000952T5 (en) | Electronic module and method of making the same | |
WO2012072212A2 (en) | Electronic device, method for producing the latter, and printed circuit board comprising electronic device | |
DE102009000514A1 (en) | Composite component and method for producing a composite component | |
DE102016214607B4 (en) | Electronic module and method for its manufacture | |
EP2108190B1 (en) | Electronic component module and method for production thereof | |
DE102011101052A1 (en) | Substrate with electrically neutral region | |
DE102007031490B4 (en) | Method for producing a semiconductor module | |
DE102006012007A1 (en) | Power semiconductor module, has insulation layer covering upper and edge sides of chip, and inner housing section under release of source and gate contact surfaces of chip and contact terminal surfaces on source and gate outer contacts | |
DE102008031231B4 (en) | Manufacturing process for planar electronic power electronics modules for high-temperature applications and corresponding power electronics module | |
DE102007002807B4 (en) | chip system | |
WO2018037047A1 (en) | Power module, method for producing same, and power electronics circuit | |
DE102006059702A1 (en) | Opto-electronic element has metal core plate, metal core, dielectric layer applied on metal core and electrically conductive layer applied on dielectric layer and element also has chip carrier connected with metal core plate | |
WO2017093116A1 (en) | Electronic power module | |
DE102007036044A1 (en) | Chip module, particularly power module, comprises chip which is provided with main side with one or multiple chip contact surfaces, where structured sheet metal layer is provided with main side | |
DE102018204553B4 (en) | Power electronics module for automotive applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140301 |