DE102007036044A1 - Chip module, particularly power module, comprises chip which is provided with main side with one or multiple chip contact surfaces, where structured sheet metal layer is provided with main side - Google Patents
Chip module, particularly power module, comprises chip which is provided with main side with one or multiple chip contact surfaces, where structured sheet metal layer is provided with main side Download PDFInfo
- Publication number
- DE102007036044A1 DE102007036044A1 DE200710036044 DE102007036044A DE102007036044A1 DE 102007036044 A1 DE102007036044 A1 DE 102007036044A1 DE 200710036044 DE200710036044 DE 200710036044 DE 102007036044 A DE102007036044 A DE 102007036044A DE 102007036044 A1 DE102007036044 A1 DE 102007036044A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- sheet metal
- metal layer
- contact
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
Die Erfindung betrifft ein Chipmodul und ein Verfahren zum Herstellen eines Chipmoduls.The The invention relates to a chip module and a method for manufacturing a chip module.
Die Aufbau- und Verbindungstechnik von Chipmodulen, insbesondere von Leistungsmodulen, ermöglicht es einerseits, Komponenten des Chipmoduls elektrisch zu verschalten und ferner elektrische Anschlüsse, wie z. B. Last- und Steueranschlüsse, anzubieten, um das Chipmodul in ein elektrisches System, z. B. einen elektrischen Antrieb einbinden zu können. Andererseits wird eine Isolation zwischen Leitern, Bauteilen (Halbleiterchips, Leistungshalbleiterchips, passive Bauteile, Sensoren, etc.) und Anschlüssen sichergestellt. Hierbei muss sichergestellt sein, dass ein Chipmodul diese Anforderungen über die gesamte Lebensdauer erfüllt, unabhängig von den auftretenden Betriebs- und Umgebungsbedingungen, in denen das Chipmodul eingesetzt wird. Zu diesen Einflüssen gehören insbesondere Temperatur, Feuchte, korrosive Atmosphäre, Vibrationen, Beschleunigungen etc. Ferner müssen auftretende Eigenerwärmungen aufgrund von elektrischen Umladungs- und Leitungsverlusten in Strompfaden möglichst verlustarm an eine Kühloberfläche abgeführt werden, um eine Überhitzung der in dem Chipmodul verbauten Komponenten zu verhindern. Ein Strompfad erstreckt sich über Leiter, Halbleiter oder passive Bauelemente. Eine Kühlung kann durch Wärmestrahlung unter Verwendung eines Kühlkörpers, Wärmeleitung (z. B. Heat Pipe) oder forciert durch einen Lüfter oder Flüssigkeitskühler erfolgen. Sowohl eventuell vorhandene Isolationen als auch leitende Verbindungen müssen insbesondere den auftretenden Temperaturwechseln und Temperaturschocks trotz möglicherweise unterschiedlicher Ausdehnungskoeffizienten widerstehen. Beim Vorhandensein von Isolationen müssen diese zur Vermeidung von Schädigungen durch Kriechströme leitende Verbindungen formschlüssig umgeben, so dass eine quasi hermetische Isolation vorliegt. Unterschiedliche thermische Ausdehnungskoeffizien ten sind insbesondere bei Leistungshalbleitermodulen, welche als Chip einen Leistungshalbleiter umfassen, zu beachten, da während des Betriebs sehr hohe Temperaturen erreicht werden.The Assembly and connection technology of chip modules, in particular of Power modules enabled on the one hand, to electrically interconnect components of the chip module and further electrical connections, such as Load and control connections, to the chip module in an electrical system, eg. B. an electrical To integrate the drive. On the other hand, an insulation between conductors, components (semiconductor chips, Power semiconductor chips, passive components, sensors, etc.) and connections ensured. It must be ensured that a chip module these requirements over the full life, independently from the operating and environmental conditions in which the chip module is used. These influences include in particular temperature, Damp, corrosive atmosphere, Vibrations, accelerations, etc. Furthermore, self-heating must occur due to electrical charge and conduction losses in current paths preferably loss-dissipated to a cooling surface, overheating prevent the components installed in the chip module. A current path extends over Conductors, semiconductors or passive components. A cooling can by heat radiation using a heat sink, heat conduction (eg heat pipe) or forced through a fan or liquid cooler. Any existing insulation as well as conductive connections have to in particular the occurring temperature changes and temperature shocks despite possibly withstand different coefficients of expansion. In the presence of insulation these to avoid damage through leakage currents conductive connections form fit surrounded, so that a quasi-hermetic isolation exists. different thermal expansion coefficients are in particular with power semiconductor modules, which as a chip comprise a power semiconductor, note there while the operation of very high temperatures can be achieved.
Leistungshalbleiter-Bauteile, wie z. B. IGBTs, MOSFETs, Thyristoren, Dioden etc., werden üblicherweise im Wafer gefertigt und besitzen mindestens je einen elektrischen Anschluss an ihrer Ober- und Unterseite. Der Anschluss an der Unterseite ist üblicherweise als ganzflächige Metallisierung ausgeführt, während die Oberseite eine oder mehrere strukturierte Chipkontaktflächen (sog. Pads) aufweist, die von einer zusätzlichen Passivierung umgeben sind. Die Metallisierungen werden beispielsweise aus Al, AlSi, AlSiCu, NiAg ausgeführt. Als Passivierung wird häufig Glas oder Polyimid verwendet.Power semiconductor components, such as As IGBTs, MOSFETs, thyristors, diodes, etc., are usually produced in the wafer and have at least one electric Connection at its top and bottom. The connection at the bottom is usually as a whole area Metallization carried out, while the top one or more structured chip contact surfaces (so-called. Pads), which surrounded by an additional passivation are. The metallizations are for example made of Al, AlSi, AlSiCu, NiAg performed. As passivation becomes common Glass or polyimide used.
Chipmodule, die einen Leistungshalbleiterchip aufweisen, werden als Leistungsmodule oder als Leistungsteile bezeichnet. Diese werden in der sog. Drahtbondtechnik hergestellt. Hierbei kommen üblicherweise keramische Substrate zum Einsatz, welche beidseitig mit strukturierten, leitenden Flächen versehen sind. Dieses Halbzeug wird als DCB (Direct Cropper Bonding), AMB (Active Metal Brazing) oder IMS (Insulated Metal Substrate) bezeichnet. Auf diese Chipkontaktflächen werden z. B. mittels Lot die Halbleiterchips oder Leistungshalbleiterchips leitend montiert. Die elektrische Verbindung der Chipkontaktflächen auf den Oberseiten der Chips mit anderen Chips, Komponenten oder dem Substrat erfolgt mittels Drahtbonds oder Bändchen. Drahtbonds sind z. B. als Dickdraht mit 100 μm bis 500 μm Durchmesser ausgeführt. Die elektrische Verbindung von Schaltungsteilen zu den Außenanschlüssen kann auf gleiche Weise erfolgen.Chip modules, which have a power semiconductor chip are called power modules or referred to as power parts. These are in the so-called Drahtbondtechnik produced. This usually comes ceramic substrates are used, which are structured on both sides, conductive surfaces are provided. This semi-finished product is called DCB (Direct Cropper Bonding), AMB (Active Metal Brazing) or IMS (Insulated Metal Substrate) designated. On these chip contact surfaces z. B. by means of solder the semiconductor chips or power semiconductor chips mounted conductively. The electrical connection of the chip pads on the tops of the Chips with other chips, components or the substrate by means of Wire bonds or ribbons. Wire bonds are z. B. designed as a thick wire with 100 microns to 500 microns in diameter. The electrical connection of circuit parts to the external terminals can done in the same way.
Als Alternative zu Drahtbondverbindungen können auch andere Verfahren zum Einsatz kommen wie z. B. die Siemens Planar Interconnect Technology (SiPLIT). Die Prozessierung der keramischen Module erfolgt üblicherweise im Nutzen.When Alternative to wire bonding can also be other methods are used such. Eg the Siemens Planar Interconnect Technology (SiPLIT). The processing of the ceramic modules is usually carried out in use.
In einem anderen Herstellungsverfahren werden die Chips auf leitende, strukturierte Bänder, sog. Leadframes, leitend montiert und anschließend z. B. mittels Spritzguss teilweise oder vollständig vergossen. Dieser Vorgang wird als Transfermolding bezeichnet. Die auf der Oberseite der Chips angeordneten Chipkontaktflächen werden bei diesem Verfahren ebenfalls mittels Drahtbondverbindungen realisiert. Diese sind durch einen zusätzlichen (Silikon-Verguss) vor dem Spritzgussprozess geschützt. Im Anschluss an den Spritzgussprozess werden die elektrischen Anschlüsse, die zur Erhöhung der mechanischen Stabilität beim Spritzgussprozess durch Stege miteinander verbunden sein können, getrennt. Dies kann durch Sägen, Schneiden oder Bohren erfolgen.In In another manufacturing process, the chips are placed on conductive, structured bands, so-called Leadframes, mounted conductively and then z. B. by injection molding partially or completely shed. This process is referred to as transfermolding. The be on the top of the chips arranged chip contact surfaces realized in this method also by means of wire bonds. These are by an additional (Silicone potting) protected from the injection molding process. in the Following the injection molding process are the electrical connections, the to increase the mechanical stability separated by webs during the injection molding process. This can be done by sawing, Cutting or drilling done.
Eine Montage von Chips, bei der die Bauteile gewendet werden und auf der unteren Seite mittels Lotkugeln (sog. Bumps) mit den Leadframes elektrisch verbunden sind, ist ebenfalls denkbar. Eine solche Montagetechnik wird als Flip-Chip-Technik bezeichnet.A Assembly of chips, in which the components are turned over and on the lower side by means of solder balls (so-called bumps) with the leadframes are electrically connected, is also conceivable. Such a mounting technique is called flip-chip technology.
Bei den geschilderten Verfahren werden die verwendeten Chips aus einem Wafer vereinzelt und in der geschilderten Weise zu einem Modul verbaut. Hierbei erfolgt die Fertigung nach dem sog. Pick-and-Place-Prinzip, wobei lediglich funktionsfähige Bauteile verwendet werden.at the described method, the chips used from a Wafers isolated and installed in the manner described to a module. in this connection the production takes place according to the so-called pick-and-place principle, wherein only functional Components are used.
Die geschilderten Herstellungsverfahren sind seit langem bekannt und haben sich in der Praxis bewährt. Dennoch ist insbesondere bei der Herstellung von Leistungshalbleitermodulen eine Aufbau- und Verbindungstechnologie wünschenswert, welche die Verwendung von Drahtbondverbindungen entbehrlich macht.The described production methods have long been known and have proven themselves in practice. Nevertheless, especially in the production of power semiconductor modules on Construction and interconnection technology desirable, which makes the use of wire bonds unnecessary.
Es ist daher Aufgabe der vorliegenden Erfindung ein Chipmodul und ein Verfahren zum Herstellen eines Chipmoduls anzugeben, welche die elektrische Kontaktierung insbesondere von Leistungshalbleiterchips ohne Verwendung von Drahtbondverbindungen ermöglichen und gleichzeitig bei kostengünstiger Herstellung eine hohe Zuverlässigkeit ermöglichen.It is therefore an object of the present invention, a chip module and a Specify a method for producing a chip module, which the electrical contacting, in particular of power semiconductor chips enable without the use of wire bonds and at the same time cost-effective Producing a high reliability enable.
Diese Aufgaben werden durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen finden sich jeweils in den abhängigen Patentansprüchen.These Tasks are solved by the features of the independent claims. advantageous embodiments are each found in the dependent Claims.
Ein erfindungsgemäßes Chipmodul umfasst zumindest einen Chip, der zumindest auf einer Hauptseite mit einer oder mehreren Chipkontaktflächen versehen ist, bei dem zur Herstellung eines elektrischen Kontakts zu den Chipkontaktflächen eine erste strukturierte Blechschicht vorgesehen ist, in der erste Kontaktbereiche ausgebildet sind, die im Wesentlichen vollflächig mit der einen oder den mehreren Chipkontaktflächen verbunden sind. Die ersten Kontaktbereiche sind ferner im Wesentlichen vollflächig mit zweiten Kontaktbereichen einer zweiten strukturierten Blechschicht verbunden, welche von außerhalb des Chipmoduls mit einem jeweiligen Potential beaufschlagbar sind.One inventive chip module includes at least one chip, at least on one main page is provided with one or more chip contact surfaces, in which for making an electrical contact to the chip pads a first structured sheet metal layer is provided in the first contact areas are formed, which are substantially full-surface with one or the multiple chip pads are connected. The first contact areas are also essentially entire area with second contact areas of a second structured sheet metal layer connected, which from outside of the chip module can be acted upon by a respective potential.
Ein erfindungsgemäßes Verfahren zur Herstellung des Chipmoduls umfasst die Schritte:
- a) Bereitstellen zumindest eines Chips, der zumindest auf einer Hauptseite mit einer oder mehreren Chipkontaktflächen versehen ist,
- b) Bereitstellen einer ersten strukturierten Blechschicht, in der erste Kontaktbereiche ausgebildet sind,
- c) Herstellen einer im Wesentlichen vollflächigen elektrischen Verbindung zwischen der einen oder den mehreren Chipkontaktflächen des Chips und den ersten Kontaktbereichen,
- d) Bereitstellen einer zweiten strukturierten Blechschicht, in der zweite Kontaktbereiche ausgebildet sind,
- e) Herstellen einer im Wesentlichen vollflächigen elektrischen Verbindung zwischen den ersten Kontaktbereichen mit der ersten Blechschicht und den zweiten Kontaktbereichen der zweiten Blechschicht.
- a) providing at least one chip which is provided with at least one main side with one or more chip contact surfaces,
- b) providing a first structured sheet metal layer, in which first contact regions are formed,
- c) establishing a substantially full-area electrical connection between the one or more chip contact areas of the chip and the first contact areas,
- d) providing a second structured sheet metal layer in which second contact regions are formed,
- e) producing a substantially full-area electrical connection between the first contact areas with the first sheet metal layer and the second contact areas of the second sheet metal layer.
Durch die Erfindung wird ein planares Chipmodul bereitgestellt, welches im Vergleich zu Chipmodulen, die in herkömm licher Drahtbondtechnik gefertigt sind, wesentlich geringere Abmaße aufweist. Im Gegensatz zur eingangs erwähnten planaren Verbindungstechnologie kann ein Chipmodul gemäß der Erfindung jedoch mit bekannten und standardisierten Herstellungsprozessen gefertigt werden, so dass die Verarbeitungsabläufe nur geringfügig geändert werden müssen. So können die erste und/oder die zweite Blechschicht mit den bekannten Verfahren zur Herstellung von Leadframes gefertigt werden. Die elektrische und mechanische Kontaktierung der vorzugsweise aus Metall bestehenden ersten und zweiten Blechschicht lässt sich unter Verwendung bekannter Verbindungstechnologien, z. B. Silberleitpaste oder Lot herstellen. Neben den äußerst kompakten Abmaßen ist weiterhin ein effektiver Wärmetransport sichergestellt, was insbesondere beim Einsatz von Leistungshalbleiterchips von Bedeutung ist.By The invention provides a planar chip module which Compared to chip modules, which are manufactured in conven tional wire bonding technology are, much smaller dimensions having. In contrast to the aforementioned planar connection technology may be a chip module according to the invention however, with known and standardized manufacturing processes be manufactured so that the processing procedures are changed only slightly have to. So can the first and / or the second sheet metal layer with the known methods are manufactured for the production of leadframes. The electric and mechanical contacting of preferably made of metal first and second sheet layers may be formed using known interconnect technologies, z. B. Silberleitpaste or solder produce. In addition to the extremely compact dimensions is still an effective heat transfer ensured, especially when using power semiconductor chips is important.
Befinden sich mehrere Chipkontaktflächen auf der Chipoberfläche, die zueinander unterschiedliche elektrische Potentiale aufweisen können, so ist es zweckmäßig, wenn die erste bzw. die zweite Blechschicht entsprechend angeordnete und unterteilte Kontaktbereiche aufweist. Die Unterteilung kann beispielsweise durch einen Schlitz sichergestellt sein.Are located there are several chip contact areas the chip surface, have mutually different electrical potentials can, so it is appropriate if the first and the second sheet layer respectively arranged accordingly and having divided contact areas. The subdivision can be ensured for example by a slot.
Gemäß einer bevorzugten Ausgestaltung ist die erste Blechschicht über ein elektrisch leitendes Haftmittel, insbesondere eine Nano-Silberleitpaste, mit den Chipkontaktflächen des Chips verbunden. Demgegenüber ist die zweite Blechschicht mit der ersten Blechschicht verschweißt. Dies kann insbesondere durch eine Laserschweißung, eine Mikroplasmaschweißung, eine WIG-Schweißung oder eine Elektronenstrahlschweißung erfolgen. Wie aus der späteren Beschreibung des Verfahrens zur Herstellung des Chipmoduls hervorgehen wird, erlauben es diese beiden unterschiedlichen Verbindungsmethoden, einen Teil der Verarbeitungsschritte auf Waferebene durchzuführen, wodurch ein effektiver und kostengünstiger Herstellvorgang gewährleistet ist. Die Verschweißung der ersten und zweiten Blechschicht andererseits sorgt für eine exzellente Verbindung, die auch den Anforderungen von Leistungshalbleitermodulen ge recht wird und insbesondere die Wärmeableitung begünstigt. Ferner ist eine hohe Zuverlässigkeit des Chipmoduls gewährleistet, welche durch das Schweißverfahren begünstigt wird. Die Einsatztemperatur eines derartigen Chipmoduls ist im Wesentlichen nur durch die verwendeten Bauelemente und eine diese umgebende Umhüllung beschränkt. Ist der Chip als Siliziumcarbid-Chip ausgebildet und wird für das Material der Umhüllung ein Hochtemperatur-Polymer verwendet, so sind Einsatztemperaturen von 200°C problemlos erreichbar. Die Entwärmung wird durch die kurzen Leitungspfade, die der kompakte Aufbau des Chipmoduls mit sich bringt, begünstigt. Ferner können die erste und die zweite Blechschicht aus einem Material mit hoher Wärmeleitfähigkeit gebildet werden, wodurch die Entwärmung weiter verbessert wird. Geringe Durchleitungsverluste lassen sich durch ausreichend dimensionierte Leiterquerschnitte der Kontaktbereiche und Kontaktabschnitte der ersten und zweiten Blechschicht bereitstellen. Durch die Dicke der ersten und zweiten Blechschicht können ferner unterschiedliche Chipdicken ausgeglichen werden.According to a preferred embodiment, the first sheet metal layer is connected to the chip contact surfaces of the chip via an electrically conductive adhesive, in particular a nano silver conductive paste. In contrast, the second sheet metal layer is welded to the first sheet metal layer. This can be done in particular by a laser welding, a Mikroplasmaschweißung, a TIG welding or electron beam welding. As will be apparent from the later description of the method of manufacturing the chip module, these two different connection methods allow part of the processing steps to be performed at the wafer level, thereby ensuring an effective and inexpensive manufacturing process. The welding of the first and second sheet metal layer on the other hand ensures an excellent connection, which is also the requirements of power semiconductor modules ge right and in particular favors the heat dissipation. Furthermore, a high reliability of the chip module is ensured, which is favored by the welding process. The operating temperature of such a chip module is essentially limited only by the components used and a surrounding this envelope. If the chip is designed as a silicon carbide chip and if a high-temperature polymer is used for the material of the cladding, operating temperatures of 200 ° C. can be achieved without difficulty. The heat dissipation is favored by the short conduction paths that the compact design of the chip module entails. Further, the first and second sheet layers may be formed of a material having high thermal conductivity, thereby further improving the heat dissipation. Low transmission losses can be achieved by sufficient di provide sized conductor cross-sections of the contact areas and contact portions of the first and second sheet layers. Due to the thickness of the first and second sheet metal layers, further different chip thicknesses can be compensated.
Gemäß einer weiteren Ausbildung weist der Chip als Hauptseiten eine Vorder- und eine Rückseite mit jeweils zumindest einer Chipkontaktfläche auf, wobei auf der Vorder- und der Rückseite jeweils eine erste und eine zweite Blechschicht vorgesehen ist, um einen elektrischen Kontakt zu den Chipkontaktflächen herzustellen. Das Chipmodul ist hierdurch als Sandwich von zwei Blechschichten, dem Chip und wiederum zwei Blechschichten ausgebildet, welche sich auf einfache und kostengünstige Weise zu Modulen verbinden lässt.According to one Further training, the chip has as main pages a front and a back with each at least one chip contact surface, wherein on the front and the back in each case a first and a second sheet metal layer is provided to to make electrical contact with the chip pads. The chip module is thus as a sandwich of two metal layers, the chip and turn formed two metal layers, which is simple and inexpensive way connect to modules.
Gemäß einer weiteren Ausbildung sind die erste und/oder die zweite Blechschicht zumindest abschnittsweise in unterschiedlichen Ebenen angeordnet. Dies bedeutet, dass manche Abschnitte der ersten und/oder der zweiten Blechschicht, insbesondere einzelner Kontaktbereiche, vorgebogen sein können, um z. B. größere Abstände zwischen leitenden Abständen herzustellen. Dies kann beispielsweise dann von Bedeutung sein, wenn sich eine Chipkontaktfläche in der ausgesparten Mitte einer weiteren Chipkontaktfläche befindet, so dass der aufgesetzte Kontaktbereich der ersten Blechschicht vorzugsweise derart gebogen bzw. verformt ist, dass sich eine entsprechende Anschlusslasche ergibt, die von der darunter liegenden, die Chipkontaktfläche umgebende Chipkontaktfläche entsprechend dem Spannungspotentialunterschied ausreichend beabstandet ist.According to one Further training are the first and / or the second sheet metal layer arranged at least in sections in different levels. This means that some sections of the first and / or the second Sheet metal layer, in particular individual contact areas, pre-bent can be to z. B. larger distances between conducting intervals manufacture. This can be important, for example, if there is a chip contact surface located in the recessed center of another chip contact surface, so that the patch contact region of the first sheet metal layer is preferably such bent or deformed is that a corresponding terminal lug resulting from the underlying, the chip contact surface surrounding chip contact surface accordingly the voltage potential difference is sufficiently spaced.
Zweckmäßigerweise weist die erste Blechschicht eine Schichtdicke zwischen 100 μm und 300 μm auf. Die erste Blechschicht kann z. B. aus Kupfer oder einer Kupferlegierung gebildet sein.Conveniently, For example, the first sheet metal layer has a layer thickness between 100 μm and 300 μm. The first sheet metal layer may, for. B. of copper or a copper alloy be formed.
Die zweite Blechschicht ist insbesondere als Leadframe ausgebildet und weist eine Schichtdicke zwischen 100 μm und 1000 μm auf. Die zweite Blechschicht kann aus Kupfer oder Aluminium oder Messing oder Bronze oder einer Legierung einer oder mehrerer dieser aufgeführten Materialien gebildet sein. Prinzipiell eignen sich alle Materialien, die elektrisch und thermisch gut leitend sind.The second sheet metal layer is formed in particular as a leadframe and has a layer thickness between 100 .mu.m and 1000 .mu.m. The second sheet metal layer Can be made of copper or aluminum or brass or bronze or one Alloy one or more of these materials listed be formed. In principle, all materials that are electrically and thermally suitable are good at conducting.
Es ist ferner zweckmäßig, wenn die erste Blechschicht mit Vorsprüngen oder Abstandshaltern versehen ist, welche einen definierten Abstand der ersten Blechschicht zu den Chipkontaktflächen des Chips sicherstellen. Hierdurch wird die Montage erleichtert, da aufgrund des Abstandshalters ein Herausquetschen des Haftmittels zwischen der ersten Blechschicht und den Chipkontaktflächen vermieden werden kann.It is also appropriate if the first sheet metal layer provided with projections or spacers is which a defined distance of the first sheet metal layer to the chip contact surfaces make sure of the chip. This facilitates assembly, because of the spacer squeezing out of the adhesive be avoided between the first sheet metal layer and the chip contact surfaces can.
Das Chipmodul ist zweckmäßigerweise von einer Kunststoffumhüllung (z. B. Moldmasse) umgeben, wobei Anschlussfinger oder -flächen der zweiten Blechschicht aus der Kunststoffumhüllung für eine elektrische Kontaktierung des Chipmoduls herausragen. Neben der Isolation sorgt diese Kunststoffumhüllung auch für eine zusätzliche mechanische Entlastung der Verbindungsstellen von erster und zweiter Blechschicht und insbesondere auch für die Beschichtung der Chips, welche thermisch bedingte Spannungen gemäß den unterschiedlichen thermischen Ausdeh nungskoeffizienten der beteiligten Komponenten ausgleichen muss. Der Moldprozess kann kostengünstig im Nutzen oder Rolle-zu-Rolle erfolgen. Um eine gute Entwärmung der Chips des Chipmoduls zu gewährleisten, können Teilflächen unter den Chips frei bleiben und bei der Montage des Moduls an eine Entwärmfläche angebunden werden. Es ist deshalb vorgesehen, dass eine dem Chip abgewandte Hauptfläche der zweiten Blechschicht im Wesentlichen vollständig nicht von der Kunststoffumhüllung umgeben ist zur Ausbildung einer Kühlfläche.The Chip module is expediently from a plastic sheath (For example, molding compound) surrounded, with connecting fingers or surfaces of the second sheet metal layer of the plastic sheath for an electrical contact protrude from the chip module. In addition to the insulation, this plastic wrap also provides for one additional mechanical relief of the joints of the first and second Sheet metal layer and in particular also for the coating of the chips, which thermally induced stresses according to the different thermal Balance the coefficients of expansion of the components involved got to. The molding process can be cost effective in use or roll-to-roll. To a good heat dissipation to ensure the chips of the chip module can Subareas under remain free of the chips and connected to a cooling surface during assembly of the module become. It is therefore intended that a remote from the chip main area the second sheet metal layer substantially completely not surrounded by the plastic sheath is to form a cooling surface.
Ein erfindungsgemäßes Chipmodul weist in einer weiteren Ausführungsform zumindest einen als Leistungshalbleiterchip ausgebildeten Chip auf.One inventive chip module indicates in a further embodiment at least one chip designed as a power semiconductor chip.
Eine kostengünstige Herstellung des Chipmoduls ist möglich, da ein Teil der Herstellungsschritte durchgeführt werden kann, so lange die Chips in einem Waferbund vorliegen. So kann die zumindest eine Hauptseite der Chips mit einer oder mehreren Chipkontaktflächen im Waferbund versehen werden. Ferner kann das Herstellen der im Wesentlichen vollflächigen elektrischen Verbindung zwischen der einen oder den mehreren Chipkontaktflächen des Chips und den ersten Kontaktbereichen der ersten strukturierten Blechschicht auf Waferebene erfolgen.A inexpensive Production of the chip module is possible as part of the manufacturing steps can be carried out as long as the Chips are present in a wafer bundle. So that can be at least one main page the chips provided with one or more chip contact surfaces in the wafer bundle become. Furthermore, the production of the substantially full-surface electrical Connection between the one or more chip pads of the chip and the first contact areas of the first patterned sheet metal layer at the wafer level.
Zur Herstellung der elektrischen Verbindung zwischen der einen oder den mehreren Chipkontaktflächen des Chips und den ersten Kontaktbereichen wird ein elektrisch leitendes Haftmittel auf die mit den Chipkontaktflächen versehene Hauptseite des Chips oder auf die ersten Kontaktbereiche in strukturierter Form durch Siebdruck, Schablonendruck, Sprühen, Stempeln oder Dosieren aufgebracht. Anschließend werden die ersten Kontaktbereiche auf die mit Haftmittel versehenen Chipkontaktflächen mit definierter Kraft aufgedrückt. Sofern die erste Blechschicht mit Abstandshaltern versehen ist, ist die korrekte Anordnung von Chips, Haftschicht und erster Blechschicht in vertikaler Richtung von Haus aus sichergestellt. Die korrekte Anordnung in lateraler Richtung ist durch Aus richten von Justiermarken auf Wafer und erster Blechschicht, die einander zugeordnet sind, sichergestellt.to Making the electrical connection between the one or the other the multiple chip pads of the chip and the first contact areas becomes an electrically conductive Adhesive on the provided with the chip pads main page of Chips or on the first contact areas in structured form by screen printing, stencil printing, spraying, stamping or dosing applied. Then be the first contact areas on the provided with adhesive chip contact surfaces with defined force pushed. If the first sheet metal layer is provided with spacers, is the correct arrangement of chips, adhesive layer and first sheet metal layer in vertical direction ensured by the house. The correct arrangement in the lateral direction is by aligning alignment marks on Wafer and first sheet metal layer associated with each other, ensured.
Es ist hierbei möglich, dass die auf Waferebene durchgeführten Verfahrensschritte aufeinander folgend zuerst für die Vorder- und dann für die Rückseite des Chips, oder umgekehrt, durchgeführt werden.In this case, it is possible that the process steps carried out at the wafer level coincide following first for the front and then for the back of the chip, or vice versa.
Bei der Verwendung von Nanosilberleitpasten als Haftmittel kann aufgrund der großflächigen Verklebung und der daraus resultierenden hohen Haftkraft zwischen den jeweiligen Blechschichten und dem Chip ein Ausheizen der Paste (Curing) vorgesehen sein, wobei dies bevorzugt nach dem Verbinden der Vorder- und Rückseite des Chips mit den jeweiligen Blechschichten erfolgt.at The use of nanosilver conductive pastes as an adhesive may be due to the large-area bonding and the resulting high adhesive power between the respective Sheet metal layers and the chip a baking of the paste (Curing) provided this being preferred after joining the front and back of the chip with the respective metal layers takes place.
Gemäß einer weiteren Ausbildung des erfindungsgemäßen Verfahrens ist vorgesehen, dass die mit der ersten Blechschicht versehenen Chips aus dem Waferverbund vereinzelt werden, indem in einem ersten Schritt die ersten Kontaktbereiche miteinander verbindende Stege entfernt oder durchtrennt werden und in einem darauffolgenden zweiten Schritt die Chips aus dem Wafer vereinzelt werden. Prinzipiell könnten das Durchtrennen der die ersten Kontaktbereiche miteinander verbindenden Stege und das Vereinzeln der Chips auch in einem einzigen Schritt erfolgen. Da die Materialeigenschaften der ersten Blechschicht und des Chips jedoch stark unterschiedlich sind, würde ein an das Sägen oder Durchtrennen von Chips angepasstes Werkzeug bei der Anwendung auf die Blechschicht sehr schnell verschleißen. Aus diesem Schritt sieht die Erfindung vor, diesen Vorgang in zwei Verfahrensschritten durchzuführen und hierbei jeweils angepasstes Werkzeug zu verwenden.According to one further embodiment of the method according to the invention is provided, in that the chips provided with the first sheet-metal layer are removed from the wafer composite be separated by first contact areas in a first step be removed or severed connecting webs and in a subsequent second step, the chips from the wafer to be isolated. In principle, could the severing of the first contact areas interconnecting Webs and the singulation of the chips also done in a single step. Since the material properties of the first sheet metal layer and the chip However, if there is a great deal of variation, one would be at the sawing or Cutting through chips adapted tool when using the sheet metal layer wear out very quickly. Looks from this step the invention to carry out this process in two steps and in each case adapted tool to use.
Zweckmäßigerweise wird die zweite Blechschicht in Bandform bereitgestellt. Die Herstellung der Verbindung der zweiten Chipkontaktflächen mit den vereinzelten, vorverarbeiteten Chips erfolgt im Rolle-zu-Rolle-Verfahren. Es versteht sich, dass hierbei lediglich solche vorverarbeiteten Chips, d. h.Conveniently, the second sheet metal layer is provided in strip form. The production of Connection of the second chip contact areas with the isolated, preprocessed chips are roll-to-roll. It understands itself, that here only such preprocessed chips, d. H.
Chips die zumindest auf einer Hauptseite mit der ersten Blechschicht versehen sind, verwendet werden, welche bei einer Prüfung als fehlerfrei erkannt wurden. Dieser Verfahrensschritt bietet weiter den Vorteil, dass standardisierte Herstellungsverfahren verwendet werden können.crisps at least provided on one main page with the first sheet metal layer are used, which in a test recognized as error-free were. This process step further offers the advantage that standardized manufacturing processes can be used.
Die elektrische Verbindung zwischen den ersten Kontaktbereichen der ersten Blechschicht und den zweiten Kontaktbereichen der zweiten Blechschicht erfolgt durch eine Verschweißung, wobei insbesondere Laser-, Mikroplasma-, WIG- oder Elektronenstrahlschweißung in Betracht kommen.The electrical connection between the first contact areas of first sheet layer and the second contact areas of the second Sheet metal layer is made by welding, in particular laser, Microplasma, TIG or electron beam welding.
Das Verbinden der zweiten Blechschicht mit den vorverarbeiteten Chips erfolgt gemäß einer weiteren Ausbildung zuerst für die Vorder- und dann die Rückseite des Chips, oder umgekehrt.The Connecting the second sheet metal layer with the preprocessed chips takes place according to a further education first for the front and then the back of the chip, or vice versa.
Gegebenenfalls kann auch vorgesehen sein, dass auf Ober- und Unterseite gleichzeitig geschweißt wird, um Prozesszeit einzusparen.Possibly can also be provided that on the top and bottom simultaneously welded to save process time.
Als weiterer Verfahrensschritt schließt sich das Umhüllen des Chipmoduls mit einer Kunststoffumhüllung, insbesondere einer Moldmasse, an, wobei dies derart erfolgt, dass Anschlussfinger oder -flächen der zweiten Blechschicht aus der Kunststoffumhüllung für eine elektrische Kontaktierung herausragen. Hieraus ergibt sich, dass die Kontaktbereiche der ersten Blechschicht lediglich eine Art Umverdrahtung darstellen.When further process step closes the wrapping of the Chip module with a plastic coating, in particular a molding compound, this being done so that connecting fingers or surfaces of the second sheet metal layer of the plastic sheath for an electrical contact protrude. It follows that the contact areas of the first Sheet metal layer represent only a kind of rewiring.
Das Umhüllen mit Kunststoff kann z. B. mehrstufig erfolgen. So kann beispielsweise ein erstes, knappes Umspritzen der Chips zur Herstellung einer gewissen mechanischen Festigkeit mit anschließendem Freischneiden/Bohren/Stanzen/Fräsen zum Entfernen der Verbindungsstege der zweiten Blechschicht vorgesehen sein, an das sich ein zweiter Moldprozess anschließt, in dem das Modul die endgültige Form erhält. Auch unterschiedliche Moldmaterialen und/oder -prozesse (Spritzguss/Transfermold-Prozesse) sind hierfür denkbar.The wrap with plastic can z. B. carried out in several stages. So, for example a first, tight encapsulation of the chips to produce a certain mechanical strength with subsequent free cutting / drilling / punching / milling for Removing the connecting webs of the second sheet metal layer provided which is followed by a second molding process in which the module the final one Form receives. Also different molding materials and / or processes (injection molding / transfermold processes) are for this conceivable.
Es kann vorgesehen sein, dass eine Anzahl an Chips, die über die zweite Blechschicht noch miteinander verbunden sind, gemeinsam mit der Kunststoffumhüllung versehen werden. Dies bedeutet, dass das Umhüllen in einem „Nutzen" erfolgt. Die in Bandform vorliegenden und kontaktierten und gegebenenfalls bereits umhüllten Chips werden dann zu den Chipmodulen vereinzelt, wobei ein Chipmodul einen oder mehrere Chips umfassen kann.It can be provided that a number of chips over the second sheet metal layer are still connected to each other, together with the plastic sheath be provided. This means that the wrapping takes place in a "utility" present and contacted and possibly already coated chips are then singulated to the chip modules, with a chip module a or multiple chips.
Ein erfindungsgemäß hergestelltes Chipmodul kann z. B. eine Halbbrücke für die Verwendung in Umrichter-Schaltungen darstellen.One produced according to the invention Chip module can, for. B. a half-bridge for the Use in inverter circuits represent.
Die Erfindung wird nachfolgend näher anhand der Figuren erläutert. Es zeigen:The Invention will become more apparent below explained with reference to the figures. Show it:
Die
Ein
Chip
Eine
erste Blechschicht
Eine
zweite Blechschicht
Die
auf der Rückseite
RS des Chips
Wie
aus der Querschnittsdarstellung der
Aus
der Querschnittsdarstellung der
Aufgrund des Aufbaus eines erfindungsgemäßen Chipmoduls und der dazu notwendigen Fertigungsschritte weist dieses eine hohe Zuverlässigkeit auf. Die Einsatztemperatur ist im Wesentlichen nur durch die verwendeten Bauelemente und die umgebende Kunststoffumhüllung beschränkt. Im Falle von Siliziumcarbid-Bauteilen und Hochtemperatur-Polymeren für die Kunststoffumhüllung sind Einsatztemperaturen von 200°C möglich. Das Chipmodul weist ferner eine exzellente Wärmeabfuhr auf, da der kompakte Aufbau kurze Leitungspfade bedingt. Ferner ist eine hohe Wärmeleitfähigkeit aufgrund der verwendeten Komponenten (Kupfer: 400 W/m × K, Nano-Silberleitpasten: ca. 80 W/m × K) einfach erreichbar. Geringe Durchleitungsverluste können durch ausreichend dimensionierte Leiterquerschnitte sichergestellt werden. Ferner können im Rahmen der Herstellung unterschiedliche Chipdicken auf einfache Art und Weise berücksichtigt werden. Galvanisierprozesse, die zu einer Schädigung von Leistungshalbleitern führen können, z. B. aufgrund von Galvanisier- und Ätzprozessen, können im Wesentlichen ausgeschlossen werden.by virtue of the structure of a chip module according to the invention and the necessary manufacturing steps, this has a high Reliability. The operating temperature is essentially only used by the Components and the surrounding plastic envelope limited. in the Trap of silicon carbide components and high temperature polymers for the Plastic covering are operating temperatures of 200 ° C possible. The chip module also has an excellent heat dissipation, since the compact Construction short conduction paths conditionally. Furthermore, a high thermal conductivity due to the components used (copper: 400 W / m × K, nano-silver conductive pastes: about 80 W / m × K) easy to reach. Low transmission losses can through sufficiently sized conductor cross-sections are ensured. Furthermore, can in the context of manufacturing different chip thicknesses to simple Way considered become. Electroplating processes leading to damage of power semiconductors to lead can, z. B. due to electroplating and etching processes, can in Be essentially excluded.
Während
In
einer Ausführungsform
kann vorgesehen sein, beliebige der Blechschichten, insbesondere durch
eine Schweißverbindung,
elektrisch miteinander zu verbinden. So können beispielsweise die zweiten
Blechschichten
In
den nachfolgenden Figuren wird eine Abfolge von Verfahrensschritten
zur Herstellung eines erfindungsgemäßen Chipmoduls, wie dies in
den
In
Anschließend wird
zunächst
auf der Vorderseite VSW des Wafers ein elektrisch und thermisch leitendes,
bereits strukturiertes erstes Blech (z. B. ein Leadframe) auf die
Haftmittelschicht aufgesetzt. Die Blechschicht
Im
Bereich von Trennlinien (z. B. Sägestraßen), d.
h. zwischen den einzelnen Bauteilen (Chips) des Wafers kann die
erste Blechschicht
Der
gleiche beschriebene Prozess wird anschließend für die Waferrückseite
RSW wiederholt. Alternativ kann auch die Wa ferrückseite RSW zuerst mit der
geschilderten ersten Blechschicht
In
einem weiteren Verarbeitungsschritt (vgl.
Als
weitere Alternative kann der Wafer nach dem Anbringen eines der
beiden Blechschichten auf der Vorder- oder Rückseite vorab entlang der Sägestraßen
Die
vereinzelten, elektrisch als funktionsfähig identifizierten und mit
den ersten Blechschichten
Vorzugsweise
erfolgen die Zuführung
der Kontaktstreifen und der Transport der bestückten und gefügten Chipmodule
kostengünstig
im Rolle-zu-Rolle-Verfahren. Durch die zweiten Blechschichten
Die
Kontaktierung der Vorderseite bzw. der auf der Vorderseite aufgebrachten
Blechschicht kann durch den gleichen Kontaktstreifen erfolgen, der
die Rückseite
des Chips
Das
in
Die
Schichtdicken der Blechschichten
In
einem weiteren, in der Figur nicht mehr dargestellten Verarbeitungsschritt
wird die in
Um eine gute Entwärmung der Chips zu gewährleisten, können Teilflächen z. B. unter den Chips frei bleiben und bei der Montage des Chipmoduls an eine Entwärmfläche (Kühlkörper) angebunden werden. Hierbei ist gegebenenfalls die elektrische Isolation sicherzustellen. Dies kann durch eines der folgenden Verfahren oder einer Kombination folgender Verfahren realisiert werden: 1.) Aufbringen einer elektrisch isolierenden, möglichst dünnen und wärmeleitfähigen Schicht auf den Kühlkörper oder Entwärmflächen des Moduls. 2.) Chemische, thermische oder mechanische Bearbeitung einer oder mehrerer beteiligter elektrisch leitfähiger Entwärmfläche(n) bzw. Teilfläche(n) des Chipmoduls mit dem Resultat, dass diese elektrisch isolierend wird bzw. werden (z. B. Anodisieren). 3.) Verwendung einer elektrisch isolierenden, jedoch elektrisch gut leitenden Haftschicht zwischen Chipmodul und Kühlkörper.Around a good heat dissipation to ensure the chips can subareas z. B. remain free under the chips and during assembly of the chip module connected to a cooling surface (heat sink) become. If necessary, ensure electrical insulation. This can be done by any of the following methods or a combination following methods are implemented: 1.) applying an electrical insulating, as possible thin and thermally conductive layer on the heat sink or Cooling surfaces of the Module. 2.) Chemical, thermal or mechanical processing of a or more involved electrically conductive Entwärmfläche (s) or partial surface (s) of the Chip module with the result that it becomes electrically insulating or become (eg Anodisieren). 3.) Use of an electric insulating, but electrically well conductive adhesive layer between Chip module and heat sink.
Claims (24)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710036044 DE102007036044A1 (en) | 2007-08-01 | 2007-08-01 | Chip module, particularly power module, comprises chip which is provided with main side with one or multiple chip contact surfaces, where structured sheet metal layer is provided with main side |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710036044 DE102007036044A1 (en) | 2007-08-01 | 2007-08-01 | Chip module, particularly power module, comprises chip which is provided with main side with one or multiple chip contact surfaces, where structured sheet metal layer is provided with main side |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007036044A1 true DE102007036044A1 (en) | 2009-02-05 |
Family
ID=40175760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200710036044 Withdrawn DE102007036044A1 (en) | 2007-08-01 | 2007-08-01 | Chip module, particularly power module, comprises chip which is provided with main side with one or multiple chip contact surfaces, where structured sheet metal layer is provided with main side |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007036044A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008025246A1 (en) | 2008-05-27 | 2009-12-17 | Siemens Aktiengesellschaft | Method for contacting mechanical or thermal or electrical conducting connection at electrical contact surface of electronic component, involves producing contact layer between connection and contact surface |
DE102015112023B3 (en) * | 2015-07-23 | 2016-09-01 | Infineon Technologies Ag | METHOD FOR POSITIONING A SEMICONDUCTOR CHIP ON A SUPPORT AND METHOD FOR CONNECTIVELY CONNECTING A SEMICONDUCTOR CHIP WITH A SUPPORT |
DE102016211479A1 (en) * | 2016-06-27 | 2017-12-28 | Siemens Aktiengesellschaft | power module |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525836A (en) * | 1994-02-28 | 1996-06-11 | Technical Materials, Inc. | Multilayer metal leadframe |
DE10003671A1 (en) * | 1999-01-28 | 2000-08-10 | Hitachi Ltd | Semiconductor component, especially a surface mountable semiconductor package, has front and back face electrodes connected to metal parts by precious metal-containing bodies or layers |
JP2002252351A (en) * | 2001-02-26 | 2002-09-06 | Sanyo Electric Co Ltd | Semiconductor device |
US6756658B1 (en) * | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
-
2007
- 2007-08-01 DE DE200710036044 patent/DE102007036044A1/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525836A (en) * | 1994-02-28 | 1996-06-11 | Technical Materials, Inc. | Multilayer metal leadframe |
DE10003671A1 (en) * | 1999-01-28 | 2000-08-10 | Hitachi Ltd | Semiconductor component, especially a surface mountable semiconductor package, has front and back face electrodes connected to metal parts by precious metal-containing bodies or layers |
JP2002252351A (en) * | 2001-02-26 | 2002-09-06 | Sanyo Electric Co Ltd | Semiconductor device |
US6756658B1 (en) * | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008025246A1 (en) | 2008-05-27 | 2009-12-17 | Siemens Aktiengesellschaft | Method for contacting mechanical or thermal or electrical conducting connection at electrical contact surface of electronic component, involves producing contact layer between connection and contact surface |
DE102015112023B3 (en) * | 2015-07-23 | 2016-09-01 | Infineon Technologies Ag | METHOD FOR POSITIONING A SEMICONDUCTOR CHIP ON A SUPPORT AND METHOD FOR CONNECTIVELY CONNECTING A SEMICONDUCTOR CHIP WITH A SUPPORT |
US10020278B2 (en) | 2015-07-23 | 2018-07-10 | Infineon Technologies Ag | Method for positioning a semiconductor chip on a carrier and method for material-fit bonding of a semiconductor chip to a carrier |
DE102016211479A1 (en) * | 2016-06-27 | 2017-12-28 | Siemens Aktiengesellschaft | power module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005054872B4 (en) | Vertical power semiconductor device, semiconductor device and method of making the same | |
DE102006050291B4 (en) | Electronic assembly and method to populate them | |
DE102006008632B4 (en) | Power semiconductor device and method for its production | |
DE102006037118B3 (en) | Semiconductor switching module for vehicle electrical systems with a plurality of semiconductor chips, use of such a semiconductor switching module and method for producing the same | |
DE102006021959B4 (en) | Power semiconductor device and method for its production | |
DE10310809B4 (en) | Power semiconductor device | |
DE102008051965B4 (en) | Component with several semiconductor chips | |
EP0221399B1 (en) | Semiconductor power module | |
DE102009042320B4 (en) | Semiconductor arrangement with a power semiconductor chip, half-bridge circuit and method for producing a semiconductor device | |
DE102012200325A1 (en) | Semiconductor arrangement with plated base plate | |
DE112006001663T5 (en) | Semiconductor chip package and method of making the same | |
DE102007001455A1 (en) | Electronic component and method for its assembly | |
DE112015000660T5 (en) | Power module and manufacturing method therefor | |
DE102004021054B4 (en) | Semiconductor component and method for its production | |
DE102005049687A1 (en) | Power semiconductor component in flat conductor technology with vertical current path | |
DE102006031405A1 (en) | Semiconductor module with switching functions and method of making the same | |
DE102009035623B4 (en) | A method of manufacturing a semiconductor device, integrated power package assembly, integrated power semiconductor package, and semiconductor package manufacturing method | |
DE10314172B4 (en) | A method of operating an assembly of an electrical component on a substrate and method of making the assembly | |
DE102007036045A1 (en) | Electronic component with at least one component, in particular a semiconductor component, and method for its production | |
DE102016214607B4 (en) | Electronic module and method for its manufacture | |
EP2341533A2 (en) | Module construction and connection technology by means of metal scrap web or bent stamping parts bent from a plane | |
DE102006012007B4 (en) | Power semiconductor module with surface-mountable flat external contacts and method of making the same and its use | |
EP3619739B1 (en) | Semiconductor module | |
DE102005061015B4 (en) | A method of manufacturing a semiconductor device having a vertical semiconductor device | |
DE102016115221A1 (en) | Method for connecting at least two substrates to form a module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |