DE102007031964A1

DE102007031964A1 - Anordnung in einem mehrlagigen Bodenbelag

Info

Publication number: DE102007031964A1
Application number: DE200710031964
Authority: DE
Inventors: Martin Meggle; Mario Wallmeyer
Original assignee: Vorwerk and Co Interholding GmbH
Current assignee: Berker GmbH and Co KG
Priority date: 2007-07-10
Filing date: 2007-07-10
Publication date: 2009-01-15
Also published as: EP2171698A2; WO2009007335A3; WO2009007335A2

Abstract

Die Erfindung betrifft eine Anordnung von mit Sensoren (7) verbundenen Chips (10) in einem mehrlagigen Bodenbelag. Um eine Anordnung der in Rede stehenden Art in herstellungstechnisch einfacher Weise weiter zu verbessern, wird vorgeschlagen, dass in einer ersten oberen Lage (1) in der Ebene distanzierte Leiterbahnen (4) ausgebildet sind zur Stromversorgung eines Chips (10), dass eine zweite mittlere Lage (2) vorgesehen ist, in der der Chip (10) angeordnet ist, und dass eine dritte untere Lage (3) vorgesehen ist, welche ebenfalls leitend mit dem Chip (10) verbunden ist, wobei in den flächenmäßigen Zwischenräumen zwischen den Chips (10) Sensoren (7) angeordnet sind.

Description

Die Erfindung betrifft eine Anordnung von mit Sensoren verbundenen Chips in einem mehrlagigen Bodenbelag.
Mittels derartiger Anordnungen sind beispielsweise Zugangskontrollen in Eingangsbereichen möglich. Weiter können mittels Sensoren und Chips versehene Bodenbeläge zur Steuerung von bspw. autonom arbeitenden Sauggeräten, sog. Saug- oder Kehrrobotern, dienen.
Im Hinblick auf den bekannten Stand der Technik wird eine technische Problematik der Erfindung darin gesehen, eine Anordnung der in Rede stehenden Art in herstellungstechnisch einfacher Weise weiter zu verbessern.
Diese Problematik ist zunächst und im Wesentlichen durch den Gegenstand des Anspruchs 1 gelöst, wobei darauf abgestellt ist, dass in einer ersten oberen Lage in der Ebene distanzierte Leiterbahnen ausgebildet sind zur Stromversorgung eines Chips, dass eine zweite mittlere Lage vorgesehen ist, in der der Chip angeordnet ist und dass eine dritte untere Lage vorgesehen ist, welche ebenfalls leitend mit dem Chip verbunden ist, wobei in den flächenmäßigen Zwischenräumen zwischen den Chips Sensoren angeordnet sind. Zufolge dieser Ausgestaltung ist eine sandwichartige Anordnung der maßgeblichen Elektronikkomponenten erreicht, wobei die erste und die dritte Lage leitend ausgebildet im Wesentlichen der Stromversorgung dienen. Entsprechend ist eine einfache Kontaktierung der Chips bzw. IC's und darüber hinaus auch der Sensoren erreichbar, was die Herstellung eines derart bestückten Bodenbelags wesentlich vereinfacht. Die erste obere Lage bildet Leiterbahnen insbesondere zur positiven Spannungsversorgung der Chips und/oder der Sensoren aus, während die dritte untere Lage gleichfalls leitend die elektrische Masse bildet. Die untere Lage sowie die obere Lage, insbesondere die ausgebildeten Leiterbahnen, ste hen über chipseitige Kontakte unmittelbar mit den Chips elektrisch leitend in Verbindung. Auf dieselbe Weise werden auch die Sensoren mit den Chips verbunden. Der Masseanschluss der Chips mit der unteren Lage kann in einfachster Weise über die Chipoberfläche erfolgen. Alternativ kann der Masseanschluss auch über die erste obere Lage erfolgen, während die dritte untere Lage der positiven Spannungsversorgung dient.
Im Weiteren sind Merkmale beschrieben, die bevorzugt in Kombination mit den Merkmalen des Anspruches 1 Bedeutung haben, aber grundsätzlich auch mit nur einigen Merkmalen des Anspruches 1 oder alleine Bedeutung haben können.
So ist in einer Weiterbildung des Erfindungsgegenstandes vorgesehen, dass die dritte Lage mit der ersten und zweiten Lage unverbunden ist. Die erste und zweite Lage hingegen sind bevorzugt fest miteinander verbunden. Entsprechend kann die dritte Lage als lose Unterlage ausgelegt werden, worauf die weiteren Lagen mit der masseseitigen Oberfläche der Chips nach unten zur Kontaktierung der Masse-Lage aufgelegt werden. Zufolge dieser Ausgestaltung ist die dritte Lage als solche aufwickelbar, so weiter insbesondere zu einem Coil aufwickelbar und darüber hinaus weiter auch auf Länge abschneidbar.
Die zweite Lage, in welcher die Chips angeordnet sind, ist, die Zwischenräume zwischen den Chips ausfüllend, als Isolationslage ausgebildet. Diese Lage liegt entsprechend bspw. in Form eines isolierenden Gewebes (Underlay) mit Ausnehmungen für die Chips vor. Die Höhe der Isolationslage ist angepasst an die Chiphöhe, beträgt entsprechend etwa 1 mm bis 3 mm, weiter etwa 2 mm und besteht bspw. aus einem Polyurethan- oder Polyamidmaterial, weiter bspw. aus Polypropylen wie ein isolierender, druckstabiler Nadelfilz.
In einer bevorzugten Ausgestaltung sind die Sensoren und die Leiterbahnen in derselben Ebene, nämlich in der ersten oberen Lage, angeordnet. Die Leiterbahnen sind hierbei in bevorzugter Ausgestaltung gitter- oder streifenartig angeordnet. In den sich zwischen den Leiterbahnen ergebenden Freiräumen sind ein oder mehrere Sensoren ebenengleich positioniert. Jede streifenförmig vorgesehene VCC-Leiterbahn der ersten Lage ist zur Teppichrandkante hin geführt, zur Ausbildung einer randkantenseitigen Kontaktierungsfläche.
Die Signale der über den aufgebrachten Teppichboden sensibilisierten Sensoren werden in einer bevorzugten Ausgestaltung durch Aufmodulation auf die Leiterbahnen und/oder auf die untere leitende Lage übertragen und weiter bevorzugt über die teppichrandkantenseitigen Kontaktierungszonen erfassbar. Die Auswertung der Signale der bspw. kapazitiv arbeitenden Sensoren erfolgt in den zugeordneten Chips, die mit entsprechend positionierten Kontakten in die Sensorebene eingreifend mit den Sensoren verbunden sind. Die von dem Chip ausgewerteten Signale werden moduliert über die Masse-Lage bzw. über die Leiterbahnen zur positiven Spannungsversorgung nach außen geleitet. Die Datenübertragung erfolgt somit bevorzugt auf der Versorgungsleitung. Es werden entsprechend keine gesonderten Leitungen zur Signalübertragung benötigt. So können weiter die Daten auf den Versorgungsleitungen mittels Funkwellen übertragen werden, nach Art einer Trägerfrequenzanlage oder Powerline Communication (PLC). Alternativ können die Daten durch Modulieren des Verbrauchstroms durch die Chips gesendet werden. Der Empfänger detektiert und wertet die unterschiedliche Stromaufnahme aus. Weiter ist eine Spannungsmodulation möglich. Die Spannungsversorgung liegt in üblicher Weise auf einem Potential von bspw. 5 Volt. Die Informationen werden dann mittels Modulation zwischen diesem üblichen Spannungspotential und einem davon abweichenden Potential, bspw. 6 Volt, übertragen, welches abweichende Potential ebenfalls die Spannungsversorgung des Chips sicherstellt.
In bevorzugter Ausgestaltung ist die untere Lage jedenfalls auf der der mittleren Lage zugewandten Seite flächenmäßig durchgehend leitfähig. Zur Unterseite hin, d. h. zur Auflageseite hin, ist die untere Lage bevorzugt isoliert. Die Leiterbahnen der oberen Lage sind jedenfalls auf der der mittleren Lage zugewandten Seite flächenmäßig durchgehend leitfähig. Zur Oberseite, d. h. zugewandt dem aufzulegenden Teppichboden, ist die obere Lage nicht leitfähig.
Zum Schutz gegen aufsteigende Feuchtigkeit oder von der Oberseite her einwirkende Flüssigkeit ist der Bereich der Sensoren und der Stromführung, also die erste obere Lage, wasserdicht oder dampfdurchlässig gestaltet. Bevorzugt wird eine dampfdurchlässige Ausgestaltung der einzelnen Schichten, so dass eingedrungene Feuchtigkeit von unten nach oben entweichen kann. Die Durchlässigkeit wird durch (Mikro-)Perforierung oder ein feines Lochmuster erreicht.
Alternativ zu der vorgeschlagenen Lösung, bei welcher die dritte Lage mit der ersten und zweiten Lage unverbunden ist, wird zur Erhöhung der Formstabilität der Sensorfläche die an sich nicht formstabile mittlere, isolierende Gewebeschicht durch die ober- und unterseitigen folienartigen Lagen in Sandwichweise stabilisiert. Geeignete Folienwerkstoffe zur Bildung der ersten oberen und dritten unteren Lage sind bspw. Polyester und Polyamide.
Die Anordnung wird im Bereich der Schutzkleinspannung, also unter 50 Volt, betrieben, so weiter bevorzugt mit einer Spannung von 5 bis 24 Volt. Als Sensoren kommen kapazitive, Bewegungen erfassende oder temperaturabhängige Sensoren zur Anwendung. Weiter alternativ kann auch eine berührungslose Messung mittels elektromagnetischer Felder erfolgen, so weiter bspw. unter Nutzung entsprechend ausgestalteter Chips bzw. IC's (integrated circuit an board bonded, customized IC's), womit Flächen von bspw. 1 mm² bis hin zu 1 cm² erfasst sein können.
Weiter sind in einer Ausgestaltung zwei bis acht, bevorzugt vier Sensoren pro Chip vorgesehen, wobei jeder Sensor eine Fläche von 10 cm × 10 cm bis hin zu 50 cm × 50 cm erfasst. So sind weiter bevorzugt je Quadratmeter vier bis zehn Sensoren bzw. ein bis fünfundzwanzig Chips in der Anordnung positioniert.
Nachstehend ist die Erfindung anhand der beigefügten Zeichnung, welche lediglich ein Ausführungsbeispiel darstellt, näher erläutert. Es zeigt:
1 einen Ausschnitt der vorgeschlagenen Anordnung in Draufsicht auf die erste obere Lage;
2 den schematischen Schnitt gemäß der Linie II-II in 1;
3 einen schematischen Schnitt gemäß der Linie III-III in 1.
Der dargestellte Bodenbelag ist im Wesentlichen dreilagig gestaltet, wobei eine erste obere Lage 1 und eine dritte untere Lage 3 als Folienlagen gestaltet sind. Die untere Lage 3 ist zumindest auf der einer mittleren Lage 2 zugewandten Oberfläche ganzflächig durchgehend leitfähig gebildet, zur Ausformung einer elektrischen Masse-Lage GND.
Die Folie der ersten oberen Lage 1 trägt zugewandt der mittleren Lage 2 zueinander beabstandet angeordnete streifenförmige Leiterbahnen 4. Hierbei handelt es sich bevorzugt um aufgedruckte Leiterbahnen 4 zur positiven Spannungsversorgung VCC der Anordnung.
Diese Leiterbahnen 4 sind zur Teppichrandkante 5 hin geführt und formen dort entlang der Teppichrandkante 5 ausgerichtete Kontaktierungszonen 6 aus zur Spannungsversorgung sowie zur leiterbahnabhängigen Datenkommunikation.
Weiter sind benachbart zu den Leiterbahnen 4, weiter in den zwischen den Leiterbahnen 4 belassenen Zwischenräumen unterseitig der oberen Folienlage 1 Sensoren 7 angeordnet. Diese können gleichfalls im Druck- aber auch im Ätzverfahren aufgebracht sein. Dargestellt sind Sensorenflächen kapazitiv wirkender Sensoren 7. Alternativ können auch Sensorenbahnen vorgesehen sein.
Die mit den Leiterbahnen 4 und den Sensoren 7 bestückte obere Lage 1 liegt vollflächig auf der mittleren Lage 2 auf, die sich wiederum vollflächig auf der unteren Lage 3 abstützt. Die mittlere Lage 2 ist zunächst im Wesentlichen eine Isolationslage 8, die Ausnehmungen 9 für Chips 10 aufweist. Die Höhe der Isolationslage 8 ist angepasst an die Höhe der Chips 10, entspricht etwa 2 mm.
Die Ausnehmungen 9 für die Chips 10 sind unterseitig der Leiterbahnen 4 positioniert und in Längserstreckung der Leiterbahnen 4 so zueinander beabstandet, dass jeweils beidseitig der Leiterbahn 4 zwei benachbart angeordnete Sensoren 7 durch einen Chip 10 kontaktiert werden.
In üblicher Weise weisen die Chips 10 Kontaktvorsprünge 11, 12 auf. Diese ragen in die obere Lage 1 bzw. in die in dieser Lage 1 ausgebildeten Leiterbahnen 4 und Sensoren 7 ein. Es bedarf entsprechend keiner gesonderten Maßnahme zur Kontaktierung, wie bspw. Lötarbeiten oder dergleichen.
Die Kontaktvorsprünge 11 dienen zur Kontaktierung der einzelnen Sensoren 7, wobei in dem dargestellten Ausführungsbeispiel jeweils zwei Kontaktvorsprünge 11 einem Sensor 7 zugeordnet sind. Über die Kontaktvorsprünge 12 erfolgt die Stromversorgung des jeweiligen Chips.
Die Masseleitung des Chips 10 erfolgt über dessen nach unten gewandte Oberfläche 13, die vollflächig in Kontakt steht zu der unteren, leitfähigen Masse-Lage 3.
Die Stromversorgung der beschriebenen Anordnung erfolgt über die in der oberen Lage 1 vorgesehenen VCC-Leiterbahnen 4 und der unteren dritten Masse-Lage 3, dies sowohl für die Chips 10 als auch für die Sensoren 7. Die Auswertung der Sensorsignale erfolgt in den zugeordneten Chips 10, welche Signalergebnisse moduliert über die Masse-Lage 3 und die Leiterbahnen 4 nach außen zu den Kontaktierungszonen 6 geleitet werden.
Die Leiterbahnen 4 sind nach oben, d. h. zur den Chips 10 abgewandten Seite hin durch die Lage 1 isoliert. Zur Kontaktierung im Bereich der Randkante 5 sind die Leiterbahnen 4 bzw. die Kontaktierungszonen 6 entlang der Randkante 5 umgeschlagen (siehe 3), so dass hiernach die leitende Seite nach oben gerichtet ist.
Alle offenbarten Merkmale sind (für sich) erfindungswesentlich. In die Offenbarung der Anmeldung wird hiermit auch der Offenbarungsinhalt der zugehörigen/beigefügten Prioritätsunterlagen (Abschrift der Voranmeldung) vollinhaltlich mit einbezogen, auch zu dem Zweck, Merkmale dieser Unterlagen in Ansprüche vorliegender Anmeldung mit aufzunehmen.

Claims

Anordnung von mit Sensoren (7) verbundenen Chips (10) in einem mehrlagigen Bodenbelag, dadurch gekennzeichnet, dass in einer ersten oberen Lage (1) in der Ebene distanzierte Leiterbahnen (4) ausgebildet sind zur Stromversorgung eines Chips (10), dass eine zweite mittlere Lage (2) vorgesehen ist, in der der Chip (10) angeordnet ist und dass eine dritte untere Lage (3) vorgesehen ist, welche ebenfalls leitend mit dem Chip (10) verbunden ist, wobei in den flächenmäßigen Zwischenräumen zwischen den Chips (10) Sensoren (7) angeordnet sind.
Anordnung nach Anspruch 1 oder insbesondere danach, dadurch gekennzeichnet, dass die dritte Lage (3) mit der ersten (1) und zweiten Lage (2) unverbunden ist.
Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die zweite Lage (2) eine Isolationslage (8) ist.
Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Sensoren (7) und die Leiterbahnen (4) in derselben Ebene angeordnet sind.
Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Signale der Sensoren (7) durch Aufmodulation auf die Leiterbahnen (4) und/oder auf die untere leitende Lage (3) übertragen werden.
Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die untere Lage (3) jedenfalls auf der der mittleren Lage (2) zugewandten Seite flächenmäßig durchgehend leitfähig ist.
Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Leiterbahnen (4) jedenfalls auf der der mittleren Lage (2) zugewandten Seite flächenmäßig durchgehend leitfähig sind.