Die
Erfindung betrifft ein Verfahren und eine Vorrichtung zur Regelung
der Ausgangsspannungen eines für
ein 4-Leiter-Netz ausgelegten Wechselrichters beim Auftreten von
Spannungs-Unsymmetrien im Netz.The
The invention relates to a method and a device for regulation
the output voltages of a for
a 4-wire network designed inverter in the occurrence of
Voltage imbalances in the network.
Netze
der elektrischen Energieversorgung lassen sich in zwei Ebenen, nämlich eine Übertragungsebene
und eine Verteilungsebene unterteilen. Auf der Übertragungsebene, die durch
hohe Spannungen von z. B. 110 kV und mehr gekennzeichnet ist, wird
die elektrische Energie in 3-Leiter-Netzen transportiert. In der
zu den Verbrauchern führenden
Verteilungsebene wird die elektrische Energie dagegen in einem 4-Leiter-Netz mit
Spannungen von z. B. 400 V geführt,
wobei zusätzlich
zu den drei Phasen ein Null- bzw. Neutralleiter verlegt wird, der
den Anschluss von einphasigen Lasten an eine Wechselspannung von
z. B. 230 V ermöglicht. Beim
Anschluss derartiger einphasiger Lasten kann es zu einem Stromfluss
auf dem Neutralleiter und dadurch zu einem zusätzlichen Spannungsabfall entlang
des Neutralleiters kommen. Durch diesen Spannungsabfall entstehen
Unsymmetrien in den Phasenspannungen, die sich durch eine 100 Hz-Schwingung
des Raumzeigers im rotierenden d-, q-Koordinatensystem ausdrücken. Außerdem enthält der Raumzeiger
nicht die komplette Information des Spannungssystems, da zusätzlich zum
Raumzeiger, der durch die geometrische Addition der Spannungen gemäß den Wicklungsachsen
einer elektrischen Maschine gebildet wird, das sog. Nullsystem anfällt, das
durch die arithmetische Summe der Phasenspannungen charakterisiert
ist.nets
The electrical energy supply can be divided into two levels, namely a transmission level
and divide a distribution level. At the transmission level, through
high voltages of z. B. 110 kV and more, is
The electrical energy is transported in 3-wire networks. In the
leading to consumers
Distribution level, however, the electrical energy in a 4-wire network with
Tensions of z. B. 400 V,
in addition
to the three phases a neutral or neutral conductor is laid, the
the connection of single - phase loads to an AC voltage of
z. B. 230 V allows. At the
Connecting such single-phase loads can lead to a current flow
on the neutral conductor and thereby to an additional voltage drop along
of the neutral conductor. Due to this voltage drop arise
Unbalances in the phase voltages, which are characterized by a 100 Hz oscillation
of the space vector in the rotating d, q coordinate system. In addition, the space pointer contains
not the complete information of the voltage system, in addition to the
Space vector generated by the geometric addition of the voltages according to the winding axes
an electrical machine is formed, the so-called. Nullsystem accumulates, the
characterized by the arithmetic sum of the phase voltages
is.
Bisher
bekannte Verfahren und Vorrichtungen zur Regelung der Ausgangsspannungen
von Wechselrichtern beziehen sich ausschließlich auf 3-Leiter-Systeme
(z. B. Werner Leonard in ”Control
of Electrical Drives”,
2nd Completely Revised and Enlarged Edition,
Springer-Verlag,
1996, S. 246 ff sowie Alfred Engler in ”Regelung von Batteriestromrichtern
in modularen und erweiterbaren Inselnetzen”, Dissertation Universität Kassel,
2001, S. 13). Mit einer derartigen, nachfolgend als ”herkömmliche
Vektorregelung” bezeichnete
Regelung können
zwar auftretende Unsymmetrien kompensiert werden, doch erfolgt die
Regelung ohne Berücksichtigung
eines Nullsystems. Auf 4-Leiter-Netze sind die bekannten Verfahren
und Vorrichtungen daher nicht anwendbar.Previously known methods and devices for regulating the output voltages of inverters relate exclusively to 3-conductor systems (eg Werner Leonard in "Control of Electrical Drives", 2 nd Completely Revised and Enlarged Edition, Springer-Verlag, 1996, p 246 ff and Alfred Engler in "Regulation of battery rectifiers in modular and expandable island networks", Dissertation University of Kassel, 2001, p 13). With such a control, hereinafter referred to as "conventional vector control", although occurring asymmetries can be compensated, the control takes place without consideration of a zero system. On 4-wire networks, the known methods and devices are therefore not applicable.
Verfahren
zur Regelung der Ausgangsspanung eines für ein 4-Leiter-Netz ausgelegten
Wechselrichters zur Einspeisung von Solarenergie in ein unsymmetrisch.
belastetes Netz sind ebenfalls bereits bekannt ( US 2005/0281067 A1 ).
Bei diesem Verfahren wird der Wechselrichter als ein System von
drei einphasigen Wechselrichtern in einem ortsfesten Koordinatensystem
betrachtet und die in einem ortsfesten Koordinatensystem erfaßte, zunächst noch
unsymmetrische Ausgangsspannung in ein rotierendes Koordinatensystem
mit symmetrischen Komponenten transformiert. Nachteilig ist hierbei,
daß die
Unsymmetrie in das rotierende Koordinatensystem transformiert wird,
so daß dort
die parasitären
Wechselanteile mit Hilfe mehrerer Tiefpassfilter und somit unter
Einschränkung
der Dynamik eliminiert werden müssen.
Außerdem
kann mit dem bekannten Verfahren nicht ermittelt werden, welche
Phase um welchen Betrag von der Unsymmetrie abweicht. Diese Möglichkeit
besteht zwar bei Anwendung eines anderen bekannten Verfahrens, allerdings
nur dann, wenn alle Phasen um jeweils 120° verschoben sind (Grid-Forming
Three-Phase Inverters for Unbalanced Loads in Hybrid Power Systems,
Ortjohann, E.; Arias A.; Mohd, A; Hamsic, N.; Omari, O; in Photovoltaic
Energy Conversion, Conference Record of the 2006 IEEE 4th World
Conference an Volume 2, May 2006, Pages 2396–2399).Method for controlling the output voltage of an inverter designed for a 4-wire network to feed solar energy into an unbalanced one. charged network are also already known ( US 2005/0281067 A1 ). In this method, the inverter is considered as a system of three single-phase inverters in a fixed coordinate system and the detected in a fixed coordinate system, initially unbalanced output voltage transformed into a rotating coordinate system with symmetrical components. The disadvantage here is that the asymmetry is transformed into the rotating coordinate system, so that there the parasitic alternating components with the help of several low-pass filter and thus must be eliminated while limiting the dynamics. In addition, it can not be determined with the known method which phase deviates from the asymmetry by what amount. This possibility exists when using another known method, but only if all phases are shifted by 120 ° in each case (Grid-Forming Three-Phase Inverters for Unbalanced Loads in Hybrid Power Systems, Ortjohann, E., Arias A, Mohd Hamsic, N., Omari, O, in Photovoltaic Energy Conversion, Conference Record of the 2006 IEEE 4th World Conference on Volume 2, May 2006, pages 2396-2399).
Ausgehend
davon liegt der Erfindung das technische Problem zugrunde, verbesserte
Verfahren und Vorrichtungen zur Regelung von 4-Leiter-Netzen derart
vorzuschlagen, daß unter
Vermeidung der genannten Nachteile Spannungs-Unsymmetrien ausgeglichen
oder bei Bedarf durch gezieltes Einregeln von unsymmetrischen Zuständen bewusst
herbeigeführt
werden.outgoing
of which the invention is based on the technical problem improved
Methods and apparatus for controlling 4-wire networks such
to suggest that under
Avoiding the mentioned disadvantages balanced voltage asymmetries
or, if necessary, by deliberately adjusting unbalanced states
brought
become.
Zur
Lösung
dieses Problems dienen die Merkmale der Ansprüche 1 und 7.to
solution
This problem is served by the features of claims 1 and 7.
Die
Erfindung bringt den Vorteil mit sich, dass durch die Bildung eines ”virtuellen” symmetrischen Spannungssystems
in einem ersten Regelzweig eine konventionelle Vektorregelung angewendet
werden kann, während
die (geringfügigen)
Abweichungen vom symmetrischen Zustand in einem zweiten Regelzweig berücksichtigt
und wahlweise zur Herstellung von Wechselrichter-Ausgangsspannungen
mit identischen Amplituden oder zur Erzeugung von Ausgangsspannungen
verwendet werden, deren Amplituden eine gezielte Unsymmetrie aufweisen.
Hervorzuheben ist insoweit allerdings, sich die erfindungsgemäß berücksichtigten Unsymmetrien
ausschließlich
auf die Amplituden der drei Ausgangsspannungen des Wechselrichters
beziehen, während
im Hinblick auf die Phasenlagen dieser Ausgangsspannungen vorausgesetzt
wird, dass mit ausreichender Genauigkeit die üblichen Phasendifferenzen von
120° und
240° und
bis auf die zugelassenen, netzüblichen
Frequenzschwankungen eine konstante Frequenz von z. B. 50 Hz vorhanden
sind.The
Invention brings the advantage that by the formation of a "virtual" symmetrical voltage system
applied in a first rule branch a conventional vector control
can be while
the (minor)
Deviations from the symmetrical state are taken into account in a second control branch
and optionally for the manufacture of inverter output voltages
with identical amplitudes or for generating output voltages
can be used, whose amplitudes have a targeted asymmetry.
In this respect, however, it should be emphasized that the asymmetries considered according to the invention are important
exclusively
to the amplitudes of the three output voltages of the inverter
refer while
with regard to the phase angles of these output voltages
is that with sufficient accuracy the usual phase differences of
120 ° and
240 ° and
except for the approved, network customary
Frequency fluctuations a constant frequency of z. B. 50 Hz available
are.
Weitere
vorteilhafte Merkmale der Erfindung ergeben sich aus den Unteransprüchen.Further
advantageous features of the invention will become apparent from the dependent claims.
Die
Erfindung wird nachfolgend in Verbindung mit den beiliegenen Zeichnungen
an einem Ausführungsbeispiel
näher erläutert. Es
zeigen:The
The invention will be described in conjunction with the attached drawings
on an embodiment
explained in more detail. It
demonstrate:
1 ein
schematisches Blockschaltbild einer erfindungsgemäßen Vorrichtung; 1 a schematic block diagram of a device according to the invention;
2 schematisch
den Aufbau eines Unsymmetrie-Reglers der 1; 2 schematically the structure of an asymmetry controller of 1 ;
3 bis 7 schematische
grafische Darstellungen von Werten, die für Unsymmetrien innerhalb der
Vorrichtung nach 1 charakteristisch sind; 3 to 7 schematic graphical representations of values for asymmetries within the device according to 1 are characteristic;
8 einen
ersten Abschnitt eines Nullsystem-Analyse-Blocks der Vorrichtung
nach 1; und 8th a first portion of a zero-system analysis block of the device according to 1 ; and
9 einen
zweiten Abschnitt des Nullsystem-Analyse-Blocks. 9 a second section of the zero-system analysis block.
1 zeigt
eine erfindungsgemäße Regelvorrichtung
für einen
Wechselrichter 1 anhand eines Blockschaltbilds. Der Wechselrichter 1 dient
beispielsweise zur Einspeisung der von einer PV-Anlage erzeugten elektrischen
Energie in ein schematisch angedeutetes Netz 2 mit den
drei Phasen L1, L2 und L3 sowie einem Nullleiter N. Der Wechselrichter 1 kann
wie üblich
z. B. mit sechs Halbleiterschaltern 3 versehen sein, die
vorzugsweise als IGBT-Transistoren ausgebildet sind und mit Hilfe
einer Stelleinrichtung 4 ein- und ausgeschaltet werden,
die z. B. nach Art einer Pulsweitenmodulation ausgebildet ist. Die
Stelleinrichtung 4 kann als Bestandteil des Wechselrichters 1 oder
auch separat von diesem ausgebildet sein. Wechselrichter 1 dieser
Art sind allgemein bekannt (z. B. DE 20 2006 001 063 U1 ). 1 shows a control device according to the invention for an inverter 1 using a block diagram. The inverter 1 serves, for example, for feeding the electrical energy generated by a PV system into a schematically indicated network 2 with the three phases L1, L2 and L3 and a neutral conductor N. The inverter 1 can as usual z. B. with six semiconductor switches 3 be provided, which are preferably formed as IGBT transistors and with the aid of an adjusting device 4 be switched on and off, the z. B. is designed in the manner of a pulse width modulation. The adjusting device 4 can be considered part of the inverter 1 or be formed separately from this. inverter 1 of this kind are well known (eg DE 20 2006 001 063 U1 ).
Die
Istwerte U1, U2 und U3 der drei Ausgangsspannungen, jeweils bezogen
auf den Nullleiter N, werden bei herkömmlicher Vektorregelung den
drei Eingängen
eines Reglers 5 zugeführt,
in dem sie mit einem an einem weiteren Eingang 6 des Reglers 5 anliegenden
Sollsignal verglichen werden, das vorzugsweise die Sollamplitude
von ca. 325 V des Netzes 2 aufweist. Der Regler 5 bildet
anhand des Sollwerts am Eingang 6 drei im Wesentlichen
identische, um je 120° phasenverschobene
Stellsignale, die drei Eingängen
der Stelleinrichtung 3 zugeführt werden. Das hat bei symmetrischem
Verlauf der drei Istspannungen U1, U2 und U3 zur Folge, dass deren
Amplituden sämtlich
dem Wert von z. B. 325 V besitzen.The actual values U1, U2 and U3 of the three output voltages, in each case based on the neutral conductor N, become the three inputs of a regulator in the case of conventional vector control 5 fed, in which she with one at another entrance 6 of the regulator 5 adjacent nominal signal to be compared, preferably the target amplitude of about 325 V of the network 2 having. The regulator 5 forms based on the setpoint at the input 6 three substantially identical, each 120 ° out of phase control signals, the three inputs of the actuator 3 be supplied. This has a symmetrical course of the three actual voltages U1, U2 and U3 with the result that their amplitudes are all the value of z. B. 325 V own.
Bei
Unsymmetrien im Netz 2 bezüglich der Amplituden der drei
Spannungen gilt dies nicht mehr. Der Regler 6 würde in diesem
Fall bei konventioneller Regelung nur nach einem aus den drei Eingangsspannungen
gebildeten Mittelwert regeln. Das würde zur Folge haben, dass alle
drei Stellsignale falsch sein können, d.
h. nicht zur Netzamplitude führen.For asymmetries in the network 2 with respect to the amplitudes of the three voltages this is no longer true. The regulator 6 In this case, with conventional control, it would only regulate according to an average formed from the three input voltages. This would mean that all three control signals can be wrong, ie not lead to the network amplitude.
Erfindungsgemäß wird daher
vorgeschlagen, einen zweiten Regelzweig zu bilden, der parallel
zu dem beschriebenen, den Regler 5 aufweisenden, ersten
Regelzweig liegt, und in dem ersten Regelzweig einen Satz von symmetrischen
Spannungen zu verarbeiten, während
der zweite Regelzweig für
die Behandlung der Unsymmetrien verwendet wird. Hierzu wird wie
folgt vorgegangen.According to the invention, it is therefore proposed to form a second control branch, which is parallel to the described, the controller 5 The first control branch is located in the first control branch, and in the first control branch a set of symmetrical stresses is processed while the second control branch is used for the treatment of the asymmetries. The procedure is as follows.
Es
wird zunächst
zwischen den Ausgängen
des Wechselrichters 1 und den Eingängen des Reglers 6 ein
Block 7 vorgesehen, in dem eine Nullsystem-Analyse durchgeführt wird.
Der Block 7 enthält
drei Eingänge, denen
die drei Ist-Spannungen U1, U2 und U3 am Ausgang des Wechselrichters 1 zugeführt werden,
und drei Ausgänge,
an denen in noch zu beschreibender Weise drei symmetrische Spannungen
U1s, U2s und U3s erscheinen, die dieselbe Amplitude und die übliche Phasenverschiebung
von je 120° aufweisen.
Diese drei Spannungen U1s, U2s und U3s werden den drei Eingängen des
Reglers 5 zugeführt
und von diesem in bekannter Weise unter Berücksichtigung des Sollwerts
am Eingang 6 zu Stellsignalen U1St-s, U2St-s und U3St-s verarbeitet.
Nach einem derzeit für
am besten gehaltenen Ausführungsbeispiel
der Erfindung wird außerdem vorgesehen,
die Spannungen U1s, U2s und U3s so zu wählen, dass sie jeweils die
größte in den
drei Eingangsspannungen U1, U2 und U3 vorkommende Amplitude Umax aufweisen.It is first between the outputs of the inverter 1 and the inputs of the regulator 6 a block 7 provided in which a zero-system analysis is performed. The block 7 contains three inputs to which the three actual voltages U1, U2 and U3 at the output of the inverter 1 and three outputs at which three symmetric voltages U1s, U2s and U3s appear, which will be described later, having the same amplitude and the usual phase shift of 120 ° each. These three voltages U1s, U2s and U3s become the three inputs of the regulator 5 supplied and from this in a known manner, taking into account the setpoint at the input 6 processed to actuating signals U1St-s, U2St-s and U3St-s. According to an exemplary embodiment of the present invention, it is further provided that the voltages U1s, U2s and U3s be selected such that they each have the largest amplitude U max occurring in the three input voltages U1, U2 and U3.
In
Weiterbildung der Erfindung wird der Block 7 mit drei weiteren
Ausgängen a, b und c versehen,
an denen die Differenzen zwischen den Amplituden der drei Spannungen
U1, U2 und U3 und den Amplituden der zugehörigen Spannungen U1s, U2s und
U3s erscheinen. Werden die Amplituden der drei Ist-Spannungen U1 bis
U3 mit U ^1, U ^2 und U ^3 bezeichnet, dann erscheint am Ausgang a des Blocks 7 der Wert X'1 = Umax – U ^1, während entsprechend
an den beiden anderen Ausgängen b und c die Werte X'2 = Umax – U ^2 und
X'3 = Umax – U ^ erscheinen.
Die drei Werte X'1,
X'2 und X'3 sind somit charakteristisch
für die
Amplituden-Unsymmetrien zwischen den Spannungen U1, U2 und U3.In development of the invention, the block 7 are provided with three further outputs a , b and c , at which the differences between the amplitudes of the three voltages U1, U2 and U3 and the amplitudes of the associated voltages U1s, U2s and U3s appear. If the amplitudes of the three actual voltages U1 to U3 are denoted by U ^ 1, U ^ 2 and U ^ 3, then appears at the output a of the block 7 the value X'1 = U max - U ^ 1, while correspondingly at the other two outputs b and c the values X'2 = U max - U ^ 2 and X'3 = U max - U ^ appear. The three values X'1, X'2 and X'3 are thus characteristic of the amplitude asymmetries between the voltages U1, U2 and U3.
Die
drei Werte X'1,
X'2 und X'3 werden drei Eingängen eines
zweiten Reglers 8 zugeführt,
der nachfolgend als Unsymmetrie-Regler bezeichnet wird. Dieser Unsymmetrie-Regler 8 ist
schematisch in 2 dargestellt. Danach ist jeder
Eingang mit einem Vergleicher bzw. Subtraktionsglied 9 verbunden,
dem einerseits der betreffende X'1-,
X'2- oder X'3-Wert, andererseits
ein vorgewählter
Sollwert X'1S, X'2S und X'3S zugeführt wird.
Das von den Vergleichern 9 ermittelte Differenzsignal wird
je einem PI-Regelbaustein 10 zugeleitet, der das Bestreben
hat, an seinem Ausgang ein Amplituden-Stellsignal derart zu erzeugen,
dass das Differenzsignal am Ausgang des zugehörigen Vergleichers 9 zur
Null wird.The three values X'1, X'2 and X'3 become three inputs of a second regulator 8th supplied, which is referred to below as the unbalance controller. This unbalance regulator 8th is schematic in 2 shown. After that, each input is connected to a comparator or subtraction element 9 connected to the one hand, the relevant X'1, X'2 or X'3 value, on the other hand, a preselected setpoint X'1S, X'2S and X'3S is supplied. That from the comparators 9 The calculated difference signal is each a PI control block 10 fed, which has the desire to produce at its output an amplitude control signal such that the difference signal at the output of the associated comparator 9 becomes zero.
An
die drei PI-Regelbausteine 10 schließt sich gemäß 2 ein Block 11 an,
in dem eine 3-Phasen-Modulation durchgeführt wird. Dieser Block 11 entspricht
einer Multiplikation der drei Amplituden-Stellsignale mit den Werten
cosωt,
cos(ωt – 240°) und cos(ω – 120°), wodurch
am Ausgang des Blocks 11 drei Stellwerte U1St-un, U2St-un, U3St-un erscheinen.
Diese sind ein Maß für die momentane
Amplituden-Unsymmetrie des Netzes, cosinusförmig wie auch die Stellwerte
U1St-s bis U3St-s und in der Phase synchron zu den Eingangsspannungen
U1 bis U3.To the three PI control blocks 10 closes according to 2 a block 11 in which a 3-phase modulation is performed. This block 11 corresponds to a multiplication of the three amplitude control signals with the values cosωt, cos (ωt - 240 °) and cos (ω - 120 °), whereby at the output of the block 11 three control values U1St-un, U2St-un, U3St-un appear. These are a measure of the instantaneous amplitude imbalance of the network, cosinusoidal as well as the control values U1St-s to U3St-s and in phase synchronous with the input voltages U1 to U3.
Sollte
der zweite Regelzweig Verzögerungen
enthalten, kann zusätzlich
eine durch den Buchstaben φ in 2 angedeutete
Phasenkorrektur vorgenommen werden.If the second rule branch contains delays, an additional one can be identified by the letter φ in 2 indicated phase correction can be made.
Die
Ausgänge
des Blocks 11 sind gemäß 1 mit
je einem Additionsglied 12 verbunden, an das auch je ein
Ausgang des Reglers 5 angeschlossen ist. Dadurch werden
Gesamtstellsignale U1St, U2St, U3St mit U1St = U1St-s + U1St-un
usw. gebildet, die letztendlich der Stelleinrichtung 4 zugeführt werden.
Dadurch wird der Wechselrichter 1 so gesteuert, dass an
seinen Ausgängen
Spannungen mit den gewünschten
Amplituden erscheinen.The outputs of the block 11 are according to 1 with one addition element each 12 connected, to each also an output of the controller 5 connected. As a result, total control signals U1St, U2St, U3St with U1St = U1St-s + U1St-un, etc. are formed, which are ultimately the actuating device 4 be supplied. This will be the inverter 1 controlled so that appear at its outputs voltages with the desired amplitudes.
Unter ”gewünschten” Amplituden
wird im Rahmen der vorliegenden Anmeldung verstanden, dass die Ausgangsspannungen
Ui an den drei Ausgängen
des Wechselrichters 1 identische, mit der Netzamplitude übereinstimmende
Amplituden aufweisen, d. h. symmetrisch sind, falls alle drei Sollwerte
X'1S, X'2S und X'3S (2)
Null sind. Aufgrund des beschriebenen Aufbaus der Vorrichtung ist
es aber auch möglich,
eine davon abweichende Regelung und, falls gewünscht, auch gezielte Unsymmetrien
im Netz 2 vorzusehen. Welche Spannungen Ui am Ausgang des
Wechselrichters 1 erhalten werden, hängt daher letztlich von der
Größe der dem
Unsymmetrie-Regler 8 vorgegebenen Sollwerte X'1S bis X'3S und davon ab,
ob diese Sollwerte alle gleich oder unterschiedlich groß gewählt werden.In the context of the present application, "desired" amplitudes are understood to mean that the output voltages Ui at the three outputs of the inverter 1 have identical amplitudes matching the network amplitude, ie are symmetrical if all three setpoints X'1S, X'2S and X'3S ( 2 ) Are zero. Due to the described construction of the device, it is also possible, a deviating regulation and, if desired, also targeted asymmetries in the network 2 provided. Which voltages Ui at the output of the inverter 1 therefore, ultimately depends on the size of the unbalance regulator 8th predetermined setpoint values X'1S to X'3S and whether these setpoint values are all selected to be the same or different.
Für die Ermittlung
und richtige Zuordnung der Größen X'1, X'2 und X'3 wird von folgenden
theoretischen Grundlagen ausgegangen:For the investigation
and proper assignment of the quantities X'1, X'2 and X'3 will be of the following
theoretical basis:
Es
sei cosωt
= 1/2(ejωt +
e–jωt).
Dann gilt: U1 = U ^1cosωt = 1/2U ^1(ejωt +
e–jωt), U2 = U ^2cos(ωt
+ 240°)
= 1/2U ^2[ej(ωt+4π/3) +
e–j(ωt+4π/3)]
=
1/2U ^2[e4π/3·ejωt +
e2π/3·e–jωt]
=
1/2U ^2(a2·ejωt +
a1·e–jωt),
und U3 = U ^3cos(ωt + 120°) = 1/2U ^3[ej(ωt+2π/3) +
e–j(ωt+2π/3)]
=
1/2U ^3(a1·ejωt +
a2·e–jωt),wenn
a1 = ej2π/3 und
a2 = aj4π/3 gesetzt
wird.Let cosωt = 1/2 (e jωt + e -jωt ). Then: U1 = U ^ 1cosωt = 1 / 2U ^ 1 (e jωt + e -jωt ) U2 = U ^ 2cos (ωt + 240 °) = 1 / 2U ^ 2 [e j (.omega.t + 4π / 3) + e -j (.omega.t + 4π / 3) ] = 1 / 2U ^ 2 [e 4π / 3 · e jωt + e 2π / 3 · e -jωt ] = 1 / 2U ^ 2 (a2 · e jωt + a1 · e -jωt ), and U3 = U ^ 3cos (ωt + 120 °) = 1 / 2U ^ 3 [e j (.omega.t + 2π / 3) + e -j (.omega.t + 2π / 3) ] = 1 / 2U ^ 3 (a1 · e jωt + a2 · e -jωt ) if a1 = e j2π / 3 and a2 = a j4π / 3 is set.
Weiter
werden zur Vereinfachung der folgenden Betrachtung die Unsymmetriefaktoren Δ1
= U ^1/Umax, Δ2 = U ^2/Umax und Δ3 = U ^3/Umax(ejωt + e–jωt),eingeführt. Unter
der oben angegebenen, beispielhaften Voraussetzung, dass für den Symmetriefall
die Spannung mit der größten Amplitude
verwendet wird, gilt daher U1 = 1/2Δ1Umax(ejωt + e–jωt), U2 = 1/2Δ2Umax(a2·ejωt +
a1·e–jωt)
und U3 = 1/2Δ3Umax(a1·ejωt +
a2·e–jωt). Further, to simplify the following consideration, the asymmetry factors become Δ1 = U ^ 1 / U Max , Δ2 = U ^ 2 / U Max and Δ3 = U ^ 3 / U Max (e jωt + e -jωt ) introduced. Under the above-given, exemplary assumption that the voltage with the greatest amplitude is used for the symmetry case, therefore applies U1 = 1 / 2Δ1U Max (e jωt + e -jωt ) U2 = 1 / 2Δ2U Max (A2 · e jωt + a1 · e -jωt ) and U3 = 1 / 2Δ3U Max (A1 · e jωt + a2 · e -jωt ).
Schließlich kann
das Nullsystem beschrieben werden zu U0 = 1/3(U1 + U2 + U3)
= 1/6U ^max[(Δ1 + a2·Δ2 + a1·Δ3)ejωt +
(Δ1 + a1·Δ2 + a2 – Δ3)e–jωt. Finally, the zero system can be described too U 0 = 1/3 (U1 + U2 + U3) = 1 / 6U ^ Max [(Δ1 + a2 · Δ2 + a1 · Δ3) e jωt + (Δ1 + a1 · Δ2 + a2 - Δ3) e -jωt ,
In
dieser Gleichung bilden der erste Term das in positiver Richtung,
d. h. in Richtung der Frequenz des Netzes umlaufende Mitsystem und
der zweite Term das in Gegenrichtung laufende Gegensystem.In
this equation form the first term that in the positive direction,
d. H. in the direction of the frequency of the network revolving Mitsystem and
the second term is the counter-system running in the opposite direction.
Für die weiteren
Betrachtungen wird nur das Nullsystem U0 = 1/6U ^max(Δ1 + a2·Δ2 + a1 Δ3)ejωt berücksichtigt,
und der Wert Δ = Δ1 + a2·Δ2 + a1·Δ3als Unsymmetrievektor
verwendet.For further considerations, only the zero system U 0 = 1 / 6U ^ Max (Δ1 + a2 · Δ2 + a1 Δ3) e jωt considered, and the value Δ = Δ1 + a2 · Δ2 + a1 · Δ3 used as unbalance vector.
Für weitere
Berechnungen wird dieser Vektor durch Weglassung des Faktors ejωt aus
dem ruhenden System in ein rotierendes d-, q-System transformiert,
in welchem a1 und a2 feste Werte bedeuten. Solange eine Unsymmetrie
im Netz konstant ist, ist der Vektor im umlaufenden System nach
Betrag und Phasenlage ebenfalls konstant. Ändert sich die Amplituden-Unsymmetrie
im Netz, dann ändert
sich entsprechend auch der Vektor Δ.For further calculations, this vector is transformed from the stationary system into a rotating d, q system by omitting the factor e jωt , in which a1 and a2 denote fixed values. As long as an asymmetry in the network is constant, the vector in the circulating system is also constant in terms of magnitude and phase. If the amplitude imbalance in the network changes, the vector Δ also changes accordingly.
Zur
Darstellung des Unsymmetrievektors kann z. B. 3 dienen,
in der mit den Pfeilen A, B und C drei um 120° versetzte Achsen eines Koordinatensystems
bezeichnet sind. Der Vektor Δ entsteht
demnach, wie 4 zeigt, aus den drei Komponenten Δ1, Δ2 und Δ3. Für die Zwecke
der Erfindung ist es allerdings günstiger, das Koordinatensystem
entsprechend 5 durch Multiplikation mit dem
Faktor ejπ um
180° zu
drehen, so dass die Achse A' eine
Nullachse, die Achse B',
eine im Gegenuhrzeigersinn um 240° gedrehte
Achse und die Achse C' eine
im Gegenuhrzeigersinn um 120° gedrehte
Achse ist. Außerdem
wird entsprechend 5 der Raum zwischen den Achsen
A' und C' als Sektor I, der
Raum zwischen den Achsen B' und
C' als Sektor II
und der Raum zwischen den Achsen A' und B' als Sektor III bezeichnet. Der Vektor Δ ist in 5 ebenfalls
eingezeichnet.To illustrate the asymmetry vector z. B. 3 serve, are denoted by the arrows A, B and C three offset by 120 ° axes of a coordinate system. The vector Δ thus arises as 4 shows, from the three components Δ1, Δ2 and Δ3. For the purposes of the invention, however, it is more favorable to use the coordinate system accordingly 5 by multiplication by the factor e jπ to rotate 180 °, so that the axis A 'is a zero axis, the axis B', a counterclockwise rotated by 240 ° axis and the axis C 'is a counterclockwise rotated by 120 ° axis. In addition, it will be appropriate 5 the space between the axes A 'and C' is referred to as sector I, the space between the axes B 'and C' as sector II and the space between the axes A 'and B' as sector III. The vector Δ is in 5 also marked.
Gemäß der obigen
Beschreibung wurde für
den Symmetriefall diejenige Spannung Ui verwendet, die die größte Amplitude
Umax hat. Daher können sich für den Fall, dass die Amplitude
von wenigstens einer der drei Spannungen Ui kleiner als Umax ist, folgende unsymmetrische Verhältnisse
ergeben: Zustand Δ1 Δ2 Δ3 X1 X2 X3
1 < 1 1 1 0...1 0 0
2 1 < 1 1 0 0...1 0
3 1 1 < 1 0 0 0...1
4 1 < 1 < 1 0 0...1 0...1
5 < 1 1 < 1 0...1 0 0...
1
6 < 1 < 1 1 0...1 0...1 0
According to the above description, the voltage Ui which has the largest amplitude U max was used for the symmetry case. Therefore, in the event that the amplitude of at least one of the three voltages Ui is less than U max , the following unbalanced ratios may result: Status Δ1 Δ2 Δ3 X1 X2 X3
1 <1 1 1 0 ... 1 0 0
2 1 <1 1 0 0 ... 1 0
3 1 1 <1 0 0 0 ... 1
4 1 <1 <1 0 0 ... 1 0 ... 1
5 <1 1 <1 0 ... 1 0 0 ... 1
6 <1 <1 1 0 ... 1 0 ... 1 0
In
dieser Tabelle bedeuten die Koeffizienten X1 = 1 – Δ1, X2 = 1 – Δ2 und X3
= 1 – Δ3, d. h.
die Werte Xi geben diejenigen Beträge an, die die Werte Δi zu Eins
ergänzen.In
In this table the coefficients X1 = 1 - Δ1, X2 = 1 - Δ2 and X3
= 1 - Δ3, d. H.
the values Xi indicate those amounts which the values Δi to one
complete.
Die
sich aus den Werten X1, X2 und X3 ergebenden Unsymmetrien können nun
dadurch bestimmt werden, dass der Vektor Δ auf jeweils zwei Achsen des
Achsensystems nach 5 projiziert wird. Eine Projektion
auf die dritte Achse entfällt,
weil jeweils eine der Spannungen, insbesondere die größte auftretende Spannung
mit der Amplitude Umax, als richtig angenommen
wird. Die sich ergebenden Projektionen sind in 6 dargestellt,
wobei das Bild a) den Sektor I, das Bild b) den Sektor II und das
Bild c) den Sektor III betrifft.The asymmetries resulting from the values X1, X2 and X3 can now be determined by the vector Δ on every two axes of the axis system 5 is projected. A projection on the third axis is omitted, because in each case one of the voltages, in particular the largest occurring voltage with the amplitude U max , is assumed to be correct. The resulting projections are in 6 the picture shows a) sector I, image b) sector II and image c) sector III.
Es
lässt sich
nun mathematisch zeigen, dass die durch Projektion gemäß 6 erhaltenen
Koeffizienten X1, X2 und X3 unter der Voraussetzung genau mit den
Werten Xi = 1 – Δi gemäß obiger Tabelle übereinstimmen,
dass entweder beide Xi-Werte
größer als
Null sind oder ein Xi-Wert größer als
Null und der andere Xi-Wert gleich Null ist. Aus 6 ergibt
sich, dass diese Bedingung nur für
den Fall b) erfüllt
ist, d. h. in diesem Fall gibt es nur eine richtige Lösung. Dagegen
zeigt 7 ein zweites Beispiel, bei dem für die Projektion
gemäß a) und
c) die obige Bedingung erfüllt
ist, da für
a) das Wertepaar X1 > 0,
X3 = 0 und für
c) das Wertepaar X1 > 0,
X2 = 0 erhalten wird. Das bedeutet, dass es hier zwei gleichberechtigte
Lösungen
gibt, die zum gleichen Ergebnis führen.It can now be shown mathematically that by projection according to 6 received Koeffizi ducks X1, X2 and X3 on condition exactly with the values X i = 1 - match .DELTA.i according to the above table that either both Xi-values Xi value greater than zero or greater than zero and the other Xi-value equal to zero is. Out 6 shows that this condition is fulfilled only for the case b), ie in this case there is only one correct solution. On the other hand shows 7 a second example, in which for the projection according to a) and c) the above condition is satisfied, since for a) the value pair X1> 0, X3 = 0 and for c) the value pair X1> 0, X2 = 0 is obtained. This means that there are two equitable solutions that lead to the same result.
Aus
den Werten X1, X2 und X3 erhält
man durch Multiplikation mit Umax die Werte X'i
= Umax·Xi
= Umax – Ui. The values X1, X2 and X3 are multiplied by U max X'i = U Max · Xi = U Max - Ui.
Unter
der beispielhaften Voraussetzung, dass U1 = Umax gilt,
folgt daraus, dass X'2
und X'3 diejenigen Amplitudenwerte
sind, die zur betreffenden Eingangsspannung U1 bzw. U2 addiert werden
müssen,
um das in 1 gezeigte symmetrische Spannungssystem
mit U1s bis U3s zu erhalten, welches mit der konventionellen Vektorregelung
im Regler 5 effektiv geregelt werden kann. Andererseits
werden die Werte X'i,
wie oben beschrieben ist, für
die Unsymmetrieregelung im Unsymmetrie-Regler 8 der 1 verwendet.
Die Werte X'i haben
konstante Größen, solange
eine bestimmte Unsymmetrie vorhanden ist, und werden in Block 11 in
zeitlich veränderliche
Stellsignale umgewandelt, die zu den an den Ausgängen des Reglers 5 erscheinenden, ebenfalls
zeitlich veränderlichen
Stellsignalen addiert werden.Under the exemplary assumption that U1 = U max , it follows that X'2 and X'3 are the amplitude values which have to be added to the relevant input voltage U1 or U2, respectively, in order to obtain the in 1 shown symmetric voltage system with U1s to U3s obtained with the conventional vector control in the controller 5 can be effectively regulated. On the other hand, as described above, the values X'i become the unbalance control in the unbalance controller 8th of the 1 used. The values X'i have constant magnitudes as long as there is a certain imbalance, and are in block 11 converted into time-varying control signals, which are at the outputs of the controller 5 appearing, also time-varying actuating signals are added.
Für die praktische
Durchführung
der beschriebenen Maßnahmen
wird erfindungsgemäß der als
Nullsystem-Analyse bezeichnete Block 7 mit einem Analyseabschnitt 7a (8)
und einem Auswertungsabschnitt 7b (9) vorgesehen.
Der Analyseabschnitt 7a enthält ein an sich bekanntes, zur
Signalaufbereitung verwendetes, für die Zwecke der Erfindung
jedoch modifiziertes System (vgl. z. B. Norbert Blacha in ”Regelungstechnische
Aspekte von digitalen USV-Steuerungen und aktiven Filtern”, Workshop
1998 ”Simulation
komplexer Systeme aus der Mikrosystemtechnik, Leistungselektronik
und Antriebstechnik”,
S. 191 bis 209, insbesondere S. 206, Bild 11). Das bekannte System
ist für
Signalanalysen (Fourieranalysen) eines Eingangs signals eingerichtet,
um die Ordnungen von Oberschwingungen zu betrachten, d. h. ein System
auf das Vorhandensein von bestimmten Ordnungen der Oberschwingungen
zu untersuchen. Außerdem
sind nur zwei rechtwinklig stehende Achsen vorhanden. Erfindungsgemäß wird das
System dagegen für
drei um 120° versetzte Achsen
geeignet gemacht und, wie aus der nachfolgenden Beschreibung ersichtlich
ist, zur Ermittlung der Werte X'i
verwendet.For the practical implementation of the measures described according to the invention referred to as zero-system analysis block 7 with an analysis section 7a ( 8th ) and an evaluation section 7b ( 9 ) intended. The analysis section 7a contains a known per se for signal processing, for the purposes of the invention, however, modified system (see, for example, Norbert Blacha in "Control aspects of digital UPS controllers and active filters," Workshop 1998 "Simulation of complex systems in microsystems technology , Power electronics and drive technology ", p. 191 to 209, in particular p. 206, Figure 11). The known system is set up for signal analysis (Fourier analysis) of an input signal to look at the orders of harmonics, ie to investigate a system for the presence of certain orders of harmonics. In addition, only two orthogonal axes are present. In contrast, according to the invention, the system is made suitable for three axes offset by 120 ° and, as can be seen from the following description, used to determine the values X'i.
Nach 8 enthält der Analyseabschnitt 7a drei
Eingänge,
denen die Spannungen U1, U2 und U3 zugeführt werden, und eine Addierstufe 14 zur
Bildung der mit der Netzfrequenz von z. B. 50 Hz veränderlichen Spannung U0 = U1 + U2 + U3. To 8th contains the analysis section 7a three inputs to which the voltages U1, U2 and U3 are supplied, and an adder 14 to form the with the network frequency of z. B. 50 Hz variable voltage U 0 = U1 + U2 + U3.
Weiter
enthält
der Analyseabschnitt 7a drei mit Sektor I bis Sektor III
bezeichnete Zweige, wobei sich die Sektoren I bis III auf diejenigen
der 5 und 7 beziehen. Da alle drei Zweige
gleichartig ausgebildet sind, wird nachfolgend nur der zum Sektor
I gehörende
Zweig näher
erläutert.Next contains the analysis section 7a three branches designated Sector I to Sector III, sectors I to III being those of 5 and 7 Respectively. Since all three branches are formed identically, only the branch belonging to the sector I will be explained in more detail below.
Die
dem Zweig des Sektors I zugeführte
Spannung ergibt sich in Cosinus-Schreibweise zu U0 = U ^1cosωt
+ U ^2cos(ωt – 2/3π) + U ^3cos(ωt + 2/3π). The voltage applied to the sector I branch is given in cosine notation U 0 = U ^ 1cosωt + U ^ 2cos (ωt - 2 / 3π) + U ^ 3cos (ωt + 2 / 3π).
Diese
Spannung wird im oberen Teil des Zweigs zunächst in einem Block 15 mit
cos(ωt
+ π) entsprechend
der Achse A' und
danach in einem Verstärker 16 mit
einem konstanten Faktor multipliziert, bevor sie einem Integrator 17 zugeführt wird.
Hier erfolgt eine Aufsummierung mit dem Ergebnis, dass an einem
Ausgang 18 des Integrators 17 eine Gleichgröße erscheint,
die in 8 mit in1= bezeichnet ist. Parallel dazu wird im
unteren Teil des Sektor I-Zweigs entsprechend vorgegangen, jedoch
in einem Block 19 eine Multiplikation mit cos(ωt + 5/3II),
d. h. mit einer Phasenverschiebung von 60° entsprechend der Achse C' durchgeführt, wodurch
nach Verstärkung
in einem Verstärker 20 an
einem Ausgang 21 eines weiteren Integrators 22 eine
mit in2= bezeichnete Gleichgröße erhalten
wird.This tension is initially in a block in the upper part of the branch 15 with cos (ωt + π) corresponding to the axis A 'and then in an amplifier 16 multiplied by a constant factor before being an integrator 17 is supplied. Here is a totaling with the result that at an output 18 of the integrator 17 an equal size appears in 8th with in1 = is designated. At the same time, the procedure is similar in the lower part of the sector I branch, but in one block 19 a multiplication by cos (ωt + 5 / 3II), ie with a phase shift of 60 ° according to the axis C 'performed, whereby after amplification in an amplifier 20 at an exit 21 another integrator 22 an in2 = designated equal size is obtained.
Die
Verstärkungsfaktoren
für die
Verstärker 16, 22 können durch
Probieren ermittelt werden. Kleine Faktoren führen zu einem langsamen, große Faktoren
zu einem schnellen System, während
zu große
Faktoren Störungen
zur Folge hätten.The amplification factors for the amplifiers 16 . 22 can be determined by trial and error. Small factors lead to slow, big factors leading to a fast system, while too large factors would cause disruption.
Die
erhaltenen Gleichwerte werden in je einem Block 23 bzw. 24 wieder
in Wechselgrößen mit
einer Netzfrequenz von z. B. 50 Hz und mit Phasenverschiebungen
von 180° bzw.
60° umgewandelt,
in einem Additionsglied 25 addiert, zu den Eingängen der
Blöcke 15, 19 zurückgeführt und
dort in einem Subtraktionsglied 26 von der Eingangsspannung
U0 subtrahiert. Dadurch ist das System bestrebt,
einen stationären
Zustand derart herbeizuführen,
dass an den Ausgängen 18, 21 konstante
Werte erscheinen, solange ein bestimmter Unsymmetriefall erhalten
bleibt. Bei richtiger Dimensionierung der Verstärker 16, 20 führt dies
dazu, dass die Ausgangswerte in1= und in2= exakt einem der oben
erläuterten
Paare von X'i-Werten
entsprechen, für
den Sektor I also z. B. den Werten X'1 und X'3 in 6.The obtained equivalents are each in a block 23 respectively. 24 again in alternating sizes with a network frequency of z. B. 50 Hz and with phase shifts of 180 ° or 60 ° converted in an addition element 25 added to the inputs of the blocks 15 . 19 returned and there in a Subtraktionsglied 26 subtracted from the input voltage U 0 . As a result, the system strives to bring about a steady state such that at the outputs 18 . 21 Constant values appear as long as a certain asymmetry case remains. With correct dimensioning of the amplifier 16 . 20 this leads to the output values in1 = and in2 = corresponding exactly to one of the above-explained pairs of X'i values, for the sector I thus z. For example, the values X'1 and X'3 in 6 ,
In
gleicher Weise werden in den den Sektoren II und III entsprechenden
Zweigen der 8 Ausgangswerte in3= bis in6=
erhalten, die an den Ausgängen 27, 28 bzw. 29, 30 erscheinen.In the same way, in branches corresponding to Sectors II and III, the 8th Output values in3 = to in6 = received at the outputs 27 . 28 respectively. 29 . 30 appear.
Schließlich werden
an Ausgängen 31, 32 der
Blöcke 23 und 24 und
an Ausgängen 33, 34 bzw. 35, 36 von
entsprechenden Blöcken
in den beiden anderen Zweigen zeitlich veränderliche Ausgangsspannungen in1~
bis in6~ abgegeben, die Amplituden mit Werten in1= bis in6= aufweisen
und Wechselspannungen sind, die den Eingangsspannungen U1 bis U3
hinzugefügt
werden müssen,
um die symmetrischen Spannungen U1s bis U3s in 1 zu
erhalten.Finally, at outputs 31 . 32 of the blocks 23 and 24 and at exits 33 . 34 respectively. 35 . 36 from corresponding blocks in the other two branches, time varying output voltages in1 ~ to in6 ~ are given which have amplitudes with values in1 = to in6 = and are AC voltages which must be added to the input voltages U1 to U3 to produce the symmetrical voltages U1s to U3s in 1 to obtain.
Wie 1 zeigt,
weist der Block 7 drei Ausgänge a, b und c auf, an denen die Werte
X'i erscheinen sollen.
Bevor die Werte in1= bis in6= des Analyseabschnitts 7a diesen
Ausgängen a bis c zugeführt
werden, muss allerdings noch geprüft werden, welche Wertepaare
(z. B. in1=, in2=) die richtigen sind, d. h. ob die erhaltenen Werte
in1= bis in6= größer, gleich
oder kleiner als Null sind. Außerdem
muss entschieden werden, welchen Ausgängen a bis c die
als richtig erkannten Werte zugeführt werden müssen.As 1 shows, the block points 7 three outputs a , b and c on which the values X'i should appear. Before the values in1 = to in6 = of the analysis section 7a are supplied to these outputs a to c, but has yet to be examined, which pairs of values (z. B. in1 =, in2 =) are the right, that is, whether the values in1 obtained = up in6 = greater than, equal to or less than zero. In addition, it must be decided to which outputs a to c the values recognized as correct must be supplied.
Diese Überprüfung erfolgt
in dem in 9 nach Art eines Flussdiagramms
dargestellten Auswertungsabschnitt 7b des Blocks 7,
der sechs mit den Ausgängen 18, 21 bzw. 27, 28 bzw. 29, 30 verbundene
Eingänge aufweist,
denen die Werte in1= bis in6= zugeführt werden. Aus 8 ergibt
sich, dass der Block 15 und damit in1= der Achse A' (180° im Gegenuhrzeigersinn)
und der Block 19 und damit in2= der Achse C' (60° im Gegenuhrzeigersinn)
zugeordnet ist. Entsprechend sind in3= und in4= den Achsen C' und B' und in5=, in6= den Achsen
B' und A' zugeordnet. Nicht
bekannt ist, für
welche Spannungen Ui = Umax und daher X'i = Null gilt und für welche
Paare von in= die Bedingung ≥ 0
erfüllt
ist.This check is made in the in 9 in the manner of a flowchart shown evaluation section 7b of the block 7 , the six with the outputs 18 . 21 respectively. 27 . 28 respectively. 29 . 30 connected inputs to which the values in1 = to in6 = are supplied. Out 8th it turns out that the block 15 and hence in1 = the axis A '(180 ° counterclockwise) and the block 19 and thus in2 = the axis C '(60 ° counterclockwise) is assigned. Correspondingly, in3 = and in4 = the axes C 'and B' and in5 =, in6 = the axes B 'and A' are assigned. It is not known for which voltages Ui = U max and therefore X'i = zero and for which pairs of in = the condition ≥ 0 is satisfied.
Gemäß 8 sind
die in1= und in2= führenden
Ausgänge 18 und 21 mit
einer UND-Funktion 38 verknüpft, deren Ausgänge zu je
einem Block 39 und 40 führen. Für den Fall, dass sowohl in1=
als auch in2= kleiner als Null ist (= falsche Lösung), gibt der Block 39 am
Ausgang ein Signal mit dem Wert ”0” auf eine Leitung 41.
Sind beide in=-Werte größer als
Null oder gleich Null, dann gibt der Block 40 ein Signal
mit dem Wert ”1” auf die
Leitung 41.According to 8th are the in1 = and in2 = leading outputs 18 and 21 with an AND function 38 whose outputs are each one block 39 and 40 to lead. In the event that both in1 = and in2 = less than zero (= wrong solution), the block gives 39 at the output a signal with the value "0" on a line 41 , If both in = values are greater than zero or equal to zero, then the block returns 40 a signal with the value "1" on the line 41 ,
In
entsprechender Weise sind die Ausgänge 27, 28 des
Analyseabschnitts 7a mit einer UND-Funktion 42 verknüpft, die
zu Blöcken 43 und 44 führt, so
dass bei falscher Lösung
am Ausgang des Blocks 43 eine ”0” und bei richtiger Lösung (in3= ≥ 0, in4= ≥ 0) ein Signal
mit dem Wert ”2” vom Block 44 auf
die Leitung 41 gegeben wird. Schließlich sind die Ausgänge 29, 30 des
Analyseblocks 7a mit einer UND-Funktion 45 und an diese angeschlossenen
Blöcken 46, 47 versehen,
wobei der Block 46 bei falscher Lösung eine ”0” und der Block 47 bei
richtiger Lösung
eine ”4” auf die
Leitung 41 gibt.In a similar way are the outputs 27 . 28 of the analysis section 7a with an AND function 42 linked to blocks 43 and 44 leads, so if wrong solution at the output of the block 43 a "0" and with correct solution (in3 = ≥ 0, in4 = ≥ 0) a signal with the value "2" from the block 44 on the line 41 is given. Finally, the outputs 29 . 30 of the analysis block 7a with an AND function 45 and connected to these blocks 46 . 47 provided, the block 46 in case of wrong solution a "0" and the block 47 if the solution is correct, put a "4" on the line 41 gives.
Die
in der Leitung 41 erscheinenden Signale werden in einem
Additionsglied 48 addiert. Das an dessen Ausgang abgegebene
Summensignal kann die Werte 0 bis 7 aufweisen, je nach dem, welche
der Blöcke 39, 40 bzw. 43, 44 bzw. 46, 47 die
genannten Signale abgeben.The in the line 41 appearing signals are in an addition element 48 added. The sum signal output at its output may have the values 0 to 7, depending on which of the blocks 39 . 40 respectively. 43 . 44 respectively. 46 . 47 deliver the signals mentioned.
Dem
Additionsglied 48 sind schematisch zwei Blöcke 49, 50 nachgeschaltet,
die der richtigen Verteilung der von den Blöcken 40, 44 und 47 abgegebenen
Signale dienen. Außerdem
sind den Blöcken 49 und 50,
wie ebenfalls nur schematisch dargestellt ist, Blöcke 51 bis 53 zugeordnet,
welche die nachfolgend beschriebene Bedeutung haben.The addition element 48 are schematically two blocks 49 . 50 Downstream, the right distribution of the blocks 40 . 44 and 47 serve emitted signals. Besides, the blocks are 49 and 50 , as also shown only schematically, blocks 51 to 53 assigned, which have the meaning described below.
Da
die Werte in1= bis in6= den Werten X'1 bis X'6 entsprechen und X'i = Umax – Xi gilt,
müssen
für den Fall,
dass die Werte Xi größer Null
oder gleich Null sind, auch die Werte X'i größer als
oder gleich Null sein. Daher kann die Auswertung im Auswertungsabschnitt 7b wie
folgt vorgenommen werden.Since the values in1 = to in6 = correspond to the values X'1 to X'6 and X'i = U max -Xi, in the case that the values Xi are greater than zero or equal to zero, the values X 'must also i is greater than or equal to zero. Therefore, the evaluation in the evaluation section 7b be made as follows.
Es
wird der Einfachheit halber zunächst
vom Ausführungsbeispiel
nach 6 ausgegangen, wonach nur der Sektor II mit X2 > 0 und X3 > 0 relevant ist. Für diesen
Fall müssen
die Werte in4= und in3= den Werten X'2 ≥ 0
und X'3 ≥ 0 entsprechen,
da eine Projektion auf die Achsen B' und C' (Sektor II) in 7 erfolgte.
Infolgedessen gibt der Block 44 ein Signal mit dem Wert ”2” ab, während die
Blöcke 39, 46 jeweils
eine ”0” abgeben.
Da die Summe größer als
Eins und kleiner als Vier ist, gibt der Block 50 an seinem
Ausgang j ein Signal ab, um dadurch im Block 52 die gewünschte Zuordnung
einzuleiten. Im gegebenen Fall entspricht in3= dem Wert X'3 und in4= dem Wert
X'2, während gleichzeitig
X'1 = 0 gilt. Daher
hat die vorgenommene Zuordnung zur Folge, dass in 1 am
Ausgang a des Blocks 7 der
Wert X'1 = 0, am
Ausgang b der Wert X'2 = in4= und am Ausgang c der Wert X'3 = in3= erscheint.
Das entspricht dem Beispiel in 6, wo Δ1 = 1 und
daher X'1 = 0 vorausgesetzt
war.It is for the sake of simplicity, first of the embodiment according to 6 according to which only sector II with X2> 0 and X3> 0 is relevant. For this case, the values must be in4 = and in3 = the values X'2 ≥ 0 and X'3 ≥ 0, since a projection on the axes B 'and C' (sector II) in 7 took place. As a result, the block gives 44 a signal with the value "2" from while the blocks 39 . 46 each leave a "0". Since the sum is greater than one and less than four, the block returns 50 at its output j a signal from, thereby in the block 52 to initiate the desired assignment. In the given case, in3 = the value X'3 and in4 = the value X'2, while at the same time X'1 = 0. Therefore, the assignment has the consequence that in 1 at the exit a of the block 7 the value X'1 = 0, at the output b the value X'2 = in4 = and at the output c the value X'3 = in3 = appears. This corresponds to the example in 6 where Δ1 = 1 and therefore X'1 = 0 was assumed.
Für den Fall,
dass es zwei richtige Lösungen
gibt, wird gemäß 9 jeweils
die Gesamtsumme am Ausgang des Additionsgliedes 48 verwendet.
Ist diese z. B. ”3”, dann
sind in1= bis in4= ≥ 0,
dagegen X'2 = 0 bzw.
X'1 = 0. Daher ist
die Zuordnung über
den Block 52 mit X'1
= 0 genauso richtig, wie eine Zuordnung über den Block 51 mit
X'2 = 0 wäre. In jedem
Fall liefert der jeweils andere Ausgang in= das Ergebnis, das nicht
nur am Ausgang a von 1,
sondern auch am Ausgang b eine ”0” erscheinen
muss.In case there are two correct solutions, it will be done according to 9 in each case the total sum at the output of the addition element 48 used. Is this z. Eg "3", then in1 = to in4 = ≥ 0, whereas X'2 = 0 and X'1 = 0, respectively. Therefore, the assignment is via the block 52 with X'1 = 0 just as correct as an assignment over the block 51 with X'2 = 0 would be. In any case, the other output in = gives the result, not only at the output a of 1 , but also at the output b a "0" must appear.
Entsprechend
würde die
Zuordnung beim Beispiel der 7 getroffen.
Da hier die Gesamtsumme ”5” beträgt, würde eine
richtige Zuordnung über
den Block 53 möglich
sein mit X'3 = 0.
Alternativ könnte
die Zuordnung aber auch über
den Block 51 mit X'1
= 0 getroffen werden.Accordingly, the assignment would be in the example of 7 met. Since the total is "5" here, a correct assignment would be over the block 53 be possible with X'3 = 0. Alternatively, the assignment could also be over the block 51 be hit with X'1 = 0.
Die
möglichen
Zuordnungen ergeben sich im übrigen
aus 9.The possible assignments arise in the rest of 9 ,
Die
Werte X'i werden,
wie oben erwähnt
ist, dem Regler 8 in 1 zugeführt. Es
ist daher nur noch erforderlich, das symmetrische Spannungssystem
U1s bis U3s nach 1 zu bilden. Hierzu dienen in 8 die
Ausgänge 31 bis 36 der
Blöcke 23, 24 usw.,
an denen mit den Amplituden X'i
versehene Wechselsignale X'i~
erscheinen. Die Zuordnung erfolgt analog zu den Amplituden selbst,
wie 9 zeigt.The values X'i become, as mentioned above, the controller 8th in 1 fed. It is therefore only necessary, the symmetric voltage system U1s to U3s after 1 to build. Serve in 8th the exits 31 to 36 of the blocks 23 . 24 etc., at which X'i ~ change signals provided with the amplitudes X'i appear. The assignment is analogous to the amplitudes themselves, such as 9 shows.
Gemäß 8 sind
die Eingänge
für die
Spannungen U1, U2 und U3 über
Additionsglieder 54 fest mit den Ausgängen für die symmetrischen Spannungen
U1s, U2s und U3s verbunden. Den Additionsgliedern 54 werden
daher mit den aus 9 ersichtlichen Zuordnungen
zusätzlich
auch die Spannungen X'i~
zugeführt, die
sich an den Ausgängen 31 bis 36 der
Blöcke 23, 24 usw.
ergeben. Dadurch werden den Spannungen U1 bis U3 automatisch diejenigen
Spannungen X'i~
hinzugefügt,
die benötigt
werden, um alle drei Spannungen auf den Wert Umaxcos(ωt + φi) zu bringen,
wenn Umax zur Bildung des symmetrischen
Werts ausgewählt
wird.According to 8th are the inputs for the voltages U1, U2 and U3 via addition terms 54 fixed to the outputs for the balanced voltages U1s, U2s and U3s. The addition elements 54 are therefore with the out 9 In addition, the voltages X'i ~ are also fed to apparent assignments, which are located at the outputs 31 to 36 of the blocks 23 . 24 etc. result. As a result, voltages X'i ~ which are required to bring all three voltages to the value U max cos (ωt + φi) are automatically added to the voltages U1 to U3 when U max is selected to form the symmetrical value.
Für den Fall,
dass die im Additionsglied 48 (9) gebildete
Summe dem Wert ”7” entspricht,
ist keine Zuordnung erforderlich, da alle Ausgänge 0 sind und bereits ein
symmetrischer Fall vorliegt.In the event that in the addition member 48 ( 9 ) sum corresponds to the value "7", no assignment is required because all outputs are 0 and there is already a symmetrical case.
Die
Implementierung der aus 8 und 9 ersichtlichen
Abschnitte 7a, 7b kann durch Hardware oder Software
erfolgen. Wie 9 zeigt, wird vorzugsweise zumindest
die Zuordnung der Ausgänge
des Abschnitts 7a rein softwaremäßig vorgenommen. Dabei versteht
sich, dass die Achsenlagen bzw. die Cosinus-Werte in 8 auf
die Netzspannung abgestimmt sein müssen, d. h. die Frequenzen
müssen
gleich und die Phasen entsprechend synchronisiert sein. Es wird
insofern davon ausgegangen, dass die Ausgangsspannungen Ui des Wechselrichters 1 z.
B. bis auf die zugelassenen, netzüblichen Schwankungen genau
die Frequenz 50 Hz und Phasenverschiebungen von je 120° aufweisen,
so dass nur die Amplituden Unsymmetrien aufweisen können.The implementation of the 8th and 9 apparent sections 7a . 7b can be done by hardware or software. As 9 shows, preferably at least the assignment of the outputs of the section 7a made purely by software. It is understood that the axial positions or the cosine values in 8th must be matched to the mains voltage, ie the frequencies must be equal and the phases synchronized accordingly. It is assumed that the output voltages Ui of the inverter 1 z. B. except for the permitted, usual network fluctuations have exactly the frequency 50 Hz and phase shifts of 120 °, so that only the amplitudes may have asymmetries.
Wie
bereits weiter oben erwähnt
wurde, müssen
in 1 die Sollwerte X'1S, X'2S und X'3S nicht notwendigerweise gleich Null
sein. Durch Wahl anderer Sollwerte lassen sich vielmehr gezielt
Unsymmetrien am Ausgang des Wechselrichters 1 herstellen.As mentioned above, in 1 the setpoints X'1S, X'2S and X'3S are not necessarily equal to zero. By selecting other setpoints, it is possible to target asymmetries at the output of the inverter 1 produce.
Die
Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt, das
auf vielfache Weise abgewandelt werden kann. Das gilt insbesondere
für die
im Einzelfall gewählten
Mittel zur Durchführung
der beschriebenen Regelungen, die ebenfalls vorzugsweise überwiegend
durch Software durchgeführt
werden. Weiter stellen die Abschnitte 7a, 7b des
Nullsystem-Analyse-Blocks 7 lediglich ein bisher als am
besten empfundenes Ausführungsbeispiel
dar, das in jeder zweckmäßigen Weise
verändert
werden kann. Schließlich
versteht sich, dass die verschiedenen Merkmale auch in anderen als
den beschriebenen und dargestellten Kombinationen angewendet werden
können.The invention is not limited to the described embodiment, which can be modified in many ways. This applies in particular to the means selected in the individual case for carrying out the described arrangements, which are also preferably carried out predominantly by software. Next put the sections 7a . 7b of the zero-system analysis block 7 is merely an exemplary hitherto perceived as the best embodiment, which can be changed in any convenient manner. Finally, it is understood that the various features may be applied in combinations other than those described and illustrated.
