DE102006059074A1 - Bauteil und Verfahren zu dessen Aufbau - Google Patents

Bauteil und Verfahren zu dessen Aufbau Download PDF

Info

Publication number
DE102006059074A1
DE102006059074A1 DE102006059074A DE102006059074A DE102006059074A1 DE 102006059074 A1 DE102006059074 A1 DE 102006059074A1 DE 102006059074 A DE102006059074 A DE 102006059074A DE 102006059074 A DE102006059074 A DE 102006059074A DE 102006059074 A1 DE102006059074 A1 DE 102006059074A1
Authority
DE
Germany
Prior art keywords
structural elements
microstructures
chip
chip surface
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006059074A
Other languages
English (en)
Inventor
Hubert Benzel
Christoph Schelling
Matthias Illing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102006059074A priority Critical patent/DE102006059074A1/de
Publication of DE102006059074A1 publication Critical patent/DE102006059074A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

Für ein Bauteil (10) mit mindestens zwei übereinander angeordneten Chips (11, 12) wird eine einfach zu fertigende, robuste und unproblematische Möglichkeit vorgeschlagen, sowohl eine mechanische als auch eine elektrische Verbindung zwischen den einzelnen Chips (11, 12) des Aufbaus herzustellen. Dazu sind in mindestens einem Verbindungsbereich in den einander zugewandten Oberflächen jeweils Mikrostrukturen (16) in einem dotierten Halbleitermaterial ausgebildete, die ineinander greifen und sich verklemmen und/oder verkanten.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Bauteil mit mindestens zwei übereinander angeordneten Chips, die in mindestens einem Verbindungsbereich durch ineinander greifende und sich verklemmende und/oder verkantende Mikrostrukturen in den einander zugewandten Chipoberflächen mechanisch und elektrisch miteinander verbunden sind.
  • Des Weiteren betrifft die Erfindung ein Verfahren zum Aufbau eines solchen Bauteils.
  • Die Anordnung mehrerer Chips in Chipstacks gewinnt auch für mikromechanische Bauteile und MEMS mehr und mehr an Bedeutung, da so mehrere Chips auf kleinstem Raum montiert werden können, was zu einer kompakten Bauweise beiträgt. Aus der Praxis sind zwei Arten von Chipstacks bekannt. Bei der einen Variante werden die Chips aufeinander fixiert und über Bondungen via Package miteinander verbunden. Bei der anderen Variante weisen die Chips Durchkontakte auf. Die mechanische und auch die elektrische Verbindung wird in diesem Fall über SMD-Bumps hergestellt. Beide Montagetechniken sind sowohl aufwendig als auch fehleranfällig. Bei der ersten Variante müssen die mechanische Fixierung und die elektrischen Verbindungen in gesonderten unterschiedlichen Verfahrensschritten hergestellt werden, die beide eine relativ genaue Justierung der Chips erfordern. Bei der zweiten Variante muss für die Verbindung des Chipstacks nach außen ein anderes Lot eingesetzt werden als für den Stackaufbau.
  • In dem Artikel „Micro-Brush Press-On Contact: A New Technique for Room Temperature Electrical and Mechanical Attachment", Sang-Hyun Lee et al., MEMS 2006, Istanbul, Turkey, 22-26 January 2006, S. 342 bis 345 wird die Verwendung von sogenannten "micro-brush"-Strukturen zum mechanischen und elektrischen Verbinden von mikromechanischen und elektronischen Bauteilen beschrieben. Hier wird vorgeschlagen, auf jeder der miteinander zu verbindenden Bauteiloberflächen eine Rasteranordnung von metallischen Säulen mit einem hohen Aspektverhältnis zu erzeugen, wobei der Durchmesser dieser Säulen in der Größenordnung von ca. 3 μm liegt und die Höhe ca. 10 μm beträgt. Der Abstand zwischen den Säulen liegt im Bereich von ca. 3 μm. Derartig präparierte Bauteile lassen sich dann einfach zu einem Stack zusammenfügen, indem diese „mikro-brush"-Strukturen zusammengepresst werden. Dabei verklemmen oder verkanten sich die Säulen der beiden ineinander greifenden Rasteranordnungen, was einerseits eine mechanische Fixierung zur Folge hat und andererseits auch eine elektrische Kontaktierung der beiden Bauteile ermöglicht.
  • Die metallischen Säulen der bekannten „mikro-Brush"-Strukturen sind duktil und verbiegen sich dementsprechend beim Zusammenpressen dauerhaft. Außerdem haben die metallischen „mikro-brush"-Strukturen in der Regel einen anderen thermischen Ausdehnungskoeffizienten als das Material der zu verbindenden Chips. Dies erweist sich bei vielen Anwendungen als problematisch, wie z.B. bei mikromechanischen Sensorelementen. Insbesondere kann es durch Temperaturzyklen im Betrieb der Bauelemente zu einer Zerrüttung der metallischen Verbindung kommen, die bis zum Ausfall führen kann.
  • Offenbarung der Erfindung
  • Mit der vorliegenden Erfindung wird eine einfach zu fertigende, robuste und unproblematische Alternative zu den bekannten metallischen „micro-brush"-Strukturen vorgeschlagen, mit der sich ebenfalls sowohl eine mechanische als auch eine elektrische Verbindung zwischen einzelnen Chips eines Chipstacks herstellen lassen.
  • Dies wird dadurch erreicht, dass die Mikrostrukturen im Verbindungsbereich der mindestens zwei übereinander angeordneten Chips des erfindungsgemäßen Bauteils in einem dotierten Halbleitermaterial ausgebildet sind.
  • Erfindungsgemäß ist erkannt worden, dass die elektrische Kontaktierung von Chips in einem Chipstack auch über eine entsprechend dotierte Halbleiterstruktur erfolgen kann, beispielsweise in GaAs, Si oder SiGe. Des Weiteren ist erkannt worden, dass sich derartige Mikrostrukturen sehr einfach im Rahmen einer mikromechanischen Prozessierung des Halbleitermaterials realisieren lassen. Als vorteilhaft erweist sich außerdem, dass Mikrostrukturen aus einem Halbleitermaterial wesentlich bessere Elastizitätseigenschaften aufweisen als die bekannten metallischen Mikrostrukturen. Dies trägt zu einer guten mechanischen Fixierung bei.
  • Grundsätzlich gibt es verschiedene Möglichkeiten für die Realisierung eines erfindungsgemäßen Bauteils und insbesondere für die Realisierung der Mikrostrukturen im Verbindungsbereich der einzelnen Chips eines solchen Bauteils.
  • In einer unter Fertigungsaspekten besonders vorteilhaften Variante der Erfindung werden die Mikrostrukturen durch nadelförmige Strukturelemente gebildet, die zufällig und mit einer Dichte von ca. 106 Nadeln/mm2 angeordnet sind. Derartige Oberflächenstrukturen können einfach in einem RIE(reactive ion etch)-Prozess erzeugt werden. Abhängig von der Dauer der Prozessanwendung können damit Nadeln von 15-25 μm Länge und einem Durchmesser von 300-500 nm erzeugt werden. Diese Oberflächenstrukturen werden je nach Halbleitermaterial als Black Silicon oder Black Si(1-x)Gex bezeichnet.
  • In einer weiteren Variante der Erfindung, die sich im Hinblick auf eine kontrollierte Montage und eine einfache Justierung der einzelnen Chips als vorteilhaft erweist, sind die Strukturelemente der beiden ineinander greifenden Mikrostrukturen jeweils in einem Raster angeordnet, wobei diese Raster aufeinander abgestimmt sein sollten. Derartige regelmäßige Oberflächenstrukturen können einfach mit Hilfe eines lithographischen Verfahrens definiert und dann in einem Ätzprozess in die Chipoberfläche übertragen werden. Ein ganzzahliges Verhältnis der Strukturperioden der beiden Raster trägt zu einer einfachen Justierung bei der Montage der Chips bei.
  • Die Montage wird zusätzlich erleichtert, wenn sich zumindest die Strukturelemente der ersten Chipoberfläche nach oben hin verjüngen. Besonders vorteilhaft sind beispielsweise pyramidenstumpfartige oder kegelstumpfartige Strukturelemente, da sie fertigungstechnisch relativ einfach hergestellt werden können.
  • Eine besonders gute Fixierung wird in diesem Fall dann erreicht, wenn die Strukturelemente der zweiten Chipoberfläche eine über die gesamte Länge gleichbleibende Querschnittsfläche und Querschnittsgröße aufweisen und länger sind als die Strukturelemente der ersten Chipoberfläche. Dazu können diese Strukturelemente einfach säulenartig oder röhrenartig ausgebildet sein. Mit Strukturelementen, die eine kreuzförmige Querschnittsfläche aufweisen, an der je nach Raster beispielsweise drei oder vier Armen ausgebildet sind, kann eine besonders gute Klemmwirkung erzielt werden, wenn die Arme beim Zusammenpressen der Chips durch die Strukturelemente der anderen Mikrostruktur auseinandergedrückt werden.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung sind die Mikrostrukturen mit einer metallischen Beschichtung versehen, was zu einer besonders guten elektrischen Kontaktierung der jeweiligen Chips des Bauteils beiträgt.
  • Kurze Beschreibung der Zeichnungen
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die dem unabhängigen Patentanspruch nachgeordneten Patentansprüche und andererseits auf die nachfolgende Beschreibung mehrerer Ausführungsbeispiele der Erfindung anhand der Zeichnungen verwiesen.
  • 1a/b zeigen das Aufbauprinzip eines erfindungsgemäßen Bauteils in einer Schnittdarstellung,
  • 2 zeigt einen Sensorchip in einer Schnittdarstellung, der als Komponente für ein erfindungsgemäßes Bauteil präpariert ist,
  • 3 zeigt eine Explosionsdarstellung eines erfindungsgemäßen Bauteils im Schnitt,
  • 4a/b zeigen einen Längsschnitt durch den Verbindungsbereich zweier Chips vor und nach dem Zusammenpressen,
  • 5 zeigt eine Draufsicht auf einen Querschnitt durch einen ersten Verbindungsbereich,
  • 6 zeigt eine Draufsicht auf einen Querschnitt durch einen zweiten Verbindungsbereich,
  • 7 zeigt eine Draufsicht auf einen Querschnitt durch einen dritten Verbindungsbereich und
  • 8 zeigt eine Draufsicht auf einen Querschnitt durch einen vierten Verbindungsbereich.
  • Ausführungsformen der Erfindung
  • Die 1a und 1b veranschaulichen das Aufbauprinzip eines erfindungsgemäßen Bauteils 10 mit zwei übereinander angeordneten Chips 11 und 12. Im Chip 11 ist eine Sensorfunktion 13 ausgebildet, wie beispielsweise eine mikromechanische Membran zur Druckerfassung. Außerdem ist auf dem Sensorchip 11 ein erster IC 15 als Teil einer Auswerteschaltung integriert. Der wesentliche Teil der Signalverarbeitung wird aber von einem zweiten IC 14 geleistet, der auf dem zweiten Chip 12 integriert ist. Dieser Auswertechip 12 fungiert hier auch als Träger für den Sensorchip 11, der über zwei Verbindungsbereiche auf dem Auswertechip 12 montiert wird. Dazu sind in diesen Verbindungsbereichen auf der Rückseite des Sensorchips 11 und auf der Oberseite des Auswertechips 12 Mikrostrukturen 16 ausgebildet, die beim Aufeinanderpressen der beiden Chips 11 und 12 ineinander greifen und sich verklemmen bzw. verkanten, was insbesondere durch 1b veranschaulicht wird. Da diese Mikrostrukturen 16 aus einem dotierten Halbleitermaterial gebildet sind, entsteht so nicht nur eine mechanische Verbindung zwischen den Chips 11 und 12 sondern auch eine Möglichkeit zur elektrischen Kontaktierung der beiden Chips 11 und 12. Die beiden Verbindungsbereiche 16 sind elektrisch voneinander getrennt, so dass darüber die elektrischen Zuleitungen zwischen Sensorkomponente 13 und IC 14 geführt werden können. Der elektrische Anschluss des Bauteils 10 insgesamt kann dann über ein Bondpad 17 auf dem Auswertechip 12 erfolgen.
  • Bei dem in den 1a, 1b dargestellten Ausführungsbeispiel werden die Mikrostrukturen 16 durch nadelförmige Strukturelemente gebildet, die zufällig und mit einer Dichte von ca. 106 Nadeln/mm2 angeordnet sind. Handelt es sich bei dem dotierten Halbleitermaterial der Mikrostrukturen 16 um Silizium, so werden sie als Black Silicon Bereiche bezeichnet.
  • Eine derartige Mikrostruktur kann einfach in einem Add-on-Prozess im Anschluss an die Prozessierung der mikromechanischen und elektrischen Komponenten eines Chips in einer der Chipoberflächen erzeugt werden, wie z.B. in der Oberseite des Sensorchips 11. Dazu wird die Chipoberfläche mit einer Ätzmaske, beispielsweise aus Lack, versehen, durch die die Verbindungsbereiche definiert werden. Die nadelförmigen Strukturelemente werden dann in einem speziellen Trenchprozess erzeugt, wobei die Prozessparameter so gewählt werden, dass sich zumindest während der anfänglichen Passivierzyklen mikromaskierende Polymerpartikel bilden, die den Ätzangriff lokal unterbinden.
  • Die Realisierung einer derartigen Mikrostruktur, die gegenüber der übrigen Chipoberfläche erhaben ist, wie im Fall des Auswertechips 12, bedarf zusätzlicher Maßnahmen:
    Eine Möglichkeit besteht darin, den entsprechenden Wafer in den übrigen Bereichen abzudünnen, was beispielsweise durch nasschemisches Ätzen erfolgen kann. Wenn die erhabene Mikrostruktur in der Chipoberseite ausgebildet werden soll, so muss das Abdünnen in einem Front-end-Prozess, also vor der Prozessierung der mikromechanischen und elektrischen Komponenten des Chips erfolgen. Soll die erhabene Mikrostruktur auf der Waferrückseite erzeugt werden, so kann das Abdünnen auch noch danach erfolgen.
  • Alternativ können erhabene Bereiche auch aus einer dotierten Halbleiterschicht, beispielsweise aus Polysilizium oder SiGe, herausstrukturiert werden, die in einem Add-on-Prozess auf der Waferoberfläche abgeschieden worden ist. Die nadelförmigen Strukturelemente werden dann in einem Trenchprozess erzeugt, wie voranstehend beschrieben.
  • In 2 ist ein Sensorchip 20 dargestellt, in dessen Oberseite eine Mikrostruktur 21, bestehend aus stochastisch angeordneten nadelförmigen Strukturelementen, ausgebildet ist. Bei der Mikrostruktur 21 handelt es sich um Black Silicon, das hier nicht nur als mechanisches Verbindungsmittel dient, sondern auch als elektrischer Kontaktbereich. Deshalb wurde der Bereich der Mikrostruktur 21 in einem Vorprozess n+ dotiert und damit leitfähig. Über Kontakte 22 und eine Metallleiterbahn 23 ist die Mikrostruktur 21 elektrisch mit der Sensorkomponente des Chips 20 verbunden, die hier als Drucksensor realisiert ist mit einer Kaverne 24 im p-dotierten Substrat 200 und Piezowiderständen 25 in der n-Epitaxieschicht 210 über der Kaverne 24. Durch einen Ring aus oberer und unterer p+-Isolation 26, 27 ist der Kontaktbereich der Mikrostruktur 21 ebenso wie die Sensorkomponente in der n-Epitaxieschicht von anderen Komponenten isoliert. Durch eine strukturierte Oxidschicht 28 und Passivierung 29 wurde die prozessierte Chipoberseite für einen speziellen Trenchprozess maskiert, mit dem das Black Silicon der Mikrostruktur 21 erzeugt worden ist. Optional können auch noch Metallisierungsschichten auf dem Black Silicon aufgebracht oder einlegiert werden.
  • Die Explosionsdarstellung der 3 zeigt einen Trägerchip 31 und zwei weitere abgedünnte Chips 32 und 33, die über erhabene und abgesenkte Mikrostrukturbereiche 34 und 35, die auch hier aus dotiertem Black Silicon bestehen, mechanisch und elektrisch zu einem erfindungsgemäßen Bauteil verbunden werden können. Auf jedem der drei zu verbindenden Chips 31, 32, 33 ist eine Schaltungs- und/oder Sensorkomponente 36 integriert. Zur elektrischen Kontaktierung dieser Komponenten 36 sind in den beiden abgedünnten Chips 32 und 33 Durchkontaktierungen 37 ausgebildet, die jeweils auf der Chipoberseite an eine Leiterbahn 38 angeschlossen sind und bis an den dotierten Bereich der Mikrostruktur 34 auf der Chiprückseite reichen. Die elektrische Anbindung des Bauteils insgesamt kann über Bondpads 39 auf der Oberseite des Trägerchips 31 und/oder des obersten Chips 33 erfolgen.
  • Die in den 1 bis 3 dargestellten Ausführungsbeispiele veranschaulichen die Verwendung von Mikrostrukturen als mechanisches und elektrisches Verbindungsmittel für übereinander angeordnete Chips eines Bauteils. In allen drei Ausführungsbeispielen handelt es sich um Mikrostrukturen, die in einem stochastischen Prozess erzeugt worden sind, so dass die Ausprägung der nadelförmigen Strukturelemente genauso wie deren Anordnung im Verbindungsbereich zufällig ist. Die 4 bis 8 zeigen im Gegensatz dazu verschiedene Ausprägungen von Strukturelementen, die eine definierte Größe und Form aufweisen und jeweils in einem Raster im Verbindungsbereich angeordnet sind. Derartige Mikrostrukturen können einfach in einem lithographischen Verfahren definiert und dann über einen Ätzprozess im Verbindungsbereich erzeugt werden, der – wie in Verbindung mit den 1 bis 3 beschrieben – auch gegenüber der übrigen Chipoberfläche erhaben sein kann.
  • Die unterschiedlichen Formen der in den 4a und 4b dargestellten Strukturelemente 41 und 42 und deren Anordnung im Raster der jeweiligen Mikrostruktur sind so aufeinander abgestimmt, dass beim Zusammenpressen der beiden Mikrostrukturen eine möglichst gute Klemmwirkung entsteht, ohne dass die Strukturelemente 41, 42 beschädigt werden bzw. abbrechen. Die Strukturelemente 41 der einen Mikrostruktur sind pyramidenstumpfartig oder kegelstumpfartig ausgebildet, so dass sie sich nach oben hin verjüngen. Im Gegensatz dazu sind die Strukturelemente 42 der anderen Mikrostruktur säulenartig oder röhrenartig ausgebildet und weisen demzufolge über ihre gesamte Länge eine gleichbleibende Querschnittsfläche und Querschnittsgröße auf. Der Abstand zwischen zwei Säulen bzw. der Innendurchmesser einer Röhre ist hier etwas kleiner als der Durchmesser der Grundfläche eines Strukturelements 41. Zudem sind die pyramidenstumpfartigen oder kegelstumpfartigen Strukturelemente 41 kürzer als die säulenartigen oder röhrenartigen Strukturelemente 42, so dass sich die beiden Mikrostrukturen soweit zusammenpressen lassen, bis sich der untere Wandungsbereich der pyramidenstumpfartigen oder kegelstumpfartigen Strukturelemente 41 mit der Oberkante der säulenartigen oder röhrenartigen Strukturelemente 42 verklemmt. Die pyramidenstumpfartigen bzw. kegelstumpfartigen Strukturelemente 41 sollten möglichst steif sein, während die Strukturelemente 42 der anderen Mikrostruktur möglichst elastisch verbiegbar sein sollten. Dies kann einfach dadurch erreicht werden, dass sich der Querschnitt der Strukturelemente 41 und 42 auf mittlerer Höhe unterscheidet.
  • Zwei Möglichkeiten der Rasteranordnung der in den 4a und 4b dargestellten Strukturelemente 41 und 42 werden für pyramidenstumpfartige Strukturelemente 411 durch die 5 und 6 veranschaulicht. Im Fall der 5 wirken die Strukturelemente 411 der einen Mikrostruktur mit säulenartigen Strukturelementen 421 der zweiten Mikrostruktur zusammen, wobei die Strukturelemente 421 einen quadratischen Querschnitt haben und jeweils vier dieser Strukturelemente 421 an den vier Seitenflächen der pyramidenstumpfartigen Strukturelemente 411 angreifen. Im Fall der 6 wirken die Strukturelemente 411 der einen Mikrostruktur mit zylindrischen Strukturelementen 422 der zweiten Mikrostruktur zusammen, in die die pyramidenstumpfartigen Strukturelemente 411 hineinragen.
  • Die 7 und 8 veranschaulichen zwei Rasteranordnungen von kegelstumpfartigen Strukturelementen 412 einer ersten Mikrostruktur, die mit Strukturelementen 423 bzw. 424 einer zweiten Mikrostruktur zusammenwirken. Die über die gesamte Länge der Strukturelemente 423 und 424 gleichbleibende Querschnittsfläche ist jeweils kreuzförmig, wobei die Strukturelemente 423 in 7 vier Arme aufweisen, während die Strukturelemente 424 in 8 nur drei Arme umfassen. Dementsprechend greifen im Fall der 7 vier Strukturelemente 423 am Umfang eines Strukturelements 412 an, während im Fall der 8 nur drei Strukturelemente 424 am Umfang eines jeden Strukturelements 412 angreifen. Bei den kreuzförmig ausgebildeten Strukturelementen 423 und 424 ergeben sich zusätzliche Haltekräfte dadurch, dass die Kreuzarme, die bis zu einem gewissen Grade elastisch sind, beim Zusammenpressen der beiden Mikrostrukturen auseinandergedrückt werden.
  • Bei rasterartigen Mikrostrukturen ist es von besonderem Vorteil, wenn die Strukturperioden von zusammenwirkenden Mikrostrukturen in einem ganzzahligen Verhältnis zueinander stehen. Dadurch wird die Justierung der einzelnen Chips deutlich vereinfacht. Weisen die einzelnen Strukturelemente zumindest einer der Mikrostrukturen zudem noch eine pyramidenstumpfartige oder kegelstumpfartige Form auf, wie voranstehend beschrieben, so erfolgt die Montage praktisch selbstjustierend.
  • Mit Mikrostrukturen, wie sie mit der vorliegenden Erfindung vorgeschlagen werden, lässt sich ein besonders stressarmer Aufbau von Chipstacks realisieren. Falls die zu verbindenden Chips aus demselben Halbleitermaterial bestehen, haben sie auch denselben Temperaturausdehnungskoeffizienten, so dass keine temperaturbedingten mechanischen Spannungen zwischen den Chips auftreten. Der Montageaufwand ist im Vergleich zu anderen Verbindungstechniken extrem gering. Ein besonderer Vorteil des erfindungsgemäßen Aufbaus ist darin zu sehen, dass auch Chips, die mit unterschiedlichen Technologien gefertigt worden sind, einfach miteinander verbunden werden können. So kann die Erfindung sowohl bei Elektronikkomponenten als auch bei Sensorchips zum Einsatz kommen. Diese Technik eignet sich insbesondere auch für den Aufbau von Chipstacks mit Sensoren, wie Beschleunigungs- und Drehratensensoren, bei denen die Signalerfassung piezoresistiv erfolgt.

Claims (14)

  1. Bauteil (10) mit mindestens zwei übereinander angeordneten Chips (11, 12), die in mindestens einem Verbindungsbereich durch ineinander greifende und sich verklemmende und/oder verkantende Mikrostrukturen (16) in den einander zugewandten Chipoberflächen mechanisch und elektrisch miteinander verbunden sind, dadurch gekennzeichnet, dass die Mikrostrukturen (16) in einem dotierten Halbleitermaterial ausgebildet sind.
  2. Bauteil (10) nach Anspruch 1, dadurch gekennzeichnet, dass die Mikrostrukturen (16) durch nadelförmige Strukturelemente gebildet sind, die zufällig und mit einer Dichte von ca. 106 Nadeln/mm2 angeordnet sind.
  3. Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Strukturelemente (41, 42) der beiden ineinander greifenden Mikrostrukturen jeweils in einem Raster angeordnet sind.
  4. Bauteil nach Anspruch 3, dadurch gekennzeichnet, dass sich die Strukturelemente (41) der ersten Chipoberfläche nach oben hin verjüngen und dass die Strukturelemente (42) der zweiten Chipoberfläche eine über die gesamte Länge gleichbleibende Querschnittsfläche und Querschnittsgröße aufweisen und länger sind als die Strukturelemente (41) der ersten Chipoberfläche.
  5. Bauteil nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, dass die Strukturelemente (411, 412) der ersten Chipoberfläche pyramidenstumpfartig oder kegelstumpfartig ausgebildet sind.
  6. Bauteil nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Strukturelemente (421, 422) der zweiten Chipoberfläche säulenartig oder röhrenartig ausgebildet sind.
  7. Bauteil nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Strukturelemente (423, 424) der zweiten Chipoberfläche einen kreuzförmige Querschnittsfläche, insbesondere mit drei oder vier Armen aufweist.
  8. Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Mikrostrukturen mit einer metallischen Beschichtung versehen sind.
  9. Verfahren zum Aufbau eines Bauteils (10) mit mindestens zwei übereinander angeordneten Chips (11, 12), – bei dem in den einander zugewandten Chipoberflächen Mikrostrukturen (16) ausgebildet werden und – bei dem die Chips (11, 12) durch Zusammenfügen der in den jeweiligen Chipoberflächen ausgebildeten Mikrostrukturen (16) mechanisch und elektrisch miteinander verbunden werden, dadurch gekennzeichnet, dass die Mikrostrukturen (16) in einem dotierten Halbleitermaterial ausgebildet werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Mikrostrukturen (16) in einem RIE-Prozess erzeugt werden, bei dem sich nadelförmige zufällig angeordnete Strukturelemente bilden, die in einer Dichte von ca. 106 Nadeln/mm2 angeordnet sind.
  11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass in der Oberfläche des einen Chips in einem ersten Raster angeordnete, sich nach oben hin verjüngende Strukturelemente (41) als Mikrostruktur erzeugt werden und dass in der Oberfläche des anderen Chips säulenartige Strukturelemente (42) mit über der gesamten Länge im wesentlichen gleichbleibender Querschnittsfläche und Querschnittsgröße erzeugt werden, wobei die säulenartigen Strukturelemente (42) in einem zweiten Raster angeordnet werden, das auf das erste Raster abgestimmt ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Mikrostrukturen (16) in einem Add-on-Prozess nach der Prozessierung der mikromechanischen und/oder elektrischen Komponenten eines Chips (11, 12) erzeugt werden.
  13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass ein Verbindungsbereich in der Chipoberfläche definiert wird und dass die Chipoberfläche außerhalb des Verbindungsbereichs abgedünnt wird, bevor eine Mikrostruktur (16) im Verbindungsbereich erzeugt wird, die dann gegenüber der übrigen Chipoberfläche erhaben ist.
  14. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass durch Strukturierung einer dotierten Halbleiterschicht auf der Chipoberfläche ein gegenüber der übrigen Chipoberfläche erhabener Verbindungsbereich erzeugt wird, in dem dann eine Mikrostruktur erzeugt wird.
DE102006059074A 2006-12-14 2006-12-14 Bauteil und Verfahren zu dessen Aufbau Ceased DE102006059074A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006059074A DE102006059074A1 (de) 2006-12-14 2006-12-14 Bauteil und Verfahren zu dessen Aufbau

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006059074A DE102006059074A1 (de) 2006-12-14 2006-12-14 Bauteil und Verfahren zu dessen Aufbau

Publications (1)

Publication Number Publication Date
DE102006059074A1 true DE102006059074A1 (de) 2008-06-19

Family

ID=39399630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006059074A Ceased DE102006059074A1 (de) 2006-12-14 2006-12-14 Bauteil und Verfahren zu dessen Aufbau

Country Status (1)

Country Link
DE (1) DE102006059074A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009059304A1 (de) 2009-12-23 2011-06-30 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH, 99099 Elektronische/optische Komponenten mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
DE102012203699A1 (de) * 2012-03-08 2013-09-12 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Konzept zur spannungsarmen mechanischen Verbindung eines Halbleiterbauelements mit einem Substrat

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009059304A1 (de) 2009-12-23 2011-06-30 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH, 99099 Elektronische/optische Komponenten mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
DE102009059304B4 (de) * 2009-12-23 2014-07-03 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH Siliziumchip mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
DE102012203699A1 (de) * 2012-03-08 2013-09-12 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Konzept zur spannungsarmen mechanischen Verbindung eines Halbleiterbauelements mit einem Substrat
DE102012203699B4 (de) * 2012-03-08 2015-08-06 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Konzept zur spannungsarmen mechanischen Verbindung eines Halbleiterbauelements mit einem Substrat

Similar Documents

Publication Publication Date Title
DE102012210052B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012208032B4 (de) Hybrid integriertes Bauteil mit MEMS-Bauelement und ASIC-Bauelement
DE102006055147B4 (de) Schallwandlerstruktur und Verfahren zur Herstellung einer Schallwandlerstruktur
DE102012206875B4 (de) Verfahren zum Herstellen eines hybrid integrierten Bauteils und entsprechendes hybrid integriertes Bauteil
DE102012107457B4 (de) MEMS-Bauelement mit Membran und Verfahren zur Herstellung
DE102010039057B4 (de) Sensormodul
EP0805985B1 (de) Mikromechanisches bauelement
EP2773970B1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012206854B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102013208825B4 (de) Mikrostrukturbauelement und Verfahren zur Herstellung eines Mikrostrukturbauelements
DE102010041101B4 (de) Bauelement mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines Bauelements mit einer Durchkontaktierung
DE102012208031A1 (de) +Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012217979A1 (de) Hybrid integriertes Drucksensor-Bauteil
DE102012219465A1 (de) Verfahren zum Herstellen einer Kappe für ein MEMS-Bauelement und hybrid integriertes Bauteil mit einer solchen Kappe
DE102006022379A1 (de) Mikromechanischer Druckwandler und Verfahren zu seiner Herstellung
WO2020011559A1 (de) Mikromechanische drucksensorvorrichtung und entsprechendes herstellungsverfahren
DE102009026738A1 (de) Mikromechanischer Beschleunigungssensor und Verfahren zur Herstellung eines Beschleunigungssensors
WO2002012906A1 (de) Mikromechanisches bauelement
WO2017215871A1 (de) Mikromechanisches bauteil für eine drucksensorvorrichtung
WO2015185455A1 (de) Mems-bauelement mit einer stressentkopplungsstruktur und bauteil mit einem solchen mems-bauelement
EP3526158B1 (de) Verfahren zum herstellen eines stressentkoppelten mikromechanischen drucksensors
DE102010061795A1 (de) Verfahren zum Erzeugen einer mikromechanischen Membranstruktur und MEMS-Bauelement
DE102010061782A1 (de) Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102006059074A1 (de) Bauteil und Verfahren zu dessen Aufbau

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130826

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final